KR19980021639A - 비정질 실리콘 박막의 결정화 방법 - Google Patents

Abstract

본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로 기판상에 비정질 실리콘 박막을 형성하고, 비정질 실리콘 박막상에 실리사이드를 형성하는 제1금속과 제1금속을 촉매시키는 제2금속으로 이루어진 이중 금속막을 형성하며, 이중 금속막을 포함한 기판 전면을 열처리하여 비정질 실리콘 박막을 결정화합으로써 비용을 절감하고 크랙현상을 방지하여 소자의 성능 및 신뢰성을 향상시킨다.

Description

비정질 실리콘 박막의 결정화 방법

본 발명은 비정질 실리콘에 관한 것으로, 특히 비정질 실리콘의 결정화 방법에 관한 것이다.

일반적으로 액정표시장치를 구동하는 소자인 박막트랜지스터는 주로 유리나 석영 등의 기판상에 비정질 실리콘 박막을 증착하여 사용되어 왔다.

그러나 최근에는 고해상도의 화질이 요구되면서 화소수가 증가함에 따라 기존의 비정질 실리콘 박막을 다결정 실리콘으로 대체하려는 연구가 진행되어 왔다.

이같은 다결정 실리콘 박막의 제조방법으로는 비정질 실리콘 박막을 저압화학증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법 등에 의해 증착하고 이를 열처리함으로써 결정화하는 방법이 주로 사용되어 왔다.

그러나 값싼 유리를 기판으로 사용하기 위해서는 열처리 온도가 약 570℃ 이하로 제한되어야 하므로 이 범위의 온도에서 실리콘의 결정립 성장 속도는 약 1Å/sec 이하로 작아져 결정화에 필요한 시간이 수십시간 내지 수백시간 정도로 길어진다는 문제점이 있었다.

또한, 결정립의 크기는 박막트랜지스터 소자의 전기적 특성과 밀접한 관련을 가지며 결정립 크기가 클수록 특성이 우수하다고 알려져 있다.

그러나 상기와 같은 일처리의 경우는 결정립의 크기를 약 1㎛ 정도로 제한 받아왔다.

그러므로 핵생성을 인위적으로 조장하기 위한 방법들이 많이 연구되어 왔다.

그 중에서 금속을 이용하는 금속유기결정화법(Metal Induced Crystallization)이 있는데 실리콘과 공정계를 이루는 금속중에서 Au, A1, Sb 등은 비정질 실리콘의 핵생성 온도를 급격히 낮출 수 있는 것으로 나타났고 특히, A1의 경우는 400K 에서도 핵이 생성되는 것으로 나타났다.

이러한 결정화는 주로 실리콘 내에서 금속이 확산하는 것과 관련이 있는 것으로 보고 있다.

그러나 이들 금속은 실리콘의 도펀트(dopant)로 작용되거나 실리콘의 성질을 변화시키므로 실제로 소자 제조에 응용되는 예는 찾아볼 수 없었다.

또한, 금속유기결정화법에 사용되는 금속과는 달리 실리콘과 실리사이드를 형성하는 금속들 중에서도 비정질 실리콘 박막의 결정화를 촉진시킨다는 것이 발견되었다.

즉, 실리콘과 실리사이드를 형성하는 금속들은 Ni, Ti, Pd 등이 있는데 특히, Pd의 경우는 약 500℃에서도 실리콘의 결정화가 일어났고 또한 시간도 단축되었다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 비정질 실리콘 박막의 결정화 방법을 설명하면 다음과 같다.

도1a 내지 도1c는 종래 기술에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도이다.

도1a에 도시된 바와 같이 유리 기판(1)상에 저압화학증착법으로 비정질 실리콘 박막(2)을 약 1500Å의 두께로 형성한다.

그리고 도1b에 도시된 바와 같이 비정질 실리콘 박막(2)상에 스퍼터링법으로 Pd층(3)을 약 40Å의 두께로 형성한다.

이어 도1c에 도시된 바와 같이 Pd층(3)이 형성된 비정질 실리콘 박막(2)을 퍼니스(furnace)내에서 약 500℃의 온도로 열처리하여 비정질 실리콘 박막(2)을 다결정화 시킨다.

이와 같은 종래 기술에 따른 비정질 실리콘 박막의 결정화 방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 비정질 실리콘 박막의 결정화가 약 500℃의 높은 온도에서 열처리가 이루어지므로 기판으로의 불순물 확산 또는 기판의 휨현상 등이 발생되어 디바이스의 특성이 저하된다.

둘째, 비정질 실리콘 박막의 다결정화 형성시 결정립의 크기 및 방향성의 조절이 불가능하여 모서리 영역에 결정화가 어렵다.

그러므로 모서리 영역에 크랙현상이 발생되어 소자의 특성이 저하된다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 이중 금속막을 이용하여 낮은 온도에서 결정화시킬 수 있는 비정질 실리콘 박막의 결정화 방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 결정 성장시 결정립의 크기, 방향, 모양을 조절할 수 있는 비정실 실리콘 박막의 결정화 방법을 제공하는데 있다.

도1a 내지 도1c는 종래 기술에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도

도2a 내지 도2c는 본 발명 제1실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도

도3a 내지 도3c는 본 발명 제2실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도

도4a 내지 도4d는 본 발명 제3 실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도

도면의 주요부분에 대한 부호의 설명

10,20 : 기판 11,21: 비정질 실리콘 박막

12,22: Ni층 13,23 : Mo층

이와 같은 목적을 달성하기 위한 본 발명에 따른 비정질 실리콘 박막의 결정화 방법은 기판상에 비정질 실리콘 박막을 형성하고, 비정질 실리콘 박막상에 실리사이드를 형성하는 제1금속과 제1금속을 촉매시키는 제2금속으로 이루어진 이중 금속막을 형성하며, 이중 금속막을 포함한 기판 전면을 열처리하여 비정질 실리콘 박막을 결정화시킴을 특징으로 한다.

본 발명의 다른 특징은 제2금속을 Ni, Pd 중 어느 하나로 형성하는데 있다.

본 발명의 또 다른 특징은 제1금속을 Mo, Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 형성하는데 있다.

본 발명의 또 다른 특징은 각각 제1, 제2금속을 10Å~50Å의 두께로 형성하는데 있다.

본 발명의 또 다른 특징은 열처리시의 온도를 250℃∼400℃로 하는데 있다.

상기와 같이 본 발명에 따른 비정실 실리콘 박막의 결정화 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도2a 내지 도2c는 본 발명 제1실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도이다.

도2a에 도시된 바와 같이 기판(10)상에 저압화학증착법으로 비정질 실리콘 박막(11)을 약 1500Å의 두께로 형성한다.

그리고 도2b에 도시된 바와 같이 비정질 실리콘 박막(11)상에 촉매금속인 Ni층(12)을 형성하고 Ni층(12)상에 실리사이드를 만들 수 있는 Mo층(13)을 형성하여 이중 금속막을 형성한다.

이때, 촉매금속인 Ni층(12)은 Pd 로 대체할 수 있고 Mo층(13)은 Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 대체할 수 있다.

그리고 Ni층, Mo층(12,13)은 각각 10Å∼50Å의 두께로 형성한다.

이어 도2c에 도시된 바와 같이 이중 금속막이 형성된 비정질 실리콘 박막(11)을 퍼니스(furnace)내에서 약 250℃~400℃의 온도로 열처리하면 이중 금속막의 Mo층(13)은 저온에서 촉매금속인 Ni층(12)을 투과하여 비정질 실리콘 박막(11)의 계면에 실리사이드를 형성하면서 비정질 실리콘 박막(11)내로 확산되어 비정질 실리콘 박막(11)을 다결정화 시킨다.

즉, 비정질 실리콘을 결정화시키기 위해 비정질 실리콘 박막상에 Mo층만을 형성하여 열처리하는 경우에는 고온을 필요로 하지만 비정질 실리콘 박막상에 촉매금속으로 Ni층을 형성하고 Ni층상에 Mo층을 형성하게 되면 Mo는 재료 특성상 저온에서 Ni층과 반응하여 Ni층을 투과하고 비정질 실리콘 박막의 계면으로 확산된다.

그리고 Mo는 비정질 실리콘 박막의 계면에 실리사이드를 형성하고 비정질 실리콘의 계면에 있는 원자들을 이동시킨다.

이 원자들의 이동으로 핵생성이 이루어지면서 결정화를 유발시킨다.

이때, 결정화에 필요한 시간이나 최종적인 결정립의 크기, 모양, 방향성은 이중 금속막의 두께와 이중 금속막의 금속 종류에 따라 결정된다.

특히, 결정립의 크기는 저항과 밀접한 관련이 있는데 결정립의 크기가 클수록 저항이 적다.

그러므로 이중 금속막의 두께가 감소되면 비정질 실리콘 박막내에 생성되는 핵의 수가 줄어들어 결정립의 크기는 크게될 것이다.

또한, 비정질 실리콘 박막의 결정화 속도는 이중 금속막의 두께 및 종류와 열처리시의 온도에 따라 결정되므로 비정질 실리콘 박막을 리세스(recess)시켜 어떠한 패턴을 형성하는 경우 열처리시의 온도를 낮추어 결정화 속도를 조절하고 이중 금속막의 두께 및 종류를 선택하여 결정립의 크기 및 모양 등을 조절하면 리세스 영역의 모서리부분에서 발생하는 크랙현상을 방지할 수 있다.

도3a 내지 도3c는 본 발명 제2실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도이다.

도3a에 도시된 바와 같이 기판(10)상에 실리사이드를 만들 수 있는 Mo층(13)을 형성하고 Mo층(13)상에 촉매금속인 Ni층(12)을 형성하여 이중 금속막을 형성한다.

이때, Ni층(12)은 Pd로 대체할 수 있고 Mo층(13)은 Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 대체할 수 있다.

그리고 Ni층, Mo층(12,13)은 10Å∼50Å의 두께로 형성한다.

도3b에 도시된 바와 같이 Ni층(12)상에 저압화학증착법으로 비정질 실리콘 박막(11)을 약 1500Å의 두께로 형성한다.

그리고 도3c에 도시된 바와 같이 이중 금속막이 형성된 비정질 실리콘 박막(11)을 퍼니스(furnace)내에서 약 250℃∼400℃의 온도로 열처리하여 비정질 실리콘 박막(11)을 다결정화 시킨다.

도4a 내지 도4d는 본 발명 제3실시예에 따른 비정질 실리콘 박막의 결정화를 보여주는 공정단면도이다.

도4a에 도시된 바와 같이 투명 기판(20)상에 저압화학증착법으로 비정질 실리콘 박막(21)을 약 1500Å의 두께로 형성한다.

그리고 도4b에 도시된 바와 같이 비정질 실리콘 박막(21)상에 촉매금속인 Ni층(22)을 형성하고 Ni층(22)상에 실리사이드를 만들 수 있는 Mo층(23)을 형성하여 이중 금속막을 형성한다.

이때, Ni층(22)은 Pd로 대체할 수 있고 Mo층(23)은 Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 대체할 수 있다.

그리고 Ni층, Mo층(22,23)은 10Å∼50Å의 두께로 형성한다.

이어 도4c에 도시된 바와 같이 박막트랜지스터가 형성될 영역의 이중 금속막을 선택적으로 제거한다.

이때, 박막트랜지스터가 형성될 영역의 이중 금속막을 제거하는 이유는 후공정인 열처리시에 비정질 실리콘과 이중 금속막의 계면에 전도성 실리사이드가 형성되어 박막트랜지스터의 특성에 영향을 미치기 때문이다.

도4d에 도시된 바와 같이 이중 금속막이 형성된 비정질 실리콘 박막(21)을 퍼니스(furnace)내에서 약 250℃∼400℃의 온도로 열처리하여 비정질 실리콘 박막(21)을 다결정화 시킨다.

본 발명에 따른 비정질 실리콘 박막의 결정화 방법에 있어서는 다음과 같은 효과가 있다.

첫째, 비정질 실리콘을 저온(약 250℃)에서 다결정화 시킴으로써 비용을 절감할 수 있다.

둘째, 비정질 실리콘의 다결정화 형성시 결정립의 크기, 모양, 방향성 등을 조절할 수 있으므로 크랙현상을 방지할 수 있고 소자의 성능 및 신뢰성이 향상된다.

Claims (13)

1. 기판상에 비정질 실리콘 박막을 형성하는 스텝; 상기 비정질 실리콘 박막상에 실리사이드를 형성하는 제1금속과 제1금속을 촉매시키는 제2 금속으로 이루어진 이중 금속막을 형성하는 스텝; 그리고 상기 이중 금속막을 포함한 기판 전면을 열처리하여 비정질 실리콘 박막을 결정화 시키는 스텝을 포함하여 이루어짐을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
2. 제1항에 있어서, 제2금속은 비정질 실리콘 박막과 제1금속 사이에 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
3. 제1항에 있어서, 제2금속은 Ni, Pd 중 어느 하나로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
4. 제1항에 있어서, 제1금속은 Mo, Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
5. 제1항에 있어서, 제1, 제2금속은 각각 10Å∼50Å의 두께로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
6. 제1항에 있어서, 열처리시의 온도는 250℃∼400℃로 함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
7. 제1항에 있어서, 이중 금속막은 기판과 비정질 실리콘 박막 사이에 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
8. 박막 트랜지스터를 갖는 액정표시장치에 있어서, 투명 기판상에 비정질 실리콘 박막을 형성하는 스텝; 상기 비정질 실리콘 박막상에 실리사이드를 형성하는 제1금속과 제1금속을 촉매시키는 제 2금속으로 이루어진 이중 금속막을 형성하는 스텝; 상기 박막트랜지스터 영역의 이중 금속막을 제거하는 스텝; 그리고 상기 이중 금속막을 포함한 기판 전면을 열처리하여 비정질 실리콘 박막을 결정화시키는 스텝을 포함하여 이루어짐을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
9. 제8항에 있어서, 제2금속은 비정질 실리콘 박막과 제1금속 사이에 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
10. 제8항에 있어서, 제2금속은 Ni, Pd 중 어느 하나로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
11. 제8항에 있어서, 제1금속은 Mo, Pd, Pt, Ni, Cr, Ti, V, Ag, Zr 중 어느 하나로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
12. 제8항에 있어서, 각각 제1, 제2금속은 10Å∼50Å의 두께로 형성함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
13. 제8항에 있어서, 열처리시의 온도는 25℃∼400℃로 함을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.