KR100493804B1 - 결정성 규소막 형성 방법 - Google Patents

결정성 규소막 형성 방법 Download PDF

Info

Publication number
KR100493804B1
KR100493804B1 KR1019970073264A KR19970073264A KR100493804B1 KR 100493804 B1 KR100493804 B1 KR 100493804B1 KR 1019970073264 A KR1019970073264 A KR 1019970073264A KR 19970073264 A KR19970073264 A KR 19970073264A KR 100493804 B1 KR100493804 B1 KR 100493804B1
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
substrate
film
horizontal growth
Prior art date
Application number
KR1019970073264A
Other languages
English (en)
Other versions
KR19980064578A (ko
Inventor
히사시 오타니
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR19980064578A publication Critical patent/KR19980064578A/ko
Application granted granted Critical
Publication of KR100493804B1 publication Critical patent/KR100493804B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 결정의 질을 향상시키고 결정화를 촉진시키는 촉매 원소를 사용함으로써 비정질 규소막을 수평한 방향으로 결정 성장을 실시하는 공정에서 성장비를 증가시키는 방법을 제공하는 것으로, 니켈 또는 그와 같은 촉매 원소를 사용함으로써 수평한 성장을 실시하기 위한 비정질 규소막에 대해, 비정질 규소막과 접촉하는 매트릭스(하층막 또는 기판)의 울퉁불퉁함이 촉매 원소에 의해 결정 성장이 이루어짐으로써 비정질 규소막의 막 두께보다 작게 구성되고 자연 결정화에 의해 생기는 성장의 방해 또는 매트릭스의 울퉁불퉁함이 방지될 수 있다.

Description

결정성 규소막 형성 방법{METHOD OF FORMING CRYSTALINE SILICON FILM}
본 발명은 유리 절연 기판 또는 그와 같은, 단결정 규소 기판의 반도체 기판 또는 그와 같은 것에 형성된 결정성 규소막 형성 방법에 관한 것이다. 특히, 본 발명은 어닐링에 의해 비정질 규소막을 결정화하는 방법으로 바람직한 결정 상태에서 결정성 규소막을 제공하는 방법에 관한 것으로, 결정화를 향상시키는 촉매 원소(니켈 또는 그와 같은)를 사용함으로써 수평 성장을 형성한다.
결정성 규소막은 박막 반도체 또는 그와 같은 반도체 소자에서 불가결한 재료이다. 최근 뛰어난 결정성 수행력을 갖춘 규소막이 비정질 규소막 결정화를 증진시키는 기능을 하는 금속 원소(촉매 원소)를 사용함으로써 짧은 기간에 낮은 온도에서 얻어질 수 있다는 것이 알려졌다. 니켈(Ni), 백금(Pt), 팔라듐(Pd), 구리(Cu), 은(Ag), 철(Fe) 또는 그와 같은 것이 촉매 원소로서 효과적이다.
특히, 비선택적으로 도입되는 촉매 원소로써 결정 성장의 방향을 제어함으로써 소자를 위한 바람직한 결정 구조를 갖는 규소막을 제공하는 기술이 알려졌다(예를 들어서, 일본 특허 공개 공보 제 JP-A-7-45519 및 JP-A-8-213634 호). 상기 기술은 수평 성장 공정으로서 언급된다. 수평 성장 공정에 따라서, 결정 입계는 성장 방향과 평행하게 되고 성장 방향과 평행한 소자의 전류 방향을 형성함으로써 입계의 효과는 국한되어 낮아질 수 있다. 결과적으로, 단결정 재료와 동등한 특성의 다결정 재료가 제공될 수 있다.
수평 성장 공정의 간단한 설명을 한다. 수평 성장 공정에 따라서, 산화 규소막 마스크 또는 그와 같은 것이 비정질 규소막에 형성되고 윈도우가 막에 선택적으로 형성된다. 도 1(A)에서, 윈도우는 부호 11로 나타냈다. 게다가 촉매 원소 또는 화합물 막이 스퍼터링 공정(일본 특허 공개 공보 제 JP-A-7-45519호 및 JP-A-7-66425 호), 코팅 공정(일본 특허 공개 공보 제 JP-A-7-130652) 및 그와 같은 다양한 방법으로써 형성된다.
또한, 어닐링 공정을 실행함으로써 결정화가 수행되는 경우, 결정성 규소 영역(13)(수평 성장 영역)은 윈도우를 중심으로 넓어진다. 이는 촉매 원소가 규소막에 확산되면서 비정질 규소막이 결정화되기 때문이다. 일반적으로, 온도가 높을수록, 시간이 길어질수록, 결정화는 더욱 진행된다. (도 1(A) :상기 언급된 일본 특허 공개 공보에 상세한 설명이 기술된다.)
박막 트랜지스터(TFT)와 같은 반도체 소자의 전류 흐름의 방향에 따라 수평 성장의 방향이 배열됨으로써, 반도체의 특성이 향상될 수 있다. 즉, TFT 배치는 다양하다. 변형의 일부를 도 3에 나타냈다. 도 3에서, 참조 부호 301은 촉매 원소가 첨가된 윈도우 부분을 나타내고 결정화된 영역(302)은 윈도우 부분에 윈도우 중심을 둘러싸는 수평 성장으로써 넓어진다.
이 경우에, 윈도우부(301)는 직사각형으로 제공되고, 수평 성장 영역은 타원형으로 도 3에 나타낸 것처럼 형성된다. 이때, 게이트 전극(304)은 도 3의 TFT1로 나타낸 것처럼 영역(301)과 대체로 평행할 수 있고 결정 성장은 드레인(305)으로부터 소스(303) 방향으로 또는 그의 역방향으로 형성될 수 있다.
또한, 도 3의 TFT2에 나타낸 것처럼, 게이트 전극(307)은 영역(301)과 대체로 직교하게 배치될 수 있고 대체로 결정 성장이 소스(306) 및 드레인(308)에 동시에 형성될 수 있다. TFT의 특성으로서, 전자의 방법을 따르면, 온 전류는 결정 성장의 방향이기 때문에 크고 전류는 서로 평행하며 후자의 방법에 따르면, 오프 전류는 결정 성장의 방향이기 때문에 크고 전류는 서로 직교한다. ( 도 3)
또한, 촉매 원소는 선형인 윈도우를 형성함으로써 선형으로 첨가될 수 있다. 도 4(A) 및 4(B)는 다수의 TFT를 포함하는 회로에서 촉매 첨가 영역(401,406)이 게이트 라인(402,407)과 평행한 예를 나타낸다. 도 4(A)는 도 3의 TFT2에 해당하고 촉매 원소는 TFT(403 내지 408)의 게이트 전극에 대체로 직교하게 첨가된다. 도 4(B)는 도 3의 TFT1에 해당하고 촉매 원소는 TFT(408 내지 410)의 게이트 전극과 대체로 평행하게 첨가된다. (도 4(A) 및 4(B) )
수평 성장 공정에 의한 결정 성장 방향 제어는 상호 모순된 기능이 요구되는 소자가 동일 기판상에 형성된 고도의 반도체 집적 회로에 효과적이다. 도 5는 액정표시 장치에 사용된 모놀리틱형 액티브 매트릭스 회로의 블록도 이다. 소스 드라이버(행(行) 드라이버) 및 게이트 드라이버(열(列) 드라이버)는 주변 구동 회로로서 설치된다.
또한, 다수의 화소 회로는 스위치용 트랜지스터를 포함하고 커패시터는 액티브 매트릭스 회로(화소) 영역에 형성되고 매트릭스 회로의 화소 트랜지스터 및 주변구동 회로는 다수의 행 및 열과 동일한 수를 갖는 소스 라인 및 게이트 라인에 의해 서로 연결된다. 특히 시프트 레지스터의 주변 논리 회로 및 그와 같은 주변 회로에 사용된 TFT에 고속 동작이 요구되고 따라서, 큰 전류(온 전류) 및 작은 분산이 선택 동작에 요구된다.
반면에, 화소 회로에 사용된 TFT에는 누설 전류( 또한 오프전류로 간주되는)가 충분히 낮고 분산이 비선택 동작에서 작은, 즉, 역바이어스 전압이 게이트 전극에 가해지고 커패시터에 축적된 전기 전하가 오랜 시간 동안 보존되는 것이 요구된다. 특히, 오프 전류가 1pA와 같거나 낮고 분산이 1 디지트(digit) 이내인 것이 요구된다. 역으로, 그렇게 크지 않은 온 전류가 요구된다.
상기 설명된 것처럼, 높은 온 전류 및 낮은 누설 전류, 및 이들의 작은 분산의 물리적으로 상반되는 특성을 갖는 TFT가, 동시에 동일 기판에 형성된다. 그러나, 그러한 조건은 일반적인 결정화 공정을 따른 기술로서는 만족하기 어렵다는 것을 쉽게 인지할 것이다.
대조적으로, 결정화 방향이 수평 성장 공정에 의해 제어되는 경우, 이들 문제가 해결된다(일본 특허 공개 공보 제 JP-A-8-213634 호). 이 방법으로, 촉매 원소를 사용하는 수평 성장 공정의 효과가 나타난다.
이상적으로, 어닐링 작업이 장시간 높은 온도에서 실시될 경우, 상당히 큰 수평 성장이 얻어질 수 있으나, 이 경우, 수평 성장 영역이 비록 확대되지만, 결정의 질이 전체적으로 악화되는 것이 관찰된다. 그 결과를 도 1(B)에 나타냈다. 도 1(B)은 도 1(A)로 표시된 상태로부터 수평 성장 영역(13)이 참조 부호 14로 표시된 굵은 선의 타원 부분으로 (도 1(A)의 경우에, 도면에서 참조 부호 12로 표시된 점선의 타원 부분) 넓어진 경우를 나타낸다.
그러나, 결정성 수행력에서 문제점이 발생되는 영역은(도 1(B)에서 검은점 15로 표시된) 윈도위로부터 떨어진 부분에서 특히 일어난다 (도 1(B)).
일반적으로, 촉매 원소의 농도는 윈도우(11) 및 그 근처에서 높고 영역이 소자의 주요 부분들이 겹치는 상황을 피하는 것이 바람직하다. 현재 기술을 따르면, 촉매 원소로서 니켈을 사용하는 수평 성장 공정에서, 결정의 문제가 없는 수평 성장의 폭은 최대 50내지 60㎛이지만, 소자가 넓어지는 경우, 수평 성장 영역은 보다 넓어져야 한다. 본 발명의 목적은 결정성 수행력에서의 문제점을 줄이는 반면 큰 수평 성장 영역을 얻기 위한 어닐링 조건을 제공하는데 있다.
종래의 어닐링 공정에 의한 결정화에 따르면, 기판의 불규칙함 정도가 클수록 결정화가 쉽게 실시되고 결정 성장 시간이 짧다. 이는 결정화의 불규칙함이 핵으로서 기능 한다는 사실에 기인한 것으로 생각된다.
그러나, 본 발명자는 수평 성장 공정에서, 기판의 불규칙함이 결정의 질을 악화시키고 수평 성장의 비를 낮춘다는 것을 다양한 실험을 통해 발견했고 따라서 기판의 불규칙함을 가능한 작게 하는 것이 보다 바람직하다.
본 발명자의 연구에 따라, 결정의 질은 비정질 규소막의 두께보다 작은 수평결정 공정으로 결정화되는 비정질 규소막의 저면과 접촉하는 하층막 또는 기판의 표면 조도가 자승 평균 평방근일 경우 충분히 향상될 수 있는 것으로 밝혀졌다.
상기 결과는 종래의 결정화 기술에 따라 단점으로 간주되는 조건이 바람직한 조건이라는 사실에서 발견된 것이다.
기판 또는 하층막상에 존재하는 돌기의 밀도에 대해 바람직한 상태가 제공된다. 수평 성장이 비정질 규소막의 자연 결정화(촉매 원소의 반응에 의존하지 않는 결정화)에서 기인한 핵 생성으로 이상적인 기판에서 수평 성장이 실행되는 경우 수평 성장을 방해하는 주요 원인이 된다.
특정 어닐링 온도에서 초기 자연.결정화의 기간이 특정화될 수 있다. 어닐링 작업이 상기 기술된 시간 이상에서 실행되는 경우, 수평 성장은 자연 결정화에 의해 방해되므로, 최대 수평 성장 거리는 어닐링 온도에 의해 결정된다.
자연 결정화의 임계 조건하에서 어닐링 온도와 어닐링 시간과의 관계식을 이하 명시한다.
t=f (T) (T: 어닐링 온도, t: 어닐링 시간)
예를 들어서, 80nm(rms:자승 평균 평방근)의 표면 조도를 갖는 비정질 규소막은 600℃에서 어닐링되고, 비정질 규소는 자연히 4시간 동안 결정화된다. 유사한 조사가 다른 온도에 대해 실시되었고, 예를 들어서, 도 1(C)에 나타낸 결과가 얻어졌다.
일반적으로 비정질 규소막과 같은 제조 방법에 따라 곡선은 다르다. 예를 들어서, 저압 CVD 공정으로 생성된 비정질 규소막은 플라즈마 CVD 공정으로 생성된 비정질 규소막보다 결정화가 어렵고 곡선은 오른쪽 상부 방향으로 이동된다.
또한 어닐링 온도 및 성장 거리 사이의 관계를 이하 명시한다.
x = g (T, t) (x: 성장 거리)
어닐링 온도 To에서 최대 수평 성장 거리 xo는 이하 명시한 것처럼 얻어진다.
xo = g (T,F(T) )
부수적으로, 최대 수평 성장 거리는 결정에 존재하는 결함이 없다는 것을 의미하고 실제로는 수평 성장 거리와 같지 않다.
따라서, xo이상의 수평 성장은 자연 결정화 외에 수평 성장을 방해하는 요인이 존재하지 않는 경우 실시될 수 있다. 그러나, 실제적으로 수평 성장시에, 기판 또는 하층에 돌기(결함 또는 기판의 먼지들)가 존재하고 그로 인해서, 수평 성장이 최대 수평 성장 거리까지 형성되는 경우, 많은 결점들이 드러난다.
그러므로, 기판 또는 하층막 또는 그와 같은 것에 돌기와 같은 수평 성장의 장애에 대한 조건이 제공된다. 즉, 돌기의 밀도가 xo의 사각의 상관 수와 같거나 낮을 때, 또는,
g ( T, F(To) )-2,
수평 성장을 방해하는 요인이 자연 결정화에 의해 생성된 핵의 발생으로 제한된다.
표면 조도 80nm인 기판 "a" 및 표면 조도 5nm인 기판 "b"를 도 1(C) 및 1(D)에 나타냈고 자연 결정화는 기판 "a"의 경우에 일어나게 된다. 또한, 수평 성장비는 기판 "a"의 경우에 작다. 전형적으로, 기판 "a"의 수평 성장비는 기판 "b"의 성장비 보다 2/3 배 많다. 따라서, 작은 표면 조도를 갖는 기판이 수평 성장의 면에서 보다 바람직하다. 그러나, 기판 "b"의 최대 성장 거리 그 양 보다 크기 때문에, 기판 돌기의 밀도가 그에 따라 작게 만들어지지 않는다면, 평탄은 유용하게 이용될 수 없다.
역으로, 최대 수평 성장 거리는 기판 "a"의 경우에 보다 작은 반면에, 기판 "b" 보다 기판 "a" 돌기의 밀도가 작고, 넓은 면적에 걸쳐 결정의 질이 향상되기 어렵다.
본 발명에 따라서, 자연 결정화의 임계점을 측정하는 방법(결정 방법)으로서, 광학 현미경으로써의 관찰, 전자 현미경으로써의 관찰, 분광기로써 관찰하는 방법(예를 들어서, 라만 분광학) 및 그와 같은 것이 효과적이다. 그러나, 주의점은 각각의 방법으로 결정된 관계식이 서로 동시성을 갖지 않아야 한다는 사실이 요구된다는 것이다.
또한, 자연 결정화 및 수평 성장에서, 기판의 두께가, 하층막 및 비정질 규소막이, 그의 막 형성 방법으로, 캡(cap)막(마스크막) 및 그와 같은 것으로 변화된다면, 상기 설명된 온도와 시간 사이의 관계식 또한 변화된다. 따라서, 관계식 "g"를 설정시에, 비정질 규소막의 목적과 동일한 조건이 설정되어야 한다. 또한, "f" 설정시에, 수평 성장에 사용된 마스크 막으로 비정질 규소막을 덮는 것이 효과적이다.
도 2(A),2(B),2(C),2(D) 및 2(E) 그리고 6(A), 6(B) 및 6(C)은 실시예를 따른 제조 단계를 나타낸다. 도 2(A),2(B),2(C),2(D) 및 2(E) 그리고 6(A), 6(B) 및 6(C)은 주변 회로를 구성하기 위한 N-채널형 TFT 및 P-채널형 TFT가 상보형으로 구성된 경우의 회로 제조 단계의 개요를 나타내고 N-채널형 TFT를 갖는 회로는 화소 트랜지스터로 사용된다. 도 2(A), 2(B), 2(C), 2(D), 및 2(F)는 단면도이고 도6(A), 6(B) 및 6(C)은 상면도 이다. 부수적으로, 도 2(A), 2(B), 2(C), 2(D), 및 2(F)가 도 6(A), 6(B) 및 6(C)에 대응하는 것은 아니지만, 이들 도면의 참조 부호는 서로 대응된다.
먼저, 2000Å의 두께를 갖는 산화 규소 하층막(202)이 플라즈마 CVD(화학적 기상 증착) 공정에 의해 연마되는 표면의 석영 기판(201)상에 형성된다. 표면 연마의 단계에서, 기판 조도(粗度)의 자승 평균 평방근은 5 nm로 정해진다. 또한, 하층막(202) 형성후 돌기의 밀도는 100 pieces/cm2 이하로 정해진다. 밀도는 원자력 현미경으로써 측정된다.
상기 수치는 본 실시예에서 필요한 수평 성장 거리 100㎛에서 측정된다. 본 실시예에서, 돌기(먼지)의 밀도가
1/0.012=10000 pieces/cm2
와 같거나 이하일 경우, 돌기에 의해 야기되는 수평 성장 방해력이 자연 결정화에 의해 야기되는 수평 성장의 방해력보다 작다고 간주될 수 있다.
또한, 500Å의 두께를 갖는 비정질 규소막(203)은 플라즈마 CVD법으로 형성된다. 다음, 1000 내지 3000Å, 예를 들어 2000Å의 두께를 갖는 산화 규소의 마스크막(204)이 형성되고, 윈도우(205 및 206)가 촉매 원소(니켈)를 도입하기 위하여 부분을 에칭 함으로써 형성하고 비정질 규소막 부분을 노출시킨다.
또한, 다음 단계 수행시에, 상기 설명된 단계에서 제공된 다수의 비정질 규소막이 준비된다. 이 경우에, 기판, 하층막, 비정질 규소막 및 마스크막 제작 방법은 전과 동일하다. 후에, 이들 막들을 사용함으로써 자연 결정화를 개시하는 오도 및 시간의 관계를 측정함으로써 관계식 t=f(T)가 제공된다. 본 실시예에 따르면, 자연결정화는 광학 현미경을 통해 관찰함으로써 결정된다. 이 경우에 분위기는 후에 결정화 단계에서 보다 작은 질소 분위기이다.
다음에, 극도로 얇은 산화막(두께; 수십 Å, 도시되지 않음)이 상기 설명된 단계에 의해 노출된 비정질 산화막(203)의 표면상에 형성된다. 상기 단계는 나중 용액 코팅 단계에서 비정질 규소막(203)의 표면에 의한 반발로부터 용액을 방지하기 위해 실시된다. 산화막 형성 시에, 열 산화 공정이 산소 분위기에서 자외선의 조사로 처리되거나, 또는 과산화 수소 또는 그와 같은 산화성이 강한 용액에 의해 처리된다.
결정화를 조장하는 촉매 원소를 구성하는 니켈 원소를 포함하는 니켈 아세테이트 용액이 비정질 규소막(203)의 표면상에 니켈 아세테이트의 박막(207)에 형성됨으로써 피복 된다. 니켈 아세테이트 용액중 니켈의 농도(중량에 대해)는 1 내지 100 ppm의 범위로 된다. 본 실시예에서 농도는 10 ppm으로 정해진다. (도 2(A))
다음, 처리 과정은 어닐링 단계이다. 상기 단계 전에 다수의 비정질 규소막(마스크막, 니켈 및 니켈 아세테이트막 도입을 위한 윈도우)이 상기 설명된 단계들의 조건과 동일한 조건 상태로 준비되고 수평 성장비 및 어닐링 온도 사이의 관계가 이들 막들을 사용함으로써 연구된다. 이 경우에 분위기는 나중 결정화 단계에서의 분위기와 동일한 질소 분위기이다. 상기 방법으로, x=g (T, t)의 관계식이 제공된다. 본 실시예에서 요구되는 수평 성장 거리는 100 ㎛이다.
그러므로, g(T, f(T)) = xo 가 xo= 100 (㎛)가 방정식에 대체되고, 어닐링 온도가 얻어진다. 본 실시예에서 T=680℃ 이다. 결과적으로, 본 실시예에서, 실제 어닐링 온도는 상기 설명된 어닐링 온도의 95％인 645℃이다.
그후에, 열적 어닐링은 규소막(203)이 결정화됨으로써 질소 분위기에서 1 시간 동안 645℃에서 실시된다. 결정화 공정에서, 결정 성장은 니켈이 출발점으로써 규소막과 접촉된 영역과 기판과 평행한 방향으로 진행된다. 도 2(B)에서, 영역(208 및 209)은 상기 단계에서 결정화된 영역들이고 영역(210 및 211)은 산화 규소가 남아 있는 영역들이다. 도 6(A)은 상기로부터 출발한 상태를 나타낸다. (도 2(B) 및 도 6(A) )
다음, 규소막(203)이 에칭 되고 섬형상 활성층 영역(212)(상보형 회로 영역) 및 (213)(화소 트랜지스터 영역)이 형성된다. 이 경우에, 도 6(A)에서 타원의 중심으로 배치된 윈도우(205 및 206) 바로 아래의 영역들은, 니켈이 직접 도입되고 니켈이 고농도로 존재하는 영역들이다. 또한, 영역(208 및 209)의 결정 성장의 선단에 니켈이 고농도로 존재한다. 이들 영역에서, 니켈의 농도는 대체로 1 디지트(digit) 사이에 결정화된 영역에서보다 니켈의 농도가 높은 것으로 밝혀졌다.
규소막에서 니켈의 농도가 나중 게더링 단계에서 감소되었지만, 소자의 주요부분에 이들 영역을 사용하는 것을 피해야 한다. 따라서, 본 실시예에서, 활성층 영역(212 및 213), 특히 채널 형성 영역이 높은 니켈 농도를 갖는 이들 영역을 피할 수 있도록 배열되는 것이 요구된다. 활성층의 에칭은 수직 방향으로 비등방성을 갖는 RIE(반응성 이온 에칭)법으로써 수행된다. 본 단계에서 수평 성장 영역에서의 전형적인 니켈 농도는 약 1017 내지 1019 cm-3이다.
다음, 얇은(두께; 약 200Å) 산화 규소막(214)이 산화 분위기에서 950 내지 1150℃에서의 가열로 활성층(212 및 213)을 형성한다. 염화 수소 0.1 내지 10％가 분위기에 혼합된다. 규소막에 존재하는 니켈 부분이 게더링된다. (도 2(C))
그후에, 1000Å 두께를 갖는 산화규소막(215)이 플라즈마 CVD공정으로 게이트 절연막으로서 형성된다. 막형성 작업에서, 일산화이질소 및 테트라에폭시 실란(TEOS)이 원료 가스로서 사용되고 기판 온도는 200 내지 400℃, 예를 들어서, 350℃로 정해진다. (도 2(D))
연속적으로, 3000 내지 8000Å, 예를 들어서 6000Å의 두께를 갖는 규소막(0.1 내지 2％의 인을 포함하는)이 저압 CVD 공정으로 형성된다. 또한, 선행하는 산화규소막(215) 및 규소막 형성의 단계들이 연속적으로 실시되는 것이 바람직하다. 또한, 게이트 전극(216 내지 218)이 규소막 에칭으로써 형성된다. 도 6(B)에 상기 상태를 나타낸다. 도면에서 점선으로 나타낸 타원은 도 6(A)의 영역(208 및 209)에 해당한다.
다음, 불순물(인 및 붕소)들이 이온 주입 공정에 의해 마스크와 같은 게이트 전극(216 내지 218)과 활성 영역에 주입된다. 인화수소(PH3) 및 디보란(B2H6)이 도핑 가스로서 사용된다. 전자의 경우, 가속 전압은 60 내지 90 KV, 예를 들어 80 KV이고, 후자의 경우, 가속 전압은 40 내지 80 KV, 예를 들어 65 KV로 정해진다. 도즈량은 1×1015 내지 8×1015 cm-2, 예를 들어서 인은 2×1015cm-2이고 붕소는 5×1015cm-2로 정해진다.
도핑 작업 동안, 각각의 소자들은 도핑이 필요치 않은 영역을 포토레지스트로 덮음으로써 선택적으로 주입한다. 결과적으로, N-형 불순물 영역(220 및 221)과 P-형 불순물 영역(219)이 형성된다.
그후에, 이온-주입된 불순물이 활성화됨으로써 레이저 빔을 조사하여 어닐링이 실시된다. KrF 엑시머 레이저(파장; 248nm, 펄스폭; 20 nsec)가 레이저 빔으로 사용되었지만, 다른 레이저 빔이 사용될 수 있다.
레이저 빔 조사의 조건으로서, 에너지 밀도는 200 내지 400 mJ/cm2, 예를 들어서, 250 mJ/cm2로 정해지고 2 내지 10 쇼트(shot), 예를 들어서, 한 부분에 2 쇼트가 할당된다. 기판이 레이저 빔을 조사하여 200 내지 450℃로 가열된 경우, 활성화가 보다 안정되게 실시될 수 있다. (도 2(E))
연속적으로, 6000Å 두께를 갖는 산화규소막이 플라즈마 CVD 공정에 의해 층간 절연막으로써 형성된다. 또한, 5000Å 두께를 갖는 ITO(인듐 주석 산화)막이 스퍼터링 공정으로 형성되고 화소 전극(223)이 형성됨으로써 막이 패턴화된다.
또한, 콘택홀(도 6(C)은 개방된 콘택홀의 위치를 나타낸다)이 층간 절연막(222)에 형성되고 TFT의 전극/배선(224 내지 228)이 금속 재료로써, 예를 들어서, 티타늄 질화물 및 알루미늄의 다층막이 형성된다. 마지막으로, TFT가 완성됨으로써 1 기압하에서 수소 분위기로 30분 동안 350℃에서의 어닐링이 실시된다.(도 2(F))
도 6(B)에서 분명해지듯, 활성층(212)에서, 소스/드레인 방향은 결정화 방향과 평행하고 반면에, 활성층(213)에서, 소스/드레인 방향은 결정화 방향과 직교한다. 결과적으로, 활성층(212)에 형성된 TFT의 경우에, 온 전류는 크고 반면에 활성층(213)에 형성된 TFT의 경우, 오프 전류가 작다. 본 실시예를 따라서, 본 실시예를 쉽게 이해할 수 있도록 서로 비교적 근사하는 위치에서 2 종류의 다른 특성을 갖는 TFT를 나타냈지만, 액티브 매트릭스 회로에서 서로 멀리 떨어진 위치에서 제조될 수도 있다.
본 발명에 따라, 수평 성장의 거리가 증가되더라도 결정의 질이 악화되지 않는 결정성 규소막을 제공하기 위한 바람직한 조건이 명백해졌다. 상기 설명된 것처럼, 수평 성장의 비는 평탄한 하층막 또는 기판을 사용함으로써 향상된다. 그러한 규소막은 설명된 것처럼 반도체 소자 및 반도체 집적 회로를 구성하는데 매우 장점을 갖는다. 상기 방법으로, 본 발명은 산업적으로 유용하다.
도 1(A), 1(B), 1(C) 및 1(D)은 본 발명을 따른 어닐링 조건 방법 결정의 개요를 나타낸다 ;
도 2(A), 2(B), 2(C), 2(D), 2(E) 및 2(F)는 실시예를 따른 TFT의 제조 단계를 나타낸다 (단면도) ;
도 3은 TFT의 배열과 수평 성장 영역의 예를 나타낸다 ;
도 4(A) 및 4(B)는 TFT의 배열과 촉매 원소가 첨가된 영역을 나타낸다 ;
도 5는 모놀리틱형 액티브 매트릭스 회로의 개요를 나타내고 ;
도 6(A), 6(B) 및 6(C)은 TFT의 제조 단계를 나타낸다 (상면도) .
* 도면의 주요 부분에 대한 부호의 설명*
11 : 윈도우 12, 14 : 수평 성장 영역의 경계 13 : 수평 성장 영역
201 : 석영 기판 202 : 하층막(산화규소막) 203 : 규소막
204 : 산화규소막(마스크막) 205,206 :니켈 도입 창
207 : 아세테이트 니켈막 208,209 : 수평 성장 영역
210,211 : 비정질 영역 212,213 : 섬형상 규소 영역(활성층)
214 : 열산화막 215 : 게이트 절연막 216,217,218 : 게이트 전극
219 : P형 불순물 영역 220,221 : N형 불순물 영역
222 : 층간 절연물 223 : 화소 전극 224,225,226,227,228 : 배선,전극

Claims (4)

  1. 비정질 규소막 결정화를 향상시키는 촉매 원소를 사용하는 수평 성장 공정으로써 기판상에 형성된 비정질 규소막을 결정화하기 위한 결정성 규소막을 형성하는 방법에 있어서, 비정질 규소막의 바닥면에 접촉하는 하층막 또는 기판 표면 조도의 자승 평균 평방근이 비정질 규소막의 두께보다 작은 것을 특징으로 하는 결정성 규소막 형성 방법.
  2. 어닐링 온도 To에서 비정질 규소막 결정화를 향상시키는 촉매 원소를 사용하는 수평 성장 공정으로 기판상에 형성된 비정질 규소막 결정화를 위한 결정성 규소막을 형성하는 방법에 있어서,
    비정질 규소막의 바닥면과 접촉하여 하층막 또는 기판에 존재하는 돌기 밀도가
    g(T, f(To))-2
    의 값 또는 이하의 값을 갖고 ;
    비정질 규소막이 상기 수평 성장 공정과 동일하게 기판 상에 형성되고 비정질 규소막이 자연히 결정화가 개시되는 경우에 어닐링 온도와 어닐링 시간 사이에
    t=f(T) (T;어닐링 온도, t;어닐링 시간)
    의 식이 성립되고;
    기판상에 형성된 비정질 규소막에 대해 비정질 규소막 결정화를 향상시키는 촉매 원소를 사용하는 수평 성장시에 어닐링 온도 및 성장 거리 사이에
    X=g(T, t)
    의 식이 성립되는 것을 특징으로 하는 결정성 규소막 형성 방법
  3. 제 1 항에 있어서, 촉매 원소가 Ni, Pd, Pt, Cu, Ag 및 Fe로 이루어진 군으로부터 선택된 일종 또는 다종 원소로 구성된 것을 특징으로 하는 결정성 규소막 형성 방법.
  4. 제 2 항에 있어서, 촉매 원소가 Ni, Pd, Pt, Cu, Ag 및 Fe로 이루어진 군으로부터 선택된 일종 또는 다종 원소로 구성된 것을 특징으로 하는 결정성 규소막 형성 방법.
KR1019970073264A 1996-12-27 1997-12-24 결정성 규소막 형성 방법 KR100493804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8358973A JPH10199807A (ja) 1996-12-27 1996-12-27 結晶性珪素膜の作製方法
JP8-358973 1996-12-27

Publications (2)

Publication Number Publication Date
KR19980064578A KR19980064578A (ko) 1998-10-07
KR100493804B1 true KR100493804B1 (ko) 2005-09-02

Family

ID=18462080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073264A KR100493804B1 (ko) 1996-12-27 1997-12-24 결정성 규소막 형성 방법

Country Status (3)

Country Link
US (1) US6733584B1 (ko)
JP (1) JPH10199807A (ko)
KR (1) KR100493804B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623689B1 (ko) 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
CN1052110C (zh) 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (ko) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
US5869362A (en) 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3195157B2 (ja) 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW403993B (en) 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3573811B2 (ja) 1994-12-19 2004-10-06 株式会社半導体エネルギー研究所 線状レーザー光の照射方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
TW319912B (ko) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法

Also Published As

Publication number Publication date
US6733584B1 (en) 2004-05-11
JPH10199807A (ja) 1998-07-31
KR19980064578A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US6627487B2 (en) Semiconductor device and manufacturing method thereof
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
US5569936A (en) Semiconductor device employing crystallization catalyst
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
US5696388A (en) Thin film transistors for the peripheral circuit portion and the pixel portion
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
KR100186886B1 (ko) 반도체장치 제작방법
KR0183063B1 (ko) 반도체장치 및 그 제조방법
US6841432B1 (en) Semiconductor device and process for fabricating the same
JP3431033B2 (ja) 半導体作製方法
JPH0758339A (ja) 半導体装置およびその作製方法
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
US6300659B1 (en) Thin-film transistor and fabrication method for same
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP3514891B2 (ja) 半導体装置およびその作製方法
KR100493804B1 (ko) 결정성 규소막 형성 방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JPH09148245A (ja) 半導体装置およびその製造方法
JPH11330488A (ja) 半導体装置およびその作製方法
JP2002124468A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee