JP4001965B2 - 結晶性珪素膜の作製方法 - Google Patents

結晶性珪素膜の作製方法 Download PDF

Info

Publication number
JP4001965B2
JP4001965B2 JP35897296A JP35897296A JP4001965B2 JP 4001965 B2 JP4001965 B2 JP 4001965B2 JP 35897296 A JP35897296 A JP 35897296A JP 35897296 A JP35897296 A JP 35897296A JP 4001965 B2 JP4001965 B2 JP 4001965B2
Authority
JP
Japan
Prior art keywords
silicon film
annealing
film
amorphous silicon
lateral growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35897296A
Other languages
English (en)
Other versions
JPH10199806A (ja
Inventor
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP35897296A priority Critical patent/JP4001965B2/ja
Priority to US08/997,910 priority patent/US6140166A/en
Publication of JPH10199806A publication Critical patent/JPH10199806A/ja
Priority to US09/686,652 priority patent/US6627486B1/en
Application granted granted Critical
Publication of JP4001965B2 publication Critical patent/JP4001965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、ガラス等の絶縁基板上、単結晶珪素基板等の半導体基板上等に形成される結晶性珪素膜の作製方法に関する。特に本発明は、非晶質珪素膜をアニールによって結晶化させる方法において、結晶化を促進する触媒元素(ニッケル等)を用いて横成長をおこなうことにより、好ましい結晶状態の結晶性珪素膜を得る方法に関する。
【0002】
【従来の技術】
結晶性珪素膜は薄膜トランジスタ等の半導体素子に不可欠な材料である。近年、非晶質珪素膜を結晶化を促進させる機能を有する金属元素(触媒元素)を用いることにより、より低温、短時間で結晶性の良い珪素膜を得られることが知られている。触媒元素としては、ニッケル(Ni)や白金(Pt)、パラジウム(Pd)、銅(Cu)、銀(Ag)、鉄(Fe)等が有効である。
【0003】
特に、触媒元素を非選択的に導入することにより、結晶成長の方向を制御し、素子に好ましい結晶構造を有する珪素膜を得る技術も知られている(例えば、特開平7−45519、同8−213634)。この技術は横成長法と呼ばれている。横成長法では、結晶粒界が、成長方向に平行に存在し、素子の電流の向きを成長方向と平行とすることにより、粒界の効果を極限まで低下させることができる。その結果、多結晶でありながら、単結晶材料と同等な特性をも得ることができる。
【0004】
【発明が解決しようとする課題】
横成長法について簡単に説明する。横成長法は非晶質珪素膜上に酸化珪素等のマスク膜を形成し、これに選択的に窓を形成する。窓から触媒元素が導入される。図1(A)において、窓は11で示す。そして、触媒元素単体もしくはその化合物の被膜をスパッタ法(特開平7−45519や同7−66425)、気相成長法(特開平7−335548)、塗布法(特開平7−130652)等のさまざまな方法によって形成する。
【0005】
そして、アニールをおこなうことにより結晶化をおこなうと、窓を中心として結晶性珪素の領域(横成長領域)13が拡がる。これは、触媒元素が珪素膜中に拡散しつつ、非晶質珪素膜を結晶化させるためである。一般に、高温、長時間ほどより遠くまで結晶化が進行する。(図1(A)、詳細については、上述の特許公開公報に記述されている)
【0006】
横成長の方向と薄膜トランジスタ(TFT)のような半導体素子における電流の流れる方向を配置することにより、半導体素子の特性を向上させることができる。すなわち、TFTの配置に関して、いくつかのバリエーションがある。その1つを図3に示す。図3において301は触媒元素が添加される窓の部分であり、この部分を中心としてその周囲に横成長により結晶化した領域302が拡がる。
【0007】
この場合、窓301が長方形であると図のように楕円形の横成長領域が形成される。その場合には図のTFT1のようにゲイト電極304を領域301と概略平行にし、ドレイン305からソース303の方向、もしくはその逆方向から結晶成長するようにする場合がある。
【0008】
また、図のTFT2のように、領域301とゲイト電極307を概略垂直に配置し、ソース306、ドレイン308ともほぼ同時に結晶成長するようにする場合がある。TFTの特性としては、前者の方法では、結晶粒界と電流の向きが平行であるためオン電流が大きく、後者の方法では、結晶粒界と電流の向きが垂直であるためオフ電流が大きいという特徴を有する。(図3)
【0009】
さらに、窓を線状にして、線状に触媒元素を添加してもよい。図4には多数のTFTが設けられた回路において、ゲイト線402、407と平行に触媒元素添加領域401、406を設けた例を示す。図4(A)は図3のTFT2に対応するもので、TFT403〜405のゲイト電極に概略垂直に触媒元素を添加する場合である。図4(B)は図3のTFT1に対応するもので、TFT408〜410のゲイト電極に概略平行に触媒元素を添加する場合である。(図4)
【0010】
このような横成長法による結晶成長方向の制御は、互いに矛盾するような機能が要求される素子が同一基板上に形成された高度な半導体集積回路において有効である。図5には、液晶ディスプレーに用いられるモノリシック型アクティブマトリクス回路のブロック図を示す。周辺ドライバー回路として、ソースドライバー(列ドライバー)、ゲイトドライバー(行ドライバー)が設けられる。
【0011】
また、アクティブマトリクス回路(画素)領域にはスイッチング用のトランジスタとキャパシタからなる多くの画素回路が形成され、マトリクス回路の画素トランジスタと周辺ドライバー回路とは、行数、列数と同じだけのソース線、ゲイト線によって接続される。周辺回路に用いるTFT、特にシフトレジスタ等の周辺論理回路は高速動作が要求され、そのため選択時の電流(オン電流)が大きく、かつ、バラツキが小さいことが要求される。
【0012】
一方、画素回路に用いるTFTはキャパシタに蓄積された電荷が長時間保持されるよう、非選択時、すなわち、ゲイト電極に逆バイアス電圧が印加されているときのリーク電流(オフ電流ともいう)が十分に低く、かつ、バラツキが小さいことが要求される。具体的にはオフ電流は1pA以下、バラツキは1桁以内が要求される。逆にオン電流はそれほど大きなものは必要でない。
【0013】
このように、高いオン電流と低いリーク電流、および、それらのバラツキの小さい、という物理的に矛盾する特性を有するTFTを同一基板上に同時に形成することが求めらる。しかしながら、このようなことは、通常の結晶化方法では技術的に非常に難しいことは容易に察せられる。
これに対し、横成長法により、結晶方向を制御すると、これらの問題は解決できる(特開平8−213634)。このように触媒元素を用いた横成長法の有効性が示されている。
【0014】
【発明が解決しようとする課題】
理想的には、より高温、長時間のアニールをおこなえば、無限に大きな横成長を得ることもできるはずであるが、現実には、横成長領域は拡大するものの、その内部に触媒元素の析出部分が多数形成される。触媒元素は導電性であり、また、それらをエッチングした場合には、珪素膜に空孔が残り、回路不良の原因となりやすい。
【0015】
このように、大きな横成長領域を得ようとすると、触媒元素の析出により、全体的に結晶の質が低下する。その様子を図1(B)に示す。同図は、図1(A)に示した状態からさらに横成長を続けた様子を示しており、横成長の領域13は図の実践楕円14で示される部分にまで拡大する(図1(A)の場合は図中の点線楕円12で示す部分である)。
しかしながら、特に窓から離れた部分において、触媒元素の析出領域(図中において、黒点15で示す)が出現する。(図1(B))
【0016】
一般に、窓11およびその近傍では、触媒元素濃度が高く、この領域が素子の主要な部分と重なることは避けることが望ましい。現在の技術では、触媒元素としてニッケルを用いた横成長法において、ニッケルの析出のない横成長の幅は最大で50〜60μmであるが、素子が大きくなると、より横成長領域を大きくすることが必要である。本発明は、このような触媒元素の析出を低減しつつ、より大きな横成長領域を得るアニール条件を提供することを課題とする。
【0017】
【課題を解決するための手段】
明細書で開示する発明は、基板上に形成した非晶質珪素膜を結晶化を促進させる触媒元素を用いて、温度T0 のアニールにより横成長法による結晶化をおこなう方法であって前記アニールをおこなう時間は、前記触媒元素を用いない条件において、前記非晶質珪素膜が温度T0において自然結晶化を開始する時間又は結晶核を発生し始める時間0の90%以上100%未満であることを特徴とする。
【0018】
本発明人の観察により、触媒元素の析出は、非晶質珪素膜の自然結晶化(結晶核発生、触媒元素の作用によらない結晶成長)によって、横成長が中断されるために生じることが明らかになった。したがって、自然結晶化がおこらない条件で横成長をおこなうことにより、触媒元素の析出を抑制できる。
【0019】
特定のアニール温度における自然結晶化の開始される時間は特定できる。これを越える時間のアニールをおこなうと、自然結晶化により、触媒元素が析出する。また、あまり短時間のアニールでは横成長が不十分である。限界的には、自然結晶化の生じる時間の90%以上100%未満であることが望ましい。しかしながら、それでも目的とする面積の横成長領域が得られない可能性もある。
【0020】
その問題を解決するためには、アニール温度も変数として扱い、必要とする横成長幅からアニール温度、アニール時間を決定するとよい。すなわち、まず、自然結晶化する臨界条件におけるアニール温度とアニール時間の関係式、
t=f(T) (T:アニール温度、t:アニール時間)
を得る。
【0021】
例えば、プラズマCVD法による非晶質珪素膜を600℃でアニールした場合、4時間で自然結晶化する。他の温度についても同様に調べて、例えば、図1(C)に示すようになる。
一般に同じ非晶質珪素膜でも作製方法によりその曲線は異なる。例えば、減圧CVD法による非晶質珪素膜(Si膜a)はプラズマCVD法による非晶質珪素膜(Si膜b)よりも結晶化しずらく、曲線は右上にある。
【0022】
さらに、横成長において、アニール温度と成長距離に関する関係式、
x=g(T,t) (x:成長距離)
を得る。
そして、目的とする成長距離をx0 とするとき、上記2つの関係を満たす限界アニール時間t0 と限界アニール温度T0 が得られる。
【0023】
現実には、前記限界アニール温度T0 以下の温度でアニールをおこなうことにより、目的とする横成長距離まで、ほとんど触媒元素の析出の無い結晶性珪素膜が得られる。さらに、アニールを続けると、自然結晶化の発生とともに、その外側で触媒元素の析出が起こるが、その部分が回路上、重要でなければ、いくら析出があっても問題ではない。このように、目的とする距離まで触媒元素の析出の少ない横成長がおこなえる。より好ましくは、限界アニール時間、限界アニール温度の90%以上、100%未満とするとよい。
【0024】
本発明においては、自然結晶化の臨界測定法(決定方法)としては、光学顕微鏡による観察、電子顕微鏡による観察、分光学手法(例えば、ラマン分光法)による観察等が有効であるが、それぞれの方法で決定される関係式は、必ずしも一致しないことに注意すべきである。したがって、限界アニール時間や限界アニール温度も、用いる自然結晶化の決定方法によって異なる。
【0025】
また、自然結晶化も横成長も、基板や下地、非晶質珪素膜の厚さやその成膜方法、キャップ膜(マスク膜)等が変化すると、温度や時間の関係が変化する。したがって、関係式gを求める際には、目的とする非晶質珪素膜と同一の条件とすることが必要である。また、fの決定の際には、非晶質珪素膜を横成長の際に用いるマスク膜で被覆しておくことが有効である。
【0026】
【実施例】
図2、図6に本実施例の作製工程を示す。図2、図6は、周辺回路を構成するべきNチャネル型TFTとPチャネル型TFTとを相補型に構成した回路と画素トランジスタに用いられるべきNチャネル型TFTとを有する回路の作製工程について、その作製工程の概要を説明したものである。図2は断面図であり、図6は上面図である。なお、図2の(A)〜(F)と図6の(A)〜(C)とは対応するものではないが、個々の番号はそれぞれ対応する。
【0027】
まず、表面研磨した石英基板201上にプラズマCVD法によって厚さ2000Åの酸化珪素の下地膜202を形成した。さらに、プラズマCVD法によって厚さ500Åの非晶質珪素膜203を成膜した。そして、厚さ1000〜3000Å、例えば2000Åの酸化珪素のマスク膜204を形成し、触媒元素(ニッケル)を導入する部分をエッチングして、窓205、206を形成し、該部分の非晶質珪素膜を露出せしめた。
【0028】
なお、次の工程に移行するに際して、以上の工程までで得られた非晶質珪素膜を多数用意する。その際、基板や下地膜、非晶質珪素膜、マスク膜の作製方法は全て同じとする。そして、これらを用いて自然結晶化の開始する温度と時間の関係を測定し、関係式t=f(T)を得る。本実施例では自然結晶化は光学顕微鏡の観察によって判断した。また、その際の雰囲気は、後の結晶化工程と同様に窒素雰囲気とした。
【0029】
次に、上記工程により露出せしめた非晶質珪素膜203の表面に極薄い酸化膜(厚さ数十Å、図示せず)を形成した。これは、後の溶液塗布工程において、非晶質珪素膜203の表面で溶液がはじかれないようにするためである。この酸化膜の形成は、熱酸化法や酸素雰囲気中での紫外光の照射、あるいは、過酸化水素水等の酸化性の強い溶液で処理すればよい。
【0030】
その後、結晶化を助長する触媒元素であるニッケル元素を含んだ酢酸ニッケル溶液を塗布し、非晶質珪素膜203の表面に酢酸ニッケルの極めて薄い膜207を形成する。この膜207は極めて薄く、したがって、完全な膜状にはなっていない可能性もある。この工程はスピンコーティング法、スピンドライ法を用いておこなった。酢酸溶液中におけるニッケルの濃度(重量換算)は1〜100ppmが適当であった。本実施例では10ppmとする。(図2(A))
【0031】
次にアニール工程に移るのであるが、その前に上記の工程と同じ条件で多数の非晶質珪素膜(マスク膜とニッケル導入用の窓、酢酸ニッケル膜を有する)を用意し、これらを用いて、横成長速度とアニール温度の関係を調べた。この際の雰囲気も後の結晶化工程の雰囲気と同じく窒素雰囲気とした。このようにして、関係式x=g(T,t)を得る。本実施例で必要とされる横成長距離は100μmである。
【0032】
そこで、方程式、
g(T,f(T))=100〔μm〕
を解き、限界アニール温度T、限界アニール時間tが得られる。本実施例ではT=680℃、t=30分であった。この結果、本実施例では、アニール温度を限界アニール温度の95%の645℃、アニール時間を限界アニール時間の97%の29分と決定した。
【0033】
この後、窒素雰囲気下645℃で29分の加熱アニールを行い、珪素膜203の結晶化を行った。結晶化は、ニッケルと珪素膜が接触した領域を出発点として、基板に対して平行な方向に結晶成長が進行した。図2(B)において、領域208、および209は本工程によって結晶化した領域であり、領域210および211は非晶質珪素のままの領域である。この状態を上から見た様子を示したのが図6(A)である。(図2(B)および図6(A))
【0034】
なお、上記で定めたアニール時間よりも長くアニールをおこなった場合には、窓から100μm以上離れた部分にニッケルの析出が観察された。
次に、珪素膜203をエッチングして、島状の活性層領域212(相補型回路領域)および213(画素トランジスタ領域)を形成した。この際、図6(A)で楕円の中心に位置する窓205、206の直下の領域は、ニッケルが直接導入された領域であり、ニッケルが高濃度に存在する領域である。また、領域208、209の結晶成長の先端にも、やはりニッケルが高濃度に存在する。これらの領域は、その間の結晶化している領域に比較してニッケルの濃度が1桁近く高いことが判明している。
【0035】
珪素膜中のニッケル濃度は後のゲッタリング工程において、低減するが、やはりこれらの領域を素子の主要部に用いることは避けるべきである。したがって、本実施例においては、活性層領域212、213、特にチャネル形成領域は、これらのニッケル濃度の高い領域を避けるように配置することが必要である。活性層のエッチングは垂直方向に異方性を有するRIE法によって行った。この段階での横成長領域における典型的なニッケル濃度は、1017〜1019cm-3程度であった。
【0036】
次に酸化雰囲気において950〜1150℃に加熱することにより、活性層212、213の表面に薄い(厚さ200Å程度)酸化珪素膜214を形成した。雰囲気には0.1〜10%の塩化水素を混入した。この塩化水素の作用により、珪素膜中に存在するニッケルの一部がゲッタリングされた。(図2(C))
【0037】
その後、プラズマCVD法によって厚さ1000Åの酸化珪素膜215をゲイト絶縁膜として成膜した。成膜には、原料ガスとして、一酸化二窒素とテトラ・エトキシ・シラン(TEOS)を用い、基板温度は200〜400℃、例えば350℃とした。(図2(D))
【0038】
引き続いて、減圧CVD法によって、厚さ3000〜8000Å、例えば6000Åの珪素膜(0.1〜2%の燐を含む)を成膜した。なお、先の酸化珪素膜215とこの珪素膜の成膜工程は連続的に行うことが望ましい。そして、珪素膜をエッチングして、ゲイト電極216〜218を形成した。この状態を上から見た様子を図6(B)に示す。図の点線で示された楕円は図6(A)の領域208、209に対応する。(図6(B))
【0039】
次に、イオンドーピング法によって、活性層にゲイト電極216〜218をマスクとして不純物(燐およびホウ素)を注入した。ドーピングガスとして、フォスフィン(PH3 )およびジボラン(B26 )を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、40〜80kV、例えば65kVとし、ドーズ量は1×1015〜8×1015cm-2、例えば、燐を2×1015cm-2、ホウ素を5×1015cm-2とした。
【0040】
ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、N型の不純物領域220と221、P型の不純物領域219が形成された。
その後、レーザー光の照射によってアニールを行い、イオン注入した不純物の活性化をおこなった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を用いたが、他のレーザーであってもよい。
【0041】
レーザー光の照射条件は、エネルギー密度が200〜400mJ/cm2 、例えば250mJ/cm2 とし、一か所につき2〜10ショット、例えば2ショットとした。レーザー光の照射時に基板を200〜450℃程度に加熱すると、より活性化を安定におこなえる。(図2(E))
続いて、厚さ6000Åの酸化珪素膜222を層間絶縁物としてプラズマCVD法によって形成した。さらに、スパッタ法によって厚さ500ÅのITO膜を成膜し、これをパターニングして画素電極223を形成した。
【0042】
そして、層間絶縁物222にコンタクトホール(コンタクトホールの開孔位置は図6(C)に示す)を形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線224〜228を形成した。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこない、TFT回路を完成させた。(図2(F))
【0043】
図6(B)からも明らかであるが、活性層212においては、ソース/ドレイン方向は結晶化方向と平行であり、一方、活性層213においては、ソース/ドレイン方向は結晶化方向と垂直である。この結果、活性層212に形成されたTFTでは、オン電流が大きく、一方、活性層213に形成されたTFTでは、オフ電流が小さいという特徴を有する。本実施例では分かりやすくするために、このように異なる特性を有する2種類のTFTを比較的近い位置に示したが、アクティブマトリクス回路のように、非常に離れた場所に作製してもよいことは言うまでもない。
【0044】
【発明の効果】
本発明により、横成長の距離を大きくしても、結晶の質の低下しない(触媒元素の析出の観察されない)結晶性珪素膜が得られる。このような珪素膜が半導体素子、半導体集積回路を構成する上で極めて有利であることは上述の通りである。このように本発明は産業上、有益である。
【図面の簡単な説明】
【図1】 本発明のアニール条件決定方法の概要を示す。
【図2】 実施例のTFTの作製工程を示す。(断面図)
【図3】 TFTと横成長領域の配置例を示す。
【図4】 TFTと触媒元素添加領域の配置例を示す。
【図5】 モノリシック型のアクティブマトリクス回路の概要を示す。
【図6】 実施例のTFTの作製工程を示す。(上面図)
【符号の説明】
11 ・・・触媒元素導入用の窓
12 ・・・横成長領域の境界
13 ・・・横成長領域
14 ・・・横成長領域の境界
15 ・・・触媒元素の析出部分
201・・・石英基板
202・・・下地膜(酸化珪素膜)
203・・・珪素膜
204・・・酸化珪素膜(マスク膜)
205、206・・・ニッケル導入用の窓
207・・・酢酸ニッケル膜
208、209・・・横成長領域
210、211・・・未成長(非晶質)領域
212、213・・・島状珪素領域(活性層)
214・・・熱酸化膜
215・・・ゲイト絶縁膜
216〜218・・・ゲイト電極
219・・・P型不純物領域
220、221・・・N型不純物領域
222・・・層間絶縁物
223・・・画素電極
224〜228・・・配線・電極

Claims (2)

  1. 基板上に非晶質珪素膜を形成し、該非晶質珪素膜が自然結晶化を開始する際のアニール温度とアニール時間の関係式、
    t=f(T) (T:アニール温度、t:アニール時間)
    を得る過程と、
    前記非晶質珪素膜に対して、結晶化を促進する触媒元素を用いて横成長させることによって、アニール温度と成長距離に関する関係式、
    x=g(T,t) (x:成長距離)
    を得る過程と、
    目的とする成長距離をxとするとき、上記2つの関係式を満たすアニール時間tとアニール温度Tを特定する過程と、
    前記アニール温度T以下の温度でアニールをおこなうことにより、前記触媒元素を用いた非晶質珪素膜の横成長をおこなう過程と、を有することを特徴とする結晶性珪素膜の作製方法。
  2. 請求項において、前記触媒元素は、Ni、Pd、Pt、Cu、AgまたはFeであることを特徴とする結晶性珪素膜の作製方法。
JP35897296A 1996-12-27 1996-12-27 結晶性珪素膜の作製方法 Expired - Fee Related JP4001965B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35897296A JP4001965B2 (ja) 1996-12-27 1996-12-27 結晶性珪素膜の作製方法
US08/997,910 US6140166A (en) 1996-12-27 1997-12-24 Method for manufacturing semiconductor and method for manufacturing semiconductor device
US09/686,652 US6627486B1 (en) 1996-12-27 2000-10-10 Method for manufacturing semiconductor and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35897296A JP4001965B2 (ja) 1996-12-27 1996-12-27 結晶性珪素膜の作製方法

Publications (2)

Publication Number Publication Date
JPH10199806A JPH10199806A (ja) 1998-07-31
JP4001965B2 true JP4001965B2 (ja) 2007-10-31

Family

ID=18462074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35897296A Expired - Fee Related JP4001965B2 (ja) 1996-12-27 1996-12-27 結晶性珪素膜の作製方法

Country Status (1)

Country Link
JP (1) JP4001965B2 (ja)

Also Published As

Publication number Publication date
JPH10199806A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
US6010924A (en) Process for fabricating a thin film transistor
JP3747360B2 (ja) アクティブマトリクス電気光学装置
US5569936A (en) Semiconductor device employing crystallization catalyst
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP2860869B2 (ja) 半導体装置およびその作製方法
JP2762215B2 (ja) 薄膜トランジスタおよび半導体装置の作製方法
JP3138169B2 (ja) 半導体装置の製造方法
JPH086053A (ja) 液晶表示装置
JPH0864545A (ja) 半導体装置の作製装置および半導体装置の作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JP3403811B2 (ja) 半導体装置およびその作製方法
JPH07183535A (ja) 半導体装置およびその作製方法
JP3431851B2 (ja) 半導体装置
JPH07183536A (ja) 半導体装置およびその作製方法
US6733584B1 (en) Method of forming crystalline silicon film
JP3886827B2 (ja) 半導体装置の作製方法
JP3664750B2 (ja) 薄膜トランジスタの作製方法
JPH09148251A (ja) 半導体および半導体装置の作製方法
JP2001338877A (ja) 半導体装置の作製方法
JPH11168220A (ja) 半導体装置およびその作製方法
JPH11330488A (ja) 半導体装置およびその作製方法
JP2001332496A (ja) 半導体装置の作製方法
JPH11289097A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees