JP3195157B2 - 半導体装置の製造方法およびその製造装置 - Google Patents

半導体装置の製造方法およびその製造装置

Info

Publication number
JP3195157B2
JP3195157B2 JP5772794A JP5772794A JP3195157B2 JP 3195157 B2 JP3195157 B2 JP 3195157B2 JP 5772794 A JP5772794 A JP 5772794A JP 5772794 A JP5772794 A JP 5772794A JP 3195157 B2 JP3195157 B2 JP 3195157B2
Authority
JP
Japan
Prior art keywords
region
semiconductor film
substrate
amorphous semiconductor
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5772794A
Other languages
English (en)
Other versions
JPH07270818A (ja
Inventor
尚 船井
直樹 牧田
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5772794A priority Critical patent/JP3195157B2/ja
Priority to TW084101875A priority patent/TW347588B/zh
Priority to US08/407,609 priority patent/US5811327A/en
Priority to KR1019950007042A priority patent/KR100203823B1/ko
Priority to CN95104503A priority patent/CN1041148C/zh
Publication of JPH07270818A publication Critical patent/JPH07270818A/ja
Application granted granted Critical
Publication of JP3195157B2 publication Critical patent/JP3195157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶ディスプレーなどの大面積半導体装置などの製
造に用いられ、非線形素子を形成するための半導体膜を
形成する半導体基板の製造方法およびその製造装置に関
する。
【０００２】
【従来の技術】従来、多結晶化の方法として、非晶質半
導体膜を堆積させた基板全面を熱処理炉内に保持し、６
００℃程度の温度で長時間の加熱処理を行っていた。こ
れを従来例１とする。また、この基板全面にわたって、
エキシマレーザーを用いて非晶質半導体膜の多結晶化を
行う従来例２などの手法が取られていた。
【０００３】
【発明が解決しようとする課題】ところで、多結晶半導
体膜を用いてＮ型の薄膜トランジスターを作成する場
合、トランジスターのチャネル領域内に、多結晶半導体
膜の結晶粒界が存在すると、この部分で不対共有電子
（ダングリングボンド）の存在によりポテンシャル障壁
が生じるため、電子の移動が妨害され、結果として、ト
ランジスターＯＮ動作時の移動度が低下したり、結晶粒
界付近でトラップ準位が発生することによって、トラン
ジスターＯＦＦ動作時に、電子がこのトラップ準位を介
して流れ、ＯＦＦ時のリーク電流が増大するなど、トラ
ンジスター特性劣化の原因となる。
【０００４】したがって、トランジスターの素子特性向
上のためには、チャネル領域内の結晶粒界数を少なくす
ることが望ましい。
【０００５】ところで、近年、応用物理学会において、
多結晶半導体の結晶粒を基板方向に成長させ、この多結
晶半導体膜を用いて薄膜トランジスターを作成した場
合、結晶粒の成長方向に、薄膜トランジスターの導電方
向を一致させる場合と、結晶粒の成長方向と、薄膜トラ
ンジスターの導電方向を交差させる場合とでトランジス
ター特性の比較を行った研究結果が発表されて注目を集
めている（’９３春季応用物理学会；講演番号２９ａ
ＳＺＴ−６）。
【０００６】これによるとｎ型薄膜トランジスターを作
成した場合、結晶粒の成長方向と、トランジスターの導
電方向を一致させたものの移動度が、結晶粒の成長方向
と、トランジスターの導電方向を交差させたものの移動
度に対して、数倍大きく、結晶粒界を横断する方向に電
流を流すと、結晶粒界の影響を大きく受けるが、結晶粒
界に沿って電流を流すと、結晶粒界の影響をあまり受け
ないことが明らかとなった。したがって、多結晶半導体
膜の結晶粒を基板面方向に成長させ、結晶粒の成長方向
と、トランジスターの導電方向を一致させることによ
り、実質的に、トランジスターのチャネル領域内の結晶
粒界数を減らすのと同等の効果を得ることができ、結果
として良好な特性を有する薄膜トランジスターを作成で
きる。
【０００７】従来例１に示したように、基板全面に熱処
理炉内に保持して加熱処理を行う場合、基板全面にわた
って非晶質半導体膜にランダムに種結晶が発生し、この
種結晶を核として多結晶化が進行して行く。この多結晶
化は、核結晶粒が種結晶を中心として、放射状に成長
し、他の結晶粒と界面が接触するまで進行し、接触後は
加熱処理を継続しても結晶成長は進行しない。このよう
に、熱処理炉内での加熱処理により多結晶化を行った非
晶質半導体膜を用いて、薄膜トランジスターを作成した
場合、トランジスター特性の、同一基板面内での均一性
が良好である特徴を持つ。しかしながら、多結晶半導体
膜の結晶粒の形状には方向性が無いこと、トランジスタ
ーのチャネル領域内の結晶粒界を制御しにくいこと、ま
た、各界面で、キャリア電子の移動を妨げる、ポテンシ
ャル障壁の高さを、低く押さえることが難しいことなど
から、１００ｃｍ2／Ｖｓ以上の高移動度を有する薄膜
トランジスターの作成は困難である。
【０００８】近年、非晶質半導体膜の成膜前に該半導体
膜の下層膜表面を、酸性溶液を用いて処理することによ
り、非晶質半導体膜熱処理時の種結晶の発生密度を低く
抑え、これにより多結晶化完了時の結晶粒径をより大き
なものにする（’９２秋季応用物理学会；講演番号１７
ｐ−ＺＴ−４）研究が発表された。この手法を大面積半
導体装置の作成に応用した場合、プロセス的にはウエッ
トエッチングの一工程が加わるのみでマスクプロセスや
成膜プロセスの増加は無く、平均結晶粒径の大型化に効
果がある。しかしながら、このようにして多結晶化を行
った半導体基板を用いて、実際に薄膜トランジスターを
作成した場合、トランジスターのチャネル部分に存在す
る結晶粒界の数や方向を制御できないため、トランジス
ターの特性にばらつきを生じる。この特性のばらつき
は、平均結晶粒径が大きくなり、チャネル部分に存在す
る結晶粒界の数が少なくなればなるほど深刻になる。
【０００９】また、熱処理的に非晶質半導体膜に対し
て、局部的にエキシマレーザーを照射した後、熱処理を
行うことによって、このレーザー照射部分を中心として
非晶質半導体膜の多結晶化を行い、結晶粒径の大型化
と、結晶部分の位置制御を行う（’９２秋季応用物理学
会；講演番号１７ｐ ＺＴ−１１）研究が発表された。
【００１０】この手法を大面積半導体装置の作成に応用
した場合、結晶粒の位置を制御することが可能であるた
め、トランジスターを作成する場所に優先的に結晶を成
長させることが可能であるという特徴を持つ。この特徴
は、例えばトランジスターを作成する場所にトランジス
ターを作成するのに十分な大きさだけ結晶が成長すれ
ば、その他の部分は非晶質であっても全く問題を生じな
いので、熱処理時間の短時間化に効果があり、作成する
素子の大きさが小さければ小さいほどその効果は大きく
なる。ところで、周辺駆動回路を画像表示素子群と同一
の基板上に形成するような半導体基板について考えた場
合、チャネル幅が１００μｍ以上の大きさの大型トラン
ジスターを作成する必要がある。このような場合には先
に示したようにレーザー照射領域を中心として結晶成長
を行ったとしても、大型のトランジスター全体を一つの
結晶で形成するのは困難であり、トランジスター特性安
定のためには、チャネル領域に介在する結晶粒界の数
や、方向について制御する工夫が新たに必要となる。
【００１１】さらに、Ｐ（リン）に代表されるＶ族の元
素をシリコン膜に部分的に注入した後、熱処理を行って
非晶質半導体膜の多結晶化を行うと、被注入部分より多
結晶化が進行するという研究（’９２秋季応用物理学
会；講演番号１７ｐ−ＺＴ−５）が発表された。この手
法を大面積半導体装置の作成に応用した場合にも、結晶
粒の位置を制御することが可能であるため、トランジス
ターを作成する場所に優先的に結晶を成長させることが
可能であるという特徴を持つ。先に述べたようにこの特
徴は、熱処理時間の短時間化に効果がある。さらに被注
入領域を帯状にすることによって、該注入領域の両側
で、結晶粒の成長方向をある程度制御できるという長所
を持つ。しかしながら、この結晶成長の促進効果は、注
入不純物がｎ型のときのみ有効で、ｐ型不純物では結晶
成長の促進効果はない。このことは、基板上にＣＭＯＳ
などｐ型トランジスターを必要とする半導体装置を作成
する場合には、新たな工夫が必要であることを示してい
る。
【００１２】さらに、非晶質半導体膜の成膜前に、下地
基板に段差をつけておくと非晶質半導体膜の多結晶化時
に、この段差部より多結晶化が進行していくという研究
（’９２秋季応用物理学会；講演番号１７ｐ−ＺＴ−
３）が発表された。この手法を大面積半導体装置の作成
に応用した場合にも、前述した２例と同様に、結晶粒の
位置を制御することが可能であり、トランジスターを作
成する場所に優先的に結晶を成長させることが可能であ
るという特徴を持つ。先に述べたようにこの特徴は、熱
処理時間の短時間化に効果がある。しかも、結晶は段差
から遠ざかる向きに進行するため、結晶成長に方向性が
あるため、この手法を用いて作成した多結晶半導体基板
を用いてトランジスターを作成した場合、チャネル領域
に存在する結晶粒界を、ある程度制御できる。さらに、
注入不純物が、結晶成長に関与していないため、ＣＭＯ
Ｓなどの回路構成に対しても特に新たな工夫を必要とし
ない。しかし、基板全面にわたってトランジスターなど
の半導体装置が分布する大面積半導体装置では、基板上
に段差部分が増えれば、その分だけトランジスターなど
に電気信号を送る配線に、断線の可能性が高くなるため
あまり好ましくない。
【００１３】さらに、非晶質半導体膜上に単結晶半導体
を圧着した状態で、熱処理を行い、非晶質半導体膜の多
結晶化を行うことによって、各結晶粒が、該単結晶半導
体と同一の配向性を持つという研究（’９２秋季応用物
理学会；講演番号１７ｐ−ＺＴ−７）が発表された。こ
の方法は、非晶質半導体膜の多結晶化などの種結晶は、
非晶質半導体基板の外側に設けるというもので、非晶質
半導体基板自体には、薬液処理や段差形成、不純物注
入、レーザー照射と言った追加プロセスを必要としな
い。しかしこの手法を用いて作成した多結晶半導体膜で
は、結晶粒界の位置制御ができないため前述の通り作成
したトランジスターの特性に同一基板内でばらつきを生
じる。また、３００ｍｍ角以上の大型の非晶質半導体基
板を用いた場合、全面にわたって単結晶半導体を圧着す
るのは困難である。
【００１４】以上述べてきたように、熱処理炉内に加熱
処理を行うことにより、非晶質半導体膜の多結晶化を行
った基板を用いて実際に半導体装置を作成する場合、解
決しなければならないいくつかの問題が依然として残っ
ている。
【００１５】また、従来例２として例にあげたように、
エキシマレーザーを用いて非晶質半導体膜の多結晶化を
行う場合、レーザーの被照射領域の非晶質半導体膜を急
激な加熱により一旦熔融させてから多結晶半導体化する
ことが可能である。このように、エキシマレーザーを用
いて多結晶化を行った非晶質半導体膜は、結晶粒界でキ
ャリア電子の移動を妨げるポテンシャル障壁の高さを、
低く抑えることが可能で、比較的容易に、１００ｃｍ2
／Ｖｓ以上の高移動度を有する薄膜トランジスターを作
成できる。
【００１６】しかしながら、「第２９回 ＶＬＳＩ Ｆ
ＯＲＵＭ 最新ｐｏｌｙ−Ｓｉ ＴＦＴ プロセス技
術」において、「エキシマレーザ結晶化法による大粒径
多結晶Ｓｉ薄膜の低温形成」で述べられているように、
エキシマレーザーによる多結晶化は、レーザーの被照射
領域の冷却が、ナノセカント（ｎ ｓｅｃ）オーダーと
急激であるため、多結晶半導体膜の結晶粒径が小さく、
この半導体膜を用いて薄膜トランジスターの作成を行っ
た場合、トランジスターのチャネル領域内に多数の結晶
粒界を含むため、トランジスター特性の改善には限界が
ある。また、エキシマレーザーの照射領域は、現在のと
ころ、たかだか数ｍｍ角の大きさに留まっていること
と、パルス波レーザーであるため、照射領域の移動に伴
い、半導体面に照射吸収される熱量にむらが生じ、作成
した薄膜トランジスターの特性に、同一基板面内でばら
つきが生じるなどの問題を抱えている。
【００１７】本発明は、上記従来の問題を解決するもの
で、良質の多結晶半導体膜を形成可能な半導体基板の製
造方法およびその製造装置を提供するを目的とする。
【００１８】
【００１９】
【００２０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性表面を有する基板上に非晶質半導体膜
を堆積後、該非晶質半導体膜にＮｉ、Ｃｕ、Ｐｄ、Ｐ
ｔ、Ｃｏ、Ｆｅ、Ａｇ、Ａｕ、ＩｎおよびＳｎの中から
選ばれた少なくとも一つの元素を注入した帯状の被注入
領域を形成し、該被照射領域が帯状になるように加熱光
線で該被注入領域を照射して、さらに該基板に対して該
加熱光線による該被照射領域を移動させて該注入領域か
ら該非晶質半導体膜を多結晶化させる半導体装置の製造
方法であって、該光線は連続波レーザまたはランプ光で
あり、該基板に対する該被照射領域を移動させる速度
は、該多結晶半導体膜を熔融させないようにするととも
に、該被照射領域に該光線が照射されてから該非晶質半
導体膜が熔融するまでの時間で該帯状の被照射領域の幅
を割ることにより得られる速度以下にするものであり、
そのことにより上記課題が達成される。
【００２１】また、好ましくは、本発明の半導体装置の
製造方法において、加熱光線の光源は１つまたは複数の
ランプである。
【００２２】
【００２３】
【００２４】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板上に非晶質半導体膜を堆積後、該非晶
質半導体膜と同一元素で構成された多結晶半導体を該非
晶質半導体膜に帯状に圧着させて圧着領域を形成し、該
圧着領域に被照射領域が帯状になるように加熱光線を照
射して、さらに該基板に対して該加熱光線による被照射
領域を移動させることで該圧着領域から該非晶質半導体
膜を多結晶化させる半導体基板の製造方法であって、該
光線は連続波レーザまたはランプ光であり、該基板に対
する該被照射領域を移動させる速度は、該多結晶半導体
膜を熔融させないようにするとともに、該被照射領域に
該光線が照射されてから該非晶質半導体膜が熔融するま
での時間で該帯状の被照射領域の幅を割ることにより得
られる速度以下にするものであり、そのことにより上記
課題が達成される。
【００２５】
【００２６】さらに、好ましくは、本発明の半導体装置
の製造方法において、プラズマＣＶＤ装置、減圧ＣＶＤ
装置、スパッタ装置のうち、いずれか一つの装置を用い
て非晶質半導体膜を堆積する。さらに、好ましくは、本
発明の半導体装置の製造方法において、非晶質半導体膜
の膜厚は３０〜１５０ｎｍの範囲である。
【００２７】さらに、好ましくは、本発明の半導体装置
の製造方法において、前記照射領域の幅方向に前記加熱
光線を移動させるか、又は該照射領域を横断する方向に
前記基板を移動させることで、該被照射領域を移動させ
る。さらに、好ましくは、前記加熱光線の照射エネルギ
ー密度を、前記非晶質半導体膜が熔融する範囲内とす
る。さらに、好ましくは、前記加熱光線の照射エネルギ
ー密度を、前記非晶質半導体膜が熔融し、該非晶質半導
体膜と同一組成の多結晶半導体膜が熔融しない範囲とす
る。
【００２８】
【作用】加熱領域を移動させながら非晶質半導体基板を
部分的に加熱するので、加熱領域に隣接する、加熱によ
って多結晶化された半導体部分の結晶粒が種結晶となっ
て、加熱領域の移動方向に結晶粒を成長させることが可
能となり、良質の多結晶半導体膜が形成される。また、
加熱部の熱源として帯状の加熱光源を用いたので、非晶
質半導体基板の多結晶化が容易になされる。
【００２９】特に、加熱光源として、ランプまたは、連
続波レーザーを用いることにより、非晶質半導体膜の熔
融多結晶化が可能となり、結晶粒界でキャリア電子の移
動を妨げるポテンシャル障壁の高さを、低く抑えること
が可能になる。また、被加熱領域の冷却速度が、加熱領
域の移動速度によって制御可能となり、熔融半導体膜の
冷却がゆるやかに行われるので、各結晶粒が、数ミクロ
ン以上の大きさに成長し、結晶粒界密度の小さな多結晶
半導体膜が供給されることになる。さらに、連続光を照
射するため、照射領域に伴い、半導体面に照射吸収され
る熱量にむらが生じにくく、作成した薄膜トランジスタ
ー特性の同一基板面内でのばらつきを小さく抑えること
が可能となる。次に、非晶質半導体膜の熔融を行わない
場合における多結晶化時の結晶成長促進方法について述
べる。
【００３０】金属元素のうち少なくともいずれか一つ
を、非晶質半導体膜に注入して多結晶化を行うと、この
注入金属が触媒的な働きをして、結晶成長が促進され、
注入金属の濃度が濃い部分を結晶成長端として被注入領
域外へ容易に結晶粒が成長して行く。これにより、基板
全面にわたって結晶成長方向のそろった多結晶半導体膜
が形成され、しかも、注入金属濃度の濃い部分は、結晶
成長端とともに基板上を移動するため、半導体装置を作
成する領域の不純物金属濃度は、実用上問題のない程度
にまで抑えられる。
【００３１】また、Ｖ族元素のうち少なくともいずれか
一つを、非晶質半導体膜に注入して、この被注入領域側
より多結晶化を行うと、非晶質膜の多結晶化が促進され
る。（発明が解決しようとする課題）では、結晶促進効
果がｐ型不純物を注入した場合には見られないことか
ら、ＣＭＯＳなどの形成時に問題が残る点を指摘した
が、本発明の方法では種結晶の発生促進にのみＶ族元素
の注入を利用するものであり、半導体装置を作成する領
域までは、注入不純物は拡散しない。したがって、（発
明が解決しようとする課題）で述べた問題点は解決され
る。
【００３２】さらに、基板の一辺に沿って平行に段差部
を形成した場合、加熱処理により多結晶化を行うと、こ
の段差部分で多結晶化が促進される。本発明は、この段
差部分で発生する多結晶を種結晶として利用するもので
あり、基板全面にわたって段差を形成する必要がないた
め、（発明が解決しようとする課題）で述べた問題点は
解決される。
【００３３】さらに、非晶質半導体基板外部に種結晶を
設けるものである。本発明の特徴は、圧着して熱処理す
ることによって発生した結晶粒を、種結晶として利用す
る点であり、基板の一辺に沿って帯状に圧着領域を設け
るだけで、基板全面にわたって単結晶半導体または多結
晶半導体を圧着する必要が無く、（発明が解決しようと
する課題）で述べた問題点が解決される。
【００３４】さらに、非晶質半導体膜にエキシマレーザ
ーを照射することによって、基板の一辺に沿って、多結
晶半導体を形成するものである。本発明においては、形
成した多結晶半導体は、種結晶として使用するのみであ
るため、結晶粒が小さいことや、トランジスターを作成
した場合の特性のばらつきといった（発明が解決しよう
とする課題）で述べた問題点は解決される。
【００３５】さらに、照射エネルギー密度を、非晶質半
導体膜が熔融し、多結晶半導体膜が熔融しない範囲とし
ているので、多結晶化が効率よく品質よくなされる。
【００３６】さらに、基板の移動速度、または、加熱源
の移動速度を、加熱開始から非晶質半導体が熔融するま
での時間で、加熱領域幅を割った値とするか、または、
加熱開始から非晶質半導体が熔融するまでの時間で、加
熱幅を割った値よりも小さくすれば、多結晶化が確実に
なされて効率よく品質よくなされる。
【００３７】さらに、プラズマＣＶＤ装置、減圧ＣＶＤ
装置、スパッタ装置のうちいずれか一つの装置を用いれ
ば、非晶質半導体膜が容易に成膜される。
【００３８】さらに、非晶質シリコン膜の膜厚が３０〜
１５０ｎｍであれば、多結晶化が良好になされる。
【００３９】さらに、照射領域が帯状である加熱光源を
少なくとも１つ有し、熱処理を行う基板の基板面の片側
または両側から加熱光源により加熱光を照射しながら、
基板面に沿って照射領域を横断する方向に被加熱基板を
移動させるかまたは、基板面に沿って照射領域が横断す
る方向に照射領域を移動させるので、非晶質半導体膜を
堆積させた基板を良好に熱処理できて非晶質膜の多結晶
化が品質よく実施される。
【００４０】以上のように、本発明の多結晶化方法及び
多結晶化装置は、（発明が解決しようとする課題）で問
題とした点を一括して解決することを可能とするもので
ある。
【００４１】
【実施例】以下、本発明の実施例について説明する。
【００４２】（実施例１）図１は本発明の実施例１にお
ける半導体基板の部分加熱の様子を、半導体基板上方よ
り見た場合の概略平面図である。図１において、ガラス
などの絶縁性表面を持つ絶縁性基板１上に、直接また
は、間にＳｉＯ2などの絶縁膜を挟む形で、プラズマＣ
ＶＤ装置、減圧ＣＶＤ装置、スパッタ装置のうちいずれ
か一つの装置を用い、即ち、ＰＥ−ＣＶＤまたはＬＰ−
ＣＶＤなどの成膜装置を用いて、非晶質シリコン（ａ−
Ｓｉ）膜を堆積させたものである。この非晶質シリコン
膜の膜厚は、３０〜１５０ｎｍ、好ましくは、５０〜１
００ｎｍの間に設定する。この基板１上の非晶質シリコ
ン膜に対する熱線照射による部分加熱の照射領域２は、
加熱光線を用いた熱処理の場合、加熱光線の照射領域に
相当する。また、この非晶質シリコン膜領域３は、基板
１上のシリコンが非晶質シリコン（ａ−Ｓｉ）の状態で
ある領域であって、領域４は、基板１上の非晶質シリコ
ン膜が加熱されている加熱領域であり、さらに、領域５
は、加熱後の多結晶シリコン（ｐ−Ｓｉ）化された状態
の領域を示している。
【００４３】つまり、基板は、右方向に向かって照射領
域２を横断するように進み、この照射領域２を通過する
のに伴って表面の非晶質シリコン（ａ−Ｓｉ）膜が加熱
処理されて多結晶シリコン（ｐ−Ｓｉ）化されるか、ま
たは、照射領域２が、例えば右側により左側に向かって
移動して行くことにより、基板１上の非晶質シリコン
（ａ−Ｓｉ）膜が加熱処理されて多結晶シリコン（ｐ−
Ｓｉ）化される。
【００４４】ここで、加熱領域を移動させながら再結晶
化を行う考え方について詳しく説明する。シリコンを加
熱してゆくと、やがて融点（ｍ．ｐ．）に達して、シリ
コンは溶融する。このとき、被加熱体であるシリコン
が、元々アモルファスシリコンであれば、融点ｍ．ｐ．
（ａ−Ｓｉ）は約１２００℃前後であり、元々ポリシリ
コンであれば、融点ｍ．ｐ．（ｐ−Ｓｉ）は約１６００
〜１７００℃程度であり、これら両者の間には４００〜
５００℃程度の開きがある。
【００４５】したがって、アモルファスシリコンとポリ
シリコンが隣接した状態で両者を加熱して行くと、アモ
ルファス部分がまず溶融し、この溶融シリコンとポリシ
リコンが隣接した状態を作り出すことが可能となる。こ
のように、溶融シリコンとポリシリコンが隣接状態で
は、結晶端部でシリコンの結晶が成長する。このよう
に、例えば、シリコンウエハの材料である単結晶シリコ
ン柱は、溶融シリコン表面に種結晶となる単結晶シリコ
ンの小片を接触させて結晶を成長させて作ることができ
る。
【００４６】本発明は、結晶の成長をシリコン膜の膜面
方向に応用させたものであり、種結晶としてのポリシリ
コン領域と、アモルファスシリコン領域とが隣接した状
態で、両者を同時に加熱してやることにより、種結晶部
分より結晶粒を成長させて、結晶粒の大きなポリシリコ
ン膜を得るものである。
【００４７】図２は図１の半導体基板および熱処理装置
の断面図である。図２において、照射領域が帯状である
加熱光源部６を少なくとも一つ有し、熱処理を行う基板
面の片側から加熱光線７を照射しながら、基板面に沿っ
て照射領域２を横断する方向に被加熱基板を移動させる
か、または、基板面に沿って照射領域２を横断する方向
に照射領域２を移動させる機構を有して熱処理する。
【００４８】この加熱光源部６として、ランプまたは、
連続波レーザーを用いることにより、非晶質半導体膜の
熔融多結晶化が可能となり、結晶粒界でキャリア電子の
移動を妨げるポテンシャル障壁の高さを、低く抑えるこ
とが可能になる。また、被加熱領域の冷却速度が、加熱
領域の移動速度によって制御可能であり、熔融半導体膜
の冷却がゆるやかに行われるため、各結晶粒が、数ミク
ロン以上の大きさに成長し、結晶粒界密度の小さな多結
晶半導体膜が供給されることになる。さらに、連続光を
照射するため、照射領域に伴い、半導体面に照射吸収さ
れる熱量にむらが生じにくく、作成した薄膜トランジス
ター特性の同一基板面内でのばらつきを小さく抑えるこ
とが可能になる。
【００４９】また、照射エネルギー密度を、非晶質半導
体膜が熔融しない範囲とするか、または、非晶質半導体
膜が熔融し、多結晶半導体膜が熔融しない範囲とする。
また、基板の移動速度、または、加熱光源部６の移動速
度を、加熱開始から非晶質半導体が熔融するまでの時間
で、加熱領域４の幅を割った値とするか、または、加熱
開始から非晶質半導体が熔融するまでの時間で、加熱領
域４の幅を割った値よりも小さくすれば、多結晶化が確
実になされて効率よく品質よくなされる。
【００５０】（実施例２）図３（ａ）は本発明の実施例
２における多結晶化を行う基板を、ａ−Ｓｉ堆積面より
見た場合の平面図、また、図３（ｂ）は、図３（ａ）の
Ａ−Ｂ断面図である。図３（ａ）および図３（ｂ）にお
いて、基板１上に非晶質半導体膜を堆積させた基板とし
て方形のものを用い、この基板の一つの辺に沿って、Ｎ
ｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｃｏ、Ｆｅ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎの中から少なくとも一つの元素を選択して注入
した帯状の斜線領域８を形成する。即ち、斜線領域８
は、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｃｏ、Ｆｅ、Ａｇ、Ａ
ｕ、Ｉｎ、Ｓｎの不純物のうち、少なくとも１つの元素
をドーピングした領域を示している。
【００５１】熱処理の方法は、実施例１に記載した通り
であるが、基板の加熱は、Ｂ側から始まってＡ側の向き
に進行させる。このとき、斜線領域８よりもＡ側の非晶
質シリコン領域３において、実施例１の熱処理により、
被注入領域である斜線領域８側より非晶質半導体膜の多
結晶化を行った後、この多結晶半導体膜を用いて半導体
装置を作成する。
【００５２】このように、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｃ
ｏ、Ｆｅ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎなどの金属元素のう
ち少なくともいずれか一つを、非晶質シリコンに注入し
て本発明の実施例１の熱処理で多結晶化を行うと、注入
金属が触媒的な働きをして、結晶成長が促進され、この
注入金属の濃度が濃い部分を結晶成長端として被注入領
域外へ容易に結晶粒が成長して行く。これにより、基板
全面にわたって結晶成長方向のそろった多結晶半導体膜
を形成できる。しかも、この注入金属濃度の濃い部分
は、結晶成長端とともに基板上を移動するため、半導体
装置を作成する領域の不純物金属濃度は、実用上問題の
ない程度にまで抑えられる。
【００５３】（実施例３）図４（ａ）は本発明の実施例
３における多結晶化を行う基板を、ａ−Ｓｉ堆積面より
見た場合の平面図、また、図４（ｂ）は、図４（ａ）の
Ｃ−Ｄ断面図である。図４（ａ）および図４（ｂ）にお
いて、基板１上に非晶質半導体膜を堆積させた基板とし
て方形のものを用い、この基板の一つの辺に沿って、リ
ンに代表されるＶ族元素の中から少なくとも一つの元素
を選択して注入した帯状の斜線領域９を形成する。この
斜線領域９は、Ｖ族元素の不純物のうち、少なくとも１
つの元素をドーピングした領域を示している。
【００５４】熱処理の方法は、実施例１に記載した通り
であるが、基板の加熱は、Ｄ側より始まってＣ側の向き
に進行させる。つまり、斜線領域９よりもＣ側の非晶質
シリコン領域３において、実施例１の熱処理により、被
注入領域である斜線領域９側より非晶質半導体膜の多結
晶化を行った後、この多結晶半導体膜を用いて半導体装
置を作成する。
【００５５】このように、Ｖ族元素のうちいずれか少な
くとも一つを、非晶質シリコンに注入して多結晶化を行
うと、非晶質膜の多結晶化が促進する。発明が解決しよ
うとする課題では、結晶促進効果がｐ型不純物を注入し
た場合には見られないことから、ＣＭＯＳなどの形成時
に問題が残る点を指摘したが、本発明の実施例３の製造
方法では、種結晶の発生促進にのみＶ族元素の注入を利
用するものであり、半導体装置を作成する領域までは、
注入不純物は拡散しない。したがって、発明が解決しよ
うとする課題で述べた問題点を解決することができる。
【００５６】（実施例４）図５（ａ）は本発明の実施例
４における多結晶化を行う基板を、ａ−Ｓｉ堆積面より
見た場合の平面図、図５（ｂ）は図５（ａ）のＥ−Ｆ断
面図である。図５（ａ）および図５（ｂ）において、絶
縁性基板１として方形のものを用い、この基板１の一つ
の辺に沿って平行に、深さ１００ｎｍ以上の段差のある
凹部領域１０を形成後、この凹部領域１０を含めた基板
１上に非晶質半導体膜を堆積させる。
【００５７】熱処理の方法は実施例１に記載した通りで
あるが、基板の加熱は、凹部領域１０側より始まってＥ
の向きに進行させる。つまり、この凹部領域１０よりも
Ｅ側の非晶質シリコン領域３において、実施例１の熱処
理による多結晶化を行った後、凹部領域１０側より非晶
質膜の多結晶化を行う。この多結晶半導体膜を用いて半
導体装置を作成する。
【００５８】このように、基板１の一辺に沿って平行に
段差部分を形成した場合、加熱処理により多結晶化を行
うと、この段差部分で多結晶化が促進される。本実施例
４は、この段差部分で発生する多結晶を種結晶として利
用するものであり、基板全面にわたって段差を形成する
必要がないため、（発明が解決しようとする課題）で述
べた問題点を解決することができる。
【００５９】なお、本実施例４では、断面構造が凹状の
段差部として凹部領域１０を示したが、段差がついてい
るものであれば特に断面の形状が凹状である必要はな
く、断面構造が凸状であっても階段状であっても差し支
えない。即ち、基板１の一つの辺に沿って、高さ１００
ｎｍ以上の段差を形成すればよく、その後に非晶質半導
体膜を堆積させる。
【００６０】（実施例５）図６（ａ）は本発明の実施例
５における多結晶化を行う基板を、ａ−Ｓｉ堆積面より
見た場合の平面図、また、図６（ｂ）は図６（ａ）のＧ
−Ｈ断面図である。図６（ａ）および図６（ｂ）におい
て、基板１上に非晶質半導体膜を堆積させた基板として
方形のものを用い、この基板１に非晶質半導体膜を堆積
後、基板１の一つの辺に沿って、非晶質半導体膜を堆積
させた面に非晶質半導体膜と同一元素で構成された単結
晶半導体よりなる斜線領域１１を帯状に圧着する。
【００６１】熱処理の方法は実施例１に記載した通りで
あるが、基板の加熱は、圧着した斜線領域１１側より始
まってＧの向きに進行させる。即ち、斜線領域１１より
もＧ側の非晶質シリコン膜領域３において、本実施例５
の熱処理による多結晶化を行った後、多結晶半導体膜を
用いて半導体装置を作成する。
【００６２】このように、非晶質半導体基板の外部に種
結晶を設けるものである。本発明の実施例５の特徴は、
圧着して熱処理することによって発生した結晶粒を、種
結晶として利用する点であり、基板の一辺に沿って帯状
に圧着領域を設けるだけで、基板全面にわたって単結晶
半導体を圧着する必要が無く、（発明が解決しようとす
る課題）で述べた問題点を解決することができる。
【００６３】（実施例６）図７（ａ）は本発明の実施例
６における多結晶化を行う基板を、ａ−Ｓｉ堆積面より
見た場合の平面図、また、図７（ｂ）は、図７（ａ）の
Ｉ−Ｊ断面図である。図７（ａ）および図７（ｂ）にお
いて、基板１上に非晶質半導体膜を堆積させた基板とし
て方形のものを用い、この基板の一つの辺に沿って、非
晶質半導体膜を堆積させた面に、この非晶質半導体膜と
同一元素で構成された多結晶半導体基板１２を、非晶質
半導体膜と多結晶半導体膜が帯状に重なるように斜線領
域１３の端部側を圧着し、この圧着側より非晶質膜の多
結晶化を行う。
【００６４】熱処理の方法は実施例１に記載した通りで
あるが、基板の加熱は、斜線領域１３の圧着側より始ま
ってＩの向きに進行させる。この圧着側よりもＩ側の非
晶質シリコン膜領域３において、本実施例６による多結
晶化を行った後、多結晶半導体膜を用いて半導体装置を
作成する。
【００６５】このように、非晶質半導体基板の外部に種
結晶を設けるものである。本実施例６の特徴は、圧着し
て熱処理することによって発生した結晶粒を、種結晶と
して利用する点であり、基板の一辺に沿って帯状に圧着
領域を設けるだけで、基板全面にわたって多結晶半導体
を圧着する必要が無く、（発明が解決しようとする課
題）で述べた問題点を解決することができる。
【００６６】（実施例７）図８（ａ）は、本発明の実施
例７における多結晶化を行う基板を、ａ−Ｓｉ堆積面よ
り見た場合の平面図、また、図８（ｂ）は、図８（ａ）
のＫ−Ｌ断面図である。図８（ａ）および図８（ｂ）に
おいて、基板１上に非晶質半導体膜を堆積させた基板と
して方形のものを用い、この基板の一つの辺に沿って、
エキシマレーザーを照射して、帯状の多結晶領域１４を
形成する。この斜線で示される多結晶領域１４は、エキ
シマレーザーの照射によって多結晶化した領域を示して
いる。
【００６７】熱処理の方法は実施例１に記載した通りで
あるが、基板の加熱は、多結晶領域１４側より始まって
Ｋの向きに進行させる。この多結晶領域１４よりもＫ側
の非晶質シリコン膜領域３において、本実施例７による
多結晶化を行った後、この多結晶半導体膜を用いて半導
体装置を作成する。
【００６８】このように、非晶質半導体膜にエキシマレ
ーザーを照射することによって、基板の一辺に沿って、
多結晶半導体を形成するものである。本実施例７におい
ては、形成した多結晶半導体は、種結晶として使用する
のみであるため、結晶粒が小さいことや、トランジスタ
ーを作成した場合の特性のばらつきといった（発明が解
決しようとする課題）で述べた問題点は解決される。
【００６９】以上の各実施例による非晶質半導体膜の多
結晶化を行うことで、結晶粒の成長方向を均一に制御す
ることが可能となる。この多結晶化後の半導体基板を用
いて薄膜トランジスターを作成する場合に、トランジス
ターの導電方向と、結晶粒の成長方向を一致させること
により、トランジスターのチャネル領域内に存在する結
晶粒界によるトランジスター特性の劣化を少なくするこ
とが可能となる。
【００７０】
【発明の効果】以上により本発明によれば、加熱領域を
移動させながら非晶質半導体基板を部分的に加熱するた
め、加熱領域に隣接する、加熱によって多結晶化された
半導体部分の結晶粒が種結晶となって、加熱領域の移動
方向に結晶粒を成長させることができ、良質の多結晶半
導体膜を得ることができる。また、加熱部の熱源として
帯状の加熱光源を用いれば、非晶質半導体基板の多結晶
化を容易に実施することができる。
【００７１】また、加熱光源として、ランプまたは、連
続波レーザーを用いるため、非晶質半導体膜の熔融多結
晶化が可能となり、結晶粒界でキャリア電子の移動を妨
げるポテンシャル障壁の高さを、低く抑えることができ
る。また、被加熱領域の冷却速度が、加熱領域の移動速
度によって制御可能となり、熔融半導体膜の冷却がゆる
やかに行われるため、各結晶粒が、数ミクロン以上の大
きさに成長し、結晶粒界密度の小さな多結晶半導体膜を
得ることができる。さらに、連続光を照射するため、照
射領域に伴い、半導体面に照射吸収される熱量にむらが
生じにくく、作成した薄膜トランジスター特性の同一基
板面内でのばらつきを小さく抑えることができる。
【００７２】金属元素のうち少なくともいずれか一つ
を、非晶質半導体膜に注入して多結晶化を行えば、この
注入金属が触媒的な働きをして、結晶成長が促進され、
注入金属の濃度が濃い部分を結晶成長端として被注入領
域外へ容易に結晶粒が成長して行くため、基板全面にわ
たって結晶成長方向のそろった多結晶半導体膜を得るこ
とができる。しかも、注入金属濃度の濃い部分は、結晶
成長端とともに基板上を移動するため、半導体装置を作
成する領域の不純物金属濃度は、実用上問題のない程度
にまで抑えることができる。
【００７３】また、Ｖ族元素のうち少なくともいずれか
一つを、非晶質半導体膜に注入して、この被注入領域側
より多結晶化を行うと、非晶質膜の多結晶化を促進する
ことができる。本発明の方法では種結晶の発生促進にの
みＶ族元素の注入を利用するものであるため、半導体装
置を作成する領域までは、注入不純物は拡散しない。
【００７４】さらに、基板の一辺に沿って平行に段差部
を形成した場合、加熱処理により多結晶化を行うと、こ
の段差部分で多結晶化を促進することができる。本発明
は、この段差部分で発生する多結晶を種結晶として利用
するため、基板全面にわたって段差を形成する必要がな
い。
【００７５】さらに、非晶質半導体基板外部に種結晶を
設けるものであり、基板の一辺に沿って帯状に圧着領域
を設けるだけで、基板全面にわたって単結晶半導体また
は多結晶半導体を圧着する必要はない。
【００７６】さらに、非晶質半導体膜にエキシマレーザ
ーを照射することによって、基板の一辺に沿って形成し
た多結晶半導体は、種結晶として使用するのみであるた
め、従来のように結晶粒が小さいことや、トランジスタ
ーを作成した場合の特性のばらつきはない。
【００７７】さらに、照射エネルギー密度を、非晶質半
導体膜が熔融し、多結晶半導体膜が熔融しない範囲とし
ているため、多結晶化を効率よく品質よくすることがで
きる。
【００７８】さらに、基板の移動速度、または、加熱源
の移動速度を、加熱開始から非晶質半導体が熔融するま
での時間で、加熱領域幅を割った値とするか、または、
加熱開始から非晶質半導体が熔融するまでの時間で、加
熱幅を割った値よりも小さくするため、多結晶化を確実
に効率よく品質よくすることができる。
【００７９】さらに、プラズマＣＶＤ装置、減圧ＣＶＤ
装置、スパッタ装置のうちいずれか一つの装置を用いる
ことにより、非晶質半導体膜を容易に成膜することがで
きる。
【００８０】さらに、非晶質シリコン膜の膜厚が３０〜
１５０ｎｍに設定することにより、多結晶化を良好にす
ることができる。
【００８１】さらに、非晶質半導体膜を堆積させた基板
を良好に熱処理することができて非晶質膜の多結晶化を
品質よく実施することができる。
【００８２】したがって、本発明の手法を用いて非晶質
半導体膜の多結晶化を行うことにより、良質の多結晶半
導体膜を有する基板材料を供給することができる。この
基板材料を用いれば、例えば、非線形素子として、薄膜
トランジスターを備えたアクティブマトリックス型の液
晶両像表示装置を作成したような場合、両面内で均一な
画像表示特性を有する、駆動回路一体型（ドライバーモ
ノリシック）の液晶画像表示装置を製作することがで
き、ドライバーモノリシック化を行うことによって、画
像表示装置の製造コストの大幅な低減も実現できる。
【図面の簡単な説明】
【図１】本発明の実施例１における半導体基板の部分加
熱の様子を、半導体基板上方より見た場合の概略平面図
である。
【図２】図１の半導体基板および熱処理装置の多結晶化
を行う場合の断面図である。
【図３】（ａ）は本発明の実施例２における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＡ−Ｂ断面図である。
【図４】（ａ）は本発明の実施例３における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＣ−Ｄ断面図である。
【図５】（ａ）は本発明の実施例４における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＥ−Ｆ断面図である。
【図６】（ａ）は本発明の実施例５における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＧ−Ｈ断面図である。
【図７】（ａ）は本発明の実施例６における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＩ−Ｊ断面図である。
【図８】（ａ）は本発明の実施例７における多結晶化を
行う基板を、ａ−Ｓｉ堆積面より見た場合の平面図、
（ｂ）は、（ａ）のＫ−Ｌ断面図である。
【符号の説明】
１ 絶縁性基板 ２ 照射領域 ３ 非晶質シリコン膜領域 ４ 加熱領域 ５ 多結晶シリコン膜領域 ６ 加熱光源部 ７ 加熱光線 ８，９，１１，１３ 斜線領域 １０ 凹部領域 １２ 多結晶半導体基板 １４ 多結晶領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高山 徹 神奈川県厚木市長谷398 株式会社半導 体エネルギー研究所内 (56)参考文献 特開 平４−139727（ＪＰ，Ａ) 特開 平４−124813（ＪＰ，Ａ) 1992年（平成４年）秋季第53回応用物 理学会学術講演会予稿集第２分冊 17ｐ −ＺＴ−７ 1992年（平成４年）秋季第53回応用物 理学会学術講演会予稿集第２分冊 17ｐ −ＺＴ−３ 1992年（平成４年）秋季第53回応用物 理学会学術講演会予稿集第２分冊 17ｐ −ＺＴ−５ 信学技報（電子情報通信学会）ＳＤＭ 92−112（1992−12）（第56頁右欄から 第57頁左欄) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する基板上に非晶質半導
    体膜を堆積後、該非晶質半導体膜にＮｉ、Ｃｕ、Ｐｄ、
    Ｐｔ、Ｃｏ、Ｆｅ、Ａｇ、Ａｕ、ＩｎおよびＳｎの中か
    ら選ばれた少なくとも一つの元素を注入した帯状の被注
    入領域を形成し、該被照射領域が帯状になるように加熱
    光線で該被注入領域を照射して、さらに該基板に対して
    該加熱光線による該被照射領域を移動させて該注入領域
    から該非晶質半導体膜を多結晶化させる半導体装置の製
    造方法であって、 該光線は連続波レーザまたはランプ光であり、 該基板に対する該被照射領域を移動させる速度は、該多
    結晶半導体膜を熔融させないようにするとともに、該被
    照射領域に該光線が照射されてから該非晶質半導体膜が
    熔融するまでの時間で該帯状の被照射領域の幅を割るこ
    とにより得られる速度以下にすることを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】 絶縁性表面を有する基板上に非晶質半導
    体膜を堆積後、該非晶質半導体膜と同一元素で構成され
    た多結晶半導体を該非晶質半導体膜に帯状に圧着させて
    圧着領域を形成し、該圧着領域に被照射領域が帯状にな
    るように加熱光線を照射して、さらに該基板に対して該
    加熱光線による被照射領域を移動させることで該圧着領
    域から該非晶質半導体膜を多結晶化させる半導体基板の
    製造方法であって、 該光線は連続波レーザまたはランプ光であり、 該基板に対する該被照射領域を移動させる速度は、該多
    結晶半導体膜を熔融させないようにするとともに、該被
    照射領域に該光線が照射されてから該非晶質半導体膜が
    熔融するまでの時間で該帯状の被照射領域の幅を割るこ
    とにより得られる速度以下にすることを特徴とする半導
    体装置の製造方法。
  3. 【請求項３】 プラズマＣＶＤ装置、減圧ＣＶＤ装置、
    スパッタ装置のうち、いずれか一つの装置を用いて前記
    非晶質半導体膜を堆積する請求項１または２に記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記非晶質半導体膜の膜厚は３０〜１５
    ０ｎｍの範囲である請求項１〜３のいずれかに記載の半
    導体装置の製造方法。
  5. 【請求項５】 前記照射領域の幅方向に前記加熱光線を
    移動させるか、又は該照射領域を横断する方向に前記基
    板を移動させることで、該被照射領域を移動させる請求
    項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記加熱光線の照射エネルギー密度を、
    前記非晶質半導体膜が熔融する範囲内とする請求項１〜
    ５のいずれかに記載の半導体装置の製造方法。
  7. 【請求項７】 前記加熱光線の照射エネルギー密度を、
    前記非晶質半導体膜が熔融し、該非晶質半導体膜と同一
    組成の多結晶半導体膜が熔融しない範囲とする請求項１
    〜５のいずれかに記載の半導体装置の製造方法。
JP5772794A 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置 Expired - Fee Related JP3195157B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5772794A JP3195157B2 (ja) 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置
TW084101875A TW347588B (en) 1994-03-28 1995-03-01 A method and an apparatus for fabricating a thin-film semiconductor device
US08/407,609 US5811327A (en) 1994-03-28 1995-03-21 Method and an apparatus for fabricating a semiconductor device
KR1019950007042A KR100203823B1 (ko) 1994-03-28 1995-03-28 반도체 장치의 제조 방법 및 제조 장치
CN95104503A CN1041148C (zh) 1994-03-28 1995-03-28 半导体装置的制造方法及所用设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5772794A JP3195157B2 (ja) 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001117544A Division JP2001351863A (ja) 2001-04-16 2001-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07270818A JPH07270818A (ja) 1995-10-20
JP3195157B2 true JP3195157B2 (ja) 2001-08-06

Family

ID=13063969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5772794A Expired - Fee Related JP3195157B2 (ja) 1994-03-28 1994-03-28 半導体装置の製造方法およびその製造装置

Country Status (5)

Country Link
US (1) US5811327A (ja)
JP (1) JP3195157B2 (ja)
KR (1) KR100203823B1 (ja)
CN (1) CN1041148C (ja)
TW (1) TW347588B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6337467B1 (en) 2000-05-09 2002-01-08 Wafermasters, Inc. Lamp based scanning rapid thermal processing
US6376806B2 (en) 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
US6954747B1 (en) * 2000-11-14 2005-10-11 Microsoft Corporation Methods for comparing versions of a program
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP2003229359A (ja) * 2001-11-29 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20050275880A1 (en) * 2004-06-09 2005-12-15 Roland Korst Apparatus and method for controlling and managing an RFID printer system
JP2006005148A (ja) * 2004-06-17 2006-01-05 Sharp Corp 半導体薄膜の製造方法および製造装置
US7943534B2 (en) * 2005-08-03 2011-05-17 Phoeton Corp. Semiconductor device manufacturing method and semiconductor device manufacturing system
KR101107559B1 (ko) 2010-04-07 2012-01-31 서울대학교산학협력단 이동식 급속 열처리를 이용한 인쇄 박막 형성방법 및 이를 이용하여 형성된 인쇄 박막
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649624A (en) * 1983-10-03 1987-03-17 The United States Of America As Represented By The Secretary Of The Navy Fabrication of semiconductor devices in recrystallized semiconductor films on electrooptic substrates
EP0178447B1 (en) * 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
JPH01212431A (ja) * 1988-02-20 1989-08-25 Fujitsu General Ltd 薄膜半導体装置の製造方法
JPH01241862A (ja) * 1988-03-24 1989-09-26 Sony Corp 表示装置の製造方法
JPH0233935A (ja) * 1988-07-23 1990-02-05 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3033120B2 (ja) * 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
JPH03292719A (ja) * 1990-04-10 1991-12-24 Seiko Epson Corp シリコン半導体層の形成方法
JPH046823A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH046822A (ja) * 1990-04-24 1992-01-10 Seiko Epson Corp 結晶性半導体薄膜の製造方法
JPH0411226A (ja) * 1990-04-27 1992-01-16 Seiko Epson Corp 表示装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2923016B2 (ja) * 1990-09-17 1999-07-26 株式会社日立製作所 薄膜半導体の製造方法及びその装置
JP3249508B2 (ja) * 1990-09-25 2002-01-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
JPH0629536A (ja) * 1991-02-28 1994-02-04 Tonen Corp 多結晶シリコン薄膜トランジスタ
JPH04294523A (ja) * 1991-03-22 1992-10-19 Toshiba Corp 半導体装置の製造方法
JP3206071B2 (ja) * 1992-01-14 2001-09-04 富士ゼロックス株式会社 半導体素子の製造方法
JPH0555142A (ja) * 1991-08-22 1993-03-05 Sony Corp 非晶質半導体層の結晶化方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH05175235A (ja) * 1991-12-25 1993-07-13 Sharp Corp 多結晶半導体薄膜の製造方法
JP2970176B2 (ja) * 1992-02-21 1999-11-02 松下電器産業株式会社 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH05326961A (ja) * 1992-05-20 1993-12-10 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
JPH0613311A (ja) * 1992-06-26 1994-01-21 Hitachi Ltd 半導体結晶膜の形成方法及び半導体装置
JPH0621459A (ja) * 1992-07-02 1994-01-28 Hitachi Ltd アクティブマトリクス基板及びその製造方法
JP2851495B2 (ja) * 1992-08-28 1999-01-27 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH0684944A (ja) * 1992-08-31 1994-03-25 Sharp Corp 薄膜トランジスタ
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH0738110A (ja) * 1993-07-21 1995-02-07 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
１９９２年（平成４年）秋季第５３回応用物理学会学術講演会予稿集第２分冊 １７ｐ−ＺＴ−３
１９９２年（平成４年）秋季第５３回応用物理学会学術講演会予稿集第２分冊 １７ｐ−ＺＴ−５
１９９２年（平成４年）秋季第５３回応用物理学会学術講演会予稿集第２分冊 １７ｐ−ＺＴ−７
信学技報（電子情報通信学会）ＳＤＭ９２−１１２（１９９２−１２）（第５６頁右欄から第５７頁左欄）

Also Published As

Publication number Publication date
CN1041148C (zh) 1998-12-09
JPH07270818A (ja) 1995-10-20
KR100203823B1 (ko) 1999-06-15
US5811327A (en) 1998-09-22
TW347588B (en) 1998-12-11
KR950034831A (ko) 1995-12-28
CN1111816A (zh) 1995-11-15

Similar Documents

Publication Publication Date Title
JP3195157B2 (ja) 半導体装置の製造方法およびその製造装置
JP3138169B2 (ja) 半導体装置の製造方法
JP3326654B2 (ja) 表示用半導体チップの製造方法
US7749819B2 (en) Method for manufacturing semiconductor device
US6020224A (en) Method for making thin film transistor
JP3221473B2 (ja) 半導体装置の作製方法
JP2860869B2 (ja) 半導体装置およびその作製方法
JP3378078B2 (ja) 半導体装置の作製方法
US6194254B1 (en) Semiconductor device and method for manufacturing the same
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JPH10229048A (ja) 半導体装置の作製方法
JP3432187B2 (ja) 半導体装置の製造方法
JP2001053020A (ja) 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JP3284899B2 (ja) 半導体素子及びその製造方法
JP2001351863A (ja) 半導体装置の製造方法
JPH10172919A (ja) レーザーアニール方法及び装置
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JPH07183535A (ja) 半導体装置およびその作製方法
KR101060465B1 (ko) 폴리실리콘 액정표시소자 제조방법 및 비정질 실리콘 결정화 방법
KR100689317B1 (ko) 자기장 결정화방법
JP3618604B2 (ja) 半導体装置作製方法
JPH11103070A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees