JP3326654B2 - 表示用半導体チップの製造方法 - Google Patents
表示用半導体チップの製造方法Info
- Publication number
- JP3326654B2 JP3326654B2 JP25761694A JP25761694A JP3326654B2 JP 3326654 B2 JP3326654 B2 JP 3326654B2 JP 25761694 A JP25761694 A JP 25761694A JP 25761694 A JP25761694 A JP 25761694A JP 3326654 B2 JP3326654 B2 JP 3326654B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- laser
- semiconductor thin
- area
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 177
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000010409 thin film Substances 0.000 claims description 196
- 238000000034 method Methods 0.000 claims description 98
- 239000010408 film Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 77
- 238000010438 heat treatment Methods 0.000 claims description 51
- 238000002425 crystallisation Methods 0.000 claims description 38
- 230000008025 crystallization Effects 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 29
- 238000010521 absorption reaction Methods 0.000 claims description 17
- 230000004913 activation Effects 0.000 claims description 17
- 238000009826 distribution Methods 0.000 claims description 17
- 230000001678 irradiating effect Effects 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- 230000002093 peripheral effect Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000002844 melting Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 description 1
- 229950000809 timiperone Drugs 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
造方法に関する。より詳しくは、レーザ照射により半導
体薄膜を熱処理する方法に関する。
ング素子に多結晶シリコン薄膜トランジスタを用いた大
型で高精細な液晶表示装置が有望視されている。多結晶
シリコン薄膜トランジスタを用いて大型高精細の液晶表
示装置を量産する為には、低価格のガラス基板を採用で
きる低温プロセスの確立が必須である。低温プロセスの
手法として従来から大きく期待されてきたのは、レーザ
ビームを非晶質シリコン等の半導体薄膜に照射して、低
融点ガラス基板上に高品質の多結晶シリコンを形成する
技術である。
照射方法を示す模式図である。加工対象となる表示用半
導体チップ101は透明絶縁基板102の上に半導体薄
膜103を形成した積層構造を有している。半導体薄膜
103に設けられた所定の面積区画104に対してレー
ザビーム105を照射する。従来はレーザ出力が小さか
った事から、一回のレーザ照射では100μm2 程度の
狭い領域を照射できるレベルに止まっていた。従って、
画面サイズの大型化に伴ない大面積の半導体薄膜103
を処理する為には、レーザビーム105を走査させた
り、レーザ照射領域をステップ状に移動して、全体の半
導体薄膜を照射していた。即ち、従来はレーザ照射領域
を絞る事によりエネルギー密度を大きくする事が主であ
り、これにより非晶質シリコン又は比較的粒径の小さい
多結晶シリコンからなる半導体薄膜を完全溶融しその大
粒径化を図っていた。しかしながらこの方法であると、
1チップ当たりの照射時間が増加してしまい、スループ
ットが低下する。又、レーザビームの照射を走査する
と、局所的に温度差が発生し結晶粒径のばらつきが大き
くなる。これにより、移動度や閾値電圧等薄膜トランジ
スタの電気特性に大きなばらつきが生じる。
える。従来のレーザ照射による大面積半導体薄膜103
の結晶化は、図示する様に小さな領域への照射を走査す
る事により行なっていた。これでは、レーザショットと
次のレーザショットとの重複部106で、結晶の不均一
化が起ってしまいこの部分に作成した薄膜トランジスタ
の電気特性がばらつく。例えば、重複領域106ではレ
ーザ照射が複数回行なわれるのに対し、他の領域ではレ
ーザ照射が一度しか行なわれない為加熱温度にばらつき
が生じる事になる。
方式が従来から提案されている。例えば、特開昭60−
245124号公報に開示された半導体装置の製造方法
では、波長150nm〜350nmのレーザパルスを200
〜500mJ/cm2 のエネルギー密度で照射し、半導体薄
膜の結晶化を図っている。しかしながらこの従来例では
基板上に非結晶化領域と結晶化領域が混在しており両者
に対して薄膜トランジスタを集積形成している。これで
は、薄膜トランジスタの電気特性に非結晶化領域と結晶
化領域とで相違が生じ制御性が損なわれる。又、特開平
3−273621号公報に開示された半導体メモリの製
造方法では、メモリセル単位(数十μmサイズの極小領
域)でレーザアニールを施し、且つメモリセルの間に未
照射領域を残している。これでは、大規模な回路チップ
を一度にレーザ照射する事はできない。さらに、特開平
5−66422号公報に開示された液晶表示装置の製造
方法では、水平走査回路及び垂直走査回路を形成する領
域に、各々ワンショットずつレーザパルスを照射して半
導体薄膜の結晶化を行なっている。この場合、結晶化さ
れた領域を連続させる必要があり、レーザ照射領域のつ
なぎ目で結晶粒径がばらつく。
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示用半導体チップの製造方法は、基本的な手順と
して、絶縁基板上に半導体薄膜を形成する成膜工程と、
該半導体薄膜の加熱処理を含む一連の処理を行ない1チ
ップ分の面積区画に薄膜トランジスタを集積形成する処
理工程と、該面積区画内に一画面分の画素電極を形成す
る工程とを行なう。前記処理工程は該面積区画に対して
レーザパルスをワンショットで照射し1チップ分の半導
体薄膜の一括加熱処理を行なうレーザ照射工程を含む。
このレーザ照射工程は該半導体薄膜に不純物を注入した
後の一括加熱により該不純物の活性化を行なうものであ
る。あるいは、前記レーザ照射工程は半導体薄膜に不純
物を注入した後の段階で実施し、一括加熱により半導体
薄膜の結晶化及び不純物の活性化を同時に行なう。
板に予め設定された複数の面積区画に対してレーザパル
スを順次ワンショットで照射する。この場合、互いに隣
接する面積区画の間に設けられた分離帯を除いて個々の
面積区画に対しレーザパルスをワンショット照射する。
個々の面積区画が矩形である場合には、これに整合した
矩形の断面を有するレーザパルスをワンショット照射す
る。
に設定されたパルス時間でレーザパルスのワンショット
照射を行なう。又、絶縁基板を常温より上昇又は下降さ
せた温度状態で該一括加熱処理を行ない半導体薄膜の結
晶化を制御する。又、成膜工程の段階で、予めレーザパ
ルスの吸収深さより小さな膜厚で半導体薄膜を形成して
おけば、完全な結晶化あるいは活性化を行なう事ができ
る。
パルスのワンショット照射を行なう事により、個々の薄
膜トランジスタの素子領域となる半導体薄膜の部分にレ
ーザパルスを選択的に集中させる事ができる。又、面積
区画の中央部から周辺部に向って照射エネルギー密度が
高くなる様にレーザパルスの断面分布強度を制御してワ
ンショット照射を行なう。
方向から入射する斜方レーザ照射工程を行なう。具体的
には、この斜方レーザ照射工程では絶縁基板の法線方向
に対して30度〜60度の入射角範囲でレーザパルスを
照射する。この斜方レーザ照射工程は、例えば一括加熱
処理により非晶質シリコンからなる半導体薄膜の結晶化
を行なう為に採用される。この際、絶縁基板を550℃
〜650℃の温度範囲に保持した状態で一括加熱処理を
行ない、非晶質シリコンの結晶化を促進することができ
る。
してレーザパルスをワンショットで照射し1チップ分の
半導体薄膜の一括加熱処理を行なう。これにより、レー
ザ照射工程が時間短縮され量産化が可能になる。このレ
ーザ照射工程は、一括加熱処理により半導体薄膜の結晶
化を図る為のものである。一括加熱により均一性の良い
結晶が得られる為、プロセス条件が安定化し且つ薄膜ト
ランジスタの電気特性の均一性が確保できる。このレー
ザ照射工程は半導体薄膜の結晶化ばかりでなく、半導体
薄膜に不純物を注入した後の一括加熱処理により不純物
の活性化を行なう場合にも有効である。半導体薄膜にレ
ーザパルスを照射すると、そのエネルギーが半導体薄膜
の表面のみで吸収され、その後熱伝導によって薄膜内部
が溶融し再結晶化が行なえる。あるいはアニールされて
結晶粒径が大きくなる。さらには、半導体薄膜に注入さ
れた不純物が活性化される。この様に、レーザパルス照
射では基板全体を高温にする事なく低温にて半導体薄膜
の結晶化や不純物の活性化等が行なえる。
秒以上に設定されたパルス時間でレーザパルスのワンシ
ョット照射を行なう。1回のレーザパルス照射時間を十
分とる事により、半導体薄膜をワンショットで溶融結晶
化する事ができ、結晶粒径の均一性の向上及びスループ
ットの向上が望める。又、レーザ照射工程では絶縁基板
を予め常温より昇温又は下降した温度状態で一括加熱処
理を行なう事ができる。これによりレーザ照射で一旦溶
融した半導体薄膜の冷却速度を制御する事ができる為、
結晶粒径、不純物の活性化程度等を最適に調整できる。
さらには、レーザパルスの吸収深さより小さな膜厚で半
導体薄膜を形成する事により、半導体薄膜の完全な溶融
が可能になり、結晶の大粒径化を図る事ができる。
ズアレイを介してレーザパルスのワンショット照射を行
なっており、個々の薄膜トランジスタの素子領域となる
半導体薄膜の部分にレーザパルスを選択的に集中させて
いる。これにより、レーザパルスのワンショットに含ま
れるエネルギーを効率的に活用できる。本発明の別の側
面によれば、面積区画の中央部から周辺部に向って照射
エネルギー密度が高くなる様にレーザパルスの断面強度
分布を制御してワンショット照射を行なっている。比較
的大面積のレーザアニールでは、照射領域の周辺部から
熱放散が起る為、周辺部の冷却速度は中央部の冷却速度
よりも大きくなる。これを補う為、レーザパルスの断面
強度分布を周辺部に向って高くなる様に予め設定して、
冷却速度の均一化を図っている。本発明のさらに別の側
面によれば、絶縁基板に対してレーザパルスを斜め方向
から入射する斜方レーザ照射工程を採用している。例え
ば、絶縁基板の法線方向に対して30度〜60度の入射
角範囲でレーザパルスを照射する事により、垂直レーザ
照射に比べ一括加熱処理の範囲を拡大できる。即ち、斜
方レーザ照射を行なった場合、レーザパルスの断面積に
比べ照射面積が拡大するので、レーザパルスのワンショ
ットでより広範囲の面積を一括加熱処理できる。但し、
斜方レーザ照射は垂直レーザ照射に比べ単位面積当たり
の照射エネルギー密度が低くなる。これを補う為、絶縁
基板を高温に保持した状態で斜方レーザ照射を行なえば
良い。例えば、非晶質シリコンからなる半導体薄膜の結
晶化を行なう場合には、絶縁基板を550℃〜650℃
の温度範囲に加熱した状態で斜方レーザ照射を行なうと
良い。なお、法線方向に対して60度の入射角範囲でレ
ーザパルスを照射すると、垂直レーザ照射に比べ照射面
積が2倍になる一方、エネルギー密度が1/2になる。
詳細に説明する。図1は本発明にかかる表示用半導体チ
ップ製造方法の基本的な工程を示す模式図である。本製
造方法は先ず最初に成膜工程を行ない、比較的低融点
(例えば600℃以下)のガラス材料からなる透明な絶
縁基板1の上に半導体薄膜2を形成する。この半導体薄
膜2は前駆状態では非晶質又は比較的小さな粒径を有す
る多結晶であり、例えば非晶質シリコンや多結晶シリコ
ンからなる。次に、半導体薄膜2の加熱処理を含む一連
の処理を行ない、1チップ分の面積区画3に薄膜トラン
ジスタを集積形成する。本実施例では面積区画3内にマ
トリクスアレイ4、水平走査回路5、垂直走査回路6を
含んでいる。これらには何れも薄膜トランジスタが集積
形成される。最後にマトリクスアレイ4に1画面分の画
素電極を形成して表示用半導体チップ7を完成する。
ーザ照射工程を含んでおり、面積区画3に対してレーザ
パルス8をワンショットで照射し1チップ分の半導体薄
膜2の一括加熱処理を行なう。このレーザ照射工程は一
括加熱により半導体薄膜2の結晶化を行なう事を目的と
する。例えば、半導体薄膜2が前駆状態で非晶質シリコ
ンである時には、一括加熱により一旦溶融した後結晶化
し比較的大粒径の多結晶シリコンが得られる。半導体薄
膜2が前駆状態で比較的粒径の小さな多結晶である場合
には、一括加熱により溶融した後再び結晶化し比較的大
粒径の多結晶に転換できる。なお、このレーザ照射工程
は結晶化を目的とする場合に限らず、半導体薄膜2に不
純物を注入した後の一括加熱により不純物の活性化を行
なう場合にも用いられる。さらには、一括加熱により半
導体薄膜2の結晶化及び不純物の活性化を同時に行なう
事も可能である。レーザパルス8としてエキシマレーザ
光を用いる事ができる。エキシマレーザ光は強力なパル
ス紫外光である為、シリコン等からなる半導体薄膜2の
表面層で吸収され、その部分の温度を上昇させるが、絶
縁基板1まで加熱する事はない。絶縁基板1に成膜する
前駆膜としては、低温で作成できるプラズマCVDシリ
コン膜等を選ぶ事ができる。ガラス材料からなる透明絶
縁基板1に例えば厚み30nmのプラズマCVDシリコン
膜を成膜した場合、XeClエキシマレーザ光を照射し
た時の溶融閾値エネルギーは130mJ/cm2 程度であ
る。膜厚全体が溶融するには例えば220mJ/cm2 程度
のエネルギーが必要である。溶融してから固化するまで
の時間はおよそ70nsである。
表示用半導体チップ7を多数個取りできる様にしてい
る。即ち絶縁基板1には予め複数の面積区画3が設定さ
れており、レーザ照射工程では個々の面積区画に対して
レーザパルス8を順次ワンショットで照射する。この場
合、互いに隣接する面積区画3の間に設けられた分離帯
9を除いて個々の面積区画3に対しレーザパルス8をワ
ンショット照射する。本例では面積区画3は矩形を有し
ており、これに整合して矩形の断面10を有するレーザ
パルス8をワンショットで照射する。
ノ秒以上に設定されたパルス時間でレーザパルス8のワ
ンショット照射を行なっている。この時、絶縁基板1を
常温より上昇又は下降させた温度状態で一括加熱処理を
行ない、半導体薄膜2の結晶化を制御している。さら
に、レーザパルス8の吸収深さより小さな膜厚で半導体
薄膜2を形成しており、完全な溶融化を図っている。
介してレーザパルス8のワンショット照射を行ない、個
々の薄膜トランジスタの素子領域となる半導体薄膜2の
部分にレーザパルスを選択的に集中させ、レーザエネル
ギーの効率的な利用を図っても良い。さらには、面積区
画3の中央部から周辺部に向って照射エネルギー密度が
高くなる様にレーザパルス8の断面強度分布を制御して
ワンショット照射を行なっても良く、絶縁基板1を介し
た放熱の温度勾配を均一化している。又、図示の例では
レーザパルス8を絶縁基板1に対し垂直入射してレーザ
照射を行なっているが、これに代えてレーザパルス8を
斜め方向から入射して加熱処理を行なっても良い。こう
する事により、レーザパルス8の断面10が有する面積
よりも、面積区画3を大きく設定する事が可能になる。
導体チップ7をパルスエネルギーのレーザで一度にアニ
ールする事を特徴としている。本例では非晶質シリコン
あるいは比較的微小粒径の多結晶シリコンからなる半導
体薄膜2に対してレーザパルス8を一括照射している。
面積区画3は照射領域となり、分離帯9は非照射領域と
なる。レーザ照射領域である面積区画3にはマトリクス
アレイ4、水平走査回路5、垂直走査回路6が設けられ
ており、何れも薄膜トランジスタを含んでいる。この表
示用半導体チップ7においては、薄膜トランジスタの総
数は100kbit以上であり、面積区画3の対角寸法は1
4mm以上である。この対角寸法は例えば3インチ程度に
まで及ぶ。面積区画3に対しては例えば波長が300nm
〜350nmのエキシマレーザ光を照射し、そのエネルギ
ー密度は200mJ/cm2 〜400mJ/cm2 程度に設定さ
れている。非照射領域である分離帯9には薄膜トランジ
スタは作成せず、表示用半導体チップ7のスクライブ領
域として用いる。この結果、表示用半導体チップ7には
レーザ照射領域と非レーザ照射領域の両者が存在する事
になる。
7に集積形成される薄膜トランジスタ(TFT)の一例
を表わす模式的な断面図である。本例ではプレーナ型の
薄膜トランジスタが形成されている。図示する様に、透
明絶縁基板11の上にはTFTの素子領域を構成する半
導体薄膜12が形成されている。この半導体薄膜12は
前述したレーザパルスのワンショット照射により結晶化
したシリコンからなる。半導体薄膜12の上にはゲート
絶縁膜13を介してアルミニウムとシリコンの合金等か
らなるゲート電極Gがパタニング形成されている。この
ゲート電極Gの両側に位置する半導体薄膜12の部分に
はn型の不純物が高濃度に注入されておりTFTのソー
ス領域S及びドレイン領域Dを構成している。両者の間
にチャネル領域Chが設けられる。イオンインプランテ
ーション等により高濃度で注入された不純物は同じくレ
ーザパルスのワンショット照射により活性化されてい
る。かかる構成を有するTFTはPSG等からなる第一
層間絶縁膜14により被覆されている。その上には金属
アルミニウム等からなる配線15がパタニング形成され
ており、コンタクトホールを介してTFTのソース領域
S及びドレイン領域Dに導通している。なお、図1のマ
トリクスアレイ4に形成される薄膜トランジスタについ
ては、ドレイン領域Dに対し配線15に代えて画素電極
が接続する事になる。配線15の上にはさらにPSG等
からなる第二層間絶縁膜16が被覆されている。その上
にはP−SiN等からなるパシベーション膜17が成膜
されている。
7に形成される薄膜トランジスタの他の例を示す断面図
である。本例のTFTは逆スタガード型であり、透明絶
縁基板21の上に例えばアルミニウムとシリコンの合金
等からなるゲート電極Gがパタニング形成されている。
その上にはゲート絶縁膜22を介して半導体薄膜23が
成膜されている。この半導体薄膜23は上述したレーザ
パルスのワンショット照射により結晶化したシリコン等
からなる。ゲート電極Gの両側で半導体薄膜23の上に
は不純物拡散層24を介してアルミニウム等からなる配
線25がパタニング形成されている。かかる構成を有す
るTFTはP−SiN等からなるパシベーション膜26
により被覆されている。
法の具体的な条件を示しておく。比較の為、従来の照射
方法についても条件を示しておく。
積区画に対しレーザパルスをワンショット照射した。こ
の時のエネルギー密度は200mJ/cm2 〜450mJ/cm
2 であった。従来法では5cm×5cmの面積区画に対し2
5回に分けてレーザパルスを分割照射した。従って、1
回当たりのレーザ照射面積は1cm×1cmである。1チッ
プ当たりのレーザ処理時間は照射時間と走査時間との和
で与えられる。本発明の場合、ワンショット照射の為走
査時間は0であり、レーザ処理時間は照射時間150ns
ecに等しい。一方従来法では1回当たりの照射時間が1
50nsecであり走査時間が100msecの為、25回レー
ザ照射を行なうとトータルの処理時間は2.5sec にな
る。従って、本発明法は従来法に比し顕著にスループッ
トが改善されている。なお、本発明に従い処理した半導
体薄膜の結晶粒径は100nm〜150nmであった。結晶
粒径は透過型電子顕微鏡(TEM)で測定した。従来法
で処理した場合の結晶粒径は20nm〜150nmであっ
た。この結果から明らかな様に、レーザパルスのワンシ
ョット照射により結晶粒径のばらつきも縮小した。
数個取り方式に適用した例を表わす模式図である。本例
では直径5インチの透明絶縁基板(ウエハ)31に予め
設定された複数の面積区画32に対してレーザパルスを
順次ワンショットで照射し、合計9個の表示用半導体チ
ップを得ている。本方法では、互いに隣接する面積区画
32の間に設けられた分離帯33を除いて個々の面積区
画32に対しレーザパルスをワンショット照射してい
る。図示する様に各面積区画は横寸法a、縦寸法cのサ
イズである。一方分離帯33の縦幅寸法はbであり横幅
寸法はdである。本例ではaがbより大きくなる様に設
定し、cがdより大きくなる様に設定している。なお縦
横の分離帯33は後工程でスクライブラインに利用され
るものである。
にかかる表示用半導体チップ製造方法の一具体例を詳細
に説明する。先ず最初に図5の工程(A)で透明絶縁基
板41を用意する。次に工程(B)で透明絶縁基板41
の上にLPCVD法で非晶質シリコン膜42を成膜す
る。次に工程(C)で非晶質シリコン膜42の上にレジ
スト43をゲート電極の形状に合わせてパタニングす
る。工程(D)でレジスト43を介しn型の不純物をイ
オン注入しソース領域S及びドレイン領域Dを形成す
る。
ン膜42の上に無反射コーティング44を形成する。こ
の無反射コーティング44は例えばSiO2 ,SiN,
SiON等からなる。次に工程(F)でレーザパルスを
ワンショット照射し、非晶質シリコン膜42の結晶化を
行なうと共に、ソース領域S及びドレイン領域Dに注入
された不純物の活性化を図る。この際、無反射コーティ
ング44はレーザパスルの照射エネルギーの吸収効率を
向上させる効果がある。このレーザ照射工程(F)の
後、工程(G)で使用済みとなった無反射コーティング
をエッチングにより除去し、結晶化したシリコン膜42
のみを残す。次に工程(H)でフォトレジストによりパ
タニングを施しドライエッチングでシリコン膜42の不
要部分を除去する。さらに減圧CVDによりSiO2 を
成膜しゲート絶縁膜45を形成する。
リコンの合金からなる金属膜46を成膜する。次いで工
程(J)で金属膜を所定の形状にパタニングしゲート電
極47に加工する。このパタニングは燐酸を用いたウェ
ットエッチングにより行なう。工程(K)でPSGから
なる第一層間絶縁膜48をCVD法により成膜する。工
程(L)でウェットエッチングによりコンタクトホール
を第一層間絶縁膜48及びゲート絶縁膜45に開口す
る。
をスパッタリングにより成膜した後、所定の形状にパタ
ニングしてソース領域S及びドレイン領域Dに連通する
配線49を形成する。さらに工程(N)でCVD法によ
りPSGからなる第二層間絶縁膜50を成膜する。最後
に工程(O)でプラズマCVD法によりP−SiN膜5
1を形成する。この後P−SiN膜51をキャップ膜と
して第一層間絶縁膜48及び第二層間絶縁膜50から水
素をシリコン膜42に導入する。以上によりプレーナ型
の薄膜トランジスタTFTが完成する。
る表示用半導体チップ製造方法の他の実施例を詳細に説
明する。先ず最初に、図9の工程(A)で透明絶縁基板
61を用意する。この透明絶縁基板61は比較的低融点
のガラス材料からなり耐熱温度は600℃を若干超える
程度である。もし必要なら透明絶縁基板61の表面にS
iO2 等からなる透明絶縁層を形成する。但し、本例で
はこの透明絶縁層は形成しなかった。この透明絶縁基板
61の上に薄膜トランジスタの活性層となる半導体薄膜
62を成膜する。例えば減圧CVD法により非晶質シリ
コンあるいは粒径の微細な多結晶シリコンを成膜する。
本例では減圧CVD法により非晶質シリコン膜を堆積し
た。次に工程(B)で非晶質シリコン膜62を所定の形
状にパタニングし薄膜トランジスタの素子領域とする。
なお、このパタニングは後述するレーザアニールの後に
行なっても良い。素子領域に対してイオン注入等により
不純物をドーピングしソース領域S及びドレイン領域D
を形成する。Nチャネル型の薄膜トランジスタを形成す
る場合には例えば砒素をドーピングし、Pチャネル型の
トランジスタを形成する場合には硼素をドーピングす
る。ドーズ量は3×1015/cm2 程度である。次に工程
(C)でレーザ処理効率を上げる為反射防止膜63を予
め成膜する。この反射防止膜は例えばSiO2 からなり
30nm〜100nmの厚みで堆積する。なおこの反射防止
膜63は透明絶縁基板61の耐熱温度以下にて作成する
必要がある。続いて工程(D)で、反射防止膜63の側
からレーザパルスを照射する。そのエネルギーは150
mJ/cm2 〜500mJ/cm2 であり、パルス幅は40ナノ
秒以上に設定されている。このレーザ照射によりシリコ
ン薄膜62のチャネル領域Chとなる部分が結晶化する
と共に、ソース領域S及びドレイン領域Dに注入された
不純物の活性化を同時に行なう事ができる。レーザパル
スのワンショット照射により透明絶縁基板61の耐熱温
度以下でシリコン膜の結晶化と不純物の活性化を行なう
事が可能になる。
を示す。図示する様に、レーザビーム64によりワンシ
ョットで照射される面積区画65は、少なくとも表示用
半導体チップとして使用する回路及び画素を全て含むも
のとする。
射後不要となった反射防止膜63を剥離する。その後チ
ャネル領域Chの上にゲート絶縁膜66を形成する。こ
のゲート絶縁膜66はSiO2 やP−SiN等からなり
150nm程度の厚みを有している。ゲート絶縁膜66の
上にゲート電極67を形成する。その材料としてここで
はアルミニウムを使用しており、600℃以下での加工
を可能としている。さらにPSGからなる第一層間絶縁
膜68を500nmの厚みで成膜した。この第一層間絶縁
膜68にソース領域Sに連通するコンタクトホール69
を開口する。次に工程(F)でソース領域Sに連通する
配線70をパタニング形成する。その上にPSGを50
0nmの厚みで成膜し第二層間絶縁膜71を形成する。第
二層間絶縁膜71及び第一層間絶縁膜68を通してドレ
イン領域Dに連通するコンタクトホール72を開口す
る。最後に工程(G)で第二層間絶縁膜71の上にIT
Oを成膜し所定の形状にパタニングして画素電極73と
する。この様にして表示用半導体チップのマトリクスア
レイに含まれる画素電極駆動用薄膜トランジスタが完成
する。本実施例によればレーザビームのパルス時間を4
0ナノ秒以上に設定している。これによりワンショット
で非晶質シリコン薄膜を溶融する事が可能になり均一な
結晶化ができる様になった。なお本例ではシリコン薄膜
の結晶化とソース領域及びドレイン領域の活性化を同時
に行なったが、これに代えソース領域及びドレイン領域
の形成前にレーザ照射を行なって結晶化のみを起させる
事もできる。又、既に結晶化したシリコン薄膜にソース
領域及びドレイン領域を形成して、再びレーザ照射を行
なう事により活性化を図っても良い事は勿論である。
う際基板温度を調整して結晶化の制御を行なう方法を説
明する。ここでは薄膜トランジスタの活性層を作成する
工程までを説明する。先ず、工程(A)で600℃程度
の耐熱温度を有する透明絶縁基板81の上に非晶質もし
くは微小な粒径を有する多結晶のシリコン薄膜82を成
膜する。次に工程(B)でシリコン薄膜82の上に反射
防止膜83を成膜した後、レーザビームをワンショット
照射する。レーザ照射の際、透明絶縁基板81を100
℃〜500℃の間で加熱するか、あるいは−10℃〜5
℃の間で冷却する。即ち、透明絶縁基板81を常温より
上昇又は下降させた温度状態でレーザパルスのワンショ
ット照射によりシリコン薄膜82を加熱し、シリコン薄
膜の結晶化を行なう際その結晶粒径を制御する。即ち、
シリコン薄膜82がレーザ照射により溶融した後固化す
るまでの温度勾配を調整する様にしている。透明絶縁基
板81を常温より上昇させた場合には、上述した温度勾
配が比較的緩やかになり結晶粒径は大きくなる。逆に透
明絶縁基板81の温度を常温より下降させた場合には上
述した温度勾配が急になり結晶粒径を小さくできる。そ
の後工程(C)で使用済みとなった反射防止膜83を除
去し、後工程に移って薄膜トランジスタを形成する。本
例ではソース領域及びドレイン領域を形成する前にシリ
コン薄膜82に対してレーザ照射を行ない結晶化のみを
起させている。これに代え、レーザ照射工程を後に移す
事によりシリコン薄膜の結晶化とソース領域及びドレイ
ン領域の活性化を同時に行なう事もできる。又、既に結
晶化されたシリコン薄膜にソース領域及びドレイン領域
を形成して再度レーザ照射を行なう事によりソース領域
及びドレイン領域の活性化を図る事も可能である。この
場合には最初のレーザ照射により結晶粒のサイズ制御を
行ない、次のレーザ照射により不純物の活性化程度を制
御する事も可能である。
を示す。
で、レーザ照射(エネルギー350mJ/cm2 )を行ない
結晶化させた場合の平均結晶粒径を示している。この
時、1回でレーザ照射する面積区画は少なくとも表示用
半導体チップに含まれる回路及び画素を全て含むものと
する。基板温度を常温25℃に保った場合には、平均粒
径は115nmであった。基板温度を200℃まで上昇さ
せた場合には平均粒径は163nmであった。逆に基板温
度を0℃まで下降した場合には平均粒径は43nmであっ
た。一般に、結晶粒径が大きい程薄膜トランジスタのデ
バイス特性が向上する。しかし、その反面個々のデバイ
ス特性がばらつく傾向にある。一方、結晶粒径が小さい
とデバイス特性のばらつきは抑えられるが、薄膜トラン
ジスタの性能そのものが低下してしまう。薄膜トランジ
スタの必要とする特性に応じて結晶粒径を制御する事が
可能になる。
となる半導体薄膜の膜厚をレーザ吸収深さより小さくす
る事で、結晶粒のサイズを制御できる事を説明する。図
13の(A)に示す様に、透明絶縁基板81の上に非晶
質シリコン薄膜82を140nmの厚みで成膜した。即
ち、シリコン薄膜82の膜厚を照射するレーザの吸収深
さより薄くした。例えば、XeClエキシマレーザの波
長は308nmであり、このレーザに対して非晶質シリコ
ン薄膜の吸収深さは160nmである。従って、本例では
シリコン薄膜82の膜厚を吸収深さ160nmより小さい
140nmとしている。次に(B)に示す様に非晶質シリ
コン薄膜82の上に反射防止膜83を成膜した後、波長
308nmを有するレーザパルスのワンショット照射を行
なった。この際のエネルギー密度は350mJ/cm2 とし
た。なお比較の為、KrFエキシマレーザを用いて同一
の条件によりレーザパルスのワンショット照射を行なっ
た。KrFエキシマレーザの波長は248nmであり、非
晶質シリコン薄膜の吸収深さは131nmとなる。従っ
て、KrFエキシマレーザを用いた場合にはシリコン薄
膜82の膜厚140nmが吸収深さ131nmより大きい事
になる。
吸収深さ160nmを有するレーザパルスで膜厚140nm
の非晶質シリコン薄膜を照射した場合には、平均粒径1
640nmが得られた。一方レーザ吸収深さ131nmのレ
ーザパルスで同じく膜厚140nmの非晶質シリコン薄膜
をワンショット照射した場合には、平均粒径1105nm
が得られた。
体薄膜の厚みより深いと、同じエネルギーを照射しても
半導体薄膜全体が溶融する為、結晶化の際に大きな粒径
が得られる。一方、レーザの吸収深さより半導体薄膜が
厚いとレーザが到達しない部分が溶融困難となり、冷却
が速やかに進行する為得られる結晶粒径は小さい。本例
ではソース領域及びドレイン領域の形成前にレーザ照射
を行なってシリコン薄膜の結晶化のみを起させている
が、これに代え結晶化とソース領域及びドレイン領域の
活性化を同時に行なう事もできる。又、最初のレーザ照
射により結晶化した半導体薄膜にソース領域及びドレイ
ン領域を形成した後、2回目のレーザ照射を行なう事に
よりソース領域及びドレイン領域の活性化のみを選択的
に実施できる。最初のレーザ照射で結晶粒のサイズ制御
を行なうと共に、次のレーザ照射により不純物の活性化
程度を制御する事が可能になる。この際、レーザ照射さ
れた半導体薄膜のソース領域及びドレイン領域において
横方向の不純物拡散が均一化しトランジスタ電気特性の
ばらつきが少なくなる。
トランジスタの電気特性と、従来技術にて作成した薄膜
トランジスタの電気特性を比較して示したグラフであ
る。このグラフの横軸にはゲート電圧VSGをとってあ
り、縦軸にはドレイン電流IDSをとってある。図示す
る様に、本発明にかかる薄膜トランジスタは従来の薄膜
トランジスタに比べ電気特性が改善されており、オン電
流が大きくなると共に、オフ電流が抑制されている。
変形例を示す模式的な斜視図である。図1と対応する部
分には対応する参照番号を付して理解を容易にしてい
る。本例においても所定の面積区画3に対してレーザパ
ルス8をワンショットで照射し1チップ分の半導体薄膜
2の一括加熱処理を行ない結晶化を図っている。異なる
点はエキシマレーザ光源(図示せず)と半導体薄膜2と
の間にマイクロレンズアレイ91を介在させた事であ
り、個々の薄膜トランジスタの素子領域となる半導体薄
膜2の部分にレーザパルス8を選択的に集中させてい
る。かかる方式によりレーザエネルギーの利用効率が良
くなり、又結晶化に必要な処理時間が短縮できる。
的な作用を示す模式的な断面図である。表示用半導体チ
ップのマトリクスアレイ部には前述した様に画素電極を
駆動する為の薄膜トランジスタが集積形成される。この
薄膜トランジスタが形成される素子領域外の部分はマト
リクスアレイ部の透明化を図る為パタニングにより除去
される。従って、図16に示した素子領域92外に位置
する半導体薄膜2の部分は結晶化させる必要がなく、素
子領域92のみにレーザパルス8を照射させれば良い。
そこで、マイクロレンズアレイ91に形成された個々の
マイクロレンズ93と素子領域92を互いにアライメン
トした状態でレーザパルス8を照射すると、素子領域9
2のみにレーザ光を集中させる事ができる。
平面状態を示す模式図である。マトリクスアレイ4の内
部において素子領域92のみが選択的にレーザパルスの
照射を受け結晶化している。それ以外の領域では半導体
薄膜2が非結晶状態にある。少なくともマトリクスアレ
イ4の内部において、非結晶状態にある半導体薄膜2は
後工程でエッチング除去される。なお、マトリクスアレ
イ4の外側には図1に示す様に水平走査回路や垂直走査
回路が形成される場合もある。この場合にはマトリクス
アレイ4と同様にレーザパルスのワンショット照射を行
ない結晶化する必要がある。この部分にはレーザパルス
を直接照射するかあるいはマトリクスアレイ4と同様に
マイクロレンズアレイを介してレーザパルスを照射して
も良い。
いて、例えば1〜10cm角程度の比較的大面積区画を1
回のレーザパルス照射で結晶化できる。本方式ではレー
ザ照射を受ける面積区画中で半導体薄膜の結晶性を均一
化する為、ホモジェナイザと呼ばれる光学系を通し、レ
ーザパルスの断面強度分布を略一定にしている。しかし
ながら、比較的大面積区画のレーザアニーリングでは、
レーザパルス照射領域の周辺部から熱放散が起る為、照
射領域全体に渡ってレーザパルスの断面強度分布を一定
にすると面積区画周辺部の冷却速度が中央部の冷却速度
よりも大きくなる。この事から周辺部は中央部に比較す
ると結晶化過程での温度勾配が大きくなる為、周辺部の
結晶粒径は中央部の結晶粒径に比較すると小さくなって
しまい、同一面積区画内でも半導体薄膜の結晶性が均一
でなくなる場合がある。この様な状態の半導体薄膜を用
いてトランジスタを作成すると結晶粒径の差から同一チ
ップ内においてTFTの特性にばらつきを生じてしま
う。これに対処する為、例えばレーザ照射領域の周辺部
に沿って選択的に反射防止膜を形成し、実質的に周辺領
域の温度を上昇させる事によりレーザ照射領域内の結晶
性を向上させる方法がある。しかしながらこの方法は予
め反射防止膜をパタニングして半導体薄膜の上に形成し
ておく必要があり工程数の増加を招く。
は、面積区画3の中央部から周辺部に向って照射エネル
ギー密度が高くなる様にレーザパルス8の断面強度分布
を制御してワンショット照射を行なう様にしている。図
18に示す様に、先ず低融点ガラス等からなる絶縁基板
1(ウエハ)に非晶質シリコンを成膜する。この非晶質
シリコンはプラズマCVD法で成膜しても良いし、マグ
ネトロンスパッタで成膜しても良い。あるいはLPCV
D法により500℃程度の基板温度条件でSi2H6 ,
SiH4 等を熱分解しても良い。さらには、LPCVD
法等で成膜した多結晶シリコンにSi+イオンを打ち込
んで非晶質化しても良い。本実施例では、SiH4 と水
素の混合ガスを原料気体として用い、プラズマCVD法
により基板温度150〜250℃の条件で非晶質シリコ
ンを成膜した。なお、絶縁基板1としてコーニング社製
7059ガラスを用いた。成膜した状態では非晶質シリ
コン中に多量の水素を含む為、窒素ガス雰囲気中で45
0℃に基板を加熱し30分間アニールして水素ガスを放
出させた。この非晶質シリコン膜に対し所定の面積区画
3をレーザパルス8でワンショット照射した。ここで
は、波長308nmのエキシマレーザパルスをエネルギー
密度150〜450mJ/cm2 、パルス継続時間100〜
1000ns程度、基板温度20〜450℃程度の範囲で
照射した。レーザ照射の対象となる面積区画3は5×5
cm2 のサイズになっている。
パルス8の断面強度分布を図19のグラフに示す。図示
する様に、レーザビーム強度は照射対象となる面積区画
の中央部で低く周辺部で高くなる様に設定している。具
体的には、周辺部のレーザビーム強度は中央部よりも1
〜70%程度高く設定する。図19のグラフは図18に
示した対角線A−Aに沿った断面強度分布を示している
が、他の方位についても同様な強度分布となっている。
従って、対角線A−Aの中点を通る垂線を軸にして、図
19に示したプロファイルを回転させた形状が、レーザ
パルスの三次元的なエネルギー分布を示す事になる。こ
の様にエネルギー分布を設定する事により、周辺部から
の熱放散による温度低下を防ぐ事ができ、レーザ照射の
対象となる面積区画全体に渡って均一な結晶粒径を得る
事ができる。この様なレーザパルスの断面強度分布は簡
単な光学系を用いて周辺部のビーム強度を相対的に増加
し、中央部のビーム強度を相対的に減少する事によって
実現できる。
て、中央部の1cm2 中の平均結晶粒径と、周辺部1cm2
中の平均結晶粒径とを以下の表4に示す。この表には比
較例として、従来のホモジェナイザのみを用いた場合
の、やはり中央部及び周辺部夫々1cm2 中の結晶粒径を
示す。この結晶粒径は平面TEMにより実測した。なお
表4中に示したデータは基板温度400℃でレーザアニ
ールを行なった場合のものである。
径が100〜150nmであるのに対し、周辺部の結晶粒
径は10〜90nmであり、同一面積区画内で結晶粒径に
大きな差が出ている。これに対して本発明を採用した場
合、中央部の結晶粒径が100〜150nmであるのに対
し、周辺部の結晶粒径は90〜150nmとなっており同
一面積区画内で略均一な結晶粒径が得られている。な
お、本実施例ではレーザビームアニーリングを例にして
説明したが、電子ビームを用いたアニーリングにも同様
に適用できる事は明らかである。
変形例を示す模式的な斜視図である。図1と対応する部
分には対応する参照番号を付して理解を容易にしてい
る。本例においても所定の面積区画3に対してレーザパ
ルス8をワンショットで照射し1チップ分の半導体薄膜
2の一括加熱処理を行ない結晶化を図っている。異なる
点は、図1に示した垂直レーザ照射に代え、斜方レーザ
照射を採用している事である。具体的には、絶縁基板1
の法線方向に対して30度〜60度の入射角範囲でレー
ザパルス8を照射する。これにより、レーザパルス8の
断面10よりも拡大した面積区画3を一括加熱処理する
ことができる。但し、斜方レーザ照射は図1に示した垂
直レーザ照射に比べ単位面積当たりの照射エネルギー密
度が低下する。入射角が30度より小さくなると照射エ
ネルギー密度が相当低下するので半導体薄膜2の結晶化
が十分に行なわれない場合がある。又、入射角を60度
より大きくすると照射面積の拡大効果が目立たなくな
る。本例では入射角を丁度60度に設定して斜方レーザ
照射を行なっている。これにより、レーザパルス8の断
面積に比べ面積区画3の面積を2倍にできる。本例では
斜方レーザ照射による一括加熱処理で、非晶質シリコン
からなる半導体薄膜2の結晶化を行なっている。この場
合、絶縁基板1を予め550℃〜650℃の温度範囲に
保持した状態で一括加熱処理を行ない、照射エネルギー
密度の低下分を補いつつ非晶質シリコンの結晶化を促進
している。
もって斜方レーザ照射を行ない、垂直レーザ照射に比べ
2倍以上の面積区画3を結晶化することができる。同時
に、絶縁基板1を550℃〜650℃の範囲で加熱して
おき、この状態で結晶化を実施する。この基板温度はシ
リコンの固相成長を起す条件であり、レーザ照射との相
互作用により結晶サイズやその均一性が向上する。基板
加熱状態での非晶質シリコンは格子構造の変動が可能な
エネルギーを有し、この状態では比較的少量の温度上昇
で結晶化が進行する。ここにレーザパルスを入射するこ
とにより、短時間で多結晶シリコンへの転移が可能とな
る。又、常温からのレーザ照射に比べて、基板内におけ
るレーザ照射時の温度分布不均一性がなくなり、シリコ
ンの結晶粒径サイズは安定することになる。
クスアレイ4と水平走査回路5及び垂直走査回路6が形
成され、表示用半導体チップ7を構成する。この表示用
半導体チップ7は例えば薄膜トランジスタの総数が10
0kbit以上に達し、対角寸法で28mm以上のチップ寸法
を有している。面積区画3に対して例えば波長300nm
〜350nmのレーザパルス8を斜方照射する。レーザパ
ルス8のエネルギー密度は200mJ/cm2 〜400mJ/
cm2 に設定されている。レーザパルスの非照射領域には
薄膜トランジスタは形成されず、表示用半導体チップ間
の分離帯9として用いられる。
の具体例を示している。この斜方レーザ照射工程は、例
えば図6の(F)に示した垂直レーザ照射工程に代えて
行なわれるものである。この点に鑑み、理解を容易にす
る為図6の(F)に示した工程図と対応する部分には対
応する参照番号を付してある。図示する様に、石英等か
らなる透明絶縁基板41の表面には非晶質シリコン膜4
2が成膜されている。この非晶質シリコン膜42には予
め不純物が高濃度で選択的にイオン注入されており、薄
膜トランジスタのソース領域S及びドレイン領域Dが形
成されている。又、レーザ照射効率を高める為、SiO
2 ,SiN,SiON等からなる無反射コーティング4
4が形成されており、照射エネルギーの吸収効率を向上
させる。この状態でレーザパルスを斜方照射して、非晶
質シリコン膜42の結晶化とソース領域S及びドレイン
領域Dの活性化を同時に実施する。その後、上側の無反
射コーティング44をエッチング除去し、結晶化された
シリコン膜42のみを残す。さらにフォトレジストによ
りパタニングを施し、ドライエッチングでシリコン膜4
2の不要部分を除去し、素子領域を形成する。その上に
減圧CVD法等によりSiO2 を成膜しゲート絶縁膜と
する。さらにAlSi等の金属膜を成膜しこれをゲート
電極にパタニングする。続いてPSG等からなる第一層
間絶縁膜を成膜しコンタクトホールを開口してソース領
域S及びドレイン領域Dに接続する配線を設ける。最後
に、PSG等からなる第二層間絶縁膜を成膜しその上に
プラズマCVDでP−SiN膜を重ね、水素化処理を行
なう。以上に説明した工程は、垂直レーザ照射に代え斜
方レーザ照射を用いた点を除き、図5ないし図8に示し
た製造工程と同様である。
定の面積区画に対してレーザパルスをワンショットで照
射し1チップ分の半導体薄膜の一括加熱処理を行なって
いる。これにより、レーザ照射による半導体薄膜の加熱
処理が時間短縮され、量産化が可能になるという効果が
ある。均一性の良い結晶が得られる為、プロセス条件の
安定性や薄膜トランジスタ特性の均一性が確保でき、走
査回路等を同一基板上に含んだ大面積の表示用半導体チ
ップが形成できるという効果がある。本発明によればレ
ーザパルスのワンショット照射で一括加熱により半導体
薄膜の結晶化を行なっている。これにより面積区画内の
半導体薄膜の結晶化が均一に進む為、表示用半導体チッ
プに集積形成された薄膜トランジスタの電気特性のばら
つきが縮小化されるという効果がある。本発明によれば
半導体薄膜に不純物を注入した後レーザパルスのワンシ
ョット照射により一括加熱処理して不純物の活性化を行
なっている。これにより、レーザ照射された半導体薄膜
のソース領域及びドレイン領域における横方向の不純物
拡散が均一化しトランジスタの電気特性が一定になると
いう効果がある。本発明によれば、互いに隣接する面積
区画の間に設けられた分離帯を除いて個々の面積区画に
対しレーザパルスをワンショット照射する。これによ
り、分離帯に沿ったチップ毎のスクライブラインが明確
になり、例えば液晶セルの組み立て等を行なう場合にア
ライメント精度が向上するという効果がある。本発明に
よれば、40ナノ秒以上に設定されたパルス時間でレー
ザパルスのワンショット照射を行なっている。1回のレ
ーザパルス照射時間を長くする事により半導体薄膜を1
回のレーザ照射にて十分に溶融する事ができ、結晶均一
性の向上及びスループットの向上が望めるという効果が
ある。本発明によれば、絶縁基板を常温より上昇又は下
降させた温度状態でレーザパルスのワンショット照射を
行ない一括加熱処理を実施している。これにより、一旦
溶融した半導体薄膜の冷却速度を調整する事が可能にな
り、半導体薄膜の結晶化とソース領域及びドレイン領域
の拡散長及び不純物の活性化を制御する事ができるとい
う効果がある。本発明によれば、レーザパルスの吸収深
さより小さな膜厚で半導体薄膜を形成している。これに
より、半導体薄膜を全面的に溶融する事ができ、結晶の
大粒径化を容易に達成する事が可能になるという効果が
ある。本発明によれば、マイクロレンズアレイを介して
レーザパルスのワンショット照射を行ない個々の薄膜ト
ランジスタの素子領域に対してレーザエネルギーを選択
的に集中させている。これによりレーザエネルギーの効
率的利用が可能になるという効果がある。本発明によれ
ば、所定の面積区画の中央部から周辺部に向って照射エ
ネルギー密度が高くなる様にレーザパルスの断面強度分
布を制御してワンショット照射を行なっている。これに
より大面積の一括レーザアニーリングにおいてもビーム
照射面積内での結晶性を均一に保つ事ができるという効
果がある。本発明によれば、絶縁基板に対してレーザパ
ルスを斜め方向から入射する斜方レーザ照射を行なって
いる。これよりレーザパルスの断面積よりも大きな照射
面積を一括して加熱処理する事が可能になり半導体製造
プロセスが一層効率化できるという効果がある。斜方レ
ーザ照射と合わせて絶縁基板の加熱を行なう事により、
半導体薄膜の結晶化をより促進する事ができる。
一例を示す模式図である。
に含まれる薄膜トランジスタの構成例を示す模式的な断
面図である。
式的な断面図である。
ウエハに適用した例を示す模式的な平面図である。
具体例を示す工程図である。
他の実施例を示す工程図である。
理を示す説明図である。
造方法の別の実施例を示す工程図である。
のさらに別の実施例を示す工程図である。
のさらに別の例を示す工程図である。
の電気特性を示すグラフである。
照射方法を示す説明図である。
式的な断面図である。
受けた半導体薄膜の表面状態を示す模式図である。
す説明図である。
を示すグラフである。
ある。
す説明図である。
す模式的な断面図である。
Claims (18)
- 【請求項1】 絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜の加熱処理を含む一連の処理を行
ない1チップ分の面積区画に薄膜トランジスタを集積形
成する処理工程と、該面積区画内に一画面分の画素電極
を形成する工程とを含む表示用半導体チップの製造方法
であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は、絶縁基板を常温より上昇又は下
降させた温度状態で該一括加熱処理を行ない、半導体薄
膜の結晶化を制御する事を特徴とする表示用半導体チッ
プの製造方法。 - 【請求項2】 絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜の加熱処理を含む一連の処理を行
ない1チップ分の面積区画に薄膜トランジスタを集積形
成する処理工程と、該面積区画内に一画面分の画素電極
を形成する工程とを含む表示用半導体チップの製造方法
であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理により該半導体薄膜の結晶化を行なうレーザ照射工
程を含み、 前記レーザ照射工程は、マイクロレンズアレイを介して
レーザパルスのワンショット照射を行ない、個々の薄膜
トランジスタの素子領域となる半導体薄膜の部分にレー
ザパルスを選択的に集中させる事を特徴とする表示用半
導体チップの製造方法。 - 【請求項3】 絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜の加熱処理を含む一連の処理を行
ない1チップ分の面積区画に薄膜トランジスタを集積形
成する処理工程と、該面積区画内に一画面分の画素電極
を形成する工程とを含む表示用半導体チップの製造方法
であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は、該半導体薄膜に不純物を注入し
た後の一括加熱処理により該不純物の活性化を行なう事
を特徴とする表示用半導体チップの製造方法。 - 【請求項4】 前記レーザ照射工程は、絶縁基板に予め
設定された複数の面積区画に対してレーザパルスを順次
ワンショットで照射する事を特徴とする請求項3記載の
表示用半導体チップの製造方法。 - 【請求項5】 前記レーザ照射工程は、互いに隣接する
面積区画の間に設けられた分離帯を除いて個々の面積区
画に対しレーザパルスをワンショット照射する事を特徴
とする請求項3記載の表示用半導体チップの製造方法。 - 【請求項6】 前記レーザ照射工程は、矩形の面積区画
に整合した矩形の断面を有するレーザパルスをワンショ
ット照射する事を特徴とする請求項3記載の表示用半導
体チップの製造方法。 - 【請求項7】 前記成膜工程は、レーザパルスの吸収深
さより小さな膜厚で該半導体薄膜を形成する事を特徴と
する請求項3記載の表示用半導体チップの製造方法。 - 【請求項8】 絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜の加熱処理を含む一連の処理を行
ない1チップ分の面積区画に薄膜トランジスタを集積形
成する処理工程と、該面積区画内に一画面分の画素電極
を形成する工程とを含む表示用半導体チップの製造方法
であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は該半導体薄膜に不純物を注入した
後の段階で実施し、一括加熱処理により該半導体薄膜の
結晶化及び該不純物の活性化を同時に行なう事を特徴と
する表示用半導体チップの製造方法。 - 【請求項9】 前記レーザ照射工程は、絶縁基板に予め
設定された複数の面積区画に対してレーザパルスを順次
ワンショットで照射する事を特徴とする請求項8記載の
表示用半導体チップの製造方法。 - 【請求項10】 前記レーザ照射工程は、互いに隣接す
る面積区画の間に設けられた分離帯を除いて個々の面積
区画に対しレーザパルスをワンショット照射する事を特
徴とする請求項8記載の表示用半導体チップの製造方
法。 - 【請求項11】 前記レーザ照射工程は、矩形の面積区
画に整合した矩形の断面を有するレーザパルスをワンシ
ョット照射する事を特徴とする請求項8記載 の表示用半
導体チップの製造方法。 - 【請求項12】 前記成膜工程は、レーザパルスの吸収
深さより小さな膜厚で該半導体薄膜を形成する事を特徴
とする請求項8記載の表示用半導体チップの製造方法。 - 【請求項13】 絶縁基板上に半導体薄膜を形成する成
膜工程と、該半導体薄膜の加熱処理を含む一連の処理を
行ない1チップ分の面積区画に薄膜トランジスタを集積
形成する処理工程と、該面積区画内に一画面分の画素電
極を形成する工程とを含む表示用半導体チップの製造方
法であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は、40ナノ秒以上に設定されたパ
ルス時間でレーザパルスのワンショット照射を行なう事
を特徴とする表示用半導体チップの製造方法。 - 【請求項14】 絶縁基板上に半導体薄膜を形成する成
膜工程と、該半導体薄膜の加熱処理を含む一連の処理を
行ない1チップ分の面積区画に薄膜トランジスタを集積
形成する処理工程と、該面積区画内に一画面分の画素電
極を形成する工程とを含む表示用半導体チップの製造方
法であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は、該面積区画の中央部から周辺部
に向って照射エネルギー密度が高くなる様にレーザパル
スの断面強度分布を制御してワンショット照射を行なう
事を特徴とする表示用半導体チップの製造方法。 - 【請求項15】 絶縁基板上に半導体薄膜を形成する成
膜工程と、該半導体薄膜の加熱処理を含む一連の処理を
行ない1チップ分の面積区画に薄膜トランジスタを集積
形成する処理工程と、該面積区画内に一画面分の画素電
極を形成する工程とを含む表示用半導体チップの製造方
法であって、 前記処理工程は、該面積区画に対してレーザパルスをワ
ンショットで照射し1チップ分の半導体薄膜の一括加熱
処理を行なうレーザ照射工程を含み、 前記レーザ照射工程は、絶縁基板に対してレーザパルス
を斜め方向から入射する斜方レーザ照射工程である事を
特徴とする表示用半導体チップの製造方法。 - 【請求項16】 前記斜方レーザ照射工程は、絶縁基板
の法線方向に対して30度〜60度の入射角範囲でレー
ザパルスを照射する事を特徴とする請求項15記載の表
示用半導体チップの製造方法。 - 【請求項17】 前記斜方レーザ照射工程は、一括加熱
処理により非晶質シリコンからなる半導体薄膜の結晶化
を行なう事を特徴とする請求項15記載の表示用半導体
チップの製造方法。 - 【請求項18】 前記斜方レーザ照射工程は、絶縁基板
を550℃〜650℃の温度範囲に保持した状態で一括
加熱処理を行ない非晶質シリコンの結晶化を促進する事
を特徴とする請求項17記載の表示用半導体チップの製
造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25761694A JP3326654B2 (ja) | 1994-05-02 | 1994-09-27 | 表示用半導体チップの製造方法 |
US08/429,613 US5888839A (en) | 1994-05-02 | 1995-04-27 | Method of manufacturing semiconductor chips for display |
SG1995000351A SG48688A1 (en) | 1994-05-02 | 1995-04-28 | Method of manufacturing semiconductor chips for display |
MYPI95001121A MY114876A (en) | 1994-05-02 | 1995-04-28 | Method of manufacturing semiconductor chips for display |
EP95106505A EP0681316A3 (en) | 1994-05-02 | 1995-04-28 | Method of processing a thin film on a substrate for display |
KR1019950010644A KR100379859B1 (ko) | 1994-05-02 | 1995-05-01 | 표시용반도체칩의제조방법 |
US09/219,137 US6248606B1 (en) | 1994-05-02 | 1998-12-22 | Method of manufacturing semiconductor chips for display |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-116007 | 1994-05-02 | ||
JP11600794 | 1994-05-02 | ||
JP25761694A JP3326654B2 (ja) | 1994-05-02 | 1994-09-27 | 表示用半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0823105A JPH0823105A (ja) | 1996-01-23 |
JP3326654B2 true JP3326654B2 (ja) | 2002-09-24 |
Family
ID=26454407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25761694A Expired - Lifetime JP3326654B2 (ja) | 1994-05-02 | 1994-09-27 | 表示用半導体チップの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5888839A (ja) |
EP (1) | EP0681316A3 (ja) |
JP (1) | JP3326654B2 (ja) |
KR (1) | KR100379859B1 (ja) |
MY (1) | MY114876A (ja) |
SG (1) | SG48688A1 (ja) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
JP3326654B2 (ja) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | 表示用半導体チップの製造方法 |
JP3421882B2 (ja) * | 1994-10-19 | 2003-06-30 | ソニー株式会社 | 多結晶半導体薄膜の作成方法 |
TW297138B (ja) * | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
US6759628B1 (en) * | 1996-06-20 | 2004-07-06 | Sony Corporation | Laser annealing apparatus |
JP3349355B2 (ja) * | 1996-08-19 | 2002-11-25 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JP3503427B2 (ja) * | 1997-06-19 | 2004-03-08 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
KR100269312B1 (ko) * | 1997-10-14 | 2000-10-16 | 윤종용 | 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법 |
JP2003309456A (ja) * | 1998-04-28 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ回路およびそれを用いた半導体表示装置 |
JP3844613B2 (ja) | 1998-04-28 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ回路およびそれを用いた表示装置 |
JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
US6350673B1 (en) * | 1998-08-13 | 2002-02-26 | Texas Instruments Incorporated | Method for decreasing CHC degradation |
TW457553B (en) * | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
US6426245B1 (en) * | 1999-07-09 | 2002-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
JP3422290B2 (ja) | 1999-07-22 | 2003-06-30 | 日本電気株式会社 | 半導体薄膜の製造方法 |
US6368945B1 (en) * | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
US6830993B1 (en) | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
CA2374498A1 (en) * | 2000-03-21 | 2001-09-27 | Mark A. Crowder | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
CN1146059C (zh) * | 2000-05-31 | 2004-04-14 | 索尼株式会社 | 半导体器件的制造方法 |
US6521492B2 (en) * | 2000-06-12 | 2003-02-18 | Seiko Epson Corporation | Thin-film semiconductor device fabrication method |
US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6518589B2 (en) | 2000-06-22 | 2003-02-11 | Progressant Technologies, Inc. | Dual mode FET & logic circuit having negative differential resistance mode |
US6544465B1 (en) * | 2000-08-18 | 2003-04-08 | Micron Technology, Inc. | Method for forming three dimensional structures from liquid with improved surface finish |
KR100854834B1 (ko) | 2000-10-10 | 2008-08-27 | 더 트러스티스 오브 컬럼비아 유니버시티 인 더 시티 오브 뉴욕 | 얇은 금속층을 가공하는 방법 및 장치 |
JP4583709B2 (ja) | 2000-11-27 | 2010-11-17 | ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク | 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置 |
TWI221539B (en) * | 2000-11-30 | 2004-10-01 | Hannstar Display Corp | Method for forming bumps utilized for manufacturing LCD |
JP4837170B2 (ja) * | 2001-01-12 | 2011-12-14 | 株式会社Ihi | レーザアニール方法及び装置 |
CA2412603A1 (en) | 2001-04-19 | 2002-10-31 | The Trustee Of Columbia University In The City Of New York | Method and system for providing a single-scan, continuous motion sequential lateral solidification |
DE10125653C1 (de) * | 2001-05-25 | 2002-11-07 | Siemens Ag | Vorrichtung zur interaktiven Rehabilitationsunterstützung mit Gestikerkennung |
US7377445B1 (en) | 2001-05-31 | 2008-05-27 | Alien Technology Corporation | Integrated circuits with persistent data storage |
US6942155B1 (en) * | 2001-05-31 | 2005-09-13 | Alien Technology Corporation | Integrated circuits with persistent data storage |
JP4784955B2 (ja) * | 2001-07-18 | 2011-10-05 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置の製造方法 |
TW552645B (en) * | 2001-08-03 | 2003-09-11 | Semiconductor Energy Lab | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
US7372630B2 (en) * | 2001-08-17 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Laser, irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device |
DE10141352A1 (de) * | 2001-08-23 | 2003-06-05 | Osram Opto Semiconductors Gmbh | Verfahren zur Oberflächenbehandlung eines Halbleiters |
WO2003018882A1 (en) | 2001-08-27 | 2003-03-06 | The Trustees Of Columbia University In The City Of New York | Improved polycrystalline tft uniformity through microstructure mis-alignment |
JP4397571B2 (ja) | 2001-09-25 | 2010-01-13 | 株式会社半導体エネルギー研究所 | レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法 |
US7026227B2 (en) * | 2001-11-16 | 2006-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of irradiating a laser beam, and method of fabricating semiconductor devices |
US7351638B1 (en) * | 2001-12-18 | 2008-04-01 | Advanced Micro Devices, Inc. | Scanning laser thermal annealing |
AU2003220611A1 (en) | 2002-04-01 | 2003-10-20 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a thin film |
CN1975567A (zh) * | 2002-04-23 | 2007-06-06 | 株式会社液晶先端技术开发中心 | 移相掩模 |
US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
CN1757093A (zh) | 2002-08-19 | 2006-04-05 | 纽约市哥伦比亚大学托管会 | 具有多种照射图形的单步半导体处理系统和方法 |
KR101118974B1 (ko) | 2002-08-19 | 2012-03-15 | 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조 |
CN100336941C (zh) | 2002-08-19 | 2007-09-12 | 纽约市哥伦比亚大学托管会 | 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统 |
US7332431B2 (en) * | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
US7341928B2 (en) | 2003-02-19 | 2008-03-11 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
JP4373115B2 (ja) * | 2003-04-04 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4511803B2 (ja) * | 2003-04-14 | 2010-07-28 | 株式会社半導体エネルギー研究所 | D/a変換回路及びそれを内蔵した半導体装置の製造方法 |
US6967340B2 (en) * | 2003-08-19 | 2005-11-22 | Alps Electric Co., Ltd. | Ion beam irradiation device and operating method thereof |
WO2005029551A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
TW200519503A (en) * | 2003-09-30 | 2005-06-16 | Adv Lcd Tech Dev Ct Co Ltd | Crystallization apparatus, crystallization method, device and phase modulation element |
US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
KR100578787B1 (ko) | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2006294751A (ja) * | 2005-04-07 | 2006-10-26 | Toshiba Corp | 半導体集積回路及びその製造方法 |
US7569463B2 (en) | 2006-03-08 | 2009-08-04 | Applied Materials, Inc. | Method of thermal processing structures formed on a substrate |
JP5558006B2 (ja) * | 2006-03-08 | 2014-07-23 | アプライド マテリアルズ インコーポレイテッド | 基板に形成された熱処理構造用の方法および装置 |
DE102006018801A1 (de) * | 2006-04-22 | 2007-10-25 | Carl Zeiss Laser Optics Gmbh | Vorrichtung sowie Verfahren zum Erhitzen eines Substrats |
US8349671B2 (en) | 2007-09-03 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
CN103354204A (zh) | 2007-11-21 | 2013-10-16 | 纽约市哥伦比亚大学理事会 | 用于制备外延纹理厚膜的系统和方法 |
JP5515276B2 (ja) * | 2008-10-31 | 2014-06-11 | 大日本印刷株式会社 | 半導体装置の製造方法及び半導体装置 |
WO2010101066A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日本製鋼所 | 結晶質膜の製造方法および結晶質膜製造装置 |
JP2010245316A (ja) * | 2009-04-07 | 2010-10-28 | Sumco Corp | エピタキシャルウェーハの製造方法 |
EP2239084A1 (en) * | 2009-04-07 | 2010-10-13 | Excico France | Method of and apparatus for irradiating a semiconductor material surface by laser energy |
JP2011071261A (ja) * | 2009-09-25 | 2011-04-07 | Ushio Inc | レーザーアニール装置 |
US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
EP2364809A1 (en) * | 2010-02-26 | 2011-09-14 | Excico France | Method and apparatus for irradiating a semiconductor material surface by laser energy |
JP5495043B2 (ja) * | 2010-04-23 | 2014-05-21 | 株式会社ブイ・テクノロジー | レーザアニール方法、装置及びマイクロレンズアレイ |
JP5517832B2 (ja) * | 2010-08-20 | 2014-06-11 | 住友重機械工業株式会社 | レーザアニール装置及びレーザアニール方法 |
KR101884890B1 (ko) * | 2011-08-12 | 2018-08-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 결정화 방법, 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2014170686A (ja) * | 2013-03-04 | 2014-09-18 | Toshiba Corp | 表示素子の製造方法、表示素子及び表示装置 |
KR102045441B1 (ko) * | 2013-06-21 | 2019-11-18 | 엘지디스플레이 주식회사 | 열처리 장치 및 열처리 방법 |
US20200402823A1 (en) * | 2018-03-07 | 2020-12-24 | Sakai Display Products Corporation | Laser annealing device, laser annealing method, and active matrix substrate production method |
CN112216603A (zh) * | 2019-07-10 | 2021-01-12 | 创能动力科技有限公司 | 用于晶片的激光处理方法及半导体装置 |
US11909091B2 (en) | 2020-05-19 | 2024-02-20 | Kymeta Corporation | Expansion compensation structure for an antenna |
EP3970899B1 (en) * | 2020-09-18 | 2023-11-22 | Laser Systems & Solutions of Europe | Method of and system for uniformly irradiating a frame of a processed substrate having a plurality of frames |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5687361A (en) * | 1979-12-19 | 1981-07-15 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS61163631A (ja) * | 1985-01-14 | 1986-07-24 | Ricoh Co Ltd | 薄膜形成方法 |
JPS5821319A (ja) * | 1981-07-30 | 1983-02-08 | Fujitsu Ltd | レ−ザアニ−ル方法 |
JPS5890723A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | レ−ザビ−ム照射による物性変化方法 |
JPS60117613A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07118443B2 (ja) * | 1984-05-18 | 1995-12-18 | ソニー株式会社 | 半導体装置の製法 |
US4713518A (en) * | 1984-06-08 | 1987-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device manufacturing methods |
US4680855A (en) * | 1984-10-29 | 1987-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device manufacturing methods |
JPH03273621A (ja) * | 1990-03-23 | 1991-12-04 | Sony Corp | 半導体メモリの製造方法 |
JPH04282869A (ja) * | 1991-03-11 | 1992-10-07 | G T C:Kk | 薄膜半導体装置の製造方法及びこれを実施するための装置 |
JPH0566422A (ja) * | 1991-09-04 | 1993-03-19 | Sony Corp | 液晶表示装置の製造方法及びセンサの製造方法 |
JPH0562924A (ja) * | 1991-09-04 | 1993-03-12 | Sony Corp | レーザアニール装置 |
JPH05129332A (ja) * | 1991-11-06 | 1993-05-25 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
KR100269350B1 (ko) * | 1991-11-26 | 2000-10-16 | 구본준 | 박막트랜지스터의제조방법 |
JP3200639B2 (ja) * | 1992-05-19 | 2001-08-20 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
CN1088002A (zh) * | 1992-11-16 | 1994-06-15 | 东京电子株式会社 | 制造液晶显示器基板及评价半导体晶体的方法与装置 |
TW425637B (en) * | 1993-01-18 | 2001-03-11 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
JP3267375B2 (ja) * | 1993-03-23 | 2002-03-18 | ティーディーケイ株式会社 | 固体撮像装置 |
US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
KR100299292B1 (ko) * | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
JP3326654B2 (ja) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | 表示用半導体チップの製造方法 |
-
1994
- 1994-09-27 JP JP25761694A patent/JP3326654B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-27 US US08/429,613 patent/US5888839A/en not_active Expired - Lifetime
- 1995-04-28 EP EP95106505A patent/EP0681316A3/en not_active Withdrawn
- 1995-04-28 MY MYPI95001121A patent/MY114876A/en unknown
- 1995-04-28 SG SG1995000351A patent/SG48688A1/en unknown
- 1995-05-01 KR KR1019950010644A patent/KR100379859B1/ko not_active IP Right Cessation
-
1998
- 1998-12-22 US US09/219,137 patent/US6248606B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
MY114876A (en) | 2003-02-28 |
US6248606B1 (en) | 2001-06-19 |
KR100379859B1 (ko) | 2003-07-18 |
JPH0823105A (ja) | 1996-01-23 |
US5888839A (en) | 1999-03-30 |
SG48688A1 (en) | 1998-05-18 |
EP0681316A3 (en) | 1998-01-07 |
EP0681316A2 (en) | 1995-11-08 |
KR950034850A (ko) | 1995-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3326654B2 (ja) | 表示用半導体チップの製造方法 | |
JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
JP3195157B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
JP4282954B2 (ja) | ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法 | |
JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
US6025217A (en) | Method of forming polycrystalline semiconductor thin film | |
JP3402030B2 (ja) | 薄膜半導体装置製造方法 | |
JPH0691032B2 (ja) | 半導体装置の製造方法 | |
US7491972B1 (en) | Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device | |
JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
KR100700179B1 (ko) | 실리콘 결정화 방법 | |
JP3326650B2 (ja) | 半導体装置の製造方法 | |
KR20030015617A (ko) | 결정질 실리콘의 제조방법 | |
JPH0864836A (ja) | 薄膜半導体装置の製造方法 | |
KR100966431B1 (ko) | 결정화 특성이 향상된 액정표시장치의 제조방법 | |
JP2004140175A (ja) | 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 | |
JP2000036464A (ja) | 薄膜半導体装置の製造方法 | |
JPH09172179A (ja) | 半導体装置の製造方法 | |
JPH08340117A (ja) | 薄膜半導体装置の製造方法 | |
JPH06326020A (ja) | 半導体装置およびその作製方法 | |
JPH1117190A (ja) | 薄膜トランジスタの製造方法 | |
JPH07335901A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |