JPS60117613A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60117613A
JPS60117613A JP58225653A JP22565383A JPS60117613A JP S60117613 A JPS60117613 A JP S60117613A JP 58225653 A JP58225653 A JP 58225653A JP 22565383 A JP22565383 A JP 22565383A JP S60117613 A JPS60117613 A JP S60117613A
Authority
JP
Japan
Prior art keywords
layer
polysilicon
single crystal
sio2
cap material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58225653A
Other languages
English (en)
Inventor
Matsuo Takaoka
高岡　松雄
Nobuo Sasaki
伸夫 佐々木
Seiichiro Kawamura
河村　誠一郎
Osamu Hataishi
畑石　治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58225653A priority Critical patent/JPS60117613A/ja
Priority to KR1019840006845A priority patent/KR900001266B1/ko
Priority to US06/674,831 priority patent/US4584025A/en
Priority to DE8484308284T priority patent/DE3482077D1/de
Priority to EP84308284A priority patent/EP0145415B1/en
Publication of JPS60117613A publication Critical patent/JPS60117613A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１１発明の技術分野 本発明は半導体装置とその製造方法、詳しくはシリコン
・オン・インシュレータ（Ｓｉｌｉｃｏｎ　０ｎＩｎｓ
ｕｌａｔｏｒ＋以下ｓ０１と略称する）技術におい°ζ
キャンプ材をエネルギー・ビーム・アニールのときに不
純物拡散源として用いる方法に関する。
（２）技術の背景 底とまわりが絶縁物（二酸化シリコン、ＳｉＯ＋　）で
分離されたシリコン（Ｓｏｌ　）を単結晶化して作られ
た島にトランジスタの如き素子を形成する技術が開発さ
れている。それを第１図の断面図を参照して説明すると
、シリコン基板１上に０．５μｍの厚さに５ｉ０２股を
形成し、それを選択的にエツチングして５ｉ０２の絶縁
層２を作る（第１図（ａ））。
次に同図（ｂｌに示される如く全面に０．８〜１．０μ
ｍの１庚厚に多結晶シリコン（ポリシリコン）を成長し
てポリシリコン層３を形成する。
次いで同図（Ｃ１に示される如く絶縁層２の作られてい
ない部分にレーザビーム４を照射するレーザアニールに
よってその部分のポリシリコンをｌ＋’４１ｊｔｈ；す
ると、溶融部分はシリコン基板の」ｌ結晶を種にして図
に白地で示す如く単結晶化し、単結晶層５が作られる。
レーザビームを図に見て右に移動し、同図（ｄｌに示さ
れる如くポリシリコン層を単結晶層５に変える。
次いで選択酸化法（ＬＯＣＯＳ法）で絶縁層２のまわり
を酸化して５ｉＯｚ　ｌ”４　Ｇを形成すると、Ｓ　ｉ
０２で底とまわりが分離された単結晶の島５８が作られ
、この島５ａは埋込層として利用される。
前記したアニールにおいてポリシリコンＩ督３の上にキ
ャンプ材を被着すると、アニールの結果（ニアられる単
結晶層の表面が手用に形成され、がっ、単結晶層の縁部
分のだれが防止されることが知られている。そしてキャ
ップ材としてはレーザビームに透明な５ｉ０２などが用
いられる。
（３）発明の目的 本発明は上記した島を埋込層として用いようとすれば不
純物を高濃度に拡散しなりればならないので、前記した
キャップ材を不純物拡ｌｆ＆源として用いる方法を提供
することを目的とする。
（４）発明の構成 そしてこの目的は本発明によれば、絶縁ｌｆｆ１上に所
定パターンの多結晶シリコンＭ７を形成し、その上に所
望の導電形の不純物を含むギヤ、プ材を被着する工程、
前記キャンプ材を通ずエネルー１ニー・ビーム・アニー
ルによって多結晶シリコン層を単結晶化し、１１１■記
ギヤツプ伺を除去する工程、および全面にシリコンをエ
ピタキシャル成長し前記単結晶化した部分の上に単結晶
エピタキシャルｊ−を形成する工程を含むことを特徴と
する半導体’ｊＭｊｌ’ｌ。
の製造方法を提供することにょゲＣ達成される。
（５）発明の実施例 以下本発明実施例を図面によってｉｉ、ｆ：説する。
本発明の第１実施例においては、先ず第２図（ａ）に示
される如く、絶縁層例えば５ｉＯ２１ＨＬＬの上にポリ
シリコンを約１μｍの厚さに成Ｉｎし、それを形成すべ
き素子に対応してパターニングしポリシリコン層１２を
形成する。その目的はポリシリコン層１２を単結晶化し
てそこに半導体素子を形成するにある。次いで全面に所
望の導電形の不純物を含む例えば燐・シリケーＩ・・ガ
ラス（ＰＳＧ　）　ＩＩＷ　１３をキャンプ材として設
ける。ＰＳＧ膜１３ば約１μｍの１挨厚に例えば化学気
相成長法（ＣＶＩＪ法）で成長する。
次いでレーザビームでキャップ材であるｌ’ｓＧ　ｌｌ
Ａ１３を通してポリシリコン層１２をアニールし、それ
を単結晶層１２ａに変える。レーザビームのパワーは約
１ＯＪ／ｃＩ１１２に設定する。次いでＰＳＧ膜■３を
ウォッシュアウト（ｗａｓｂ　ｏｕｔ）によって除去す
ると第２図（ｂｌの構造がｉシ１られ、ｆ１！結晶１＃
１２ａはりんドープされｎ４′型になっている。本発明
においてはこのｎ＋型の単結晶層１２ａを埋込ｊΔとし
て利用するものである。
そのためには第２図（Ｃ１に示される如く全面にシリコ
ンをエピタキシャル成長すると、単結晶層１２ａの上に
は単結晶１關のエビタギシャルＩ督１４ａが、また５ｉ
Ｏ２Ｊ−１１の上にはポリシリコン封！１Ｊ４ｂが形成
される。
次いで第２図Ｆｄｌに示される如くポリシリコン層４１
４ｂをエツチングで除去し、その後に絶縁物例えば５ｉ
０２を成長して絶縁分離１丁−ｔ１５を形成する。単結
晶層１２ａはｎ＋型、またエピタキシャル層１１ａはｎ
型であるので、まわりと底が絶縁物で囲まれた部分に埋
込層とエピタキシャル層とが形成されたことになる。
最後に通常の技術によってベース領域１６、エミッタ領
域１７、ベース電極１８、エミッタ電極１９、コレクク
電極２０を形成して第２図（Ｑｌに示される１ランジス
タを作る。
上記した方法において、キャップ材はＰＳＧに限られる
ものでなく、その他の４；ｌ　１！−１例えばアンチモ
ンガラスを用いても同様の結果が得られる。またエピタ
キシャルＪＦｔ１４ａに形成されうる素子は図ボのバイ
ポーラに限定されるものでなく、その他のＭＯＳ　）ラ
ンジスクの如き素子も形成しうる。
上記第２図（ａｌを参照して説明したポリシリコン膜１
２の形成に代えて、第３図に示される如＜　Ｓｉ０Ｓ１
０７ｌに凹部１１ａを設け、この四部をポリシリコンで
埋めてポリシリコン層２２を形成してもよい。その他の
工程は上記したと全く同様に実施することができる。
本発明の第２実施例においては、キャップ材を被着する
前に第４図に示される如く全面に５ｉ０２層３１を形成
し、それを形成さるべき不純物拡１１姑η“ｉ域に対応
して窓開きをなし、しかる後にＰｓｉ；　ＩＩＱ　１３
を被着し、しかる後にアニールする。この方法において
は、キャップ材であるＰＳＧ　ＩＩＱ　１３を通したレ
ーザアニールが終りた段階で所望の不純物拡＋１．に領
域が形成されている利点がある。
上記第１、第２実施例では単結晶化のためのアニールに
レーザビームを用いたが、本発明の適用範囲はその場合
に限定されるものでなく、その他のエネルギー・ビーム
を用いる場合にも及ふものである。
なお本発明の方法は前記した如（絶縁層ずなわち５ｉＯ
ｚ層１１の上に実施しうるものであるから、図示の１層
構造の素子の場合のみならず、多層構造の半導体素子の
製造にも実施可能であるので、半導体集積回路の高築禎
化に有効である。
（６）発明の効果 以」二詳細に説明した如く本発明によれば、ＳＯＩ技術
を用いる半導体装置製造におい゛ζ工程数が短縮され、
また不純物拡散用の特別な熱処理を必要としないので、
半導体装置製造の歩留りと信頼性向」二に効果大である
。
【図面の簡単な説明】
第１図はＳ０１技術を説明するためのＷ１面図、箕５２
図は本発明の第１実施例を実施する工程にオンレノる半
導体装ｒｔｉ要部の断面図、第３図は第２図（ｉ〕）の
変形例を示す断面図、第４図は本発明の第２　’Ａ＋　
ｈＭ例を示す断面図である。 １１−−−５ｉ０２１傅、ｌ１ａ−凹部、１２−ポリシ
リコン層、１２ａ−単結晶１ｐｉ、１３−キーｔ’７ブ
材（ＩＩＳＧ膜）　、１４ａ　−エピタキシャル層、１
４ｂ　−ポリ シリコン層、１５−絶縁分離１栢、ＩＧ−ベース領域、
１７−　エミ・ツク領域、１８−ベース電極、１９−エ
ミ・ツタ電極、２０−　コレクタ電橋、２２−　ポリシ
リコン層、３ｔ−５ｉＯｚ　Ｉ錯 第１図 第２図 手続補正書（ｄ鉛） ↑、１許庁長宮殿 ｌ・Ｉｔ　ｌ′ｌの表出 昭（１１５けイ目ｒｊ’ｌ’４イ（第’Ｊ：１．５（−
５ふ；３　補止３−１−る古 ・Ｉ（１’ｌとの間開　ｆ、ｉｔｊ’ｒ１１１費ｔＩ人
ＩＩ　＋’ｌｉ　神全１屯：、’、、Ｉｌ田ｊ１１ｉ’
ｉリジ；１１＜　１ニー１・１１１中１０１５訴地（５
２２）名称富士通株式金利 ４代理人ｆｉｇ所　神＜＝用県１１１＋ＩＡ１山中１＋
：ｌ＜　Ｉニー１−１１１中１ｏ＋ｓ番地（１）　本願
明細書第５頁第２行の「約１０ＪＺ兼」を「連続波レー
ザで約ｌＯｗＪと補正する。 手続補正書（自発） 昭イ１１　τｌ°　月　１１ ５９、　’ｌ’１．１５ ２ブと明の名称　半導体装置の製造方法３１市止をする
者 ・Ｉｎ’ｌとの閏ｆｇ　↑１誦出＃ｆｔ人ｆ上所　神仝
用県川崎１）川り１：１１×ＬＩＩ−１１１中１０１５
ｆｆｉ地（５２２）名（ろ、富士通株式会社 ４　代　理　人　ｆ、］−所　神≦そ川県川崎山中１１
；ｌメＩ小Ｉｌｌ中１０１５番地富士通株式会社内 （１）　本願明細書の特許請求の範囲を次のとおり補正
する。 工程と、 方法０」

Claims (1)

    【特許請求の範囲】
  1. 絶縁層上に所定パターンの多結晶シリコン層を形成し、
    その上に所望の導電形の不純物を含むキャンプ材を被着
    する工程、前記キャップ材を通すエネルギー・ビーム・
    アニールによって多結晶シリコン層を単結晶化し、前記
    キャンプ材を除去する工程、および全面にシリコンをエ
    ピタキシャル成長し前記単結晶化した部分の上に単結晶
    エピタキシャル層を形成する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP58225653A 1983-11-30 1983-11-30 半導体装置の製造方法 Pending JPS60117613A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58225653A JPS60117613A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法
KR1019840006845A KR900001266B1 (ko) 1983-11-30 1984-11-01 Soi형 반도체장치 제조방법
US06/674,831 US4584025A (en) 1983-11-30 1984-11-26 Process for fabricating a semiconductor on insulator semiconductor device
DE8484308284T DE3482077D1 (de) 1983-11-30 1984-11-29 Verfahren zur herstellung einer halbleiteranordnung vom soi-typ.
EP84308284A EP0145415B1 (en) 1983-11-30 1984-11-29 Process for fabricating a soi type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58225653A JPS60117613A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60117613A true JPS60117613A (ja) 1985-06-25

Family

ID=16832661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58225653A Pending JPS60117613A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4584025A (ja)
EP (1) EP0145415B1 (ja)
JP (1) JPS60117613A (ja)
KR (1) KR900001266B1 (ja)
DE (1) DE3482077D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319810A (ja) * 1986-07-14 1988-01-27 Agency Of Ind Science & Technol 半導体装置の製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US4661224A (en) * 1984-11-26 1987-04-28 Ionics, Incorporated Process and apparatus for electrically desorbing components selectively sorbed on an electrolytically conducting barrier
JPS61166071A (ja) * 1985-01-17 1986-07-26 Toshiba Corp 半導体装置及びその製造方法
US4857479A (en) * 1985-10-08 1989-08-15 Motorola Method of making poly-sidewall contact transistors
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
DE4300806C1 (de) * 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US6406966B1 (en) * 2000-11-07 2002-06-18 National Semiconductor Corporation Uniform emitter formation using selective laser recrystallization
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926456A (ja) * 1972-07-11 1974-03-08
JPS5552221A (en) * 1978-10-12 1980-04-16 Toshiba Corp Impurity dispersion method and its device
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2510593C3 (de) * 1975-03-11 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Integrierte Halbleiter-Schaltungsanordnung
JPS5539677A (en) * 1978-09-14 1980-03-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device and its manufacturing
NL7810549A (nl) * 1978-10-23 1980-04-25 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
JPS5674921A (en) * 1979-11-22 1981-06-20 Toshiba Corp Manufacturing method of semiconductor and apparatus thereof
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4323417A (en) * 1980-05-06 1982-04-06 Texas Instruments Incorporated Method of producing monocrystal on insulator
JPS56157038A (en) * 1980-05-08 1981-12-04 Fujitsu Ltd Manufacture of semiconductor device
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
JPS57154871A (en) * 1981-03-19 1982-09-24 Toshiba Corp Semiconductor device and manufacture thereof
JPS5861622A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd 単結晶薄膜の製造方法
US4528745A (en) * 1982-07-13 1985-07-16 Toyo Denki Seizo Kabushiki Kaisha Method for the formation of buried gates of a semiconductor device utilizing etch and refill techniques
US4542580A (en) * 1983-02-14 1985-09-24 Prime Computer, Inc. Method of fabricating n-type silicon regions and associated contacts
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926456A (ja) * 1972-07-11 1974-03-08
JPS5552221A (en) * 1978-10-12 1980-04-16 Toshiba Corp Impurity dispersion method and its device
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319810A (ja) * 1986-07-14 1988-01-27 Agency Of Ind Science & Technol 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0145415A3 (en) 1987-08-19
KR850004169A (ko) 1985-07-01
KR900001266B1 (ko) 1990-03-05
EP0145415A2 (en) 1985-06-19
US4584025A (en) 1986-04-22
DE3482077D1 (de) 1990-05-31
EP0145415B1 (en) 1990-04-25

Similar Documents

Publication Publication Date Title
JPS60117613A (ja) 半導体装置の製造方法
JPH09148582A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた液晶駆動装置
JPH0519830B2 (ja)
JPS6178119A (ja) 半導体の製造方法
JPH0147897B2 (ja)
JPH0685258A (ja) 薄膜トランジスタとその製造方法
JPS6199347A (ja) 半導体装置の製造方法
JPS58192381A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPS62202559A (ja) 半導体装置及びその製造方法
JPS58121642A (ja) 半導体装置の製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPS5856316A (ja) 半導体装置の製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS63107161A (ja) 半導体素子製造方法
JPH0235710A (ja) 薄膜半導体層の形成方法
JPH0226061A (ja) 半導体集積回路の製造方法
JPS59182570A (ja) 半導体装置
JPS6338235A (ja) 半導体装置の製造方法
JPH01128570A (ja) 半導体装置の製造方法
JPH01214110A (ja) 半導体装置の製造方法
JPH04299859A (ja) 半導体装置の製造方法
JPH0936369A (ja) 薄膜半導体装置の製造方法