JP4511803B2 - Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法 - Google Patents
Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4511803B2 JP4511803B2 JP2003108667A JP2003108667A JP4511803B2 JP 4511803 B2 JP4511803 B2 JP 4511803B2 JP 2003108667 A JP2003108667 A JP 2003108667A JP 2003108667 A JP2003108667 A JP 2003108667A JP 4511803 B2 JP4511803 B2 JP 4511803B2
- Authority
- JP
- Japan
- Prior art keywords
- laser light
- light irradiation
- resistance
- elements
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
Description
【０００１】
【発明の属する技術分野】
本発明は、抵抗ストリング型のＤ／Ａ変換（デジタル／アナログ変換）回路（ＤＡＣ）及びそれを内蔵した半導体装置並びにそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、鮮明で高速の画像表示が可能な低温ポリシリコンＴＦＴ液晶やＣＧＳ液晶等が、その薄型、軽量、低消費電力等の特徴により、携帯電話、デジタルカメラ、ノートパソコン、ＰＤＡ（携帯情報端末）などのモバイル用ディスプレイとして利用されている。
【０００３】
従来、この種のディスプレイに用いられる表示機能を持った半導体装置では、Ｄ／Ａ変換機能を必要とするオーディオ用回路等は、通常はＬＳＩを用いて表示装置とは別に構成されていた。この場合、ＬＳＩチップを使用して正確なＤ／Ａ変換が可能である一方で、表示装置の外部にプリント基板を設ける必要があり、軽薄短小化の妨げとなっていた。一方、表示機能をもった半導体装置において、図１０に示すようなＤ／Ａ変換機能を有するものは作られている（例えば、特許文献１参照。）。このＤＡ変換回路は、ＶＨとＶＬの間の電圧を容量の比で分圧するもので、容量の精度で全体の精度が決まる。しかし、これらは映像信号用の８ビット程度のものであり、オーディオ回路用のビット数の大きなＤ／Ａ変換回路はまだ無かった。
【０００４】
現在、デジタルオーディオ技術の進歩によって、音声の記憶や伝達媒体においてデジタル化が進んでおり、デジタル情報をアナログに変換するためのより高性能なＤ／Ａ変換回路（以降、ＤＡＣ）が必要不可欠である。そこで、図１１に示すように、２つの基準電源Ｖｒ及びＶｓの間に接続された抵抗ストリング２００を構成する抵抗素子（単位抵抗）３０１〜Ｎを、半導体薄膜中の不純物拡散層や多結晶シリコン膜によって形成した抵抗ストリング型のＤＡＣ３００が知られており、この種のＤＡＣは、小スペースに構成できることから、特に、小型化を要求されるモバイル機器等に適する。（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開２０００−３４１１２５号公報
【特許文献２】
特開２０００−１３８５８６号公報
【０００６】
【発明が解決しようとする課題】
しかし、上述のような抵抗ストリング型のＤＡＣの精度は、抵抗素子の製造誤差に依存する。即ち、抵抗素子が抵抗値の製造誤差を有することによって、抵抗ストリングに非線型誤差が生じ、結果としてＤＡＣの精度を十分に維持できなくなる。特に低温ポリシリコンＴＦＴを用いた半導体装置では、抵抗ストリング型のＤＡＣの各抵抗素子を形成するために、半導体薄膜をレーザ光照射によって結晶化する。ここで用いられるパルス発振のレーザ光照射装置は、図１２に示すように、概ね線状（或いは矩形状）をなすレーザ光照射領域４５０を有し、断続的なショットを実施しながら照射領域４５０をスキャン方向（図中の矢印の向き）にスキャンすることで半導体薄膜の所定の結晶化領域４６０を結晶化する。一般にレーザ光照射領域４５０の幅は数１００μｍから数ｍｍ程度、スキャンの送りピッチは数十μｍ程度で行うため、１つの場所は１０回〜１００回程度照射される。尚、図１２及びその他図面において示されるレーザ光照射領域の大きさは、あくまで例示であって、本発明の目的を達成可能な限りにおいて、抵抗素子等との相対的な関係は、実際とは異なる場合がある。
【０００７】
レーザ光の照射エネルギ（レーザ光出力）は、理想的には全てのショットにおいて同一であることが望ましいが、実際には、レーザ光発振のばらつきによって、通常は異なるショットでは照射エネルギも異なる。ここで、図１２には、説明の便宜上、後に形成される抵抗ストリング３００を示してあるが、例えば、レーザ光照射領域４５０の中に位置する複数の抵抗素子Ｘ１〜Ｘ７は、それぞれが同様にレーザ光照射を受けるので概ね同一の抵抗値を有するが、レーザ光照射領域４５０の外側にある他の抵抗素子は、これとは別のショットで形成されるため必ずしも抵抗素子Ｘ１〜Ｘ７と同一の抵抗値を有するものとはならない。
【０００８】
従って、複数回のショットで結晶化された抵抗素子は、抵抗値にばらつきが生じ、そのような抵抗ストリングを用いたＤＡＣでは、処理データについて要求される精度が高い場合（ビット数が大きい場合）には、出力の直線性が悪化するなどの問題が起こり得る。レーザ光ショットのエネルギのばらつきは数％あり、その結果として、異なるレーザ光ショット領域では抵抗ばらつきが１０％になることもある。
【０００９】
図１２に示すような抵抗配置とレーザ光ショットでは、図１３に示すように直線性が損なわれる。従来のレーザ結晶化をおこなった抵抗ストリング型のＤＡＣでは、要求性能を十分満たすことはできない。
【００１０】
本発明は、このような従来技術の問題点を解消すべく案出されたものであり、その主目的は、抵抗ストリングを構成する抵抗素子の抵抗値の相対精度を向上させ、データ反転等の問題なくより高いビット数のデータ処理を高精度に実施可能なＤ／Ａ変換回路及びそれを内蔵した半導体装置並びにそれらの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ結晶化により結晶化する過程を有する構成とした。
【００１２】
これによれば、抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての抵抗素子の形成部位（即ち、半導体素子膜において各抵抗素子を形成するべくパターニングされる部位）は、同一のショットにより均一の照射エネルギで照射されるので、抵抗ストリングの抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、各抵抗素子間の相対精度が向上して、スイッチ素子を介して各接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でもデータ反転等の問題が生じることなく良好なＤ／Ａ変換が可能となる。
【００１３】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、直列に接続された複数の抵抗素子の形成部位を、抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化する過程と、複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００１４】
これによれば、抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての抵抗素子の形成部位は、同一のショットによる均一の照射エネルギで照射されるので、同一の抵抗素子群を構成する全ての抵抗素子は均一に結晶化され、抵抗値のばらつきを防止できる。
【００１５】
また、各抵抗素子群において、直列に接続された複数の抵抗素子には、それらの合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子が並列に接続されるので、各抵抗素子群の両端部の間の抵抗値（即ち、直列に接続された複数の抵抗素子と、それらに並列に接続された補助抵抗素子との合成抵抗値）は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された実質上同一の値とするので、各抵抗素子群の両端部の間の抵抗値は概ね同一の値とすることができる。つまり、各抵抗素子群は、異なるショットにより異なる照射エネルギによって照射されるので、各抵抗素子群を構成する複数の抵抗素子の合成抵抗値は互いに異なる場合もあるが、補助抵抗素子によってそのような各抵抗素子群間の抵抗値の相違を補償し、各抵抗素子群の両端部に一定の電圧を印可することができる。
【００１６】
従って、同一の抵抗素子群における各抵抗素子の抵抗値が均一であれば、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも良好なＤ／Ａ変換が可能となる。例えば、より高精度なＤ／Ａ変換機能が要求される場合では、抵抗ストリングを構成する抵抗素子の数が多くなるので、抵抗ストリングを構成する全ての抵抗素子を１回のショットのレーザ光照射によって均一にアニーリングすることは困難となるが、本発明はそのような場合に特に有用である。
【００１７】
尚、各抵抗素子群に接続された補助抵抗素子の抵抗値は、それらの値を実質上同一とした場合に、各抵抗素子群の抵抗値が、Ｄ／Ａ変換回路の機能上同一とみなせる程度（即ち、抵抗素子群を構成する複数の抵抗素子の合成抵抗値を無視できる程度）に十分小さくすることが必要である。
【００１８】
上記Ｄ／Ａ変換回路の製造方法においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子を設ける過程は、補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された補助抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化させる過程を含む構成とした。
【００１９】
これによれば、補助抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての補助抵抗素子の形成部位（即ち、半導体素子膜において各補助抵抗素子を形成するべくパターニングされる部位）は、同一のショットにより均一の照射エネルギで照射されるので、全ての補助抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、同一の抵抗値を有する補助抵抗素子を容易に形成可能となる。また、補助抵抗素子を他の抵抗素子やスイッチ素子等と同一の半導体素子膜上に形成可能なので、Ｄ／Ａ変換回路をより小型化できる。
【００２０】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、互いに平行になるように配置され、線状レーザ光照射のスキャン方向と抵抗素子の形成部位の各々が平行である構成とした。
【００２１】
これによれば、各抵抗素子の長手方向に垂直な方向（即ち、抵抗ストリングの長手方向）において、抵抗ストリングのサイズを小さくすることができるので、抵抗ストリングを構成する複数の抵抗素子を所定のレーザ光照射領域内に容易に配置することが可能となり、結果として、Ｄ／Ａ変換回路をより小型化可能となる。
【００２２】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程を有する構成とした。
【００２３】
これによれば、抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての抵抗素子の形成部位は、１回のショットにより均一の照射エネルギで照射されるので、抵抗ストリングの抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、各抵抗素子間の相対精度が向上して、スイッチ素子を介して各接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でもデータ反転等の問題が生じることなく良好なＤ／Ａ変換が可能となる。
【００２４】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、直列に接続された複数の抵抗素子の形成部位を、抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程と、複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００２５】
これによれば、抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての抵抗素子の形成部位は、１回のショットによる均一の照射エネルギで照射されるので、同一の抵抗素子群を構成する全ての抵抗素子は均一に結晶化され、抵抗値のばらつきを防止できる。
【００２６】
また、各抵抗素子群において、直列に接続された複数の抵抗素子には、それらの合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子が並列に接続されるので、各抵抗素子群の両端部の間の抵抗値は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された実質上同一の値とするので、各抵抗素子群の両端部の間の抵抗値は概ね同一の値とすることができる。つまり、各抵抗素子群は、異なるショットにより異なる照射エネルギによって照射されるので、各抵抗素子群を構成する複数の抵抗素子の合成抵抗値は互いに異なる場合もあるが、補助抵抗素子によってそのような各抵抗素子群間の抵抗値の相違を補償し、各抵抗素子群の両端部に一定の電圧を印可することができる。
【００２７】
従って、同一の抵抗素子群における各抵抗素子の抵抗値が均一であれば、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも良好なＤ／Ａ変換が可能となる。
上記Ｄ／Ａ変換回路の製造方法においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子を設ける過程は、補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された補助抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化させる過程を含む構成とした。
【００２８】
これによれば、補助抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての補助抵抗素子の形成部位は、１回のショットにより均一の照射エネルギで照射されるので、全ての補助抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、同一の抵抗値を有する補助抵抗素子を容易に形成可能となる。
また、補助抵抗素子を他の抵抗素子やスイッチ素子等と同一の半導体素子膜上に形成可能なので、Ｄ／Ａ変換回路をより小型化できる。
【００２９】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、互いに平行である構成とした。
【００３０】
これによれば、各抵抗素子の長手方向に垂直な方向において、抵抗ストリングのサイズを小さくすることができるので、抵抗ストリングを構成する複数の抵抗素子を所定のレーザ光照射領域内に容易に配置することが可能となり、結果として、Ｄ／Ａ変換回路をより小型化可能となる。
【００３１】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、同一形状になるように配置される構成とした。
【００３２】
これによれば、抵抗ストリングを構成する複数の抵抗素子をレーザ光の照射領域内に容易に配置することが可能となる。
【００３３】
本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、抵抗ストリングを構成する全ての抵抗素子の形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されている構成とした。
【００３４】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、直列に接続された複数の抵抗素子の形成部位は、抵抗素子群毎に異なるレーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されており、抵抗素子群の各々対して並列に接続された補助抵抗素子を有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００３５】
上記Ｄ／Ａ変換回路においては、補助抵抗素子は、レーザ光照射により結晶化された薄膜素子であって、補助抵抗素子の全ての形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された補助抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されている構成とした。
【００３６】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、互いに平行であって、線状レーザ光照射のスキャン方向と抵抗素子の形成部位の各々が平行である構成とした。
【００３７】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、抵抗ストリングを構成する全ての抵抗素子の形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されている構成とした。
【００３８】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、直列に接続された複数の抵抗素子の形成部位は、抵抗素子群毎に異なるレーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されており、抵抗素子群の各々対して並列に接続された補助抵抗素子を有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００３９】
上記Ｄ／Ａ変換回路においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子の全ての形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された補助抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されている構成とした。
【００４０】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、互いに平行である構成とした。
【００４１】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、同一形状である構成とした。
【００４２】
また、上記Ｄ／Ａ変換回路においては、複数の抵抗素子の各々は、同一の抵抗値を有する金属配線により互いに接続されている構成とした。
【００４３】
これによれば、各抵抗素子の抵抗値が小さい場合でも、各抵抗素子を相互に接続する金属配線の抵抗値の影響を受けることなく良好なデータ処理が可能となる。
【００４４】
尚、線状レーザ光とは、照射面において長さ１００ｍｍ以上の線状となるように光学系にて成形されたものである。尚、ここでいう「線状」は、厳密な意味で「線」を意味しているものではなく、アスペクト比の大きい長方形（若しくは長楕円形又はそれに近似の形状）を意味する。例えば、アスペクト比が２以上（好ましくは、１０〜１００００）のものを指すが、照射面における形状が矩形状であるレーザ光も含まれることに変わりはない。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。
【００４６】
図１は、本発明の一実施例によるＤＡＣの概略構成を示す図である。本実施例では、便宜上３ビットのＤＡＣを例に説明するが、より大きいビット数でも同様に扱うことができる。このＤＡＣ１０は、基準電源Ｖrと基準電源Ｖsとの間に直列に接続された複数の抵抗素子Ｒ１〜Ｒ７からなる抵抗ストリング１１と、それらの抵抗素子の各接続点Ｔ０〜Ｔ７から電位を取り出すための複数のスイッチ素子Ｓ０〜Ｓ１３からなるスイッチアレイ１２とを備える。尚、従来のＤＡＣが有する他の構成要素（例えば、スイッチ素子の制御回路、増幅回路、及び入力端子等）については省略してある。また、スイッチアレイ１２に含まれるスイッチ素子Ｓ０〜Ｓ１３は、ツリー構造を有するが、これに限らず種々の構成が可能である。スイッチ素子としては、例えば、ＭＯＳＦＥＴなどを用いることができる。
【００４７】
このＤＡＣ１０では、従来のＤＡＣと同様に、デジタル入力に基づき適切に選択されたスイッチ素子Ｓ０〜Ｓ１３がオン／オフ（ＯＮ／ＯＦＦ）制御され、接続点Ｔ０〜Ｔ７の電位がアナログ出力部Ｖｏｕｔに出力されることで、対応するアナログ出力が得られる。
【００４８】
図２は、図１に示す抵抗ストリングの構成の詳細を示す図である。ポリシリコンからなる抵抗素子Ｒ１〜Ｒ７の各々には、コンタクトホール１６が設けられ、Ａｌ配線（Ａｌ電極）１７によって互いに接続されている。
【００４９】
このような抵抗ストリング１１の製造方法について簡単に説明する。ここで、抵抗ストリング１１を構成する各抵抗素子Ｒ１〜Ｒ７は、半導体薄膜の所定の領域をレーザ光照射により結晶化することで形成されるが、本明細書中に特に明記する他は、通常のＴＦＴ（thin film transistor）の形成と同様の方法で行うことが可能である。また、スイッチ素子Ｓ０〜Ｓ１３についても同様である。
【００５０】
まず、各抵抗素子Ｒ１〜Ｒ７の形成部位（即ち、半導体素子膜において各抵抗素子を形成するべくパターニングされる部位）が配置される。ここで、各抵抗素子Ｒ１〜Ｒ７の形成部位は、概ね矩形状をなすが、抵抗ストリング１１の長手方向（ここでは、２つの基準電源Ｖr及びＶsを結ぶ方向）のサイズを小さくするために、各形成部位の長手方向が互いに平行になるように並列配置される。このような配置によって、より多くの抵抗素子の形成部位を、所定の線状レーザ光照射領域１９に収めるように配置することが可能となる。
【００５１】
次に、線状レーザ光照射領域内に配置された抵抗素子Ｒ１〜Ｒ７の形成部位に対して同一のショット（即ち、上述のように１つの場所には位置をずらしながら複数回の線状レーザ光照射が行われるが、各線状レーザ光照射において、全ての形成部位に概ね均一の照射が可能なショット）により線状レーザ光照射を行う。
これにより、全ての抵抗素子が均一に結晶化され、形成された抵抗素子は、十分な相対精度を確保することができる。尚、Ａｌ配線１７の各々を同一の抵抗値を有するように構成することで、各抵抗素子Ｒ１〜Ｒ７の抵抗値が小さい場合でも、Ａｌ配線１７の抵抗値の影響を受けることなく良好なデータ処理が可能となる。
【００５２】
このように、線状レーザ光を用いてレーザ光照射領域内の抵抗素子の形成部位に対して同一のショットによるレーザ光照射を行うことができるが、レーザ光の照射特性（照射領域の形状及びサイズ等を含む）は、使用するレーザ光装置固有のものであるため、均一に結晶化される抵抗ストリングの抵抗素子の構成は、図２に示したものに限定されるものではない。
【００５３】
そこで、上記線状レーザ光の代りに正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光を用いた例を次に示す。この面状レーザ光は、アスペクト比の小さい四角形（例えば、アスペクト比が１以上２未満のもの）の照射領域を有する。図３は、図１に示すＤＡＣの抵抗ストリングの変更例である。この抵抗ストリング５１１は、複数の折り返し部を介して直列に接続された複数の抵抗素子Ｒ１１〜Ｒ２６からなり、それらの抵抗素子Ｒ１１〜Ｒ２６は面状レーザ光の照射領域（以下、面状レーザ光照射領域）５１９に収まるように配置されている。
【００５４】
従って、この抵抗ストリング５１１の製造の際には、全ての抵抗素子Ｒ１１〜Ｒ２６の形成部位は、１回のショットのレーザ光照射により結晶化される。これにより、全ての抵抗素子Ｒ１１〜Ｒ２６が均一に結晶化され、形成された抵抗素子Ｒ１１〜Ｒ２６は、十分な相対精度を確保することができる。
【００５５】
図４は、図１に示したＤＡＣの入出力特性を示す図である。図に示すように、デジタル入力に対してアナログ出力の電圧の十分な直線性が達成されていることがわかる。
【００５６】
上記のような抵抗素子の配置によって、線状レーザ光を用いた場合には、抵抗ストリング１１は所定の線状レーザ光照射領域１９に収まり、また、線状レーザ光を用いた場合には、抵抗ストリング５１１は面状レーザ光照射領域５１９に収まるので、それらを構成する全ての抵抗素子は、同一のショット若しくは１回のショットのレーザ光照射によって結晶化可能である。しかしながら、より高精度のデータ処理が要求されるＤＡＣでは、抵抗ストリングを構成する抵抗素子の数が増加するので、同一のショット若しくは１回のショットでレーザ光照射可能な領域に全ての抵抗素子を配置することが困難な場合もある。このような場合、次のようなＤＡＣの構成並びに各抵抗素子の結晶化の方法を用いることができる。
【００５７】
図５は、本発明の別の実施例によるＤＡＣの概略構成を示す図である。このＤＡＣ１１０は、基準電源Ｖrと基準電源Ｖsとの間において、複数の折り返し部を介して直列に接続された複数の抵抗素子群ＲＧ１〜ＲＧ４を有する抵抗ストリング１１１を備える。また、この抵抗ストリング１１１では、その抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子に対し、複数の補助抵抗素子ＲＢ１〜ＲＢ４が各々並列に接続される。尚、ＤＡＣ１１０は、図１の場合と同様にスイッチアレイを備え、また、従来のＤＡＣが有する他の構成要素を有するものであるが、それらについては省略してある。
【００５８】
ここで、各抵抗素子群ＲＧ１〜ＲＧ４は、線状レーザ光照射領域１９１〜１９４に、また、補助抵抗素子ＲＢ１〜ＲＢ４は、線状レーザ光照射領域１９５にそれぞれ収まるように配置されている。また、補助抵抗素子ＲＢ１〜ＲＢ４は、同一の抵抗値を有し、且つ、その抵抗値は、それらが接続された抵抗素子群ＲＧ１〜ＲＧ４の合成抵抗値（即ち、抵抗素子群を構成する複数の抵抗素子の合成抵抗値）に比べて十分小さい。代表的には、抵抗素子群の合成抵抗値と補助抵抗素子の抵抗値との比は、１０：１以上である。
【００５９】
上記ＤＡＣ１１０によれば、各抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子には、その合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子ＲＢ１〜ＲＢ４が並列に接続されるので、各抵抗素子群ＲＧ１〜ＲＧ４の両端部の間の抵抗値（即ち、直列に接続された複数の抵抗素子と、それらに並列に接続された補助抵抗素子との合成抵抗値）は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された同一の値とするので、各抵抗素子群ＲＧ１〜ＲＧ４の両端部の間の抵抗値は、概ね同一の値とすることができる。更に、同一の抵抗素子群における各抵抗素子の抵抗値は均一であるので、図４に示した場合と同様に、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より高精度なＤ／Ａ変換が可能となる。
【００６０】
尚、本実施例では、各補助抵抗素子ＲＧ１〜ＲＧ４を他の抵抗素子やスイッチアレイと同様に同一の半導体薄膜上に形成した例を示したが、これに限らず、補助抵抗を半導体薄膜上とは異なる外部に外付け部品として設けることができる。
この場合、各補助抵抗の抵抗値を予め保証された同一の値とすることが容易となる。
【００６１】
上記抵抗ストリング１１１の製造においては、まず、抵抗素子群ＲＧ１〜ＲＧ４を構成する複数の抵抗素子の形成部位が配置される。これらの配置については、図１の場合と概ね同様であるが、本実施例の場合では、同一の抵抗素子群を構成する全ての抵抗素子の形成部位が、所定の線状レーザ光照射領域１９１〜１９４に収まるように配置される。また、抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子に対し、各々並列に接続されるように複数の補助抵抗素子ＲＢ１〜ＲＢ４の形成部位が、所定の線状レーザ光照射領域１９５に収まるように配置される。
【００６２】
次に、各線状レーザ光照射領域１９１〜１９４に配置された各抵抗素子群ＲＧ１〜ＲＧ４の形成部位に対して、レーザ光を一定方向（図５の矢印の方向）にスキャンしながら、同一のショットにより線状レーザ光照射を行う。同様に、補助抵抗素子ＲＢ１〜ＲＢ４の形成部位に対して同一のショットにより線状レーザ光照射を行う。
【００６３】
尚、図５に示す抵抗素子群ＲＧ１〜ＲＧ４及び補助抵抗素子ＲＢ１〜ＲＢ４の配置は、あくまで例示であり、少なくとも上記目的を達成可能なように互いに接続される限りにおいて、種々の変更が可能である。また、上述のように補助抵抗を外付け部品として用いる場合には、補助抵抗素子ＲＢ１〜ＲＢ４の形成過程は省略され得る。
【００６４】
このように、線状レーザ光を用いてレーザ光照射領域内の抵抗素子の形成部位に対して同一のショットによるレーザ光照射を行うことができるが、レーザ光の照射特性は、使用するレーザ光照射装置固有のものであるため、均一に結晶化される抵抗ストリングの抵抗素子の構成は、図５に示したものに限定されるものではない。
【００６５】
そこで、上記線状レーザ光の代りに正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光を用いた例を次に示す。図６は、図５に示すＤＡＣの抵抗ストリングの変更例である。この抵抗ストリング６１１は、複数の折り返し部を介して直列に接続された複数の抵抗素子群ＲＧ１１〜ＲＧ１４を有する。また、この抵抗ストリング６１１では、その抵抗素子群ＲＧ１１〜ＲＧ１４を構成する直列に接続された複数の抵抗素子に対し、複数の補助抵抗素子ＲＢ１１〜ＲＢ１４が各々並列に接続される。
【００６６】
ここで、各抵抗素子群ＲＧ１１〜ＲＧ１４は、面状レーザ光照射領域６９１〜６９４に、また、補助抵抗素子ＲＢ１１〜ＲＢ１４は、面状レーザ光照射領域６９５にそれぞれ収まるように配置されている。従って、この抵抗ストリング６１１の製造の際には、各抵抗素子群ＲＧ１１〜ＲＧ１４の抵抗素子並びに補助抵抗素子ＲＢ１１〜ＲＢ１４の形成部位は、それぞれ１回のショットのレーザ光照射により結晶化される。これにより、各抵抗素子群ＲＧ１１〜ＲＧ１４の全ての抵抗素子並びに補助抵抗素子ＲＢ１１〜ＲＢ１４がそれぞれ均一に結晶化される。
【００６７】
図７は、図５に示した補助抵抗素子の変更例を示す図である。ここでは、図５に示した４つの補助抵抗素子ＲＢ１〜ＲＢ４に代えて、２つの抵抗がそれぞれ並列に配置された４組の補助抵抗素子（ＲＢ２１，ＲＢ２２）、（ＲＢ２３，ＲＢ２４）、（ＲＢ２５，ＲＢ２６）、及び（ＲＢ２７，ＲＢ２８）を用いた構成をとる。図５の場合と同様に、これらの補助抵抗素子は、それぞれの端子（Ｔ２１，Ｔ２２）、（Ｔ２３，Ｔ２４）、（Ｔ２５，Ｔ２６）、及び（Ｔ２７，Ｔ２８）を介して、互いに直列に接続され、また、各抵抗素子群ＲＧ１〜ＲＧ４に対しては各々並列に接続される。補助抵抗素子ＲＢ２１〜ＲＢ２８は、概ね同一の抵抗値を有し、且つ、その抵抗値は、接続される抵抗素子群の合成抵抗値に比べて十分小さい。これにより、各組を構成する補助抵抗素子の抵抗値に多少の製造誤差が生じた場合でも、合成抵抗の平均化の効果によって抵抗値（合成抵抗）をより高精度化できる。
【００６８】
尚、上述の補助抵抗素子ＲＢ１〜ＲＢ４の場合と同様に、補助抵抗素子ＲＢ２１〜ＲＢ２８を所定の線状レーザ光照射領域に収まるようにそれぞれ配置し、同一のショットの線状レーザ光照射で形成することが可能である。また、各組を構成する補助抵抗素子の数を更に増やして平均化の効果を高めることもできる。
【００６９】
以上のような本発明のＤＡＣの構成及びその製造方法は、この種のＤＡＣを内蔵可能な半導体装置にも適用することができる。ここで、本明細書において「半導体装置」とは、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、半導体回路及びそれらを内蔵する電子機器全般を含むものである。図８（Ａ）〜（Ｇ）には、本発明のＤＡＣを備えた電子機器の一例を示す。図に示すように、そのような電子機器には、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、モバイルコンピュータ、時計、及び携帯電話などが含まれる。本発明のＤＡＣは、例えば、各装置の音声出力部に用いることができる。図９には、本発明のＤＡＣを用いたオーディオシステムの実施例を示す。オーディオシステム９００にはデジタルオーディオ信号が入力される。この信号はデジタル信号処理回路９０１によって、デジタル信号処理される。処理の内容は、圧縮、伸張フィルタリングなどであるがこれには限定されない。その後、本発明のＤＡＣ９０２によってアナログに変換される。そして、アナログアンプ９０３によって増幅され、スピーカ９０４を駆動する。尚、上記のような電子機器では、表示部として主に液晶材料を用いるが、必ずしもこれに限らず、同様の表示機能を有するものであれば当業者に周知の他の構成も可能である。
【００７０】
【発明の効果】
このように、本発明によれば、抵抗ストリングを構成する抵抗素子の抵抗値の相対精度を向上させることができる。結果として、ＤＡＣにおいて、デジタル入力に対して各抵抗素子の接続点から取り出されるアナログ出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも高精度なデータ処理が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＤＡＣの構成を示す模式図
【図２】図１に示すＤＡＣの抵抗ストリングの構成の詳細を示す図
【図３】図１に示すＤＡＣの抵抗ストリングの変更例を示す図
【図４】図１に示すＤＡＣの入出力特性を示す図
【図５】本発明の別の実施例によるＤＡＣの構成を示す模式図
【図６】図５に示すＤＡＣの抵抗ストリングの変更例を示す図
【図７】図５に示すＤＡＣの補助抵抗素子の変更例を示す図
【図８】本発明のＤＡＣを備えた電子機器の一例を示す図
【図９】本発明のＤＡＣを用いたオーディオシステムの一例
【図１０】従来のＤＡＣの構成を示す模式図
【図１１】従来の抵抗ストリング型ＤＡＣにおける抵抗ストリングの構成を示す模式図
【図１２】レーザ光照射よって半導体膜上に抵抗素子を形成する方法を示す模式図
【図１３】図１２に示すＤＡＣの入出力特性を示す図
【符号の説明】
１０、１１０ Ｄ／Ａ変換回路（ＤＡＣ）
１１、１１１、５１１、６１１ 抵抗ストリング
１２ スイッチアレイ
１６ コンタクトホール
１７ Ａｌ配線
１９、１９１−１９５ 線状レーザ光照射領域
５１９、６９１−６９５ 面状レーザ光照射領域
Ｒ１−Ｒ７、Ｒ１１−Ｒ２６ 抵抗素子
ＲＢ１−ＲＢ４、ＲＢ１１−ＲＢ１４、ＲＢ２１−ＲＢ２８ 補助抵抗素子
ＲＧ１−ＲＧ４、ＲＧ１１−ＲＧ１４ 抵抗素子群
Ｓ１−Ｓ１３ スイッチ素子
Ｔ１−Ｔ７ 接続点
Ｖｒ、Ｖｓ 基準電源
【発明の属する技術分野】
本発明は、抵抗ストリング型のＤ／Ａ変換（デジタル／アナログ変換）回路（ＤＡＣ）及びそれを内蔵した半導体装置並びにそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、鮮明で高速の画像表示が可能な低温ポリシリコンＴＦＴ液晶やＣＧＳ液晶等が、その薄型、軽量、低消費電力等の特徴により、携帯電話、デジタルカメラ、ノートパソコン、ＰＤＡ（携帯情報端末）などのモバイル用ディスプレイとして利用されている。
【０００３】
従来、この種のディスプレイに用いられる表示機能を持った半導体装置では、Ｄ／Ａ変換機能を必要とするオーディオ用回路等は、通常はＬＳＩを用いて表示装置とは別に構成されていた。この場合、ＬＳＩチップを使用して正確なＤ／Ａ変換が可能である一方で、表示装置の外部にプリント基板を設ける必要があり、軽薄短小化の妨げとなっていた。一方、表示機能をもった半導体装置において、図１０に示すようなＤ／Ａ変換機能を有するものは作られている（例えば、特許文献１参照。）。このＤＡ変換回路は、ＶＨとＶＬの間の電圧を容量の比で分圧するもので、容量の精度で全体の精度が決まる。しかし、これらは映像信号用の８ビット程度のものであり、オーディオ回路用のビット数の大きなＤ／Ａ変換回路はまだ無かった。
【０００４】
現在、デジタルオーディオ技術の進歩によって、音声の記憶や伝達媒体においてデジタル化が進んでおり、デジタル情報をアナログに変換するためのより高性能なＤ／Ａ変換回路（以降、ＤＡＣ）が必要不可欠である。そこで、図１１に示すように、２つの基準電源Ｖｒ及びＶｓの間に接続された抵抗ストリング２００を構成する抵抗素子（単位抵抗）３０１〜Ｎを、半導体薄膜中の不純物拡散層や多結晶シリコン膜によって形成した抵抗ストリング型のＤＡＣ３００が知られており、この種のＤＡＣは、小スペースに構成できることから、特に、小型化を要求されるモバイル機器等に適する。（例えば、特許文献２参照。）。
【０００５】
【特許文献１】
特開２０００−３４１１２５号公報
【特許文献２】
特開２０００−１３８５８６号公報
【０００６】
【発明が解決しようとする課題】
しかし、上述のような抵抗ストリング型のＤＡＣの精度は、抵抗素子の製造誤差に依存する。即ち、抵抗素子が抵抗値の製造誤差を有することによって、抵抗ストリングに非線型誤差が生じ、結果としてＤＡＣの精度を十分に維持できなくなる。特に低温ポリシリコンＴＦＴを用いた半導体装置では、抵抗ストリング型のＤＡＣの各抵抗素子を形成するために、半導体薄膜をレーザ光照射によって結晶化する。ここで用いられるパルス発振のレーザ光照射装置は、図１２に示すように、概ね線状（或いは矩形状）をなすレーザ光照射領域４５０を有し、断続的なショットを実施しながら照射領域４５０をスキャン方向（図中の矢印の向き）にスキャンすることで半導体薄膜の所定の結晶化領域４６０を結晶化する。一般にレーザ光照射領域４５０の幅は数１００μｍから数ｍｍ程度、スキャンの送りピッチは数十μｍ程度で行うため、１つの場所は１０回〜１００回程度照射される。尚、図１２及びその他図面において示されるレーザ光照射領域の大きさは、あくまで例示であって、本発明の目的を達成可能な限りにおいて、抵抗素子等との相対的な関係は、実際とは異なる場合がある。
【０００７】
レーザ光の照射エネルギ（レーザ光出力）は、理想的には全てのショットにおいて同一であることが望ましいが、実際には、レーザ光発振のばらつきによって、通常は異なるショットでは照射エネルギも異なる。ここで、図１２には、説明の便宜上、後に形成される抵抗ストリング３００を示してあるが、例えば、レーザ光照射領域４５０の中に位置する複数の抵抗素子Ｘ１〜Ｘ７は、それぞれが同様にレーザ光照射を受けるので概ね同一の抵抗値を有するが、レーザ光照射領域４５０の外側にある他の抵抗素子は、これとは別のショットで形成されるため必ずしも抵抗素子Ｘ１〜Ｘ７と同一の抵抗値を有するものとはならない。
【０００８】
従って、複数回のショットで結晶化された抵抗素子は、抵抗値にばらつきが生じ、そのような抵抗ストリングを用いたＤＡＣでは、処理データについて要求される精度が高い場合（ビット数が大きい場合）には、出力の直線性が悪化するなどの問題が起こり得る。レーザ光ショットのエネルギのばらつきは数％あり、その結果として、異なるレーザ光ショット領域では抵抗ばらつきが１０％になることもある。
【０００９】
図１２に示すような抵抗配置とレーザ光ショットでは、図１３に示すように直線性が損なわれる。従来のレーザ結晶化をおこなった抵抗ストリング型のＤＡＣでは、要求性能を十分満たすことはできない。
【００１０】
本発明は、このような従来技術の問題点を解消すべく案出されたものであり、その主目的は、抵抗ストリングを構成する抵抗素子の抵抗値の相対精度を向上させ、データ反転等の問題なくより高いビット数のデータ処理を高精度に実施可能なＤ／Ａ変換回路及びそれを内蔵した半導体装置並びにそれらの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ結晶化により結晶化する過程を有する構成とした。
【００１２】
これによれば、抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての抵抗素子の形成部位（即ち、半導体素子膜において各抵抗素子を形成するべくパターニングされる部位）は、同一のショットにより均一の照射エネルギで照射されるので、抵抗ストリングの抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、各抵抗素子間の相対精度が向上して、スイッチ素子を介して各接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でもデータ反転等の問題が生じることなく良好なＤ／Ａ変換が可能となる。
【００１３】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、直列に接続された複数の抵抗素子の形成部位を、抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化する過程と、複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００１４】
これによれば、抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての抵抗素子の形成部位は、同一のショットによる均一の照射エネルギで照射されるので、同一の抵抗素子群を構成する全ての抵抗素子は均一に結晶化され、抵抗値のばらつきを防止できる。
【００１５】
また、各抵抗素子群において、直列に接続された複数の抵抗素子には、それらの合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子が並列に接続されるので、各抵抗素子群の両端部の間の抵抗値（即ち、直列に接続された複数の抵抗素子と、それらに並列に接続された補助抵抗素子との合成抵抗値）は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された実質上同一の値とするので、各抵抗素子群の両端部の間の抵抗値は概ね同一の値とすることができる。つまり、各抵抗素子群は、異なるショットにより異なる照射エネルギによって照射されるので、各抵抗素子群を構成する複数の抵抗素子の合成抵抗値は互いに異なる場合もあるが、補助抵抗素子によってそのような各抵抗素子群間の抵抗値の相違を補償し、各抵抗素子群の両端部に一定の電圧を印可することができる。
【００１６】
従って、同一の抵抗素子群における各抵抗素子の抵抗値が均一であれば、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも良好なＤ／Ａ変換が可能となる。例えば、より高精度なＤ／Ａ変換機能が要求される場合では、抵抗ストリングを構成する抵抗素子の数が多くなるので、抵抗ストリングを構成する全ての抵抗素子を１回のショットのレーザ光照射によって均一にアニーリングすることは困難となるが、本発明はそのような場合に特に有用である。
【００１７】
尚、各抵抗素子群に接続された補助抵抗素子の抵抗値は、それらの値を実質上同一とした場合に、各抵抗素子群の抵抗値が、Ｄ／Ａ変換回路の機能上同一とみなせる程度（即ち、抵抗素子群を構成する複数の抵抗素子の合成抵抗値を無視できる程度）に十分小さくすることが必要である。
【００１８】
上記Ｄ／Ａ変換回路の製造方法においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子を設ける過程は、補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された補助抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化させる過程を含む構成とした。
【００１９】
これによれば、補助抵抗素子の形成の際に、線状レーザ光の所定のレーザ光照射領域内に配置された全ての補助抵抗素子の形成部位（即ち、半導体素子膜において各補助抵抗素子を形成するべくパターニングされる部位）は、同一のショットにより均一の照射エネルギで照射されるので、全ての補助抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、同一の抵抗値を有する補助抵抗素子を容易に形成可能となる。また、補助抵抗素子を他の抵抗素子やスイッチ素子等と同一の半導体素子膜上に形成可能なので、Ｄ／Ａ変換回路をより小型化できる。
【００２０】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、互いに平行になるように配置され、線状レーザ光照射のスキャン方向と抵抗素子の形成部位の各々が平行である構成とした。
【００２１】
これによれば、各抵抗素子の長手方向に垂直な方向（即ち、抵抗ストリングの長手方向）において、抵抗ストリングのサイズを小さくすることができるので、抵抗ストリングを構成する複数の抵抗素子を所定のレーザ光照射領域内に容易に配置することが可能となり、結果として、Ｄ／Ａ変換回路をより小型化可能となる。
【００２２】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程を有する構成とした。
【００２３】
これによれば、抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての抵抗素子の形成部位は、１回のショットにより均一の照射エネルギで照射されるので、抵抗ストリングの抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、各抵抗素子間の相対精度が向上して、スイッチ素子を介して各接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でもデータ反転等の問題が生じることなく良好なＤ／Ａ変換が可能となる。
【００２４】
また、本発明のＤ／Ａ変換回路の製造方法は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、直列に接続された複数の抵抗素子の形成部位を、抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程と、複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００２５】
これによれば、抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての抵抗素子の形成部位は、１回のショットによる均一の照射エネルギで照射されるので、同一の抵抗素子群を構成する全ての抵抗素子は均一に結晶化され、抵抗値のばらつきを防止できる。
【００２６】
また、各抵抗素子群において、直列に接続された複数の抵抗素子には、それらの合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子が並列に接続されるので、各抵抗素子群の両端部の間の抵抗値は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された実質上同一の値とするので、各抵抗素子群の両端部の間の抵抗値は概ね同一の値とすることができる。つまり、各抵抗素子群は、異なるショットにより異なる照射エネルギによって照射されるので、各抵抗素子群を構成する複数の抵抗素子の合成抵抗値は互いに異なる場合もあるが、補助抵抗素子によってそのような各抵抗素子群間の抵抗値の相違を補償し、各抵抗素子群の両端部に一定の電圧を印可することができる。
【００２７】
従って、同一の抵抗素子群における各抵抗素子の抵抗値が均一であれば、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも良好なＤ／Ａ変換が可能となる。
上記Ｄ／Ａ変換回路の製造方法においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子を設ける過程は、補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、レーザ光照射領域内に配置された補助抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化させる過程を含む構成とした。
【００２８】
これによれば、補助抵抗素子の形成の際に、正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光の照射領域内に配置された全ての補助抵抗素子の形成部位は、１回のショットにより均一の照射エネルギで照射されるので、全ての補助抵抗素子は均一に結晶化されて抵抗値のばらつきを防止できる。従って、同一の抵抗値を有する補助抵抗素子を容易に形成可能となる。
また、補助抵抗素子を他の抵抗素子やスイッチ素子等と同一の半導体素子膜上に形成可能なので、Ｄ／Ａ変換回路をより小型化できる。
【００２９】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、互いに平行である構成とした。
【００３０】
これによれば、各抵抗素子の長手方向に垂直な方向において、抵抗ストリングのサイズを小さくすることができるので、抵抗ストリングを構成する複数の抵抗素子を所定のレーザ光照射領域内に容易に配置することが可能となり、結果として、Ｄ／Ａ変換回路をより小型化可能となる。
【００３１】
上記Ｄ／Ａ変換回路の製造方法においては、抵抗素子の形成部位の各々は、同一形状になるように配置される構成とした。
【００３２】
これによれば、抵抗ストリングを構成する複数の抵抗素子をレーザ光の照射領域内に容易に配置することが可能となる。
【００３３】
本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、抵抗ストリングを構成する全ての抵抗素子の形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されている構成とした。
【００３４】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、線状レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、直列に接続された複数の抵抗素子の形成部位は、抵抗素子群毎に異なるレーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されており、抵抗素子群の各々対して並列に接続された補助抵抗素子を有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００３５】
上記Ｄ／Ａ変換回路においては、補助抵抗素子は、レーザ光照射により結晶化された薄膜素子であって、補助抵抗素子の全ての形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された補助抵抗素子の形成部位は、同一のショットのレーザ光照射により結晶化されている構成とした。
【００３６】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、互いに平行であって、線状レーザ光照射のスキャン方向と抵抗素子の形成部位の各々が平行である構成とした。
【００３７】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、抵抗ストリングを構成する全ての抵抗素子の形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されている構成とした。
【００３８】
また、本発明のＤ／Ａ変換回路は、基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、複数の抵抗素子は、レーザ光照射により結晶化された薄膜素子であるＤ／Ａ変換回路であって、直列に接続された複数の抵抗素子の形成部位は、抵抗素子群毎に異なるレーザ光照射領域内に配置されており、レーザ光照射領域内に配置された抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されており、抵抗素子群の各々対して並列に接続された補助抵抗素子を有し、補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された抵抗素子群の合成抵抗値に比べて十分小さい構成とした。
【００３９】
上記Ｄ／Ａ変換回路においては、補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、補助抵抗素子の全ての形成部位は、レーザ光照射領域内に配置されており、レーザ光照射領域内に配置された補助抵抗素子の形成部位は、１つのショットのレーザ光照射により結晶化されている構成とした。
【００４０】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、互いに平行である構成とした。
【００４１】
また、上記Ｄ／Ａ変換回路においては、抵抗素子の形成部位の各々は、同一形状である構成とした。
【００４２】
また、上記Ｄ／Ａ変換回路においては、複数の抵抗素子の各々は、同一の抵抗値を有する金属配線により互いに接続されている構成とした。
【００４３】
これによれば、各抵抗素子の抵抗値が小さい場合でも、各抵抗素子を相互に接続する金属配線の抵抗値の影響を受けることなく良好なデータ処理が可能となる。
【００４４】
尚、線状レーザ光とは、照射面において長さ１００ｍｍ以上の線状となるように光学系にて成形されたものである。尚、ここでいう「線状」は、厳密な意味で「線」を意味しているものではなく、アスペクト比の大きい長方形（若しくは長楕円形又はそれに近似の形状）を意味する。例えば、アスペクト比が２以上（好ましくは、１０〜１００００）のものを指すが、照射面における形状が矩形状であるレーザ光も含まれることに変わりはない。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。
【００４６】
図１は、本発明の一実施例によるＤＡＣの概略構成を示す図である。本実施例では、便宜上３ビットのＤＡＣを例に説明するが、より大きいビット数でも同様に扱うことができる。このＤＡＣ１０は、基準電源Ｖrと基準電源Ｖsとの間に直列に接続された複数の抵抗素子Ｒ１〜Ｒ７からなる抵抗ストリング１１と、それらの抵抗素子の各接続点Ｔ０〜Ｔ７から電位を取り出すための複数のスイッチ素子Ｓ０〜Ｓ１３からなるスイッチアレイ１２とを備える。尚、従来のＤＡＣが有する他の構成要素（例えば、スイッチ素子の制御回路、増幅回路、及び入力端子等）については省略してある。また、スイッチアレイ１２に含まれるスイッチ素子Ｓ０〜Ｓ１３は、ツリー構造を有するが、これに限らず種々の構成が可能である。スイッチ素子としては、例えば、ＭＯＳＦＥＴなどを用いることができる。
【００４７】
このＤＡＣ１０では、従来のＤＡＣと同様に、デジタル入力に基づき適切に選択されたスイッチ素子Ｓ０〜Ｓ１３がオン／オフ（ＯＮ／ＯＦＦ）制御され、接続点Ｔ０〜Ｔ７の電位がアナログ出力部Ｖｏｕｔに出力されることで、対応するアナログ出力が得られる。
【００４８】
図２は、図１に示す抵抗ストリングの構成の詳細を示す図である。ポリシリコンからなる抵抗素子Ｒ１〜Ｒ７の各々には、コンタクトホール１６が設けられ、Ａｌ配線（Ａｌ電極）１７によって互いに接続されている。
【００４９】
このような抵抗ストリング１１の製造方法について簡単に説明する。ここで、抵抗ストリング１１を構成する各抵抗素子Ｒ１〜Ｒ７は、半導体薄膜の所定の領域をレーザ光照射により結晶化することで形成されるが、本明細書中に特に明記する他は、通常のＴＦＴ（thin film transistor）の形成と同様の方法で行うことが可能である。また、スイッチ素子Ｓ０〜Ｓ１３についても同様である。
【００５０】
まず、各抵抗素子Ｒ１〜Ｒ７の形成部位（即ち、半導体素子膜において各抵抗素子を形成するべくパターニングされる部位）が配置される。ここで、各抵抗素子Ｒ１〜Ｒ７の形成部位は、概ね矩形状をなすが、抵抗ストリング１１の長手方向（ここでは、２つの基準電源Ｖr及びＶsを結ぶ方向）のサイズを小さくするために、各形成部位の長手方向が互いに平行になるように並列配置される。このような配置によって、より多くの抵抗素子の形成部位を、所定の線状レーザ光照射領域１９に収めるように配置することが可能となる。
【００５１】
次に、線状レーザ光照射領域内に配置された抵抗素子Ｒ１〜Ｒ７の形成部位に対して同一のショット（即ち、上述のように１つの場所には位置をずらしながら複数回の線状レーザ光照射が行われるが、各線状レーザ光照射において、全ての形成部位に概ね均一の照射が可能なショット）により線状レーザ光照射を行う。
これにより、全ての抵抗素子が均一に結晶化され、形成された抵抗素子は、十分な相対精度を確保することができる。尚、Ａｌ配線１７の各々を同一の抵抗値を有するように構成することで、各抵抗素子Ｒ１〜Ｒ７の抵抗値が小さい場合でも、Ａｌ配線１７の抵抗値の影響を受けることなく良好なデータ処理が可能となる。
【００５２】
このように、線状レーザ光を用いてレーザ光照射領域内の抵抗素子の形成部位に対して同一のショットによるレーザ光照射を行うことができるが、レーザ光の照射特性（照射領域の形状及びサイズ等を含む）は、使用するレーザ光装置固有のものであるため、均一に結晶化される抵抗ストリングの抵抗素子の構成は、図２に示したものに限定されるものではない。
【００５３】
そこで、上記線状レーザ光の代りに正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光を用いた例を次に示す。この面状レーザ光は、アスペクト比の小さい四角形（例えば、アスペクト比が１以上２未満のもの）の照射領域を有する。図３は、図１に示すＤＡＣの抵抗ストリングの変更例である。この抵抗ストリング５１１は、複数の折り返し部を介して直列に接続された複数の抵抗素子Ｒ１１〜Ｒ２６からなり、それらの抵抗素子Ｒ１１〜Ｒ２６は面状レーザ光の照射領域（以下、面状レーザ光照射領域）５１９に収まるように配置されている。
【００５４】
従って、この抵抗ストリング５１１の製造の際には、全ての抵抗素子Ｒ１１〜Ｒ２６の形成部位は、１回のショットのレーザ光照射により結晶化される。これにより、全ての抵抗素子Ｒ１１〜Ｒ２６が均一に結晶化され、形成された抵抗素子Ｒ１１〜Ｒ２６は、十分な相対精度を確保することができる。
【００５５】
図４は、図１に示したＤＡＣの入出力特性を示す図である。図に示すように、デジタル入力に対してアナログ出力の電圧の十分な直線性が達成されていることがわかる。
【００５６】
上記のような抵抗素子の配置によって、線状レーザ光を用いた場合には、抵抗ストリング１１は所定の線状レーザ光照射領域１９に収まり、また、線状レーザ光を用いた場合には、抵抗ストリング５１１は面状レーザ光照射領域５１９に収まるので、それらを構成する全ての抵抗素子は、同一のショット若しくは１回のショットのレーザ光照射によって結晶化可能である。しかしながら、より高精度のデータ処理が要求されるＤＡＣでは、抵抗ストリングを構成する抵抗素子の数が増加するので、同一のショット若しくは１回のショットでレーザ光照射可能な領域に全ての抵抗素子を配置することが困難な場合もある。このような場合、次のようなＤＡＣの構成並びに各抵抗素子の結晶化の方法を用いることができる。
【００５７】
図５は、本発明の別の実施例によるＤＡＣの概略構成を示す図である。このＤＡＣ１１０は、基準電源Ｖrと基準電源Ｖsとの間において、複数の折り返し部を介して直列に接続された複数の抵抗素子群ＲＧ１〜ＲＧ４を有する抵抗ストリング１１１を備える。また、この抵抗ストリング１１１では、その抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子に対し、複数の補助抵抗素子ＲＢ１〜ＲＢ４が各々並列に接続される。尚、ＤＡＣ１１０は、図１の場合と同様にスイッチアレイを備え、また、従来のＤＡＣが有する他の構成要素を有するものであるが、それらについては省略してある。
【００５８】
ここで、各抵抗素子群ＲＧ１〜ＲＧ４は、線状レーザ光照射領域１９１〜１９４に、また、補助抵抗素子ＲＢ１〜ＲＢ４は、線状レーザ光照射領域１９５にそれぞれ収まるように配置されている。また、補助抵抗素子ＲＢ１〜ＲＢ４は、同一の抵抗値を有し、且つ、その抵抗値は、それらが接続された抵抗素子群ＲＧ１〜ＲＧ４の合成抵抗値（即ち、抵抗素子群を構成する複数の抵抗素子の合成抵抗値）に比べて十分小さい。代表的には、抵抗素子群の合成抵抗値と補助抵抗素子の抵抗値との比は、１０：１以上である。
【００５９】
上記ＤＡＣ１１０によれば、各抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子には、その合成抵抗値に比べて十分小さな抵抗値を有する補助抵抗素子ＲＢ１〜ＲＢ４が並列に接続されるので、各抵抗素子群ＲＧ１〜ＲＧ４の両端部の間の抵抗値（即ち、直列に接続された複数の抵抗素子と、それらに並列に接続された補助抵抗素子との合成抵抗値）は、実質上補助抵抗素子の抵抗値によって定まる。また、各補助抵抗素子の抵抗値を予め保証された同一の値とするので、各抵抗素子群ＲＧ１〜ＲＧ４の両端部の間の抵抗値は、概ね同一の値とすることができる。更に、同一の抵抗素子群における各抵抗素子の抵抗値は均一であるので、図４に示した場合と同様に、各抵抗素子の接続点から取り出される出力電圧の十分な直線性が確保され、より高精度なＤ／Ａ変換が可能となる。
【００６０】
尚、本実施例では、各補助抵抗素子ＲＧ１〜ＲＧ４を他の抵抗素子やスイッチアレイと同様に同一の半導体薄膜上に形成した例を示したが、これに限らず、補助抵抗を半導体薄膜上とは異なる外部に外付け部品として設けることができる。
この場合、各補助抵抗の抵抗値を予め保証された同一の値とすることが容易となる。
【００６１】
上記抵抗ストリング１１１の製造においては、まず、抵抗素子群ＲＧ１〜ＲＧ４を構成する複数の抵抗素子の形成部位が配置される。これらの配置については、図１の場合と概ね同様であるが、本実施例の場合では、同一の抵抗素子群を構成する全ての抵抗素子の形成部位が、所定の線状レーザ光照射領域１９１〜１９４に収まるように配置される。また、抵抗素子群ＲＧ１〜ＲＧ４を構成する直列に接続された複数の抵抗素子に対し、各々並列に接続されるように複数の補助抵抗素子ＲＢ１〜ＲＢ４の形成部位が、所定の線状レーザ光照射領域１９５に収まるように配置される。
【００６２】
次に、各線状レーザ光照射領域１９１〜１９４に配置された各抵抗素子群ＲＧ１〜ＲＧ４の形成部位に対して、レーザ光を一定方向（図５の矢印の方向）にスキャンしながら、同一のショットにより線状レーザ光照射を行う。同様に、補助抵抗素子ＲＢ１〜ＲＢ４の形成部位に対して同一のショットにより線状レーザ光照射を行う。
【００６３】
尚、図５に示す抵抗素子群ＲＧ１〜ＲＧ４及び補助抵抗素子ＲＢ１〜ＲＢ４の配置は、あくまで例示であり、少なくとも上記目的を達成可能なように互いに接続される限りにおいて、種々の変更が可能である。また、上述のように補助抵抗を外付け部品として用いる場合には、補助抵抗素子ＲＢ１〜ＲＢ４の形成過程は省略され得る。
【００６４】
このように、線状レーザ光を用いてレーザ光照射領域内の抵抗素子の形成部位に対して同一のショットによるレーザ光照射を行うことができるが、レーザ光の照射特性は、使用するレーザ光照射装置固有のものであるため、均一に結晶化される抵抗ストリングの抵抗素子の構成は、図５に示したものに限定されるものではない。
【００６５】
そこで、上記線状レーザ光の代りに正方形又はそれに近い長方形の領域を１回のショットで結晶化可能な面状レーザ光を用いた例を次に示す。図６は、図５に示すＤＡＣの抵抗ストリングの変更例である。この抵抗ストリング６１１は、複数の折り返し部を介して直列に接続された複数の抵抗素子群ＲＧ１１〜ＲＧ１４を有する。また、この抵抗ストリング６１１では、その抵抗素子群ＲＧ１１〜ＲＧ１４を構成する直列に接続された複数の抵抗素子に対し、複数の補助抵抗素子ＲＢ１１〜ＲＢ１４が各々並列に接続される。
【００６６】
ここで、各抵抗素子群ＲＧ１１〜ＲＧ１４は、面状レーザ光照射領域６９１〜６９４に、また、補助抵抗素子ＲＢ１１〜ＲＢ１４は、面状レーザ光照射領域６９５にそれぞれ収まるように配置されている。従って、この抵抗ストリング６１１の製造の際には、各抵抗素子群ＲＧ１１〜ＲＧ１４の抵抗素子並びに補助抵抗素子ＲＢ１１〜ＲＢ１４の形成部位は、それぞれ１回のショットのレーザ光照射により結晶化される。これにより、各抵抗素子群ＲＧ１１〜ＲＧ１４の全ての抵抗素子並びに補助抵抗素子ＲＢ１１〜ＲＢ１４がそれぞれ均一に結晶化される。
【００６７】
図７は、図５に示した補助抵抗素子の変更例を示す図である。ここでは、図５に示した４つの補助抵抗素子ＲＢ１〜ＲＢ４に代えて、２つの抵抗がそれぞれ並列に配置された４組の補助抵抗素子（ＲＢ２１，ＲＢ２２）、（ＲＢ２３，ＲＢ２４）、（ＲＢ２５，ＲＢ２６）、及び（ＲＢ２７，ＲＢ２８）を用いた構成をとる。図５の場合と同様に、これらの補助抵抗素子は、それぞれの端子（Ｔ２１，Ｔ２２）、（Ｔ２３，Ｔ２４）、（Ｔ２５，Ｔ２６）、及び（Ｔ２７，Ｔ２８）を介して、互いに直列に接続され、また、各抵抗素子群ＲＧ１〜ＲＧ４に対しては各々並列に接続される。補助抵抗素子ＲＢ２１〜ＲＢ２８は、概ね同一の抵抗値を有し、且つ、その抵抗値は、接続される抵抗素子群の合成抵抗値に比べて十分小さい。これにより、各組を構成する補助抵抗素子の抵抗値に多少の製造誤差が生じた場合でも、合成抵抗の平均化の効果によって抵抗値（合成抵抗）をより高精度化できる。
【００６８】
尚、上述の補助抵抗素子ＲＢ１〜ＲＢ４の場合と同様に、補助抵抗素子ＲＢ２１〜ＲＢ２８を所定の線状レーザ光照射領域に収まるようにそれぞれ配置し、同一のショットの線状レーザ光照射で形成することが可能である。また、各組を構成する補助抵抗素子の数を更に増やして平均化の効果を高めることもできる。
【００６９】
以上のような本発明のＤＡＣの構成及びその製造方法は、この種のＤＡＣを内蔵可能な半導体装置にも適用することができる。ここで、本明細書において「半導体装置」とは、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、半導体回路及びそれらを内蔵する電子機器全般を含むものである。図８（Ａ）〜（Ｇ）には、本発明のＤＡＣを備えた電子機器の一例を示す。図に示すように、そのような電子機器には、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、モバイルコンピュータ、時計、及び携帯電話などが含まれる。本発明のＤＡＣは、例えば、各装置の音声出力部に用いることができる。図９には、本発明のＤＡＣを用いたオーディオシステムの実施例を示す。オーディオシステム９００にはデジタルオーディオ信号が入力される。この信号はデジタル信号処理回路９０１によって、デジタル信号処理される。処理の内容は、圧縮、伸張フィルタリングなどであるがこれには限定されない。その後、本発明のＤＡＣ９０２によってアナログに変換される。そして、アナログアンプ９０３によって増幅され、スピーカ９０４を駆動する。尚、上記のような電子機器では、表示部として主に液晶材料を用いるが、必ずしもこれに限らず、同様の表示機能を有するものであれば当業者に周知の他の構成も可能である。
【００７０】
【発明の効果】
このように、本発明によれば、抵抗ストリングを構成する抵抗素子の抵抗値の相対精度を向上させることができる。結果として、ＤＡＣにおいて、デジタル入力に対して各抵抗素子の接続点から取り出されるアナログ出力電圧の十分な直線性が確保され、より大きなビット数のデータを処理する場合でも高精度なデータ処理が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＤＡＣの構成を示す模式図
【図２】図１に示すＤＡＣの抵抗ストリングの構成の詳細を示す図
【図３】図１に示すＤＡＣの抵抗ストリングの変更例を示す図
【図４】図１に示すＤＡＣの入出力特性を示す図
【図５】本発明の別の実施例によるＤＡＣの構成を示す模式図
【図６】図５に示すＤＡＣの抵抗ストリングの変更例を示す図
【図７】図５に示すＤＡＣの補助抵抗素子の変更例を示す図
【図８】本発明のＤＡＣを備えた電子機器の一例を示す図
【図９】本発明のＤＡＣを用いたオーディオシステムの一例
【図１０】従来のＤＡＣの構成を示す模式図
【図１１】従来の抵抗ストリング型ＤＡＣにおける抵抗ストリングの構成を示す模式図
【図１２】レーザ光照射よって半導体膜上に抵抗素子を形成する方法を示す模式図
【図１３】図１２に示すＤＡＣの入出力特性を示す図
【符号の説明】
１０、１１０ Ｄ／Ａ変換回路（ＤＡＣ）
１１、１１１、５１１、６１１ 抵抗ストリング
１２ スイッチアレイ
１６ コンタクトホール
１７ Ａｌ配線
１９、１９１−１９５ 線状レーザ光照射領域
５１９、６９１−６９５ 面状レーザ光照射領域
Ｒ１−Ｒ７、Ｒ１１−Ｒ２６ 抵抗素子
ＲＢ１−ＲＢ４、ＲＢ１１−ＲＢ１４、ＲＢ２１−ＲＢ２８ 補助抵抗素子
ＲＧ１−ＲＧ４、ＲＧ１１−ＲＧ１４ 抵抗素子群
Ｓ１−Ｓ１３ スイッチ素子
Ｔ１−Ｔ７ 接続点
Ｖｒ、Ｖｓ 基準電源
Claims (18)
- 基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、
前記抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ結晶化により結晶化する過程を有することを特徴とするＤ／Ａ変換回路の製造方法。 - 基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、前記複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、
前記直列に接続された複数の抵抗素子の形成部位を、前記抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化する過程と、
前記複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、
前記補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された前記抵抗素子群の合成抵抗値に比べて十分小さいことを特徴とするＤ／Ａ変換回路の製造方法。 - 前記補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、前記補助抵抗素子を設ける過程は、前記補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、前記レーザ光照射領域内に配置された補助抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化させる過程を含むことを特徴とした請求項２に記載のＤ／Ａ変換回路の製造方法。
- 前記抵抗素子の形成部位の各々は、互いに平行になるように配置され、前記線状レーザ光照射のスキャン方向と前記抵抗素子の形成部位の各々が平行であることを特徴とした請求項１乃至請求項３のいずれか一項に記載のＤ／Ａ変換回路の製造方法。
- 基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、
前記抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程を有することを特徴とするＤ／Ａ変換回路の製造方法。 - 基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、前記複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路の製造方法であって、
前記直列に接続された複数の抵抗素子の形成部位を、前記抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程と、
前記複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、
前記補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された前記抵抗素子群の合成抵抗値に比べて十分小さいことを特徴とするＤ／Ａ変換回路の製造方法。 - 前記補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、前記補助抵抗素子を設ける過程は、前記補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、前記レーザ光照射領域内に配置された補助抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化させる過程を含むことを特徴とする請求項６に記載のＤ／Ａ変換回路の製造方法。
- 前記抵抗素子の形成部位の各々は、互いに平行であることを特徴とする請求項１乃至請求項７のいずれか一項に記載のＤ／Ａ変換回路の製造方法。
- 前記抵抗素子の形成部位の各々は、同一形状になるように配置されることを特徴とする請求項１乃至請求項８のいずれか一項に記載のＤ／Ａ変換回路の製造方法。
- 基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路を内蔵した半導体装置の製造方法であって、
前記抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ結晶化により結晶化する過程を有することを特徴とするＤ／Ａ変換回路を内蔵した半導体装置の製造方法。 - 基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、前記複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、線状レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路を内蔵した半導体装置の製造方法であって、
前記直列に接続された複数の抵抗素子の形成部位を、前記抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化する過程と、
前記複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、
前記補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された前記抵抗素子群の合成抵抗値に比べて十分小さいことを特徴とするＤ／Ａ変換回路を内蔵した半導体装置の製造方法。 - 前記補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、前記補助抵抗素子を設ける過程は、前記補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、前記レーザ光照射領域内に配置された補助抵抗素子の形成部位を同一のショットのレーザ光照射により結晶化させる過程を含むことを特徴とする請求項１１に記載のＤ／Ａ変換回路を内蔵した半導体装置の製造方法。
- 前記抵抗素子の形成部位の各々は、互いに平行であって、前記線状レーザ光照射のスキャン方向と前記抵抗素子の形成部位の各々が平行であることを特徴とした請求項１０乃至請求項１２のいずれか一項に記載のＤ／Ａ変換回路を内蔵した半導体装置の製造方法。
- 基準電圧間に直列に接続された複数の抵抗素子からなる抵抗ストリングと、前記複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路を内蔵した半導体装置の製造方法であって、
前記抵抗ストリングを構成する全ての抵抗素子の形成部位を、レーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程を有することを特徴とするＤ／Ａ変換回路を内蔵した半導体装置の製造方法。 - 基準電圧間に直列に接続された複数の抵抗素子群からなる抵抗ストリングと、前記複数の抵抗素子群を構成する直列に接続された複数の抵抗素子の各接続点に接続された複数のスイッチ素子とを有し、前記複数の抵抗素子は、レーザ光照射により結晶化される薄膜素子であるＤ／Ａ変換回路を内蔵した半導体装置の製造方法であって、
前記直列に接続された複数の抵抗素子の形成部位を、前記抵抗素子群毎に異なるレーザ光照射領域内に配置する過程と、
前記レーザ光照射領域内に配置された抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化する過程と、
前記複数の抵抗素子群の各々対して並列に接続された補助抵抗素子を設ける過程とを有し、
前記補助抵抗素子の各々は、同一の抵抗値を有し、その抵抗値は、各補助抵抗素子が接続された前記抵抗素子群の合成抵抗値に比べて十分小さいことを特徴とするＤ／Ａ変換回路を内蔵した半導体装置の製造方法。 - 前記補助抵抗素子は、レーザ光照射により結晶化される薄膜素子であり、前記補助抵抗素子を設ける過程は、前記補助抵抗素子の全ての形成部位を、レーザ光照射領域内に配置する過程と、前記レーザ光照射領域内に配置された補助抵抗素子の形成部位を１つのショットのレーザ光照射により結晶化させる過程を含むことを特徴とする請求項１５に記載のＤ／Ａ変換回路を内蔵した半導体装置の製造方法。
- 前記抵抗素子の形成部位の各々は、互いに平行であることを特徴とした請求項１０乃至請求項１６のいずれか一項に記載のＤ／Ａ変換回路を内蔵した半導体装置の製造方法。
- 前記抵抗素子の形成部位の各々は、同一形状であることを特徴とする請求項１０乃至請求項１７のいずれか一項に記載のＤ／Ａ変換回路を内蔵した半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003108667A JP4511803B2 (ja) | 2003-04-14 | 2003-04-14 | Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法 |
| EP04008875A EP1469507A3 (en) | 2003-04-14 | 2004-04-14 | D/A converter circuit, semiconductor device incorporating the D/A converter circuit, and manufacturing method of these |
| US10/823,745 US7064023B2 (en) | 2003-04-14 | 2004-04-14 | D/A converter circuit, semiconductor device incorporating the D/A converter circuit, and manufacturing method of them |
| US11/432,349 US7615824B2 (en) | 2003-04-14 | 2006-05-12 | D/A converter circuit, semiconductor device incorporating the D/A converter circuit, and manufacturing method of them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003108667A JP4511803B2 (ja) | 2003-04-14 | 2003-04-14 | Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319613A JP2004319613A (ja) | 2004-11-11 |
| JP4511803B2 true JP4511803B2 (ja) | 2010-07-28 |
Family
ID=32905983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003108667A Expired - Fee Related JP4511803B2 (ja) | 2003-04-14 | 2003-04-14 | Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7064023B2 (ja) |
| EP (1) | EP1469507A3 (ja) |
| JP (1) | JP4511803B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109912A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置 |
| US8384157B2 (en) * | 2006-05-10 | 2013-02-26 | International Rectifier Corporation | High ohmic integrated resistor with improved linearity |
| US8363365B2 (en) * | 2008-06-17 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8829946B2 (en) | 2008-09-30 | 2014-09-09 | Infineon Technologies Austria Ag | Circuit for driving a transistor dependent on a measurement signal |
| US8299820B2 (en) * | 2008-09-30 | 2012-10-30 | Infineon Technologies Austria Ag | Circuit including a resistor arrangement for actuation of a transistor |
| JP6472298B2 (ja) * | 2015-03-30 | 2019-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の測定方法 |
| US20190371725A1 (en) * | 2018-06-01 | 2019-12-05 | Qualcomm Incorporated | On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation |
| KR20230146394A (ko) * | 2022-04-12 | 2023-10-19 | 삼성전자주식회사 | 반도체 메모리 장치의 액티브 저항 어레이 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167016A (ja) * | 1991-12-17 | 1993-07-02 | Sony Corp | 半導体装置及びその製造方法 |
| JPH07302907A (ja) * | 1994-04-28 | 1995-11-14 | A G Technol Kk | アクティブマトリクス表示素子およびその製造方法 |
| JPH0823105A (ja) * | 1994-05-02 | 1996-01-23 | Sony Corp | 表示用半導体チップの製造方法 |
| JPH08148423A (ja) * | 1994-11-18 | 1996-06-07 | Mitsubishi Electric Corp | レーザアニーリング方法 |
| JPH08167847A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | ディジタルアナログ変換器 |
| JPH09293687A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法 |
| JPH1013230A (ja) * | 1996-06-27 | 1998-01-16 | Nec Ic Microcomput Syst Ltd | Ａ／ｄ変換器 |
| JPH11125839A (ja) * | 1997-10-24 | 1999-05-11 | Mitsubishi Electric Corp | 液晶表示装置、液晶パネル、ｌｃｄドライバ、並びにポリシリコン薄膜トランジスタの製造方法、およびレーザアニール装置 |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117613A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5365875A (en) | 1991-03-25 | 1994-11-22 | Fuji Xerox Co., Ltd. | Semiconductor element manufacturing method |
| KR100269350B1 (ko) | 1991-11-26 | 2000-10-16 | 구본준 | 박막트랜지스터의제조방법 |
| CN1088002A (zh) | 1992-11-16 | 1994-06-15 | 东京电子株式会社 | 制造液晶显示器基板及评价半导体晶体的方法与装置 |
| US5624851A (en) * | 1993-03-12 | 1997-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized |
| US5589406A (en) * | 1993-07-30 | 1996-12-31 | Ag Technology Co., Ltd. | Method of making TFT display |
| KR100299292B1 (ko) * | 1993-11-02 | 2001-12-01 | 이데이 노부유끼 | 다결정실리콘박막형성방법및그표면처리장치 |
| KR100321541B1 (ko) | 1994-03-09 | 2002-06-20 | 야마자끼 순페이 | 능동 매트릭스 디스플레이 장치의 작동 방법 |
| JP3349355B2 (ja) * | 1996-08-19 | 2002-11-25 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
| US5977897A (en) | 1996-12-31 | 1999-11-02 | Lucent Technologies Inc. | Resistor string with equal resistance resistors and converter incorporating the same |
| JP3088393B2 (ja) * | 1998-11-04 | 2000-09-18 | 日本電気アイシーマイコンシステム株式会社 | 抵抗ストリング型ｄ／ａ変換器 |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6420988B1 (en) | 1998-12-03 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Digital analog converter and electronic device using the same |
| TW457553B (en) * | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
| TW468269B (en) | 1999-01-28 | 2001-12-11 | Semiconductor Energy Lab | Serial-to-parallel conversion circuit, and semiconductor display device employing the same |
| JP4403599B2 (ja) * | 1999-04-19 | 2010-01-27 | ソニー株式会社 | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 |
| TW521223B (en) | 1999-05-17 | 2003-02-21 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
| US6750835B2 (en) | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US6702407B2 (en) * | 2000-01-31 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Color image display device, method of driving the same, and electronic equipment |
| TW525138B (en) | 2000-02-18 | 2003-03-21 | Semiconductor Energy Lab | Image display device, method of driving thereof, and electronic equipment |
| US7301520B2 (en) | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
| CN101163887B (zh) | 2005-02-26 | 2013-05-22 | 英格索尔-兰德公司 | 用于在停止期间控制变速压缩机的系统和方法 |
-
2003
- 2003-04-14 JP JP2003108667A patent/JP4511803B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-14 EP EP04008875A patent/EP1469507A3/en not_active Withdrawn
- 2004-04-14 US US10/823,745 patent/US7064023B2/en not_active Expired - Fee Related
-
2006
- 2006-05-12 US US11/432,349 patent/US7615824B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05167016A (ja) * | 1991-12-17 | 1993-07-02 | Sony Corp | 半導体装置及びその製造方法 |
| JPH07302907A (ja) * | 1994-04-28 | 1995-11-14 | A G Technol Kk | アクティブマトリクス表示素子およびその製造方法 |
| JPH0823105A (ja) * | 1994-05-02 | 1996-01-23 | Sony Corp | 表示用半導体チップの製造方法 |
| JPH08148423A (ja) * | 1994-11-18 | 1996-06-07 | Mitsubishi Electric Corp | レーザアニーリング方法 |
| JPH08167847A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | ディジタルアナログ変換器 |
| JPH09293687A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法 |
| JPH1013230A (ja) * | 1996-06-27 | 1998-01-16 | Nec Ic Microcomput Syst Ltd | Ａ／ｄ変換器 |
| JPH11125839A (ja) * | 1997-10-24 | 1999-05-11 | Mitsubishi Electric Corp | 液晶表示装置、液晶パネル、ｌｃｄドライバ、並びにポリシリコン薄膜トランジスタの製造方法、およびレーザアニール装置 |
| JP2001051661A (ja) * | 1999-08-16 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Ｄ／ａ変換回路および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060202241A1 (en) | 2006-09-14 |
| US7615824B2 (en) | 2009-11-10 |
| EP1469507A2 (en) | 2004-10-20 |
| US7064023B2 (en) | 2006-06-20 |
| JP2004319613A (ja) | 2004-11-11 |
| US20040201509A1 (en) | 2004-10-14 |
| EP1469507A3 (en) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424390B2 (en) | Pulse output circuit, shift register and display device | |
| US7615824B2 (en) | D/A converter circuit, semiconductor device incorporating the D/A converter circuit, and manufacturing method of them | |
| US9053985B2 (en) | Semiconductor device having a contact pattern electrically connecting at least three conductive layers | |
| US9136385B2 (en) | Semiconductor device | |
| WO2002047061A1 (fr) | Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier | |
| JP6148227B2 (ja) | アクティブ検出マトリックス用の制御回路のラインをアドレス指定する装置 | |
| US20090096818A1 (en) | Data driver, integrated circuit device, and electronic instrument | |
| JP5465029B2 (ja) | 表示装置および電子機器 | |
| KR101022619B1 (ko) | 화상 표시 장치 | |
| US7365715B2 (en) | Electronic circuit, electronic device and personal computer | |
| KR20030063156A (ko) | 평면표시장치 | |
| JP5025714B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
| JP2852063B2 (ja) | 薄膜トランジスタ回路装置 | |
| JP6691185B2 (ja) | 半導体装置 | |
| JP2005283623A (ja) | 出力回路及び表示駆動装置 | |
| US20040150350A1 (en) | Electronic circuit, display device, and electronic apparatus | |
| Knausz | An Ultra Low Power Digital to Analog Converter Optimized for Small Format LCD Applications | |
| JP2002164511A (ja) | ディジタル・アナログ変換回路および液晶表示装置 | |
| JP2008176057A (ja) | ソースドライバ回路およびそれを用いた電子機器 | |
| JP2000089252A (ja) | マトリクス型表示装置 | |
| JP2009069372A (ja) | アクティブマトリクス基板、液晶表示装置、及び投影表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4511803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |