JP2000089252A - マトリクス型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 駆動能力が高い駆動回路を備えた高精細なマ
トリクス型表示装置を提供する。 【解決手段】 表示画素アレイの周囲に、駆動回路を一
体的に形成したマトリクス型表示装置で、駆動信号出力
最終段のスイッチング素子の容量値を最適化することに
より、駆動回路の駆動能力を向上させる。周辺駆動回路
の最終段の駆動信号の供給を開閉するアナログスイッチ
１０を構成する薄膜トランジスタ１１、１２のチャネル
容量および、コンタクト部容量を利用し、薄膜トランジ
スタ１１、１２を駆動する駆動信号との容量結合により
発生する駆動配線電位上昇を利用し、配線のパルス応答
速度を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は例えば液晶表示装置
などのマトリクス型の表示装置に関し、特に画素のマト
リクスアレイと、これら画素の駆動回路の少なくとも一
部が同一基板上に配設された表示装置に関する。また本
発明は例えば液晶表示装置の走査線駆動回路、信号線駆
動回路などの配線に信号を出力する信号出力回路に関す
る。

【０００２】

【従来の技術】液晶表示装置は、薄型軽量で低電圧駆動
が可能であるため、腕時計、電卓をはじめとし、ワード
プロセッサやパーソナルコンピュータ、小型ゲーム機器
等に広く用いられている。最近では電子手帳などのニー
ズが高まり、携帯用端末機（ＰＤＡ）への需要が拡大し
ている。

【０００３】このため、従来は表示装置周辺部の小型化
（狭額縁化）や低コスト化を狙って、液晶セルの各配線
にＴＡＢなどを介して表示装置駆動用ＩＣを接続してい
た。また、画素回路を作成する工程と同時に、表示領域
の駆動用の回路を一体的に作り込む試みもなされてき
た。特に、熱活性化やＥＬＡ（エキシマ・レーザ・アニ
ール）工程によれば、高い移動度のｐｏｌｙ−ＳｉＴＦ
Ｔが得られる。このため、これらの工程で、周辺駆動回
路一体型の液晶表示装置が作られるようになってきてい
る。

【０００４】一方、表示画面の精細度は、年を追う毎に
上昇していき、周辺駆動回路に要求される動作速度も年
々上昇している。周辺駆動回路の信号書込み能力を高め
るため、スイッチング素子の駆動能力の向上、例えば、
電界効果によるキャリア移動度の向上やしきい値電圧Ｖ
th低減の努力、また、チャネル長が短くても安定した特
性が得られる素子の研究がなされてきた。しかし、スイ
ッチング素子のみの性能向上には限界がある。このた
め、スイッチング素子特性以外の方法による周辺駆動回
路の動作性能向上の手段が求められていた。

【０００５】図１０は、画素−駆動回路一体型の表示装
置の構成の例を概略的に示す図である。画素駆動回路一
体型の液晶表示装置では、表示画素のマトリクスアレイ
部と、これらの画素の駆動回路（走査線駆動回路、信号
線駆動回路など図中点線で囲んだ部分）が同一基板上に
一体的に形成されている。これら駆動回路は、表示画素
部と一括して薄膜半導体プロセスで形成される。表示画
面の面積の大きな表示装置を形成可能とした薄膜半導体
プロセスで形成可能なスイッチング素子は、工程によっ
て、ａ−ＳｉＴＦＴ（アモルファスシリコン薄膜トラン
ジスタ）、ｐｏｌｙ−ＳｉＴＦＴ（多結晶シリコン薄膜
トランジスタ）などが考えられる。

【０００６】ところで、コンピュータなどから送られる
映像信号は、その信号周波数が高いために、これらスイ
ッチング素子を利用した回路のみでの信号処理では追い
つかない。このため、通常、結晶シリコンを使用した回
路での予備処理が必要となる。そこで、映像処理回路で
は、映像信号を表示装置の画素数・表示階調数（補正を
含む）に一致するように、信号処理を行い、表示基板内
回路（図１０点線内回路）ヘ出力している。

【０００７】液晶表示装置の配線に対応した映像信号
（ＲＢＧ配列に対応した信号）が、予備処理回路から表
示基板回路へ入力され、このＲＢＧ階調データと駆動タ
イミング信号を元に、基板駆動信号・液晶駆動信号を発
生させ、マトリクス配置された配線を通して、順次、液
晶へ信号を書き込んでいく。

【０００８】表示基板内のゲート配線を順次走査するゲ
ート走査回路は、クロック信号で制御されたゲート配線
を順次選択するパルスを発生させるシフトレジスタ回路
とシフトレジスタ回路より出力されたパルス信号をもと
に各ゲート配線を駆動するためのバッファ回路より構成
される場合が多い。

【０００９】図３、図４は従来の駆動回路の出力段の回
路構成の例を概略的に示す図である。 図３はバッファ
回路の例であるインバータ回路である。このインバータ
回路では、ゲート配線の電位が所定の時間内に設定され
た信号（電圧）レベルに達するように、インバータ素子
の駆動能力を調整する。インバータ素子の駆動能力は、
インバータを構成するスイッチング素子の基本特性であ
る電界効果移動度μやしきい値電圧Ｖthに依存する。

【００１０】また、インバータ構造がスイッチング素子
の特性上の制約から構成できない場合には、例えば図４
に示すような、アナログスイッチを介して駆動信号電圧
を供給する方法が考えられる。この場合にも、このバッ
ファ回路の配線に対する駆動能力はスイッチング素子の
電界効果移動度μやしきい値電圧Ｖthに大きく依存す
る。

【００１１】バッファ回路による配線駆動能力を高める
方法としては、薄膜トランジスタの設計サイズを変更す
る方法が考えられる。薄膜トランジスタのチャネル長Ｌ
を短くしたり、チャネル幅Ｗを広げれば薄膜トランジス
タの電流供給能力は向上する。しかしながら、チャネル
長を短くすることにより、薄膜トランジスタのスイッチ
特性（ＯＮ／ＯＦＦ比特性）や長期のデバイス信頼性を
低くするという問題がある。また、チャネル幅を広げる
ことは、スイッチング素子自身の容量負荷を上昇させる
ことになる。

【００１２】今後、マトリクス型表示装置の精細度が上
昇し、表示画面を構成する画素数が増加すると、表示画
像の書込み時間がさらに短くなる。このため、周辺回路
を構成するスイッチング素子に要求される駆動能力は、
ますます高くする必要がある。しかしながら、製造技術
の向上をしても、材料性能の限界を超えることはできな
い。したがって、スイッチング素子の性能向上以外の方
法により、駆動能力を高める技術を確立することが求め
られている。

【００１３】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、立上がりの急峻性の高い駆動信号を印加するこ
とができる駆動能力の高い駆動回路を備えたマトリクス
型表示装置を提供することを目的とする。また本発明
は、駆動回路の駆動能力を向上させ、より高精細な表示
を行うことができるマトリクス型表示装置を提供するこ
とを目的とする。

【００１４】

【課題を解決するための手段】このような課題を解決す
るために、本発明のマトリクス型表示装置は以下のよう
な構成を採用したものである。本発明のマトリクス型表
示装置は、マトリクス状に配設された画素と、前記画素
と接続された配線と、前記配線に前記画素を駆動するた
めの信号を供給する供給手段と、前記供給手段と前記配
線との間に介挿され、第１の薄膜トランジスタおよび前
記第１の薄膜トランジスタよりも寄生容量の大きい第２
の薄膜トランジスタとを有するアナログスイッチと、を
具備したことを特徴とする。

【００１５】また本発明の液晶表示装置は、マトリクス
状に配設された画素と、前記画素と接続された配線と、
前記配線に前記画素を駆動するための信号を供給する供
給手段と、前記供給手段と前記配線との間に介挿され、
ゲート電極とコンタクト電極との重なり部分の長さＬ
（Ｃgso ）がチャネル長Ｌ（ｃｈａｎｎｅｌ）よりも大
きい薄膜トランジスタが前記配線と接続したアナログス
イッチと、を具備したことを特徴とする。

【００１６】前記第２の薄膜トランジスタの電界効果移
動度は約１００［ｃｍ² ／Ｖ・ｓ］より小さいものを用
いるようにしてもよい。いわゆるｐｏｌｙ−Ｓｉをチャ
ネル半導体膜に用いた薄膜トランジスタの移動度は約１
００［ｃｍ² ／Ｖ・ｓ］以上である。なお本発明では、
半導体膜が実質的に非単結晶の結晶質シリコンからな
り、電界効果移動度が約１００［ｃｍ² ／Ｖ・ｓ］以上
であるものをｐｏｌｙ−ＳｉＴＦＴという。部分的に多
結晶化していても移動度が約１００［ｃｍ² ／Ｖ・ｓ］
に満たないものはｐｏｌｙ−ＳｉＴＦＴとはいわない。
本発明では移動度が小さく電流供給能力が小さな薄膜ト
ランジスタを用いた場合でも、駆動能力の高い駆動回路
（走査線駆動回路、信号線駆動回路等）を構成すること
ができる。例えばａ−ＳｉＴＦＴの移動度は約１［ｃｍ
² ／Ｖ・ｓ］りも小さい。本発明では、このような薄膜
トランジスタを用いても駆動能力の高い駆動回路を構成
することができる。

【００１７】また本発明の液晶表示装置は、基板上にマ
トリクス状に配置された配線の各交差部に、スイッチン
グ素子が配置され、一方の配線よりこのスイッチング素
子を制御する信号が入力され、直交するもう一方の配線
には、液晶を制御する信号がスイッチング素子に入力さ
れ、このスイッチング素子を通して液晶に信号が入力さ
れる基板と、透明電極が形成された透明基板との間に、
液晶材料が挟持され、スイッチング素子を制御する信号
を順次入力走査し、その走査信号に同期させた液晶制御
信号を一方から入力することで、映像を表示する液晶表
示装置において、順次走査する信号を発生させる駆動回
路、あるいは、液晶駆動用信号を発生させる駆動回路の
最終段回路の信号出力の開閉を制御するアナログスイッ
チの駆動配線側の寄生容量を大きくすることを特徴とす
る。

【００１８】さらに、アナログスイッチ切り替わり時に
変化するスイッチング素子の駆動配線側の電荷量の変化
量ΔＱ１と、駆動される配線の容量の電荷変化量ΔＱ２
がほぼ等しくなるように、スイッチング素子のチャネル
長および、駆動配線側アナログスイッチング素子のコン
タクト部電極面積を決めることが好適である。

【００１９】本発明のマトリクス型表示装置は、駆動回
路の最終段の、走査線あるいは信号線に、走査信号ある
いは表示信号の供給のスイッチングを行うアナログスイ
ッチに負荷容量を意図的に付け加えることにより、信号
の立上がり速度を向上したものである。すなわち、本発
明では信号線の電圧レベルを所定のレベルまでもってい
くのに際し、負荷容量による電圧レベルの変化の寄与を
用いて、その速度を向上している。一般的には、電流供
給能力の大きい薄膜トランジスタを用いたほうが駆動能
力は高くなるが、ある定められた時間ΔＴ内で信号線の
電圧レベルを所定のレベルまでもっていく場合には、負
荷容量の寄与を用いたほうがより高い駆動能力を得るこ
とができる。

【００２０】このため本発明のマトリクス型表示装置で
は、最終段のアナログスイッチを構成する薄膜トランジ
スタに意図的に負荷容量を付加している。この負荷容量
は例えば薄膜トランジスタのゲート電極とコンタクト電
極（ソース電極、ドレイン電極）とのオーバーラップ部
分に構成される容量Ｃgso などにより構成するようにし
てもよい。また、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造の薄膜トランジスタの場合には、ゲ
ート電極とＬＤＤ領域との間に構成される容量を用いる
ようにしてもよい。

【００２１】このような構成を採用することにより、こ
の負荷容量の寄与により配線に印加される電圧レベルの
変化をより急峻なものにすることができる。したがって
駆動能力を向上することができる。特に、高精細なマト
リクス型表示装置では、単位時間あたりにより多くの画
素を駆動しなければならない。このようなマトリクス型
表示装置の駆動回路に本発明を適用することにより、駆
動能力を向上することができる。

【００２２】

【発明の実施の形態】以下に本発明の表示装置について
さらに詳細に説明する。

【００２３】（実施形態１）本発明をマトリクス型表示
装置の一つである液晶表示装置に適用した例を取り上げ
て説明する。薄膜半導体プロセスを用いて作成されたア
レイ基板をもとに本発明の説明を行う。

【００２４】図１は本発明のマトリクス型表示装置が備
える駆動回路の出力段の回路構成の例を概略的に示す図
である。ここでは、走査線駆動回路の最終段のアナログ
スイッチの部分を示した。

【００２５】走査信号の供給源と走査線１３との間に
は、１対の薄膜トランジスタ１１、１２が並列に介挿さ
れている。ここでは薄膜トランジスタ１１をオフ用のス
イッチング素子、薄膜トランジスタ１２をオン用のスイ
ッチング素子としており、薄膜トランジスタ１１、薄膜
トランジスタ１２のドレインへはそれぞれオフ電圧Ｖof
f 、オン電圧Ｖonが供給される。また薄膜トランジスタ
１２へは極性反転回路１４により極性反転した信号が入
力される。そして本発明では薄膜トランジスタ１２の寄
生容量を薄膜トランジスタ１１に比べて大きくしてい
る。図１４はゲート電極とコンタクト電極との重なり部
分の容量をＣgso(i)を説明するための図である。例え
ば、薄膜トランジスタ１１のチャネル幅をＷ1 、チャネ
ル長をＬ1 、ゲート電極とコンタクト電極との重なり部
分の容量をＣgso1とし、薄膜トランジスタ１２のチャネ
ル幅をＷ2 、チャネル長をＬ2 、ゲート電極とコンタク
ト電極との重なり部分の容量をＣgso2とすると、 （Ｃgso2／Ｗ2 ）＞（Ｃgso1／Ｗ1 ） となるようにしている。さらに、 ｛（Ｃgso2／Ｗ2 ）×Ｌ２｝＞｛（Ｃgso1／Ｗ1 ）×Ｌ
１｝ となるようにすることがさらに好ましい。このような構
成を採用することにより、薄膜トランジスタ１２に付加
された容量性負荷の寄与により、走査線に印加される走
査信号の波形の立上がりの急峻性がより高くなる。

【００２６】図１１は走査線駆動回路の構成の例を模式
的に示す図である。この例では走査信号は、例えばシフ
トレジスタなどにより、外部回路から入力されるクロッ
ク（ＣＬＫ）などに基づいて生成される。そして走査信
号の走査線１３への入力制御を行うアナログスイッチ１
０に供給される。薄膜トランジスタ１２へは極性反転回
路１４により極性反転した信号が供給される。

【００２７】このようなアナログスイッチ１０は薄膜半
導体プロセスを用いて、画素の薄膜トランジスタのアレ
イ、走査線駆動回路、信号線駆動回路などと同時に形成
するようにしてもよい。

【００２８】走査線１３から画素内のスイッチング素子
に印加する理想的な信号は、歪みや遅延のない矩形波で
ある。しかしながら走査線１３は無視できない大きさの
負荷を有する。したがって何らかの方法により、走査線
１３に入力する信号の立ち上がりの急峻性を高める必要
がある。本発明では、走査線駆動回路の最終段のスイッ
チング素子である薄膜トランジスタ１２に、容量性負荷
Ｃを接続している。この容量性負荷を接続することによ
り、走査信号が入力された場合に、この負荷容量の電荷
変動が配線駆動信号に重畳されることになる。したがっ
て本発明によれば所定の時間ΔＴ内での信号線電圧レベ
ルの変化の急峻性を高めることができる。

【００２９】図１２は走査線電位レベルの時間変化の様
子を示す図である。ここでは電圧ＶL の配線にレベルＶ
H の走査信号を印加する場合を示している。本発明では
付加した容量Ｃによる電圧上昇ΔＶｃの寄与があるため
に、ΔＴ経過後の電圧レベルは、容量を付加しない場合
と比較して高いものとなっている。このように本発明に
よれば所定の時間ΔＴ内での信号線電圧レベルの変化の
急峻性を高めることができる。

【００３０】ここで、付与する負荷容量値をＣ（通常は
寄生容量Ｃｇｓ２に含まれる）、駆動するべき走査線の
負荷容量をＣｇｌ、薄膜トランジスタ１１、薄膜トラン
ジスタ１２の寄生容量をそれぞれＣｇｓ１、Ｃｇｓ２
（ここでは薄膜トランジスタ１１ををＯＦＦ用、薄膜ト
ランジスタ１２をＯＮ用のスイッチング素子と仮定して
いる）、薄膜トランジスタのゲート電極に入力される走
査信号のパルス高さをΔＶｓｃａｎとし、走査線電位の
変動量をΔＶg （＝Ｖon−Ｖoff ）とすると、好ましい
負荷容量値Ｃは、 ΔＶs （Ｃgs2 ＋Ｃ−Ｃgs1 ）＝ΔＶg （Ｃgl＋Ｃgs2
＋Ｃ−Ｃgs1 ） であるから、 Ｃ＝（ΔＶg ＊Ｃgl）／（ΔＶs −ΔＶg ）−Ｃgs2 ＋
Ｃgs1 が得られる。負荷容量の効果が大きい条件は、計算され
る好ましい負荷容量値Ｃが小さくなるように、右辺のパ
ラメータを設定することにほかならない。例えば、駆動
される走査線の容量値が小さければ、付与する負荷容量
が小さくても、カップリングによる信号電位の上昇を大
きくすることができる。しかしながら駆動回路の電源電
圧の関係より、ΔＶｓ＞＞ΔＶｇとすることは困難であ
る。また薄膜トランジスタの長期信頼性を高める目的か
らは相反する電圧設定となるから、ΔＶｓ＞＞ΔＶｇと
いう設定は合理的ではない。このためにはＣｇｓ２を大
きくすればよいが、Ｃｇｓ２を大きくする方法として
は、スイッチング素子のチャネル長Ｌ、チャネル幅Ｗを
大きくすることで、寄生容量を大きくすることができ
る。

【００３１】通常、駆動能力を高めるためには、チャネ
ル長を短くすることで電流量を増加させるが、デバイス
へのストレスが大きいために、特性劣化が避けられなく
なくなる。このため、チャネル長Ｌはできるだけ長くし
た方が、素子の信頼性を高めることができる。したがっ
て、Ｃｇｓ２のスイッチング素子のチャネル長を長くし
たことによる電流供給能力の低下を今回の寄生容量によ
る電位上昇により補うことができる。

【００３２】ここで問題となるのは、チャネル長を長く
することで、電流が流れはじめるまでのチャネル形成時
間が大きくなることである。しかしながら発明者はＣｇ
ｓ２の増大による、見かけの出力電圧の上昇の効果がよ
り大きいことを実験により確認した。

【００３３】この効果が顕著に見られるのは、スイッチ
ング素子にａ−ＳｉＴＦＴを使用して構成した駆動回路
の場合であり、チャネル長の増加によって電流駆動能力
の低下があっても、寄生容量による電位変化の効果のほ
うが大きかった。例えば、対角８インチ程度のＶＧＡパ
ネルの走査線駆動用の出力スイッチを考えると、チャネ
ル長をＬ＝６μｍ程度とした場合よりも、Ｌ＝１０μｍ
にしたほうが寄生容量の寄与による電位上昇の効果の方
が大きかった。これは、移動度が小さいために、必要と
なる電流供給能力を大きくするためにはチャネル幅を大
きくする必要があり、スイッチング素子のチャネル部容
量と寄生容量が、駆動する走査線１３の容量に近づくた
めである。この傾向は、駆動用薄膜トランジスタのサイ
ズが、加工寸法限界のサイズに達した場合にもみられ
る。例えば、投射型用液晶パネル、ＶＣＲなどのビュ−
ファインダ−に代表される高精細ＬＣＤの走査線負荷
が、薄膜トランジスタの負荷容量と同等になることもあ
りうる。

【００３４】上述の例では、ａ−ＳｉＴＦＴを例に挙げ
たが、ｐｏｌｙ−ＳｉＴＦＴの適用例としては、１イン
チ程度の微細な表示装置が考えられる。ｐｏｌｙ−Ｓｉ
ＴＦＴの寄生容量は、ａ−ＳｉＴＦＴのサイズ比較から
も分かるように（小さく作れるために）小さいが、表示
装置自体が、小型であるので配線容量も、８インチの表
示装置と比較して非常に小さくなる。よって、スイッチ
ング素子の寄生容量が、走査線容量に近づき同様の寄生
容量による効果が期待できる。今後高精細化が進み、ゲ
ート走査時間が短くなることで、必要となる駆動能力は
ますます高まることとなり、本構成による駆動が必要に
なると考える。

【００３５】２つのゲート走査用スイッチング素子（オ
ン用、オフ用）で、走査線を駆動した場合の検討式は、
説明した通りで、上述スイッチング素子のＣｇｓ２を大
きく、Ｃｇｓ１を小さくすることで、所望の効果を得る
ことができるが、これは、言い換えれば、２つのスイッ
チング素子のチャネル長、チャネル幅、移動度、しきい
値電圧、駆動電圧、ゲート絶縁膜の材質、膜厚を目的と
する電位上昇となるように設計すればよいことを示して
いる。

【００３６】例えば、各スイッチング素子をａ−ＳｉＴ
ＦＴとｐｏｌｙ−ＳｉＴＦＴで作成したり、チャネル長
を異なる値としたりすることで、目的とする回路構成を
実現できることを示している。しかし、信頼性の高さを
考慮するとマスク設計可能なチヤネル長を最適化し、こ
れに付随してチャネル幅を決定することが、本構成実現
のより良い方法であることは明らかである。また、サイ
ズを大きくしたスイッチング素子の駆動能力を高めるた
めに、図１のように、反転回路の出力信号で制御される
アナログスイッチの方をサイズの大きいスイッチング素
子とする方法がよく、入力する走査信号の電流供給能力
を高くすることなく、駆動回路を構成することができ
る。

【００３７】このようなアナログスイッチ１０は信号配
線駆動用の回路にも適用することが可能である。図５は
点順次駆動法の駆動回路の構成の例を概略的に示す図で
ある。本発明はここに例示したような、画素が選択され
ている時間内に、順次液晶駆動信号を書込む駆動方法で
ある点順次駆動法の回路の選択スイッチとしても使用す
ることが可能である。

【００３８】（実施形態２）図２は、信号線駆動回路の
Ｄ／Ａ変換出力部の回路の構成の例を示している。また
図１３は信号線駆動回路の構成の例を模式的に示す図で
ある。信号線駆動回路は、主としてシフトレジスタ２
０、データラッチ２１、アナログスイッチ１０から構成
されており、外部の信号源等から供給される、ビデオ信
号、クロック信号に基づいて、各信号線に表示信号を印
加する。各画素電極と接続された薄膜トランジスタは、
前述した走査信号によりオン、オフ制御され、オン状態
のときに信号線に印加されている表示信号電圧を画素電
極に選択的に印加され、これにより表示が行われる。

【００３９】この信号線駆動回路の最終段のアナログス
イッチの回路構成は、図１に例示したアナログスイッチ
と同様である。すなわち、駆動される配線（この場合信
号線１５）側の容量成分を増加させることで、見かけの
駆動信号の立ち上がり早める構成となっている。

【００４０】この信号線駆動回路は、ＲＧＢデジタル信
号（ビデオ信号）で、液晶駆動用階調信号Ｖref1〜Ｖre
f4を選択するスイッチング素子に使用している。この回
路は、図５に例示した点順次回路のＤ／Ａコンバータ部
にも用いることができる。駆動する負荷容量は信号線１
５の有する容量となるために、実施形態１の例と同様の
効果を得ることができる。このとき薄膜トランジスタに
付加する負荷容量Ｃは、固定値でもよいが、参照電圧Ｖ
ref1〜Ｖref4に対応した値とすることが望ましい。

【００４１】（実施形態３）一方、スイッチング素子の
チャネル長を調整することで、所望の容量値を得る方法
の他に、スイッチング素子に接続するキャパシタを構成
するようにしてもよい。図６はスイッチング素子に接続
するキャパシタ（負荷容量）の構成の別の例を示す図で
ある。ここではダイオード構造の素子として薄膜トラン
ジスタ３１、３２を互いに向かい合わせに直列接続して
いる。薄膜トランジスタ３１、３２の接続方法として
は、図６（ａ）、図６（ｂ）の２つの方法が考えられ
る。図６（ｂ）の回路とした方が、スイッチング素子の
出力部に早く電位差を与えることができる。これは、選
択信号測のダイオードを形成するスイッチング素子１１
のゲートが常に、選択信号によって書き込まれるためで
ある。これにより、選択信号の電荷供給能力を高めるこ
とで、ゲートチャネル容量への電荷供給能力を向上する
ことができる。選択信号は、ａ−ＳｉＴＦＴ回路やｐｏ
ｌｙ−ＳｉＴＦＴ回路の点順次回路において、信号配線
駆動用信号を直接結晶シリコンドライバから供給できる
ので有利である。

【００４２】これに対して、選択信号ドライバの電荷供
給能力が低い場合には図６（ａ）に示した回路のよう
に、選択信号入力当初に、直列接続ダイオードの２つ共
にオフ状態でカップリングし、出力信号に電位変化を与
えるようにしてもよい。

【００４３】また、逆接続したダイオードは、共に同じ
形状、素子特性である必要はなく、異なる形状、特性を
有するダイオードを組み合わせて用いるようにしてもよ
い。逆接続したダイオードの構造から、スイッチング素
子のチャネル長、幅を適宜変イヒさせることで、選択信号
パルスの立ち上がり、立ち下がりに対応した出力信号を
得ることができる。

【００４４】例えば、信号出力端子へのカップリング信
号の大きさをダイオードを構成するスイッチング素子の
チャネル長、幅で計算される面積より設定し、チャネル
長、チャネル幅の比（Ｗ／Ｌ）を最適化することで、パ
ルス波形の形を設定することができる。例えば、ダイオ
ード素子の面積（Ｗ＊Ｌ）を一定して、Ｗ／Ｌ比を変え
たダイオードでキャパシタを形成した場合、Ｗ／Ｌ比を
大きくしたダイオードの電流供給能力が高くなることか
ら、このダイオードが「オン」状態で、片側の「オフ」
したダイオードのキャパシタに充電する動作が、逆の電
位状態になった動作よりも、パルスの立ち上がりも早
く、波高値も大きくなる。選択信号の応答速度と書き込
みたい出力信号の波形より、相互のサイズの比率を変え
ることで最適化を行うことができる。

【００４５】図７は図６に例示した素子接続による駆動
信号の波形の例を示す図である。このように本発明によ
れば、走査線、信号線などに印加する信号の波形の立上
がりの急峻性を高め、信号書込み速度を向上することが
できる。

【００４６】図７では、書込み信号の立ち上がりと、立
ち下がりとで、出力信号の波形を変化させる方法であ
る。これに対して図８に示した例は、液晶が交流駆動さ
れる原理に基づいて適用される例である。液晶は交流駆
動する必要があるために、配線駆動信号レベルが各書込
みフィールドで大きく異なる。そのため、配線に入力す
べきカップリングの信号レベルも異なることになる。そ
こで図８に示した例では、各書込みフィールドにあった
カップリング信号となるように、各フィールドに対応し
たキャパシタを付加した回路を各々備えている。図８の
回路は、Ｄ／Ａ回路の１ユニット分を抜き出した回路
で、デジタルビットデータで信号出力を選択された場合
に、所定の液晶駆動信号Ｖｒｅｆを出力することにな
る。このとき、液晶極性反転信号により、液晶駆動のフ
ィールドを選択し、選択したフィールドの対応したスイ
ッチング素子とキャパシタの組み合せで、カップリング
信号が出力される。

【００４７】図８の例では、各ビットデータに対応した
出力素子として説明したが、例えば図６で説明したよう
なアナログスイッチとして使用した回路構成を採用する
ようにしてもよい。

【００４８】図９は本発明をＤ／Ａ回路への適用した例
を概略的に示す図である。参照電位（Ｖｒｅｆ１〜Ｖｒ
ｅｆ４）に接続された出力用スイッチ５１の他に、カッ
プリング用キャパシタ駆動用にスイッチング素子５２を
設ける方法が考えられる。図ではスイッチング素子に
は、各出力信号レベルに対応したカップリング信号が出
力されるように、設定電位が異なる電源が個々に接続さ
れている。電源への接続が難しい場合には、先に述べた
通り、スイッチング素子形状を適宜変化させることで、
電位変動量を調節するようにしてもよい。ただし、電源
を接続しないでカップリング信号に関係するスイッチン
グ素子を増加させると、電位変動を受ける容量が増え
て、大きくなり、結果として配線の電位変動量が小さく
なってしまう。このようなことを避けるためには、キャ
パシタ駆動用のスイッチング素子５２は１つとし、スイ
ッチング素子の反対側にデジタルデータの階調の大きさ
に対応して電源電圧が変化する電源をキャパシタ駆動用
回路に加えるか、階調に対応して変化する電源をスイッ
チング素子のゲート制御用に加えることが好ましい。

【００４９】

【発明の効果】以上説明したように本発明によれば、駆
動能力の低いスイッチング素子で走査線駆動回路、信号
線駆動回路などの周辺駆動回路を形成しても、走査線、
信号線などの駆動すべき配線に立上がりの急峻性の高い
駆動信号を書き込むことができる。このため高精細なマ
トリクス型表示装置においても十分な書き込み時間を確
保することができ表示品質を向上することができる。

【図面の簡単な説明】

【図１】本発明のマトリクス型表示装置が備える駆動回
路の出力段の回路構成の例を概略的に示す図。

【図２】本発明のマトリクス型表示装置が備える信号線
駆動回路のＤ／Ａ変換出力部の回路の構成の例を概略的
に示す図。

【図３】従来の駆動回路の出力段の回路構成の例を概略
的に示す図。

【図４】従来の駆動回路の出力段の回路構成の例を概略
的に示す図。

【図５】点順次駆動法の駆動回路の構成の例を概略的に
示す図。

【図６】スイッチング素子に接続するキャパシタ（負荷
容量）の構成の別の例を示す図。

【図７】本発明のマトリクス型表示装置の駆動回路の出
力駆動波形の例を示す図。

【図８】各フィールドに対応したキャパシタを付加した
回路を各々備えた駆動回路の構成の例を示す図。

【図９】本発明をＤ／Ａ回路への適用した例を概略的に
示す図。

【図１０】画素−駆動回路一体型の表示装置の構成の例
を概略的に示す図。

【図１１】走査線駆動回路の構成の例を模式的に示す
図。

【図１２】走査線電位レベルの時間変化の様子を示す
図。

【図１３】信号線駆動回路の構成の例を模式的に示す
図。

【図１４】ゲート電極とコンタクト電極との重なり部分
の容量をＣgso(i)を説明するための図。

【符号の説明】

１０………アナログスイッチ １１………薄膜トランジスタ（第１の薄膜トランジス
タ） １２………薄膜トランジスタ（第２の薄膜トランジス
タ） １３………走査線 １４………極性反転素子 １５………信号線 ２０………シフトレジスタ ２１………データラッチ ３１………ダイオード ３２………ダイオード

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配設された画素と、 前記画素と接続された配線と、 前記配線に前記画素を駆動するための信号を供給する供
   給手段と、 前記供給手段と前記配線との間に介挿され、チャネル幅
   Ｗ1 、ゲート電極とコンタクト電極との重なり部分の容
   量Ｃgso1の第１の薄膜トランジスタ、およびチャネル幅
   Ｗ2 、ゲート電極とコンタクト電極との重なり部分の容
   量Ｃgso2の第２の薄膜トランジスタからなり、 （Ｃgso2／Ｗ2 ）＞（Ｃgso1／Ｗ1 ） であるアナログスイッチと、を具備したことを特徴とす
   るマトリクス型表示装置