JP2005165134A - マトリクス型表示装置、その駆動回路、および駆動方法 - Google Patents

Abstract

【課題】表示装置の大型化に伴う走査信号の遅延に起因する表示品位の低下を防止する。
【解決手段】走査信号線の一端を走査信号線駆動回路３２と接続し、他端を抵抗器Ｒｅｄｇを介して隣接走査信号線接続回路３８と接続する。走査信号線駆動回路３２は走査信号線に順次アクティブな走査信号を供給し、それと同期して、隣接走査信号線接続回路３８は、アクティブな走査信号が供給されている走査信号線とその次の行の走査信号線とを電気的に接続する。また、走査信号線と隣接走査信号線接続回路３８とを接続する抵抗器の抵抗値を、隣接走査信号線接続回路３８側から走査信号が供給される走査信号線に接続された画素ＴＦＴがオン状態とならないように設定する。これにより、走査線駆動回路３２に近い位置にある画素ＴＦＴのゲート電圧よりも走査線駆動回路３２から遠い位置にある画素ＴＦＴのゲート電圧の方があらかじめ高い電圧にされる。
【選択図】図２

Description

本発明は、アクティブマトリクス型表示装置の駆動回路および駆動方法に関し、特に、その大型化に伴う走査信号の遅延の補償に関する。

従来よりテレビ等の表示装置にはＣＲＴ（Ｃａｔｈｏｄ Ｌａｙ Ｔｕｂｅ）が主に使用されているが、近年、省スペース化や省電力化が可能な液晶表示装置が普及している。液晶表示装置の中でも特にアクティブマトリクス型の液晶表示装置は、視野角、コントラスト、および色再現性等の性能の向上が著しく、表示装置としてよく使用される。

図１０は、従来のアクティブマトリクス型液晶表示装置の概略構成図であり、図１１は、その表示装置の表示領域内の概略構成図である。アクティブマトリクス型液晶表示装置は、互いに対向する２枚の絶縁性の基板から構成される液晶パネルを備えている。液晶パネルの一方の基板には、走査信号線（ゲートバスライン）と映像信号線（ソースバスライン）とが格子状に設けられ、走査信号線と映像信号線との交差部近傍にスイッチ素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｇｉｓｔｅｒ：薄膜トランジスタ）３３が設けられている。図１０に示すように、この表示装置には、５個の走査信号線駆動回路（ゲートドライバ）ＧＤが設けられており、各走査信号線駆動回路は複数の走査信号線と接続されている。また、この表示装置には４個の映像信号線駆動回路（ソースドライバ）ＳＤが設けられており、各映像信号線駆動回路は複数の映像信号線と接続されている。図１１に示すように、ＴＦＴ３３は、走査信号線Ｇ１〜Ｇｎから分岐しているゲート電極４１、映像信号線Ｄ１〜Ｄｍから分岐しているソース電極４２、およびドレイン電極４３とを有している。ドレイン電極４３は、画像を形成するために基板上にマトリクス状に配置された画素電極と接続されている。また、画素電極との間に電圧を印加するための電極（以下「対向電極」という）が設けられており、画素電極と対向電極と液晶層とによって個々の画素が形成される（なお、このようにひとつの画素が形成される領域のことを便宜上「画素形成部」といい、画素形成部に設けられたＴＦＴのことを「画素ＴＦＴ」という）。そして、画素ＴＦＴ３３のゲート電極４１が走査信号線からアクティブな走査信号（ゲート信号）を受けると画素ＴＦＴ３３はオン状態となり、そのときに当該画素ＴＦＴ３３のソース電極４２が映像信号線から受ける映像信号（ソース信号）に基づいて、画素形成部の画素電極に電圧が印加される。画素形成部には画素容量が形成されており、画素電極に印加された電圧に応じて、画素容量に画素値を示す電圧が保持される。

図１２は、従来のアクティブマトリクス型液晶表示装置の走査信号線Ｇ１〜Ｇｎの等価回路図である。図１２に示すように、走査信号線駆動回路３２は走査信号線Ｇ１〜Ｇｎの片側にのみ設けられている。近年、このような表示装置の大型化が進み装置内の走査信号線の配線の長さが長くなっているため、走査信号線駆動回路３２から遠い位置では配線抵抗が大きくなり走査信号の遅延が生じている。このため、走査信号線駆動回路３２からの距離に応じて走査信号が供給されるタイミングにずれが生じている。また、１本の走査信号線を駆動する期間である１水平走査期間が従来に比して短くなっているので、画素容量を充電するための時間も充分に得られていない。

図１３は、上記表示装置における信号波形図である。従来の表示装置では、図１３に示すように、スタートパルスＳＰとシフトクロックＧＣＫとに基づいて、順次、走査信号線にアクティブな信号が供給される。次に、走査信号線駆動回路３２から近い位置と走査信号線駆動回路３２から遠い位置とにおける信号波形に基づいて、上述の走査信号の遅延について説明する。なお、以下においては、便宜上、画素ＴＦＴ３３のゲート電圧の信号波形に基づいて説明する。ここで、図１２で参照符号“ｇａ”で示す画素ＴＦＴ３３ｇａと参照符号“ｇｂ”で示す画素ＴＦＴ３３ｇｂについて、１行目の走査信号線Ｇ１にアクティブな信号が供給されたときの信号波形に着目する。なお、画素ＴＦＴ３３ｇａは画素ＴＦＴ３３ｇｂよりも走査信号線駆動回路３２から近い位置に配置されている。図１４は、走査信号の遅延について説明するための図である。本説明においては、以下、画素形成部の画素ＴＦＴ３３のゲート電圧が当該画素形成部と接続された走査信号線の選択開始時点から当該画素ＴＦＴ３３がオン状態となる電圧であるゲートＯＮ電圧に到達するまでの時間のことを「立上り時間」という。また、画素形成部の画素ＴＦＴ３３のゲート電圧が当該画素形成部と接続された走査信号線の選択終了時点から当該画素ＴＦＴ３３がオフ状態となる電圧であるゲートＯＦＦ電圧に到達するまでの時間のことを「立下り時間」という。図１４（ｄ）および（ｅ）に示すように、画素ＴＦＴ３３ｇａのゲート電圧の立上り時間ａｄｓと画素ＴＦＴ３３ｇｂのゲート電圧の立上り時間ｂｄｓとを比較すると、ａｄｓよりもｂｄｓの方が大きくなっている。また、画素ＴＦＴ３３ｇａのゲート電圧の立下り時間ａｄｅと画素ＴＦＴ３３ｇｂのゲート電圧の立下り時間ｂｄｅとを比較しても、ａｄｅよりもｂｄｅの方が大きくなっている。このように、走査信号線駆動回路３２からの位置が遠くなるほど走査信号の遅延が大きくなるので、表示装置の大型化に伴いその表示品位への影響がより大きくなっている。これに対し、特開２００３−６６９１７号公報には、隣接する走査信号線どうしで重複してアクティブな走査信号が供給される期間を設けることにより走査信号の遅延を補償する表示装置が開示されている。
特開２００３−６６９１７号公報

しかし、近年多くの表示装置で採用されている駆動方式である、画素電圧の極性を走査信号線１本毎に反転させる１ライン反転駆動を行なった場合には、上記表示装置では隣接する走査信号線どうしで重複して走査信号がアクティブになる期間があるので、画素形成部の画素容量に所望の極性とは逆の極性に充電される期間が生じる。例えば、本来プラス極性にすべき画素形成部にマイナス極性の電圧が印加される期間が生じる。このため、隣接する走査信号線どうしで重複してアクティブな走査信号が供給される期間を設けることが画素形成部の画素容量の充電を阻害している。

そこで、本発明では、表示装置の大型化に伴う走査信号の遅延に起因する表示品位の低下を防止することを目的とする。

第１の発明は、表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置であって、
前記走査信号線と隣接する走査信号線とを電気的に接続するための隣接走査信号線接続手段を備え、
前記走査信号線駆動回路は、前記走査信号線を順次選択するための走査信号を前記走査信号線の始端部に印加し、
前記隣接走査信号線接続手段は、前記走査信号線と、前記走査信号線駆動回路により次に選択される走査信号線とを、前記走査信号線の始端部とは異なる位置で抵抗器を介して電気的に接続されていることを特徴とする。

第２の発明は、第１の発明において、
前記マトリクス型表示装置は、表示用の画素形成部に存在するｎ本（ｎは正の整数）の走査信号線の他に、
１行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である第１のダミー走査信号線とで、合計（ｎ＋１）本の走査信号線を有することを特徴とする。

第３の発明は、第１の発明および第２の発明において、
前記走査信号線のそれぞれは、前記走査信号線のそれぞれの終端部で、前記隣接走査信号線接続手段と接続されていることを特徴とする。

第４の発明は、第２の発明および第３の発明において、
前記表示用の画素形成部に存在するｎ本の走査信号線におけるｎ行目の走査信号線に隣接する走査信号線であって、該表示用の画素形成部の（ｎ−１）行目の走査信号線とは別の走査信号線である第２のダミー走査信号線を更に備えることを特徴とする。

第５の発明は、第１から第４の発明において、
前記隣接走査信号線接続手段は、前記走査信号線駆動回路によって前記走査信号線のそれぞれにアクティブな走査信号が印加されているときに、当該アクティブな走査信号が印加されている走査信号線と当該アクティブな走査信号が印加されている走査信号線の次の行の走査信号線とを電気的に接続することを特徴とする。

第６の発明は、第２から第５の発明において、
前記隣接走査信号線接続手段は、前記複数の走査信号線のそれぞれに対応して設けられた複数のスイッチ素子と、前記複数のスイッチ素子のそれぞれに対応して設けられた複数のフリップフロップからなる複数のシフトレジスタとを備え、
前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、前記複数の走査信号線のうち当該スイッチ素子に対応づけられる走査信号線と当該走査信号線の次の行の走査信号線とを互いに電気的に接続することを特徴とする。

第７の発明は、第１から第６の発明において、
前記スイッチ素子は電界効果トランジスタであることを特徴とする。

第８の発明は、第１から第７の発明において、
前記抵抗器は、前記複数の走査信号線のそれぞれが当該走査信号線の次の行の走査信号線と電気的に接続されたときに、その接続された２本の走査信号線のうち走査信号線駆動回路によって後でアクティブな走査信号が印加される走査信号線と前記映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子がオン状態とならないように、抵抗値が設定されていることを特徴とする。

第９の発明は、第１から第８の発明において、
前記抵抗器は、前記抵抗器の抵抗値を調整可能に構成されていることを特徴とする。

第１０の発明は、第１から第９の発明において、
前記隣接走査信号線接続手段の一部または全部が前記表示部に含まれていることを特徴とする。

第１１の発明は、表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置の駆動方法であって、
任意の走査信号線と、前記走査信号線駆動回路により前記任意の走査信号線の次に選択される走査信号線とを、前記任意の走査信号線の始端部とは異なる位置で抵抗器を介して電気的に接続する隣接走査信号線接続ステップと、
前記任意の走査信号線を順次選択するための走査信号を前記任意の走査信号線の始端部に印加する走査信号線駆動ステップとを備え、
前記隣接走査信号線接続ステップでは、前記走査信号線駆動ステップにてアクティブな走査信号が印加された走査信号線と当該アクティブな走査信号が印加された走査信号線の次に選択される走査信号線とが電気的に接続され、
前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときに、当該２本の走査信号線のうち前記走査信号線駆動ステップにて後でアクティブな走査信号が印加される走査信号線と前記複数の映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子のゲート電圧が当該スイッチ素子がオン状態とならない範囲で上昇することを特徴とする。

第１２の発明は、第１１の発明において、
前記マトリクス型表示装置の駆動方法は、表示用の画素形成部に存在するｎ本（ｎは正の整数）の走査信号線の他に、１行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である更に備えられた第１のダミー走査信号線とで、合計（ｎ＋１）本の走査信号線を有することを特徴とする。

第１３の発明は、第１１の発明および第１２の発明において、
前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときに、前記走査信号線のそれぞれの終端部側からアクティブな走査信号が、前記電気的に接続された２本の走査信号線のうち前記走査信号線駆動ステップにて後でアクティブな走査信号が印加される走査信号線に印加されることを特徴とする。

第１４の発明は、第１１から第１３の発明において、
前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときの、前記走査信号線駆動ステップにてアクティブな走査信号が印加された走査信号線の次の行の走査信号線と前記複数の映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子のゲート電圧の上昇は、前記走査信号線駆動回路から近い位置に配置されたスイッチ素子のゲート電圧の上昇よりも前記走査信号線駆動回路から遠い位置に配置されたスイッチ素子のゲート電圧の上昇の方が大きいことを特徴とする。

第１５の発明は、表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置であって、
前記走査信号線駆動回路とは別に走査信号線を順次選択するための走査信号線駆動補助手段を備え、
前記走査信号線駆動回路は、前記走査信号線を順次選択するための走査信号を前記走査信号線の始端部に印加し、
前記走査信号線駆動補助手段は、前記走査信号線駆動回路により次に選択される走査信号線を、前記走査信号線の始端部とは異なる位置で接続されていることを特徴とする。

第１６の発明は、第１５の発明において、
前記走査信号線駆動回路は、表示用の画素形成部に存在するｎ本の走査信号線を順次選択するための走査信号を前記ｎ本の走査信号線の始端部に印加し、
前記ｎ本の走査信号線のそれぞれは、前記始端部とは異なる位置で、前記走査信号線駆動補助手段と接続されていることを特徴とする。

第１７の発明は、第１６の発明において、
１行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である第１のダミー走査信号線を更に備えることを特徴とする。

第１８の発明は、第１５から第１７の発明において、
前記走査信号線のそれぞれは、前記走査信号線のそれぞれの終端部で、前記走査信号線駆動補助手段と接続されていることを特徴とする。

第１９の発明は、第１５から第１８の発明において、
前記走査信号線駆動補助手段は、前記走査信号線駆動回路によって前記走査信号線にアクティブな走査信号が印加されているときに、前記走査信号線駆動回路によってアクティブな走査信号が印加されている走査信号線の次の行の走査信号線にアクティブな走査信号を印加することを特徴とする。

第２０の発明は、第１５から第１９の発明において、
前記走査信号線駆動補助手段は、前記複数の走査信号線のそれぞれに対応して設けられた複数のスイッチ素子と、前記複数のスイッチ素子のそれぞれに対応して設けられた複数のフリップフロップからなるｎ段のシフトレジスタとを備え、
前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、当該スイッチ素子に対応づけられる走査信号線にアクティブな走査信号を印加することを特徴とする。

第２１の発明は、第１５から第２０の発明において、
前記スイッチ素子はＮＰＮ型トランジスタであることを特徴とする。

第２２の発明は、第１５から第２０の発明において、
前記スイッチ素子はＮＰＮ型トランジスタとＰＮＰ型トランジスタとからなり、
前記複数の走査信号線のそれぞれは、抵抗器を介して前記走査信号線駆動補助手段と接続されていることを特徴とする。

第２３の発明は、第２２の発明において、
前記抵抗器は、前記走査信号線駆動補助手段が前記ｎ本の走査信号線のそれぞれにアクティブな走査信号を印加したときに、当該アクティブな走査信号が印加された走査信号線と前記映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子がオン状態とならないように、抵抗値が設定されていることを特徴とする。

第２４の発明は、第２２の発明および第２３の発明において、
前記抵抗器は、前記抵抗器の抵抗値を調整可能に構成されていることを特徴とする。

第２５の発明は、第１５から第２４の発明において、
前記走査信号線駆動補助手段の一部または全部が前記表示部に含まれていることを特徴とする。

第２６の発明は、表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された、スイッチ素子を含む複数の画素形成部と、前記複数の映像信号線と前記複数の走査信号線と前記複数の画素形成部とを含む表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記複数の映像信号としての電圧を前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備えるマトリクス型表示装置の駆動回路であって、
前記複数の走査信号線のうち互いに隣接する２本の走査信号線と接続され、当該２本の走査信号線を電気的に接続するための複数のスイッチ素子と、
前記複数のスイッチ素子のそれぞれに対応して設けられたフリップフロップからなる、前記走査信号線の本数と同数の段のシフトレジスタとを備え、
前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、前記複数の走査信号線のうち当該スイッチ素子に接続されている２本の走査信号線を互いに電気的に接続することを特徴とする。

第２７の発明は、第２６の発明において、
前記スイッチ素子は電界効果トランジスタであることを特徴とする。

上記第１の発明によれば、隣接走査信号線接続手段によって、或る走査信号線（以下、「先の走査信号線」という）と当該走査信号線の次の行の走査信号線（以下、「後の走査信号線」という）とが抵抗器を介して電気的に接続される。これにより、先の走査信号線にアクティブな走査信号が供給されたときに、後の走査信号線にもアクティブな走査信号が供給される。このため、先の走査信号線に接続されたスイッチ素子のオン／オフを制御する電圧（以下、「制御電圧」という）が上昇する期間中に、後の走査信号線に接続されたスイッチ素子の制御電圧も上昇する。また、先の走査信号線と後の走査信号線とは抵抗器を介して接続されるので、後の走査信号線に接続されたスイッチ素子の走査信号の入力を受け付ける電極（以下、「制御電極」という）には先の走査信号線に接続されたスイッチ素子の制御電極に印加される電圧よりも低い電圧が印加される。また、１行目の走査信号線と２行目の走査信号線とが、次いで２行目の走査信号線と３行目の走査信号線とがというように、隣接する２本の走査信号線が順次接続される。これにより、画素形成部の画素容量を充電するために当該画素形成部に含まれるスイッチ素子がオン状態となるような電圧を当該スイッチ素子の制御電極に印加する期間の前に、走査信号線の寄生容量（配線容量を含む）を充電（以下、「走査信号線の充電」という）し、当該スイッチ素子と走査信号線との接続点（以下、「スイッチ素子部分」という）の電位をあらかじめ高めておくことができる。このため、従来に比して、各スイッチ素子の制御電圧の立上り時間は短縮し、走査信号の遅延に起因する表示品位の低下が軽減される。

上記第２の発明によれば、上記第１の発明と同様の効果が得られる。

上記第３の発明によれば、各走査信号線の一端は走査信号線駆動回路に接続され、他端は隣接走査信号線接続手段に接続される。これにより、走査信号線に供給されるアクティブな走査信号は、画素形成部の画素容量を充電するために当該画素形成部に含まれるスイッチ素子がオン状態となるような電圧を当該スイッチ素子部分に印加することにより走査信号線を充電（以下、「本充電」という）する期間と本充電の前に走査信号線をあらかじめ充電（以下、「補助充電」という）する期間とで互いに異なる方向から供給される。そして、補助充電により、走査信号線駆動回路から近い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分の方が高い電位となる。一方、本充電による電位の変化については、走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から近い位置に配置されたスイッチ素子部分の方が立上りが急峻である。これにより、走査信号線駆動回路からの距離にかかわらず各スイッチ素子の制御電圧の立上り時間は均等化される。このため、走査信号の遅延が補償され、表示品位の低下が抑制される。

上記第４の発明によれば、画像を表示するための最終行の走査信号線からの走査信号を受け取るための走査信号線が設けられる。これにより、走査信号線間の駆動バランスを保つことができ、走査信号の遅延が効果的に補償される。

上記第５の発明によれば、走査信号線駆動回路によって先の走査信号線が選択されているときに、隣接走査信号線接続手段によって先の走査信号線と後の走査信号線とが電気的に接続される。これにより、走査信号線駆動回路によって先の走査信号線の選択が開始される時点と隣接走査信号線接続手段によって先の走査信号線と後の走査信号線とが電気的に接続される時点とが一致する構成にすることで、タイミング制御のための信号を走査信号線駆動回路と隣接走査信号線接続手段とで共通して使用することができる。このため、上記第１から第４の発明と同様の効果に加え、制御が容易になるという効果が得られる。

上記第６の発明によれば、上記第２から第５の発明と同様の効果が得られる。

上記第７の発明によれば、互いに隣接する２本の走査信号線は電界効果トランジスタによって電気的に接続される。これにより、上記第１から第６の発明と同様の効果に加え、回路構成が簡単になり実現が容易になるという効果が得られる。

上記第８の発明によれば、各走査信号線に接続されたスイッチ素子部分は、補助充電によりそのスイッチ素子がオン状態とならない範囲で電位が高められる。これにより、補助充電によって、スイッチ素子がオン状態となることはなく、画素容量が充電されることはない。すなわち、１ライン反転駆動が採用されている場合でも、補助充電によって画素容量が、本充電の期間に当該画素容量に生じる極性と逆の極性に充電されることはない。このため、従来に比して各スイッチ素子の制御電圧の立上り時間は短縮し、より効果的に上記第１から第７の発明と同様の効果が得られる。

上記第９の発明によれば、各走査信号線と隣接走査信号線接続手段とを接続している抵抗器の抵抗値は調整可能である。これにより、各走査信号線の配線抵抗等に基づいて抵抗器の抵抗値を調整することができる。このため、より効果的に上記第１から第８の発明と同様の効果が得られる。

上記第１０の発明によれば、隣接走査信号線接続手段の一部または全部が表示領域内に含まれる。これにより、上記第１から第９の発明と同様の効果に加え、抵抗器やスイッチ素子などの電気特性が表示領域内で比較的容易に揃えられるという効果や小型化が可能となる効果が得られる。

上記第１１の発明によれば、隣接走査信号線接続ステップにて、先の走査信号線と後の走査信号線とは電気的に接続される。これにより、先の走査信号線にアクティブな走査信号が供給されたときに、後の走査信号線にもアクティブな走査信号が供給される。このため、先の走査信号線に接続されたスイッチ素子の制御電圧が上昇する期間中に、後の走査信号線に接続されたスイッチ素子の制御電圧も上昇する。また、１行目の走査信号線と２行目の走査信号線とが、次いで２行目の走査信号線と３行目の走査信号線とがというように、隣接する２本の走査信号線が順次接続され、その際、後の走査信号線に接続されたスイッチ素子の制御電圧はそのスイッチ素子がオン状態とならない範囲で上昇する。これにより、画素形成部の画素容量を充電するために当該画素形成部に含まれるスイッチ素子がオン状態となるような電圧を当該スイッチ素子の制御電極に印加する期間の前に、当該スイッチ素子部分の電位をあらかじめ高めておくことができる。このため、従来に比して、各スイッチ素子の制御電圧の立上り時間は短縮し、走査信号の遅延に起因する表示品位の低下が軽減される。

上記第１２の発明によれば、上記第１１の発明と同様の効果が得られる。

上記第１３の発明によれば、走査信号線に供給されるアクティブな走査信号は、本充電の際には走査信号線駆動回路に近い側の一端から供給され、補助充電の際には他端から供給される。これにより、補助充電によって、走査信号線駆動回路に近い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分の方が高い電位となる。一方、本充電による電位の変化については、走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から近い位置に配置されたスイッチ素子部分の方が立上りが急峻である。これにより、走査信号線駆動回路からの距離にかかわらずスイッチ素子の制御電圧の立上り時間は均等化される。このため、走査信号の遅延が補償され、表示品位の低下が抑制される。

上記第１４の発明によれば、上記第１１から第１３の発明と同様の効果が得られる。

上記第１５の発明によれば、各走査信号線に走査信号を供給する走査信号線駆動補助手段が走査信号線駆動回路とは別に設けられる。これにより、容易に、１水平走査期間に複数の走査信号線にアクティブな走査信号を供給することができる。このため、走査信号線駆動回路が先の走査信号線にアクティブな走査信号を供給したときに走査信号線駆動補助手段が後の走査信号線にアクティブな走査信号を供給する構成にすることにより、画素形成部の画素容量を充電するために当該画素形成部に含まれるスイッチ素子がオン状態となるような電圧を当該スイッチ素子の制御電極に印加する期間の前に、当該スイッチ素子部分の電位をあらかじめ高めておくことができる。このため、従来に比して、各スイッチ素子の制御電圧の立上り時間は短縮し、走査信号の遅延に起因する表示品位の低下が軽減される。

上記第１６の発明によれば、上記第１５の発明と同様の効果が得られる。

上記第１７の発明によれば、上記第１６の発明と同様の効果が得られる。

上記第１８の発明によれば、走査信号線に供給されるアクティブな走査信号は、本充電の際には走査信号線駆動回路に近い側の一端から供給され、補助充電の際には他端から供給される。これにより、補助充電によって、走査信号線駆動回路に近い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分の方が高い電位となる。一方、本充電による電位の変化については、走査信号線駆動回路から遠い位置に配置されたスイッチ素子部分よりも走査信号線駆動回路から近い位置に配置されたスイッチ素子部分の方が立上りが急峻である。これにより、走査信号線駆動回路からの距離にかかわらずスイッチ素子の制御電圧の立上り時間は均等化される。このため、走査信号の遅延が補償され、表示品位の低下が抑制される。

上記第１９の発明によれば、走査信号線駆動回路によって先の走査信号線にアクティブな走査信号が供給されているときに、走査信号線駆動補助手段によって後の走査信号線にアクティブな走査信号が供給される。これにより、走査信号線駆動回路によって先の走査信号線へのアクティブな走査信号の供給が開始される時点と走査信号線駆動補助手段によって後の走査信号線へのアクティブな走査信号の供給が開始される時点とが一致する構成にすることで、タイミング制御のための信号を走査信号線駆動回路と走査信号線駆動補助手段とで共通して使用することができる。このため、上記第１５から第１８の発明と同様の効果に加え、制御が容易になるという効果が得られる。

上記第２０の発明によれば、上記第１５から第１９の発明と同様の効果が得られる。

上記第２１の発明によれば、上記第１５から第２０の発明と同様の効果が得られる。

上記第２２の発明によれば、上記第１５から第２０の発明と同様の効果が得られる。

上記第２３の発明によれば、上記第２２の発明と同様の効果が得られる。

上記第２４の発明によれば、上記第２２の発明および第２３の発明と同様の効果が得られる。

上記第２５の発明によれば、走査信号線駆動補助手段の一部または全部が表示領域内に含まれる。これにより、上記第１５から第２４の発明と同様の効果に加え、抵抗器やスイッチ素子などの電気特性が表示領域内で比較的容易に揃えられるという効果や小型化が可能となる効果が得られる。

上記第２６の発明によれば、スイッチ素子によって、先の走査信号線と後の走査信号線とは電気的に接続される。これにより、先の走査信号線にアクティブな走査信号が供給されたときに、後の走査信号線にもアクティブな走査信号が供給される。このため、先の走査信号線に接続されたスイッチ素子部分の電位が高められる期間中に、後の走査信号線に接続されたスイッチ素子部分の電位も高められる。また、１行目の走査信号線と２行目の走査信号線とが、次いで２行目の走査信号線と３行目の走査信号線とがというように、隣接する２本の走査信号線が順次に接続される構成にすることにより、画素形成部の画素容量を充電するために当該画素形成部に含まれるスイッチ素子がオン状態となるような電圧を当該スイッチ素子の制御電極に印加する期間の前に、当該スイッチ素子部分の電位をあらかじめ高めておくことができる。このため、従来に比して、各スイッチ素子の制御電圧の立上り時間は短縮し、走査信号の遅延に起因する表示品位の低下が軽減される。

上記第２７の発明によれば、互いに隣接する２本の走査信号線は電界効果トランジスタによって電気的に接続される。これにより、上記第２６の発明と同様の効果に加え、回路構成が簡単になり実現が容易になるという効果が得られる。

以下、添付図面を参照しつつ、本発明の実施形態について説明する。

＜１．第１の実施形態＞
＜１．１ 液晶表示装置の構成＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置３００の全体構成を示すブロック図である。この液晶表示装置３００は、映像信号線駆動回路３１と走査信号線駆動回路３２と隣接走査信号線接続回路３８と表示パネル（表示部）３４と表示制御回路３６とを備えている。表示パネル３４の内部には、複数の走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌと複数の映像信号線Ｄ１〜Ｄｍとが互いに格子状に設けられており、その複数の走査信号線と映像信号線との交差部にそれぞれ対応して表示素子の一部として画素ＴＦＴ３３が設けられている。そして、個々の画素ＴＦＴ３３と液晶層等によってひとつの画素形成部が構成されている。画素形成部には画素容量が形成されており、画素容量には画素値を示す電圧が保持される。各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌの一端は走査信号線駆動回路３２と接続され、他端は隣接走査信号線接続回路３８と接続されている。映像信号線Ｄ１〜Ｄｍは映像信号線駆動回路３１と接続されている。なお、走査信号線ＧｄｈおよびＧｄｌは、走査信号線Ｇ１〜Ｇｎにおける走査信号の遅延を補償するために設けられた信号線であり、走査信号線ＧｄｈおよびＧｄｌに接続された画素形成部は画像を表示するためのものではない（以下、走査信号線Ｇｄｈ、Ｇｄｌを「ダミー走査信号線」という。）。但し、全ての走査信号線の容量条件を同じにするために、ダミー走査信号線Ｇｄｈ、Ｇｄｌにも画素ＴＦＴ３３が設けられている。

表示制御回路３６は、画像情報を示す画像データＤｖや、タイミングを取るための水平同期信号Ｈｓｙｎおよび垂直同期信号Ｖｓｙｎ等をこの液晶表示装置３００の外部の信号源から受け取り、走査信号線駆動回路３２および隣接走査信号線接続回路３８を制御するためのシフトクロックＧＣＫおよびスタートパルスＳＰと、映像信号線駆動回路３１を制御するためのソース制御信号Ｃｓと、画像情報を示す映像信号ＤＡＴとを出力する。ソース制御信号Ｃｓには、各映像信号線Ｄ１〜Ｄｍに映像信号を供給するためのタイミング信号等が含まれている。走査信号線駆動回路３２から走査信号が出力され、映像信号線駆動回路３１から映像信号が出力されることにより、各画素形成部には映像信号に応じた電圧が印加され、所望の画像が表示パネル３４に表示される。

図２は、この液晶表示装置３００の走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌを示す等価回路図である。この液晶表示装置３００は（ｎ＋２）本の走査信号線を備えている。従来の構成に比して、上述した２本のダミー走査信号線Ｇｄｈ、Ｇｄｌが更に設けられている。一方のダミー走査信号線Ｇｄｈは映像信号線駆動回路３１の近傍に設けられ、他方のダミー走査信号線Ｇｄｌは映像信号線駆動回路３１から遠い位置に設けられている。各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌの一端は走査信号線駆動回路３２に接続され、他端は抵抗器Ｒｅｄｇを介して隣接走査信号線接続回路３８と接続されている。抵抗器Ｒｅｄｇは表示パネル３４の外部に設けられており抵抗値の調整が可能なように構成されている。

隣接走査信号線接続回路３８は、（ｎ＋１）個の電界効果トランジスタＦＥＴ１〜ＦＥＴｎ＋１と、各電界効果トランジスタＦＥＴ１〜ＦＥＴｎ＋１にそれぞれ対応した（ｎ＋１）個のフリップフロップＦＦ１〜ＦＦｎ＋１とを備えている。また、これらフリップフロップＦＦ１〜ＦＦｎ＋１は、（ｎ＋１）段のシフトレジスタとして構成されている。各フリップフロップＦＦ１〜ＦＦｎ＋１は、対応して設けられている電界効果トランジスタＦＥＴ１〜ＦＥＴｎ＋１のゲート電極と接続されている。電界効果トランジスタＦＥＴ１〜ＦＥＴｎ＋１のソース電極およびドレイン電極は、それぞれ走査信号線と接続されている。このシフトレジスタのｉ段目（ｉは２からｎまでの正の整数）のフリップフロップＦＦｉと対応づけられている電界効果トランジスタＦＥＴｉについて、そのソース電極は（ｉ−１）行目の走査信号線Ｇｉ−１と接続されており、そのドレイン電極はｉ行目の走査信号線Ｇｉと接続されている。また、このシフトレジスタの１段目のフリップフロップＦＦ１と対応づけられている電界効果トランジスタＦＥＴ１について、そのソース電極はダミー走査信号線Ｇｄｈと接続されており、そのドレイン電極は１行目の走査信号線Ｇ１と接続されている。さらに、このシフトレジスタの（ｎ＋１）段目のフリップフロップＦＦｎ＋１と対応づけられている電界効果トランジスタＦＥＴｎ＋１について、そのソース電極はｎ行目の走査信号線Ｇｎと接続されており、そのドレイン電極はダミー走査信号線Ｇｄｌと接続されている。なお、このようなシフトレジスタとして機能するフリップフロップの詳細な構成については従来より知られているので説明を省略する。

＜１．２ 作用＞
この液晶表示装置３００の動作中、走査信号線駆動回路３２では、シフトクロックＧＣＫと同期して、走査信号線Ｇｄｈ〜Ｇｄｌに順次アクティブ（本説明において、「アクティブな信号」とは「ハイレベルの信号」のことである。）な走査信号が供給される。隣接走査信号線接続回路３８では、フリップフロップＦＦ１にスタートパルスＳＰが入力されると、シフトクロックＧＣＫと同期して、そのフリップフロップＦＦ１からアクティブな信号が出力される。そして、フリップフロップＦＦ１から出力されたアクティブな信号は、電界効果トランジスタＦＥＴ１のゲート電極に入力される。このとき、電界効果トランジスタＦＥＴ１はそのアクティブな信号によってオン状態となる。電界効果トランジスタＦＥＴ１がオン状態になると、その電界効果トランジスタＦＥＴ１のソース電極に接続された走査信号線Ｇｄｈとドレイン電極に接続された走査信号線Ｇ１とが電気的に接続される。さらに、シフトクロックＧＣＫのパルスに応じて、フリップフロップＦＦ２〜ＦＦｎ＋１から順次アクティブな信号が出力される。シフトレジスタのｉ段目（ｉは２からｎまでの正の整数）のフリップフロップＦＦｉからアクティブな信号が出力されると、当該フリップフロップＦＦｉと接続されている電界効果トランジスタＦＥＴｉはそのアクティブな信号によってオン状態となる。電界効果トランジスタＦＥＴｉがオン状態になると、その電界効果トランジスタＦＥＴｉのソース電極に接続された走査信号線Ｇｉ−１とドレイン電極に接続された走査信号線Ｇｉとが電気的に接続される。また、シフトレジスタの（ｎ＋１）段目のフリップフロップＦＦｎ＋１からアクティブな信号が出力されると、当該フリップフロップＦＦｎ＋１と接続されている電界効果トランジスタＦＥＴｎ＋１はそのアクティブな信号によってオン状態となる。電界効果トランジスタＦＥＴｎ＋１がオン状態になると、その電界効果トランジスタＦＥＴｎ＋１のソース電極に接続された走査信号線Ｇｎとドレイン電極に接続された走査信号線Ｇｄｌとが電気的に接続される。

次に、図３を参照しつつ、本実施形態における走査信号の波形について説明する。図３（ａ）、（ｂ）および（ｃ）に示す信号波形は、それぞれ走査信号線駆動回路３２から走査信号線Ｇｄｈ、Ｇ１およびＧ２に供給される走査信号の波形である。また、図３（ｄ）、（ｅ）、（ｆ）および（ｇ）に示す信号波形は、それぞれ図２において参照符号“ｇａ”、“ｇｂ”、“ｇｃ”および“ｇｄ”で示す画素ＴＦＴ３３のゲート電極における走査信号の波形である。なお、画素ＴＦＴ３３ｇａおよび画素ＴＦＴ３３ｇｂは１行目の走査信号線Ｇ１に接続されており、画素ＴＦＴ３３ｇｂよりも画素ＴＦＴ３３ｇａの方が走査信号線駆動回路３２から近い位置に配置されている。また、画素ＴＦＴ３３ｇｃおよび画素ＴＦＴ３３ｇｄは２行目の走査信号線Ｇ２に接続されており、画素ＴＦＴ３３ｇｃよりも画素ＴＦＴ３３ｇｄの方が走査信号線駆動回路３２から近い位置に配置されている。

走査信号線駆動回路３２からダミー走査信号線Ｇｄｈにアクティブな走査信号が供給されると、それと同期して、隣接走査信号線接続回路３８ではフリップフロップＦＦ１からアクティブな信号が出力され、電界効果トランジスタＦＥＴ１がオン状態となる。これにより、ダミー走査信号線Ｇｄｈと１行目の走査信号線Ｇ１とが電気的に接続され、ダミー走査信号線Ｇｄｈに供給された走査信号が１行目の走査信号線Ｇ１にも伝達される。このとき、１行目の走査信号線Ｇ１に伝達される信号は隣接走査信号線接続回路側から供給されるので、画素ＴＦＴ３３ｇａと画素ＴＦＴ３３ｇｂとを比較すると、隣接走査信号線接続回路３８から近い位置に配置された画素ＴＦＴ３３ｇｂの方がゲート電圧の立上りが急峻となる。このため、図３（ｄ）および（ｅ）に示すように、画素ＴＦＴ３３ｇａのゲート電圧Ｖａと画素ＴＦＴ３３ｇｂのゲート電圧Ｖｂとを比較すると、画素ＴＦＴ３３ｇｂのゲート電圧Ｖｂの方が画素ＴＦＴ３３ｇａのゲート電圧Ｖａよりも大きくなる。

ダミー走査信号線Ｇｄｈに供給された走査信号が立下ると、走査信号線駆動回路３２から１行目の走査信号線Ｇ１にアクティブな走査信号が供給される。このとき、隣接走査信号線接続回路３８では、フリップフロップＦＦ１からの出力信号は非アクティブになり、フリップフロップＦＦ２からの出力信号がアクティブになる。これにより、走査信号線駆動回路３２から１行目の走査信号線Ｇ１に供給されたアクティブな走査信号は、画素ＴＦＴ３３ｇａ、画素ＴＦＴ３３ｇｂ、ＦＥＴ２、画素ＴＦＴ３３ｇｃ、画素ＴＦＴ３３ｇｄの順に伝達される。ここで、画素ＴＦＴ３３ｇａのゲート電圧と画素ＴＦＴ３３ｇｂのゲート電圧とに着目する。画素ＴＦＴ３３ｇｂよりも画素ＴＦＴ３３ｇａの方が走査信号線駆動回路３２に近い位置に配置されているので、走査信号線駆動回路３２から１行目の走査信号線Ｇ１に供給されたアクティブな走査信号によるゲート電圧の変化については、画素ＴＦＴ３３ｇｂよりも画素ＴＦＴ３３ｇａの方が立上りが急峻である。ところが、走査信号線Ｇ１の選択開始時点においては、前述した補助充電により、画素ＴＦＴ３３ｇａのゲート電圧よりも画素ＴＦＴ３３ｇｂのゲート電圧の方が高くなっている。このため、従来の表示装置と比して、１行目の走査信号線Ｇ１の選択開始時点から各画素ＴＦＴ３３にゲートＯＮ電圧が印加されるまでの時間について、各画素ＴＦＴ３３の走査信号線駆動回路３２からの距離による相違が低減される。

さらに、走査信号線Ｇ１にアクティブな走査信号が供給される期間中には、ＦＥＴ２はオン状態となっているので、２行目の走査信号線Ｇ２が充電され、２行目の走査信号線Ｇ２に接続された画素ＴＦＴ３３ｇｃのゲート電圧および画素ＴＦＴ３３ｇｄのゲート電圧が図３（ｆ）および（ｇ）に示すように上昇する。以下、ｎ行目の走査信号線Ｇｎにアクティブな走査信号が供給されるまで、上記と同様の動作が行われる。

ここで、隣接走査信号線接続回路３８側から各走査信号線Ｇ１〜Ｇｎ、Ｇｄｌにアクティブな走査信号が供給されても各画素ＴＦＴ３３がオン状態とならないように抵抗値が設定された抵抗器が各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌと隣接走査信号線接続回路３８との間に設けられている。このため、各画素ＴＦＴ３３のゲート電圧は、補助充電の期間中には上昇するが、図３（ｄ）〜（ｇ）に示すように、ゲートＯＦＦ電圧を超えることはない。なお、抵抗器は、例えば次のような構成にする。抵抗器には複数のタップが設けられ、所望の抵抗値が得られるタップ以外のタップをレーザー等で切断する。このような構成により、抵抗器に接続される走査信号線の配線抵抗に応じて抵抗値を選択的に調整することができる。

なお、本実施形態ではｎ行目の走査信号線の次の行にダミー走査信号線Ｇｄｌが設けられているが、このダミー走査信号線Ｇｄｌを備えなくてもよい。但し、走査信号線全体の駆動バランスを考慮すると、ダミー走査信号線Ｇｄｌを備える構成の方が好ましい。

＜１．３ 効果＞
以上のように、本実施形態では、各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌの一端は従来と同様に走査信号線駆動回路３２と接続され、他端は隣接走査信号線接続回路３８と接続される。そして、走査信号線駆動回路３２は各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎに順次アクティブな走査信号を供給し、それと同期して、隣接走査信号線接続回路３８はアクティブな走査信号が供給されている走査信号線とその次の行の走査信号線とを接続する。これにより、各走査信号線Ｇ１〜Ｇｎには、走査信号線駆動回路３２からアクティブな走査信号が供給される１水平走査期間前に、隣接走査信号線接続回路３８を介してアクティブな走査信号が供給される。また、走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌと隣接走査信号線接続回路３８とを接続する抵抗器Ｒｅｄｇの抵抗値は、隣接走査信号線接続回路側からアクティブな走査信号が供給されるときに、その走査信号が供給される走査信号線に接続された画素ＴＦＴ３３がオン状態とならないように設定されている。これにより、各走査信号線Ｇ１〜Ｇｎに接続された画素ＴＦＴ３３の各走査信号線Ｇ１〜Ｇｎとの接続部分は、その画素ＴＦＴ３３がオン状態となるべき水平走査期間の１水平走査期間前に、当該画素ＴＦＴ３３がオン状態とならない範囲で補助的に充電される。このため、従来に比して、本充電の際の画素ＴＦＴ３３のゲート電圧の立上り時間が短くなる。また、走査信号線駆動回路３２から近い位置に配置された画素ＴＦＴ３３と遠い位置に配置された画素ＴＦＴ３３とを比較すると、補助充電によるゲート電圧の立上りは走査信号線駆動回路３２から遠い位置に配置された画素ＴＦＴ３３の方が急峻であるが、本充電によるゲート電圧の立上りは走査信号線駆動回路３２から近い位置に配置された画素ＴＦＴ３３の方が急峻である。このため、走査信号線駆動回路３２からの距離に起因する画素ＴＦＴ３３間のゲート電圧の立上り時間の差が従来よりも小さくなる。その結果、走査信号線駆動回路３２からの距離に起因する画素ＴＦＴ３３間のゲート電圧のＯＮ期間（画素ＴＦＴ３３がオン状態にされている時間）の差が従来よりも小さくなる。以上により、表示装置の大型化に起因する表示品位の低下を抑制することができる。

＜２．第２の実施形態＞
＜２．１ 液晶表示装置の構成＞
図４は、本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。図１に示す第１の実施形態と同様の構成部については同一の参照符号を付し、説明を省略する。この液晶表示装置３００は、第１の実施形態における隣接走査信号線接続回路３８に代えて走査信号線駆動補助回路３９を備えている。また、表示パネル３４の内部には、第１の実施形態では（ｎ＋２）本の走査信号線Ｇｄｈ、Ｇ１〜Ｇｎ、Ｇｄｌが設けられていたが、本実施形態では（ｎ＋１）本の走査信号線Ｇｄｈ、Ｇ１〜Ｇｎが設けられている。

図５は、この液晶表示装置３００の走査信号線を示す等価回路図である。この液晶表示装置３００は（ｎ＋１）本の走査信号線を備えている。従来の構成に比して、ダミー走査信号線Ｇｄｈが設けられている。ダミー走査信号線Ｇｄｈは映像信号線駆動回路３１の近傍に設けられている。各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎの一端は走査信号線駆動回路３２に接続され、他端は抵抗器Ｒｅｄｇを介して走査信号線駆動補助回路３９と接続されている。

図６は、走査信号線駆動補助回路３９の詳細な構成図である。走査信号線駆動補助回路３９は、ｎ個のバッファ回路ＢＵＦ１〜ＢＵＦｎと、各バッファ回路ＢＵＦ１〜ＢＵＦｎにそれぞれ対応したｎ個のフリップフロップＦＦ１〜ＦＦｎとを備えている。また、フリップフロップＦＦ１〜ＦＦｎは、ｎ段のシフトレジスタとして構成されている。バッファ回路ＢＵＦ１〜ＢＵＦｎは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとから構成される。ＮＰＮ型トランジスタのエミッタ端子とＰＮＰ型トランジスタのエミッタ端子とが接続され、その接続点にさらに接続された信号線からバッファ回路の出力信号が出力される。また、ＮＰＮ型トランジスタのベース端子とＰＮＰ型トランジスタのベース端子とが接続され、その接続点にフリップフロップＦＦ１〜ＦＦｎが出力する信号である制御信号Ｃｏｎｔが供給される。ＮＰＮ型トランジスタのコレクタ端子には電源ラインが接続され、ＰＮＰ型トランジスタのコレクタ端子は接地されている。

＜２．２ 作用＞
この液晶表示装置３００の動作中、走査信号線駆動回路３２では、シフトクロックＧＣＫと同期して、走査信号線Ｇｄｈ、Ｇ１〜Ｇｎに順次アクティブな走査信号が供給される。走査信号線駆動補助回路３９では、フリップフロップＦＦ１にスタートパルスＳＰが入力されると、シフトクロックＧＣＫと同期して、そのフリップフロップＦＦ１からアクティブな信号が出力される。そして、フリップフロップＦＦ１から出力されたアクティブな信号は、バッファ回路ＢＵＦ１に入力される。さらに、シフトクロックＧＣＫのパルスに応じて、フリップフロップＦＦ２〜ＦＦｎから順次アクティブな信号が出力される。シフトレジスタのｉ段目（ｉは１からｎまでの正の整数）のフリップフロップＦＦｉからアクティブな信号が出力されると、当該フリップフロップＦＦｉと接続されているバッファ回路ＢＵＦｉにアクティブな信号が入力される。バッファ回路ＢＵＦｉにアクティブな信号が入力されると、当該バッファ回路ＢＵＦｉ内のＮＰＮ型トランジスタは導通するがＰＮＰ型トランジスタは導通しないので、当該バッファ回路ＢＵＦｉからの出力信号はアクティブになる。一方、バッファ回路ＢＵＦｉに非アクティブな信号が入力されたときには、当該バッファ回路ＢＵＦｉ内のＰＮＰ型トランジスタは導通するがＮＰＮ型トランジスタは導通しないので、バッファ回路ＢＵＦｉからの出力信号は非アクティブになる。

次に、図７を参照しつつ、本実施形態における走査信号の波形について説明する。図７（ａ）、（ｂ）および（ｃ）で示す信号波形は、それぞれ走査信号線駆動回路３２から走査信号線Ｇｄｈ、Ｇ１およびＧ２に供給される走査信号の波形である。また、図７（ｄ）、（ｅ）、（ｆ）および（ｇ）で示す信号波形は、それぞれ図５において参照符号“ｇａ”、“ｇｂ”、“ｇｃ”および“ｇｄ”で示す画素ＴＦＴ３３のゲート電極における走査信号の波形である。

走査信号線駆動回路３２からダミー走査信号線Ｇｄｈにアクティブな走査信号が供給されると、それと同期して、走査信号線駆動補助回路３９ではフリップフロップＦＦ１からアクティブな信号が出力され、バッファ回路ＢＵＦ１からアクティブな信号が出力される。これにより、１行目の走査信号線Ｇ１にアクティブな信号が供給される。このとき、１行目の走査信号線Ｇ１に伝達される信号は走査信号線駆動補助回路３９側から供給されるので、図７（ｄ）および（ｅ）に示すように、画素ＴＦＴ３３ｇａと画素ＴＦＴ３３ｇｂとを比較すると、走査信号線駆動補助回路３９から近い位置に配置された画素ＴＦＴ３３ｇｂの方がゲート電圧の立上りが急峻である。このため、画素ＴＦＴ３３ｇａのゲート電圧Ｖａと画素ＴＦＴ３３ｇｂのゲート電圧Ｖｂとを比較すると、画素ＴＦＴ３３ｇｂのゲート電圧Ｖｂの方が画素ＴＦＴ３３ｇａのゲート電圧Ｖａよりも大きくなる。

ダミー走査信号線Ｇｄｈに供給された走査信号が立下ると、走査信号線駆動回路３２から１行目の走査信号線Ｇ１にアクティブな走査信号が供給される。そのアクティブな走査信号は、画素ＴＦＴ３３ｇａ、画素ＴＦＴ３３ｇｂの順に伝達される。ここで、画素ＴＦＴ３３ｇａのゲート電圧と画素ＴＦＴ３３ｇｂのゲート電圧とに着目する。画素ＴＦＴ３３ｇｂよりも画素ＴＦＴ３３ｇａの方が走査信号線駆動回路３２に近い位置に配置されているので、走査信号線駆動回路３２から１行目の走査信号線Ｇ１に供給されたアクティブな走査信号によるゲート電圧の変化については、画素ＴＦＴ３３ｇｂよりも画素ＴＦＴ３３ｇａの方が立上りが急峻である。ところが、走査信号線Ｇ１の駆動開始時点においては、前述した補助充電により、画素ＴＦＴ３３ｇａのゲート電圧よりも画素ＴＦＴ３３ｇｂのゲート電圧の方が高くなっている。このため、従来の表示装置と比して、１行目の走査信号線Ｇ１の駆動開始時点から各画素ＴＦＴ３３にゲートＯＮ電圧が印加されるまでの時間は、各画素ＴＦＴ３３の走査信号線駆動回路３２からの距離に拘わらず均等化される。

一方、このとき走査信号線駆動補助回路３９では、フリップフロップＦＦ１からの出力信号は非アクティブになり、フリップフロップＦＦ２からの出力信号がアクティブになる。これにより、バッファ回路ＢＵＦ２からの出力信号がアクティブになるので、２行目の走査信号線Ｇ２に接続された画素ＴＦＴ３３ｇｃおよび画素ＴＦＴ３３ｇｄのゲート電圧が図７（ｆ）および（ｇ）に示すように上昇する。

このように、図５において走査信号線駆動回路３２と走査信号線駆動補助回路３９とで同一の参照符号（“Ｔ０”、“Ｔ１”、・・・、“Ｔｎ−１”）で示すそれぞれの位置からは、同じタイミングでアクティブな走査信号が出力される。すなわち、或る走査信号線が本充電されている期間には、その走査信号線の次の行の走査信号線が補助充電される。

ここで、走査信号線駆動補助回路３９では、走査信号線駆動補助回路３９側から各走査信号線Ｇ１〜Ｇｎにアクティブな走査信号が供給されても各画素ＴＦＴ３３がオン状態とならないように、電源電圧ＶＤＤが設定されている。例えば、図７（ｅ）に示すように、画素ＴＦＴ３３のゲート電圧がＶＧＤ２ｈまでしか上昇しないように図６に示す電源電圧ＶＤＤが設定される。このため、走査信号線が補助充電される期間中には、その走査信号線に接続された画素ＴＦＴ３３のゲート電圧は上昇するが、ゲートＯＦＦ電圧を超えることはない。

＜２．３ 効果＞
以上のように、本実施形態では、各走査信号線Ｇ１〜Ｇｎの一端は従来と同様に走査信号線駆動回路３２と接続され、他端は走査信号線駆動補助回路３９と接続される。そして、走査信号線駆動回路３２は各走査信号線Ｇｄｈ、Ｇ１〜Ｇｎに順次アクティブな走査信号を供給し、それと同期して、走査信号線駆動補助回路３２は走査信号線駆動回路３２がアクティブな走査信号を供給している走査信号線の次の行の走査信号線にアクティブな走査信号を供給する。これにより、各走査信号線Ｇ１〜Ｇｎには、走査信号線駆動回路３２からアクティブな走査信号が供給される１水平走査期間前に、走査信号線駆動補助回路３９から補助充電のための走査信号が供給される。また、走査信号線駆動補助回路内のバッファ回路ＦＦ１〜ＦＦｎに供給される電源電圧ＶＤＤは、走査信号線に接続された画素ＴＦＴ３３がオン状態とならないように設定されている。これにより、各走査信号線Ｇ１〜Ｇｎに接続された画素ＴＦＴ３３の各走査信号線Ｇ１〜Ｇｎとの接続部分は、その画素ＴＦＴ３３がオン状態となるべき水平走査期間の１水平走査期間前に、当該画素ＴＦＴ３３がオン状態とならない範囲で補助的に充電される。このため、従来に比して、本充電の際の画素ＴＦＴ３３のゲート電圧の立上り時間が短くなる。また、走査信号線駆動回路３２から近い位置に配置された画素ＴＦＴ３３と遠い位置に配置された画素ＴＦＴ３３とを比較すると、補助充電によるゲート電圧の立上りは走査信号線駆動回路３２から遠い位置に配置された画素ＴＦＴ３３の方が急峻であるが、本充電によるゲート電圧の立上りは走査信号線駆動回路３２から近い位置に配置された画素ＴＦＴ３３の方が急峻である。このため、走査信号線駆動回路３２からの距離に起因する画素ＴＦＴ３３間のゲート電圧の立上り時間の差が従来よりも小さくなる。その結果、走査信号線駆動回路３２からの距離に起因する画素ＴＦＴ３３間のゲート電圧のＯＮ期間の差が従来よりも小さくなる。以上により、表示装置の大型化に起因する表示品位の低下を抑制することができる。

なお、本実施形態では、各走査信号線Ｇ１〜Ｇｎには走査信号線駆動回路３２からアクティブな走査信号が供給される１水平走査期間前に走査信号線駆動補助回路３９から補助充電のための走査信号が供給される構成としたが、本発明はこれに限定されない。本充電が開始される前までに画素ＴＦＴ３３がオン状態とならない範囲で当該画素ＴＦＴ３３と接続された走査信号線が補助充電される構成であればよい。例えば、各走査信号線Ｇ１〜Ｇｎにつき本充電の２水平走査期間前に補助充電される構成としてもよい。

＜３．変形例＞
上記第２の実施形態では、走査信号線駆動補助回路３９の出力部にはＮＰＮ型トランジスタとＰＮＰ型トランジスタとによって構成されるバッファ回路が設けられていたが、本発明はこれに限定されず、フリップフロップなどから出力される制御信号などに基づいて走査信号線に順次アクティブな走査信号を供給できる構成であればよい。例えば、バッファ回路に代えてＮＰＮ型トランジスタのみを備え、そのＮＰＮ型トランジスタのコレクタ端子は電源ラインに接続され、ベース端子はフリップフロップからの出力信号を供給する信号線と接続され、エミッタ端子は走査信号線と接続される構成にしてもよい。図８は、上記第２の実施形態の変形例における走査信号線駆動補助回路３９の詳細な構成図である。図９は、上記変形例における走査信号線を示す等価回路図である。図８でＮＰＮ型トランジスタに着目すると、フリップフロップからアクティブな制御信号Ｃｏｎｔが供給された場合には、ＮＰＮ型トランジスタからの出力信号はアクティブになり、走査信号線にアクティブな信号が供給される。一方、フリップフロップから非アクティブな制御信号Ｃｏｎｔが供給された場合には、ＮＰＮ型トランジスタからの出力はハイインピーダンスとなる。このため、表示パネル３４内の走査信号線Ｇ１〜Ｇｎと走査信号線駆動補助回路３９との間には抵抗器は不要となり、図９に示すように、図５に示す構成と比して抵抗器Ｒｅｄｇが削減される。

＜４．その他＞
上記各実施形態では、アクティブマトリクス型液晶表示装置を例に挙げて説明したが、本発明はこれに限定されず、走査信号線の一端からアクティブな走査信号が供給され、その走査信号に基づいて画像が表示されるマトリクス型の表示装置に適用することができる。

また、上記各実施形態においてスイッチ素子に多結晶シリコン（ｐ−Ｓｉ：ポリシリコン）ＴＦＴを採用することで、上記第１の実施形態においては隣接走査信号線接続回路３８の一部または全部を、上記第２の実施形態においては走査信号線駆動補助回路３９の一部または全部を、それぞれ表示パネル３４に内蔵することができる。これにより、スイッチ素子の電気特性や接続抵抗を表示パネル内で容易に揃えることができ、また、装置の小型化も可能となる。

さらに、図１に示す隣接走査信号線接続回路３８や図４に示す走査信号線駆動補助回路３９を、複数の走査信号線に順次アクティブな走査信号を供給するための駆動回路として提供することもできる。

本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記実施形態における走査信号線を示す等価回路図である。 上記実施形態における走査信号の波形図である。 本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記実施形態における走査信号線を示す等価回路図である。 上記実施形態における走査信号線駆動補助回路の詳細な構成図である。 上記実施形態における走査信号の波形図である。 変形例における走査信号線駆動補助回路の詳細な構成図である。 上記変形例における走査信号線を示す等価回路図である。 従来のアクティブマトリクス型液晶表示装置の概略構成図である。 従来のアクティブマトリクス型液晶表示装置の表示領域内の概略構成図である。 従来のアクティブマトリクス型液晶表示装置の走査信号線の等価回路図である。 従来のアクティブマトリクス型液晶表示装置の信号波形図である。 従来のアクティブマトリクス型液晶表示装置における走査信号の遅延について説明するための図である。

符号の説明

３１…映像信号線駆動回路
３２…走査信号線駆動回路
３３…画素ＴＦＴ
３６…表示制御回路
３８…隣接走査信号線接続回路
３９…走査信号線駆動補助回路
３００…液晶表示装置
Ｇ１〜Ｇｎ…走査信号線
Ｇｄｈ、Ｇｄｌ…ダミー走査信号線
Ｄ１〜Ｄｍ…映像信号線

Claims (27)

1. 表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置であって、
   前記走査信号線と隣接する走査信号線とを電気的に接続するための隣接走査信号線接続手段を備え、
   前記走査信号線駆動回路は、前記走査信号線を順次選択するための走査信号を前記走査信号線の始端部に印加し、
   前記隣接走査信号線接続手段は、前記走査信号線と、前記走査信号線駆動回路により次に選択される走査信号線とを、前記走査信号線の始端部とは異なる位置で抵抗器を介して電気的に接続されていることを特徴とするマトリクス型表示装置。
2. 前記マトリクス型表示装置は、表示用の画素形成部に存在するｎ本（ｎは正の整数）の走査信号線の他に、
   １行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である第１のダミー走査信号線とで、合計（ｎ＋１）本の走査信号線を有することを特徴とする、請求項１に記載のマトリクス型表示装置。
3. 前記走査信号線のそれぞれは、前記走査信号線のそれぞれの終端部で、前記隣接走査信号線接続手段と接続されていることを特徴とする、請求項１または２に記載のマトリクス型表示装置。
4. 前記表示用の画素形成部に存在するｎ本の走査信号線におけるｎ行目の走査信号線に隣接する走査信号線であって、該表示用の画素形成部の（ｎ−１）行目の走査信号線とは別の走査信号線である第２のダミー走査信号線を更に備えることを特徴とする、請求項２または３に記載のマトリクス型表示装置。
5. 前記隣接走査信号線接続手段は、前記走査信号線駆動回路によって前記走査信号線のそれぞれにアクティブな走査信号が印加されているときに、当該アクティブな走査信号が印加されている走査信号線と当該アクティブな走査信号が印加されている走査信号線の次の行の走査信号線とを電気的に接続することを特徴とする、請求項１から４までのいずれか１項に記載のマトリクス型表示装置。
6. 前記隣接走査信号線接続手段は、前記複数の走査信号線のそれぞれに対応して設けられた複数のスイッチ素子と、前記複数のスイッチ素子のそれぞれに対応して設けられた複数のフリップフロップからなる複数のシフトレジスタとを備え、
   前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、前記複数の走査信号線のうち当該スイッチ素子に対応づけられる走査信号線と当該走査信号線の次の行の走査信号線とを互いに電気的に接続することを特徴とする、請求項２から５までのいずれか１項に記載のマトリクス型表示装置。
7. 前記スイッチ素子は電界効果トランジスタであることを特徴とする、請求項１から６までのいずれか１項に記載のマトリクス型表示装置。
8. 前記抵抗器は、前記複数の走査信号線のそれぞれが当該走査信号線の次の行の走査信号線と電気的に接続されたときに、その接続された２本の走査信号線のうち走査信号線駆動回路によって後でアクティブな走査信号が印加される走査信号線と前記映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子がオン状態とならないように、抵抗値が設定されていることを特徴とする、請求項１から７までのいずれか１項に記載のマトリクス型表示装置。
9. 前記抵抗器は、前記抵抗器の抵抗値を調整可能に構成されていることを特徴とする、請求項１から８までのいずれか１項に記載のマトリクス型表示装置。
10. 前記隣接走査信号線接続手段の一部または全部が前記表示部に含まれていることを特徴とする、請求項１から９までのいずれか１項に記載のマトリクス型表示装置。
11. 表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置の駆動方法であって、
    任意の走査信号線と、前記走査信号線駆動回路により前記任意の走査信号線の次に選択される走査信号線とを、前記任意の走査信号線の始端部とは異なる位置で抵抗器を介して電気的に接続する隣接走査信号線接続ステップと、
    前記任意の走査信号線を順次選択するための走査信号を前記任意の走査信号線の始端部に印加する走査信号線駆動ステップとを備え、
    前記隣接走査信号線接続ステップでは、前記走査信号線駆動ステップにてアクティブな走査信号が印加された走査信号線と当該アクティブな走査信号が印加された走査信号線の次に選択される走査信号線とが電気的に接続され、
    前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときに、当該２本の走査信号線のうち前記走査信号線駆動ステップにて後でアクティブな走査信号が印加される走査信号線と前記複数の映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子のゲート電圧が当該スイッチ素子がオン状態とならない範囲で上昇することを特徴とする駆動方法。
12. 前記マトリクス型表示装置の駆動方法は、表示用の画素形成部に存在するｎ本（ｎは正の整数）の走査信号線の他に、１行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である更に備えられた第１のダミー走査信号線とで、合計（ｎ＋１）本の走査信号線を有することを特徴とする、請求項１１に記載の駆動方法。
13. 前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときに、前記走査信号線のそれぞれの終端部側からアクティブな走査信号が、前記電気的に接続された２本の走査信号線のうち前記走査信号線駆動ステップにて後でアクティブな走査信号が印加される走査信号線に印加されることを特徴とする、請求項１１または１２に記載の駆動方法。
14. 前記隣接走査信号線接続ステップにて２本の走査信号線が電気的に接続されたときの、前記走査信号線駆動ステップにてアクティブな走査信号が印加された走査信号線の次の行の走査信号線と前記複数の映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子のゲート電圧の上昇は、前記走査信号線駆動回路から近い位置に配置されたスイッチ素子のゲート電圧の上昇よりも前記走査信号線駆動回路から遠い位置に配置されたスイッチ素子のゲート電圧の上昇の方が大きいことを特徴とする、請求項１１から１３までのいずれか１項に記載の駆動方法。
15. 表示すべき画像を表わすための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記映像信号線と前記走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたスイッチ素子を含む複数の画素形成部とで構成された表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路とを備えるマトリクス型表示装置であって、
    前記走査信号線駆動回路とは別に走査信号線を順次選択するための走査信号線駆動補助手段を備え、
    前記走査信号線駆動回路は、前記走査信号線を順次選択するための走査信号を前記走査信号線の始端部に印加し、
    前記走査信号線駆動補助手段は、前記走査信号線駆動回路により次に選択される走査信号線を、前記走査信号線の始端部とは異なる位置で接続されていることを特徴とするマトリクス型表示装置。
16. 前記走査信号線駆動回路は、表示用の画素形成部に存在するｎ本の走査信号線を順次選択するための走査信号を前記ｎ本の走査信号線の始端部に印加し、
    前記ｎ本の走査信号線のそれぞれは、前記始端部とは異なる位置で、前記走査信号線駆動補助手段と接続されていることを特徴とする、請求項１５に記載のマトリクス型表示装置。
17. １行目の走査信号線に隣接する走査信号線であって２行目の走査信号線とは別の走査信号線である第１のダミー走査信号線を更に備えることを特徴とする、請求項１６に記載のマトリクス型表示装置。
18. 前記走査信号線のそれぞれは、前記走査信号線のそれぞれの終端部で、前記走査信号線駆動補助手段と接続されていることを特徴とする、請求項１５から１７までのいずれか１項に記載のマトリクス型表示装置。
19. 前記走査信号線駆動補助手段は、前記走査信号線駆動回路によって前記走査信号線にアクティブな走査信号が印加されているときに、前記走査信号線駆動回路によってアクティブな走査信号が印加されている走査信号線の次の行の走査信号線にアクティブな走査信号を印加することを特徴とする、請求項１５から１８までのいずれか１項に記載のマトリクス型表示装置。
20. 前記走査信号線駆動補助手段は、前記複数の走査信号線のそれぞれに対応して設けられた複数のスイッチ素子と、前記複数のスイッチ素子のそれぞれに対応して設けられた複数のフリップフロップからなるｎ段のシフトレジスタとを備え、
    前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、当該スイッチ素子に対応づけられる走査信号線にアクティブな走査信号を印加することを特徴とする、請求項１５から１９までのいずれか１項に記載のマトリクス型表示装置。
21. 前記スイッチ素子はＮＰＮ型トランジスタであることを特徴とする、請求項１５から２０までのいずれか１項に記載のマトリクス型表示装置。
22. 前記スイッチ素子はＮＰＮ型トランジスタとＰＮＰ型トランジスタとからなり、
    前記複数の走査信号線のそれぞれは、抵抗器を介して前記走査信号線駆動補助手段と接続されていることを特徴とする、請求項１５から２０までのいずれか１項に記載のマトリクス型表示装置。
23. 前記抵抗器は、前記走査信号線駆動補助手段が前記ｎ本の走査信号線のそれぞれにアクティブな走査信号を印加したときに、当該アクティブな走査信号が印加された走査信号線と前記映像信号線との交差点に対応して配置された前記画素形成部に含まれる前記スイッチ素子がオン状態とならないように、抵抗値が設定されていることを特徴とする、請求項２２に記載のマトリクス型表示装置。
24. 前記抵抗器は、前記抵抗器の抵抗値を調整可能に構成されていることを特徴とする、請求項２２または２３に記載のマトリクス型表示装置。
25. 前記走査信号線駆動補助手段の一部または全部が前記表示部に含まれていることを特徴とする、請求項１５から２４までのいずれか１項に記載のマトリクス型表示装置。
26. 表示すべき画像を表わす複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された、スイッチ素子を含む複数の画素形成部と、前記複数の映像信号線と前記複数の走査信号線と前記複数の画素形成部とを含む表示部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記複数の映像信号としての電圧を前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備えるマトリクス型表示装置の駆動回路であって、
    前記複数の走査信号線のうち互いに隣接する２本の走査信号線と接続され、当該２本の走査信号線を電気的に接続するための複数のスイッチ素子と、
    前記複数のスイッチ素子のそれぞれに対応して設けられたフリップフロップからなる、前記走査信号線の本数と同数の段のシフトレジスタとを備え、
    前記複数のスイッチ素子のそれぞれは、対応するフリップフロップから出力される信号に基づいて、前記複数の走査信号線のうち当該スイッチ素子に接続されている２本の走査信号線を互いに電気的に接続することを特徴とする駆動回路。
27. 前記スイッチ素子は電界効果トランジスタであることを特徴とする、請求項２６に記載の駆動回路。
    

Images