CN115171620B - 阵列基板、显示面板以及扫描信号的调节方法 - Google Patents

Abstract

本申请实施例公开一种阵列基板，包括扫描驱动电路、连接部以及呈阵列排布的多个像素单元，扫描驱动电路包括多个级联的扫描驱动单元，连接部包括多个连接元件，每个扫描驱动单元的信号输出端对应通过一个连接元件连接于像素单元，扫描信号自连接元件传输至像素单元以控制像素单元接收图像显示用的数据信号。多个连接元件的电阻不完全相同以调整多个像素单元接收的扫描信号的电压波形和下降时间一致，保证图像显示较为均匀。本申请实施例还公开包括前述阵列基板的显示面板以及一种扫描信号的调节方法。

Description

阵列基板、显示面板以及扫描信号的调节方法

技术领域

本申请涉及显示技术领域，尤其涉及应用于阵列基板、显示面板以及扫描信号的调节方法。

背景技术

较少栅极驱动器技术(Gate Driver Less，GDL)是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板(Integrated Circuit，IC)来完成水平扫描线的驱动。GDL技术能减少外接IC的焊接工序，可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

目前，在大尺寸的显示面板中，时钟信号线在显示面板两侧走线较长，时钟信号线连接扫描驱动器时，扫描驱动器内不同位置的扫描驱动单元由于连接的时钟信号线长度不同而具有不同的阻抗，此时通过时序控制器(Time Controller,TCON)输出的时钟信号输出至不同的位置的扫描驱动电路受到的阻抗影响则不同，导致不同位置的扫描驱动电路输出至显示面板的扫描信号的电压波形不完全一致，也即是显示面板内不同区域的像素单元接收到的扫描信号的电压波形存在差异，进而导致显示面板中像素单元接收图像显示用的数据信号出现差异而导致显示不均匀。

发明内容

鉴于上述现有技术的不足，本申请公开一种扫描信号的电压波形较为一致的阵列基板和显示面板，以及公开一种所述扫描信号的调节方法。

在其中一实施例中，所述阵列基板包括扫描驱动电路、连接部以及呈阵列排布的多个像素单元，扫描驱动电路包括多个依次级联的扫描驱动单元，连接部包括多个连接元件，每个扫描驱动单元的信号输出端对应通过一个连接元件连接于像素单元，每个扫描驱动单元输出的扫描信号自连接元件传输像素单元以控制像素单元接收图像显示用的数据信号，其中，多个连接元件的电阻不同完全相同，连接部通过不完全相同的电阻调节多个像素单元接收的扫描信号的下降时间，以控制任意两个扫描信号的下降时间的差值小于预设时间阈值。

可选地，扫描驱动电路包括接收时钟信号的时钟信号输入端，多个扫描驱动单元依据时钟信号输出扫描信号，多个级联的扫描驱动单元包括与时钟信号输入端的距离逐渐增大的第一组扫描驱动单元、第二组扫描驱动单元和第三组扫描驱动单元，在第一组扫描驱动单元中，与每个扫描驱动单元的信号输出端连接的连接元件为第一连接元件。在第二组扫描驱动单元中，与每个扫描驱动单元的信号输出端连接的连接元件为第二连接元件。在第三组扫描驱动单元中，与每个扫描驱动单元的信号输出端连接的连接元件为第三连接元件。第一连接元件具有第一电阻，第二连接元件具有第二电阻，第三连接元件具有第三电阻，第一电阻大于第二电阻，第二电阻大于第三电阻，在任意两组扫描驱动单元中，其中一组扫描驱动单元中的所有扫描驱动单元输出的扫描信号的平均下降时间与另一组扫描驱动单元中的所有扫描驱动单元输出的扫描信号的平均下降时间之差小于预设时间阈值。

可选地，阵列基板还包括多条沿着第一方向延伸以及沿着第二方向间隔预设距离设置的扫描线，每一条扫描线连接位于沿着第一方向排列设置的同一行的多个像素单元，扫描线用于连接于一个连接元件并接收扫描信号，且将扫描信号输出至同一行的多个像素单元，第一方向垂直于第二方向，第一连接元件、第二连接元件及第三连接元件为导电走线结构，第一连接元件、第二连接元件及第三连接元件的材料与扫描线的材料相同，第三连接元件与连接的扫描线的横截面积相同。

可选地，第一连接元件、第二连接元件与第三连接元件的长度、材料相同，第一连接元件的横截面积为第一面积，第二连接元件的面积为第二面积，第三连接元件的横截面积为第三面积，第一面积小于第二面积，第二面积小于第三面积。

可选地，第一组扫描驱动单元中所有扫描驱动单元的阻抗的平均阻抗值为第一阻抗，第二组扫描驱动单元中所有扫描驱动单元的阻抗的平均阻抗值为第二阻抗，第三组扫描驱动单元中所有扫描驱动单元的阻抗的平均阻抗值为第三阻抗，第一阻抗小于第二阻抗，第二阻抗小于第三阻抗；扫描驱动单元的阻抗包括传输时钟信号的导线阻抗以及扫描驱动单元内部电子元件的阻抗。

可选地，同一组扫描驱动单元中，任意两个扫描驱动单元的阻抗之差小于预设阻抗阈值，任意两个扫描驱动单元输出的扫描信号的下降时间之差小于预设时间阈值。

可选地，第一组扫描驱动单元、第二组扫描驱动单元和第三组扫描驱动单元沿第一方向依次排列设置，第一组扫描驱动单元的时钟信号线的长度小于第二组扫描驱动单元的时钟信号线的长度，第二组扫描驱动单元的时钟信号线的长度小于第三组扫描驱动单元的时钟信号线的长度，时钟信号线经时钟信号输入端传输时钟信号至扫描驱动单元。

可选地，第一组扫描驱动单元中扫描驱动单元的数量与第二组扫描驱动单元中扫描驱动单元的数量相同，第二组扫描驱动单元中扫描驱动单元的数量与第三组扫描驱动单元中扫描驱动单元的数量相同。

本申请实施例还公开一种显示面板，包括显示控制电路、数据驱动电路和前述的阵列基板，显示控制电路用于输出源极输出控制信号至数据驱动电路以及输出栅极输出控制信号至设置于阵列基板的扫描驱动电路，以控制扫描驱动电路输出扫描信号至像素单元、数据驱动电路输出数据信号至像素单元，像素单元依据扫描信号和数据信号执行图像显示。

本申请实施例还公开一种扫描信号的调节方法，应用于前述阵列基板，具体步骤为：仿真并获取多个扫描驱动单元输出的扫描信号的下降时间，计算任意两个扫描驱动单元输出的扫描信号的下降时间之差，依据下降时间之差对应多个扫描驱动单元设置具有不同电阻的连接元件，以使得任意两个扫描信号的下降时间之差小于预设时间阈值。

相较于现有技术，通过设置连接扫描驱动单元与扫描线的连接部中多个连接元件的电阻不完全相同，从而使得传输至像素单元的扫描信号的电压波形较为一致，从而有效地调整扫描信号的下降时间，使得任意两个扫描驱动单元输出的扫描信号的下降时间小于预设阈值，从而避免由于扫描信号下降时间不同引起的显示不均匀的问题，进而提升显示效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请第一实施例提供的显示装置的侧面结构示意图；

图2为本申请第二实施例提供的显示面板的平面布局示意图；

图3为图2中的扫描驱动电路的等效电路图；

图4为本申请第三实施例提供的如图1所示阵列基板的布局示意图；

图5为图4中扫描驱动电路与连接部的布局示意图；

图6为图5中GDL单元中扫描信号输出模块的等效电路图；

图7为本申请第四实施例提供的一种扫描驱动电路与连接部的布局示意图；

图8为本申请第五实施例提供的一种扫描信号的调节方法的流程示意图。

附图标记说明：显示装置-1、显示面板-10、显示区域-10a、非显示区域-10b、背光模组-20、阵列基板-11液晶层-12、彩膜基板-13、数据驱动电路-14、像素单元-15、显示控制电路-16、扫描驱动电路-17、连接部-18、第一连接元件-CN1、第二连接元件-CN2、第三连接元件-CN3、第一组GDL单元-D1、第二组GDL单元-D2、第三组GDL单元-D3、第一电阻-Ra1、第二电阻-Ra2、第三电阻-Ra3、第一阻抗-R1、第二阻抗-R2、第三阻抗-R3、第一方向-F1、第二方向-F2、数据线-S1～Sm、扫描线-G1～G3n、时钟信号-CLK、第一显示区域-X1、第二显示区域-X2、第三显示区域-X3。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，图1为本申请第一实施例提供的显示装置1的侧面结构示意图。如图1所示，显示装置1包括显示面板10和背光模组20(Back light Module,BM)，其中，背光模组20用于提供显示用的光线至显示面板10的显示区域10a。非显示区域10b用于设置控制图像显示的相关驱动模块。

在示例性实施例中，显示面板10可以为液晶显示面板，也可以为其他类型的显示面板，本申请不做限制。

以液晶显示面板为例，显示面板10包括有阵列基板(Array substrate,AS)11与彩膜基板(Color film substrate,CF)13，以及夹设于阵列基板11与彩膜基板13之间的液晶层12。阵列基板11与彩膜基板13上设置驱动元件依据数据信号Data产生相应的电场，从而驱动液晶层12中液晶分子旋转的角度以出射相应亮度的光线，以执行图像显示。

请一并参阅图1-图2，图2为本申请第二实施例提供的显示面板10的平面布局示意图。

如图2所示，显示面板10还包括数据驱动电路14、显示控制电路16以及设置于阵列基板11的扫描驱动电路17。数据驱动电路14和显示控制电路16设置于显示面板10的非显示区域10b(图1)。

在显示面板10的显示区域10a包括沿第一方向F1延伸的多条数据线S1-Sm和沿第二方向F2延伸的多条扫描线G1-G3n，多条扫描线G和多条数据线S交叉部设置有像素单元15，像素单元15呈阵列排布。像素单元15可分别表示为P11～P1m，P21～P2m，……，P3n1～P3nm。像素单元15自扫描驱动电路接收扫描信号以及自数据驱动电路接收数据信号进行图像显示。

显示控制电路16从外部信号源接收表示图像信息的图像信号、取得同步用的时钟信号CLK、水平同步信号Hsyn及垂直同步信号Vsyn，并输出供控制扫描驱动电路17使用的栅极输出控制信号Cg和时钟信号CLK、供控制数据驱动电路14使用的源极输出控制信号Cs及表示图像信息的数据信号Data。本实施例中，显示控制电路16对原数据信号进行数据调整处理后获得数据信号Data，并且将数据信号Data传输至数据驱动电路14。

扫描驱动电路17接收显示控制电路16输出的栅极输出控制信号Cg和时钟信号CLK，向各扫描线G1～G3n输出扫描信号。数据驱动电路14接收显示控制电路16输出的源极输出控制信号Cs，并向各数据线S1～Sm输出在显示区域10a中各个像素单元15中驱动元件执行图像显示用的数据信号Data。其中，提供到显示面板10中数据信号Data为模拟形式的灰阶电压。扫描驱动电路17输出扫描信号控制像素单元15接收数据驱动电路14输出数据信号Data，以控制像素单元15显示对应图像。

请参阅图3，图3为图2中的扫描驱动电路17的等效电路图。如图3所示，扫描驱动电路17包括3n个级联的扫描驱动单元140、M个时钟信号CLK1-CLKM、启动信号STV、复位信号RE、第一低压电位Vss1和第二低压电位Vss2，其中n、M为大于或等于1的整数。为便于说明后文中扫描驱动单元140用GDL单元表示。

在示例性实施例中，扫描驱动电路17还可以根据具体需要，将时钟信号设置为任意数量进行控制，本申请不做限制。

在本实施例中以八个时钟信号为例，也即是第一时钟信号CLK1至第八时钟信号CLK8。其中，扫描驱动电路17包括3n个GDL单元，每一个GDL单元对应输出一个扫描信号至显示区域10a中的一条扫描线中，在一帧图像显示过程中，3n个GDL单元对应输出3n个扫描信号，分别为G(1)～G(3n)。

在示例性实施例中，扫描线的数量可以依据显示面板的实际分辨率进行设定，本申请不做限制。

八个时钟信号CLK1-CLK8用于为GDL单元输出扫描信号提供扫描驱动时序。启动信号STV为第一个GDL单元GDL1的始能启动信号，其他GDL单元通过级联GDL单元输出的级传信号作为启动信号。第一低压电位Vss1和第二低压电位Vss2用于为GDL单元中各节点提供低电压。

请参阅图4，图4为本申请第三实施例提供的如图1所示阵列基板的布局示意图。如图4所示，阵列基板11包括扫描驱动电路17、连接部18以及呈阵列排布的多个像素单元15(图2)，扫描驱动电路17包括多个依次级联的GDL单元，连接部包括多个连接元件，每个GDL单元的信号输出端对应通过一个连接元件连接于像素单元15，扫描信号自连接元件传输像素单元15以控制像素单元15接收图像显示用的数据信号，其中，多个连接元件的电阻不完全相同，连接部18通过不完全相同的电阻调节多个像素单元接收的扫描信号的下降时间，以控制任意两个扫描信号的下降时间的差值小于预设时间阈值。其中，扫描驱动电路17包括接收时钟信号CLK的时钟信号输入端(未标识)，多个GDL单元依据时钟信号CLK输出扫描信号。时钟信号输入端临近COF设置。

多个级联的GDL单元包括与时钟信号输入端的距离逐渐增大的第一组GDL单元D1、第二组GDL单元D2和第三组GDL单元D3。在第一组GDL单元D1中，与每个GDL单元的信号输出端连接的连接元件为第一连接元件CN1；在第二组GDL单元中D2，与每个GDL单元的信号输出端连接的连接元件为第二连接元件CN2；在第三组GDL单元D3中，与每个GDL单元的信号输出端连接的连接元件为第三连接元件CN3。

其中，第一组GDL单元D1、第二组GDL单元D2和第三组GDL单元D3，分别输出扫描信号至第一显示区域X1、第二显示区域X2和第三显示区域X3中的像素单元15。

第一组GDL单元D1中的GDL单元的数量与第二组GDL单元D2中的GDL单元的数量相同，第二组GDL单元中的GDL单元的数量与第三组GDL单元中的GDL单元的数量相同。

第一显示区X1中的像素单元15对应接收第一组GDL单元D1即第1个GDL单元GDL1至第n个GDL单元GDLn输出的扫描信号，第二显示区X2中的像素单元15对应接收第二组GDL单元D2即第n+1个GDL单元GDLn+1至第2n个GDL单元GDL2n输出的扫描信号，第三显示区X3对应接收第三组GDL单元D3即第2n+1个GDL单元GDL2n+1至第3n个GDL单元GDL3n输出的扫描信号。

阵列基板11中多个连接元件设置于扫描驱动电路17与显示区域10a之间的连接部18，连接部18包括3n个连接元件，每一个连接元件一端连接GDL单元的扫描信号输出端，另一端连接对应的扫描线，用于将GDL单元输出的扫描信号传输至对应的扫描线。

数据驱动电路14包括i个覆晶薄膜(Chip On Film，COF)将集成电路固定在柔性线路板上，用于输出数据信号以控制像素单元15显示。

第一显示区X1至第三显示区X3距离COF的距离逐渐增大，即第1个GDL单元至第3n个GDL单元距离COF的距离也逐渐增大，使得用于传输时钟信号CLK至GDL单元的时钟信号线越来越长，进而导致第1个GDL单元至第n个GDL单元输出的扫描信号的下降时间与第n+1个GDL单元GDLn+1至第2n个GDL单元GDL2n以及第2n+1个GDL单元GDL2n+1至第3n个GDL单元GDL3n输出的扫描信号的下降时间不同。由于扫描信号下降时间不同，使得不同显示区的像素单元15的充电率不同。

以43寸的显示面板为例，第一显示区X1中像素单元15接收的扫描信号的下降时间约为2.26us即第1个GDL单元GDL1至第n个GDL单元GDLn输出的扫描信号的下降时间约为2.26us，第二显示区X2中像素单元15接收的扫描信号的下降时间约为2.72us即第n+1个GDL单元GDLn+1至第2n个GDL单元GDL2n输出的扫描信号的下降时间约为2.72us，第三显示区X3中像素单元15接收的扫描信号的下降时间约为3.03us即第2n+1个GDL单元GDL2n+1至第3n个GDL单元GDL3n输出的扫描信号的下降时间约为3.03us。设置255灰阶对应的电压为13.5V，则第一显示区X1中像素单元15的充电电压为13.5V，充电率为100％；第二显示区X2中像素单元号15的充电电压为13V，充电率为96.3％；第三显示区X3中像素单元15的充电电压为12.5V，充电率为92.5％。

请一并参阅图5，图5为图4中扫描驱动电路与连接部的布局示意图。如图5所示，第一连接元件CN1具有第一电阻Ra1，第二连接元件CN2具有第二电阻Ra2，第三连接元件CN3具有第三电阻Ra3，第一电阻Ra1大于第二电阻Ra2，第二电阻Ra2大于第三电阻Ra3，以使得在第一组GDL单元D1、第二组GDL单元D2和第三组GDL单元D3中，任意两组GDL单元输出的扫描信号的平均下降时间之差小于预设时间阈值。其中，预设时间阈值为0.1us。

在示例性实施例中，连接元件可以为一根导线，其阻抗的设置方法包括但不限于弯折、环绕，增加或减小横截面积等。

在一种实施例中，第三连接元件CN3与连接的扫描线的材料和横截面积相同，也即是，第三连接元件CN3为与扫描线相同的导线，使扫描线直接与GDL单元的信号输出端GOUT连接。通过调整第一连接元件CN1和第二连接元件CN2的阻值即第一电阻Ra1和第二电阻Ra2，使三组GDL单元输出的扫描信号的平均下降时间之差小于预设时间阈值。

在第一组GDL单元D1中，所有GDL单元的平均阻抗为第一阻抗R1，第二组GDL单元D2中，所有GDL单元的平均阻抗第二阻抗R2，第三组GDL单元D3中，所有GDL单元的平均阻抗为第三阻抗R3，第一阻抗R1小于第二阻抗R2，第二阻抗R2小于第三阻抗R3，第一电阻Ra1大于第二电阻Ra2。其中，GDL单元的阻抗包括传输时钟信号的导线阻抗以及GDL单元内部电子元件的阻抗，例如晶体管等。

第一组GDL单元D1、第二组GDL单元D2和第三组GDL单元D3沿第一方向F1依次排列设置，第一组GDL单元时钟信号线的长度小于第二组GDL单元时钟信号线的长度，第二组GDL单元时钟信号线的长度小于第三组GDL单元时钟信号线的长度。时钟信号线经时钟信号输入端传输时钟信号至对应的GDL单元。

在同一组GDL单元中即第一组GDL单元D1或第二组GDL单元D2或第三组GDL单元D3中，任意两个GDL单元的阻抗之差小于预设阻抗阈值，任意两个GDL单元输出的扫描信号的下降时间之差小于预设时间阈值。由于同一组GDL单元中任意两个GDL单元的阻抗之差小于预设阻抗阈值，使得两个GDL单元输出的扫描信号的下降时间之差小于预设时间阈值，同时任意两个GDL单元输出的扫描信号的下降时间之差小于预设时间阈值，则在同一组GDL单元中，能够避免由于扫描信号下降时间的不同引起的显示不均问题。

请参阅图6，图6为图5中GDL单元中扫描信号输出模块的等效电路图。如图6所示，在GDL单元中，扫描信号输出模块包括一个晶体管，其栅极接入节点Q，源极接入时钟信号CLK，漏极为信号输出端GOUT，当节点Q的电位为第一电位时，晶体管T的源极与漏极导通，源极接收时钟信号CLK，漏极输出扫描信号。

请参阅图7，图7为本申请第四实施例提供的一种扫描驱动电路与连接部的布局示意图。如图7所示，第一连接元件CN1、第二连接元件CN2与第三连接元件CN3的长度、材料相同，设置第一连接元件CN1的横截面积为第一面积S1以得到第一电阻Ra1，设置第二连接元件CN2的面积为第二面积S2以得到第二电阻Ra2，设置第三连接元件CN3的横截面积为第三面积S3以得到第三电阻Ra3，第一面积S1小于第二面积S2，第二面积S2小于第三面积S3。

由导线阻抗计算公式R＝ρL/s(ρ：导线电阻率，L：导线长度，S：横截面积)可知，可通过控制导线长度L以及导线电阻率ρ不变，改变导线的横截面积S以控制导线的阻抗R。

由于第三组GDL单元D3与COF的距离相较于第一组GDL单元D1与第二组GDL单元D2更远，导致第三组GDL单元D3中各GDL单元的时钟信号CLK导线阻抗更大。故可以保持第三组GDL单元D3中各GDL单元对应的第三连接元件CN3的阻值，同时适应性的增大第一组GDL单元D1与第二组GDL单元D2中各GDL单元对应的第一电阻Ra和第二电阻Ra2，以使得在三组GDL单元中，任意两组GDL单元输出的扫描信号平均下降时间之差小于预设时间阈值。因此，在保持所有连接元件的长度、材料相同时，第一连接元件CN1与第一连接元件CN2的横截面积，使所有GDL单元中，任意两个GDL单元输出的扫描信号的下降时间小于预设时间阈值，也即是，维持第三面积S3不变，减小第一面积S1和第二面积S2。由于第二组GDL单元D2相较于第一组GDL单元D1距离COF更远，故控制第一面积S1小于第二面积S2。

第一面积S1小于第二面积S2表征第一电阻Ra1大于第二电阻Ra2。第二面积S2小于第三面积S3表征第二电阻Ra2大于第三电阻Ra3。

在一种实施例中，还可以维持第一面积S1不变，通过增加第二面积S2和第三面积S3，使第一连接元件CN2的第二电阻Ra2和第三连接元件CN3的第三电阻Ra3减小，使得在任意两组GDL单元中，其中一组GDL单元中所有GDL单元的平均阻抗与另一组GDL单元中所有GDL单元的平均阻抗之差小于预设阻抗阈值，从而使得在在任意两组GDL单元中，其中一组GDL单元中所有GDL单元的输出的扫描信号的平均下降时间与另一组GDL单元中所有GDL单元输出的扫描信号的平均下降时间之差小于预设时间阈值。

通过对第一元件CN1、第二元件CN2和第三元件CN3的阻值的设置，使得在任意两组GDL单元中，其中一组GDL单元中所有GDL单元输出的扫描信号的下降时间与另一组GDL单元中所有GDL单元输出的扫描信号的下降时间之差在预设阈值内，进而使得在所有GDL单元中，任意两个GDL单元输出的扫描信号的下降时间之差小于预设阈值，避免了由于下降时间导致的显示不均匀现象，提升了显示质量。

请参阅图8，图8为本申请第五实施例提供的一种扫描信号的调节方法的流程示意图。如图8所示，具体调节步骤如下：

步骤S101，仿真并获取多个扫描驱动单元输出的扫描信号的下降时间。

通过仿真软件建模获取多个GDL单元输出的扫描信号的下降时间，具体地，可以将多个GDL单元分为三组GDL单元进行处理。分别获取三组GDL单元中所有GDL单元输出的扫描信号的平均下降时间。其中在同一组GDL单元中，任意两个GDL单元输出的扫描信号的下降时间之差小于预设阈值，预设时间阈值为0.1us，下降时间之差小于0.1us在显示时，无视觉上的差异。

步骤S102，计算任意两个扫描驱动单元输出的扫描信号的下降时间之差。

对任意两个扫描信号的下降时间进行比较作差，以预设时间阈值为标准进行判断比较，当小于预设时间阈值时，表明两GDL单元输出的扫描信号不影响显示质量。

其中可以分别对三组GDL单元中所有GDL单元输出的扫描信号的平均下降时间进行比较。例如，将第二组GDL单元中所有GDL单元输出的扫描信号的平均下降时间t2与第三组GDL单元中所有GDL单元输出的扫描信号的平均下降时间t3作差，得到下降时间差值Δt，或者将第一组GDL单元中所有GDL单元输出的扫描信号的平均下降时间t1与第三组GDL单元中所有GDL单元输出的扫描信号的平均下降时间t3作差，得到下降时间差值Δt2。

步骤S103，依据下降时间之差对应多个扫描驱动单元设置具有不同电阻的连接元件，以控制任意两个扫描信号的下降时间之差小于预设时间阈值。

通过仿真实验调整与GDL单元连接的连接元件的电阻，使得任意两个GDL单元输出的扫描信号的下降时间之差小于预设时间阈值。

其中，可以分别以三组GDL单元的平均下降时间为参考，对应设置第一电阻Ra1、第二电阻Ra2和第三电阻Ra3的具体值。例如，可以通过调整第一连接元件CN2的第二电阻Ra2和第三连接元件CN3的第三电阻Ra3，使得第二组GDL单元中所有GDL单元的扫描信号的平均下降时间t2与第三组GDL单元中所有GDL单元输出的扫描信号的平均下降时间t3之差即Δt小于预设时间阈值，从而获得第二电阻Ra2和第三电阻Ra3的具体阻值。同理也可以获得第一电阻Ra1。

因此，在阵列基板11制作时，通过对第一电阻Ra1、第二电阻Ra2和第三电阻Ra3的设置，使得在任意两组GDL单元中，其中一组GDL单元中所有GDL单元输出的扫描信号的下降时间的平均值与另一组GDL单元输出的扫描信号的下降时间的平均值之差小于预设时间阈值，从而避免显示面板由于阻抗不同导致显示不均等问题。

具体地，首先计算实际第二组GDL单元输出的扫描信号的平均下降时间与第三组GDL输出的扫描信号的平均下降时间之差得到第一下降时间差值Δt1。然后，增大第一连接元件CN2的电阻阻值为第一补偿值ΔR1，计算此时第二组GDL单元输出的扫描信号的平均下降时间与第三组GDL输出的扫描信号的平均下降时间之差得到第一下降时间差值Δt2。最后依据公式ΔR＝(Δt1/Δt2)×ΔR1得到最终阻抗补偿值ΔR即实际第二电阻Ra2。

在一种实施例中，还可以减小第三连接元件CN3的阻值，使第二组GDL单元输出的扫描信号的平均下降时间与第三组GDL单元输出的扫描信号的平均下降时间之差小于预设阈值，获取第三组GDL单元的阻抗减少的平均值作为第三组GDL单元中每个GDL单元的阻抗补偿值。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括扫描驱动电路、连接部以及呈阵列排布的多个像素单元，所述扫描驱动电路包括多个依次级联的扫描驱动单元，所述连接部包括多个连接元件，每个所述扫描驱动单元的信号输出端对应通过一个所述连接元件连接于所述像素单元，每个所述扫描驱动单元输出的扫描信号自所述连接元件传输所述像素单元以控制所述像素单元接收图像显示用的数据信号，其中，所述多个连接元件的电阻不完全相同，所述连接部通过不完全相同的电阻调节多个所述像素单元接收的扫描信号的下降时间，以控制任意两个所述扫描信号的下降时间的差值小于预设时间阈值。

2.根据权利要求1所述的阵列基板，其特征在于，

所述扫描驱动电路包括接收时钟信号的时钟信号输入端，多个所述扫描驱动单元依据所述时钟信号输出所述扫描信号，

所述多个依次级联的扫描驱动单元包括与所述时钟信号输入端的距离逐渐增大的第一组扫描驱动单元、第二组扫描驱动单元和第三组扫描驱动单元，

在所述第一组扫描驱动单元中，与每个所述扫描驱动单元的信号输出端连接的所述连接元件为第一连接元件；在所述第二组扫描驱动单元中，与每个所述扫描驱动单元的信号输出端连接的所述连接元件为第二连接元件；在所述第三组扫描驱动单元中，与每个所述扫描驱动单元的信号输出端连接的所述连接元件为第三连接元件；

所述第一连接元件具有第一电阻，所述第二连接元件具有第二电阻，所述第三连接元件具有第三电阻，所述第一电阻大于所述第二电阻，所述第二电阻大于所述第三电阻，在任意两组扫描驱动单元中，其中一组扫描驱动单元中的所有所述扫描驱动单元输出的扫描信号的平均下降时间与另一组扫描驱动单元中的所有扫描驱动单元输出的扫描信号的平均下降时间之差小于所述预设时间阈值。

3.如权利要求2所述的阵列基板，其特征在于，

所述阵列基板还包括多条沿着第一方向延伸以及沿着第二方向间隔预设距离设置的扫描线，每一条扫描线连接位于沿着所述第一方向排列设置的同一行的多个所述像素单元，所述扫描线用于连接于一个所述连接元件并接收所述扫描信号，且将所述扫描信号输出至同一行的多个所述像素单元，所述第一方向垂直于所述第二方向；

所述第一连接元件、所述第二连接元件及所述第三连接元件为导电走线结构，所述第一连接元件、所述第二连接元件及所述第三连接元件的材料与所述扫描线的材料相同，所述第三连接元件与连接的所述扫描线的横截面积相同。

4.如权利要求3所述的阵列基板，其特征在于，所述第一连接元件、所述第二连接元件与所述第三连接元件的长度和材料相同，所述第一连接元件的横截面积为第一面积，所述第二连接元件的面积为第二面积，所述第三连接元件的横截面积为第三面积，所述第一面积小于所述第二面积，所述第二面积小于所述第三面积。

5.如权利要求4所述的阵列基板，其特征在于，所述第一组扫描驱动单元中所有所述扫描驱动单元的阻抗的平均阻抗值为第一阻抗，所述第二组扫描驱动单元中所有所述扫描驱动单元的阻抗的平均阻抗值为第二阻抗，所述第三组扫描驱动单元中所有所述扫描驱动单元的阻抗的平均阻抗值为第三阻抗，所述第一阻抗小于所述第二阻抗，所述第二阻抗小于所述第三阻抗；所述扫描驱动单元的阻抗包括传输时钟信号的导线阻抗以及所述扫描驱动单元内部电子元件的阻抗。

6.如权利要求4所述的阵列基板，其特征在于，同一组扫描驱动单元中，任意两个所述扫描驱动单元的阻抗之差小于预设阻抗阈值，任意两个所述扫描驱动单元输出的扫描信号的下降时间之差小于所述预设时间阈值。

7.如权利要求3-6中任意一项所述的阵列基板，其特征在于，所述第一组扫描驱动单元、所述第二组扫描驱动单元和所述第三组扫描驱动单元沿所述第一方向依次排列设置，所述第一组扫描驱动单元的时钟信号线的长度小于第二组扫描驱动单元的时钟信号线的长度，所述第二组扫描驱动单元的时钟信号线的长度小于所述第三组扫描驱动单元的时钟信号线的长度，所述时钟信号线经所述时钟信号输入端传输所述时钟信号至所述扫描驱动单元。

8.如权利要求7所述的阵列基板，其特征在于，所述第一组扫描驱动单元中所述扫描驱动单元的数量与所述第二组扫描驱动单元中所述扫描驱动单元的数量相同，所述第二组扫描驱动单元中所述扫描驱动单元的数量与所述第三组扫描驱动单元中所述扫描驱动单元的数量相同。

9.一种显示面板，其特征在于，包括显示控制电路、数据驱动电路和如权利要求1-8中任意一项所述的阵列基板，所述显示控制电路用于输出源极输出控制信号至所述数据驱动电路以及输出栅极输出控制信号至设置于所述阵列基板的扫描驱动电路，以控制所述扫描驱动电路输出扫描信号至像素单元、所述数据驱动电路输出数据信号至所述像素单元，所述像素单元依据所述扫描信号和所述数据信号执行图像显示。

10.一种扫描信号的调节方法，应用于如权利要求1-8任意一项所述的阵列基板，其特征在于，具体步骤为：

仿真并获取多个扫描驱动单元输出的扫描信号的下降时间；

计算任意两个所述扫描驱动单元输出的所述扫描信号的下降时间之差；

依据所述下降时间之差对应多个所述扫描驱动单元设置具有不同电阻的连接元件，以控制任意两个所述扫描信号的所述下降时间之差小于预设时间阈值。