JPH11175041A - 半導体装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 小面積でプリチャージができる回路構成を提
供する。 【解決手段】 プリチャージをするか否かの制御機能を
ソース駆動回路に併有させる。ソース駆動回路中にプリ
チャージ制御信号線４９２と論理素子ナンドＢ４２１〜
４２３とを具えつけ、水平帰線期間中にプリチャージ制
御信号線４９２の信号をアクティブにすることにより、
画像信号スイッチ４６１〜４６３をオンにしてプリチャ
ージを行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型の表示用半導体装置の駆動回路
並びに駆動方法に関する。本発明は画素マトリクス部と
駆動回路とを同一基板上に一体形成するアクティブマト
リクス液晶表示装置（より詳しくは液晶表示装置の駆動
基板）で、画素マトリクスへの画像情報の書き込みが点
順次方式で行われる場合に利用できる。しかしその他Ｅ
Ｌ表示装置、プラズマディスプレイ等に用いることもで
きる。

【０００２】

【従来の技術】アクティブマトリクス型の半導体表示装
置の一例として、液晶表示装置がある。図１にアクティ
ブマトリクス型の液晶表示装置の構成例を示す。図１の
液晶表示装置は、基板１０１上にソース駆動回路１０
２、ゲート駆動回路１０３および画素マトリクス部１０
４を薄膜トランジスタ（ＴＦＴと略称する）を用いて製
造工程上同時形成する方式（駆動回路一体方式と称す
る）であるが、この他にソース駆動回路、ゲート駆動回
路等を別途ＩＣで作製し、基板上に形成された画素マト
リクス部と接続する方式（ＩＣ外付け方式と称する）も
ある。駆動回路一体方式では製造工程が簡略化されてい
るのが利点であるが、一般的にポリシリコン（多結晶珪
素）ＴＦＴが用いられるため基板が高価となる。一方Ｉ
Ｃ外付け方式では工程数は増えるが、一般的にアモルフ
ァスシリコン（非晶質珪素）ＴＦＴが用いられるため基
板は安価である。以下に画像の表示を行うための動作
を、図１を参照しつつ説明する。

【０００３】画素マトリクス部１０２には、ソース線１
０３とゲート線１０５とが格子状もしくはデルタ画素配
置などに対応した格子類似の形状に配置され、その交点
部には図８に示されるように画素薄膜トランジスタ（画
素ＴＦＴ）が設置されている。画素ＴＦＴのゲート電極
はゲート線に、ソース・ドレイン電極の一方はソース線
に、他方は画素電極に接続している（以後本明細書にお
いては便宜上、画素ＴＦＴについてソース線に接続して
いる側をソース、画素電極に接続している側をドレイン
と呼称する）。

【０００４】ゲート駆動回路１０６からゲート線１０５
に供給されるゲート線選択信号がオンとなり、画素ＴＦ
Ｔのゲート電極にしきい値以上の大きさの電圧が印加さ
れると、画素ＴＦＴのソースとドレインは導通状態とな
り、ソース線を通して送られてくる画像信号の内容（す
なわち画像情報）が画素電極に書き込まれる。逆にゲー
ト選択信号がオフのときは画素ＴＦＴのソースとドレイ
ンは絶縁状態であり、ソース線に送られてきた信号の内
容は画素電極に書き込まれず、画素電極に保持されてい
た画像情報がそのまま保持され続ける。

【０００５】横１行の各画素ＴＦＴはゲートを同一のゲ
ート線に接続している。従って横１行の画素ＴＦＴはそ
れぞれ、同時に書き込み可能あるいは不能な状態とな
る。そしてゲート線選択信号オンの期間内に、ソース駆
動回路１０４が各ソース線に画像信号を供給すること
で、意図通りの画像情報が横１行の各画素電極に書き込
まれる。

【０００６】ソース駆動回路が画像信号を各ソース線に
供給する形態として通常使われているものは、大別する
と点順次方式と線順次方式との二種類がある。点順次方
式では各ソース線に画像信号が順次供給され水平帰線期
間内では画像情報の書き込みをしないのに対して、線順
次方式では各ソース線に画像信号が同時に供給され水平
帰線期間内にも画像情報の書き込みをすることもでき
る。図２に従来の点順次方式ソース駆動回路の構成例を
示す。これは全ソース線Ｎ本中３本分のみの抜粋であ
り、バッファ２３１〜２３３にはレベルシフタ（電圧変
換器）、インバータなどが含まれる。

【０００７】画素電極横１行分の画像情報の書き込みを
したら、ゲート駆動回路はそのゲート線にゲート線選択
信号オフを出し、次のゲート線にゲート線選択信号オン
を出力する。そして上述のような画像情報の書き込みが
次の横１行分の各画素電極について行われる。このよう
にゲート線選択信号オンを受けるゲート線が順次交替す
ることにより、画像情報の書き込みが行われる横１行分
の画素電極が順次移動し、画素マトリクス部全体または
一部分で１画面分の画像を表示することが可能となる。
画像の表示は、通常は1秒間に６０画面もしくは３０画
面行われる。

【０００８】さらに液晶表示装置においては、画素電極
に直流の電圧を掛け続けると電気化学的な反応により液
晶の寿命を縮めるなどの問題があり、画像信号の符号
（正負）を１画面毎に反転する交流駆動が行われるのが
一般である。しかし１画面おきに、全て正信号により画
像情報を書き込んだり全て負信号により画像情報を書き
込んだりすると、ＴＦＴにおいては信号の正負により情
報の伝達される速度等が異なることから、１画面おきに
画像の明暗やコントラストに大きな違いが生じ、チラつ
いた画像となってしまう。そこで画素マトリクスの横１
行毎、すなわち同一ゲート線にゲートが接続する画素Ｔ
ＦＴ１単位毎に画像信号の正負を反転したり（これをゲ
ート線反転操作と称する）、縦１列毎、すなわち同一ソ
ース線にソースが接続する画素ＴＦＴ一単位毎にも画像
信号の正負を反転したり（これをソース線反転操作と称
する）する。最も望ましいのはゲート線反転とソース線
反転とを併用することであるが、これは特にドット反転
操作と称される。

【０００９】ところが次のような理由からゲート線反転
操作を行う場合（ドット反転操作も含む）、それを行わ
ないときと比較し一般に画素電極への画像情報の書き込
みに必要とされる時間は増加する。まず各ソース線には
寄生容量、浮遊容量があるため、一度画素電極への書き
込みをするとソース線にも画像情報が残存する。しかも
この寄生容量、浮遊容量は画素容量より通常１〜２桁も
大きいものである。一方ゲート線反転操作においては書
き込み１回毎に画像情報の正負が反転する。とすると書
き込みのときには常にソース線には逆符号の電荷が大量
に残っていることになる。するとその分余計に充電する
ことが必要となり、すなわち書き込みに要する電荷が増
え、書き込み所要時間の増加をもたらす。

【００１０】しかし書き込み時間の増加は、今後ますま
す需要が強まる大画面、高画質化を不可能とする。そこ
で書き込み時間を変化させることなくゲート線反転操作
を行う手段として、書き込みに先立って各ソース線をプ
リチャージするという方法とられることがある。プリチ
ャージとは残存している反対電荷を除去すること（これ
を本明細書では消極的プリチャージと称する）、或いは
さらに進んでこれから書き込みする符号の或電位値を保
つ程度の電荷を供給すること（これを本明細書では積極
的プリチャージと称する）をいう。ここで電位の基準
（０Ｖ）は対向電極８１０である。

【００１１】駆動回路一体方式でのプリチャージは従
来、専用のプリチャージ回路により行っていた（プレス
ジャーナル社刊, Semiconductor World, 1995.5号,
158−161頁 等参照）。従来のプリチャージ回路の構
成例を図３に示す。図３ではソース線３本分についての
みしか描かれていないが、当然全ソース線Ｎ本分同様の
回路が存在する。そのためソース駆動回路の１／２から
１／８程度の大きさの面積が、プリチャージ回路のため
に占められる。

【００１２】しかし駆動回路一体方式では高価な石英基
板が用いられるのが通常であり、基板の大きさは半導体
装置自体の生産価格の上昇に直結する。画面の見易さを
維持し生産価格を削減するには、基板の大きさに対する
画面面積（画面面積比）を大きくすることは不可欠であ
り、プリチャージ回路を作らずに済ませることはその手
段として大きな価値を有する。

【００１３】

【発明が解決しようとする課題】本明細書で開示する発
明はアクティブマトリクス型の半導体装置を駆動回路一
体方式で製造する場合において、専用のプリチャージ回
路によらずに各ソース線をプリチャージすることが可能
な構成を提供することを課題とする。

【００１４】なおアモルファスシリコンＴＦＴを用いた
ＩＣ外付け方式の液晶表示装置においては、専用のプリ
チャージ回路によらずにソース駆動回路によりプリチャ
ージを行う方法は、特開平７−１２１１３９掲載の方法
が既に知られている。しかし駆動回路一体方式の半導体
装置において、上記文献の方法を直接適用することはで
きない。なぜなら駆動回路一体方式のソース駆動回路と
ＩＣ外付け方式のソース駆動回路とは、機能や構成、制
約に相違があるからである。すなわち駆動回路一体方式
では、ポリシリコンＴＦＴを一般に使うため画像信号を
各画素に書き込む時間は短い反面、ＴＦＴによりアナロ
グ信号の増幅を正確に行うことが困難なことから、ソー
ス駆動回路ではアナログ信号である画像信号の保持は行
われずに画像信号が点順次方式で書き込まれるのが通常
である。逆にアモルファスシリコンＴＦＴを使うＩＣ外
付け方式では、画像信号を各画素に書き込む時間を長く
するため線順次書き込みを行うのが一般である。また駆
動回路一体方式では、駆動回路面積抑制の要求がＩＣ外
付け方式よりも強く、できる限り単純で小規模な回路構
成を具体的に与えることの必要性が高い。ここに本発明
の独自の価値が存する。

【００１５】

【課題を解決するための手段】本明細書で開示する発明
の一つは、画素マトリクス部とゲート駆動回路とソース
駆動回路とを具え、該画素マトリクス部は、画像信号の
書き込みを受ける複数の画素が行列配置（デルタ画素配
置等も当然含まれる）されており、該ゲート駆動回路
は、前記画素を行単位で画像信号の書き込みを受け得る
状態に設定するために、該ゲート駆動回路に接続するゲ
ート線を介してゲート線選択信号を該画素マトリクス部
に順次供給する半導体装置において、該ソース駆動回路
は、書き込み期間内では該ソース駆動回路に接続するソ
ース線を介して画像信号を該画素マトリクス部に供給
し、水平帰線期間内ではソース線をプリチャージするこ
とが可能であり、該画素マトリクス部、該ゲート駆動回
路および該ソース駆動回路が絶縁表面を有する同一の基
板上に製造工程上同時に形成されることを特徴とする半
導体装置である。

【００１６】ここでソース駆動回路はプリチャージ制御
信号線と各々が複数の入力部をもつ複数の論理素子とを
具え、このプリチャージ制御信号線は、水平帰線期間内
にソース線をプリチャージすることを可能とするために
外部より供給されるプリチャージ制御信号の伝達を行
う。プリチャージ制御信号線は１本でも複数本でもよ
い。該複数の論理素子はそれぞれ、入力部の一つに少な
くとも１本のプリチャージ制御信号線に接続している。

【００１７】本発明は点順次書き込みを行うアクティブ
マトリクス型の液晶表示装置に利用すると効果が大き
い。しかしアクティブマトリクス型の液晶表示装置の他
の場合、ＥＬ表示装置あるいはプラズマディスプレイに
用いることもできる。

【００１８】本明細書で開示する他の発明はゲート駆動
回路が、該ゲート駆動回路に接続する少なくとも一つの
ゲート線を介してゲート線選択信号オンを画素マトリク
ス部に供給して、画像信号の書き込みを受ける画素を行
単位で選択し、ソース駆動回路が、該ソース駆動回路に
接続するソース線を介して画像信号を該画素マトリクス
部に供給し、点順次方式で画素に書き込みを行うステッ
プと、該ゲート駆動回路が、該ゲート駆動回路に接続す
る全てのゲート線を介してゲート線選択信号オフを該画
素マトリクス部に供給して、該ソース駆動回路が、該ソ
ース線をプリチャージするステップとを、包含すること
を特徴とする半導体装置の駆動方法である。

【００１９】ここでソース線をプリチャージするステッ
プは１垂直走査期間のみならず、１水平走査期間にも含
まれる。

【００２０】なおプリチャージ回路には、画素マトリク
ス中で画像を表示しない領域に黒色を書き込み表示画像
のコントラストを高めるときの、黒色書き込みを行う回
路すなわちブラックフレーム回路の機能を併有させるこ
ともできる。そのため本発明はブラックフレーム回路に
適用することもできる。ブラックフレーム回路に適用さ
れる場合は、ゲート線反転書き込みをするか否かに関わ
らず本発明は効果がある。

【００２１】

【実施例】本発明を実施したソース駆動回路の第一の例
を図４に示す。図４にはソース線３本分しか含まれてい
ないが、全ソース線Ｎ本分について同様の構成がとられ
る。この実施例は、図２に記載の点順次方式ソース駆動
回路の従来例に本発明を実施したものであり、プリチャ
ージ制御信号線とプリチャージ制御信号を取り込むため
の論理素子であるナンドＢとが図２の回路と比較し新た
に付け加えられている。

【００２２】図４の回路動作を、ある画素行書き込み期
間とそれに続く１水平帰線期間でのタイミングチャート
である図６を参照しながら説明する。本例では画像信号
ＶＤはドット反転書き込みをしているため、次の画素行
書き込み期間ではＶＤは正負の符号が反転する。まず画
像信号線４９３に画像信号ＶＤが外部より伝達されるの
に先立ち、ロウアクティブであるプリチャージ制御信号
をハイにした後、書き込みを受ける画素行の画素ＴＦＴ
がゲートを接続しているゲート線についてゲート線選択
信号ＧＳをハイ（画素への書き込み可能状態）とする。

【００２３】その後スタート信号ＳＰがシフトレジスタ
４９４の最初段のラッチに入力され、最初段のラッチは
正反の両クロック信号ＣＫ、ＣＫｂに同期してＯＬ０に
示される信号を出力する。そしてＯＬ０を入力信号とし
て第二段のラッチはＯＬ１を出力する。ＯＬ０とＯＬ１
が共にハイである期間が、第１本目のソース線において
画像信号スイッチがオンとなり画像信号の書き込みが行
われる期間である。同様にＯＬ１とＯＬ２が共にハイで
ある期間が第２本目のソース線において、ＯＬ２とＯＬ
３が共にハイである期間が第３本目のソース線において
画像信号の書き込みが行われる期間である。こうしてＮ
本のソース線全てについて画像信号の書き込みが順次行
われる。

【００２４】書き込み期間が終了後、次の画素行につい
て書き込みが開始されるまでの期間、すなわち水平帰線
期間では、全てのゲート選択信号をロウ（画素への書き
込み不可の状態）にする。そしてロウアクティブである
プリチャージ制御信号をロウにすることで、画像信号ス
イッチをオンにする。画像信号線には外部からゼロ電位
となるように電荷を供給し、消極的プリチャージを行
う。次の画素行の書き込み期間前にはプリチャージ制御
信号をハイに戻す。

【００２５】本例においてはプリチャージ制御信号線４
９２は１本であったが、これを２本にすることもでき
る。その場合ナンドＢ４２１、４２３は同一のプリチャ
ージ制御信号線に接続させ、ナンドＢ４２２は他方のプ
リチャージ制御信号線に接続させるというように、ひと
つおきに別のプリチャージ制御信号線に接続させる。す
ると両プリチャージ制御信号線でプリチャージ制御信号
ＰＣＣがロウ（アクティブ）となるタイミングをずらす
ことにより、積極的プリチャージも可能となる。

【００２６】本発明を実施したソース駆動回路の第二の
例を図５に示す。図５はソース線６本分しか含んでいな
いが、全ソース線２Ｎ本分について同様の構成がとられ
る。また本実施例も、点順次方式ソース駆動回路に本発
明を実施したものであるが、図４の例と比較し次に２点
が主に変更されている。すなわちパルス幅制御信号線５
９５及びパルス幅制御信号を取り込むための論理素子
（ノアＡ）を有する点と、１つのタイミングパルスで画
像信号スイッチ２個をオンオフする点である。

【００２７】パルス幅制御信号はナンドＡのロウパルス
の幅を削ることにより、ゴースト発生を防止する機能を
もつ。ただしパルス幅制御信号を取り込むためにノアＡ
を組み込んだ都合上、プリチャージ制御信号を取り込む
ための論理素子をナンドＢではなくノアＢとし、プリチ
ャージ制御信号はハイアクティブとすることとした。パ
ルス幅制御信号線は２本あり、隣接するノアＡは交互に
別のパルス幅制御信号線に接続する。例えばノアＡ５１
６はパルス幅制御信号線５９５に接続するが、ノアＡ５
１６に隣接するノアＡ５１７はもう一方のパルス幅制御
信号線５９６に接続する。

【００２８】画像信号スイッチ２個を同時にオンオフす
るのは、正反両クロック信号ＣＫ、ＣＫｂの周波数を下
げることが主要な目的である。しかし画像信号スイッチ
２個を同時にオンオフする場合、後述するように各画像
信号線５９３と５９４は１書き込み期間（画素１行の書
き込み期間）中で画像信号の符号を反転しないことか
ら、消極的プリチャージのみならず積極的プリチャージ
が可能であるという利点もある。

【００２９】図５の回路動作を、ある画素行書き込み期
間とそれに続く水平帰線期間でのタイミングチャートで
ある図７を用いて説明する。本例でも画像信号ＶＤはド
ット反転書き込みをしている。

【００３０】まず画像信号線６９３に画像信号ＶＤが外
部より伝達されるのに先立ち、ハイアクティブであるプ
リチャージ制御信号をロウにした後、書き込みを受ける
画素行の画素ＴＦＴがゲートを接続しているゲート線に
ついてゲート線選択信号ＧＳをハイ（画素への書き込み
可能状態）とする。

【００３１】その後スタート信号ＳＰがシフトレジスタ
４９４の最初段のラッチに入力され、最初段のラッチは
正反の両クロック信号ＣＫ、ＣＫｂに同期してＯＬ０に
示される信号を出力する。そしてＯＬ０を入力信号とし
て第二段のラッチはＯＬ１を出力する。

【００３２】ＯＬ０とＯＬ１が共にハイである期間が、
第１本目および第２本目のソース線において画像信号ス
イッチがオンとなり画像信号の書き込みが行われ得る期
間の上限である。本例ではパルス幅制御をするため画像
信号の書き込み期間はこれよりも短くなる。今両パルス
幅制御信号線５９５、５９６には、各々ＰＷＣ１、ＰＷ
Ｃ２のパルス幅制御信号が伝達される。パルス幅制御信
号ＰＷＣ１、ＰＷＣ２はいずれもデューティ比が５０％
であり、周期はクロック信号ＣＫのものと等しい。そし
てパルス幅制御信号ＰＷＣ１は７／１６周期遅れたクロ
ック信号ＣＫの波形を、パルス幅制御信号ＰＷＣ２は１
５／１６周期遅れたクロック信号ＣＫの波形をしてお
り、ＰＷＣ１とＰＷＣ２は互いに反転信号の関係にあ
る。従って画像信号スイッチがオンとなる期間はナンド
Ａ出力よりも、パルス幅制御信号ＰＷＣの周期（＝クロ
ック信号ＣＫの周期）の１／１６だけ削られる。

【００３３】そして本例においては、１つのタイミング
パルスでオンオフされる画像信号スイッチが２個である
ことに対応して、画像信号線も１本ずつ計２本存する。
その結果１画素行書き込み期間中それぞれの画像信号線
内では画像信号は符号を反転することなく、ソース線反
転書き込みを実現することができる。例えば或画素行書
き込み期間では画像信号線５９３にはＶＤ１のような正
の画像信号のみが伝達され、画像信号線５９４にはＶＤ
１のような負の画像信号がのみ伝達される。但しゲート
線反転が行われるため、次の画素行書き込み期間では現
画素行書き込み期間とは画像信号の符号は反転される。
すなわち画素信号線５９３で、現画素行書き込み期間に
おいて正符号の画像信号が伝達されていたときは、次の
画素行書き込み期間において負符号の画像信号が伝達さ
れる。

【００３４】各ラッチが順次ＯＬ２、ＯＬ3・・・・と
出力することにより、２本ずつ順次ソース線に画像信号
が伝えられ、画素に書き込みが行われる。

【００３５】一方、水平帰線期間では全てのゲート選択
信号がロウ（画素への書き込み不可状態）にされた後、
ハイアクティブであるプリチャージ制御信号をハイにす
ることで画像信号スイッチをオンにしプリチャージを行
う。本例では、図４の例と同様に電位を０Ｖに保つこと
で消極的プリチャージを行うことも可能であるが、積極
的プリチャージを以下のようにして行うことができる。
すなわち直前の書き込み期間において正符号の画像信号
を伝達していた画像信号線には、負符号の中間調電位を
画像信号線に供給する。画像信号の電位が−５Ｖ〜５Ｖ
の場合には、例えば−３Ｖを供給する。他方の画像信号
線に対しては同様に例えば＋３Ｖの電位が供給される。
こうすることにより、消極的プリチャージすなわち両画
像信号線に０Ｖの電位を供給するよりも、次の画素行の
書き込みは容易になる。但し積極的プリチャージとして
供給される電位は必ずしも中間調であることは要しな
い。特にプリチャージ回路がブラックフレーム回路の機
能を果たしている場合などは−５Ｖ、＋５Ｖ（ノーマリ
・ホワイト条件）を供給してもよい。

【００３６】水平帰線期間終了前にはプリチャージ制御
信号をロウに戻す。

【００３７】なお、本例は画像信号スイッチ２個を同時
にオンオフする場合であったが、画像信号スイッチ何個
を同時にオンオフしてもよい。但しソース線反転書き込
みをするとき、消極的プリチャージをする場合は奇数個
でも偶数個でもよいが、積極的プリチャージを行うには
偶数個の方がよい。またプリチャージ回路がブラックフ
レーム回路の機能を果たしているときノーマリ・ホワイ
ト条件ならば、画像信号スイッチ偶数個を同時にオンオ
フする形にする方がよい。

【００３８】以上本発明の実施例を二通り説明したが、
本発明の有効範囲はドット反転書き込み、ゲート線反転
書き込みする場合に限られない。とりわけプリチャージ
回路がブラックフレーム回路の機能を担う場合は、ドッ
ト反転書き込み、ゲート線反転書き込みでなくても本発
明は有効である。そしてプリチャージは垂直帰線期間内
でも行うことができる。プリチャージ回路が垂直帰線期
間内で黒色書き込みするブラックフレーム回路の機能を
担う場合は、垂直帰線期間内でのプリチャージも大きな
利用価値がある。またプリチャージ制御信号線は１本で
なく、複数本であってもよい。さらに本発明は半導体装
置が液晶表示装置である場合のみならず、ＥＬ表示装
置、プラズマディスプレイである場合に用いてもよい。

【００３９】

【発明の効果】本明細書で開示する発明はアクティブマ
トリクス型の表示用半導体装置において、プリチャージ
専用の回路によらずに各ソース線をプリチャージするこ
とを可能とする。その結果、基板上の画面面積比率の向
上が図れ、より低コストでより画面が見易い表示用半導
体装置をつくることができる。

【図面の簡単な説明】

【図１】 アクティブマトリクス型液晶表示装置の構成
の概略を示す図である。

【図２】 従来のアクティブマトリクス型液晶表示装置
のソース駆動回路の例を示す図である。

【図３】 従来のアクティブマトリクス型液晶表示装置
のプリチャージ回路の例を示す図である。

【図４】 本発明を実施したソース駆動回路の第一の構
成例を示す図である。

【図５】 本発明を実施したソース駆動回路の第二の構
成例を示す図である。

【図６】 本発明を実施したソース駆動回路の第一の構
成例の動作を説明するタイミングチャートである。

【図７】 本発明を実施したソース駆動回路の第二の構
成例の動作を説明するタイミングチャートである。

【図８】 アクティブマトリクス型液晶表示装置の画素
構成を示す図である。

【符号の説明】

４０１、４０２、４０３ ラッチ ４１１、４１２、４１３ ナンドＡ ４２１、４２２、４２３ ナンドＢ ４３１、４３２、４３３ バッファ ４４１、４４２、４４３、４４６、４４７、４４８、４
５１、４５２、４５３ インバータ ４６１、４６２、４６３ 画像信号スイッチ ４７１、４７２、４７３ ソース線 ４９０、４９１ クロック信号線 ４９２ プリチャージ制御信号線 ４９３ 画像信号線 ４９４ シフトレジスタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】画像信号の書き込みを受ける複数の画素が
   行列配置されている画素マトリクス部と、ゲート駆動回
   路に接続するゲート線を介してゲート線選択信号を該画
   素マトリクス部に順次供給して、前記画像信号の書き込
   みを受ける画素を行単位で順次選択する該ゲート駆動回
   路と、書き込み期間内ではソース駆動回路に接続するソ
   ース線を介して画像信号を該画素マトリクス部に供給す
   る該ソース駆動回路とを具えた半導体装置において、 該画素マトリクス部、該ゲート駆動回路および該ソース
   駆動回路は絶縁表面を有する同一の基板上に製造工程上
   同時に形成され、該ソース駆動回路は水平帰線期間内で
   はソース線をプリチャージすることが可能であることを
   特徴とする半導体装置。
2. 【請求項２】前記ソース駆動回路はプリチャージ制御信
   号線と各々が複数の入力部をもつ複数の論理素子とを具
   え、 該プリチャージ制御信号線は、該複数の論理素子それぞ
   れの入力部の一つに接続し、水平帰線期間内にソース線
   をプリチャージすることを可能とするために外部より供
   給されるプリチャージ制御信号の伝達を行うことを特徴
   とする請求項１に記載の半導体装置。
3. 【請求項３】前記半導体装置がアクティブマトリクス型
   の液晶表示装置であることを特徴とする請求項２に記載
   の半導体装置。
4. 【請求項４】ゲート駆動回路が、該ゲート駆動回路に接
   続する少なくとも一つのゲート線を介してゲート線選択
   信号オンを該画素マトリクス部に供給して、前記画像信
   号の書き込みを受ける画素を行単位で選択し、ソース駆
   動回路が、該ソース駆動回路に接続するソース線を介し
   て画像信号を該画素マトリクス部に供給して、点順次方
   式で画素に書き込みを行うステップと、 該ゲート駆動回路が、該ゲート駆動回路に接続する全て
   のゲート線を介してゲート線選択信号オフを該画素マト
   リクス部に供給し、該ソース駆動回路が、該ソース線を
   プリチャージするステップとを、包含することを特徴と
   する半導体装置の駆動方法。
5. 【請求項５】前記点順次方式で画素に書き込みを行うス
   テップと、該ソース線をプリチャージするステップと
   が、各水平走査期間に包含されていることを特徴とする
   請求項４に記載の半導体装置の駆動方法。