JP4846133B2 - 駆動回路、電極基板及び液晶表示装置 - Google Patents
駆動回路、電極基板及び液晶表示装置 Download PDFInfo
- Publication number
- JP4846133B2 JP4846133B2 JP2001231842A JP2001231842A JP4846133B2 JP 4846133 B2 JP4846133 B2 JP 4846133B2 JP 2001231842 A JP2001231842 A JP 2001231842A JP 2001231842 A JP2001231842 A JP 2001231842A JP 4846133 B2 JP4846133 B2 JP 4846133B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- stage
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は駆動回路、電極基板及び液晶表示装置に関し、詳しくは走査線に走査信号を出力する走査線駆動回路と、この走査線駆動回路を画素部と同一基板上に形成したアレイ基板と、このアレイ基板を備えたアクティブマトリクス型の液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、薄型、軽量であることに加えて低消費電力という特性を活かし、携帯型情報端末の表示装置として広く用いられている。中でも、マトリクス状に配置された画素毎に薄膜トランジスタ(TFT)からなるスイッチング素子を設けたアクティブマトリクス型の液晶表示装置は、発色性に優れ、また残像が少ないことから、高精細な表示画像が要求される分野で使用されている。また近年では、スイッチング素子に走査信号を供給する走査線駆動回路や信号線を介して画素電極に映像信号を供給する信号線駆動回路などを、画素が形成された絶縁基板上に一体に形成した駆動回路内蔵型の液晶表示装置も開発されている。
【0003】
【発明が解決しようとする課題】
ところで、液晶表示装置の用途の一つとして車載型モニタがある。このような車載型モニタには、カーナビゲーション画面とTV画面の両方を表示する機能が必要とされている。一般に、カーナビゲーション画面はTV画面に比べて解像度が高いため、TV画面用の液晶モニタでカーナビゲーション画面を表示すると解像度が低くなり、詳細な地図表示ができなくなるという問題点があった。また、解像度の高いカーナビゲーション画面用の液晶モニタでTV画面を表示すると、表示画面が縮小されてしまい、画面が見づらくなるという問題点があった。
【0004】
この発明の目的は、カーナビゲーション画面では高精細な地図表示を行うことができ、またTV画面では表示画面を縮小することなしにTV画像の表示を可能とする駆動回路、電極基板及び液晶表示装置を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明は、複数段の転送回路により走査信号を順次転送し、前記各転送回路毎に出力するシフトレジスタ回路、i(奇数)段目の転送回路及びi−1段目の転送回路の出力を2入力とするトランスミッションゲート型の第1NAND回路と、前記i段目の転送回路の出力を前記第1NAND回路の出力側に入力するトランスミッションゲート型の第1インバータ回路とを備えた第1回路と、i+1段目の転送回路及び前記i段目の転送回路の出力を2入力とするトランスミッションゲート型の第2NAND回路と、前記i段目の転送回路の出力を前記第2NAND回路の出力側に入力するトランスミッションゲート型の第2インバータ回路とを備えた第2回路とが交互に配置されてなり、
前記トランスミッションゲートのオン/オフを制御する表示モード切替信号により第1表示モードが選択された時は前記第1及び第2NAND回路をオン、前記第1及び第2インバータ回路をオフして、前記i段目の転送回路と前記i−1段目の転送回路の出力をNAND演算した結果をi段目の前記第1回路から走査信号として出力すると共に、前記i+1段目の転送回路と前記i段目の転送回路の出力をNAND演算した結果をi+1段目の前記第2回路から走査信号として出力し、前記表示モード切替信号により第2表示モードが選択された時は前記NAND回路をオフ、前記第1及び第2インバータ回路をオンして、前記i段目の転送回路の出力を前記第1及び第2インバータ回路を介してそれぞれ前記第1及び第2NAND回路の出力側に入力して、i段目の前記第1回路とi+1段目の前記第2回路から走査信号として出力するモード切替回路を具備することを特徴とする駆動回路である。
【0006】
好ましい形態として、前記シフトレジスタ回路は半クロック型のシフトレジスタで構成される。
【0007】
好ましい形態として、前記第1表示モードは走査線数の多いカーナビゲーション画面用の表示モードであり、前記第2表示モードは前記カーナビゲーション画面よりも走査線数の少ないTV画面用の表示モードである。
【0008】
好ましい形態として、前記表示モード切替信号は、Highレベル又はLowレベルの直流信号である。
【0009】
好ましい形態として、High又はLowレベルのシャット信号と前記モード切替回路から出力される走査信号とを2入力とするNAND回路を前記モード切替回路の後段に配置し、常時はHighレベルのシャット信号を入力することで走査信号の出力を許容し、電源投入直後の所定期間はLowレベルのシャット信号を入力することで走査信号の出力を抑制する。
【0010】
請求項2の発明は、請求項1において、前記表示モード切替信号により第1表示モードが選択された時は、i段目の前記第1回路から出力される走査信号のパルス波形をi−1段目の前記第2回路からのパルスカット出力信号でカットすると共に、i+1段目の前記第2回路から出力される走査信号のパルス波形をi段目の前記第1回路からのパルスカット出力信号でカットし、前記表示モード切替信号により第2表示モードが選択された時は、i段目の前記第1回路から出力される走査信号のパルス波形をi−2段目の前記第1回路からのパルスカット出力信号でカットすると共に、i+1段目の前記第2回路から出力される走査信号のパルス波形をi−1段目の前記第2回路からのパルスカット出力信号でカットするパルスカット回路を具備することを特徴とする。
【0011】
また、上記目的を達成するため、請求項3の発明は、複数の信号線と複数の走査線とが直交するように配置され、前記両線の各交点近傍にスイッチング素子を介して画素電極が配置された画素部と、前記信号線に映像信号を供給する信号線駆動回路と、請求項1又は2の駆動回路で構成される走査線駆動回路とを備え、前記走査線駆動回路は、前記表示モード切替信号により第1表示モードが選択された時は、走査線1ライン毎(G1,G2,…Gn)に走査信号を出力し、また前記表示モード切替信号により第2表示モードが選択された時は、前記走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力することを特徴とする電極基板である。
【0012】
さらに上記目的を達成するため、請求項4の発明は、請求項3の電極基板からなる第1基板と、前記画素電極と相対する対向電極が形成された第2基板と、これら両基板間に保持された液晶層とを備え、前記走査線駆動回路は、前記外部駆動回路から出力された表示モード切替信号により第1表示モードが選択された時は、走査線1ライン毎(G1,G2,…Gn)に走査信号を出力し、また前記表示モード切替信号により第2表示モードが選択された時は、前記走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力することを特徴とする液晶表示装置である。
【0013】
好ましい形態として、前記第1基板の走査線駆動回路に制御信号と表示モード切替信号を供給し、また信号線駆動回路に制御信号と映像信号を供給する外部駆動回路を備える。前記制御信号として、前記信号線駆動回路には、例えば水平スタート信号XST、水平クロック信号XCKなどが供給される。また前記走査線駆動回路には、垂直スタート信号YST、垂直クロック信号YCK、シャット信号YSHUT、表示モード切替信号ENAなどが供給される。
【0021】
【発明の実施の形態】
以下、この発明に係わる駆動回路、電極基板及び液晶表示装置をアクティブマトリクス型の液晶表示装置に適用した場合について説明する。
【0022】
[実施形態1]
実施形態1では、1つの走査線駆動回路で2つの表示モードの切り替えができるようにした例について説明する。
【0023】
図2は、実施形態1に係わる液晶表示装置の概略構成を示すブロック図である。
【0024】
画素アレイ部101には、複数の信号線S1,S2,…Sm(以下、総称S)と複数の走査線G1,G2,…Gn(以下、総称G)が互いに交差するように配線されており、これら両線の各交差部にはスイッチング素子としての画素トランジスタ106が配置されている。画素トランジスタ106のゲートは1水平ライン毎に共通に走査線Gに共通に接続され、ソースは1垂直ライン毎に信号線Sに共通に接続されている。またドレインは画素電極107(及び図示しない補助容量)に接続されている。この画素電極107と電気的に相対する対向電極108は、アレイ基板104と対向配置された図示しない対向基板上に形成されており、両基板間には液晶層109が保持されている。なお、画素アレイ部は本実施形態における画素部を構成している。
【0025】
信号線駆動回路102は、図示しないシフトレジスタ、レベルシフタ、バッフ回路などで構成され、後述する外部駆動回路105から供給される各種タイミング信号に従って、映像信号を対応する信号線Sに順次サンプリングする。
【0026】
走査線駆動回路103は、後述するシフトレジスタ回路部201,モード切替回路部202などで構成され、外部駆動回路105から供給される各種タイミング信号に従って、走査線Gに走査信号を順次出力する。本実施形態の走査線駆動回路103では、外部駆動回路105から送られてくる後述の表示モード切替信号ENA(/ENA)により、走査線1ライン毎(G1,G2,…Gn)に走査信号を出力する第1表示モードと、走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力する第2表示モードの2つの表示モードの切り替えができるように構成されている。本実施形態では、第1表示モードをカーナビゲーション画面の表示モードとし、第2表示モードをTV画面の表示モードとする。
【0027】
外部駆動回路105は、アレイ基板104外に配置された制御回路であり、信号線駆動回路102には水平スタート信号XST、水平クロック信号XCKを供給し、走査線駆動回路103には垂直スタート信号YST、垂直クロック信号YCK、後述するシャット信号YSHUT、表示モード切替信号ENAを供給している。また外部から供給される映像信号は、外部駆動回路105を経由して(又は経由せずに)、図示しないビデオバスにより信号線駆動回路102に供給されている。
【0028】
図1は、走査線駆動回路103の回路構成図である。走査線駆動回路103は、シフトレジスタ回路部201、モード切替回路部202、シャット回路部203、レベルシフタ回路部(L/S)204、パルスカット回路部205及びバッファ回路部206により構成されている。以下、上記各部の構成を説明する。ただし図1では、実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明するものとする。
【0029】
シフトレジスタ回路部201は、外部駆動回路105から供給される垂直スタート信号YSTを垂直クロック信号YCK,/YCKのタイミングで順次転送して、各段毎に走査信号として出力する回路であり、トランスミッションゲート付きインバータ回路207,208と、インバータ回路209,210とで構成されている。このうち、トランスミッションゲート付きインバータ回路207,208は、図3に示すようなCMOS回路で構成されている。図3に示すp−ch及びn−chトランスミッションゲートは、垂直クロック信号YCK,/(反転)YCKによりオン/オフが制御される。またINには垂直スタート信号YSTが入力される。
【0030】
図1では、インバータ回路207のp−ch及びn−chトランスミッションゲートを▲1▼と記し、インバータ回路208のp−ch及びn−chトランスミッションゲートを▲2▼と記している。そして、▲1▼と記されたn−chトランスミッションゲート及び▲2▼と記されたp−chトランスミッションゲートには垂直クロック信号YCKが、また▲1▼と記されたp−chトランスミッションゲート及び▲2▼と記されたn−chトランスミッションゲートには/YCKがそれぞれ入力される。
【0031】
図5のタイミングチャートに示すように、垂直クロック信号YCK,/YCKのタイミングで順次転送された垂直スタート信号YSTは、図1の出力段220,221,…225からそれぞれ半クロックの位相差で走査信号として出力される。
【0032】
なお、シフトレジスタ回路部201は本実施形態における転送回路であり、複数のシフトレジスタ回路部201は本実施形態におけるシフトレジスタ回路を構成している。
【0033】
モード切替回路部202は、表示モード切替信号ENA(/ENA)に応じて走査信号の出力形式を切り替える回路であり、トランスミッションゲート付きNAND回路211と、トランスミッションゲート付きインバータ回路212と、インバータ回路213とで構成されている。このうちNAND回路211は、自段及び前段の出力段からの出力が2つの入力端に入力されるように接続されている。またインバータ回路212は、走査線2ライン(G1+G2,G3+G4,…Gn−1+Gn)に対応する2つのモード切替回路部202をペアとしたときに、奇数段(G1,G3,G5,…)の出力段から出力された走査信号が各インバータ回路212を介してそれぞれのNAND回路211の出力側に入るように接続されている。
【0034】
なお、図1に示す実線の枠内のNAND回路211、インバータ回路212はそれぞれ本実施形態における第2NAND回路、第2インバータ回路であり、これらの回路を備えたモード切替回路部202は本実施形態における第1回路を構成している。また、上記モード切替回路部202の左隣りに位置するNAND回路211、インバータ回路212は本実施形態における第1NAND回路、第1インバータ回路であり、これらの回路を備えたモード切替回路部202は本実施形態における第2回路を構成している。更に、複数のモード切替部202は本実施形態におけるモード切替回路を構成している。
【0035】
上記構成によると、前記走査線2ラインに対応する2つのモード切替回路部202において、NAND回路211をオン、インバータ回路212をオフとした時には、各NAND回路211に自段及び前段の出力段から出力された走査信号が半クロックの位相差で入力するため、そのNAND演算の結果が各走査線毎に走査信号として出力される。また、NAND回路211をオフ、インバータ回路212をオンとした時には、奇数段(G1,G3,G5,…)の出力段から出力された1つの走査信号が各NAND回路211の出力側ラインに供給され、走査線2ライン同時に出力される。
【0036】
トランスミッションゲート付きNAND回路211は、図4に示すようなCMOS回路で構成されている。そして、p−ch及びn−chトランスミッションゲートは、表示モード切替信号ENA,/(反転)ENAによりオン/オフが制御される。またIN1には自段のシフトレジスタ回路部からの出力が、IN2には前段のシフトレジスタ回路部からの出力がそれぞれ入力される。また、トランスミッションゲート付きインバータ回路212は、図3に示すようなCMOS回路で構成されている。
【0037】
図1のモード切替回路部202において、NAND回路211のp−ch及びn−chトランスミッションゲートを▲3▼と記し、インバータ回路212のp−ch及びn−chトランスミッションゲートを▲4▼と記している。そして、▲3▼と記されたn−chトランスミッションゲート及び▲4▼と記されたp−chトランスミッションゲートには表示モード切替信号ENAが、また▲3▼と記されたp−chトランスミッションゲート及び▲4▼と記されたn−chトランスミッションゲートには/ENAがそれぞれ入力される。
【0038】
外部駆動回路105から供給される表示モード切替信号ENAは、Highレベル又はLowレベルの直流信号である。したがって、表示モード切替信号ENAがHighレベルであれば、/ENAはLowレベルとなり、表示モード切替信号ENAがLowレベルであれば、/ENAはHighレベルとなる。本実施形態では、カーナビゲーション画面の表示モードでは、表示モード切替信号ENA=H、/ENA=Lとし、TV画面の表示モードでは、表示モード切替信号ENA=L、/ENA=Hとしている。
【0039】
なお、Highレベルは本実施形態における第1電位であり、Lowレベルは本実施形態における第2電位である。
【0040】
シャット回路部203は、走査線駆動回路102としての機能を一時的に停止する回路であり、NAND回路214により構成されている。NAND回路214の一方の入力端にはH又はLレベルのシャット信号YSHUTが入力され、他方の入力端には自段のモード切替回路部202から出力された走査信号が入力される。通常、シャット回路部203にはHレベルのシャット信号YSHUTが与えられ、モード切替回路部202から出力された走査信号は、そのまま後段のレベルシフタ回路部204に送られる。一方、電源投入直後の所定期間はLレベルのシャット信号YSHUTが与えられ、この期間中は走査信号が出力されないようにして、不要な画像が表示されないように制御される。
【0041】
レベルシフタ回路部204は、シャット回路部203を経て送られてきた走査信号の振幅を画素トランジスタの駆動に必要な電圧まで昇圧する回路である。
【0042】
パルスカット回路部205は、1ライン毎(又は2ライン毎)に隣接する走査線に出力される走査信号のパルス波形が、トランジスタのバラツキにより重なるのを防ぐための回路であり、NOR回路215と、インバータ回路216と、トランスミッションゲート付きインバータ回路217,218とで構成されている。このうち、トランスミッションゲート付きインバータ回路217,218は、図3に示すようなCMOS回路で構成されている。
【0043】
図1のパルスカット回路部205において、インバータ回路217のp−ch及びn−chトランスミッションゲートを▲3▼と記し、インバータ回路218のp−ch及びn−chトランスミッションゲートを▲4▼と記している。そして、▲3▼と記されたn−chトランスミッションゲート及び▲4▼と記されたp−chトランスミッションゲートには表示モード切替信号ENAが、また▲3▼と記されたp−chトランスミッションゲート及び▲4▼と記されたn−chトランスミッションゲートには/ENAがそれぞれ入力される。
【0044】
なお、複数のパルスカット回路部205は、本実施形態におけるパルスカット回路を構成している。
【0045】
バッファ回路部206は、パルスカット回路部205から出力された走査信号を各走査線G1,G2,…Gnに出力する回路であり、インバータ回路219で構成されている。
【0046】
次に、上記のように構成された走査線駆動回路102において、第1表示モードであるカーナビゲーション画面の表示を行う場合と、第2表示モードであるTV画面の表示を行う場合の動作をそれぞれ説明する。なお、ここでは上記各部のうち主要な回路部の動作についてのみ説明する。
【0047】
まず、カーナビゲーション画面の表示を行う場合は、図5のタイミングチャートに示すように、表示モード切替信号ENA=H、/ENA=Lとする。各モード切替回路部202では、各段のNAND回路211がオン、インバータ回路212がオフするため、例えば出力段221から出力された走査信号はNAND回路211の一方の入力端に入力され、また出力段222からの走査信号はNAND回路211の他方の入力端に半クロックの位相差で入力されることになる。この結果、モード切替回路部202では、NAND回路211の入力端が2つともHレベルとなる期間だけ出力が有効となり、図5に示すように走査線1ライン毎(G1,G2,…)に走査信号が出力される。
【0048】
この時に、パルスカット回路部205では、表示モード切替信号ENA=H、/ENA=Lであるため、インバータ回路218がオン、インバータ回路217がオフする。このため、自段の出力信号のパルス波形を前段の出力信号のパルス波形でカットした波形が走査信号として出力されることになる。
【0049】
なお、自段の出力信号とは走査信号であり、前段の出力信号とは前段から出力される走査信号であって、本実施形態におけるパルスカット出力信号を意味している。
【0050】
一方、TV画面の表示を行う場合は、図6のタイミングチャートに示すように、表示モード切替信号ENA=L、/ENA=Hとする。各モード切替回路部202では、各段のNAND回路211がオフ、インバータ回路212がオンするため、例えば出力段221から出力された走査信号はNAND回路211に入力されることなく、走査線G1、G2に対応するモード切替回路202のインバータ回路212に同時に入力されることになる。この結果、走査線G1、G2に対応するそれぞれのモード切替回路部202からは、出力段211から入力された同一の出力が取り出されることになり、走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号が出力されることになる。
【0051】
この時に、パルスカット回路部205では、表示モード切替信号ENA=L、/ENA=Hであるため、インバータ回路218がオフ、インバータ回路217がオンする。このため、自段の出力信号のパルス波形を前々段の出力信号のパルス波形でカットした波形が走査信号として出力されることになる。
【0052】
上記実施形態1の走査線駆動回路103によれば、カーナビゲーション画面を表示する際には、表示モード切替信号ENA=H、/ENA=Lとすることにより、走査線1ライン毎(G1,G2,…Gn)に走査信号を出力することができるので、高精細な地図表示を行うことができる。またTV画面を表示する際には、表示モード切替信号ENA=L、/ENA=Hとすることにより、走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力することができるため、表示画面を縮小することなくTV画像の表示を行うことが可能となる。
【0053】
また、パルスカット回路部205では、自段の出力信号のパルス波形を前段又は前々段の出力信号のパルス波形でカットした波形を走査信号として出力するため、トランジスタのバラツキにより1ライン毎(又は2ライン毎)に隣接する走査線に出力される走査信号のパルス波形が重なるのを防止することができる。したがって、表示ムラを生じることがなく、また選択画素への映像信号の書き込み不足などを生じることがないので、良好な表示品位を得ることができる。
【0054】
[実施形態2]
実施形態2では、表示モードに対応した走査線駆動回路を2つ配置し、選択された表示モードに対応する走査線駆動回路のみ動作させることで、2つの表示モードの切り替えができるようにした例について説明する。
【0055】
図7は、実施形態2に係わる液晶表示装置の概略構成を示すブロック図である。図7では、図2と同等部分を同一符号で示している。ここでは、画素アレイ101と信号線駆動回路102の説明を省略する。
【0056】
走査線駆動回路301,303は、後述するシフトレジスタ回路部401などで構成され、外部駆動回路305から供給される各種タイミング信号に従って、走査線Gに走査信号を順次出力する。走査線駆動回路301,303は、走査線Gの両端に配置されている。走査線駆動回路301は、走査線1ライン毎(G1,G2,…Gn)に走査信号を出力する第1表示モードで動作する駆動回路であり、走査線駆動回路303は、走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力する第2表示モードで動作する駆動回路である。この2つの走査線駆動回路の動作は、外部駆動回路305から送られてくる表示モード切替信号ENA(/ENA),同ENB(/ENB)により切り替えられる。本実施形態においては、第1表示モードをカーナビゲーション画面の表示モードとし、第2表示モードをTV画面の表示モードとする。
【0057】
なお、図7において、走査線駆動回路301と走査線駆動回路303の位置関係は逆であってもよい。
【0058】
外部駆動回路305は、アレイ基板104外に配置された制御回路であり、信号線駆動回路102には水平スタート信号XST、水平クロック信号XCKを供給し、走査線駆動回路301には垂直スタート信号YST、垂直クロック信号YCK、シャット信号YSHUT、表示モード切替信号ENAを供給している。また走査線駆動回路303には垂直スタート信号YST、垂直クロック信号YCK、シャット信号YSHUT、表示モード切替信号ENBを供給している。更に、外部から供給される映像信号は、外部駆動回路305を経由して(又は経由せずに)、図示しないビデオバスにより信号線駆動回路102に供給されている。
【0059】
図8は、走査線駆動回路301の回路構成図である。走査線駆動回路301は、シフトレジスタ回路部401、シャット回路部402,レベルシフタ回路部(L/S)403、パルスカット回路部404及びバッファ回路部405により構成されている。以下、各部の構成について説明するが、図8においても実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明する。またシャット回路部402、レベルシフタ回路部403の構成は図1のシャット回路部203、レベルシフタ回路部204と同じであるため説明を省略する。
【0060】
シフトレジスタ回路部401は、外部駆動回路305から供給される垂直スタート信号YSTを垂直クロック信号YCK,/YCKのタイミングで順次転送する回路であり、本実施形態では、二段毎に1つの走査信号が出力されるように構成されている。またシフトレジスタ回路部401は、トランスミッションゲート型のインバータ回路406,407と、インバータ回路408とで構成されている。このうち、トランスミッションゲート型のインバータ回路406,407は、図3に示すようなCMOS回路で構成されている。図3に示すp−ch及びn−chトランスミッションゲートは、垂直クロック信号YCK,/(反転)YCKによりオン/オフが制御される。またINには垂直スタート信号YSTが入力される。
【0061】
図8では、インバータ回路406のp−ch及びn−chトランスミッションゲートを▲1▼と記し、インバータ回路407のp−ch及びn−chトランスミッションゲートを▲2▼と記している。そして、▲1▼と記されたn−chトランスミッションゲート及び▲2▼と記されたp−chトランスミッションゲートには垂直クロック信号YCKが、また▲1▼と記されたp−chトランスミッションゲート及び▲2▼と記されたn−chトランスミッションゲートには/YCKがそれぞれ入力される。
【0062】
なお、シフトレジスタ回路部401は本実施形態における転送回路である。そして、複数のシフトレジスタ回路部401は本実施形態における第1シフトレジスタ回路を構成している。
【0063】
パルスカット回路部404は、NOR回路410と、インバータ回路411,412とで構成され、NOR回路410において自段の出力信号のパルス波形を前段からの出力信号のパルス波形でカットすることにより、隣接する走査線に出力される走査信号が重なるのを防いでいる。
【0064】
なお、自段の出力信号とは走査信号であり、前段の出力信号とは前段から出力される走査信号であって、本実施形態におけるパルスカット出力信号を意味している。
【0065】
バッファ回路部405は、パルスカット回路部404から出力された走査信号を走査線1ライン毎G1,G2,…Gnに出力する回路であり、トランスミッションゲート型のインバータ回路413で構成されている。インバータ回路413は、図10に示すようなCMOS回路からなり、n−chトランスミッションゲート及びp−chトランスミッションゲートには表示モード切替信号ENA(又は/ENA)が入力される。
【0066】
なお、バッファ回路部405は本実施形態における第1バッファ回路である。そして、シフトレジスタ回路部401とバッファ回路部405を備えた走査線駆動回路301は本実施形態における第1駆動回路を構成している。
【0067】
図9は、走査線駆動回路303の回路構成図である。走査線駆動回路303は、シフトレジスタ回路部501、シャット回路部502,レベルシフタ回路部(L/S)503、パルスカット回路部504及びバッファ回路部505により構成されている。以下、各部の構成について説明するが、図9においても実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明する。またシャット回路部502、レベルシフタ回路部503の構成は図1のシャット回路部203、レベルシフタ回路部204と同じであるため説明を省略し、またパルスカット回路部504の構成は図8のパルスカット回路部404と同じであるため説明を省略する。
【0068】
シフトレジスタ回路部501は、外部駆動回路305から供給される垂直スタート信号YSTを垂直クロック信号YCK,/YCKのタイミングで順次転送する回路であり、本実施形態では、二段毎に1つの走査信号が出力されるように構成されている。またシフトレジスタ回路部501は、トランスミッションゲート型のインバータ回路506,507と、インバータ回路508とで構成されている。このうち、トランスミッションゲート型のインバータ回路506,507は、図3に示すようなCMOS回路で構成されている。図9では、インバータ回路506のp−ch及びn−chトランスミッションゲートを▲1▼と記し、インバータ回路507のp−ch及びn−chトランスミッションゲートを▲2▼と記している。そして、▲1▼と記されたn−chトランスミッションゲート及び▲2▼と記されたp−chトランスミッションゲートには垂直クロック信号YCKが、また▲1▼と記されたp−chトランスミッションゲート及び▲2▼と記されたn−chトランスミッションゲートには/YCKがそれぞれ入力される。ただし、走査線駆動回路303に与えられるYCK(/YCK)は、図13のタイミングチャートに示すように、図12に示したYCK(/YCK)の周波数の1/2となっている。
【0069】
なお、シフトレジスタ回路部501は本実施形態における転送回路である。そして、複数のシフトレジスタ回路部501は本実施形態における第2シフトレジスタ回路を構成している。
【0070】
バッファ回路部505は、パルスカット回路部504から出力された走査信号を走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に出力する回路であり、トランスミッションゲート型のインバータ回路511,512で構成されている。インバータ回路511,512は、図11に示すようなCMOS回路からなり、それぞれのn−chトランスミッションゲート及びp−chトランスミッションゲートには表示モード切替信号ENB(又は/ENB)が入力される。
【0071】
なお、複数のバッファ回路部505は本実施形態における第2バッファ回路である。そして、シフトレジスタ回路部501とバッファ回路部505を備えた走査線駆動回路303は本実施形態における第2駆動回路を構成している。
【0072】
次に、上記のように構成された走査線駆動回路301及び303において、第1表示モードであるカーナビゲーション画面の表示を行う場合と、第2表示モードであるTV画面の表示を行う場合の動作について説明する。なお、ここでは上記各部のうち主要な回路部の動作についてのみ説明する。
【0073】
カーナビゲーション画面の表示を行う場合、走査線駆動回路301に対しては、図12のタイミングチャートに示すように、表示モード切替信号ENA=H、/ENA=Lを供給し、走査線駆動回路303に対しては、表示モード切替信号ENB=H、/ENB=L(図示せず)を供給する。
【0074】
この時は、走査線駆動回路301のバッファ回路部405では、表示モード切替信号ENAによりインバータ回路413がオンするため、シフトレジスタ回路部401から二段毎に出力された走査信号は、図12に示すように走査線1ライン毎(G1,G2,…Gn)に出力される。一方、走査線駆動回路303のバッファ回路部505では、表示モード切替信号ENBによりインバータ回路511,512はオフするため、バッファ回路部505の出力はフローティング状態となる。
【0075】
このように、カーナビゲーション画面の表示を行う期間中は、走査線駆動回路301からは走査線1ライン毎に走査信号が出力される一方、走査線駆動回路303は停止した状態となる。
【0076】
TV画面の表示を行う場合は、走査線駆動回路301に対しては、表示モード切替信号ENA=L、/ENA=H(図示せず)を供給し、走査線駆動回路303に対しては、図13のタイミングチャートに示すように、表示モード切替信号ENB=L、/ENB=Hを供給する。
【0077】
この時は、走査線駆動回路303のバッファ回路部505では、表示モード切替信号ENBによりインバータ回路511,512がオンするため、シフトレジスタ回路部501から二段毎に出力された走査信号は、図13に示すように走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に出力される。一方、走査線駆動回路301のインバータ回路413がオフするため、バッファ回路部405の出力はフローティング状態となる。
【0078】
このように、TV画面の表示を行う期間中は、走査線駆動回路303からは走査線2ライン同時に走査信号が出力される一方、走査線駆動回路301は停止した状態となる。
【0079】
上記実施形態2の走査線駆動回路301,303によれば、カーナビゲーション画面を表示する際には、表示モード切替信号ENA=H、/ENA=L、且つ表示モード切替信号ENB=H、/ENB=Lとすることにより、走査線駆動回路301から走査線1ライン毎(G1,G2,…Gn)に走査信号を出力させ、且つ走査線駆動回路303を停止させることができるので、高精細な地図表示を行うことができる。またTV画面を表示する際には、表示モード切替信号ENA=L、/ENA=H、且つ表示モード切替信号ENB=L、/ENB=Hとすることにより、走査線駆動回路303から走査線2ライン同時(G1+G2,G3+G4,…Gn−1+Gn)に走査信号を出力させ、且つ走査線駆動回路301を停止させることができるため、表示画面を縮小することなくTV画像の表示を行うことができる。
【0080】
とくに、実施形態2の走査線駆動回路301,303では、実施形態1の走査線駆動回路103に比べて回路構成を簡素化することができ、回路設計も容易となる。
【0081】
また、パルスカット回路部404,504では、自段の出力信号のパルス波形を前段の出力信号のパルス波形でカットした波形を走査信号として出力するため、トランジスタのバラツキにより1ライン毎(又は2ライン毎)に隣接する走査線に出力される走査信号のパルス波形が重なるのを防止することができる。したがって、表示ムラを生じることがなく、また選択画素への映像信号の書き込み不足などを生じることがないので、良好な表示品位を得ることができる。
【0082】
ところで、上述した実施形態1及び2の液晶表示装置に関連する従来例として、特開平6−95071号公報には、一つの液晶表示装置でインターレース駆動、2ライン同時駆動、順次駆動等の各種の駆動が行えるようにした技術が提案されている。
【0083】
しかし、この特開平6−95071号公報の液晶表示装置では、2ライン同時駆動(インターレース駆動でも同じ)を行う場合には奇数、偶数の各フィールド毎に制御信号の信号波形を変化させる必要があり、とくに順次走査駆動を行う場合にはシフトパルスに同期したクロック波形の制御信号を入力する必要があるため、この制御信号を供給する外部回路の負担が大きいという問題点がある。これに対して上記実施形態1及び2の液晶表示装置では、いずれの駆動方式においても表示モード切替信号はHighレベル又はLowレベルの直流信号であり、従来例に比べて制御信号の供給が容易となるため、外部回路での負担を軽減することができる。
【0084】
なお、各実施形態の走査線駆動回路は、アレイ基板104上に画素アレイ部101と一体に形成されたものでなくてもよい。例えば、信号線駆動回路と共に外部駆動回路上に配置されたものであってもよい。
【0085】
さらに、各実施形態の走査線駆動回路は、液晶表示装置又はその電極基板に適用されるだけでなく、例えば電極基板上に有機ELを形成した構造の平面表示装置、又は対向配置された電極基板間に有機ELを保持した構造の平面表示装置にも適用することができる。
【0086】
【発明の効果】
以上説明したように、本発明によれば、カーナビゲーション画面を表示する場合は走査線1ライン毎に走査信号を出力することにより、高精細な地図表示を行うことができ、またTV画面を表示する場合は走査線2ライン同時に走査信号を出力することにより、表示画面を縮小することなくTV画像の表示を行うことが可能となる。したがって、本発明を適用した車載型モニタでは、一つのモニタ画面でカーナビゲーション画面とTV画面のどちらにも適した表示画像を得ることができる。
【図面の簡単な説明】
【図1】実施形態1における走査線駆動回路の回路構成図。
【図2】実施形態1に係わる液晶表示装置の概略構成を示すブロック図。
【図3】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図4】トランスミッションゲート型のNAND回路の具体例を示す回路構成図。
【図5】実施形態1においてカーナビゲーション画面の表示を行う場合のタイミングチャート。
【図6】実施形態1においてTV画面の表示を行う場合のタイミングチャート。
【図7】実施形態2に係わる液晶表示装置の概略構成を示すブロック図。
【図8】実施形態2における走査線駆動回路の回路構成図。
【図9】実施形態2における走査線駆動回路の回路構成図。
【図10】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図11】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図12】実施形態1においてカーナビゲーション画面の表示を行う場合のタイミングチャート。
【図13】実施形態1においてTV画面の表示を行う場合のタイミングチャート。
【符号の説明】
101…画素アレイ部、102…信号線駆動回路、103,301,303…走査線駆動回路、104…アレイ基板、105,305…外部駆動回路、201,401,501…シフトレジスタ回路部、202…モード切替回路部、203,402,502…シャット回路部、204,403,503…レベルシフト回路部、205,404,504…パルスカット回路部、206,405,505…バッファ回路部
Claims (4)
- 複数段の転送回路により走査信号を順次転送し、前記各転送回路毎に出力するシフトレジスタ回路、
i(奇数)段目の転送回路及びi−1段目の転送回路の出力を2入力とするトランスミッションゲート型の第1NAND回路と、前記i段目の転送回路の出力を前記第1NAND回路の出力側に入力するトランスミッションゲート型の第1インバータ回路とを備えた第1回路と、i+1段目の転送回路及び前記i段目の転送回路の出力を2入力とするトランスミッションゲート型の第2NAND回路と、前記i段目の転送回路の出力を前記第2NAND回路の出力側に入力するトランスミッションゲート型の第2インバータ回路とを備えた第2回路とが交互に配置されてなり、
前記トランスミッションゲートのオン/オフを制御する表示モード切替信号により第1表示モードが選択された時は前記第1及び第2NAND回路をオン、前記第1及び第2インバータ回路をオフして、前記i段目の転送回路と前記i−1段目の転送回路の出力をNAND演算した結果をi段目の前記第1回路から走査信号として出力すると共に、前記i+1段目の転送回路と前記i段目の転送回路の出力をNAND演算した結果をi+1段目の前記第2回路から走査信号として出力し、
前記表示モード切替信号により第2表示モードが選択された時は前記NAND回路をオフ、前記第1及び第2インバータ回路をオンして、前記i段目の転送回路の出力を前記第1及び第2インバータ回路を介してそれぞれ前記第1及び第2NAND回路の出力側に入力し、i段目の前記第1回路とi+1段目の前記第2回路から走査信号として出力するモード切替回路、
を具備することを特徴とする駆動回路。 - 前記表示モード切替信号により第1表示モードが選択された時は、i段目の前記第1回路から出力される走査信号のパルス波形をi−1段目の前記第2回路からのパルスカット出力信号でカットすると共に、i+1段目の前記第2回路から出力される走査信号のパルス波形をi段目の前記第1回路からのパルスカット出力信号でカットし、
前記表示モード切替信号により第2表示モードが選択された時は、i段目の前記第1回路から出力される走査信号のパルス波形をi−2段目の前記第1回路からのパルスカット出力信号でカットすると共に、i+1段目の前記第2回路から出力される走査信号のパルス波形をi−1段目の前記第2回路からのパルスカット出力信号でカットするパルスカット回路を具備することを特徴とする請求項1に記載の駆動回路。 - 複数の信号線と複数の走査線とが直交するように配置され、前記両線の各交点近傍にスイッチング素子を介して画素電極が配置された画素部と、前記信号線に映像信号を供給する信号線駆動回路と、請求項1又は2の駆動回路で構成される走査線駆動回路とを備え、
前記走査線駆動回路は、前記表示モード切替信号により第1表示モードが選択された時は、走査線1ライン毎に走査信号を出力し、また前記表示モード切替信号により第2表示モードが選択された時は、前記走査線2ライン同時に走査信号を出力することを特徴とする電極基板。 - 請求項3の電極基板からなる第1基板と、前記画素電極と相対する対向電極が形成された第2基板と、これら両基板間に保持された液晶層とを備え、
前記走査線駆動回路は、外部から供給された表示モード切替信号により第1表示モードが選択された時は、走査線1ライン毎に走査信号を出力し、また前記表示モード切替信号により第2表示モードが選択された時は、前記走査線2ライン同時に走査信号を出力することを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001231842A JP4846133B2 (ja) | 2001-07-31 | 2001-07-31 | 駆動回路、電極基板及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001231842A JP4846133B2 (ja) | 2001-07-31 | 2001-07-31 | 駆動回路、電極基板及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003044013A JP2003044013A (ja) | 2003-02-14 |
JP4846133B2 true JP4846133B2 (ja) | 2011-12-28 |
Family
ID=19063842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001231842A Expired - Fee Related JP4846133B2 (ja) | 2001-07-31 | 2001-07-31 | 駆動回路、電極基板及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4846133B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881248A (zh) * | 2012-09-29 | 2013-01-16 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
CN102903322A (zh) * | 2012-09-28 | 2013-01-30 | 合肥京东方光电科技有限公司 | 移位寄存器及其驱动方法和阵列基板、显示装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004348013A (ja) | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | 半導体集積回路 |
JP4665423B2 (ja) * | 2004-04-08 | 2011-04-06 | ソニー株式会社 | 表示装置及びその駆動方法 |
CN1983371B (zh) * | 2005-12-12 | 2010-05-12 | 统宝光电股份有限公司 | 平面显示器以及扫描驱动装置 |
US7683878B2 (en) | 2006-01-23 | 2010-03-23 | Tpo Displays Corp. | Systems for providing dual resolution control of display panels |
GB2500401B (en) | 2012-03-20 | 2020-06-03 | Ge Aviat Systems Ltd | Apparatus for an aircraft cockpit display |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62138893A (ja) * | 1985-12-13 | 1987-06-22 | 株式会社日立製作所 | ドツトマトリクス表示装置 |
JP3101331B2 (ja) * | 1991-02-15 | 2000-10-23 | 三洋電機株式会社 | 液晶表示装置の駆動方法 |
JPH05100640A (ja) * | 1991-10-07 | 1993-04-23 | Hitachi Ltd | 液晶表示装置 |
JP3202345B2 (ja) * | 1992-09-09 | 2001-08-27 | 株式会社東芝 | 液晶表示装置 |
WO1995007493A1 (fr) * | 1993-09-09 | 1995-03-16 | Kabushiki Kaisha Toshiba | Dispositif d'affichage et procede de pilotage associe |
JPH07146666A (ja) * | 1993-11-24 | 1995-06-06 | Fujitsu Ltd | 走査電極駆動回路およびそれを用いた画像表示装置 |
JPH07199154A (ja) * | 1993-12-29 | 1995-08-04 | Casio Comput Co Ltd | 液晶表示装置 |
JP2625389B2 (ja) * | 1994-10-27 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
JPH08234703A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 表示装置 |
JP3077650B2 (ja) * | 1997-10-27 | 2000-08-14 | 日本ビクター株式会社 | アクティブマトリクス方式液晶パネルの駆動装置 |
JP3879275B2 (ja) * | 1998-10-21 | 2007-02-07 | 株式会社デンソー | マトリクス型表示装置 |
JP2001109436A (ja) * | 1999-10-08 | 2001-04-20 | Oki Electric Ind Co Ltd | マトリクス型表示装置 |
JP2002032048A (ja) * | 2000-05-09 | 2002-01-31 | Sharp Corp | 画像表示装置およびそれを用いた電子機器 |
-
2001
- 2001-07-31 JP JP2001231842A patent/JP4846133B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102903322A (zh) * | 2012-09-28 | 2013-01-30 | 合肥京东方光电科技有限公司 | 移位寄存器及其驱动方法和阵列基板、显示装置 |
CN102881248A (zh) * | 2012-09-29 | 2013-01-16 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
CN102881248B (zh) * | 2012-09-29 | 2015-12-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003044013A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR100702289B1 (ko) | 액정 표시 장치와 그 구동 방법 | |
US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
US7154488B2 (en) | Driver circuit, electro-optical device, and drive method | |
US20040145581A1 (en) | Driver circuit, electro-optical device, and driving method | |
JPH10301536A (ja) | データ信号線駆動回路および画像表示装置 | |
US6437775B1 (en) | Flat display unit | |
JP2003022054A (ja) | 画像表示装置 | |
JP4902185B2 (ja) | 表示装置 | |
KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
JP2759108B2 (ja) | 液晶表示装置 | |
KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
JPH11249629A (ja) | 液晶表示装置 | |
JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
JPH07199154A (ja) | 液晶表示装置 | |
US6633284B1 (en) | Flat display device | |
JPH11282434A (ja) | 平面表示装置 | |
JP3056631B2 (ja) | 液晶表示装置 | |
JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
JP2000171774A (ja) | 電気光学装置および電子機器 | |
JP5365098B2 (ja) | 表示装置及びその表示駆動方法 | |
JP3968925B2 (ja) | 表示駆動装置 | |
KR101238006B1 (ko) | 컬럼-게이트 구동부를 구비한 액정 표시장치 | |
JP4080057B2 (ja) | 液晶表示装置の検査方法 | |
JP3433022B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |