JP4080057B2 - 液晶表示装置の検査方法 - Google Patents
液晶表示装置の検査方法 Download PDFInfo
- Publication number
- JP4080057B2 JP4080057B2 JP10102998A JP10102998A JP4080057B2 JP 4080057 B2 JP4080057 B2 JP 4080057B2 JP 10102998 A JP10102998 A JP 10102998A JP 10102998 A JP10102998 A JP 10102998A JP 4080057 B2 JP4080057 B2 JP 4080057B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- analog switch
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、液晶表示装置の検査方法に関し、特に、点順次駆動方式を採用し、かつ、ポリシリコンにより構成された液晶表示装置における欠陥検出に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータやテレビを始め、ハンディタイプのビデオセットやデジタルカメラ等、液晶表示装置を搭載した製品の普及が顕著となっている。
このような液晶表示装置における表示駆動方式には、大別して、線順次駆動方式及び点順次駆動方式とがある。
【0003】
線順次駆動方式は、液晶画面の1列分の画像データを一括して出力し、表示するものであるため、アモルファスシリコンのようにキャリヤの移動度が低い液晶パネルに採用しても、比較的大型の液晶パネルで十分な画質が得られる、という特徴を有している反面、1列分の画像データを保持するためのラッチ等が必要となり、液晶パネルに付設される周辺回路の専有面積が増大する、という問題を有している。
【0004】
一方、点順次駆動方式は、液晶画面の1画素分の画像データを順次出力し、表示するものであるため、画素数の多い大型の液晶表示装置パネルの駆動には不向きである、という問題を有している反面、画像データを1画素分ずつ出力するため、線順次駆動方式のように、1列分の画像データを保持するラッチ等を必要とせず、周辺回路を簡略化して、液晶表示装置を小型化することができる、という特徴を有している。
【0005】
そのため、パソコンやテレビ等の比較的大型の液晶表示装置には、線順次駆動方法が採用され、ビデオセットやデジタルカメラ等の比較的小型の液晶表示装置には、点順次駆動方法が採用される傾向にある。
ところで、現在、液晶表示装置を構成する液晶パネルの主流は、アモルファスシリコンであるが、アモルファスシリコンに比較して、キャリヤの移動度が1〜2桁程度高いポリシリコン(多結晶シリコン)を用いて構成された液晶表示装置に、上述した点順次駆動方式を採用し、比較的大型の液晶表示装置を実現するための研究開発が進められている。
【0006】
上述したようなポリシリコンにより液晶パネル(液晶表示部)及び周辺回路(駆動回路部)を構成した液晶表示装置の概略構成について、図6を参照して説明する。
図6は、ポリシリコンからなる薄膜トランジスタ(以下、TFTという)を液晶素子の駆動スイッチとして用いた液晶表示装置100であって、液晶表示装置100は、表示画面の1画素に相当するTFT11と、TFT11のスイッチ動作により駆動される液晶素子が、マトリクス状に配列された表示領域(液晶パネル)10と、所望の画像信号を1画素分づつ出力するデータドライバ20と、表示領域10の1列分のTFT11をスイッチ制御するスキャンドライバ30と、を有して構成されている。
【0007】
なお、表示領域10以外のデータドライバ20及びスキャンドライバ30も、ポリシリコンにより構成されている。
データドライバ20は、シフトレジスタ21と、アナログスイッチ22と、画像信号線G1〜Gnと、データバスD11〜Dmnとを有して構成され、シフトレジスタ21は、基準クロックCLKに基づいてアナログスイッチ22の動作を制御する制御信号Q1〜Qmを生成、送出し、また、データドライバ20の出力段としてのアナログスイッチ22は、データバスD11〜Dmnの各々にMOSトランジスタが設けられ、シフトレジスタ21からの制御信号Q1〜Qmに応じて、ON/OFF動作が制御される。
【0008】
画像信号線G1〜Gnに印加された画像信号は、アナログスイッチ22のON/OFF状態に応じて、データバスD11〜Dmnを介して表示領域10の液晶素子12に出力される。
なお、図6に示すように、画像信号を出力するデータバスD11〜Dmnは、n本毎のブロックD11〜D1n、D21〜D2n、・・・Dm1〜Dmnに分けられ、点順次駆動方式を採用することにより、1ブロック分のデータバスに画像信号線G1〜Gnに印加された画像信号を同時に出力し、他のブロックについても順次同様の動作を繰り返して、1水平期間に液晶画面の1ライン(列)分の画像情報が液晶素子に書き込まれる。
【0009】
【発明が解決しようとする課題】
上述したような液晶表示装置100において、アナログスイッチ22を構成するMOSトランジスタに、欠陥が発生した場合の問題点について図7を参照して説明する。
図7に示すように、アナログスイッチ22を構成するMOSトランジスタTr11、Tr12、・・・のうち、例えばMOSトランジスタTr11において、ゲート−ドレイン間でショート欠陥23が発生した場合について説明する。
【0010】
図6に示したように、各ブロックD11〜D1n、D21〜D2n、・・・Dm1〜Dmnの1番目のデータバスD11、D21、・・・Dm1は画像信号線G1に共通に接続され、同様に、i番目のデータバスD1i、D2i、・・・Dmiは画像信号線Giに共通に接続されているため、上述したようなショート欠陥23が発生した場合、MOSトランジスタのゲート電極とドレイン電極とがショートすることとなり、ゲート電圧が画像信号線に回り込んで、画像信号の電位が所望の電位から変化して、他のブロックのデータバスD21、・・・Dm1を介して出力される画像信号にまで影響を及ぼすという問題を有していた。
【0011】
このようなアナログスイッチのショート欠陥を検出する方法は、従来顕微鏡等を用いて目視検査を行うことが一般的であり、検査工程において、極めて煩雑で困難な作業を行わなければならないという問題を有していた。
そこで、本発明は、上記問題点を解決し、簡易な構成を追加するだけで、データドライバの出力段に設けられたアナログスイッチの欠陥状態を容易に検出、判定することができる液晶表示装置の検査方法を提供することを目的としている。
【0014】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の液晶表示装置の検査方法は、液晶表示パネルと、画像データ信号が印加される画像信号線、前記画像信号線に設けられたモニタ端子、前記画像信号線と前記液晶表示パネルの各画素との間に設けられたデータ信号線、前記データ信号線に設けられたアナログスイッチ、及び、前記アナログスイッチに制御信号を出力するシフトレジスタを備え、前記画像信号線に印加された前記画像データ信号を前記データ信号線及び前記アナログスイッチを介して前記液晶表示パネルの各画素に出力するデータドライバとを有する液晶表示装置において、前記画像信号線に、前記画像データ信号とは異なる検査電圧を印加する処理と、前記アナログスイッチを、前記シフトレジスタから出力された前記制御信号によりオン/オフさせる処理と、前記モニタ端子にて、前記データ信号線に印加されている電圧を観測する処理と、前記アナログスイッチがオフのときに前記モニタ端子で観測された電圧と、当該アナログスイッチがオンのときに前記モニタ端子で観測された電圧とに基づいて、前記アナログスイッチの欠陥を判定する処理と、を含むことを特徴としている。
【0015】
また、請求項2記載の発明は、請求項1に記載の液晶表示装置の検査方法において、前記アナログスイッチは、複数のトランジスタから構成され、前記観測された電圧に基づいて、前記複数のトランジスタの欠陥を判定し、欠陥と判定された前記トランジスタを電気的に切り離す処理を含むことを特徴としている。請求項3記載の発明は、請求項2に記載の液晶表示装置の検査方法において、前記複数のトランジスタは、並列に接続されていることを特徴としている。請求項4記載の発明は、請求項2に記載の液晶表示装置の検査方法において、前記複数のトランジスタは、マトリクス状に接続されていることを特徴としている。
さらに、請求項5に記載の発明は、請求項1乃至4のいずれか一項に記載の液晶表示装置の検査方法において、前記検査電圧は、一定の直流電圧であることを特徴としている。
【0016】
すなわち、本発明は、画像信号線の全てにモニタ端子を接続し、アナログスイッチの欠陥に伴う信号電圧の変化を観測し、欠陥判定を行うことを特徴としている。
特に、検査電圧として、画像信号線に一定の直流電圧を印加するとともに、シフトレジスタによりアナログスイッチを構成するMOSトランジスタの駆動タイミングをずらすことによって、ゲート−ドレイン間のショート欠陥が存在するMOSトランジスタを介してゲート電圧が画像信号線に回り込み、前記直流電圧を変化させる状態をモニタ端子により観測することができるため、いずれのMOSトランジスタ(アナログスイッチ)に欠陥が発生しているかを特定することができる。
【0017】
また、1本のデータバスに設けられるアナログスイッチを複数のMOSトランジスタの並列、あるいはマトリクス接続とすることにより、欠陥が検出されたMOSトランジスタを電気的に切り離して、正常なトランジスタのみで出力段としての機能動作をさせることができるため、液晶表示装置の歩留まりを向上させることができる。
【0018】
【実施例】
次に、本発明に係る液晶表示装置の第1の実施例について、図1を参照して説明する。なお、従来の技術において説明したものと同等の構成については、同一の符号を付して、その説明を省略する。
図1に示すように、本実施例の液晶表示装置100は、表示領域10と、データドライバ20と、スキャンドライバ30とを有して構成されている。
【0019】
そして、データドライバ20は、上述したように、表示領域10の各画素(TFT及び液晶素子)にデータバスD11〜Dmnを介して所望の画像信号を出力するものであって、画像信号が印加される画像信号線G1〜Gnの各々には、画像信号線G1〜Gnに印加された信号電圧を観測するモニタ端子GM1〜GMnが接続されている。
【0020】
なお、図示を省略したが、画像信号線G1〜Gnには、検査電圧、例えば所定の直流電圧を印加するための検査電圧印加部が接続されている。
次に、本実施例に適用される液晶表示装置の検査方法について、図2及び図3を参照して説明する。なお、以下の説明においては、1ブロックで16本のデータバスに書き込みを行う場合を例について説明する。そのため、画像信号が入力される画像信号線G1〜G16にモニタ端子GM1〜GM16が設けられているものとする。
【0021】
まず、画像信号線G1〜G16に所定の検査信号、例えば、DC8Vを印加する(S1)。
次いで、データドライバ20の出力端のアナログスイッチ22を制御するシフトレジスタ21にクロック信号CLKを入力し、0〜16Vの電圧範囲を有し、出力タイミングを相互に1パルスずつずらしたシフトパルスを生成し、制御信号Q1〜Qmとして出力する(S2)。
【0022】
次いで、シフトレジスタ21から出力される制御信号Q1〜Qmをアナログスイッチ(MOSトランジスタのゲート)22に印加し、ON/OFF動作を制御して、その際にモニタ端子GM1〜GM16に現れる信号電圧を観測する(S3)。
次いで、モニタ端子GM1〜GM16を介して観測された信号電圧の変化に基づいて、アナログスイッチの欠陥の有無が判定され、欠陥が存在するアナログスイッチ22が特定される(S4)。なお、詳細は後述する。
【0023】
次いで、上記欠陥の判定結果に基づいて、特定されたMOSトランジスタをレーザー等により電気的に切り離し、正常なMOSトランジスタのみでアナログスイッチ22を構成する(S5)。なお、具体的な構成は、第2及び第3の実施例において説明する。
次に、上述した検査方法における、シフトレジスタ21及びアナログスイッチ22の動作、モニタ端子GM1〜GM16により観測される信号電圧について、図3を参照して説明する。
【0024】
図3に示すように、上述した処理S2において、シフトレジスタ21は入力された所定のクロック信号CLKに基づいて、アナログスイッチ22を駆動制御する制御信号Q1〜Qmを出力する。
制御信号Q1〜Qmは、1パルスづつずれたシフトパルスであって、この制御信号Q1〜Qmによりアナログスイッチ22を構成するMOSトランジスタがON/OFF動作することにより、画像信号線G1〜G16に現れる信号電圧の変化をそれぞれモニタ端子GM1〜GM16により観測する。
【0025】
例えば、3番目のブロックの4番目のデータバスD34に接続されているアナログスイッチ22のMOSトランジスタにゲート−ドレイン間のショート欠陥が存在する場合、モニタ端子GM4の信号電圧は、制御信号Q3がOFFの期間は、検査電圧として印加されたDC8Vに対して、4Vに変化し、制御信号Q3がONになるタイミングの期間だけ、12Vに変化することになる。
【0026】
すなわち、MOSトランジスタのゲート電極に印加される制御信号Q3がOFF(Q3=0V)の場合には、モニタ端子GM3が接続された画像信号線G3には、ショート欠陥により制御信号線Q3の0Vがゲート電極からドレイン電極、画像信号線G3に回り込んで、モニタ端子GM3により観測される信号電圧は、検査電圧の8Vと制御信号の0Vとの平均値である4V[=(8+0)/2]となる。
【0027】
一方、トランジスタのゲート電極に印加される制御信号Q3がON(Q3=16V)の場合には、モニタ端子GM3が接続された画像信号線G3には、ショート欠陥により制御信号線Q3の16Vがゲート電極からドレイン電極、画像信号線G3に回り込んで、モニタ端子GM3により観測される信号電圧は、検査電圧の8Vと制御信号の16Vとの平均値である12V[=(16+8)/2]となる。
【0028】
このように、モニタ端子により観測される信号電圧と、その信号電圧が変化するタイミングにより欠陥が存在するアナログスイッチを特定することができる。この場合、アナログスイッチ22のON/OFF動作がシフトレジスタ21からのシフトパルスにより制御されているため、複数の箇所に欠陥が存在する場合であっても、容易に欠陥個所の特定を行うことができる。
【0029】
一方、欠陥が存在しない正常なトランジスタの場合(上記GM4が接続されるMOSトランジスタ以外)には、ゲート電極に印加される制御信号Q3がON(Q3=16V)の場合であっても、OFF(Q3=0V)の場合であっても、モニタ端子GM3が接続された画像信号線G3には、検査電圧の8Vのみが印加されるため、モニタ端子GM3により観測される信号電圧は、8Vとなる。
【0030】
なお、上述した実施例においては、画像信号線G1〜G16に印加する検査電圧を8V、シフトレジスタから出力される制御信号(シフトパルス)の電圧変化を0〜16Vとした例を示したが、本発明はこれに限定されるものではなく、表示領域10のTFTの特性や駆動条件等によって適宜設定することができることはいうまでもない。
【0031】
次に、本発明に係る液晶表示装置の第2の実施例について、図4を参照して説明する。なお、図4にはデータドライバの出力段部分の要部構成のみを示し、他の構成については図示を省略した。
図4に示すように、データドライバ20の出力段を構成するアナログスイッチSW1は、画像信号線G1に対して、例えば3個のMOSトランジスタTr11、Tr12、Tr13が並列に接続されている。
【0032】
具体的には、3個のMOSトランジスタTr11、Tr12、Tr13が、画像信号線G1とデータバスD11間に並列に配置され、各々のMOSトランジスタTr11、Tr12、Tr13のドレイン電極に画像信号線G1が共通に接続され、各々のソース電極にデータバスD11が共通に接続されている。また、各々のゲート電極はシフトレジスタに共通に接続され、シフトレジスタからの制御信号Q1により、MOSトランジスタTr11、Tr12、Tr13が同時にON/OFF動作する。ここで、MOSトランジスタTr11、Tr12、Tr13は、ポリシリコン層24を用いて形成されている。
【0033】
このようなアナログスイッチSW1において、MOSトランジスタTr11のゲート−ドレイン電極間にショート欠陥23が存在する場合、上述した第1の実施例において説明した検査方法と同様に、画像信号線G1に検査電圧を印加するとともに、シフトレジスタ21からシフトパルスとして出力される制御信号Q1により各MOSトランジスタTr11、Tr12、Tr13を同時にON/OFF動作させ、モニタ端子GM1に現れる信号電圧を観測することにより、アナログスイッチSW1の欠陥を判定する。
【0034】
ここで、上述した検査方法に示したように画像信号線に検査電圧8Vを印加し、シフトレジスタから出力される制御信号Q1を0〜16Vとした場合、図3に示したように、モニタ端子GM1において信号電圧の変化が観測される。
次いで、欠陥と判定されたアナログスイッチSW1、すなわちMOSトランジスタTr11、Tr12、Tr13について、顕微鏡等による再検査を行い、欠陥が存在(発生)しているMOSトランジスタTr11を特定する。
【0035】
そして、特定されたMOSトランジスタTr11について、アナログスイッチSW1の構成から電気的に切り離すため、ゲート電極線GL及びドレイン電極線DLをレーザ等により切断する(図中LCは切断箇所を示す)。
このように、アナログスイッチを複数のMOSトランジスタの並列接続により構成することにより、出力段の駆動能力を複数のMOSトランジスタにより分担することができるため、上述したように、仮に複数のMOSFETトランジスタのうちいずれかに欠陥が発生したとしても、他の正常なMOSトランジスタにより動作に支障が生じない程度にアナログスイッチの駆動能力を保持することができるため、液晶表示装置の歩留まりの向上を図ることができる。
【0036】
次に、本発明に係る液晶表示装置の第3の実施例について、図5を参照して説明する。なお、図5にはデータドライバの出力段部分の要部構成のみを示し、他の構成については図示を省略した。
図5に示すように、データドライバ20の出力段を構成するアナログスイッチSWは、図4に示したものと同等のMOSトランジスタ11が、例えば、54個、6×9のマトリクス状に配置、接続されている。
【0037】
具体的には、図面左右方向に9個のMOSトランジスタ群が同一のポリシリコン層を利用して構成され、このようなMOSトランジスタ群が、図面上下方向に6列配置されている。
そして、各々のMOSトランジスタは、シフトレジスタに接続され、制御信号Qが印加される共通のゲート電極線GLと、画像信号線Gに接続された共通のドレイン電極線DLと、データバスDに接続された共通のソース電極線SLとを有して構成されている。ここで、ゲート電極線GLは、格子状に配線され、各格子点が相互に接続されている。
【0038】
また、各々のMOSトランジスタは、シフトレジスタ20からゲート電極線GLに共通に印加される制御信号Qにより、全てのMOSトランジスタが同時にON/OFF動作する。
このようなアナログスイッチSWを用いた場合の液晶表示装置の検査方法は、上述したものと同等であるが、複数のMOSトランジスタがマトリクス状に集積されているため、より多くのMOSトランジスタによりアナログスイッチの駆動能力を分担させることができる。
【0039】
したがって、上記検査方法によりアナログスイッチSWが欠陥と判定され、さらに、顕微鏡等による再検査によって、欠陥が存在するMOSトランジスタ11aを特定し、レーザー切断によりゲート電極線GLの所定の箇所(図中LC1、LC2)を電気的に切り離したとしても、制御信号Qの印加により、他の各MOSは独立かつ同時にON/OFF動作する。
【0040】
このとき、各MOSトランジスタが分担する駆動能力は小さく設定されているため、アナログスイッチSW全体としての駆動能力に与える影響を極力小さくすることができ、液晶表示装置の歩留まりを向上させることができる。
ここで、本実施例においては、アナログスイッチを6×9個のMOSトランジスタによるマトリクス構成として示したが、適用するMOSトランジスタの個数は、信号供給源の特定やアナログスイッチの専有面積等により適宜設定されることはいうまでもない。
【0041】
なお、上述した第1から第3の実施例においては、アナログスイッチを構成するMOSトランジスタとして、nチャネル型MOSトランジスタを用いた場合を示して説明をしたが、pチャネル型MOSトランジス、あるいはn+p(トランスファ)構造のトランジスタを適用してもよい。要するに、上述したようなゲート−ドレイン間のショート欠陥が発生したときに、ゲート電極に印加された制御信号の信号電圧が欠陥部、ドレインを介して画像信号線において観測される信号電圧に変化を与えるものであれば、上述した構成に限定されるものではない。
【0042】
また、本発明に係る液晶表示装置の検査方法においては、画像信号線に印加する検査電圧(直流電圧)は、液晶表示装置パネルの液晶素子に表示電圧を与えるものではないため、少なくとも製造プロセス上のデータドライバの回路構成が完成した段階、例えば液晶を封入する前のTFT基板の段階等において、検査を実行するができる。
【0043】
【発明の効果】
以上説明したように、本発明の液晶表示装置の検査方法によれば、データドライバの出力端に設けられるアナログスイッチに存在する欠陥を、画像信号線に設けられたモニタ端子の電圧変化により、容易に検出、特定することができ、その特定された箇所を電気的に切り離すことにより、液晶表示装置を回路機能を正常化して歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置の第1の実施例を示す概略構成図である。
【図2】本発明に係る液晶表示装置の検査方法を示すフローチャートである。
【図3】モニタ端子において観測された信号波形を示す図である。
【図4】本発明に係る液晶表示装置の第2の実施例の要部構成図である。
【図5】本発明に係る液晶表示装置の第3の実施例の要部構成図である。
【図6】従来技術における液晶表示装置を示す概略構成図である。
【図7】従来技術における問題点を説明する図である。
10 表示領域
11 TFT
12 液晶素子
20 データドライバ
21 シフトレジスタ
22 アナログスイッチ
23 ショート欠陥
24 ポリシリコン層
30 スキャンドライバ
100 液晶表示装置
Claims (5)
- 液晶表示パネルと、画像データ信号が印加される画像信号線、前記画像信号線に設けられたモニタ端子、前記画像信号線と前記液晶表示パネルの各画素との間に設けられたデータ信号線、前記データ信号線に設けられたアナログスイッチ、及び、前記アナログスイッチに制御信号を出力するシフトレジスタを備え、前記画像信号線に印加された前記画像データ信号を前記データ信号線及び前記アナログスイッチを介して前記液晶表示パネルの各画素に出力するデータドライバとを有する液晶表示装置において、
前記画像信号線に、前記画像データ信号とは異なる検査電圧を印加する処理と、
前記アナログスイッチを、前記シフトレジスタから出力された前記制御信号によりオン/オフさせる処理と、
前記モニタ端子にて、前記データ信号線に印加されている電圧を観測する処理と、
前記アナログスイッチがオフのときに前記モニタ端子で観測された電圧と、当該アナログスイッチがオンのときに前記モニタ端子で観測された電圧とに基づいて、前記アナログスイッチの欠陥を判定する処理と、
を含むことを特徴とする液晶表示装置の検査方法。 - 前記アナログスイッチは、複数のトランジスタから構成され、
前記観測された電圧に基づいて、前記複数のトランジスタの欠陥を判定し、欠陥と判定された前記トランジスタを電気的に切り離す処理を含むことを特徴とする請求項1記載の液晶表示装置の検査方法。 - 前記複数のトランジスタは、並列に接続されていることを特徴とする請求項2に記載の液晶表示装置の検査方法。
- 前記複数のトランジスタは、マトリクス状に接続されていることを特徴とする請求項2に記載の液晶表示装置の検査方法。
- 前記検査電圧は、一定の直流電圧であることを特徴とする請求項1乃至4のいずれか一項に記載の液晶表示装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10102998A JP4080057B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶表示装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10102998A JP4080057B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶表示装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11295679A JPH11295679A (ja) | 1999-10-29 |
JP4080057B2 true JP4080057B2 (ja) | 2008-04-23 |
Family
ID=14289765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10102998A Expired - Fee Related JP4080057B2 (ja) | 1998-04-13 | 1998-04-13 | 液晶表示装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4080057B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8723845B2 (en) | 2010-02-08 | 2014-05-13 | Sharp Kabushiki Kaisha | Display device |
CN105096867B (zh) * | 2015-08-07 | 2018-04-10 | 深圳市华星光电技术有限公司 | 一种液晶显示器及其控制方法 |
CN106707641A (zh) * | 2016-12-22 | 2017-05-24 | 深圳市华星光电技术有限公司 | 具有测试电路结构的液晶显示面板及液晶显示装置 |
-
1998
- 1998-04-13 JP JP10102998A patent/JP4080057B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11295679A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101192769B1 (ko) | 액정표시장치 | |
US8269706B2 (en) | Operating unit of liquid crystal display panel and method for operating the same | |
US8294655B2 (en) | Display drive device and display apparatus having same | |
US6396468B2 (en) | Liquid crystal display device | |
US6552705B1 (en) | Method of driving flat-panel display device | |
KR950013444B1 (ko) | 액정 표시장치 | |
KR101529288B1 (ko) | 표시장치 | |
US20120249499A1 (en) | Display panel and inspection method thereof | |
KR100949634B1 (ko) | 전기 광학 장치, 구동 회로 및 전자 기기 | |
US20070236435A1 (en) | Driver circuit, display apparatus, and method of driving the same | |
JP4902185B2 (ja) | 表示装置 | |
KR100822332B1 (ko) | 액정 표시 패널 및 그 제조 방법 | |
KR20020007956A (ko) | 데이터 드라이버 및 그것을 이용한 표시 장치 | |
US7701433B2 (en) | Display device | |
US8077132B2 (en) | Flat display device and method of driving the same | |
KR20010080830A (ko) | 플리커링을 줄이기 위한 액정 표시 장치 | |
US6633284B1 (en) | Flat display device | |
JP2004521397A (ja) | ディスプレイデバイスとその駆動方法 | |
US20110063260A1 (en) | Driving circuit for liquid crystal display | |
JP3424302B2 (ja) | 液晶表示装置 | |
JP4080057B2 (ja) | 液晶表示装置の検査方法 | |
JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
US20080062210A1 (en) | Driving device, display apparatus having the same and method of driving the display apparatus | |
KR20030004872A (ko) | 액정표시패널과 그 구동방법 및 장치 | |
KR0141796B1 (ko) | 엘씨디의 동시다중 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050404 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |