JPH11295679A - 液晶表示装置及びその検査方法 - Google Patents

液晶表示装置及びその検査方法

Info

Publication number
JPH11295679A
JPH11295679A JP10101029A JP10102998A JPH11295679A JP H11295679 A JPH11295679 A JP H11295679A JP 10101029 A JP10101029 A JP 10101029A JP 10102998 A JP10102998 A JP 10102998A JP H11295679 A JPH11295679 A JP H11295679A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
data signal
signal line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10101029A
Other languages
English (en)
Other versions
JP4080057B2 (ja
Inventor
Masami Oda
雅美 小田
Michiya Oura
道也 大浦
Keizo Morita
敬三 森田
Masashi Itokazu
昌史 糸数
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10102998A priority Critical patent/JP4080057B2/ja
Publication of JPH11295679A publication Critical patent/JPH11295679A/ja
Application granted granted Critical
Publication of JP4080057B2 publication Critical patent/JP4080057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 本発明は、簡易な構成を追加するだけで、デ
ータドライバの出力段に設けられたアナログスイッチの
欠陥状態を容易に検出、判定することができる液晶表示
装置及びその検査方法を提供することを課題とする。 【解決手段】 液晶表示装置100は、表示画面の1画
素に相当するTFT11と、TFT11のスイッチ動作
により駆動される液晶素子が、マトリクス状に配列され
た表示領域(液晶パネル)10と、所望の画像信号を1
画素分づつ出力するデータドライバ20と、表示領域1
0の1列分のTFT11をスイッチ制御するスキャンド
ライバ30と、を有し、データドライバ20の画像信号
線G1〜Gnの各々には、画像信号線G1〜Gnに印加
された信号電圧を観測するモニタ端子GM1〜GMnが
接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置及び
その検査方法に関し、特に、点順次駆動方式を採用し、
かつ、ポリシリコンにより構成された液晶表示装置にお
ける欠陥検出に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータやテレビ
を始め、ハンディタイプのビデオセットやデジタルカメ
ラ等、液晶表示装置を搭載した製品の普及が顕著となっ
ている。このような液晶表示装置における表示駆動方式
には、大別して、線順次駆動方式及び点順次駆動方式と
がある。
【0003】線順次駆動方式は、液晶画面の1列分の画
像データを一括して出力し、表示するものであるため、
アモルファスシリコンのようにキャリヤの移動度が低い
液晶パネルに採用しても、比較的大型の液晶パネルで十
分な画質が得られる、という特徴を有している反面、1
列分の画像データを保持するためのラッチ等が必要とな
り、液晶パネルに付設される周辺回路の専有面積が増大
する、という問題を有している。
【0004】一方、点順次駆動方式は、液晶画面の1画
素分の画像データを順次出力し、表示するものであるた
め、画素数の多い大型の液晶表示装置パネルの駆動には
不向きである、という問題を有している反面、画像デー
タを1画素分ずつ出力するため、線順次駆動方式のよう
に、1列分の画像データを保持するラッチ等を必要とせ
ず、周辺回路を簡略化して、液晶表示装置を小型化する
ことができる、という特徴を有している。
【0005】そのため、パソコンやテレビ等の比較的大
型の液晶表示装置には、線順次駆動方法が採用され、ビ
デオセットやデジタルカメラ等の比較的小型の液晶表示
装置には、点順次駆動方法が採用される傾向にある。と
ころで、現在、液晶表示装置を構成する液晶パネルの主
流は、アモルファスシリコンであるが、アモルファスシ
リコンに比較して、キャリヤの移動度が1〜2桁程度高
いポリシリコン(多結晶シリコン)を用いて構成された
液晶表示装置に、上述した点順次駆動方式を採用し、比
較的大型の液晶表示装置を実現するための研究開発が進
められている。
【0006】上述したようなポリシリコンにより液晶パ
ネル(液晶表示部)及び周辺回路(駆動回路部)を構成
した液晶表示装置の概略構成について、図6を参照して
説明する。図6は、ポリシリコンからなる薄膜トランジ
スタ(以下、TFTという)を液晶素子の駆動スイッチ
として用いた液晶表示装置100であって、液晶表示装
置100は、表示画面の1画素に相当するTFT11
と、TFT11のスイッチ動作により駆動される液晶素
子が、マトリクス状に配列された表示領域(液晶パネ
ル)10と、所望の画像信号を1画素分づつ出力するデ
ータドライバ20と、表示領域10の1列分のTFT1
1をスイッチ制御するスキャンドライバ30と、を有し
て構成されている。
【0007】なお、表示領域10以外のデータドライバ
20及びスキャンドライバ30も、ポリシリコンにより
構成されている。データドライバ20は、シフトレジス
タ21と、アナログスイッチ22と、画像信号線G1〜
Gnと、データバスD11〜Dmnとを有して構成され、シ
フトレジスタ21は、基準クロックCLKに基づいてア
ナログスイッチ22の動作を制御する制御信号Q1〜Q
mを生成、送出し、また、データドライバ20の出力段
としてのアナログスイッチ22は、データバスD11〜D
mnの各々にMOSトランジスタが設けられ、シフトレジ
スタ21からの制御信号Q1〜Qmに応じて、ON/O
FF動作が制御される。
【0008】画像信号線G1〜Gnに印加された画像信
号は、アナログスイッチ22のON/OFF状態に応じ
て、データバスD11〜Dmnを介して表示領域10の液晶
素子12に出力される。なお、図6に示すように、画像
信号を出力するデータバスD11〜Dmnは、n本毎のブロ
ックD11〜D1n、D21〜D2n、・・・Dm1〜Dmnに分け
られ、点順次駆動方式を採用することにより、1ブロッ
ク分のデータバスに画像信号線G1〜Gnに印加された
画像信号を同時に出力し、他のブロックについても順次
同様の動作を繰り返して、1水平期間に液晶画面の1ラ
イン(列)分の画像情報が液晶素子に書き込まれる。
【0009】
【発明が解決しようとする課題】上述したような液晶表
示装置100において、アナログスイッチ22を構成す
るMOSトランジスタに、欠陥が発生した場合の問題点
について図7を参照して説明する。図7に示すように、
アナログスイッチ22を構成するMOSトランジスタT
r11、Tr12、・・・のうち、例えばMOSトランジス
タTr11において、ゲート−ドレイン間でショート欠陥
23が発生した場合について説明する。
【0010】図6に示したように、各ブロックD11〜D
1n、D21〜D2n、・・・Dm1〜Dmnの1番目のデータバ
スD11、D21、・・・Dm1は画像信号線G1に共通に接
続され、同様に、i番目のデータバスD1i、D2i、・・
・Dmiは画像信号線Giに共通に接続されているため、
上述したようなショート欠陥23が発生した場合、MO
Sトランジスタのゲート電極とドレイン電極とがショー
トすることとなり、ゲート電圧が画像信号線に回り込ん
で、画像信号の電位が所望の電位から変化して、他のブ
ロックのデータバスD21、・・・Dm1を介して出力され
る画像信号にまで影響を及ぼすという問題を有してい
た。
【0011】このようなアナログスイッチのショート欠
陥を検出する方法は、従来顕微鏡等を用いて目視検査を
行うことが一般的であり、検査工程において、極めて煩
雑で困難な作業を行わなければならないという問題を有
していた。そこで、本発明は、上記問題点を解決し、簡
易な構成を追加するだけで、データドライバの出力段に
設けられたアナログスイッチの欠陥状態を容易に検出、
判定することができる液晶表示装置及びその検査方法を
提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の液晶表示装置は、液晶表示パネルの
各画素にデータ信号線を介して画像データ信号を出力す
るデータドライバと、前記データドライバの出力段とな
る前記データ信号線に設けられたアナログスイッチと、
前記アナログスイッチをクロック信号に基づいて動作制
御するシフトレジスタと、前記データ信号線に接続さ
れ、前記データ信号線に印加される信号電圧を観測する
モニタ端子と、前記データ信号線に前記画像データ信号
とは異なる所定の電圧を印加する電圧印加部と、を有す
ることを特徴としている。
【0013】また、請求項2記載の発明は、請求項1記
載の液晶表示装置において、前記アナログスイッチは、
複数のトランジスタが並列に接続されていることを特徴
としている。また、請求項3記載の発明は、請求項1記
載の液晶表示装置において、前記アナログスイッチは、
複数のトランジスタがマトリクス状に接続されているこ
とを特徴としている。
【0014】さらに、請求項4記載の発明は、請求項
1、2又は3記載の液晶表示装置において、前記データ
信号線に印加される前記所定の電圧は、一定の直流電圧
であることを特徴としている。そして、請求項5記載の
液晶表示装置の検査方法は、液晶表示パネルの各画素に
画像データ信号を出力するデータドライバ内のデータ信
号線に、前記画像データ信号とは異なる所定の電圧を印
加する処理と、前記データドライバの出力段となる前記
データ信号線に設けられたアナログスイッチを動作させ
る処理と、前記データ信号線に設けられたモニタ端子に
より、前記データ信号線に印加されている電圧を観測す
る処理と、前記観測された電圧に基づいて、前記アナロ
グスイッチの欠陥を判定する処理と、を含むことを特徴
としている。
【0015】また、請求項6記載の発明は、請求項5記
載の液晶表示装置の検査方法において、前記アナログス
イッチは、複数のトランジスタから構成され、前記観測
された電圧に基づいて、前記複数のトランジスタの欠陥
を判定し、欠陥と判定された前記トランジスタを電気的
に切り離す処理を含むことを特徴としている。さらに、
請求項7記載の発明は、請求項5又は6記載の液晶表示
装置の検査方法において、前記データ信号線に印加され
る前記所定の電圧は、一定の直流電圧であることを特徴
としている。
【0016】すなわち、本発明は、画像信号線の全てに
モニタ端子を接続し、アナログスイッチの欠陥に伴う信
号電圧の変化を観測し、欠陥判定を行うことを特徴とし
ている。特に、検査電圧として、画像信号線に一定の直
流電圧を印加するとともに、シフトレジスタによりアナ
ログスイッチを構成するMOSトランジスタの駆動タイ
ミングをずらすことによって、ゲート−ドレイン間のシ
ョート欠陥が存在するMOSトランジスタを介してゲー
ト電圧が画像信号線に回り込み、前記直流電圧を変化さ
せる状態をモニタ端子により観測することができるた
め、いずれのMOSトランジスタ(アナログスイッチ)
に欠陥が発生しているかを特定することができる。
【0017】また、1本のデータバスに設けられるアナ
ログスイッチを複数のMOSトランジスタの並列、ある
いはマトリクス接続とすることにより、欠陥が検出され
たMOSトランジスタを電気的に切り離して、正常なト
ランジスタのみで出力段としての機能動作をさせること
ができるため、液晶表示装置の歩留まりを向上させるこ
とができる。
【0018】
【実施例】次に、本発明に係る液晶表示装置の第1の実
施例について、図1を参照して説明する。なお、従来の
技術において説明したものと同等の構成については、同
一の符号を付して、その説明を省略する。図1に示すよ
うに、本実施例の液晶表示装置100は、表示領域10
と、データドライバ20と、スキャンドライバ30とを
有して構成されている。
【0019】そして、データドライバ20は、上述した
ように、表示領域10の各画素(TFT及び液晶素子)
にデータバスD11〜Dmnを介して所望の画像信号を出力
するものであって、画像信号が印加される画像信号線G
1〜Gnの各々には、画像信号線G1〜Gnに印加され
た信号電圧を観測するモニタ端子GM1〜GMnが接続
されている。
【0020】なお、図示を省略したが、画像信号線G1
〜Gnには、検査電圧、例えば所定の直流電圧を印加す
るための検査電圧印加部が接続されている。次に、本実
施例に適用される液晶表示装置の検査方法について、図
2及び図3を参照して説明する。なお、以下の説明にお
いては、1ブロックで16本のデータバスに書き込みを
行う場合を例について説明する。そのため、画像信号が
入力される画像信号線G1〜G16にモニタ端子GM1
〜GM16が設けられているものとする。
【0021】まず、画像信号線G1〜G16に所定の検
査信号、例えば、DC8Vを印加する(S1)。次い
で、データドライバ20の出力端のアナログスイッチ2
2を制御するシフトレジスタ21にクロック信号CLK
を入力し、0〜16Vの電圧範囲を有し、出力タイミン
グを相互に1パルスずつずらしたシフトパルスを生成
し、制御信号Q1〜Qmとして出力する(S2)。
【0022】次いで、シフトレジスタ21から出力され
る制御信号Q1〜Qmをアナログスイッチ(MOSトラ
ンジスタのゲート)22に印加し、ON/OFF動作を
制御して、その際にモニタ端子GM1〜GM16に現れ
る信号電圧を観測する(S3)。次いで、モニタ端子G
M1〜GM16を介して観測された信号電圧の変化に基
づいて、アナログスイッチの欠陥の有無が判定され、欠
陥が存在するアナログスイッチ22が特定される(S
4)。なお、詳細は後述する。
【0023】次いで、上記欠陥の判定結果に基づいて、
特定されたMOSトランジスタをレーザー等により電気
的に切り離し、正常なMOSトランジスタのみでアナロ
グスイッチ22を構成する(S5)。なお、具体的な構
成は、第2及び第3の実施例において説明する。次に、
上述した検査方法における、シフトレジスタ21及びア
ナログスイッチ22の動作、モニタ端子GM1〜GM1
6により観測される信号電圧について、図3を参照して
説明する。
【0024】図3に示すように、上述した処理S2にお
いて、シフトレジスタ21は入力された所定のクロック
信号CLKに基づいて、アナログスイッチ22を駆動制
御する制御信号Q1〜Qmを出力する。制御信号Q1〜
Qmは、1パルスづつずれたシフトパルスであって、こ
の制御信号Q1〜Qmによりアナログスイッチ22を構
成するMOSトランジスタがON/OFF動作すること
により、画像信号線G1〜G16に現れる信号電圧の変
化をそれぞれモニタ端子GM1〜GM16により観測す
る。
【0025】例えば、3番目のブロックの4番目のデー
タバスD34に接続されているアナログスイッチ22のM
OSトランジスタにゲート−ドレイン間のショート欠陥
が存在する場合、モニタ端子GM4の信号電圧は、制御
信号Q3がOFFの期間は、検査電圧として印加された
DC8Vに対して、4Vに変化し、制御信号Q3がONに
なるタイミングの期間だけ、12Vに変化することにな
る。
【0026】すなわち、MOSトランジスタのゲート電
極に印加される制御信号Q3がOFF(Q3=0V)の
場合には、モニタ端子GM3が接続された画像信号線G
3には、ショート欠陥により制御信号線Q3の0Vがゲ
ート電極からドレイン電極、画像信号線G3に回り込ん
で、モニタ端子GM3により観測される信号電圧は、検
査電圧の8Vと制御信号の0Vとの平均値である4V
[=(8+0)/2]となる。
【0027】一方、トランジスタのゲート電極に印加さ
れる制御信号Q3がON(Q3=16V)の場合には、
モニタ端子GM3が接続された画像信号線G3には、シ
ョート欠陥により制御信号線Q3の16Vがゲート電極
からドレイン電極、画像信号線G3に回り込んで、モニ
タ端子GM3により観測される信号電圧は、検査電圧の
8Vと制御信号の16Vとの平均値である12V[=
(16+8)/2]となる。
【0028】このように、モニタ端子により観測される
信号電圧と、その信号電圧が変化するタイミングにより
欠陥が存在するアナログスイッチを特定することができ
る。この場合、アナログスイッチ22のON/OFF動
作がシフトレジスタ21からのシフトパルスにより制御
されているため、複数の箇所に欠陥が存在する場合であ
っても、容易に欠陥個所の特定を行うことができる。
【0029】一方、欠陥が存在しない正常なトランジス
タの場合(上記GM4が接続されるMOSトランジスタ
以外)には、ゲート電極に印加される制御信号Q3がO
N(Q3=16V)の場合であっても、OFF(Q3=
0V)の場合であっても、モニタ端子GM3が接続され
た画像信号線G3には、検査電圧の8Vのみが印加され
るため、モニタ端子GM3により観測される信号電圧
は、8Vとなる。
【0030】なお、上述した実施例においては、画像信
号線G1〜G16に印加する検査電圧を8V、シフトレ
ジスタから出力される制御信号(シフトパルス)の電圧
変化を0〜16Vとした例を示したが、本発明はこれに
限定されるものではなく、表示領域10のTFTの特性
や駆動条件等によって適宜設定することができることは
いうまでもない。
【0031】次に、本発明に係る液晶表示装置の第2の
実施例について、図4を参照して説明する。なお、図4
にはデータドライバの出力段部分の要部構成のみを示
し、他の構成については図示を省略した。図4に示すよ
うに、データドライバ20の出力段を構成するアナログ
スイッチSW1は、画像信号線G1に対して、例えば3
個のMOSトランジスタTr11、Tr12、Tr13が並列
に接続されている。
【0032】具体的には、3個のMOSトランジスタT
r11、Tr12、Tr13が、画像信号線G1とデータバス
D11間に並列に配置され、各々のMOSトランジスタT
r11、Tr12、Tr13のドレイン電極に画像信号線G1
が共通に接続され、各々のソース電極にデータバスD1
1が共通に接続されている。また、各々のゲート電極は
シフトレジスタに共通に接続され、シフトレジスタから
の制御信号Q1により、MOSトランジスタTr11、T
r12、Tr13が同時にON/OFF動作する。ここで、
MOSトランジスタTr11、Tr12、Tr13は、ポリシ
リコン層24を用いて形成されている。
【0033】このようなアナログスイッチSW1におい
て、MOSトランジスタTr11のゲート−ドレイン電極
間にショート欠陥23が存在する場合、上述した第1の
実施例において説明した検査方法と同様に、画像信号線
G1に検査電圧を印加するとともに、シフトレジスタ2
1からシフトパルスとして出力される制御信号Q1によ
り各MOSトランジスタTr11、Tr12、Tr13を同時
にON/OFF動作させ、モニタ端子GM1に現れる信
号電圧を観測することにより、アナログスイッチSW1
の欠陥を判定する。
【0034】ここで、上述した検査方法に示したように
画像信号線に検査電圧8Vを印加し、シフトレジスタか
ら出力される制御信号Q1を0〜16Vとした場合、図
3に示したように、モニタ端子GM1において信号電圧
の変化が観測される。次いで、欠陥と判定されたアナロ
グスイッチSW1、すなわちMOSトランジスタTr1
1、Tr12、Tr13について、顕微鏡等による再検査を
行い、欠陥が存在(発生)しているMOSトランジスタ
Tr11を特定する。
【0035】そして、特定されたMOSトランジスタT
r11について、アナログスイッチSW1の構成から電気
的に切り離すため、ゲート電極線GL及びドレイン電極
線DLをレーザ等により切断する(図中LCは切断箇所
を示す)。このように、アナログスイッチを複数のMO
Sトランジスタの並列接続により構成することにより、
出力段の駆動能力を複数のMOSトランジスタにより分
担することができるため、上述したように、仮に複数の
MOSFETトランジスタのうちいずれかに欠陥が発生
したとしても、他の正常なMOSトランジスタにより動
作に支障が生じない程度にアナログスイッチの駆動能力
を保持することができるため、液晶表示装置の歩留まり
の向上を図ることができる。
【0036】次に、本発明に係る液晶表示装置の第3の
実施例について、図5を参照して説明する。なお、図5
にはデータドライバの出力段部分の要部構成のみを示
し、他の構成については図示を省略した。図5に示すよ
うに、データドライバ20の出力段を構成するアナログ
スイッチSWは、図4に示したものと同等のMOSトラ
ンジスタ11が、例えば、54個、6×9のマトリクス
状に配置、接続されている。
【0037】具体的には、図面左右方向に9個のMOS
トランジスタ群が同一のポリシリコン層を利用して構成
され、このようなMOSトランジスタ群が、図面上下方
向に6列配置されている。そして、各々のMOSトラン
ジスタは、シフトレジスタに接続され、制御信号Qが印
加される共通のゲート電極線GLと、画像信号線Gに接
続された共通のドレイン電極線DLと、データバスDに
接続された共通のソース電極線SLとを有して構成され
ている。ここで、ゲート電極線GLは、格子状に配線さ
れ、各格子点が相互に接続されている。
【0038】また、各々のMOSトランジスタは、シフ
トレジスタ20からゲート電極線GLに共通に印加され
る制御信号Qにより、全てのMOSトランジスタが同時
にON/OFF動作する。このようなアナログスイッチ
SWを用いた場合の液晶表示装置の検査方法は、上述し
たものと同等であるが、複数のMOSトランジスタがマ
トリクス状に集積されているため、より多くのMOSト
ランジスタによりアナログスイッチの駆動能力を分担さ
せることができる。
【0039】したがって、上記検査方法によりアナログ
スイッチSWが欠陥と判定され、さらに、顕微鏡等によ
る再検査によって、欠陥が存在するMOSトランジスタ
11aを特定し、レーザー切断によりゲート電極線GL
の所定の箇所(図中LC1、LC2)を電気的に切り離
したとしても、制御信号Qの印加により、他の各MOS
は独立かつ同時にON/OFF動作する。
【0040】このとき、各MOSトランジスタが分担す
る駆動能力は小さく設定されているため、アナログスイ
ッチSW全体としての駆動能力に与える影響を極力小さ
くすることができ、液晶表示装置の歩留まりを向上させ
ることができる。ここで、本実施例においては、アナロ
グスイッチを6×9個のMOSトランジスタによるマト
リクス構成として示したが、適用するMOSトランジス
タの個数は、信号供給源の特定やアナログスイッチの専
有面積等により適宜設定されることはいうまでもない。
【0041】なお、上述した第1から第3の実施例にお
いては、アナログスイッチを構成するMOSトランジス
タとして、nチャネル型MOSトランジスタを用いた場
合を示して説明をしたが、pチャネル型MOSトランジ
ス、あるいはn+p(トランスファ)構造のトランジス
タを適用してもよい。要するに、上述したようなゲート
−ドレイン間のショート欠陥が発生したときに、ゲート
電極に印加された制御信号の信号電圧が欠陥部、ドレイ
ンを介して画像信号線において観測される信号電圧に変
化を与えるものであれば、上述した構成に限定されるも
のではない。
【0042】また、本発明に係る液晶表示装置の検査方
法においては、画像信号線に印加する検査電圧(直流電
圧)は、液晶表示装置パネルの液晶素子に表示電圧を与
えるものではないため、少なくとも製造プロセス上のデ
ータドライバの回路構成が完成した段階、例えば液晶を
封入する前のTFT基板の段階等において、検査を実行
するができる。
【0043】
【発明の効果】以上説明したように、本発明の液晶表示
装置及びその検査法法によれば、データドライバの出力
端に設けられるアナログスイッチに存在する欠陥を、画
像信号線に設けられたモニタ端子の電圧変化により、容
易に検出、特定することができ、その特定された箇所を
電気的に切り離すことにより、液晶表示装置を回路機能
を正常化して歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置の第1の実施例を示
す概略構成図である。
【図2】本発明に係る液晶表示装置の検査方法を示すフ
ローチャートである。
【図3】モニタ端子において観測された信号波形を示す
図である。
【図4】本発明に係る液晶表示装置の第2の実施例の要
部構成図である。
【図5】本発明に係る液晶表示装置の第3の実施例の要
部構成図である。
【図6】従来技術における液晶表示装置を示す概略構成
図である。
【図7】従来技術における問題点を説明する図である。 10 表示領域 11 TFT 12 液晶素子 20 データドライバ 21 シフトレジスタ 22 アナログスイッチ 23 ショート欠陥 24 ポリシリコン層 30 スキャンドライバ 100 液晶表示装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 敬三 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 糸数 昌史 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】液晶表示パネルの各画素にデータ信号線を
    介して画像データ信号を出力するデータドライバと、 前記データドライバの出力段となる前記データ信号線に
    設けられたアナログスイッチと、 前記アナログスイッチをクロック信号に基づいて動作制
    御するシフトレジスタと、 前記データ信号線に接続され、前記データ信号線に印加
    される信号電圧を観測するモニタ端子と、 前記データ信号線に前記画像データ信号とは異なる所定
    の電圧を印加する電圧印加部と、 を有することを特徴とする液晶表示装置。
  2. 【請求項2】前記アナログスイッチは、複数のトランジ
    スタが並列に接続されていることを特徴とする請求項1
    記載の液晶表示装置。
  3. 【請求項3】前記アナログスイッチは、複数のトランジ
    スタがマトリクス状に接続されていることを特徴とする
    請求項1記載の液晶表示装置。
  4. 【請求項4】前記データ信号線に印加される前記所定の
    電圧は、一定の直流電圧であることを特徴とする請求項
    1、2又は3記載の液晶表示装置。
  5. 【請求項5】液晶表示パネルの各画素に画像データ信号
    を出力するデータドライバ内のデータ信号線に、前記画
    像データ信号とは異なる所定の電圧を印加する処理と、 前記データドライバの出力段となる前記データ信号線に
    設けられたアナログスイッチを動作させる処理と、 前記データ信号線に設けられたモニタ端子により、前記
    データ信号線に印加されている電圧を観測する処理と、 前記観測された電圧に基づいて、前記アナログスイッチ
    の欠陥を判定する処理と、 を含むことを特徴とする液晶表示装置の検査方法。
  6. 【請求項6】前記アナログスイッチは、複数のトランジ
    スタから構成され、 前記観測された電圧に基づいて、前記複数のトランジス
    タの欠陥を判定し、欠陥と判定された前記トランジスタ
    を電気的に切り離す処理を含むことを特徴とする請求項
    5記載の液晶表示装置の検査方法。
  7. 【請求項7】前記データ信号線に印加される前記所定の
    電圧は、一定の直流電圧であることを特徴とする請求項
    5又は6記載の液晶表示装置の検査方法。
JP10102998A 1998-04-13 1998-04-13 液晶表示装置の検査方法 Expired - Fee Related JP4080057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10102998A JP4080057B2 (ja) 1998-04-13 1998-04-13 液晶表示装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10102998A JP4080057B2 (ja) 1998-04-13 1998-04-13 液晶表示装置の検査方法

Publications (2)

Publication Number Publication Date
JPH11295679A true JPH11295679A (ja) 1999-10-29
JP4080057B2 JP4080057B2 (ja) 2008-04-23

Family

ID=14289765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10102998A Expired - Fee Related JP4080057B2 (ja) 1998-04-13 1998-04-13 液晶表示装置の検査方法

Country Status (1)

Country Link
JP (1) JP4080057B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置
CN105096867A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN106707641A (zh) * 2016-12-22 2017-05-24 深圳市华星光电技术有限公司 具有测试电路结构的液晶显示面板及液晶显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置
CN102741913A (zh) * 2010-02-08 2012-10-17 夏普株式会社 显示装置
JP5350495B2 (ja) * 2010-02-08 2013-11-27 シャープ株式会社 表示装置
US8723845B2 (en) 2010-02-08 2014-05-13 Sharp Kabushiki Kaisha Display device
CN105096867A (zh) * 2015-08-07 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器及其控制方法
CN106707641A (zh) * 2016-12-22 2017-05-24 深圳市华星光电技术有限公司 具有测试电路结构的液晶显示面板及液晶显示装置

Also Published As

Publication number Publication date
JP4080057B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
US7839374B2 (en) Liquid crystal display device and method of driving the same
US7508479B2 (en) Liquid crystal display
JP4114655B2 (ja) 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
JP2008020675A (ja) 画像表示装置
US20120249499A1 (en) Display panel and inspection method thereof
JP2006267999A (ja) 駆動回路チップ及び表示装置
KR20010020829A (ko) 평면 표시 장치의 구동 방법
KR20050112611A (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR100852036B1 (ko) 액정 표시 소자의 구동 방법 및 이것을 이용한 액정 표시장치
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
JP4691890B2 (ja) 電気光学装置および電子機器
US8077132B2 (en) Flat display device and method of driving the same
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
US20110063260A1 (en) Driving circuit for liquid crystal display
JP4285314B2 (ja) 電気光学装置
JP3424302B2 (ja) 液晶表示装置
JP4080057B2 (ja) 液晶表示装置の検査方法
JP2009134055A (ja) 表示装置
KR100330099B1 (ko) 액정표시장치 패널
JP2002311912A (ja) 表示装置
JPH11296142A (ja) 液晶表示装置
JP2001100177A (ja) 表示駆動装置
KR20030004872A (ko) 액정표시패널과 그 구동방법 및 장치
JP2002091388A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050404

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees