JPH11296142A

JPH11296142A - 液晶表示装置

Info

Publication number: JPH11296142A
Application number: JP9440998A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-04-07
Filing date: 1998-04-07
Publication date: 1999-10-29
Anticipated expiration: 2018-04-07
Also published as: JP4061701B2

Abstract

(57)【要約】【課題】時分割用ゲート線の本数を削減することによ
り、液晶表示パネルのサイズを小さくできる液晶表示装
置を提供する。【解決手段】ラッチされたｎビットのディジタル原色信
号が第１のスイッチング手段を介して出力回路に供給さ
れて時分割用のアナログ原色信号に変換され、このアナ
ログ原色信号が第２のスイッチング手段を介して表示部
を構成する複数のソース線に画像信号として時分割的に
供給されると共に、第２のスイッチング手段は直列接続
された第１及び第２のスイッチング素子がアナログ原色
信号に対応して設けられ、ソース線に設けられた第１の
スイッチング素子同士は第１のゲート信号によってスイ
ッチングされ、第２のスイッチング素子同士は第２のゲ
ート信号によって駆動される。ゲート信号の組合せによ
って少ないゲート線数でも複数のソース線を制御でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関す
る。詳しくは、液晶表示装置用絶縁基板上に形成される
水平駆動回路用スイッチング手段を直列接続された一対
のスイッチング素子で構成すると共に、時分割駆動され
るゲート線の本数を少なくすることによってスイッチン
グ手段の占有面積を少なくできるようにしたものであ
る。

【０００２】

【従来の技術】薄型、軽量、低消費電力等の特徴を有す
る液晶表示装置（ＬＣＤ）は、パーソナルコンピュータ
等のＯＡ機器、ビデオカメラ等の家電ＡＶ機器等の表示
装置としてよく用いられ、その中でも画質及び応答速度
の点に優る薄膜トランジスタ（ＴＦＴ）を用いたアクテ
ィブマトリクス方式による液晶表示装置が注目されてい
る。

【０００３】アクティブマトリクス方式は、大きな情報
量を扱う場合に好適なドット・マトリクス形液晶表示装
置の駆動方式の一つで、もう一つの駆動方式として単純
マトリクス方式がある。アクティブマトリクス方式は、
単純構造で低製造コストの単純マトリクス方式に比べ
て、パネルの構造が複雑で製造コストが高い一方、応答
速度や視認特性が極めて良く画質の点で優れている。

【０００４】図５はアクティブマトリクス型液晶表示装
置の駆動回路の構成図である。図５に示すようにアクテ
ィブマトリクス型液晶表示装置は、Ｘ方向（図面縦方
向）に配列された信号電極であるソース線（信号線）Ｘ
₁、Ｘ₂、．．．、Ｘ_mとＹ方向（図面横方向）に配列され
ると共に、ソース線をアドレッシングする走査電極であ
るゲート線Ｙ₁、Ｙ₂、．．．、Ｙ_nを有する。ソース線
には水平駆動回路用ドライバＩＣ１が接続され、ゲート
線には垂直駆動回路１０が接続されている。

【０００５】上記ドライバＩＣ１内には図示しないデコ
ーダと出力回路が夫々内蔵され、出力回路から画像デー
タに応じた所定のアナログ電圧をソース線に印加する。
ソース線とゲート線との交差部分には画素が配置され、
各画素には画素駆動素子（スイッチング素子）としての
ＴＦＴ３０と液晶容量３２と付加容量３１が接続されて
いる。

【０００６】アクティブマトリクス型液晶表示装置の動
作原理は、ゲート線Ｙ₁、Ｙ₂、．．．、Ｙ_nを線順次方
式で上から順々に走査し、一つのゲート線上の全ての画
素のＴＦＴ３０を一時一斉にオン（導通状態）にする。
そしてこの走査に同期して出力回路からソース線Ｘ₁、Ｘ
₂、．．．、Ｘ_mを介して、オン状態のＴＦＴ３０に結合
している全ての容量３２にそれぞれ所定のアナログ電圧
を印加して信号電荷を供給する。この結果、各液晶にお
ける光の透過率がアナログ電圧値に応じて変化する。こ
こで各付加容量３１は充電されるから、ＴＦＴ３０がオ
フ（絶縁状態）になった後も、液晶の光の透過状態は、
次にＴＦＴ３０がオンされるまで保持される。

【０００７】しかしながら、このようなアクティブマト
リクス型液晶表示装置では、各ソース線に一個のドライ
バが必要であるからドライバ（ドライバＩＣ）の数が多
くなるという問題がある。さらに階調を伴うカラー表示
の場合には、中間レベル電圧の設定によるドライバＩＣ
の大規模化、製造コストの増加という問題がある。

【０００８】この問題を解決するため、液晶表示パネル
の各ソース線の入力側に単一のスイッチング素子からな
る第２のスイッチング手段を設けた液晶表示パネルの駆
動方法（特開平４−５２６８４）が従来技術に知られて
いる。

【０００９】図６は従来技術によるアクティブマトリク
ス型液晶表示装置の駆動回路の部分回路図である。図６
に示す駆動回路は図５に示す駆動回路と略同一構成であ
り、その同一部分については同一参照符号を付してその
重複説明を割愛する。

【００１０】ドライバＩＣ１は、夫々例えば３本のデー
タ線からなるＲ、Ｇ、Ｂの各データ線束２０Ｒ〜２０Ｂ
を有する。即ちこの場合、上記各データ線束２０Ｒ〜２
０Ｂは３ビットのディジタル画像データ（ソースデー
タ）を伝送するので、８階調の５１２色カラー表示が可
能である。

【００１１】上記各データ線にはシフトレジスタ１３、
レベルシフタ１４、ラッチ１５がそれぞれ１個接続され
て構成されたメモリー手段１８を有する。シフトレジス
タ１３は１ビットの画像データを保存してけた送りし、
レベルシフタ１４は１ビットの画像データの論理値レベ
ルを調整し、ラッチ１５は１ビットの画像データを所定
時間保持する。

【００１２】各ラッチ１５の出力側にはＮチャネルＴＦ
Ｔ構成の第１のスイッチング手段２２、２３が設けら
れ、第１のスイッチング手段２２、２３は出力回路に内
蔵されたデコーダに接続され、ディジタル−アナログ変
換回路でアナログ電圧に変換される。上記出力回路１２
では、４つのデータ線束２０Ｒ〜２０Ｂに対して１つの
出力端子１２ａ、１２ｂ、・・・が設けられ、例えば出
力端子１２ａに第２のスイッチング手段２４ａ〜２４ｄ
としてのＮチャネルＴＦＴを介して４本のソース線Ｘ₁
〜Ｘ₄に共通接続する。同様にして出力端子１２ｂをソ
ース線Ｘ₅〜Ｘ₈に共通接続する。

【００１３】ここで、例えば時分割スイッチ選択信号Ｓ
Ａ１〜ＳＡ４により上記第１の各スイッチング手段２
２、２３が順次オンされる。これにより出力回路１２
は、入力された画像データに応じた所定の電圧の画像信
号を出力端子１２ａ、１２ｂ、・・・から順次出力す
る。液晶表示パネル２においては、時分割スイッチ選択
信号Ｓ１〜Ｓ４によって第１のスイッチング手段２２、
２３に同期して第２のスイッチング手段２４ａ〜２４ｄ
（２５ａ〜２５ｄ）が順次オンされて、第２の各スイッ
チング手段の出力信号（入力画像信号）が所定のソース
線Ｘ₁〜Ｘ₈にそれぞれ供給される。

【００１４】

【発明が解決しようとする課題】このように従来技術に
よれば、ドライバＩＣ１の各データ線に第１のスイッチ
ング手段２２、２３を設けると共に液晶表示パネル２の
各ソース線の入力側に単一のスイッチング素子からなる
第２のスイッチング手段２４ａ〜２４ｄ、２５ａ〜２５
ｄを新たに設け、上記ドライバＩＣ１の出力端子１２
ａ、１２ｂ、・・・をデータ線と対応する液晶表示パネ
ル２の複数のソース線Ｘ₁〜Ｘ₄またはＸ₅〜Ｘ₈に接続
し、ドライバＩＣ１の各第１のスイッチング手段２２、
２３に液晶表示パネル２の各第２のスイッチング手段２
４ａ〜２４ｄ、２５ａ〜２５ｄを同期させて順次オンオ
フさせることにより、データ線からの画像データの信号
電圧を時分割してドライバＩＣ１の出力端子１２ａ、１
２ｂ、・・・から上記データ線と対応するソース線Ｘ₁
〜Ｘ₈に供給できるようにしている。したがって従来技
術によれば、液晶表示装置の全ソース線に接続するドラ
イバＩＣのコンパクト化あるいは個数の低減化が可能に
なる。

【００１５】しかしその一方で、従来技術によれば、時
分割の数の増加に伴って時分割用のゲート線の数が増加
する。つまり、時分割するソース線の本数と同じ本数だ
けゲート線の本数が必要になる。それに伴ってこのスイ
ッチング手段の占有面積が増大する。すなわち図７に示
すように、液晶表示パネル２は有効表示領域１７とその
周辺領域とで構成され、水平上部１６は時分割用スイッ
チ用の形成領域となされ、左端部は垂直駆動回路１０の
形成領域となされている。

【００１６】液晶表示領域１７以外の部分、特に垂直方
向の額縁部分（時分割用スイッチ領域）の面積が増大す
ると、液晶表示パネル２自体が大きくなるという問題が
ある。したがって従来技術によれば、液晶表示パネル２
が大きくなるので、液晶表示装置の携帯化を妨げると共
に一枚の透明絶縁基板から得られるパネルの数が少なく
なり製造歩留まりを低下させる。

【００１７】そこで本発明は、時分割用ゲート線の本数
を削減することにより液晶表示装置のパネルのサイズを
小さくできるＴＦＴを用いた液晶表示装置を提供するこ
とを目的とする。

【００１８】

【課題を解決するための手段】本発明は上述した課題を
解決するために、請求項１に記載した発明によれば、ｎ
ビットのディジタル原色信号がラッチされると共に、ラ
ッチされたｎビットのディジタル原色信号が第１のスイ
ッチング手段を介して出力回路に供給されて時分割用の
アナログ原色信号に変換され、このアナログ原色信号が
第２のスイッチング手段を介して表示部を構成する複数
のソース線に画像信号として時分割的に供給されると共
に、第２のスイッチング手段は少なくとも直列接続され
た第１及び第２のスイッチング素子がアナログ原色信号
に対応して設けられ、ソース線に設けられた第１のスイ
ッチング素子同士は第１のゲート信号によってスイッチ
ングされ、第２のスイッチング素子同士は第２のゲート
信号によって駆動されるようになされた液晶表示装置に
よって解決される。

【００１９】本発明は、異なるスイッチング素子の組合
せに注目したもので、液晶表示パネルの各ソース線に複
数のスイッチング素子からなる第２のスイッチング手段
を設ける。

【００２０】本発明によれば、上記各ソース線に複数の
スイッチング素子からなる第２のスイッチング手段を設
け、そのオン、オフを組合せることにより、時分割用ゲ
ート線の本数を減らすことができるので、時分割用ゲー
ト線の占有面積を増大させることなくドライバＩＣのコ
ンパクト化あるいは個数の低減化を可能にする。

【００２１】

【発明の実施の形態】以下、図面を参照しながら本発明
に係る第１の実施形態を説明する。

【００２２】図１は本発明の第１の実施形態に係るアク
ティブマトリクス型液晶表示装置の駆動回路の部分回路
図である。図１に示す本発明に係るアクティブマトリク
ス型液晶表示装置の駆動回路は、図５及び図６に示すア
クティブマトリクス型液晶表示装置の駆動回路と略同一
構成であり、その同一部分については同一参照符号を付
してその重複説明を割愛する。

【００２３】本発明に係る液晶表示パネル３の構成で従
来技術による液晶表示パネル２と異なる点は、上記液晶
表示パネル３の各ソース線に対し複数のソース線をまと
めて時分割駆動できるように、複数のスイッチング素子
からなる第２のスイッチング手段２８、２９、・・・
（２８ａ〜２８ｄ、２９ａ〜２９ｄ、・・・）を設けた
ことにある。

【００２４】図示の例では、出力回路１２に設けられた
１つの出力端子に４本のソース線を接続して、これら４
本のソース線を時分割駆動するようにした例である。第
２のスイッチング手段２８を例示すると、この第２のス
イッチング手段２８はソース線に対して直列接続された
第１及び第２のスイッチング素子で構成される。さらに
第１のスイッチング素子同士は第１のゲート信号ＳＧ１
によって共通に制御され、また４個の第２のスイッチン
グ素子同士も第２のゲート信号ＳＧ２によって共通に制
御される。

【００２５】ここで、これら２つのゲート信号ＳＧ１、
ＳＧ２によって、それぞれのスイッチング手段２８ａ〜
２８ｄの導通状態が時分割的となるようにするため第１
及び第２のスイッチング素子は図示するような導電形式
に選定されている。

【００２６】スイッチング素子としてＭＯＳ型トランジ
スタを例示すれば、ソース線Ｘ₁に接続されるスイッチ
ング素子は第１の導電形式であるＮチャネル型のＭＯＳ
トランジスタ３５，３５が使用される。以下同様に、ソ
ース線Ｘ₂における第１のスイッチング素子は第２の導
電型式であるＰチャネル型のＭＯＳトランジスタ３６が
用いられ、第２のスイッチング素子はＮチャネル型のＭ
ＯＳトランジスタ３５が使用される。ソース線Ｘ₃に接
続される第１のスイッチング素子はＮチャネル型のＭＯ
Ｓトランジスタ３５が用いられ、第２のスイッチング素
子はＰチャネル型のＭＯＳトランジスタ３６が使用され
る。ソース線Ｘ₄における第１、第２のスイッチング素
子は共にＰチャネル型のＭＯＳトランジスタ３６，３６
が使用される。

【００２７】ここで出力端子１２ａに図２Ａに示すよう
なアナログ画像信号が得られたと想定すると、ゲート信
号ＳＧ１、ＳＧ２としては同図Ｂ、Ｃに示すような矩形
波信号が供給されることによって、区間ｔ１ではソース
線Ｘ₁のみがオンして対応する画像信号Ｒがソース線Ｘ₁
に印加される。これによってＲの画素が映し出される。
以下同様に区間ｔ２ではソース線Ｘ₂がオンし、区間ｔ
３ではソース線Ｘ₃がオンし、そして区間ｔ４ではソー
ス線Ｘ₄がオンする。これによって対応する画像信号
Ｒ、Ｇ、Ｂによって対応する画素が映し出される。

【００２８】ここで第２のスイッチング手段２８、２
９、・・・に設ける時分割用ゲート線の本数ｐとそのゲ
ート線により制御されるソース線の１出力端子当たりの
本数ｑには、２^p＝ｑの関係があるので、本実施形態
は、ｐ＝２、ｑ＝４の場合である。つまり、４本のソー
ス線Ｘ₁〜Ｘ₄、Ｘ₅〜Ｘ₈、・・・を時分割するときは２
本のゲート線で済む。したがって８本のソース線を時分
割するときは３本のゲート線で済むことになる。

【００２９】第２のスイッチング手段に設ける時分割用
ゲート線の数を従来技術に比べて半減できるので、図３
に示すように、時分割用スイッチング領域１６の幅Ｂを
従来の幅Ａよりも狭くすることができ、この狭幅化によ
って液晶表示パネルのサイズを小さくすることができ
る。

【００３０】また前述のように本発明においては、第２
のスイッチング手段の時分割用ゲート線の本数ｐと、そ
のゲート線により制御されるソース線の１出力端子当た
りの本数ｑには、２^p＝ｑの関係があるので、１出力端
子に接続するソース線の本数ｑを多くして時分割数を増
やす程、従来技術に対する本発明の時分割用ゲート線数
を形成する領域１６の幅は、１／２、３／８、１／４、
５／３２．．．のように狭幅化できるから、その軽減効
果はより顕著なものになる。

【００３１】時分割用ゲート信号の数が削減された結
果、図３のように本発明による時分割用スイッチ領域の
垂直方向の幅Ｂは従来技術による時分割用スイッチ領域
の垂直方向の幅Ａよりも縮小される。つまり本発明によ
れば、液晶表示パネル全体の垂直方向の幅Ｄを従来のパ
ネル全体の垂直方向の幅Ｃよりも小さくすることができ
る。

【００３２】これとは逆に従来と同じパネル幅（Ｄ＝
Ｃ）とするならば、有効表示領域１７の面積を大きくす
ることができるから、表示部のワイド化を達成できる。

【００３３】図４は本発明の第２の実施形態に係るアク
ティブマトリクス型液晶表示装置の駆動回路の応用例の
部分回路図である。第２の実施形態の構成は第１の実施
形態の構成と略同一であり、その同一部分については同
一参照符号を付してその重複説明を割愛する。

【００３４】第２の実施形態の構成で第１の実施形態と
異なる点は、第１の実施形態の第２のスイッチング手段
２８、２９、・・・にあって、ソース線Ｘ₁、Ｘ₂、・・
・に接続されたＮチャネルＴＦＴにはＰチャネルＴＦＴ
を、ＰチャネルＴＦＴにはＮチャネルＴＦＴをソース・
ドレインについて夫々並列に接続して相補型に構成した
ものである。さらにＮチャネルＴＦＴとＰチャネルＴＦ
Ｔのゲートの間にはインバーター３３が接続される。

【００３５】図４において、例えば対をなすＴＦＴの左
側のＴＦＴ３８のゲートには、時分割用ゲート信号ＳＧ
１またはＳＧ２（図２）がそのまま入力される。また同
右側のＴＦＴ３９のゲートにはインバーターで反転され
た時分割用ゲート信号ＳＧ１またはＳＧ２が入力され
る。ここで対を成すＴＦＴはＮチャネルＴＦＴとＰチャ
ネルＴＦＴであるから、このＮチャネルＴＦＴとＰチャ
ネルＴＦＴは同時にオンオフ動作する。このとき例えば
ＮチャネルＴＦＴが完全にオンにならなくてもＰチャネ
ルＴＦＴが完全にオンになるので、共通電極に供給され
る交流駆動信号によるスイッチング動作は、第１の実施
形態のスイッチング動作と同じになる。また他のスイッ
チング手段２８ｂ〜２８ｄ、２９、・・・についても同
様なことである。

【００３６】したがって、本実施形態によっても、時分
割用のゲート線の数を軽減でき、液晶表示装置の小型化
を図れる。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
液晶表示パネルの各ソース線に複数のスイッチング素子
からなる第２のスイッチング手段を設けたことにより、
液晶表示装置の垂直方向の額縁部分の面積を縮小できる
ので、ドライバＩＣのコンパクト化あるいは個数の低減
化を、液晶表示パネルの面積（時分割用ゲート線の占有
面積）を増大させることなく可能にできる。

【００３８】このように、本発明によれば、液晶表示パ
ネルの面積を従来技術によるものよりも縮小できるの
で、液晶表示装置の携帯性が確保できる。また、本発明
によれば、一枚の透明絶縁基板から得られる液晶表示パ
ネルの数が増大するので、製造歩留まりを向上させるこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るアクティブマト
リクス型液晶表示装置の駆動回路の部分回路図である。

【図２】本発明に係る実施形態の動作説明図である。

【図３】本発明による額縁部分の狭幅化の説明図であ
る。

【図４】本発明の第２の実施形態に係るアクティブマト
リクス型液晶表示装置の駆動回路の部分回路図である。

【図５】アクティブマトリクス型液晶表示装置の駆動回
路の構成図である。

【図６】従来技術によるアクティブマトリクス型液晶表
示装置の駆動回路の部分回路図である。

【図７】従来技術による液晶表示パネルを示す説明図で
ある。

【符号の説明】

１・・・ドライバＩＣ、２，３・・・液晶表示パネル、
１２・・・出力回路、１６・・・時分割用スイッチ領
域、１７・・・有効表示領域、１８・・・メモリー手
段、２２，２３・・・第１のスイッチング手段、２４ａ
〜２４ｄ，２５ａ〜２５ｄ，２８ａ〜２８ｄ，２９ａ〜
２９ｄ・・・第２のスイッチング手段、２６，２７・・
・出力端子、３０・・・ＴＦＴ、３１・・・付加容量、
３２・・・液晶容量、３３・・・インバーター

Claims

【特許請求の範囲】

【請求項１】ｎビットのディジタル原色信号がラッチ
されると共に、ラッチされた上記ｎビットのディジタル
原色信号が第１のスイッチング手段を介して出力回路に
供給されて時分割用のアナログ原色信号に変換され、こ
のアナログ原色信号が第２のスイッチング手段を介して
表示部を構成する複数のソース線に画像信号として時分
割的に供給されると共に、上記第２のスイッチング手段は少なくとも直列接続され
た第１及び第２のスイッチング素子がアナログ原色信号
に対応して設けられ、上記ソース線に設けられた第１の
スイッチング素子同士は第１のゲート信号によってスイ
ッチングされ、上記第２のスイッチング素子同士は第２
のゲート信号によって駆動されるようになされたことを
特徴とする液晶表示装置。
【請求項２】上記表示部は液晶表示パネルに設けられ
たことを特徴とする請求項１記載の液晶表示装置。
【請求項３】上記第１及び第２のスイッチング手段は
同期駆動されるようになされたことを特徴とする請求項
１記載の液晶表示装置。
【請求項４】上記ゲート線の本数をｐとしたとき、２
^p本を単位として２^p本の上記ソース線が時分割駆動され
ることを特徴とする請求項１記載の液晶表示装置。
【請求項５】上記第１及び第２のスイッチング素子が
単一のスイッチング素子でそれぞれ構成されたことを特
徴とする請求項１記載の液晶表示装置。
【請求項６】上記第１及び第２のスイッチング素子が
それぞれ相補型となされたことを特徴とする請求項１記
載の液晶表示装置。