KR950013444B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR950013444B1
KR950013444B1 KR1019930009285A KR930009285A KR950013444B1 KR 950013444 B1 KR950013444 B1 KR 950013444B1 KR 1019930009285 A KR1019930009285 A KR 1019930009285A KR 930009285 A KR930009285 A KR 930009285A KR 950013444 B1 KR950013444 B1 KR 950013444B1
Authority
KR
South Korea
Prior art keywords
signal
screen
pixel
liquid crystal
line
Prior art date
Application number
KR1019930009285A
Other languages
English (en)
Other versions
KR930024480A (ko
Inventor
요시지 스즈키
스토무 사카모토
Original Assignee
1995년11월02일
사또오 후미오
도시바 에이.브이. 이 가부시기가이샤
나카무라 노부히데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 1995년11월02일, 사또오 후미오, 도시바 에이.브이. 이 가부시기가이샤, 나카무라 노부히데 filed Critical 1995년11월02일
Publication of KR930024480A publication Critical patent/KR930024480A/ko
Application granted granted Critical
Publication of KR950013444B1 publication Critical patent/KR950013444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

내용 없음.

Description

액정 표시장치
제 1 도는 본 발명에 관한 액정 표시장치의 일실시예를 나타내는 설명도.
제 2 도는 제 1 도중에 액정셀(21)을 나타내는 설명도.
제 3 도는 실시예의 동작을 설명하기 위한 타이밍챠트.
제 4 도는 본 발명이 다른 실시예를 나타내는 설명도.
제 5 도는 제 4 도의 실시예의 동작을 설명하기 위한 타이밍챠트.
제 6 도는 본 발명의 다른 실시예를 나타내는 설명도.
제 7 도는 제 6 도의 실시예의 액정셀 및 Y드라이버를 표시하는 설명도.
제 8 도는 종래의 액정표시장치를 나타내는 설명도.
제 9 도는 제 8 도의 A부분을 나타내는 설명도.
제 10 도는 제 8 도의 종래예의 동작을 설명하기 위한 타이밍챠트.
제 11 도는 다른 종래예를 나타내는 설명도.
제 12 도는 제 11 도의 종래예의 동작을 설명하기 위한 타이밍챠트.
* 도면의 주요부분에 대한 부호의 설명
6 : 시프트 레지스터 15 : 샘플 홀드 회로군
16 : 버퍼 앰프군 19 : X드라이버
20 : Y드라이버 21 : 액정셀
본 발명은 플라인 구동이 가능한 액정표시장치에 관한 것이다.
근래, 표시장치에 있어서는 소형 경량으로 저소비 전력의 잇점에서 액정패널을 채용하는 일이 있다. 텔레비젼 영상 표시용으로서는 수직 방향의 화소수가 400 이상인 고해상도의 액정 패널도 사용될 수 있도록 되었다. 액정은 용량을 갖고 있으며, 기입된 신호의 유지시간이 비교적 길다. 이 때문에, 인터레이스 주사방식을 채용하면 제 1 필드와 제 2 필드가 동시에 표시되어 화상에 어긋남이 생기는 일이 있다. 또, 인터레이스 주사 방식을 채용하면 액정을 1프레임 단위로 교류 구동할 필요가 있고 프릭커가 두드러져 버린다.
거기에서 종래, 예를들면 라인 메모리를 이용한 배속 주사 방식을 채용하여 1화면을 1필드로 표시(플라인 구동)하는 액정표시장치가 채용되는 일이 있다. 제 8 도와 같은 배속선 순차 주사 방식을 채용하고 또, 화소를 델터 배열로 한 종래의 액정표시장치를 표시하는 설명도이다. 제 9 도는 제 8 도중의 동그란 표시로 둘러싼 A부분을 모식적(模式的)으로 표시한 설명도이다. 또 제 10 도는 동작을 설명하기 위한 타이밍챠트이다.
제 10(a) 도는 영상 신호를 표시하고, 제 10(b) 도는 스타트신호(이하, STH 펄스라고 함)를 표시하고, 제 10(c) 도는 제어신호를 표시하며, 제 10(d) 도 내지 제 10(g) 도는 각각 출력 인에이블 1,3,2,4 신호(이하 OE1,3,2,4 신호라고 함)를 표시하고, 제 10(h) 도 내지 제 10(k) 도는 각각 게이트선 Y11,Y12,Y21,Y22의 상태를 표시하며 제 10 도 (1) 내지 (0) 은 각각 샘플 홀드 회로 SHm1,SHm2,SHm3,SHm4(m·1,2,…,n)의 동작상태를 표시하고 있다. 또 제 10 도에 있어서, S/H는 샘플 홀드 동작을 표시하고 W는 데이타선으로의 기입 동작을 표시하고 있다.
제 8 도에 있어서, 액정셀(1)은 도시하지 않은 한쌍의 유리판 상호간에 트위스트 네마틱 액정(도시하지 않음)을 봉입하여 구성한다. 유리판의 한쪽에는 공통 전극을 형성하고, 다른쪽에는 게이트선 Y(Y11,Y12,Y21,Y22,…) 및 n개비의 데이타선 X(X1 내지 Xn)을 형성하여 게이트선 Y와 데이타선 X와의 교차부에 도시하지 않은 화소 전극을 구성한다. 게이트선 Y 및 데이타선 X의 교차부에 있어서 매트릭스상으로 각 화소를 배열하고 각 화소에는 제 9 도에 표시하는 박막 트랜지스터(TFT)(2)를 설치하고 있다. 각 TFT(2)의 게이트 G에는 게이트선 Y를 개재하여 게이트선 제어회로(이하, Y드라이버라고 함)(3)으로부터의 신호를 공급하고 소스 S에는 데이타선 X를 개재하여 데이타선 구동회로(이하, X드라이버라고 함)(4)로부터의 영상 신호의 샘플링 전압을 공급하고 드레인 D는 화소 전극에 접속한다. 화소 전극 및 공통 전극 상호간에 형성한 액정(5)에 의하여 액정 용량이 발생한다. 또 액정 용량과 병렬로 보조 용량 CS가 설치되어 있다. TFT(2)는 게이트선 Y 로부터의 하이레벨(이하, "H"라고 함)의 게이트 신호에 의하여 온이 되고 데이타선X로부터의 영상 신호의 샘플링 전압을 화소 전극에 부여한다. 이것에 의하여 각 화소를 구성하는 액정(5)를 구동하여 영상을 표시한다.
액정셀(1)은 제 8 도에 도시하는 바와같이, 홀수 라인과 짝수라인의 액정화소를 수평주사 방향으로 절반 화소분 어긋나게한 델타 배열을 채용하고 있고, 라인수는 표시하는 방송 방식의 1프레임분의 영상을 표시가능한 수로 설정하고 있다. 상술한 바와같이 1수평 기간(1H)에 있어서 액정셀(1)의 2라인에 동시에 영상 신호를 공급하도록 되어있고, 제 10(h) 도 내지 제 10(k) 도에 도시하는 바와 같이, Y드라이버(3)은 2개의 게이트선 Y11,Y12 게이트선 Y21,Y22,…를 1수평 주기로 순차 "H"로 한다. 이렇게 하여 1필드 기간에 전체 화소에 영상 신호를 기입한다.
그런데, 홀수 라인의 각 화소나 짝수 라인의 각 화소를 독립된 데이타선 X를 개재하여 영상 신호를 기입하려면 데이타선수를 수평 방향 화소수의 2배로 할 필요가 있고, 데이타선수가 증가하여 액정셀의 제조가 곤란하게 된다. 그러므로, 제 8 도에 도시하는 바와같이 절반화소분 어긋난 홀수 라인의 각 화소와 짝수 라인의 각 화소에는 동일한 데이타선 X에 의하여 영상 신호를 공급하도록 되어 있다. 또 제 8 도에 있어서 R,G,B는 R(적), G(녹), B(청) 컬러 필터의 배치를 표시하고 있다.
X 드라이버(4)는 시프트 레지스터(6), 스위치군(7), 샘플 홀드 회로군(8) 및 버퍼 앰프군(9)에 의하여 구성되고 있다. 시프트 레지스터(6)는 수평 표시 기간의 개시를 표시하는 스타트 펄스(STH)(제 10(b) 도)가 공급되면, 클록(CLK)에 동기한 타이밍으로 제 1 비트째로부터 순차 온이 되어 온펄스로 출력한다. 또 클럭(CLK)은 액정셀(1)의 수평 방향인 화소수의 2배에 의거한 주파수로 설정한다. 스위치군(7)의 각 스위치(S11,S12 내지 Sn1,Sn2)는 제어신호(제 10(c) 도)에 제어되어 온펄스를 샘플 홀드 회로군(8)에 출력한다.
샘플 홀드 회로군(8)은 4n개의 샘플 홀드 회로 SH(SH11 내지 SH14,SH21 내지 SH24,…,SHn1 내지 SHn4)에 의하여 구성되고 있고, 각 샘플 홀드 회로(SH)는 단자(11) 내지 (13)을 개재하여 입력되는 3원색 영상 신호 R,G,B를 스위치군(7)으로부터의 온펄스의 타이밍으로 샘플링하여 홀드한다. 각 샘플 홀드 회로(SH)는 각각 유지한 영상 신호를 버퍼 앰프군(9)의 각 버퍼 앰프 B(B11 내지 B14, B21 내지 B24,…,Bn1 내지 Bn4)에 부여한다. 버퍼 앰프(B)는 제 10(d) 도 내지 제 10(g) 도에 도시하는 OE1,2,3,4 신호에 의하여 온이 되면 샘플 홀드 회로(SH) 로부터의 영상 신호를 데이타선(X1 내지 Xn)으로 공급하고 액정셀(1)의 각화소로의 기입을 행한다.
액정셀(1)의 1화소에 대하여 1개의 샘플 홀드 회로를 사용하면 샘플 홀드 기간과 화소로의 기입 기간을 어긋나게 할 필요에서 화소로의 기입은 수평 귀선 기간(BLK)내에 행할 필요가 있다. 즉 2개의 샘플 홀드 회로로부터의 영상 신호를 1수평 귀선 기간내에 1개의 데이타선을 개재하여 홀수 라인 및 짝수 라인의 2개의 화소에 기입할 필요가 있다. 따라서, 1화소에 대하여는 1수평 귀선 기간의 1/2의 시간(약5μ초)에 기입을 실시하지 않으면 안된다. 이와같은 단시간으로는 액정의 특정수에 의하여 충분한 기입이 행하여질 수 없고 콘트라스트가 저하되어 버린다. 이러한 이유에서 제 8 도에서는 1화소에 대하여 2개의 샘플 홀드 회로를 설정함으로써 기입과 독출을 전환 가능케 하고, 액정에 대한 기입 시간을 충분한 것으로 한다.
샘플 홀드 회로(SH11,SH12)는 액정셀(1)의 홀수 라인의 제 1 열의 화소에 대응하고 샘플 홀드 회로(SH13,SH14)는 액정셀(1)의 짝수 라인의 제 1 열의 화소에 대응한다. 동일하게 샘플 홀드 회로(SHm1,SHm2)(m=1,2,…,n)는 액정셀(1)의 홀수 라인의 제m열의 화소에 대응하고, 샘플 홀드 회로(SHm3,SHm4)는 짝수 라인의 제m열의 화소에 대응한다. 스위치(Sm1,Sm2)로부터의 온펄스에 의하여 제 10 도 (1) 내지 (0)에 도시하는 바와같이 소정의 수평 주사 기간에 샘플 홀드 회로(SHm1,SHm3)가 영상 신호를 홀드할 경우에는 제 10(f)(g) 도에 도시하는 OE2,4 신호에 의하여 샘플 홀드 회로(SHm2) 는 1수평 기간의 전반(前半)에 홀수 라인의 화소로의 기입을 행하고 샘플 홀드 회로(SHm4)는 1수평 기간의 후반(後半)에 짝수 라인의 화소로의 기입을 행한다. 반대로, 소정의 수평 주사 기간에 샘플 홀드 회로(SHm2,SHm4)가 영상 신호를 홀드할 경우, 샘플 홀드 회로(SHm1)는 1수평 기간의 전반(前半)에 홀수 라인의 화소로의 기입을 행하고, 샘플 홀드 회로(SHm3)는 1수평 기간의 후반(後半)에 짝수 라인의 화소로의 기입을 행한다.
이것에 의하여 제 8 도의 회로는 충분한 기입 시간을 얻고 있다. 그러나, 1화소에 대하여 2개의 샘플 홀드회로를 사용하고 있으므로서 장치가 대형화 되어 버린다.
거기에서, 본건 출원인은 먼저 출원한 특개평 2-84685호 공보에 있어서 이 문제점을 해결하는 제안을 행하고 있다. 제 11 도는 이 제안을 설명하기 위한 설명도이다.
제 11 도의 장치는 X 드라이버의 구성이 제 8 도의 장치와 달라 액정셀(1)의 각 화소에 1대 1로 대응시켜서 샘플 홀드 회로 및 버퍼 앰프를 설치하고 있다. 즉 X 드라이버(19)는 시프트 레지스터(6), 샘플 홀드 회로군(15) 및 버퍼 앰프군(16)에 의하여 구성하고 있다. 스프트 레지스터(6)의 각 비트의 출력은 샘플 홀드 회로군(16)의 각 샘플 홀드 회로 SH(SH11,SH12,SH21,SH22,…,SHn1,SHn2)에 공급한다. 샘플 홀드 회로(SH)는 단자 (11) 내지 (13)을 개재하여 입력되는 원색신호 R,G,B를 시프트 레지스터(6)로부터의 온펄스의 타이밍으로 샘플링하여 홀드한다. 샘플 홀드 회로(SH11,SH12)의 출력은 각각 버퍼 앰프(B11,B12)의 출력은 각각 버퍼 앰프(B11,B12)를 개재하여 데이타선(X1)에 공급한다. 동일하게 샘플 홀드 회로(SHm1,SHm2(m=1,2,…,n))의 출력은 버퍼 앰프(Bm1,Bm2)를 개재하여 데이타선(Xm)으로 공급한다. 버퍼 앰프 B11,B12,…Bn1,Bn2는 OE1 내지 EO4 신호에 의하여 온이 되어 샘플 홀드 회로(SH)의 출력을 데이타선(X)으로 공급하도록 되어 있다.
다음에 제 12 도의 타이밍챠트를 참조하여 제 11 도의 종래예의 동작을 설명한다.
시프트 레지스터(6)는 수평 주사 기간의 개시 타이밍에서 발생하는 스타트 신호 STH( 제 12(b) 도)가 입력되면, 클록(CLK) 주기로 온펄스를 1비트씩 시프트시켜서 샘플 홀드 회로(SH)에 부여한다. 이것에 의하여 제 12(k)(l) 도에 도시하는 바와같이, 수평 주사 기간의 전반에는 샘플 홀드 회로(SHp1,SHp2(p=1,2,…,n/2))가 영상 신호를 샘플 홀드하고, 수평 주사 기간의 후반에는 제 12(m)(n) 도에 도시하는 바와같이, 샘플 홀드 회로(SHq1,SHq2(q=n/2+1,…,n))가 영상 신호를 샘플 홀드한다.
한편, 제 12(c) 도에 도시하는 바와같이 OE1 신호는 수평 주사 기간의 후반부터 1H의 1/4시간만 " H"가 되고, 샘플 홀드 회로(SHp1)는 이 기간에 유지하고 있는 영상 신호를 각각 버퍼 앰프(Bp1)을 개재하여 데이타선(Xp)에 공급한다. 한편, Y드라이버(3)는 이 기간에 게이트선(Y11)에 "H"의 게이트 신호를 공급하고(제 12(g) 도), 이것에 의하여 영상 신호를 액정셀(1)의 제 1 라인의 화면 좌측에 대응하는 화소에 기입한다(제 12(k) 도).
수평 주사 기간의 후반부터 H/4 경과후에 OE1 신호로 대신하여 OE2 신호가 A/4가 "H"가 된다(제 12(d) 도). 이것에 의하여 샘플 홀드 회로(SHp2)에 유지되어 있는 영상 신호는 버퍼 앰프(Bp2) 를 개재하여 데이타선 Xp에 공급된다. 이 기간에는 Y 드라이버(3)로부터의 게이트 신호에 의하여 게이트선 Y12가 "H"로 되어 있고(제 12(h) 도), 액정셀(1)의 제 2 라인의 화면 좌측에 대응하는 화소에 기입이 행하여진다(제 12(i) 도).
또 제 12(e) 도에 표시하는 바와같이 OE2 신호가 "H"에서 "L"로 변화하면 대신하여 OE3 신호가 H/4 시간만 "H"가 된다. OE3 신호의 "H" 기간에는 게이트선(Y12)도 "H"가 되고, 샘플 홀드 회로(SHq1)으로부터의 영상 신호는 버퍼 앰프(Bq1) 및 데이타선(Xq)를 개재하여 액정셀(1)의 제 1 라인의 화면 우측에 대응하는 각 화소에 기입된다(제 12(m) 도). 또 OE3 신호가 "L"에 복귀하면, 대신하여 OE4 신호가 H/4 기간만"H"가 된다(제 12(f) 도). 그렇게하면, 샘플 홀드 회로(SHq2)는 영상 신호를 버퍼 앰프(Bq2)를 개재하여 데이타선(Xq)로 공급하고, "H"로 된 게이트선(Y12)에 의하여 액정셀(1)의 제 2 라인의 화면 우측에 대응하는 각 화소에 영상 신호가 기입된다(제 12(n) 도). 이후 동일한 동작이 반복된다.
이렇게하여 샘플 홀드 회로(SHp1,SHp2)에 샘플 홀드된 화면 좌측에 대응한 영상 신호를 샘플 홀드가 종료한 수평 주사 기간의 후반에서 각각 H/4 기간에 기입하고, 샘플 홀드 회로(SHq1,SHq2)에 샘플 홀드된 화면 우측에 대응한 영상 신호를 샘플 홀드 종료후에 각각 H/4 시간에 기입한다. 화소와 1대1에 대응한 샘플 홀드 회로에 의하여 영상 신호의 샘플링 및 홀드를 행하여 화소로이 충분한 기입 시간을 얻고 있다.
그러나, 데이타선 X는 비교적 큰 부유용량을 갖는다. 따라서, 실제로는 버퍼 앰프(B)로부터의 영상 신호는 우선 데이타선(X)에 유지되고 데이타선(X)에 유지된 영상신호가 각 화소에 기입된다. 즉, 버퍼 앰프가 오프가 되어도 데이타선의 부유용량에 의하여 각 화소로의 기입이 행해진다. 지금 예를들면 OE1 신호가 "H"이고, 게이트선(Y21)이 "H"라고 하자. 이 경우에는, 상술한 바와같이, 샘플 홀드 회로(SHp1)로부터의 영상 신호는 화면 좌측의 화소에 기입한다. 그러나, 게이트선(Y21)이 "H"이므로, 제 3 라인의 화면 우측의 화소의 TFT도 온이 되어 화면 우측의 데이타선( Xq)에 유지되어 있는 영상 신호가 이것의 화소에 기입된다.
본래 샘플 홀드 회로(SHp1)에서의 영상 신호를 화면 좌측 절반의 화소에 기입할 때에는 화면 우측 절반의 화소에는 샘플 홀드 회로(SHq1)에서의 영상 신호를 기입하지 않으면 안된다. 그러나, 제 12(c) 도 내지 제 12(f) 도에 표시하는 바와같이 OE1,OE2,OE3,OE4 신호의 순으로 "H"가 되므로, OE1 신호가 "H"인 경우에는 화면 우측 절반의 데이타선(Xq)에 유지되어 있는 신호는 OE4 신호에 의하여 독출된 신호, 즉 샘플 홀드 회로(SHq2)에서의 영상 신호이다. 즉 샘플 홀드 회로(SHp1)에서의 영상 신호가 화면 좌측 절반의 화소에 기입될 때에는 화면 우측 절반의 화소에는 샘플 홀드 회로 SHq2에서의 앞 라인의 영상 신호가 기입되어 버린다. 이어서, 데이타선 Y22가 "H"가 되면 제 4 라인의 화면 우측 절반의 화소에는 제 3 라인의 화면 우측 절반의 화소와 동일한 신호가 기입되어 버린다. 즉 화면 우측 절반에서는 3 라인에 동일한 영상 신호가 기입되게 되고, 해상도가 낮고, 부자연스러운 표시가 되어 버린다는 문제가 있었다.
이와같이, 상술한 종래의 액정표시장치에 있어서는 데이타선의 부유용량에 의하여 화면 우측 절반의 3라인에 동일한 영상이 표시되어 해상도가 낮고 부자연스러운 표시가 되어버린다는 문제가 있었다.
본 발명은 회로 규모를 증대시키는 일이 없고 충분한 기입 시간을 얻음과 동시에 해상도를 향상시키고 자연적인 표시를 얻을 수 있는 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 액정표시장치는 복수의 데이타선 및 주사 신호선을 가지고 데이타선 및 주사 신호선의 교점(交点)에 매트릭스 모양으로 화소를 설치하고 각 데이타선에 의하여 각 열의 상기 화소에 영상 신호를 공급하고, 각 주사 신호선에 의하여 소정 라인의 화면 좌측에 대응하는 화소와 그 앞 라인의 화면 우측에 대응하는 화소에 동시에 주사 신호를 공급하는 액정 표시부와, 상기 복수의 주사 신호선에 순차 주사 신호를 공급하는 주사 신호선 제어 수단과, 상기 액정 표시부의 소정의 홀수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 1의 출력 지시 신호에 의거하여 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 1의 샘플 홀드 수단과, 상기 액정 표시부의 소정의 짝수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 2의 출력 지시 신호에 의거하여 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 2의 샘플 홀드 회로 수단과, 상기 액정 표시부의 소정의 홀수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 3의 출력 지시신호에 의하여 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 3의 샘플 홀드수단과, 상기 액정 표시부의 소정의 짝수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 4의 출력 지시 신호에 의거하여 유지된 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 4의 샘플 홀드 수단을 구비한 것이며, 또 액정 표시부가 복수의 데이타선 및 복수의 제 1 및 제 2의 주사 신호선을 갖고 데이타선과 제 1 및 제 2의 주사 신호선과의 교점에 매트릭스 모양으로 화소를 설치하고 각 데이타선에 의하여 각 열의 상기 화소에 영상 신호를 공급하고, 각 제 1의 주사 신호에 의하여 화면 좌측에 대응하는 화소에 주사 신호를 공급하고, 각 제 2의 주사 신호에 의하여 화면 우측에 대응하는 화소에 주사 신호를 공급함과 동시에 상기 복수의 제 1의 주사 신호선으로 순차 주사 신호를 공급하는 제 1의 주사 신호선 제어 수단과, 상기 복수의 제 2의 주사 신호선에 순차 주사 신호를 공급하는 제 2의 주사 신호선 제어 수단을 구비한 것이고, 또 액정 표시부가 복수의 데이타선 및 주사 신호선을 가지며 주사 신호선과 데이타선에 의하여 화소를 구성하고 화면 좌측의 화소는 소정의 라인의 주사 신호선 및 데이타선에 의하여 구동하고 화면 우측의 화소는 다음 라인의 주사 신호선 및 데이타선에 의하여 구동하는 것이다.
본 발명에 있어서, 수평 주사 기간의 전반에는 제 1 및 제 2의 샘플 홀드 수단이 화면 좌측의 화소에 대응하는 영상 신호를 샘플링 홀드하고, 수평 주사 기간의 후반에는 제 3 및 제 4의 샘플 홀드 수단이 화면 우측의 화소에 대응하는 영상 신호를 샘플링 홀드한다. 각 샘플 홀드 동작후에 제 1 내지 제 4의 출력 지시 신호가 발생하고, 제 1 내지 제 4의 샘플 홀드 수단으로 유지되어 있는 영상 신호를 데이타선에 공급하고, 데이타선의 부유용량에 영상 신호를 유지시켜서 각 화소에 기입한다. 제 1 내지 제 4의 출력 지시 신호가 각 주사 신호의 발생 타이밍를 적절히 설정하여 동일한 영상 신호가 2라인으로 기입되는 것을 방지하고 있다.
이하 도면을 참조하여 본 발명의 실시예에 대하여 설명한다. 제 1 도는 본 발명에 관한 액정표시장치의 일실시예를 나타내는 설명도이다.
X드라이버(19)는 시프트 레지스터(6), 샘플 홀드 회로군(15) 및 버퍼 앰프군(16)으로 구성되어 있다. 시프트 레지스터(6)는 수평 방향 화소수의 2배의 비트수를 보유하고 있는, 수평 주사 기간의 개시 타이밍으로 발생하는 스타트 신호 및 수평 방향 화소수의 2배에 의거한 주파수의 클록(CLK)을 집어 넣는다. 시프트 레지스터(6)는 스타트 신호에서 온펄스의 출력을 개시하고, 클록(CLK)에 동기하여 온펄스의 출력 비트를 1비트씩 시프트시킨다. 시프트 레지스터(6)의 각 비트에서의 온펄스는 샘플 홀드 회로군(15)의 샘플 홀드회로 SH(SH11,SH12,SH21,SH22,…,SHn1,SHn2)에 부여한다. 샘플 홀드 회로 (SH11,SH12,SH21,SH22,…,SHn1,SHn2)는 단자(11 내지 13)을 개재하여 각각 R,B,G,R,…가 부여되고, 시프트 레지스터(6)로부터의 온펄스의 타이밍으로 이들의 색신호 R,G,B를 샘플링하여 홀드한다.
샘플 홀드 회로(SH11,SH12,SH21,SH22,…,SHn1,SHn2)의 출력은 각각 버퍼 앰프(B11,B12,B21,B22…,Bn1,Bn2)에 부여한다. 버퍼 앰프 Bp1,Bp2(p=1,2,…,n/2)는 각각 OE1 신호 OE2 신호가 부여되고, OE1,OE2 신호의 "H"에서 온이 되고, 샘플 홀드 회로 SHp1,SHp2의 출력을 셀(21)의 좌측에 대응하는 각 데이타선(Xp)에 공급한다. 또 버퍼 앰프 Bq1,Bq2(q=n/2+1,…,n)은 각각 OE3 신호 또는 OE4 신호가 부여되고, OE3,OE4 신호의 "H"에서 온이 되고, 샘플 홀드 회로(SHq1,SHq2)의 출력을 액정셀(21)의 우측에 대응하는 각 데이타선( Xq)에 공급한다.
Y 드라이버(20)는 액정셀(21)의 수직 방향의 화소수에 대응하는 출력다을 보유하고 각 출력단은 액정셀(21)의 게이트선(Y11,Y12,Y21,Y22,…)에 접속한다. Y드라이버(20)는 수직 주사 기간의 개시를 표시하는 타이밍 신호에 의하여 게이트선(Y11)에 접속된 출력단을 "H"로 하고, 이후 1/2 수평 기간에서 순차 " H"로 하는 출력단을 시프트하여 1수직 주시 기간에서 전체 게이트선(Y)에 "H"의 게이트 신호를 공급한다.
제 2 도는 제 1 도중의 액정셀(21)의 화소 배열을 설명하기 위한 설명도이다.
액정셀(21)은 홀수 라인의 화소와 짝수 라인 화소가 수평 방향으로 절반 화소분 어긋난 델터 배열을 채용하고 있다. 홀수 라인은 도시하지 않은 컬러 필터가 R,G,B,R,…의 순으로 배열하고 있고, 짝수라인은 컬러 필터가 B,R,G,B,…의 순으로 배열하고 있다. 각 라인의 제 1 열의 화소는 데이타선 X1에 접속하고, 동일하게 제m(m=1,2,…,n)열의 화소는 데이타선(Xm)에 접속한다(제 1 도 참조).
본 실시예에 있어서는, 액정셀(21)의 좌측 절반의 각 화소에 접속하는 게이트선과 우측 절반의 각 화소에 접속하는 게이트선과는 1개만 어긋나고 있다. 즉 제 1 라인의 좌측 절반의 데이타선(Xp)에 접속되는 각 화소는 게이트선(Y11)에 접속하고, 우측 절반의 데이타선(Xq)에 접속되는 각 화소는 게이트선(Y12)에 접속한다. 또, 제 2 라인의 좌측 절반의 데이타선(Xp)에 접속되는 각 화소는 게이트선(Y12)에 접속하고, 우측 절반의 데이타선(Xq)에 접속되는 각 화소는 데이타선(Y21)에 접속한다. 이하 동일하게 제 2(j-1)(j=1,2,…)라인의 좌측 절반의 데이타선(Xp)에 접속되는 각 화소는 게이트선(Yj1)에 접속하고, 우측 절반의 데이타(Xq)에 접속되는 각 화소는 게이트선(Yj2)에 접속한다.
다음에 이와같이 구성된 실시예의 동작에 대하여 제 3 도의 타이밍챠트를 참조하여 설명한다. 제 3(a) 도는 영상 신호를 표시하고, 제 3(b) 도는 스타트 신호(STH) 를 표시하고, 제 3(c) 도 내지 제 3(f) 도는 각각 EO1,2,3,4 신호를 표시하고, 제 3(g) 도 내지 제 3(j) 도는 각각 게이트선(Y11,Y12,Y21,Y22)에 공급하는 게이트 신호를 표시하고, 제 3(k) 도, 제 3(l) 도은 각각 샘플 홀드 회로(SHp1,SHp2)의 동작을 표시하고, 제 3(m)(n) 도는 각각 샘플 홀드 회로(SHq1,SHq2)의 동작을 표시하고 있다. 제 3 도에 있어서, S/H는 샘플 홀드 동작을 표시하고, W은 화소에의 기입 동작을 표시하고 있다.
제 3(a)(b) 도에 도시된 바와같이 영상 신호의 수평 주사 기간의 개시 타이밍에서 스타트 신호가 시프트 레지스터(6)에 입력되면, 시프트 레지스터(6)는 온펄스를 시프트시켜서 샘플 홀드 회로(SH)에 부여한다. 샘플 홀드 회로 SHp1,SHp2(p=1,2,…n/2)는 영상 신호 R,G,B를 순차 샘플링하여 홀드한다(제 3(k)(l) 도). H/2 기간이 경과하여 샘플 홀드 회로(SHp1,SHp2)에 영상 신호가 홀드되면, 제 3(c)(g) 도에 도시하는 바와같이, OE1 신호 및 게이트선(Y11)가 "H"가 되고, 샘플 홀드 회로 SPp1에 유지된 영상 신호를 버퍼 앰프(Bp1)을 개재하여 데이타선(Xp)에 공급한다(제 3(k) 도). OE1 신호는 수평 귀선 기간(BLK)과 대략 동등한 시간만 "H"가 되고, 이 사이에 영상 신호는 데이타선(Xp)의 부유용량으로 기입된다. 게이트선(Y11)에 접속된 제 1라인의 좌측 절반의 각 화소는 게이트선 Y11이 "H"기간(약 1/2 수평 주사 기간)에 데이타선(Xp)으로부터의 영상 신호를 기입한다. OE1 신호가 "L"이 된 후에도, 게이트선(Y11)이 "H"인 기간은 데이타선(Xp)으로부터의 영상 신호를 기입한다. OE1 신호가 "L"이 된 후에도, 게이트선(Y11)이 "H"인 기간은 데이타선(Xp)의 부유용량으로 유지된 영상 신호에 의하여 기입이 계속된다.
수평 주사 기간의 종료시에 게이트선(Y11)이 "L"이 되면 수평 귀선 기간에는 OE2 신호가 "H"가 된다(제 3(d) 도). 이것에 의하여 샘플 홀드 회로(SHp2)는 유지하고 있는 영상 신호를 버퍼 앰프(Bp2)를 개재하여 데이타선(Xp)에 부여한다. 이 수평 귀선 기간에는 제 3(h) 도에 도시된 바와같이, 게이트선(Y12)도 "H"가 되고, 데이타선(Xp)에 공급된 영상 신호는 제 2 라인의 좌측 화소에 기입된다. 귀선 기간이 종료되면 OE2 신호는 "L"이 되고, 샘플 홀드 회로(SHp2)는 수평 주사 기간의 전반의 영상 신호를 홀드한다. 한편, 게이트선(Y12)은 약 1/2 수평 주사 기간은 "H"를 유지하고 있다. 이 때문에, 데이타선(Xp)의 부유용량에 유지되고 있는 영상 신호의 기입은 계속하여 행해진다.
한편, 수평 기간의 후반에는 샘플 홀드 회로(SHq1,SHq2)가 영상 신호 R,G,B를 샘플링하여 홀드하고 있다. 수평 귀선 기간에는 OE2 신호와 함께 OE3 신호도 "H"가 된다(제 3(e) 도). 이것에 의하여 샘플 홀드 회로(SHq1)는 유지하고 있는 영상 신호를 데이타선(Xq)에 공급하여 그 부유용량으로 유지시켜, 게이트선(Y12)에 접속된 좌측 절반의 화소와 동시에 우측 절반의 화소에도 기입을 행한다.
제 12(h)(f) 도에 도시되는 바와같이, 게이트선(Y12)가 "L"이 되면, 다음에 수평 주사 기간의 전반에 걸쳐서 OE4 신호가 수평 귀선 기간과 대략 동일한 시간만 "H"가 된다. OE4 신호의 "H" 기간에는 게이트선(Y21)은 "L"이다. 따라서 게이트선(Y21)에 접속된 좌측 절반의 화소에 데이타선(Xp)에 유지되어 있는 짝수 라인의 영상 신호가 기입되는 일은 없다. OE4 신호가 "L"이 되면, 게이트선(Y21)이 1/2 수평 주사 기간만 "H"가 되고, 데이타선(Xp)에 공급된 홀수 라인의 영상 신호와 함께 데이타선(Xq)의 부유용량에 유지된 짝수 라인의 영상 신호를 우측 절반의 화소에 기입한다. 이후 동일한 동작을 반복한다.
이와같이, 본 실시예에 있어서는, 화면 좌측 절반의 화소와 우측 절반 화소로서 접속하는 게이트선을 한개 어긋나게 하고, 우측 절반의 화소에 대응하는 영상 신호의 샘플 홀드 기간에 좌측 절반의 화소로의 기입을 행하고, 좌측 절반의 화소에 대응하는 영상 신호의 샘플 홀드 기간에 우측 절반의 화소로의 기입을 행함과 동시에 데이타선의 부유용량을 이용함으로써 샘플 홀드 회로의 샘플 홀드 동작과 화소로의 기입을 어긋나게 하고 데이타선의 부유용량으로 유지된 앞 라인의 영상 신호가 다음의 라인의 화소에도 기입되어 버리는 것을 방지하고 있다.
또 본 실시예에서는 시프트 레지스터는 1라인의 화소수의 2배의 비트수를 보유하고 있으나, 1라인의 확소수가 동일한 비트수의 시프트 레지스터를 2개 사용하고, 각 시프트 레지스터를 1라인의 화소수에 대응한 주파수로 상호 위상이 180도 다른 동작 클록을 부여하여 온펄스를 출력시켜도 좋다. 또 샘플 홀드 회로군(15)를 샘플 홀드 횔(SH11,SH21,…,SHn1)와 샘플 홀드 회로(SH12,SH22,…,SHn2)와의 2개로 분할하여 각각 화면의 좌측 절반씩 대응시켜도 좋다. 또 OE2, OE3 신호는 공통이고, 3종류의 OE 신호를 사용해도 좋다.
제 4 도는 본 발명의 다른 실시예를 나타내는 설명도이다.
본 실시예는 액정셀(21)에 대신하여 액정셀(30)을 사용하고 Y드라이버(20)에 대신하여 2개의 Y드라이브(31),(32)를 채용한 점이 제 1 도의 실시예와 다르다. 액정셀(30)은 컬러 필터를 이용한 델타 배열을 채용하고, 제 1 내지 제n열의 각 화소는 도시하지 않은 데이타선(X1 내지 Xn)에 접속한다. 액정셀(30)의 각 라인의 좌측 절반의 각 화소는 게이트선(Y11,Y12,Y21,Y22,…)에 접속하고, 우측 절반의 각 화소는 게이트선(Y13,Y14,Y23,24,…)에 접속한다. Y드라이버(31)는 게이트선(Y11,Y12,Y21,Y22,…)에 순차 "H"의 게이트 신호를 공급하고, Y드라이버(32)는 게이트선(Y13,Y14,Y23,Y24,…)에 순차 "H"의 게이트 신호를 공급한다.
다음에 이와같이 구성된 실시예의 동작에 대하여 제 5 도의 타이밍챠트를 참조하여 설명한다. 제 5(a) 도는 영상 신호를 표시하고, 제 5(b) 도는 스타트 신호(STH) 를 표시하고, 제 5(c) 도 내지 제 5(f) 도는 각각 OE1 내지 OE4 신호를 표시하고, 제 5(g) 도 내지 제 5(j) 도는 각각 게이트선(Y11,Y12,Y13,Y14)를 표시하고 제 5(k)(l) 도는 각각 샘플 홀드 회로(SHp1,SHp2)를 표시하고, 제 5(m)(n) 도는 각각 샘플 홀드 회로(SHq1, SHq2)를 표시하고 있다.
본 실시예에 있어서는 게이트선(Y12,Y13)은 동일하게 변화하고 있다. 또 OE1,OE2,OE3 신호 및 게이트선(Y11,Y12)의 변화는 제 1 도의 실시예와 동일하고, 화면 좌측 절반의 화소 및 홀수 라인의 화면 우측 절반의 화소에 대한 신호가 샘플 홀드 회로 및 기입 동작은 제 1 도의 실시예와 동일하다. 게이트선(Y14)는 OE4 신호가 "H"가 됨과 동시에 "H" 로 되어 있다. 본 실시예에 있어서는 화면 우측 절반의 각 화소와 좌측 절반의 각 화소를 다른 게이트선에 의하여 구동하고 있다. 그러므로, 짝수 라인의 화면 우측 절반분의 화소를 OE4 신호의 "H" 기간부터 개시하여도 화면 좌측 절반의 홀수 라인의 화소에 앞 라인으로 기입하여야 할 영상 신호가 기입되는 일은 없다.
기타 작용 및 효과는 제 1 도의 실시예와 동일하다.
제 6 도 및 제 7 도는 발명의 다른 실시예를 나타내는 설명도이다.
본 실시예는 액정셀의 구성이 제 1 도의 실시예와 다르다. 제 6 도 및 제 7 도에 도시되는 바와같이, 액정셀(41)은 델타 배열을 채용하고, 제 1 내지 제n열의 화소에 각각 데이타선(X1 내지 Xn)을 접속하고 있다. 액정셀(41)의 좌측 절반의 각 화소에는 TFT(42)를 구성하고, 우측 절반의 각화소에는 TFT(43)을 구성한다. 홀수 라인의 각 TFT(42)의 게이트는 게이트선 Yj1(j=1,2,…)에 접속하고, 짝수 라인의 각 TFT(42)의 게이트는 게이트선(Yj2)에 접속한다. 또 홀수 라인의 각 TFT(43)의 게이트는 게이트선(Yj2)에 접속하고, 짝수 라인의 각 TFT(43)의 게이트는 게이트선 Y(j+1)1에 접속한다. 즉 화면 좌측 절반의 각 화소와 우측 절반의 각 화소와는 1개씩 어긋난 게이트선에 의하여 구동하다. Y드라이버(45)는 게이트선(Y11,Y12,…)에 순차 "H"의 게이트 신호를 공급한다.
이와같이 구성된 실시예에 있어서는 제 1 실시예와 동일한 주사를 행할 수가 있다. 즉, 제 3 도의 타이밍챠트와 동일한 작용이 되고, 제 1 도의 실시예와 동일한 효과를 얻을 수 있다.
또, 본 발명은 상기 실시예에 한정되는 것은 아니고, 예를 들면 각 실시예에 있어서는 컬러 필터를 보유한 델타 배열 액정 패널에 대하여 설명해 왔으나, 모노크롬용인 데이타 배열 액정 패널에 적용할 수도 있는 것이다. 또, 델타 배열 액정 패널에 적용할 뿐아니라, 컬러 필터를 보유한 격자 배열 액정 패널에 적용하여 홀수 라인과 짝수 라인으로 컬러 필터의 배열이 다른 경우에도 유효하다.
이상 설명한 바와같이 본 발명에 의하면 회로 규모를 증대시킬 필요없이 충분한 기입 시간을 얻음과 동시에 해상도를 향상시키고 자연적인 표시를 할 수 있다는 효과를 갖는다.

Claims (3)

  1. 복수의 데이타선 및 주사 신호선을 갖고 데이타선 및 주사 신호선의 교점에 매트릭스 모양으로 화소를 설치하고 각 데이타선에 의하여 각 열의 상기 화소에 영상 신호를 공급하고, 즉 주사 신호선에 의하여 소정 라인의 화면 좌측에 대응하는 화소와 그 앞 라인의 화면 우측에 대응하는 화소에 동시에 주사 신호를 공급하는 액정 표시부와 ; 상기 복수의 주사 신호선에 순차 주사 신호를 공급하는 주사 신호선 제어 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 1의 출력 지시 신호에 의거하여 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 1의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 2의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 2의 샘플 홀드 회로 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 3의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 3의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 4의 출력 지시 신호에 의해 유지된 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 4의 샘플 홀드 수단을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 복수의 데이타선 및 복수의 제 1 및 제 2의 주사 시호선을 보유하고, 데이타선과 제 1 및 제 2의 주사 신호선과의 교점에 매트릭스 모양으로 화소를 설치하고 각 데이타선에 의하여 각 열의 상기 화소에 영상 신호를 공급하고 각 제 1의 주사 신호에 의하여 화면 좌측에 대응하는 화소에 주사 신호를 공급하고, 각 제 2의 주사 신호에 의하여 화면 우측에 대응하는 화소에 주사 신호를 공급하는 액정 표시부와 ; 상기 복수의 제 1의 주사 신호선으로 순차 주사 신호를 공급하는 제 1의 주사 신호선 제어 수단과 ; 상기 복수의제 2의 주사 신호선에 순차 주사 신호를 공급하는 제 2의 주사 신호선 제어 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에, 제 1의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 1의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 2의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 2의 샘플홀드 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에, 제 3의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 3의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수 라인의 화면 우측이 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 4의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선으로 공급하는 제 4의 샘플 홀드 수단을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 복수의 데이타선 및 주사 신호선을 보유하고 주사 신호선과 데이타선에 의하여 화소를 구성하고 화면 좌측의 화소는 소정의 라인의 주사 신호선 및 데이타선에 의하여 구동하고 화면 우측의 화소는 다음 라인의 주사 신호선 및 데이타선에 의하여 구동하는 액정 표시부와 ; 상기 복수의 주사 신호선에 순차 주사 신호를 공급하는 주사 신호선 제어 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에, 제 1의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 1의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수 라인의 화면 좌측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 2의 출력 지시 신호에 의거하여 유지한 영상 신호를 화면의 좌측에 대응하는 상기 데이타선에 공급하는 제 2의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 홀수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에, 제 3의 출력 지시 신호에 의해 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선에 공급하는 제 3의 샘플 홀드 수단과 ; 상기 액정 표시부의 소정의 짝수 라인의 화면 우측의 각 화소에 대응하는 영상 신호를 유지함과 동시에 제 4의 출력 신호에 의해 유지한 영상 신호를 화면의 우측에 대응하는 상기 데이타선으로 공급하는 제 4의 샘플 홀드 수단을 구비하는 것을 특징으로 하는 액정표시장치.
KR1019930009285A 1992-05-27 1993-05-27 액정 표시장치 KR950013444B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-135143 1992-05-27
JP4135143A JPH05328268A (ja) 1992-05-27 1992-05-27 液晶表示装置

Publications (2)

Publication Number Publication Date
KR930024480A KR930024480A (ko) 1993-12-22
KR950013444B1 true KR950013444B1 (ko) 1995-11-08

Family

ID=15144816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009285A KR950013444B1 (ko) 1992-05-27 1993-05-27 액정 표시장치

Country Status (6)

Country Link
US (1) US5745093A (ko)
EP (1) EP0572250B1 (ko)
JP (1) JPH05328268A (ko)
KR (1) KR950013444B1 (ko)
CA (1) CA2097469A1 (ko)
DE (1) DE69320256T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245793A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd マトリックス表示装置
DE69522354T2 (de) * 1994-03-15 2002-05-23 Canon Kk Vorrichtung und Verfahren zur Anzeige von Bildinformationen
JPH08286642A (ja) * 1995-04-11 1996-11-01 Sony Corp 表示装置
JP3518086B2 (ja) * 1995-09-07 2004-04-12 ソニー株式会社 映像信号処理装置
JP2792490B2 (ja) * 1995-12-20 1998-09-03 日本電気株式会社 液晶表示装置用駆動回路のサンプルホールド回路
JPH1010546A (ja) * 1996-06-19 1998-01-16 Furon Tec:Kk 表示装置およびその駆動方法
GB2323958A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
GB9706943D0 (en) * 1997-04-04 1997-05-21 Sharp Kk Active matrix device circuits
JPH117268A (ja) * 1997-06-18 1999-01-12 Sony Corp サンプルホールド回路
JP3386701B2 (ja) * 1997-10-17 2003-03-17 シャープ株式会社 反射型液晶表示装置
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
JPH11326932A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 液晶表示装置
US6806862B1 (en) 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US6498592B1 (en) 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
US6275206B1 (en) * 1999-03-17 2001-08-14 Intel Corporation Block mapping based up-sampling method and apparatus for converting color images
GB9915572D0 (en) * 1999-07-02 1999-09-01 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
US6885366B1 (en) * 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3367099B2 (ja) * 1999-11-11 2003-01-14 日本電気株式会社 液晶表示装置の駆動回路とその駆動方法
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
GB2383462B (en) * 2001-12-19 2004-08-04 Lg Philips Lcd Co Ltd Liquid crystal display
KR100884993B1 (ko) * 2002-04-20 2009-02-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7095407B1 (en) * 2003-04-25 2006-08-22 National Semiconductor Corporation Method and apparatus for reducing noise in a graphics display system
TWI268468B (en) * 2004-04-12 2006-12-11 Himax Tech Ltd Liquid crystal on silicon panel and driving method thereof
US7427201B2 (en) 2006-01-12 2008-09-23 Green Cloak Llc Resonant frequency filtered arrays for discrete addressing of a matrix
US8232943B2 (en) * 2006-12-20 2012-07-31 Lg Display Co., Ltd. Liquid crystal display device
US9697763B2 (en) 2007-02-07 2017-07-04 Meisner Consulting Inc. Displays including addressible trace structures
US8289306B2 (en) * 2008-06-27 2012-10-16 Sony Corporation Static retention mode for display panels
CN104992654B (zh) * 2011-07-29 2019-02-22 深圳云英谷科技有限公司 显示器的子像素排列及其呈现方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830460A (en) * 1987-05-19 1989-05-16 Advanced Interventional Systems, Inc. Guidance system and method for delivery system for high-energy pulsed ultraviolet laser light
US4740786A (en) * 1985-01-18 1988-04-26 Apple Computer, Inc. Apparatus for driving liquid crystal display
JPS6273294A (ja) * 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置
US4822142A (en) * 1986-12-23 1989-04-18 Hosiden Electronics Co. Ltd. Planar display device
JPH0654421B2 (ja) * 1987-12-07 1994-07-20 シャープ株式会社 マトリクス型液晶表示装置の列電極駆動回路
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
FR2657987B1 (fr) * 1990-02-06 1992-04-10 Commissariat Energie Atomique Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre.
JP2892444B2 (ja) * 1990-06-14 1999-05-17 シャープ株式会社 表示装置の列電極駆動回路
US5479280A (en) * 1992-12-30 1995-12-26 Goldstar Co., Ltd. Active matrix for liquid crystal displays having two switching means and discharging means per pixel

Also Published As

Publication number Publication date
EP0572250B1 (en) 1998-08-12
KR930024480A (ko) 1993-12-22
DE69320256D1 (de) 1998-09-17
DE69320256T2 (de) 1999-01-28
CA2097469A1 (en) 1993-11-28
US5745093A (en) 1998-04-28
JPH05328268A (ja) 1993-12-10
EP0572250A1 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
KR950013444B1 (ko) 액정 표시장치
US7259739B2 (en) Method and apparatus for driving liquid crystal display
US6552705B1 (en) Method of driving flat-panel display device
US7148885B2 (en) Display device and method for driving the same
KR100242443B1 (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
US5412397A (en) Driving circuit for a matrix type display device
US20050200587A1 (en) Operating unit of liquid crystal display panel and method for operating the same
KR100233454B1 (ko) 표시장치 및 그 구동방법
JP2006267999A (ja) 駆動回路チップ及び表示装置
KR20060090419A (ko) 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
JP2003022054A (ja) 画像表示装置
JP2000181414A (ja) 表示駆動装置
JP2000098335A (ja) 液晶表示装置およびその駆動方法
JP2759108B2 (ja) 液晶表示装置
KR101051605B1 (ko) 표시 장치 및 그 구동 방법
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP2009069562A (ja) 液晶表示装置
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JPH02210985A (ja) マトリクス型液晶表示装置の駆動回路
JP2003131630A (ja) 液晶表示装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2924842B2 (ja) 液晶表示装置
JPH03280676A (ja) 液晶表示装置の駆動回路
KR101238006B1 (ko) 컬럼-게이트 구동부를 구비한 액정 표시장치
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee