JPH11133934A - 液晶駆動装置及び液晶駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 横長のＬＣＤ表示パネルに、画面の左右比が
小さい映像を表示させる際、映像表示と黒帯表示のレジ
スタスキャン期間の重複によるコントロールの複雑化や
誤動作を回避でき、更には、左右の黒帯表示部と映像表
示部の境界制御をドット単位で可能にする、液晶駆動装
置及び液晶駆動方法を実現することを目的とする。 【解決手段】 液晶駆動回路の信号ライン側ドライバの
各出力ライン毎に黒表示位置メモリ８３、及びマルチプ
レクサ８４を設けることにより、シフトレジスタ８５の
スタート入力が、ドライバ途中から可能となり、映像表
示期間中だけの短いスキャン期間でレジスタ動作が終了
し、また、左右の黒帯表示部の黒サンプリングがそのエ
リアのみのビットで可能となる。更には、黒データマル
チプレクサ９０を黒表示位置メモリ８３と黒表示制御回
路８６の間に追加設置することで、外部からのライン情
報に基づいて、黒表示位置メモリのデータをライン毎に
左右にずらしての表示が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示画面を駆
動する液晶駆動装置及び液晶駆動方法に関する。

【０００２】

【従来の技術】従来の液晶ドライバ（信号側駆動回路）
は、図１１（ＴＦＴサンプルホールド方式の例）に表示
されるように、シフトレジスタにより発生した順次パル
スを用いて映像信号を出力するような構造をしているの
で、表示画面サイズが１６：９のディスプレイに４：３
の映像を表示させる場合、画面上の左右の余った表示エ
リアを黒く塗りつぶす必要がある。

【０００３】しかし、図１１のような従来のドライバを
用いた場合には、画面上の余った表示エリアを黒く塗り
つぶす為には、ドライバに入力する映像信号を黒データ
に置き換えるしか方法はなく、このとき、画面上の黒帯
部と映像部との境界コントロールがドット単位で不可能
なため、通常この方法は用いられない。

【０００４】次に、図１２は、左右の表示エリアに書き
込みを可能にした従来のドライバ（ＴＦＴサンプルホー
ルド方式）の構成例を記載したブロック図であり、通常
のドライバに黒表示制御部が追加されたものである。

【０００５】この構成のドライバでは、外部から全ビッ
ト一括サンプリングパルス（ＢＳＰ）が入力できるよう
になっており、このＢＳＰタイミングに全ラインを黒色
にサンプリングする。又、シフトレジスタからの順次サ
ンプリングパルス（ＳＰ）は、外部からの映像サンプリ
ング許可信号（ＶＥＮ）により出力制限される。即ち、
ＶＥＮがアクティブの時に映像がサンプリングされ、図
１３のような、１６：９の画面上に４：３の表示を実現
していた。

【０００６】また、ＬＣＤ（Liqid Crystal Display）
がデルタ配列の時には、図１４に記載のように、奇数ラ
インと偶数ラインでサンプリングタイミングをずらすサ
ンプリングタイミング制御（奇数ラインと偶数ラインの
ドットをずらす制御で、この場合１．５画素ずれてい
る）が従来から行われているが、ＬＣＤに左右黒帯表示
を行う場合、図１５のような境界制御を必要とする（図
１５において斜線部が黒色表示、空白部が映像表示を行
う部分）。この場合、１ドット単位で黒と映像との境界
をライン毎に切り換える必要があった。

【０００７】

【発明が解決しようとする課題】しかし、図１２に記載
のような黒表示制御部を追加した構成のドライバを用い
て、１６：９の画面上に４：３の表示を行うとき、図１
３に見られるように、有効映像エリアに対するシフトレ
ジスタのスキャン期間は、黒表示期間も必要であるの
で、異常に長くなる（１Ｈ分以上）結果となり、レジス
タスキャン期間がライン間で重複してしまう。このと
き、スタート信号は映像サンプリング期間中に入力され
ることもあり、更に水平ブランキング中はライン切替時
の処理をする場合が多く（ＬＣＤがデルタ配列の際のド
ットずらし処理やクロック位相変更等）、コントロール
処理が大変複雑になる上に、誤動作を引き起こすことも
多い。更に、ドライバ中の全ビットを最初に一括サンプ
リングする必要があり、このサンプリング時にチャージ
する容量が大変大きく（全ヒ゛ット/単位ヒ゛ット倍）、電源変
動の発生やＢＳＰパルス幅の期間が充分に必要になる
等、付随する問題点が多かった。

【０００８】また、上記のような従来の黒表示ドライバ
では、外部からこのタイミングを気にした制御信号を入
力する必要があり、制御が複雑である上に、前記のよう
なシフトレジスタのライン間の動作重複がある場合に
は、やはり誤動作を引き起こすようなケースが多くあっ
た。

【０００９】更には、ＬＣＤ（Liqid Crystal Displa
y）がデルタ配列の時に、左右黒帯表示を行う場合、１
ドット単位で黒と映像との境界をライン毎に切り換える
必要があるが、この際、黒表示の境界を制御する外部の
コントロール回路が複雑になり、ライン切り替え時に誤
動作を引き起こす可能性があった。

【００１０】そこで、本発明の課題は、横長のＬＣＤ表
示パネル（例えば、１６：９のパネル）に、画面の左右
比が小さい（例えば、左右比４：３）映像を表示させる
際、レジスタスキャン期間の重複によるコントロールの
複雑化や誤動作を回避することができ、また、表示画面
上の左右の黒帯表示部の黒サンプリングを、そのエリア
のみのビットで可能として、電源変動が少なく安定した
動作を得るとともに、黒表示のための一括サンプリング
期間を短くでき、更には、ＬＣＤがデルタ配列の際に
は、外部からのライン情報に基づいて、左右の黒帯表示
部と映像表示部の境界制御をドット単位で可能にする、
液晶駆動装置及び液晶駆動方法を実現することを目的と
する。

【００１１】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、複数の走査ラインと複数
の信号ラインの各交点に表示素子がマトリックス状に配
置されてなる液晶表示パネルを走査側駆動手段及び信号
側駆動手段により駆動して、映像信号の表示を行う液晶
駆動装置において、信号側駆動手段は、複数の信号ライ
ンに接続する出力ライン毎に１段ずつ設けられた複数の
シフトレジスタの所定段数毎に対応して所定の表示デー
タを記憶する複数の記憶手段と、この記憶手段間に配置
され、その前段及び後段の各記憶手段の記憶内容に基づ
いて、複数のシフトレジスタを連結してサンプリングパ
ルスを転送させるか、或いはシフトスタート信号を対応
するシフトレジスタに出力するかを決定する第１の選択
出力手段と、記憶手段の記憶内容に基づいて、シフトレ
ジスタから出力されるサンプリングパルスを出力する
か、或いは外部から供給される全段一括サンプリングパ
ルスを出力するかを決定する第２の選択出力手段と、こ
の第２の選択出力手段から出力されるサンプリングパル
スをタイミングパルスとして駆動信号を適宜生成して複
数の信号ラインを駆動する駆動手段と、を備えたことを
特徴とする。

【００１２】この請求項１記載の発明によれば、液晶駆
動装置の信号側駆動手段が、複数の信号ラインに接続す
る出力ライン毎に１段ずつ設けられた複数のシフトレジ
スタの所定段数毎に対応して所定の表示データを記憶
し、この記憶手段間に配置され、その前段及び後段の各
記憶手段の記憶内容に基づいて、複数のシフトレジスタ
を連結してサンプリングパルスを転送させるか或いはシ
フトスタート信号を対応するシフトレジスタに出力する
かを決定する第１の選択出力手段と、記憶手段の記憶内
容に基づいて、シフトレジスタから出力されるサンプリ
ングパルスを出力するか或いは外部から供給される全段
一括サンプリングパルスを出力するかを決定する第２の
選択出力手段と、この第２の選択出力手段から出力され
るサンプリングパルスをタイミングパルスとして駆動信
号を適宜生成して複数の信号ラインを駆動する駆動手段
と、を備えることにより、シフトレジスタのスタート入
力が、信号側ドライバの途中から入力可能となるため、
横長のＬＣＤ表示パネル（例えば、１６：９のパネル）
に、画面の左右比が小さい（例えば、左右比４：３）映
像を表示させる際、映像表示期間中だけの短いスキャン
期間でレジスタ動作が終了し、スキャン期間の重複によ
るコントロールの複雑化や誤動作を回避することができ
る。また、左右の黒帯表示部の黒サンプリングを、その
エリアのみのビットで可能なため、それに伴う電源変動
が少なく安定した動作を得ることができるとともに、黒
表示のための一括サンプリング期間を短くできる。

【００１３】請求項２記載の発明は、複数の走査ライン
と複数の信号ラインの各交点に表示素子が相互にデルタ
状に配置されてなる液晶表示パネルを走査側駆動手段及
び信号側駆動手段により駆動して、映像信号の表示を行
う液晶駆動装置において、信号側駆動手段は、複数の信
号ラインに接続する出力ライン毎に１段ずつ設けられた
複数のシフトレジスタの所定段数毎に対応して所定の表
示データを記憶する複数の記憶手段と、この記憶手段間
に設置され、その前段及び後段の各記憶手段の記憶内容
に基づいて、前記複数のシフトレジスタを連結してサン
プリングパルスを転送させるか、或いはシフトスタート
信号を対応するシフトレジスタに出力するかを決定する
第１の選択出力手段と、記憶手段の記憶内容に基づい
て、シフトレジスタから出力されるサンプリングパルス
を出力するか、或いは外部から供給される全段一括サン
プリングパルスを出力するかを決定する第２の選択出力
手段と、記憶手段と第２の選択出力手段との間に配置さ
れ、外部から入力されるライン情報に基づいて、当該記
憶手段の記憶内容と、当該記憶手段の前段或いは後段の
記憶手段の記憶内容と、を切り替えて第２の選択出力手
段に出力する第３の選択出力手段と、第２の選択出力手
段から出力されるサンプリングパルスにより設定される
サンプリングタイミングをタイミングパルスとして駆動
信号を適宜生成して前記複数の信号ラインを駆動する駆
動手段と、を備えることを特徴とする。

【００１４】この請求項２記載の発明によれば、液晶駆
動装置において、その信号側駆動手段が、複数の信号ラ
インに接続する出力ライン毎に１段ずつ設けられた複数
のシフトレジスタの所定段数毎に対応して所定の表示デ
ータを記憶する複数の記憶手段と、この記憶手段間に設
置され、その前段及び後段の各記憶手段の記憶内容に基
づいて、前記複数のシフトレジスタを連結してサンプリ
ングパルスを転送させるか、或いはシフトスタート信号
を対応するシフトレジスタに出力するかを決定する第１
の選択出力手段と、記憶手段の記憶内容に基づいて、シ
フトレジスタから出力されるサンプリングパルスを出力
するか、或いは外部から供給される全段一括サンプリン
グパルスを出力するかを決定する第２の選択出力手段
と、記憶手段と第２の選択出力手段との間に配置され、
外部から入力されるライン情報に基づいて、当該記憶手
段の記憶内容と、当該記憶手段の前段或いは後段の記憶
手段の記憶内容と、を切り替えて第２の選択出力手段に
出力する第３の選択出力手段と、第２の選択出力手段か
ら出力されるサンプリングパルスにより設定されるサン
プリングタイミングをタイミングパルスとして駆動信号
を適宜生成して前記複数の信号ラインを駆動する駆動手
段と、を備えることにより、シフトレジスタのスタート
入力が、ドライバ途中から入力可能となるため、横長の
ＬＣＤ表示パネル（例えば、１６：９のパネル）に、画
面の左右比が小さい（例えば、左右比４：３）映像を表
示させる際、映像表示期間中だけの短いスキャン期間で
レジスタ動作が終了するので、スキャン期間の重複によ
るコントロールの複雑化や誤動作を回避することがで
き、また、左右の黒帯表示部の黒サンプリングを、その
エリアのみのビットで可能なため、それに伴う電源変動
が少なく安定した動作を得ることができるとともに、黒
表示のための一括サンプリング期間を短くできる。更に
は、外部から入力されるライン情報に基づいて、ドライ
バが黒表示部と映像表示部との境界をライン毎にドット
単位で制御することができ、その結果、黒表示の境界を
制御する外部のコントロール回路の簡略化と設計の容易
化、及びライン切り替え時の誤動作の回避などが可能と
なる。

【００１５】請求項３記載の発明は、請求項１又は２記
載の液晶駆動装置において、記憶手段に記憶される記憶
内容は、黒表示データ或いは映像表示データであること
を特徴とする。

【００１６】この請求項３記載の発明によれば、記憶手
段に記憶される記憶内容は、黒表示データ或いは映像表
示データであることにより、横長のＬＣＤ表示パネル
（例えば、１６：９のパネル）に、画面の左右比が小さ
い（例えば、左右比４：３）映像を表示させる際、その
左右の余った表示エリアに電源変動が少なく安定した黒
表示を行うことができるとともに、黒表示のための一括
サンプリング期間も短くできる。

【００１７】請求項４記載の発明は、前記信号側駆動手
段は、前記液晶表示パネルの画像表示領域内の両端部分
に表示する黒帯表示領域に対応して、前記記憶手段内の
両端部分の記憶領域方向から前記黒表示データをそれぞ
れ記憶させる記憶制御手段を更に備えたことを特徴とす
る。

【００１８】この請求項４記載の発明によれば、前記信
号側駆動手段は、前記液晶表示パネルの画像表示領域内
の両端部分に表示する黒帯表示領域に対応して、前記記
憶手段内の両端部分の記憶領域方向から前記黒表示デー
タをそれぞれ記憶させる記憶制御手段を更に備えたるこ
とにより、制御上のタイミングを考慮することなく、制
御回路を構成することができ、その結果、黒表示の境界
を制御する制御回路の簡略化と設計の容易化、及びライ
ン切り替え時の誤動作の回避などが可能となる。

【００１９】請求項５記載の発明は、複数の走査ライン
と複数の信号ラインの各交点に表示素子がマトリックス
状に配置されてなる液晶表示パネルを走査側駆動手段及
び信号側駆動手段により駆動して、映像信号の表示を行
う液晶駆動方法において、その信号側駆動方法は、複数
の信号ラインに接続する出力ライン毎に１段ずつ設けら
れた複数のシフトレジスタの所定段数毎に対応して所定
の表示データを記憶手段により記憶し、記憶手段の前段
及び後段の各記憶手段の記憶内容に基づいて、複数のシ
フトレジスタを連結してサンプリングパルスを転送させ
るか、或いはシフトスタート信号を対応するシフトレジ
スタに出力するかを決定し、記憶手段の記憶内容に基づ
いて、シフトレジスタから出力されるサンプリングパル
スを出力するか、或いは外部から供給される全段一括サ
ンプリングパルスを出力するかを決定し、この決定によ
り出力されるサンプリングパルスをタイミングパルスと
して駆動信号を適宜生成して複数の信号ラインを駆動す
る、ことを特徴とする。

【００２０】この請求項５記載の発明によれば、複数の
走査ラインと複数の信号ラインの各交点に表示素子がマ
トリックス状に配置されてなる液晶表示パネルを走査側
駆動手段及び信号側駆動手段により駆動して、映像信号
の表示を行う際の液晶駆動方法において、その信号側駆
動方法は、複数の信号ラインに接続する出力ライン毎に
１段ずつ設けられた複数のシフトレジスタの所定段数毎
に対応して所定の表示データを記憶手段により記憶し、
記憶手段の前段及び後段の各記憶手段の記憶内容に基づ
いて、複数のシフトレジスタを連結してサンプリングパ
ルスを転送させるか、或いはシフトスタート信号を対応
するシフトレジスタに出力するかを決定し、記憶手段の
記憶内容に基づいて、シフトレジスタから出力されるサ
ンプリングパルスを出力するか、或いは外部から供給さ
れる全段一括サンプリングパルスを出力するかを決定
し、この決定により出力されるサンプリングパルスをタ
イミングパルスとして駆動信号を適宜生成して複数の信
号ラインを駆動することにより、シフトレジスタのスタ
ート入力が、ドライバ途中から入力可能となり、横長の
ＬＣＤ表示パネル（例えば、１６：９のパネル）に、画
面の左右比が小さい（例えば、左右比４：３）映像を表
示させる際、短いスキャン期間でレジスタ動作が終了す
るので、スキャン期間の重複によるコントロールの複雑
化や誤動作を回避することができ、また、左右黒サンプ
リングを、そのエリアのみのビットで可能なため、電源
変動が少なく動作が安定するとともに、一括サンプリン
グ期間も短くできる液晶駆動方法が実現できる。

【００２１】請求項６記載の発明は、複数の走査ライン
と複数の信号ラインの各交点に表示素子が相互にデルタ
状に配置されてなる液晶表示パネルを走査側駆動手段及
び信号側駆動手段により駆動して、映像信号の表示を行
う液晶駆動方法において、その信号側駆動方法は、複数
の信号ラインに接続する出力ライン毎に１段ずつ設けら
れた複数のシフトレジスタの所定段数毎に対応して所定
の表示データを記憶手段により記憶し、記憶手段間に設
置され、その前段及び後段の各記憶手段の記憶内容に基
づいて、前記複数のシフトレジスタを連結してサンプリ
ングパルスを転送させるか、或いはシフトスタート信号
を対応するシフトレジスタに出力するかを決定し、記憶
手段の記憶内容に基づいて、シフトレジスタから出力さ
れるサンプリングパルスを出力するか、或いは外部から
供給される全段一括サンプリングパルスを出力するかを
第２の選択出力手段により決定し、記憶手段と第２の選
択出力手段との間に配置され、外部から入力されるライ
ン情報に基づいて、当該記憶手段の記憶内容と、当該記
憶手段の前段或いは後段の記憶手段の記憶内容と、を切
り替えて第２の選択出力手段に出力し、第２の選択出力
手段から出力されるサンプリングパルスにより設定され
るサンプリングタイミングをタイミングパルスとして駆
動信号を適宜生成して複数の信号ラインを駆動する、こ
とを特徴とする。

【００２２】この請求項６記載の発明によれば、複数の
走査ラインと複数の信号ラインの各交点に表示素子が相
互にデルタ状に配置されてなる液晶表示パネルを走査側
駆動手段及び信号側駆動手段により駆動して、映像信号
の表示を行う液晶駆動方法において、その信号側駆動方
法は、複数の信号ラインに接続する出力ライン毎に１段
ずつ設けられた複数のシフトレジスタの所定段数毎に対
応して所定の表示データを記憶手段により記憶し、記憶
手段間に設置され、その前段及び後段の各記憶手段の記
憶内容に基づいて、前記複数のシフトレジスタを連結し
てサンプリングパルスを転送させるか、或いはシフトス
タート信号を対応するシフトレジスタに出力するかを決
定し、記憶手段の記憶内容に基づいて、シフトレジスタ
から出力されるサンプリングパルスを出力するか、或い
は外部から供給される全段一括サンプリングパルスを出
力するかを第２の選択出力手段により決定し、記憶手段
と第２の選択出力手段との間に配置され、外部から入力
されるライン情報に基づいて、当該記憶手段の記憶内容
と、当該記憶手段の前段或いは後段の記憶手段の記憶内
容と、を切り替えて第２の選択出力手段に出力し、第２
の選択出力手段から出力されるサンプリングパルスによ
り設定されるサンプリングタイミングをタイミングパル
スとして駆動信号を適宜生成して複数の信号ラインを駆
動することにより、シフトレジスタのスタート入力が、
ドライバ途中から入力可能となり、横長のＬＣＤ表示パ
ネル（例えば、１６：９のパネル）に、画面の左右比が
小さい（例えば、左右比４：３）映像を表示させる際、
短いスキャン期間でレジスタ動作が終了するので、スキ
ャン期間の重複によるコントロールの複雑化や誤動作を
回避することができ、また、左右黒サンプリングを、そ
のエリアのみのビットで可能なため、電源変動が少なく
動作が安定するとともに、一括サンプリング期間を短く
できる。更には、外部から入力されるライン情報に基づ
いて、ドライバが黒表示部と映像表示部との境界をライ
ン毎に制御することができ、その結果、黒表示の境界を
制御する外部のコントロール回路の簡略化と設計の容易
化、及びライン切り替え時の誤動作の回避などが可能と
なる液晶駆動方法が実現できる。

【００２３】請求項７記載の発明は、前記記憶手段に記
憶される記憶内容は、黒表示データ或いは映像表示デー
タであることを特徴とする。

【００２４】この請求項７記載の発明によれば、記憶手
段に記憶される記憶内容は、黒表示データ或いは映像表
示データであることにより、横長のＬＣＤ表示パネル
（例えば、１６：９のパネル）に、画面の左右比が小さ
い（例えば、左右比４：３）映像を表示させる際、その
左右の余った表示エリアに電源変動が少なく安定した黒
表示を行うことができるとともに、黒表示のための一括
サンプリング期間も短くできる。

【００２５】請求項８記載の発明は、前記液晶表示パネ
ルの画像表示領域内の両端部分に表示する黒帯表示領域
に対応して、前記記憶手段内の両端部分の記憶領域方向
から前記黒表示データをそれぞれ記憶させることを特徴
とする。

【００２６】この請求項８記載の発明によれば、前記液
晶表示パネルの画像表示領域内の両端部分に表示する黒
帯表示領域に対応して、前記記憶手段内の両端部分の記
憶領域方向から前記黒表示データをそれぞれ記憶させる
ことにより、制御上のタイミングを考慮することなく、
制御回路を構成することを可能とする液晶駆動方法を提
供することができ、その結果、黒表示の境界を制御する
制御回路の簡略化と設計の容易化、及びライン切り替え
時の誤動作の回避などが可能となる。

【００２７】

【発明の実施の形態】以下、図を参照しつつ本発明の実
施の形態について説明する。 ［第１の実施の形態］先ず、本第１の実施の形態におけ
る構成について説明する。図１は、本第１の実施の形態
に係わる液晶表示装置１の構成の概要を示したブロック
図である。図１記載のように、液晶表示装置１は、ＲＧ
Ｂデコーダ３、反転アンプ４、コントローラ５、アンプ
６、走査側駆動回路７、信号側駆動回路８、及びＴＦＴ
液晶表示パネル９、等から構成されている。

【００２８】先ず、映像入力端子２から入力されるＮＴ
ＳＣ（National Television SystemCommittee）方式の
コンポジット映像信号ＣsyはＲＧＢデコーダ３に送られ
る。

【００２９】ＲＧＢデコーダ３は、入力されたコンポジ
ット映像信号Ｃsyに対して同期分離検出や、コントロー
ラ５から出力される水平タイミング信号（バーストゲー
トパルス）ＢＧＰに応じてバースト信号を抽出してクロ
マ処理、等を行なうことにより、Ｒ，Ｇ，Ｂの原色信
号、水平同期信号Ｈ、及び垂直同期信号Ｖをデコードし
て出力するものであり、原色信号Ｒ，Ｇ，Ｂを反転アン
プ４へ、各同期信号Ｈ，Ｖをコントローラ５へそれぞれ
出力する。

【００３０】反転アンプ４は、ＲＧＢデコーダ３から供
給される原色信号Ｒ，Ｇ，Ｂをコントローラ５からのＢ
ＧＰ信号に応じてペデスタルクランプすると共に、この
原色信号Ｒ，Ｇ，Ｂをコントローラ５から入力される極
性反転信号ＦＲＰに応じて走査ライン単位及びフィール
ド単位で適宣極性を反転させて反転原色信号Ｒ’，
Ｇ’，Ｂ’を生成し、信号側駆動回路８へ出力する。

【００３１】コントローラ５は、液晶表示装置１の各部
の動作制御を行う。具体的には、ＲＧＢデコーダ３から
供給される同期信号Ｈ，Ｖに基づいて、ＴＦＴ液晶表示
パネル９の走査ラインを駆動する走査側駆動回路７に水
平制御信号を、また、ＴＦＴ液晶表示パネル９の信号ラ
インを駆動する信号側駆動回路８に垂直制御信号をそれ
ぞれ出力する。

【００３２】また、コントローラ５は、黒表示電圧ＶCL
Oa，ＶCLObを生成して信号側駆動回路８に出力するとと
もに、極性反転信号ＦＲＰを生成して反転アンプ４及び
アンプ６に、また、水平タイミング信号ＢＧＰを生成し
てＲＧＢデコーダ３及び反転アンプ４にそれぞれ出力す
る。

【００３３】アンプ６は、コントローラ５から入力され
る極性反転信号ＦＲＰを増幅して、走査ライン単位及び
フィールド単位で適宣極性を反転させた共通電圧Ｖcom
を生成してＴＦＴ液晶表示パネル９の共通電極に供給す
る。

【００３４】走査側駆動回路７は、シフトレジスタ及び
ゲート回路等（図示せず）からなり、コントローラ５か
ら供給される水平制御信号に基づいてゲート電圧（走査
電圧）ＶG を生成して液晶表示パネル９の走査ラインＸ
ｎに順次印加し、走査ラインＸｎを順次水平走査する。

【００３５】信号側駆動回路（信号側ドライバ）８は、
図２に示すように、制御回路８１、スタート切替回路８
２、黒表示位置メモリ８３、スタートマルチプレクサ８
４、シフトレジスタ８５、黒表示制御回路８６、レベル
シフトタ８７、サンプルホールド回路８８、及び出力ア
ンプ８９、等により構成されている。

【００３６】尚、信号側駆動回路８の詳細は図２におい
て説明する。ＴＦＴ液晶表示パネル９は、アクティブマ
トリックス型が採用され、基板上（図示略）にそれぞれ
複数本の走査ライン（ゲートライン）Ｘｎと信号ライン
（ドレインライン）Ｙｍがマトリックス状に配置されて
構成されており、走査ラインＸｎと信号ラインＹｍの各
交点にはｎチャンネルＭＯＳ型のＴＦＴ（Thin FilmTra
nsistor）素子からなるスイッチング素子と、そのスイ
ッチング素子のソース側に画素電極が接続されることに
より液晶容量が構成された画素を有している。各ＴＦＴ
素子（図示せず）は、そのゲートがそれぞれ対応する走
査ライン（ゲートライン）Ｘｎに接続されており、その
ドレインがそれぞれ対応する信号ライン（ドレインライ
ン）Ｙｍに接続されている。また、各ＴＦＴ素子は、そ
のソースに液晶容量がそれぞれ接続されており、液晶容
量を構成する他方の電極（共通電極）には、コモンライ
ン（図示せず）が接続されており、共通電圧Ｖcom が供
給される。

【００３７】そして、液晶表示パネル９では、上述の走
査側駆動回路７及び信号側駆動回路８によって順次走査
ラインＸｎ及び信号ラインＹｍが選択駆動されて、順次
選択された各画素毎の液晶容量等に映像信号に対応する
ドレイン電圧（信号電圧）ＶD が印加され、電荷が保持
されることにより映像（画像）が表示される。

【００３８】図２は、信号側駆動回路（信号側ドライ
バ）８のブロック構成図である。図２記載の信号側駆動
回路８は、スタートショートカット入力可能な左右黒帯
表示ドライバで、従来のドライバ（図記載）に、黒表示
位置メモリ８３、及びスタートマルチプレクサ８４を追
加設置した構成になっている。

【００３９】ここで、スタート信号ＳＴＲは信号側ドラ
イバ８内のシフトレジスタ８５のスタートパルスであ
り、ＣＫはシフトレジスタ８５及び黒表示位置メモリ８
３をシフトさせるための基本クロック信号であり、シフ
ト方向制御信号ＳＤＣはシフトレジスタ８５及びスター
トマルチプレクサ８４のシフト方向を制御する信号であ
り、クリア信号ＣＬＲは信号側ドライバ８内のシフトレ
ジスタ８５のクリア及びドライバ出力のプリチャージ
（若しくはディスチャージ）のタイミング信号であり、
出力イネーブル信号ＯＥは信号側ドライバ８内のサンプ
ルホールド回路８８のＳ／Ｈ出力のアウトイネーブル信
号である。

【００４０】制御回路８１は、図１に示したコントロー
ラ５から入力される垂直制御信号に基づいて、切換制御
信号ＫＣ及びスタート信号ＳＴＲをスタート切換回路８
２に、基本クロックＣＫ及びシフト方向制御信号ＳＤＣ
をシフトレジスタ８５に、一括サンプリングパルスＢＳ
Ｐを黒表示制御回路８６に、ラッチスイッチ信号ＬＳＷ
及びクリア信号ＣＬＲをサンプルホールド回路８８に、
出力イネーブル信号ＯＥ、ラッチスイッチ信号ＬＳＷ及
びクリア信号ＣＬＲを出力アンプ８９にそれぞれ出力し
て各回路の動作制御を行う。

【００４１】スタート切換回路８２は、制御回路８１か
ら入力される切換制御信号ＫＣに基づいて、制御回路８
１から入力端子８２ａに入力されるスタート信号ＳＴＲ
の信号出力を出力端子８２ｂ側、或いは出力端子８２ｃ
側に切換えて、前記スタート信号ＳＴＲを出力端子８２
ｂ，８２ｃのいずれか一方からシフトレジスタ８３に供
給する。

【００４２】黒表示位置メモリ８３は、本第１の実施の
形態では、１ビットのシフトレジスタに対して１ビット
用意され、各ビットが黒表示するのか或いは映像表示す
るのかを記憶するような構成になっている。また、黒表
示位置メモリ８３には、垂直帰線期間中や電源投入時等
に、予めその各メモリに制御回路８１から入力される表
示データを書き込んでおく。

【００４３】尚、本第１の実施の形態では、１ビットの
シフトレジスタに対して各１ビットの黒表示位置メモリ
８３が用意されているが、例えば、２ビットのシフトレ
ジスタに対して各１ビットの黒表示位置メモリを用意し
たり、或いは３ビット（ＲＧＢ単位）のシフトレジスタ
に対して各１ビットの黒表示位置メモリを用意したりす
る構成にしてもよい。

【００４４】スタートマルチプレクサ８４は、黒表示位
置メモリ８３の各ビットのメモリ内容とその前段のビッ
トのメモリ内容とを比較して、スタート信号ＳＴＲをシ
ョートカット入力するのか、前段シフトレジスタの内容
をシフトするのか、或いはデータを切断するのかを決定
して切り換えるような構成になっており、その結果をシ
フトレジスタ８５に入力する。

【００４５】シフトレジスタ８５は、ＴＦＴ液晶表示パ
ネル９に配設された信号ラインＹｍの数だけ、すなわ
ち、ｍ段のレジスタを備え、制御回路８１から入力され
る基本クロックＣＫ及びシフト方向制御信号ＳＤＣと、
スタートマルチプレクサ８４から入力されるスタート信
号ＳＴＲ或いは前段シフトレジスタからの信号に基づい
て、順次、シフトパルス信号ＳＰを生成して黒表示制御
回路８６に出力する。

【００４６】黒表示制御回路８６は、ｍ段のＡＮＤ回路
を備え、黒表示位置メモリ８３から入力されるデータに
基づいて（後述図３参照）、シフトレジスタ８５から順
次入力されるシフトパルス信号ＳＰ、或いは制御回路８
１から入力される全ビット一括サンプリングパルス信号
ＢＳＰのどちらの信号を出力するかを決定し、サンプリ
ングパルス信号ＳＭＰとしてレベルシフタ８７に出力す
る。

【００４７】レベルシフタ８７は、ｍ段のレベルシフタ
を備え、黒表示制御回路８６から順次入力されるサンプ
リングパルス信号ＳＭＰから所定レベルのサンプリング
パルスを生成してサンプルホールド回路８８に出力す
る。サンプルホールド回路８８は、レベルシフタ８７か
ら出力される所定レベルのサンプリングパルスをサンプ
リングホールドし、そのサンプリングホールド出力（Ｓ
／Ｈ出力）を出力アンプ８９に出力する。出力アンプ８
９は、サンプルホールド回路８８よりのＳ／Ｈ出力をタ
イミングパルスとして順次駆動信号に変換してＴＦＴ液
晶表示パネル９の信号ラインに出力して各画素のソース
を駆動する。

【００４８】図３は、図２記載の信号側ドライバ８のシ
フトレジスタ周辺のセル単位のブロック構成図である。
図２記載の信号側駆動回路８における、黒表示位置メモ
リ８３とシフトレジスタ８５周辺の１ビット単位での詳
細構成が示してある。但し、ここで、１ビット黒表示位
置メモリ８３ａ及び１ビットシフトレジスタ８５ａは、
それぞれ黒表示位置メモリ８３とシフトレジスタ８５の
各段における１ビット単位のメモリを示している。

【００４９】１ビットの黒表示位置メモリ８３ａには、
黒表示をするのか或いは映像表示をするのかに関する書
き込みデータが、予め（垂直帰線期間中などに）書き込
まれる。スタートマルチプレクサ８４には、１ビット黒
表示位置メモリ８３ａのデータ内容と前段（或いは後
段）の１ビット黒表示位置メモリのデータ内容とが入力
され、そのメモリ内容を比較して、スタート信号（Ｓ
Ｔ）をショートカット入力するのか、前段（或いは後
段）のシフトレジスタの内容（ＳＦ）をシフトするの
か、或いはデータを切断するのかを決定し、その結果を
１ビットシフトレジスタ８５ａに入力する。

【００５０】このとき、例えば、黒表示位置メモリ８３
ａのデータが「１（“Ｈｉ”）」のとき黒表示、「０
（“Ｌｏ”）」のとき映像表示であるとすると、スター
トマルチプレクサ８４の出力は、１ビット黒表示位置メ
モリ８３ａのデータが「０」で、前段ビット黒表示位置
メモリのデータが「０」の時には、「ＳＦ」（前段シフ
トレジスタの内容をシフトして出力）になり、１ビット
黒表示位置メモリ８３ａのデータが「０」で、前段ビッ
ト黒表示位置メモリのデータが「１」の時には、「Ｓ
Ｔ」（スタート信号をショートカット入力する）にな
り、１ビット黒表示位置メモリ８３ａのデータが「１」
で、前段ビット黒表示位置メモリのデータが「０」の時
には、出力はどの出力でもよく、１ビット黒表示位置メ
モリ８３ａのデータが「１」で、前段ビット黒表示位置
メモリのデータが「１」の時には、「０」（映像信号を
出力）になる。

【００５１】そして、１ビットシフトレジスタ８５ａ
は、スタートマルチプレクサ８４からの出力に基づいて
シフトパルス信号ＳＰを生成して黒帯表示制御回路８６
及び次段シフトレジスタに出力する。黒表示制御回路８
６には、１ビット黒表示位置メモリ８３ａのデータ、１
ビットシフトレジスタ８５ａから順次入力されるシフト
パルス信号ＳＰ、及び全ビット一括サンプリングパルス
信号ＢＳＰが入力され、１ビット黒表示位置メモリ８３
ａのデータに基づいて、サンプリングパルス信号を生成
してレベルシフタ８７に出力する。

【００５２】このとき、黒表示制御回路８６の出力とし
て、１ビット黒表示位置メモリ８３ａのデータが「０」
の時には、シフトパルス信号ＳＰが出力され、１ビット
黒表示位置メモリ８３ａのデータが「１」の時には、全
ビット一括サンプリングパルス信号ＢＳＰが出力され
る。即ち、１ビット黒表示位置メモリ８３ａへの書き込
みデータが、映像表示データの時にはシフトパルス信号
ＳＰが出力されて映像表示され、黒表示データの時には
全ビット一括サンプリングパルス信号ＢＳＰが出力され
て黒表示される。

【００５３】次に、本第１の実施の形態の作用について
説明する。図４は、本第１の実施の形態におけるドライ
バの制御例を記載した図である。図１記載の映像入力端
子２からコンポジット映像信号を入力した場合、信号側
駆動回路８には、反転アンプ４から反転ＲＧＢ原色信号
（反転映像信号）が、またコントローラ５から垂直制御
信号が入力される。

【００５４】このとき、図２、３記載の信号側駆動回路
８において、スタートマルチプレクサ８４は、１ビット
黒表示位置メモリ８３ａのデータが映像である場合（即
ち、映像表示期間中）には、前段の１ビットシフトレジ
スタの内容を１ビットシフトレジスタ８５ａに入力して
シフトさせ黒表示制御回路８６にサンプリングパルスと
して入力する。即ち、シフトレジスタ８５は映像表示期
間中のビットのみ動作することになり、スキャン期間の
重複はなく、スキャン期間は通常の縦横比３：４のＬＣ
Ｄの場合と同等となる。

【００５５】このとき、左右の黒帯部は、従来からの表
示画面と同様に、ＢＳＰ信号により一括サンプリングさ
れるが、中央の映像表示部は黒色サンプリングされず、
シフトレジスタ出力のみサンプリング有効となる。その
ため、従来表示に比べ一括サンプリングビットが大幅に
少ないために電源変動が少なくなり、電源等の安定動作
が得られるとともに、ＢＳＰパルス期間も短く設定でき
る。

【００５６】以上のように本第１の実施の形態によれ
ば、液晶駆動回路の信号側駆動回路８の各出力ライン毎
に黒表示位置メモリ８３、及びスタートマルチプレクサ
８４を設けることにより、シフトレジスタ８５のスター
ト入力が、信号側駆動回路８の途中から入力可能となる
ため、横長のＬＣＤ表示パネル（例えば、１６：９のパ
ネル）に、画面の左右比が小さい（例えば、左右比４：
３）映像を表示させる際、映像表示期間中だけの短いス
キャン期間でレジスタ動作が終了するので、スキャン期
間の重複によるコントロールの複雑化や誤動作を回避す
ることができ、また、左右の黒帯表示部の黒サンプリン
グを、そのエリアのみのビットで可能となるため、電源
変動が少なく安定した動作を得ることができるととも
に、黒表示のための一括サンプリング期間を短くでき
る。

【００５７】［第２の実施の形態］本第２の実施の形態
では、ＬＣＤがデルタ配列の際、黒帯表示部と映像表示
部の境界のドットずらし制御を行うために、第１の実施
の形態を発展させ、黒データマルチプレクサを、黒表示
位置メモリと黒表示制御回路の間に追加設置し、外部か
らのライン情報に基づきライン毎にドットをずらす動作
を行うようにした。尚、以下の説明において、第２の実
施の形態においては、第１の実施の形態による内容を適
用するものとし、第１の実施の形態と重複する部分につ
いての説明は省略する。

【００５８】先ず、第２の実施の形態における構成につ
いて説明する。図５は、第２の実施の形態における液晶
表示ドライバの構成を示すブロック図である。図５記載
の液晶表示ドライバは、第１の実施の形態におけるドラ
イバ（前述図２記載）の黒表示位置メモリ８３と黒表示
制御回路８６の間に、黒データマルチプレクサ９０を設
置した構成になっている。

【００５９】黒データマルチプレクサ９０には、制御回
路８１からライン情報が入力され、そのライン情報に基
づき、黒表示位置メモリ８３から入力されるデータ（黒
表示するか或いは映像表示するかのデータ）を黒表示制
御回路８６に入力し、ラインによって所定画素数だけ左
右にずらして黒表示制御回路８６に出力する。

【００６０】図６は、図５記載の液晶表示ドライバのシ
フトレジスタ周辺のセル単位のブロック図である。図５
記載の液晶表示ドライバは、第１の実施の形態の信号側
駆動回路８のシフトレジスタ周辺のセル単位の構成（前
述図３記載）に黒データマルチプレクサ９０を設置した
構成になっている。

【００６１】黒データマルチプレクサ９０には、１ビッ
ト黒表示位置メモリ８３ａから入力されるデータ、前段
の１ビット黒表示位置メモリ８３ａから入力されるデー
タ、及び外部（制御回路８１）からライン情報が入力さ
れ、そのライン情報に基づき、ラインにより黒表示位置
メモリ８３からのデータを左右にずらし制御して、ライ
ン毎にドット単位で黒表示位置をずらして出力する。

【００６２】次に、本第２の実施の形態の作用について
説明する。黒データマルチプレクサ９０を設けることに
より、外部（制御回路８１）から入力されるライン情報
に基づき、１ビット黒表示位置メモリ８３ａから入力さ
れるデータ、或いは前段の１ビット黒表示位置メモリ８
３ａから入力されるデータを、黒表示制御回路８６へ選
択出力することにより、ライン毎にドット単位で黒表示
を行うか映像表示を行うかを決定することができ、ＬＣ
Ｄがデルタ配列の際、黒表示位置メモリ８３からのデー
タを左右にずらし制御して、黒帯表示部と映像表示部の
境界制御を行うことができる。

【００６３】以上のように、第２の実施の形態において
は、ＬＣＤがデルタ配列の際、黒帯表示部と映像表示部
の境界のドットずらし制御を行うために、黒データマル
チプレクサ９０を黒表示位置メモリ８３と黒表示制御回
路８６の間に追加設置し、黒データマルチプレクサ９０
が、外部（制御回路８１）からのライン情報に基づき、
黒表示位置メモリ８３のデータをライン毎に１ドット単
位で左右にずらして表示することにより、ＬＣＤがデル
タ配列の際、左右の黒帯表示部と映像表示部の境界制御
をドット単位で可能にした。

【００６４】［第３の実施の形態］本第３の実施の形態
では、上記第１、第２の各実施の形態において設けられ
た黒表示位置メモリ８３への黒表示データの書込みを容
易にするため、画像表示枠の左右に表示する黒表示デー
タを黒表示位置メモリ８３内に２回に分けて書き込むこ
とを特徴としている。尚、以下の説明において、第３の
実施の形態においては、第１の実施の形態の内容を適用
するものとし、第１の実施の形態と重複する部分につい
ての説明は省略する。

【００６５】先ず、第３の実施の形態における構成につ
いて説明する。図７は、第３の実施の形態における液晶
表示ドライバの要部構成を示すブロック図である。図７
記載の液晶表示ドライバは、第１の実施の形態における
液晶表示ドライバ（前述図２記載）のコントローラ５か
ら信号側駆動回路８に出力される制御信号の内容が異な
っており、信号側駆動回路８内のシフトレジス８５及び
黒表示制御回路８６のタスタート信号ＳＲＴ、そのシフ
トレジス８５及び黒表示制御回路８６のシフト方向制御
信号ＭＯＤＥ１、信号側駆動回路８内の黒表示位置メモ
リ８３の書込イネーブル信号ＢＬＫＷＥ、及び黒表示デ
ータ・黒帯サンプリングタイミング信号ＢＬＫＣＫとな
っている。

【００６６】すなわち、コントローラ５は、水平走査期
間に同期して動作して、これらの制御信号を信号側駆動
回路８内のシフトレジスタ８５と黒表示制御回路８６に
出力する。また、黒表示データ・黒帯サンプリングタイ
ミング信号ＢＬＫＣＫは、書込イネーブル信号ＢＬＫＷ
Ｅにより書込みが許可されたとき、黒表示データＢＬＫ
ＣＫとして信号側駆動回路８内の黒表示制御回路８６に
出力され、書込イネーブル信号ＢＬＫＷＥにより書込み
が不可のとき、黒帯サンプリングタイミング信号ＢＬＫ
ＣＫとして信号側駆動回路８内の黒表示制御回路８６に
出力される。

【００６７】次に、本第３の実施の形態の作用について
説明する。本第３の実施の形態における液晶表示ドライ
バでは、図８に示すように、信号側駆動回路８内の黒表
示位置メモリ８３内の左右両側から黒表示データを書き
込むように制御する。この黒表示データの書き込みに係
る図７のコントローラ５における制御動作について図９
に示す各部信号のタイミングチャートに基づいて説明す
る。

【００６８】コントローラ５は、図８に示した信号側駆
動回路８内の黒表示位置メモリ８３内への黒表示データ
の書き込みには、１水平走査期間を１Ｈとして４Ｈ期間
を必要とする。図９にで示す最初の１Ｈ期間では、図
９（ｃ）に示すシフト方向制御信号ＭＯＤＥ１を“Ｌ
ｏ”としてデータシフト方向（左からシフト）を設定
し、図９（ｄ）に示す書込イネーブル信号ＢＬＫＷＥを
“Ｈｉ”として出力してデータ書込みを可能として、図
９（ｅ）に示す左側黒表示データ（“Ｈｉ”）（あるい
は右側黒表示データ）を黒表示位置メモリ８３に書き込
む。図９（ｅ）に示す左側黒表示データは、その黒帯境
界では映像データ（“Ｌｏ”）となる。

【００６９】次いで、図９にで示す次の１Ｈ期間で
は、コントローラ５は、信号側駆動回路８内のシフトレ
ジスタ８５のデータシフト位置が表示画面中央を越えた
タイミングで、図９（ｄ）に示す書込イネーブル信号Ｂ
ＬＫＷＥを“Ｌｏ”に切り替えてデータ書き込み不可と
することにより、そのシフトレジスタ８５から左側黒表
示データを出力させる。さらに、図９にで示す次の１
Ｈ期間では、コントローラ５は、図９（ｃ）に示すシフ
ト方向制御信号ＭＯＤＥ１を“Ｈｉ”としてデータシフ
ト方向を逆転（右シフト）とし、図９（ｄ）に示す書込
イネーブル信号ＢＬＫＷＥを“Ｈｉ”として出力してデ
ータ書込みを可能として、図９（ｅ）に示す右側黒表示
データ（“Ｈｉ”）（あるいは左側黒表示データ）を黒
表示位置メモリ８３に書き込む。図９（ｅ）に示す右側
黒表示データは、その黒帯境界では映像データ（“Ｌ
ｏ”）となる。

【００７０】そしてさらに、図９にで示す次の１Ｈ期
間では、コントローラ５は、信号側駆動回路８内のシフ
トレジスタ８５のデータシフト位置が表示画面中央を越
えたタイミングで、図９（ｄ）に示す書込イネーブル信
号ＢＬＫＷＥを“Ｌｏ”に切り替えてデータ書き込み不
可とすることにより、そのシフトレジスタ８５から左側
黒表示データを出力させる。

【００７１】この図９に示した制御方法の場合、書き込
む黒表示データＢＬＡＣＫは、との各１Ｈ期間で見
ると全く同じ動作タイミングとなり、シフト方向制御信
号ＭＯＤＥ１によるシフト方向切り替えタイミングと、
書込イネーブル信号ＢＬＫＷＥによる書き込み許可も同
様に１Ｈ期間で見ると同じ動作タイミングとなる。ま
た、ＬＣＤがデルタ配列時の位相についても、同位相で
の書き込みとなるため、その制御上のタイミングを考慮
することなく、コントローラ５を構成することができ、
その結果、黒表示の境界を制御する制御回路の簡略化と
設計の容易化、及びライン切り替え時の誤動作の回避な
どが可能となる。

【００７２】なお、以上の黒表示データの書き込み制御
は、垂直帰線中に行うことが可能であるため、その書き
込み期間である４Ｈ分は十分に確保可能である。

【００７３】また、上記第１の実施の形態では、図４に
示したように、ＴＦＴ液晶表示パネル９に表示する黒表
示部の一括サンプリングは、水平帰線期間中に１ライン
毎に行うようにした。この水平帰線期間は、ＮＴＳＣや
ＰＡＬ等の映像信号を表示させる場合、映像データの表
示範囲に左右されるが、時間にして１０数μｓ（マイク
ロ秒）程度である。上記第１の実施の形態では、この１
０数μｓ程度の水平帰線期間内に黒表示部に表示する黒
表示データのサンプリングを行うが、サンプリング以外
の他の処理（極性反転やラッチラインの切り替え等）を
行う時間を考慮すると、黒表示データのサンプリング処
理に使用可能な水平帰線期間内の時間は、数μｓ（３〜
５μｓ）程度しか取れないことになる。さらに、ＴＦＴ
液晶表示パネル９を解像度が高密度あるいは画角が大型
なものに使用する場合、その黒表示データを一括サンプ
リング処理する出力ライン数が多くなるため、サンプリ
ングホールド時間を十分に取れなくなる可能性がある。

【００７４】このような黒表示データのサンプリングホ
ールド時間の短縮化を回避するための表示制御方法とし
ては、例えば、図１０に示すタイミングチャートのよう
な方法が考えられる。図１０（ａ）に示すように、図１
のＲＧＢデコーダ３に入力されるコンポジットビデオ信
号により設定される垂直帰線期間ＴＨ中に黒表示すべき
出力、すなわち、図２の黒表示位置メモリ８３に記憶さ
れたデータが「１（“Ｈｉ”）」の部分に対応してサン
プルホールド回路８８で黒表示データをサンプルホール
ドさせるようにタイミングを制御する。

【００７５】図２の信号側駆動回路８では、ＴＦＴ液晶
表示パネル９の画像表示枠の左右に黒帯表示部を形成す
るように、サンプリングホールド回路８８は黒表示デー
タを２回に分けてサンプリングする必要があるため、図
１０（ｄ）に示すように、黒サンプリングパルスＢＳＰ
は黒表示制御回路８６に２Ｈ期間入力する必要がある。
また、ＴＦＴ液晶表示パネル９は、ライン反転駆動され
ており、１画面（フィールド）中は１Ｈ毎に映像データ
の書き込み極性が反転されるため、１ライン毎に極性反
転させた映像データをサンプリングさせる必要がある。
しかし、黒帯表示部では、１画面（フィールド）内で同
じ電位レベルのサンプリングでよいため、垂直帰線期間
ＴＨ中は１回の黒表示データのサンプリングですますこ
とができる。また、ＴＦＴ液晶表示パネル９は、フィー
ルド反転駆動も行われるため、黒表示データのサンプリ
ングはフィールド毎に１回行えばよい。

【００７６】以上の図１０に示した制御方法のように、
ＴＦＴ液晶表示パネル９の画像表示枠の左右に黒帯表示
部を形成する際に、垂直帰線期間ＴＨ中に黒表示データ
をサンプリングさせることにより、その黒表示データの
サンプリング期間は、図１０（ｄ）に示すように、４０
〜５０μｓ程度確保できるようになり、通常の映像デー
タのサンプリング中は黒表示データのサンプリングによ
り制約をまったく受けないようにすることができる。

【００７７】したがって、垂直帰線期間ＴＨ中に黒表示
データをサンプリングさせることにより、黒表示データ
のサンプリング期間を１０倍程度に拡大することがで
き、高精細かつ大型のＬＣＤに対しても今回の黒表示制
御方法を適用することが可能となる。さらに、水平帰線
期間は、黒表示データのサンプリングの制約を受けない
ため、水平走査の制御が容易になる。

【００７８】以上、本発明を上記各実施の形態に基づい
て具体的に説明したが、本発明は上記実施の形態例に限
定されるものではなく、その要旨を逸脱しない範囲で適
宜に変更可能であることは勿論である。

【００７９】例えば、上記実施の形態例においては、Ｔ
ＦＴアクティブマトリックス駆動方式を用いているが、
これは前記駆動方式に限定されるものではなく、例えば
ＭＩＭ（Metal Insulator Metal）ダイオードを用いた
アクティブマトリックス駆動方式等であってもよい。

【００８０】

【発明の効果】請求項１記載の発明によれば、シフトレ
ジスタのスタート入力が、ドライバ途中から入力可能と
なるため、横長のＬＣＤ表示パネル（例えば、１６：９
のパネル）に、画面の左右比が小さい（例えば、左右比
４：３）映像を表示させる際、映像表示期間中だけの短
いスキャン期間でレジスタ動作が終了するので、スキャ
ン期間の重複によるコントロールの複雑化や誤動作を回
避することができ、また、左右の黒帯表示部の黒サンプ
リングを、そのエリアのみのビットで可能なため、それ
に伴う電源変動が少なく安定した動作を得ることができ
るとともに、黒表示のための一括サンプリング期間を短
くできる。

【００８１】請求項２記載の発明によれば、シフトレジ
スタのスタート入力が、ドライバ途中から入力可能とな
るため、横長のＬＣＤ表示パネル（例えば、１６：９の
パネル）に、画面の左右比が小さい（例えば、左右比
４：３）映像を表示させる際、映像表示期間中だけの短
いスキャン期間でレジスタ動作が終了するので、スキャ
ン期間の重複によるコントロールの複雑化や誤動作を回
避することができ、また、左右の黒帯表示部の黒サンプ
リングを、そのエリアのみのビットで可能なため、それ
に伴う電源変動が少なく安定した動作を得ることができ
るとともに、黒表示のための一括サンプリング期間を短
くできる。更には、外部から入力されるライン情報に基
づいて、ドライバが黒表示部と映像表示部との境界をラ
イン毎に制御することができ、その結果、黒表示の境界
を制御する外部のコントロール回路の簡略化と設計の容
易化、及びライン切り替え時の誤動作の回避などが可能
となる。

【００８２】請求項３記載の発明によれば、横長のＬＣ
Ｄ表示パネル（例えば、１６：９のパネル）に、画面の
左右比が小さい（例えば、左右比４：３）映像を表示さ
せる際、その左右の余った表示エリアに電源変動が少な
く安定した黒表示を行うことができるとともに、黒表示
のための一括サンプリング期間も短くできる。

【００８３】請求項４記載の発明によれば、前記信号側
駆動手段は、前記液晶表示パネルの画像表示領域内の両
端部分に表示する黒帯表示領域に対応して、前記記憶手
段内の両端部分の記憶領域方向から前記黒表示データを
それぞれ記憶させる記憶制御手段を更に備えたることに
より、制御上のタイミングを考慮することなく、制御回
路を構成することができ、その結果、黒表示の境界を制
御する制御回路の簡略化と設計の容易化、及びライン切
り替え時の誤動作の回避などが可能となる。

【００８４】請求項５記載の発明によれば、シフトレジ
スタのスタート入力が、ドライバ途中から入力可能とな
り、横長のＬＣＤ表示パネル（例えば、１６：９のパネ
ル）に、画面の左右比が小さい（例えば、左右比４：
３）映像を表示させる際、短いスキャン期間でレジスタ
動作が終了するので、スキャン期間の重複によるコント
ロールの複雑化や誤動作を回避することができ、また、
左右黒サンプリングを、そのエリアのみのビットで可能
なため、電源変動が少なく動作が安定するとともに、一
括サンプリング期間も短くできる液晶駆動方法が実現で
きる。

【００８５】請求項６記載の発明によれば、シフトレジ
スタのスタート入力が、ドライバ途中から入力可能とな
り、横長のＬＣＤ表示パネル（例えば、１６：９のパネ
ル）に、画面の左右比が小さい（例えば、左右比４：
３）映像を表示させる際、短いスキャン期間でレジスタ
動作が終了するので、スキャン期間の重複によるコント
ロールの複雑化や誤動作を回避することができ、また、
左右黒サンプリングを、そのエリアのみのビットで可能
なため、電源変動が少なく動作が安定するとともに、一
括サンプリング期間を短くできる。更には、外部から入
力されるライン情報に基づいて、ドライバが黒表示部と
映像表示部との境界をライン毎に制御することができ、
その結果、黒表示の境界を制御する外部のコントロール
回路の簡略化と設計の容易化、及びライン切り替え時の
誤動作の回避などが可能となる液晶駆動方法が実現でき
る。

【００８６】請求項７記載の発明によれば、横長のＬＣ
Ｄ表示パネル（例えば、１６：９のパネル）に、画面の
左右比が小さい（例えば、左右比４：３）映像を表示さ
せる際、その左右の余った表示エリアに黒表示を行うこ
とができる。

【００８７】請求項８記載の発明によれば、前記液晶表
示パネルの画像表示領域内の両端部分に表示する黒帯表
示領域に対応して、前記記憶手段内の両端部分の記憶領
域方向から前記黒表示データをそれぞれ記憶させること
により、制御上のタイミングを考慮することなく、制御
回路を構成することを可能とする液晶駆動方法を提供す
ることができ、その結果、黒表示の境界を制御する制御
回路の簡略化と設計の容易化、及びライン切り替え時の
誤動作の回避などが可能となる。

【図面の簡単な説明】

【図１】本第１の実施の形態に係わる液晶表示装置１の
構成の概要を示したブロック図である。

【図２】図１の信号側駆動回路８のブロック構成を示す
図である。

【図３】図２記載のドライバのシフトレジスタ周辺のセ
ル単位のブロック構成を示す図である。

【図４】本第１の実施の形態におけるドライバの制御例
を記載した図である。

【図５】第２の実施の形態における液晶表示ドライバの
構成のブロック図である。

【図６】図５のドライバのシフトレジスタ周辺の１セル
の構成の詳細を記載した図である。

【図７】第３の実施の形態における液晶表示ドライバの
要部構成のブロック図である。

【図８】本第３の実施の形態における黒表示位置メモリ
への黒表示データの書き込み方法を示す図である。

【図９】図８の黒表示データの書き込みに係る図７のコ
ントローラ５における制御動作を示す各部信号のタイミ
ングチャートである。

【図１０】図４の黒表示データの書き込みに係る図２の
信号側駆動回路８におけるその他の制御動作を示す各部
信号のタイミングチャートである。

【図１１】従来のドライバ（ＴＦＴサンプルホールド方
式）の構成例のブロック図である。

【図１２】従来の左右黒帯表示を可能にするドライバの
構成例のブロック図である。

【図１３】１６：９画面上に３：４表示を行う場合の、
従来ドライバの制御例を記載した図である。

【図１４】ＬＣＤがデルタ配列時に１．５画素ずれサン
プリングタイミング制御を行った際のタイミングチャー
トである。

【図１５】ＬＣＤに左右黒帯表示を行う場合の境界制御
例を記載した図である。

【符号の説明】

１ 液晶表示装置 ２ 映像入力端子 ３ ＲＧＢデコーダ ４ 反転アンプ ５ コントローラ ６ アンプ ７ 走査側駆動回路 ８ 信号側駆動回路 ９ ＴＦＴ液晶表示パネル ８１ 制御回路 ８２ スタート切換回路 ８３ 黒表示位置メモリ ８３ａ １ビット黒表示位置メモリ ８４ スタートマルチプレクサ ８５ シフトレジスタ ８５ａ １ビットシフトレジスタ ８６ 黒帯表示制御回路 ８７ レベルシフト回路 ８８ サンプルホールド回路 ８９ 出力アンプ ９０ 黒データマルチプレクサ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ

Claims (8)

【特許請求の範囲】
1. 【請求項１】複数の走査ラインと複数の信号ラインの各
   交点に表示素子がマトリックス状に配置されてなる液晶
   表示パネルを走査側駆動手段及び信号側駆動手段により
   駆動して、映像信号の表示を行う液晶駆動装置におい
   て、 前記信号側駆動手段は、 前記複数の信号ラインに接続する出力ライン毎に１段ず
   つ設けられた複数のシフトレジスタの所定段数毎に対応
   して所定の表示データを記憶する複数の記憶手段と、 この記憶手段間に配置され、その前段及び後段の各記憶
   手段の記憶内容に基づいて、前記複数のシフトレジスタ
   を連結してサンプリングパルスを転送させるか、或いは
   シフトスタート信号を対応するシフトレジスタに出力す
   るかを決定する第１の選択出力手段と、 前記記憶手段の記憶内容に基づいて、前記シフトレジス
   タから出力されるサンプリングパルスを出力するか、或
   いは外部から供給される全段一括サンプリングパルスを
   出力するかを決定する第２の選択出力手段と、 この第２の選択出力手段から出力されるサンプリングパ
   ルスをタイミングパルスとして駆動信号を適宜生成して
   前記複数の信号ラインを駆動する駆動手段と、を備えた
   ことを特徴とする液晶駆動装置。
2. 【請求項２】複数の走査ラインと複数の信号ラインの各
   交点に表示素子が相互にデルタ状に配置されてなる液晶
   表示パネルを走査側駆動手段及び信号側駆動手段により
   駆動して、映像信号の表示を行う液晶駆動装置におい
   て、 前記信号側駆動手段は、 前記複数の信号ラインに接続する出力ライン毎に１段ず
   つ設けられた複数のシフトレジスタの所定段数毎に対応
   して所定の表示データを記憶する複数の記憶手段と、 この記憶手段間に設置され、その前段及び後段の各記憶
   手段の記憶内容に基づいて、前記複数のシフトレジスタ
   を連結してサンプリングパルスを転送させるか、或いは
   シフトスタート信号を対応するシフトレジスタに出力す
   るかを決定する第１の選択出力手段と、 前記記憶手段の記憶内容に基づいて、前記シフトレジス
   タから出力されるサンプリングパルスを出力するか、或
   いは外部から供給される全段一括サンプリングパルスを
   出力するかを決定する第２の選択出力手段と、 前記記憶手段と前記第２の選択出力手段との間に配置さ
   れ、外部から入力されるライン情報に基づいて、当該記
   憶手段の記憶内容と、当該記憶手段の前段或いは後段の
   記憶手段の記憶内容と、を切り替えて前記第２の選択出
   力手段に出力する第３の選択出力手段と、 前記第２の選択出力手段から出力されるサンプリングパ
   ルスにより設定されるサンプリングタイミングをタイミ
   ングパルスとして駆動信号を適宜生成して前記複数の信
   号ラインを駆動する駆動手段と、 を備えることを特徴とする液晶駆動装置。
3. 【請求項３】前記記憶手段に記憶される記憶内容は、黒
   表示データ或いは映像表示データであることを特徴とす
   る請求項１又は２記載の液晶駆動装置。
4. 【請求項４】前記信号側駆動手段は、 前記液晶表示パネルの画像表示領域内の両端部分に表示
   する黒帯表示領域に対応して、前記記憶手段内の両端部
   分の記憶領域方向から前記黒表示データをそれぞれ記憶
   させる記憶制御手段を更に備えたことを特徴とする請求
   項１、２又は３記載の液晶駆動装置。
5. 【請求項５】複数の走査ラインと複数の信号ラインの各
   交点に表示素子がマトリックス状に配置されてなる液晶
   表示パネルを走査側駆動手段及び信号側駆動手段により
   駆動して、映像信号の表示を行う液晶駆動方法におい
   て、 その信号側駆動方法は、 前記複数の信号ラインに接続する出力ライン毎に１段ず
   つ設けられた複数のシフトレジスタの所定段数毎に対応
   して所定の表示データを記憶手段により記憶し、 前記記憶手段の前段及び後段の各記憶手段の記憶内容に
   基づいて、前記複数のシフトレジスタを連結してサンプ
   リングパルスを転送させるか、或いはシフトスタート信
   号を対応するシフトレジスタに出力するかを決定し、 前記記憶手段の記憶内容に基づいて、前記シフトレジス
   タから出力されるサンプリングパルスを出力するか、或
   いは外部から供給される全段一括サンプリングパルスを
   出力するかを決定し、 この決定により出力されるサンプリングパルスをタイミ
   ングパルスとして駆動信号を適宜生成して前記複数の信
   号ラインを駆動する、 ことを特徴とする液晶駆動方法。
6. 【請求項６】複数の走査ラインと複数の信号ラインの各
   交点に表示素子が相互にデルタ状に配置されてなる液晶
   表示パネルを走査側駆動手段及び信号側駆動手段により
   駆動して、映像信号の表示を行う液晶駆動方法におい
   て、 その信号側駆動方法は、 前記複数の信号ラインに接続する出力ライン毎に１段ず
   つ設けられた複数のシフトレジスタの所定段数毎に対応
   して所定の表示データを記憶手段により記憶し、 前記記憶手段間に設置され、その前段及び後段の各記憶
   手段の記憶内容に基づいて、前記複数のシフトレジスタ
   を連結してサンプリングパルスを転送させるか、或いは
   シフトスタート信号を対応するシフトレジスタに出力す
   るかを決定し、 前記記憶手段の記憶内容に基づいて、前記シフトレジス
   タから出力されるサンプリングパルスを出力するか、或
   いは外部から供給される全段一括サンプリングパルスを
   出力するかを第２の選択出力手段により決定し、 前記記憶手段と前記第２の選択出力手段との間に配置さ
   れ、外部から入力されるライン情報に基づいて、当該記
   憶手段の記憶内容と、当該記憶手段の前段或いは後段の
   記憶手段の記憶内容と、を切り替えて前記第２の選択出
   力手段に出力し、 前記第２の選択出力手段から出力されるサンプリングパ
   ルスにより設定されるサンプリングタイミングをタイミ
   ングパルスとして駆動信号を適宜生成して前記複数の信
   号ラインを駆動する、 ことを特徴とする液晶駆動方法。
7. 【請求項７】前記記憶手段に記憶される記憶内容は、黒
   表示データ或いは映像表示データであることを特徴とす
   る請求項５又は６記載の液晶駆動方法。
8. 【請求項８】前記液晶表示パネルの画像表示領域内の両
   端部分に表示する黒帯表示領域に対応して、前記記憶手
   段内の両端部分の記憶領域方向から前記黒表示データを
   それぞれ記憶させることを特徴とする請求項５、６又は
   ７記載の液晶駆動方法。