JPH02245793A - マトリックス表示装置 - Google Patents

マトリックス表示装置

Info

Publication number
JPH02245793A
JPH02245793A JP1066102A JP6610289A JPH02245793A JP H02245793 A JPH02245793 A JP H02245793A JP 1066102 A JP1066102 A JP 1066102A JP 6610289 A JP6610289 A JP 6610289A JP H02245793 A JPH02245793 A JP H02245793A
Authority
JP
Japan
Prior art keywords
data
matrix display
analog
voltage
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1066102A
Other languages
English (en)
Inventor
Hiroyuki Mano
宏之 真野
Kiyokazu Nishioka
清和 西岡
Toshio Futami
二見　利男
Kiyoshige Kinugawa
清重 衣川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1066102A priority Critical patent/JPH02245793A/ja
Priority to KR1019900001601A priority patent/KR930005373B1/ko
Publication of JPH02245793A publication Critical patent/JPH02245793A/ja
Priority to US07/844,965 priority patent/US5298912A/en
Priority to US08/466,188 priority patent/US6191767B1/en
Priority to US09/188,901 priority patent/US6191765B1/en
Priority to US09/625,542 priority patent/US7212181B1/en
Priority to US11/087,498 priority patent/US7262755B2/en
Priority to US11/730,964 priority patent/US20070182764A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置等のマトリックス表示装置にかか
り、特にアナログ表示データ入力で多階調、多色表示を
実現する方法に関する。
〔従来の技術〕
従来液晶表示装置は、特開昭６２−１９５６２８号公報
に記載のように、入力表示データを１ｎ又は“０”で示
すデジタル値に従い、液晶セルをＯＮ、０ＦＦＬ、、白
黒表示または８色カラー表示を行なっており、多階調、
多色表示のアナログ入力に関しては配慮されていなかっ
た。以下第２図、第３図を用いて従来技術の問題点の説
明をおこなう。
第２図は従来の液晶表示装置のブロック図で、１はＸ信
号線、Ｙ信号線によって選択されるマトリックス状液晶
パネル１７を備えた液晶表示装置（又は液晶表示モジュ
ールとも言い以下ＬＣＭと略す）、１８は表示データで
表示ＯＮ（白）をパ１”、表示ＯＦＦ　（黒）を“φ″
で表す。３は表示データ１８に同期したクロックである
ラッチクロック、４は、表示１水平分の表示データ量送
出期間を示す水平クロック、５は先頭ライン信号である
。１９は電圧発生手段、２ｏは表示ＯＮ電圧、２１は表
示ＯＦＦ電圧、１３は選択電圧、１４は非選択電圧で、
各電圧は電圧発生手段１９で生成される。２２はＸ信号
線を駆動するＸｌ！！動手段で、水平クロック４の立下
りエツジでリセットし、ラッチクロック３により表示デ
ータ１８を１水平分取り込み、その取り込んだデータを
データが“１”に対しては表示ＯＮ電圧２０、データが
φに対しては表示ＯＦＦ電圧２１に変換して次の水平ク
ロック４の立下りで出力する。Ｘ１〜Ｘ６４０は、パネ
ルデータでＸ駆動手段２２の出力電圧である。１６はＹ
信号線を駆動するＹ［助手段、Ｙ１〜Ｙ２Ｏ０は走査信
号で、Ｙ駆動手段１６は、先頭ライン信号５を水平クロ
ック４の立下りエツジで取り込み、走査信号Ｙ１を選択
電圧１３とし、それ以後の水平クロック４の立下りエツ
ジで順次選択電圧１３を走査信号Ｙ２．Ｙ３・・・Ｙ２
Ｏ０とシフトしていく、尚、各走査信号は、選択電圧１
３となっているもの以外は非選択電圧１４となっている
。１７は液晶パネルで、Ｘ駆動手段２２の出力するＸ信
号線駆動電圧であるパネルデータＸ１〜Ｘ６４０に従い
選択電圧１３のレベルとなっている走査信号Ｙｉ上のラ
インにデータを表示する。
第３図は、ＬＣＭＩの動作を説明するタイミング図であ
る。
第２図において、ｘｇ駆動手段２２ラッチクロック３に
同期して表示データ１８を１ライン分順次取り込み、次
の水平クロック４により、その各データの“１”又は′
φ”により選択された表示ＯＮ電圧２０、表示ＯＦＦ電
圧をパネルデータＸ１〜Ｘ６４０として出力する。した
がって、第３図に示すように、ＸＩＨ動手段２２は、１
ライン目のデータを取り込んでいる時は最終ラインであ
る２００ライン目のデータによって選択された電圧を出
力し、２ライン目のデータを取り込んでいる時は、１ラ
イン目のデータによって選択された電圧を出力する。す
なわち、取り込みと出力が１ラインずつずれて動作する
。又この時Ｙｌｌｉ動手段１６は、Ｘ駆動手段２２が出
力するラインの走査信号を選択電圧１３とするように、
先頭ライン信号５を水平クロック４のタイミングで取り
込み走査信号Ｙ１を選択電圧１３レベルとし、その後水
平クロック４に従い選択電圧１３をシフトしていく。
液晶パネル１７は、選択電圧１３となっている走査信号
のライン上にパネルデータＸ１〜Ｘ６４０の電圧に従い
、表示ＯＮ電圧２０の時は“白”表示ＯＦＦ電圧２１時
には黒”表示を行なう。
又カラー表示時には、ライン方向又はドツト方向に、赤
、緑、青色の色フィルタを配し、３ドッ示○ＦＦによる
加色混合により８色表示を行な、っている。
〔発明が解決しようとする課題〕
最近カラー表示や多階調表示の要求が高まっているが、
多色化が進むと、液晶パネルとパソコン等の情報処理装
置間のインタフェースが問題となって来る。すなわち、
例えば４０９６色の表示を行う場合には、Ｒ，Ｇ、Ｂそ
れぞれを表わす信号線が、４ビツト分づつ必要になり１
２本の信号線が必要となる。更に多色化して３２７６８
色表示とするとＲ，Ｇ、Ｂそれぞれ５ビツト分の信号線
（計１５本）が必要になる。信号線の数が増えると、表
示パネルとパソコン等との接続が複雑になるとともに不
要開封の原因ともなる。これを防止するには、入力信号
ラインをアナログ入力とすればよい。
しかし上記従来技術は、表示ＯＮ、又は表示ＯＦＦによ
る表示であり、モノクロ多階調、カラー多色表示を行な
うアナログデータ入力について配本発明は、アナログデ
ータ入力による多階調、多色表示の液晶表示を実現する
ことを目的としており、さらに、アナログ入力のＬＣＭ
を提供することを目的としている。
〔課題を解決するための手段〕
本発明の液晶表示装置は、液晶表示パネルが搭載された
ＬＣＭと外部がアナログインタフェースにより接続され
、入力された複数の信号レベルを有するアナログデータ
をデジタルデータに変換するアナログ・デジタル変換回
路と、階調に応じた複数レベルの電圧を発生する電圧発
生回路を備える。
更に本発明の液晶表示装置は入力されたシリアル信号を
パラレルに変換するシリアル・パラレル変換回路と、パ
ラレル出力を同時にラッチするラッチ手段を備える。
〔作用〕
外部とＬＣＭがアナログインタフェースにより接続され
るので、階調数が増加しても入力信号線数が増加するこ
とがない。入力されたアナログデータはアナログ・デジ
タル変換回路によりデジタルデータに変換され、このデ
ジタルデータに応じた電圧レベルの信号が電圧発生回路
から選択され、液晶パネルに印加される。これにより多
階調表現が可能となる。
更にシリアルパラレル変換回路によりシリアルデータを
パラレルデータに変換し、以後の回路をパラレル動作さ
せることにより回路動作を遅くできる。
〔実施例〕
以下、本発明の一実施例を第１図、第４図を用いて説明
する。本実施例は、モノ９０４階調表示を例に説明する
。
第１図は、本発明の一実施例のブロック図で、２は４値
の電圧レベルをもつアナログ表示データ。
６はアナログデジタル変換手段、７はデジタル表示デー
タで、アナログデジタル変換手段６は、入力となるアナ
ログ表示データ２をその電圧値により２ビツトのデジタ
ル表示データ７に変換する（アナログ表示データ２の４
値の電圧レベルよす低い方から、（φφ）、（φ、１）
、（１，φ）（１，１）へ変換）。８は多電圧レベル出
力発生回路で、階調に応じた複数のレベルの電圧を発生
する０例えば、本実施例では４階調表示であるので、４
つのレベルの電圧を発生する。信号線９には階調Ｏに対
応する電圧レベルの信号が出力され、信号線１０，１１
，１２にはそれぞれ階１１１２階＠２．階調３に対応す
る電圧レベルの信号が出力される。１５はＸＩ！動手段
で、２ビツトのデジタル表示データ７をラッチクロック
３で１ライン分順次取り込み、各ドツトのデータのデコ
ード値により信号線９，１０，１１，１２に出力される
４つの階調電圧の１つを選択し、パネルデータＸ１〜Ｘ
６４０として出力する。その他は、第２図と同じである
。
第４図はｘｇ動手段の１実施例のブロック図で、２３は
ラッチセレクタ、８１〜５６４０はセレクト信号で、ラ
ッチセレクタ２３は、水平クロック３でクリアされ、そ
の後のラッチクロック３で、順次セレクト信号Ｓ１、Ｓ
２と順に″ハイ”にしていく、２４はラッチ回路で、セ
レクト信号が″ハイ”になっているブロック（ラッチ１
〜ラツチ６４０）でデジタル表示データ７をラッチする
。
２５〜２８は、ラッチ回路２４の各ブロックの出力で２
ビツトのラッチデータ１〜６４０である。
２９は、水平ラッチ回路で、ラッチデータ１〜６４０を
各々水平ラッチ１〜６４０で水平クロック４に同期して
ラッチする。３０〜３３は水平ラッチ回路２９の各ブロ
ックの出力で各々２ビツトの水平データ１〜６４０であ
る。３４はデコーダで。
各水平データ１〜６４０を各ブロックのデコーダ（デコ
ーダ１〜６４ｏ）でデコード（（φ、φ）を１．（φ、
１）を１（１，φ）を２　（１，１）＝３）する。３５
〜３８は、各ブロックのデコーダの出力でデコード値１
〜６４０である。３９は電圧セレクタで、デコード値１
〜６４０の値（φ。
φ）、（φ、１）、（１，φ）、（１，１）に従い、各
階調電圧のうち１つを選択する。
第１図において、アナログ表示データ２はアナロ表示デ
ータに変換され、Ｘ駆動手段１５に入力される。Ｘ駆動
手段１５は、入力されるデジタル表示データ７をラッチ
クロック３に同期してその時″ハイ″となっているセレ
クト信号が入力されている。ラッチ回路２４の１ブロツ
クに取り込む。
ラッチセレクタ２３は、ラッチクロック３が入力される
毎にセレクト信号の“ハイ″状態をシフトするため、ラ
ッチ回路２４では、順次送られてくるデジタル表示デー
タ７をラッチ１．ラッチ２へと順次取り込むことができ
る。このようにして、ラッチ回路２４がデジタル表示デ
ータ７を１ライン分、すなわちラッチ６４０まで取り込
むと、水平クロック４が与えられ、ラッチセレクタ２３
をクリアし、次のラインデータの取り込みに備えると共
にラッチ回路２４へ取り込んだデータを水平ラッチ回路
２９へ転送しラッチする。水平ラッチ回路２９の出力で
ある水平データ１〜６４０はデコーダ３４へ入力され、
各々デコーダ３４のブロックのデコーダ１〜６４０でデ
コードされ、デコード値１〜６４０としてデコーダ３４
より出力される。電圧セレクタ３９では、デコーダ３４
の出力であるデコード値１〜６４０の各位により、各ブ
ロックの電圧セレクタ１〜６４０でデコード値がφ″の
時は階調φ電圧９、′１”の時は階調１電圧１０．６２
″の時は階調２電圧“３″の時は階調３電圧を選択し、
各ブロックから出力し、パネルデータｘ１〜Ｘ６４０と
して液晶パネル１７へ供給される。したがって、第１図
のＬＣＭＩでは、ＹＩＨ動手段１６の出力である走査信
号の選択電圧１３の電圧レベルとなっている１ラインの
液晶パネル上にＸ駆動手段１５の出力する４値の電圧が
加わることになり４階調表示が実現する。
以上説明した実施例では、４階調表示で説明したが、入
力するアナログ表示データが２”　（Ｎは１以上の整数
）レベルを表現する場合、アナログデジタル変換手段で
、Ｎピットデジタル表示データへ変換し、Ｘ郡動手段の
内部回路のデータ帳をＮビットとし、入力する電圧を２
Ｍ種とすることで同様に実現できる。
又、カラー表示の場合は液晶パネル１７にドツト方向に
赤、緑、青の色フィルタを配し第５図に示すように、入
力されるアナログ表示データのＲ４０、Ｇ４１．Ｂ４２
各々にアナログデジタル変換手段を設け、各Ｒ，Ｇ、Ｂ
アナログデジタル変換手段４３，４４．４５の出力をカ
ラーＸｌｌ動手段４６へ与えることで実現できる。この
時、カラーＸＩＫ動手段４６は、第４図のブロックを３
系列持ち、各々のパネルデータはＲＸＩ〜ＲＸ６４０゜
ＧＸ１〜ＧＸ６４ｏ、ＢＸ１〜ＢＸ６４０となる。
次に第２の実施例として、ＸＩＨ動手段がパラレル（Ｍ
ドツト）入力の場合について説明する。本実施例では、
Ｍ＝２ドツトとして説明する。
第６図は、ＸＩＨ動手段がパラレル入力時の実施例のブ
ロック図で、４７はシリアルパラレル変換手段、４８は
１ドツトデジタルデータ、４９は２ドツトデジタルデー
タで、アナログデジタル変換手段６の出力である２ビツ
トのシリアルなデジタル表示データ７を各々２ビツトの
１ビット目デジタルデータ４８．２ドツト目デジタルデ
ータ４９の正手段、５１はパラレルクロック、５２は補
正水平クロック、５３は補正先頭ライン信号で、タイミ
ング補正手段５ｏは、ラッチクロック３より、パラレル
な１ドツト目デジタルデータ４８．２ドツト目デジタル
データに同期したパラレルクロック５０、又、表示デー
タをパラレル変換することにより生じる位相ずれを補正
するため、水平クロック４、先頭ライン信号５をラッチ
クロック３で補正し、補正水平クロック５２、補正先頭
ライン信号５３とする。５４はパラレルＸ駆動手段で、
パラレルな２ビツトの表示データをパラレルクロック５
１で順次取り込む、第７図はシリアルパラレル変換手段
の動作を示すタイミング図で第８図はパラレルＸ駆動手
段５４の入力部のブロック図で、５１はパラレルラッチ
セレクトで、補正水平クロック５２でクリアされ、その
後、パラレルクロック５１で順次セレクト信号ＳＬ、３
２・・・５３２０と“ハイ″にしていく、５２はパラレ
ルラッチ回路で、セレクト信号Ｓ１〜５３２０のうちＵ
ハイ″となっているブロックで１ドツト目デジタル４７
．２ドツト目デジタルデータ４８を同時にパラレルクロ
ック５１のタイミングでラッチする。その他の符号は、
第４図と同じである。
第６図において、４値の電圧レベルをもつアナログ表示
データ２はアナログデジタル変換手段６によって２ビツ
トのデジタル表示データ７に変換され、このデジタル表
示データ７は、シリアルパラレル変換手段４７により第
７図に示すように２ドツトのパラレルデータに変換され
、パラレルロック５に同期した１ドツト目デジタルデー
タ４８゜２ドツト目デジタルデータとなる。この時シリ
アルパラレル変換手段４７により、そのデータ出力は入
力位相と比較すると第７図に示すようにラッチクロック
３が２クロック分遅れたことになる。
その遅れを補正するため、タイミング補正手段５０によ
り水平クロック４、先頭ライン信号５も同様にラッチク
ロック３を２クロック分遅らせ、補正水平クロック５２
、補正先頭タイミング信号５３として、Ｘ駆動手段ｓ４
．ｙ駆動手段１６に与えられる。Ｘ１ｌｉ動手段５４は
、第８図に示すように、パラレルセレクト５４の出力が
″ハイ”となり示しているパラレルラッチ回路５５の１
ブロツクに、１ドツト目デジタルデータ４８．２ドツト
目デジタルデータ４９をパラレルクロック５１に同期し
て取り込む、パラレルラッチセレクト５１は、補正水平
クロック５２でクリアされ、その後パラレルクロック５
１により順次セレクト信号Ｓ１、Ｓ２・・・５３２０と
“ハイ”にしていくため、パラレルラッチ回路５２も同
様に、ラッチ１．ラッチ２．・・・ラッチ３２０と順に
データをラッチし、１ライン分のデータをラッチするこ
とになる。パラレルラッチ回路５５の各ブロックの出力
は、補正水平クロック５２で、水平ラッチ回路２９にラ
ッチされ、その後は、第４図と同じ動作をし、パラレル
データＸ１〜Ｘ６４０となる０以上説明したように、シ
リアルパラレル変換手段４７を設け、Ｘ駆動手段の入力
部を２ドツト同時にラッチするようにし、さらにパラレ
ル変換により生じる位相遅れを補正するタイミング補正
手段を設けることができる。これによりアナログ／デジ
タル変換手段６以後の回路の動作速度を低くすることが
できる。
本実施例では、Ｘ駆動手段の入力を２ビツト。
２ドツトとして説明したが、Ｎ（Ｎは１以上の整数）ビ
ット、Ｍ　（Ｍは２以上の整数）ドツトも同様に実現で
きる。
又、第９図に示すように、カラー表示の場合も第５図に
対してＲシリアルパラレル変換手段５６、Ｇシリアルパ
ラレル変換手段５７、Ｂシリアルパラレル変換手段５８
を設け、カラーパラレルＸ駆動手段５９は、第８図のＸ
［助手段の入力部を３系列持つ構成とすることで実現で
きる。
以上の説明では、液晶表示装置を実施例として説明した
が、プラズマデイスプレィ、ＥＬ等のマトリックス表示
装置でもよい。
〔発明の効果〕
本発明によれば、アナログデータ入力で、多階調、多色
表示のＬＣＭを実現でき、ＬＣＭの入力線数を少なくで
きる。又、データビット数を少なくし、アナログ化すこ
とにより、発生するノイズを少なくできる効果がある。
又、ＸｌＫｌ手動をパラレル駆動も可能で、動作速度を
低くできる効果がある。
又、Ｘ駆動手段の出力を、Ｎビットのデコード値による
電圧セレクト方式としたため、バラツキの少ない各階調
電圧とすることが可能である。
【図面の簡単な説明】
第１図は、本発明の第１の実施例のＬＣＭのブロック図
、第２図は従来のＬＣＭのブロック図、第３図は第２図
のＬＣＭの動作を示すタイミング図、第４図はＸ！動平
手段１実施例のブロック図。 第５図はカラー表示の場合の第１の実施例のブロック図
、第６図は本発明の第２の実施例のＬＣＭのデータ系の
ブロック図、第７図はシリアルパラレル変換手段の動作
を示すタイミング図、第８図ハパラレルＸＩ［ｕｌ手動
５４の入力部のブロック図、第９図はカラー表示の場合
の第２の実施例のデータ系のブロック図である。 １・・・ＬＣＭ、２・・・アナログ表示データ、３・・
・ラッチクロック、４・・・水平クロック、５・・・先
頭ライン信号、６・・・アナログデジタル変換手段、７
・・・デジタル表示データ、８・・・多出力電圧発生手
段、９・・・階調φ電圧、１０・・・階調１電圧、１１
・・・階調２電圧、１２・・・階調３電圧、１５・・・
Ｘ駆動手段、Ｘ１〜Ｘ６４０・・・パネルデータ、１７
・・・液晶パネル、２３・・・ラッチセレクタ、２４・
・・ラッチ回路、２９・・・水平ラッチ回路、３４・・
・デコーダ、３９・・・電圧セレクタ、４３・・・Ｒア
ナログデジタル変換手段、４４・・・Ｇアナログデジタ
ル変換手段、４５・・・Ｂアナログデジタル変換手段、
４６・・・カラーＸ駆動手段、４７・・・シリアルパラ
レル変換手段、４８・・・１ドツト目デジタルデータ、
４９・・・２ドツト目デジタルデータ、５０・・・タイ
ミング補正手段、５１・・・パラレルクロック、５２・
・・補正水平クロック、５３・・・補正先頭ライン信号
、５４・・・パラレルＸＩＨ動手段、５４・・・パラレ
ルラッチセレクト、５５・・・パラレルラッチ回路、５
６・・・Ｒシリアルパラレル変換手段、５７・・・Ｇシ
リアルパラレル変換手段、５８・・・Ｂシリアルパラレ
ル変換手段、５９・・・カラーパラレルＸ駆動手段。 第 １　　図

Claims (1)

  1. 【特許請求の範囲】 １、Ｘ方向信号線とＹ方向信号線によって選択されるマ
    トリックス表示パネルと、 前記マトリックス表示パネルのＸ方向信号線に表示デー
    タを供給するＸ駆動手段と、 前記マトリックス表示パネルのＹ方向信号線に水平クロ
    ック信号に同期して順次選択電圧を印加するＹ駆動手段
    と、 を備えたマトリックス表示装置において、 複数の電圧レベルを有するアナログ形式の入力データが
    入力されるアナログ入力手段と、前記アナログ入力手段
    に接続され、アナログ形式の入力データをディジタル形
    式のデータに変換するアナログ・ディジタル変換手段と
    、複数の電圧レベルを有する階調電圧信号を発生する電
    圧発生手段と、 前記アナログ・ディジタル変換手段の出力に応じて、前
    記複数の電圧レベルを有する階調電圧信号から１つの階
    調電圧信号を選択して前記Ｘ方向信号線に供給するセレ
    クタ手段を備えた事を特徴とするマトリックス表示装置
    。 ２、請求項１において、前記マトリックス表示パネルは
    、液晶表示パネルである事を特徴とするマトリックス表
    示装置。 ３、請求項１において、前記マトリックス表示パネルは
    、プラズマ表示パネルである事を特徴とするマトリック
    ス表示装置。 ４、請求項１において、前記マトリックス表示パネルは
    、１表示単位当たりＮビットの情報を区別して表示可能
    である事を特徴とするマトリックス表示装置。 ５、請求項５において、前記電圧発生手段は２＾Ｎ種の
    電圧レベルの階調電圧信号を発生する事を特徴とするマ
    トリックス表示装置。 ６、請求項１において、前記マトリックス表示パネルの
    前面にはカラーフィルタが配置されている事を特徴とす
    るマトリックス表示装置。 ７、請求項１において、前記アナログ・ディジタル変換
    手段は出力をＭビット毎のパラレル出力として出力し、
    前記セレクタ手段にはＭビットづつ前記アナログ・ディ
    ジタル変換手段の出力が入力される事を特徴とするマト
    リックス表示装置。
JP1066102A 1989-03-20 1989-03-20 マトリックス表示装置 Pending JPH02245793A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP1066102A JPH02245793A (ja) 1989-03-20 1989-03-20 マトリックス表示装置
KR1019900001601A KR930005373B1 (ko) 1989-03-20 1990-02-09 다계조 표시장치
US07/844,965 US5298912A (en) 1989-03-20 1992-02-28 Multi-tone display device
US08/466,188 US6191767B1 (en) 1989-03-20 1995-06-06 Multi-tone display device
US09/188,901 US6191765B1 (en) 1989-03-20 1998-11-10 Multi-tone display device
US09/625,542 US7212181B1 (en) 1989-03-20 2000-07-25 Multi-tone display device
US11/087,498 US7262755B2 (en) 1989-03-20 2005-03-24 Multi-tone display device
US11/730,964 US20070182764A1 (en) 1989-03-20 2007-04-05 Multi-tone display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1066102A JPH02245793A (ja) 1989-03-20 1989-03-20 マトリックス表示装置

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP6056596A Division JPH09251283A (ja) 1989-03-20 1989-03-20 マトリックス表示装置を備えた情報処理システム
JP6056696A Division JPH09251284A (ja) 1989-03-20 1989-03-20 マトリックス表示装置
JP10221318A Division JPH11119749A (ja) 1989-03-20 1998-08-05 マトリックス表示装置
JP10221317A Division JPH11126053A (ja) 1989-03-20 1998-08-05 マトリックス表示装置

Publications (1)

Publication Number Publication Date
JPH02245793A true JPH02245793A (ja) 1990-10-01

Family

ID=13306185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066102A Pending JPH02245793A (ja) 1989-03-20 1989-03-20 マトリックス表示装置

Country Status (3)

Country Link
US (3) US5298912A (ja)
JP (1) JPH02245793A (ja)
KR (1) KR930005373B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515676B1 (en) 1996-04-23 2003-02-04 Hitachi, Ltd. Analog interface display apparatus with color display control
JP2019091062A (ja) * 2019-01-17 2019-06-13 ラピスセミコンダクタ株式会社 表示デバイスのドライバ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212181B1 (en) * 1989-03-20 2007-05-01 Hitachi, Ltd. Multi-tone display device
JP3107980B2 (ja) * 1994-09-29 2000-11-13 シャープ株式会社 液晶表示装置
KR0161918B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버
GB2319131B (en) * 1996-11-08 1998-12-23 Lg Electronics Inc Driver for a liquid crystal display
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP4482169B2 (ja) * 1999-01-19 2010-06-16 富士フイルム株式会社 撮像表示装置
US6353425B1 (en) * 1999-03-19 2002-03-05 Rockwell Collins, Inc. Method and apparatus for providing separate primary color selection on an active matrix liquid crystal display
KR100598123B1 (ko) * 1999-06-15 2006-07-07 삼성전자주식회사 액정 디스플레이 장치의 이득 및 오프셋 설정방법
TW482992B (en) * 1999-09-24 2002-04-11 Semiconductor Energy Lab El display device and driving method thereof
JP3705086B2 (ja) * 2000-07-03 2005-10-12 株式会社日立製作所 液晶表示装置
US7050376B2 (en) 2000-09-19 2006-05-23 Lg Electronics Inc. Optical disc player and method for reproducing thereof
US7259740B2 (en) * 2001-10-03 2007-08-21 Nec Corporation Display device and semiconductor device
GB0125173D0 (en) * 2001-10-19 2001-12-12 Koninkl Philips Electronics Nv Display driver and driving method
TW201516997A (zh) 2013-10-29 2015-05-01 Novatek Microelectronics Corp 源極驅動器及其驅動方法
CN104616613B (zh) * 2013-11-04 2018-05-18 联咏科技股份有限公司 源极驱动器及其驱动方法
DK3080134T3 (en) 2013-12-13 2018-10-22 Vertex Pharma PRODRUGS OF PYRIDONAMIDS USED AS MODULATORS OF SODIUM CHANNELS
KR102423769B1 (ko) 2015-10-16 2022-07-21 삼성전자주식회사 수신기의 동작 방법, 소스 드라이버 및 이를 포함하는 디스플레이 구동 회로
AT519540B1 (de) * 2016-12-29 2018-10-15 Avl List Gmbh Schaltvorrichtung für einen Radarzielemulator und Radarzielemulator mit einer solchen Schaltvorrichtung
CN109596967A (zh) * 2018-10-29 2019-04-09 上海华岭集成电路技术股份有限公司 一种高速adc信号减少噪声的采集方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62251798A (ja) * 1986-04-25 1987-11-02 セイコーインスツルメンツ株式会社 カラ−液晶表示装置のインタ−フエ−ス回路
JPS63115198A (ja) * 1986-10-31 1988-05-19 富士通株式会社 マトリクス表示装置のデ−タドライバ
JPS63161495A (ja) * 1986-12-24 1988-07-05 ホシデン株式会社 液晶駆動装置
JPS63304229A (ja) * 1987-06-04 1988-12-12 Seiko Epson Corp 液晶パネルの駆動回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1458045A (en) * 1973-08-15 1976-12-08 Secr Defence Display systems
NL7903515A (nl) * 1979-05-04 1980-11-06 Philips Nv Modulatorschakeling voor een matrixweergeefinrichting.
JPS5919486A (ja) * 1982-07-22 1984-01-31 Sony Corp 画像表示装置
JPS5961818A (ja) 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
US4775891A (en) * 1984-08-31 1988-10-04 Casio Computer Co., Ltd. Image display using liquid crystal display panel
JPS61124990A (ja) * 1984-11-22 1986-06-12 沖電気工業株式会社 Ｌｃｄマトリクスパネル駆動回路
JPH0783487B2 (ja) * 1986-04-11 1995-09-06 カシオ計算機株式会社 カラ−映像信号のレベルコントロ−ル回路
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US4822142A (en) 1986-12-23 1989-04-18 Hosiden Electronics Co. Ltd. Planar display device
JPS63225295A (ja) 1987-03-14 1988-09-20 シャープ株式会社 液晶表示装置
EP0291252A3 (en) 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US5157386A (en) 1987-06-04 1992-10-20 Seiko Epson Corporation Circuit for driving a liquid crystal display panel
JPS6433533A (en) * 1988-06-06 1989-02-03 Casio Computer Co Ltd Driving circuit for color liquid crystal panel
JPH05328268A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 液晶表示装置
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62251798A (ja) * 1986-04-25 1987-11-02 セイコーインスツルメンツ株式会社 カラ−液晶表示装置のインタ−フエ−ス回路
JPS63115198A (ja) * 1986-10-31 1988-05-19 富士通株式会社 マトリクス表示装置のデ−タドライバ
JPS63161495A (ja) * 1986-12-24 1988-07-05 ホシデン株式会社 液晶駆動装置
JPS63304229A (ja) * 1987-06-04 1988-12-12 Seiko Epson Corp 液晶パネルの駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515676B1 (en) 1996-04-23 2003-02-04 Hitachi, Ltd. Analog interface display apparatus with color display control
JP2019091062A (ja) * 2019-01-17 2019-06-13 ラピスセミコンダクタ株式会社 表示デバイスのドライバ

Also Published As

Publication number Publication date
US6191765B1 (en) 2001-02-20
KR930005373B1 (ko) 1993-06-19
US6191767B1 (en) 2001-02-20
US5298912A (en) 1994-03-29
KR900015053A (ko) 1990-10-25

Similar Documents

Publication Publication Date Title
JPH02245793A (ja) マトリックス表示装置
US7227522B2 (en) Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display
US8031154B2 (en) Display device
US7239297B2 (en) Image display device and method for driving the same
US7075505B2 (en) Liquid crystal display device, liquid crystal controller and video signal transmission method
US6084561A (en) Liquid crystal controller and liquid crystal display unit
JP2002082645A (ja) 画像表示装置の列電極駆動回路及びそれを用いた画像表示装置
CN1323379C (zh) 数据驱动电路及由其驱动数据的方法
US5289565A (en) Methods and apparatus for CYMK-RGB RAMDAC
US6611247B1 (en) Data transfer system and method for multi-level signal of matrix display
JP2002311880A (ja) 画像表示装置
JP2638010B2 (ja) 画像表示装置
KR100849098B1 (ko) 액정표시장치
US7262755B2 (en) Multi-tone display device
JPH08278479A (ja) 表示信号インターフェース方式
JPH0756543A (ja) 液晶表示装置の駆動回路
KR100405024B1 (ko) 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법
JP3090143B2 (ja) マトリックス表示装置
JP3330488B2 (ja) 画像データ伝送方法
JP3090144B2 (ja) マトリックス表示装置
JPH09127908A (ja) 表示信号インターフェース方式
JPH10268825A (ja) データドライバを有する表示装置
JPH0651719A (ja) 液晶表示装置
JPH11119749A (ja) マトリックス表示装置
JPH09251283A (ja) マトリックス表示装置を備えた情報処理システム