JPH09127908A - 表示信号インターフェース方式 - Google Patents

Abstract

(57)【要約】 【課題】ディスプレイコントローラからの表示信号およ
びクロック信号を低電位かつシリアルに転送することに
よりインターフェース信号線の数を低減するとともに電
波輻射を除去する。 【解決手段】ディスプレイコントローラから出力される
第１電位のＲ、Ｇ、Ｂデジタル並列信号を第１電位より
も低い第２電位の直列信号に変換するとともに第１電位
の表示用クロック信号と制御信号を第２電位の各信号に
変換する低電圧並−直変換回路がコンピュータ本体側に
設けられる。表示装置側には、前記低電圧並−直変換回
路から出力される第２電位の直列Ｒ，Ｇ，Ｂ信号を第１
電位の各信号に変換するとともに、第２電位のクロック
信号および制御信号を第１電位の各信号に復元する低電
圧直−並変換回路が設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はコンピュータ等の
ディスプレイコントローラと表示装置との間の表示信号
インターフェース方式に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータの発展と
ともに表示装置における表示も種々の解像度で表示され
るようになりつつある。代表的な表示モードとしては例
えばＶＧＡモード（６４０ドット×４８０ライン）があ
る。また、ＳＶＧＡモード（８００ドット×６００ライ
ン）やさらに高解像度のＸＧＡモード（１０２４ドット
×７６８ライン）も採用されつつある。

【０００３】しかしながら、解像度が高まるにつれ、デ
ィスプレイコントローラからディスプレイパネルに転送
する情報量が増えるため、表示用クロック信号の周波数
が高くなるとともに、ディスプレイコントローラと表示
装置との間のインターフェース信号線の数も増大する。
例えばＶＧＡモードの場合、クロック周波数は２５ＭＨ
ｚ程度であり、データも直接ディスプレイパネルへ入力
されており、インターフェースには特別の構成が施され
ていなかった。すなわち、インターフェースはデジタル
インターフェースであり、２５ＭＨｚのクロック周波数
でデータを直接フラットパネルディスプレイに転送して
いる。

【０００４】一方、表示解像度が１０２４×７６８ドッ
トのＴＦＴパネル（２６万色表示可能）を表示させるた
めには、表示コントローラから出力されるクロックは６
５ＭＨｚであり、表示コントローラから出力されるデー
タラインは１８本（Ｒ，Ｇ，Ｂ各６本）となる。また、
表示解像度が８００×６００のＴＦＴパネルの場合に
は、クロック周波数は４０ＭＨｚとなる。一方で、ディ
スプレイコントローラと表示装置とはコネクタおよびハ
ーネスを介して接続される。このため、例えばセットア
ップタイムやホールドタイム等の観点からそのような高
クロック周波数で表示データを転送することは電波的に
困難である（タイミングやスキューを取るのが困難であ
る）ともに、比較的大きな電圧（ＴＴＬで約５Ｖ）で転
送されるため電波輻射による周囲への影響が大きいとい
う問題がある。

【０００５】そこで、データを直接フラットパネルに入
力せずに、データラインを２倍にしてシフトクロックの
周波数を１／２にするという方法も考えられるが、この
方法だとデータライン数が倍増し、表示コントローラと
フラットパネルとのインターフェースが複雑になるとい
う欠点がある。

【０００６】なお、特開平１−１１８１９６号にはディ
スプレイコントローラから出力されたデジタル表示デー
タ（１６ビット階調データ）をＤ／Ａコンバータにより
低電圧のアナログシリアル信号に変換して表示装置に転
送し、表示装置側でＡ／Ｄコンバータによりデジタル表
示信号に変換し、さらにシリアル−パラレル変換回路に
より４画素分まとめてパラレルにフラットパネルに転送
する転送方式が開示されている。また、特開平１−１１
８１９５号には、ディスプレイコントローラから出力さ
れたデジタル表示データをシリアル−パラレル変換回路
によりパラレルに変換し、さらにＤ／Ａコンバータによ
り低電圧アナログ信号としてパラレルに表示装置側に転
送し、表示装置側において、受け取ったパラレル表示デ
ータをＡ／Ｄコンバータによりデジタル表示信号に変換
しフラットパネルに供給する方式が開示されている。

【０００７】さらに、特開平２−７７０８３号にはディ
スプレイコントローラととフラットディスプレイパネル
との間のクロック転送機構において、ディスプレイコン
トローラから出力される表示用クロック信号を低電位の
クロック信号に変換してフラットパネルディスプレイに
転送し、フラットパネルディスプレイ側において、低電
位クロック信号を昇圧してフラットパネルディスプレイ
供給する表示用クロック信号の転送方式が開示されてい
る。しかしながら、上記公開公報は電波輻射により周囲
への影響を解決する手段は示されているが、高解像度表
示におけるディスプレイコントローラと表示装置との間
のインターフェース信号の信号線数の増大やシフトクロ
ックの高速化の問題を解決する手段の開示は無い。

【０００８】

【発明が解決しようとする課題】上述したように従来で
は、ディスプレイコントローラと表示装置との間の表示
信号の転送において、比較的高い電圧（ＣＭＯＳ／ＴＴ
Ｌレベル）で、かつ高解像度表示に伴い、クロック周波
数も高い周波数で転送が行われるため、電波障害等の問
題が生じると共に、タイミングやスキューを取るのが困
難である。一方、転送用シフトクロックを分周した場合
には、データライン数が増大し、ディスプレイコントロ
ーラとフラットパネルとの間のインターフェースが複雑
になるという問題がある。さらに、周囲に与える影響を
極力少なくするため、より一層の電磁障害（ＥＭＩ：Ｅ
ｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎ
ｃｅ）対策が望まれている。

【０００９】この発明の目的は、高解像度表示において
も、電波輻射による周囲への影響を除去するとともに、
インターフェース信号ラインの数を大幅に低減すること
のできる表示信号インターフェース方式を提供すること
である。

【００１０】

【課題を解決するため手段】上記目的を達成するため
に、この発明の第１の観点によれば、高解像度表示可能
な表示装置と、この表示装置を駆動するディスプレイコ
ントローラとの間の表示信号のインターフェース機構
は、前記ディスプレイコントローラから出力されるＲ
（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表
示色信号であって、各々が第１の電位を有した複数ビッ
トのデジタル並列信号である各表示色信号を前記第１の
電位よりも低い第２電位のアナログ直列信号に変換する
とともに、前記ディスプレイコントローラから出力され
る第１電位のクロック信号および表示制のための制御信
号を前記第２電位のクロック信号および制御信号に変換
する低電圧並列−直列変換回路と； 前記表示装置側に
設けられ、前記低電圧並列−直列変換回路から出力され
た第２電位のアナログ直列信号である表示色信号を前記
第１電位のデジタル並列信号に変換し、前記低電圧並列
−直列変換回路から出力された第２電位のクロック信号
および制御信号を昇圧して前記第１電位のクロック信号
および制御信号に変換する低電圧直列−並列変換回路と
を備えている。

【００１１】この発明の第２の観点によれば、高解像度
表示可能な表示装置と、この表示装置を駆動するディス
プレイコントローラとの間の表示信号のインターフェー
ス機構は、前記ディスプレイコントローラから出力され
るＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の
各表示色信号であって各々が第１の電位を有した複数ビ
ットのデジタル並列信号である各表示色信号を偶数番目
の表示色信号と奇数番目の表示色信号に振り分けて出力
するとともに、表示のための制御信号を偶数番目の制御
信号と奇数番目の制御信号に振り分けて出力し、前記デ
ィスプレコントローラから出力される、第１電位かつ第
１周波数のクロック信号を第１周波数よりも低い、第１
電位かつ第２周波数の第１および第２のクロック信号に
分周する表示コントロールゲートアレイと；前記表示コ
ントロールゲートアレイから出力される偶数番目の各表
示色信号を前記第１電位よりも低い第２電位のアナログ
直列信号に変換するとともに前記表示コントロールゲー
トアレイから出力される第１電位かつ第２周波数の第１
クロック信号と第１電位の制御信号を前記第１電位より
も低い第２電位かつ第２周波数の第１クロック信号と第
２電位の制御信号に変換する第１低電圧並列−直列変換
回路と；前記コントロールゲートアレイから出力される
奇数番目の各表示色信号を前記第１電位よりも低い第２
電位のアナログ直列信号に変換するとともに、前記表示
コントロールゲートアレイから出力される第１電位かつ
第２周波数の第２クロック信号と第１電位の制御信号を
前記第１電位よりも低い第２電位かつ第２周波数のクロ
ック信号と第２電位の制御信号に変換する第２低電圧並
列−直列変換回路と；前記表示装置側に設けられ、前記
第１低電圧並列−直列変換回路から出力された第２電位
のアナログ直列信号である偶数番目の各表示色信号を前
記第１電位のデジタル並列信号に変換し、前記第１低電
圧並列−直列変換回路から出力される第２電位かつ第２
周波数の第１クロック信号と第２電位の制御信号を昇圧
して第１電位かつ第２周波数の第１クロック信号と第１
電位の制御信号に変換する第１低電圧直列−並列変換回
路と；前記表示装置側に設けられ、前記第２低電圧並列
−直列変換回路から出力された第２電位のアナログ直列
信号である奇数番目の各表示色信号を前記第１電位のデ
ジタル並列信号に変換し、前記第２低電圧並列−直列変
換回路から出力された第２電位かつ第２周波数の第２ク
ロック信号と第２電位の制御信号を昇圧して第１電位の
制御信号に変換する第２低電圧直列−並列変換回路とを
備えている。

【００１２】この発明によれば、多ビットのＣＭＯＳ／
ＴＴＬレベルの信号を用いてＬＶＤＳ（Ｌｏｗ Ｖｏｌ
ｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｌ
ｉｎｇ）データへ変換するＩＣを用いてディスプレイコ
ントローラからフラットパネルディスプレイへの表示信
号を高速シリアル転送する。このため、信号の振幅値を
小さくすることができるとともに、インターフェース信
号のライン数を大幅に低減することができる。

【００１３】この発明によれば、コンピュータ本体側の
ディスプレイコントローラの出力段に低電位並列−直列
変換回路が設けられる。低電圧並列−直列変換回路は表
示モードがＳＶＧＡモード例えば、８００ドット×６０
０ラインの場合には、ディスプレイコントローラから出
力されるＴＴＬレベル（ＣＭＯＳレベル）のデジタル
Ｒ，Ｇ，Ｂ並列信号およびフィールドパルス信号（Ｆ
Ｐ）（ＶＳＹＮＣ信号に相当）、ラッチパルス信号（Ｌ
Ｐ）（ＨＳＹＮＣ信号に相当）およびデータイネーブル
信号（ＤＡＴＡ ＥＮＡＢ）を、低電位のアナログシリ
アルＲ，Ｇ，Ｂ信号、および低電位の制御信号（ＦＰ，
ＬＰ、ＤＡＴＡ ＥＮＡＢ）に変換するとともに、表示
用クロック信号も低電位の表示用クロック信号に変換
し、コネクタおよびハーネスを介してフラットパネルデ
ィスプレイ側に転送する。フラットパネルディスプレイ
側では、コネクタを介して低電位直列−並列変換回路が
接続される。

【００１４】低電位直列−並列変換回路はポータブルコ
ンピュータ本体側から受け取った低電位かつアナログシ
リアルのＲ，Ｇ，Ｂ信号と制御信号（ＦＰ，ＬＰ，ＤＡ
ＴＡＥＮＡＢ）を元の電位でかつ並列のデジタルＲ，
Ｇ，Ｂ信号に復元するとともに、元の電位の制御信号
（ＦＰ，ＬＰ，ＤＡＴＡ ＥＮＡＢ）信号に復元し、低
電位の表示用クロック信号を元の電位のクロック信号に
復元し、フラットパネルの駆動制御回路に供給する。こ
の結果、ポータブルコンピュータ本体側とフラットパネ
ル側との間の表示信号が低電位かつアナログシリアルに
転送されるため、表示データが増加しても表示信号イン
ターフェース信号線数を低減することができる。また、
信号レベルを小さくすることにより電磁障害を除去する
ことができる。

【００１５】また、ＸＧＡモード（１０２４×７６８）
あるいはそれ以上の表示解像度の場合には、ポータブル
コンピュータ本体側に前記低電位並列−直列変換回路を
２個設けるとともに、フラットパネルディスプレイ側に
前記低電位直列−並列変換回路を２個設け、、ディスプ
レイコントローラから出力される、偶数番目のＲ，Ｇ，
Ｂ信号と制御信号（ＦＰ，ＬＰ，ＤＡＴＡＥＮＡＢ）、
および奇数番目のＲ，Ｇ，Ｂ信号と制御信号（ＦＰ，Ｌ
Ｐ，ＤＡＴＡＥＮＡＢ）をそれぞれ処理するように構成
することにより、表示用クロック信号の周波数を増大さ
せることなく、増大した表示データ量を転送することが
できる。

【００１６】

【発明の実施の形態】以下、図面を参照してこの発明の
実施例を説明する。図１はこの発明の表示インターフェ
ース方式が適用されるコンピュータのシステムブロック
図である。３２ビットマイクロプロセッサ２はプロセッ
サバス４に接続される。さらに、プロセッサバス４には
キャッシュメモリ６、プロセッサ−ＰＣＩブリッジＬＳ
Ｉ８、主記憶１０、データバッファＬＳＩ１２が接続さ
れる。プロセッサバス４は３２ビット、６４ビットある
いは１２８ビット等のバス幅を有する。プロセッサ−Ｐ
ＣＩブリッジＬＳＩ８はマイクロプロセッサ２とＰＣＩ
バス３２をつなぐためのバス幅変換機能等を有するＬＳ
Ｉである。ＰＣＩバス１４は３２ビットのバス幅を有
し、グラフィックスコントローラ１６や外部記憶装置の
コントローラ等の周辺ＬＳＩさらには、ＰＣＩ拡張スロ
ット２０が接続される。外部コントローラとしては、Ｉ
ＤＥ（ｉｎｔｅｇｒａｔｅｄ ｄｅｖｉｃｅ ｅｌｅｃ
ｔｒｏｎｉｃｓ）コントローラやＳＣＳＩ（ｓｍａｌｌ
ｃｏｍｐｕｔｅｒ ｓｙｓｔｅｍ ｉｎｔｅｒｆａｃ
ｅ）コントローラ１８が挙げられる。グラフィックスコ
ントローラ１６はＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃ
ｓＡｒｒａｙ）（６４０ドット×４８０ライン）、ＳＶ
ＧＡ（８００ドット×６００ライン）およびＸＧＡ（１
０２４ドット×７６８ライン）をサポートする描画機能
付きＬＳＩである。さらに、ＩＳＡバス２４はＰＣＩ−
ＩＳＡブリッジＬＳＩ２２を介してＰＣＩバス１４と接
続される。

【００１７】図２および図３は表示解像度が８００×６
００の場合におけるこの発明の表示信号インターフェー
ス方式の一実施例を示すブロック図であり、図２はコン
ピュータ本体（以下ＰＣ本体と呼ぶ）側を、図３はフラ
ットパネル側をそれぞれ示す。図２において、表示コン
トローラ１は液晶表示装置（ＬＤＣ）等のフラットパネ
ルディスプレイに表示されるデジタル表示信号（Ｒ，
Ｇ，Ｂ各６ビットの信号）、１画面周期に相当するフィ
ールドパルス信号ＦＰ（ＶＳＹＮＣ信号に相当），１ラ
イン周期に相当するラッチパルス信号ＬＰ（ＨＳＹＮＣ
信号に相当），および有効表示データの始まりを示すＤ
ＡＴＡ ＥＮＡＢ信号、および表示用クロック信号（Ｃ
ＬＫ）を出力する。このような表示コントローラ１とし
ては例えば米国チップステクノロジー社のＣＨＩＰＳ６
５５４５あるいは米国シーラスロジック社のＣｉｒｒｕ
ｓ７５４２が適用できる。

【００１８】表示コントローラ１とコネクタ３との間に
は低電圧並−直変換回路５が接続される。低電圧並−直
変換回路５はＣＭＯＳで構成され、並列データを直列デ
ータに変換するＰ−Ｓ変換回路７と、ＰＬＬ（Ｐｈａｓ
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路８と、第１及至第５
のドライバ９、１０、１１、１２、１３から成る。Ｐ−
Ｓ変換回路７はＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ
（Ｂｌｕｅ）の各６ビットデジタルデータ（ＣＭＯＳ／
ＴＴＬデータ）と、ＦＰ信号（ＶＳＹＮＣ）、ＬＰ信号
（ＨＳＹＮＣ）、ＤＡＴＡＥＮＡＢ信号の計２１ビット
を３つの低電圧直列データ列に変換する。

【００１９】ＰＬＬ回路８は入力された送信クロックを
位相制御して、フェーズロック送信クロックを第５ドラ
イバ１３を介してデータ列と並列に送信する。この送信
クロックのサイクル毎に２８ビットの入力データがサン
プルされ送信される。送信クロック周波数は２０ＭＨｚ
及至４０ＭＨｚであり、４０ＭＨｚの送信周波数の場
合、１８ビットのＲ，Ｇ，Ｂデータと４ビットのＬＣＤ
タイミングデータ及び制御データ（ＦＰ、ＬＰ、ＤＡＴ
Ａ ＥＮＡＢ）が１データチャンネルあたり２８０Ｍｂ
ｐｓの割合で送信される。従って、第１及至第４のデー
タリンクを介して１秒間に２８０Ｍｂｐｓ×４＝１１２
０Ｍｂｐｓ＝１４０Ｍｂｙｔｅｓが送信可能である。低
電圧並−直変換回路５はＲ，Ｇ，Ｂの各低電位シリアル
信号、各種制御信号（ＤＡＴＡ ＥＮＡＢ、ＦＰ、Ｌ
Ｐ、ＳＣＫ）および低電位クロック信号をＰＣ本体側の
コネクタ３を介してフラットパネル側に出力する。

【００２０】図３はフラットパネル側の内部を示すブロ
ック図である。図３において、コネクタ１５とパネル内
部ゲートアレイ１７との間に低電圧直−並変換回路１９
が接続される。低電圧直−並変換回路１９はＣＭＯＳで
構成され、Ｓ−Ｐ変換回路２０と、ＰＬＬ回路２１と、
第１及至第５のドライバ２２及至２６とから成る。Ｓ−
Ｐ変換回路２０はコネクタ１５および第１及至第４のド
ライバ２２及至２５を介して受信したアナログシリアル
の各Ｒ，Ｇ，Ｂ信号をそれぞれ６ビットのパラレルデジ
タル信号に変換すると共に、受信したアナログシリアル
の制御信号をもとのデジタル制御信号に変換する。

【００２１】ＰＬＬ回路２１は第５ドライバ２６を介し
て受信した低電位クロック信号を昇圧して元のクロック
信号に復元する。低電圧並−直変換回路１９は変換した
各Ｒ，Ｇ，Ｂの信号、ＦＰ、ＬＰ、ＤＡＴＡ ＥＮＡＢ
の制御信号、およびクロック信号をパネル内部ゲートア
レイ１７に出力する。パネル内部ゲートアレイ１７は受
け取った表示信号（Ｒ、Ｇ、Ｂ）、制御信号（ＦＰ、Ｌ
Ｐ、ＤＡＴＡ ＥＮＡＢ）およびクロック信号（ＣＬ
Ｋ）にもとずいて、上パネル用Ｘドライバ５５、下パネ
ル用Ｘドライバ５７、及びＹドライバ５９を各種タイミ
ング信号で駆動し、上パネル用Ｘドライバ５５及び下パ
ネル用Ｘドライバ５７内の各シフトレジスタに読み込ん
だ表示データをＬＣＤパネル６１上に出力する。

【００２２】上記各種タイミング信号は、１ライン周期
に相当するラッチパルス（ＬＰ）、１画面周期に相当す
るフィールドパルス（ＦＰ）、および上パネル用Ｘドラ
イバ５５、下パネル用Ｘドライバ５７内の各シフトレジ
スタにデータを読み込むためのシフトクロック（ＳＣ
Ｋ）を含む。なおＬＣＤパネル６１は上下２枚パネルで
構成され、上パネル用Ｘドライバ５５から出力される信
号線６３、下パネル用Ｘドライバ５７から出力される信
号線６５、およびＹドライバ５９から出力される信号線
６７がマトリクス状に配線されている。

【００２３】Ｙドライバ５９内で生成され、信号線６７
を介して供給されたシフトクロックパルスでＬＣＤパネ
ル６１の特定ラインをセレクトし、上パネル用ドライバ
５５および下パネル用Ｘドライバ５７からそれぞれ信号
線６３、６５を介して出力されるデータをそれぞれ選択
された画素に供給して画面表示を行う。

【００２４】上述のように構成されたこの発明の一実施
例の動作について説明する。ポータブルコンピュータ本
体側のディスプレイコントローラ１は各６ビットのＲ，
Ｇ，Ｂデータ、制御信号（ＤＡＴＡ ＥＮＡＢ、ＦＰ、
ＬＰ、ＳＣＫ）および表示用クロック信号（ＣＬＫ）を
低電圧並−直変換回路５に出力する。低電圧並−直変換
回路５はＰ−Ｓ変換回路７によりＲ，Ｇ，Ｂの各６ビッ
ト並列デジタル信号を低電位（この実施例では３４５ｍ
Ｖ）のアナログシリアル信号に変換するとともに、制御
信号（ＦＰ、ＬＰ、ＤＡＴＡ ＥＮＡＢ）およびクロッ
ク信号（ＣＬＫ）をそれぞれ低電位（３４５ｍＶ）のク
ロック信号に変換し、第１乃至第５ドライバ９、１０、
１１、１２、１３を介して出力する。

【００２５】このときの第１乃至第５ドライバ９乃至１
３の各出力波形図を図４に示す。ドライバ１２（ＯＵＴ
０）は同図（ｅ）に示すように”Ｇ０”、”Ｒ５”、”
Ｒ４”、”Ｒ３”、”Ｒ２”、”Ｒ１”、”Ｒ０”の各
色信号を出力する。ドライバ１１（ＯＵＴ１）は”Ｂ
１”、”Ｂ０”、”Ｇ５”、”Ｇ４”、”Ｇ３”、”Ｇ
２”、”Ｇ１”の各色信号を出力する。ドライバ１０
（ＯＵＴ２）は”ＤＡＴＡＥＮＡＢ”、”ＦＰ”、”Ｌ
Ｐ”、”Ｂ５”、”Ｂ４”、”Ｂ３”，”Ｂ２”の各制
御信号と色信号を混在して出力する。これらの信号はコ
ネクタ３を介して、フラットパネルディスプレイ側に出
力される。

【００２６】フラットパネルディスプレイ側では、コネ
クタ１５を介してシリアルに転送されたＲ，Ｇ，Ｂの各
信号、制御信号（ＥＮＡＢ、ＦＰ、ＬＰ、ＳＣＫ）およ
びクロック信号（ＣＬＫ）を受取り、低電圧直−並変換
回路１９に供給する。低電圧直−並変換回路１９は受け
取ったアナログシリアル低電位のＲ，Ｇ，Ｂ信号をＳ−
Ｐ変換回路２０により昇圧して元の電位のデジタル並列
信号に変換し、さらに制御信号およびクロック信号（Ｃ
ＬＫ）を昇圧して元の電位に復元し、内部ゲートアレイ
１７に出力する。内部ゲートアレイ１７は、受け取った
Ｒ，Ｇ，Ｂ信号、制御信号およびおよびクロック信号
（ＣＬＫ）にもとずいて、上パネル用Ｘドライバ５５、
下パネル用Ｘドライバ５７およびＹドライバ５９を各種
タイミング信号で駆動し、上パネル用Ｘドライバ５５お
よび下パネル用Ｘドライバ５７内の各シフトレジスタに
読み込んだ表示データをＴＦＴＬＣＤパネル６１上に出
力する。この結果、ＬＣＤパネル６１上に表示データが
表示される。

【００２７】図５および図６は表示解像度が例えば１０
２４×７６８の場合の表示インターフェース方式のブロ
ック図であり、図５はＰＣ本体側の内部構成を、図６は
フラットパネル側の内部構成をそれぞれ示す。図５に示
すように表示コントローラ１の出力段に表示コントロー
ルゲートアレイ２９が接続される。表示コントロールゲ
ートアレイ２９は表示用クロック信号を１／２に分周
し、表示信号を奇数番目の表示信号と偶数番目の表示信
号に変換する機能を有する。

【００２８】図７は図５に示す表示コントロールゲート
アレイ２９の詳細回路図である。図７に示すように、表
示コントロールゲートアレイ２９はラインドライバ６
３、３１、３９、６１、３３、３５、４１、フリップフ
ロップ（Ｆ／Ｆ）６５、６７、６９、４３、４６、４
８、４５、マルチプレクサ７１、４７、４９、５１、お
よび１／２分周回路５３を有している。Ｆ／Ｆ４３は図
８（ａ）に示すシフトクロック（ＳＨＦＣＬＫ）の立ち
下がりに同期して各６ビットのＲ，Ｇ，Ｂ入力データを
ラッチする。シフトクロック信号（ＳＨＦＣＬＫ）は１
／２分周回路５３によりクロック周波数が１／２に分周
される。（図８（ｄ）参照）Ｆ／Ｆ４６およびＦ／Ｆ４
８は１／２に分周されたクロック信号に同期して奇数番
目のＲ，Ｇ，Ｂ信号をラッチし、Ｆ／Ｆ４５はクロック
信号に同期して偶数番目のＲ，Ｇ，Ｂ信号をラッチす
る。Ｆ／Ｆ４８にラッチされた表示信号およびＦ／Ｆ４
５にラッチされた表示信号はそれぞれマルチプレクサ
（ＭＵＸ）４７、４９に供給される。マルチプレクサ
（ＭＵＸ）４７、４９は供給された表示信号をラインド
ライバ３３、３５を介して出力する。（図８（ｆ），
（ｇ）参照）またマルチプレクサ５１は１／２分周回路
５３により分周された第１および第２クロック信号（Ｃ
ＬＫ１，ＣＬＫ２）を出力する。

【００２９】同様にして、ラインドライバ６３を介して
入力された制御信号（ＬＰ（ＨＳＹＮＣ）、ＦＰ（ＶＳ
ＹＮＣ）、ＤＡＴＡ ＥＮＡＢはＦ／Ｆ６５によりラッ
チされ、さらに１／２に分周されたクロック信号に同期
してＦ／Ｆ６７およびＦ／Ｆ６９にラッチされる。マル
チプレクサ７１は１／２に分周された制御信号（ＦＰ
１、ＬＰ１、ＤＡＴＡＥＮＡＢ１、ＦＰ２、ＬＰ２、Ｄ
ＡＴＡＥＮＡＢ２）をラインドライバ６１を介して出力
する。

【００３０】上述のように構成された図５および図６に
示す実施例においては、図２に示す低電圧並−直変換回
路および図３に示す低電圧直−並変換回路がそれぞれ２
個ずつ使用される。図５において、第１の低電圧並−直
変換回路５には奇数番目のＲ，Ｇ，Ｂ信号、制御信号
（ＦＰ，ＬＰ，ＤＡＴＡＥＮＡＢ）およびクロック信号
（ＣＬＫ１）が供給され、第２の低電圧並−直変換回路
には偶数番目のＲ，Ｇ，Ｂ信号、制御信号（ＦＰ，Ｌ
Ｐ、ＤＡＴＡ ＥＮＡＢ）およびクロック信号（ＣＬＫ
２）が供給される。内部コントロールゲートアレイ２９
はディスプレイコントローラ１から出力される各６ビッ
トＲ，Ｇ，Ｂデジタル信号と制御信号（ＦＰ，ＬＰ、Ｄ
ＡＴＡ ＥＮＡＢ）を奇数番目の各６ビットＲ，Ｇ，Ｂ
デジタル信号と制御信号（ＦＰ、ＬＰ，ＤＡＴＡ ＥＮ
ＡＢ）および偶数番目の各８ビットＲ，Ｇ，Ｂデジタル
信号と制御信号（ＦＰ，ＬＰＤＡＴＡ ＥＮＡＢ）に振
り分けるとともに、クロック信号を１／２に分周して第
１および第２のクロック信号（ＣＬＫ１，ＣＬＫ２）を
生成し、それぞれ第１および第２低電圧並−直変換回路
５、６に供給する。

【００３１】すなわち、図８（ａ）の（ｉ）のクロック
の立ち下がりに同期して図８（ｃ）の表示データ１がＦ
／Ｆ４３にラッチされる。次に、図８（ａ）のクロック
（ｉｉ）の立ち下がりに同期して、表示データ２がＦ／
Ｆ４３にラッチされる。このとき、Ｆ／Ｆ４６は図８
（ｄ）のクロック（ＳＣＫ）（ｉｉｉ）の立ち上がりに
同期して表示データ１をラッチし、Ｆ／Ｆ４５は図８
（ｄ）のクロック（ｉｉ）の立ち下がりに同期して、表
示データ２をラッチする。次に、図８（ａ）のクロック
（ｉｖ）の立ち下がりに同期して表示データＣがＦ／Ｆ
４３にラッチされる。このとき、表示データ２はＦ／Ｆ
４５にラッチされる。

【００３２】この結果、Ｆ／Ｆ４６には表示データ１
が、Ｆ／Ｆ４５には表示データ２が、そしてＦ／Ｆ４３
には表示データ３がそれぞれラッチされる。次に、図８
（ａ）のクロック（ｖ）の立ち下がりに同期して表示デ
ータＤがＦ／Ｆ４３にラッチされる。このとき、Ｆ／Ｆ
４８は図８（ｄ）のクロック（ｖｉ）に同期して表示デ
ータ１をラッチし、Ｆ／Ｆ４６は表示データ３をラッチ
し、Ｆ／Ｆ４５は図８（ａ）のクロック（ｖ）に同期し
て表示データ３をラッチする。この結果、Ｆ／Ｆ４８に
ラッチされた表示データ１と、Ｆ／Ｆ４５にラッチされ
ていた表示データ２とがそれぞれマルチプレクサ４７、
４９により出力タイミングの同期が取られて、ラインド
ライバ３３、３５を介して出力される。以下、同様にし
て順次奇数番目の表示データと偶数番目の表示データが
振り分けられて同時に出力される。出力された奇数番目
の表示データと偶数番目の表示データはそれぞれ低電圧
並−直変換回路５および低電圧並−直変換回路６に供給
される。以降の動作は図２および図３の動作と同様なの
で、その説明を省略する。

【００３３】上述した構成にすることにより、表示デー
タ量が増大しても、クロック周波数を増大せずに転送す
ることができるとともに電磁障害も除去することができ
る。なお、上記実施例では、表示装置としてフラットパ
ネルディスプレイの場合について説明したが、この発明
はＣＲＴディスプレイにも適用できる。さらに、上記実
施例ではポータブルコンピュータの場合について説明し
たが、デスクトップタイプのコンピュータにも適用でき
る。

【００３４】図９および図１０は８００×６００ドット
の場合におけるこの発明の他の実施例を示すブロック図
である。同図に示すように、表示コントローラ１０１は
低電圧並−直変換回路（ドライバ）を内蔵した１チップ
ゲートアレイで構成される。また、図１０に示すように
フラットパネル側のパネル内部ゲートアレイ１０３は低
電圧直−並変換回路（レシーバ）を内蔵した１チップゲ
ートアレイで構成される。このように構成することによ
りさらに実装面積を小さくすることができる。

【００３５】同様に、図１１および図１２は表示解像度
が１０２４×７６８ドットの場合におけるこの発明の他
の実施例を示すブロック図である。図１１に示すように
表示コントローラ１０５は表示コントロールゲートアレ
イ、奇数用低電圧並−直変換回路（ドライバ）５、偶数
用低電圧並−直変換回路（ドライバ）６を内蔵した１チ
ップゲートアレイで構成される。

【００３６】また、図１２に示すようにフラットパネル
側のパネル内部ゲートアレイ１０７は奇数用低電圧直−
並変換回路（レシーバ）、偶数用低電圧直−並変換回路
２０（レシーバ）を内蔵した１チップゲートアレイで構
成される。

【００３７】なお、上記実施例では、Ｒ、Ｇ，Ｂの各色
信号が６ビット構成の場合について説明したが、８ビッ
ト構成にしてもよい。その場合には、図１３に示すよう
にＲのビット６とビット７、Ｇのビット６とビット７、
およびＢのビット６とビット７をＯＵＴ３から出力する
ように構成される。

【００３８】

【発明の効果】以上説明したように、この発明によれ
ば、ＰＣ本体側のディスプレイコントローラとフラット
パネルディスプレイ用コネクタとの間に低電圧並−直変
換回路を設け、ディスプレイコントローラから出力され
る６ビットの各Ｒ，Ｇ，Ｂデジタル信号、および制御信
号（ＦＰ，ＬＰ，ＤＡＴＡ ＥＮＡＢ）を低電圧かつシ
リアルに変換するとともに表示用シフトクロック信号を
低電圧信号に変換し、コネクタに出力する。

【００３９】また、フラットパネルディスプレイ側のコ
ネクタとフラットパネルディスプレイ用内部ゲートアレ
イとの間に低電圧直−並変換回路を設け、ＰＣ本体側か
ら転送される、Ｒ，Ｇ，Ｂのシリアル表示信号を昇圧か
つパラレルのデジタル信号に変換するとともに、制御信
号（ＦＰ、ＬＰ、ＤＡＴＡ ＥＮＡＢ）、低電圧シフト
クロック信号を昇圧して元の電圧レベルの制御信号およ
びクロック信号に復元し、内部ゲートアレイに供給す
る。この結果、高解像度表示においても、シフトクロッ
ク周波数を比較的低く抑えることができ、またシリアル
転送によりインターフェース信号線の数を低減する（こ
の実施例では１０本）ことができる。さらには、信号を
低電位（この実施例では３４５ｍＶ）で転送するので、
信号輻射による周囲への影響も回避することができる。

【図面の簡単な説明】

【図１】この発明の表示インターフェース方式が適用さ
れるコンピュータのシステムブロック図。

【図２】この発明の表示インターフェース方式の一実施
例を示すＰＣ本体側のブロック図。

【図３】この発明の表示インターフェース方式の一実施
例を示すフラットパネルディスプレイ側のブロック図。

【図４】図２の低電圧並−直変換回路５から出力される
ＯＵＴ２、ＯＵＴ１、ＯＵＴ０、ＣＬＫＯＵＴの各出力
信号波形図。

【図５】この発明の表示インターフェース方式の他の実
施例を示すＰＣ本体側のブロック図。

【図６】この発明の表示インターフェース方式の他の実
施例を示すフラットパネルディスプレイ側のブロック
図。

【図７】図５に示す表示コントロールゲートアレイの内
部を示す詳細回路図。

【図８】図７に示す各回路の入出力タイミングを示すタ
イミングチャート。

【図９】表示解像度が８００×６００の場合におけるこ
の発明の他の実施例を示すＰＣ本体側のブロック図。

【図１０】表示解像度が８００×６００の場合における
この発明の他の実施例を示すフラットパネル側のブロッ
ク図。

【図１１】表示解像度が１０２４×７６８の場合におけ
るこの発明の他の実施例を示すＰＣ本体側のブロック
図。

【図１２】表示解像度が１０２４×７６８の場合におけ
るこの発明の他の実施例を示すフラットパネル側のブロ
ック図。

【図１３】Ｒ，Ｇ，Ｂの各色信号を８ビット構成にした
場合の低電圧並−直変換回路から出力されるＯＵＴ３、
ＯＵＴ２、ＯＵＴ１、ＯＵＴ０、ＣＬＫＯＵＴの各出力
信号波形図。

【符号の説明】

１．．．表示コントローラ、３、１５．．．コネクタ、
５．．．低電圧並−直変換回路、１３、２７．．．クロ
ック変換回路、１７．．．パネル内部ゲートアレイ、１
９．．．低電圧直−並変換回路、２１．．．表示コント
ロールゲートアレイ、３１，３３，３５，３７，３９，
４１．．．ラインドライバ、４３，４５．．．フリップ
フロップ（Ｆ／Ｆ）、４９，５１．．．マルチプレクサ
（ＭＵＸ）、５３．．．１／２分周回路、５５．．．上
パネル用Ｘドライバ、５７．．．下パネル用Ｘドライ
バ、５９．．．Ｙドライバ、６１．．．ＬＣＤパネル、
６３、６５、６７．．．信号線

Claims (24)

【特許請求の範囲】
1. 【請求項１】 高解像度表示可能な表示装置と、この表
   示装置を駆動するディスプレイコントローラとの間の表
   示信号のインターフェース機構において、 前記ディスプレイコントローラから出力されるＲ（Ｒｅ
   ｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表示色信
   号であって、各々が第１の電位を有した複数ビットのデ
   ジタル並列信号である各表示色信号を前記第１の電位よ
   りも低い第２電位のアナログ直列信号に変換するととも
   に、前記ディスプレイコントローラから出力される第１
   電位のクロック信号および制御信号を前記第２電位のク
   ロック信号に変換する低電圧並列−直列変換回路と；前
   記表示装置側に設けられ、前記低電圧並列−直列変換回
   路から出力された第２電位のアナログ直列信号である表
   示色信号を前記第１電位のデジタル並列信号に変換し、
   前記低電圧並列−直列変換回路から出力された第２電位
   のクロック信号および制御信号を昇圧して前記第１電位
   のクロック信号および制御信号に変換する低電圧直列−
   並列変換回路とを備えたことを特徴とする表示信号イン
   ターフェース方式。
2. 【請求項２】 高解像度表示可能な表示装置と、この表
   示装置を駆動するディスプレイコントローラであって、
   Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各
   表示色信号であり、各々が第１電位を有した複数ビット
   のデジタル並列信号である各表示色信号を前記第１電位
   よりも低い第２電位のアナログ直列信号に変換するとと
   もに、第１電位のクロック信号および制御信号を前記第
   ２電位のクロック信号および制御信号に変換する低電圧
   並列−直列変換回路とを有したディスプレイコントロー
   ラと；前記表示装置内に設けられ、前記低電圧並列−直
   列変換回路から出力された第２電位のアナログ直列信号
   である表示色信号を前記第１電位のデジタル並列信号に
   変換し、前記低電圧並列−直列変換回路から出力された
   第２電位のクロック信号および制御信号を昇圧して前記
   第１電位のクロック信号および制御信号に変換する低電
   圧直列−並列変換回路とを備えたことを特徴とする表示
   信号インターフェース方式。
3. 【請求項３】 前記高解像度表示可能な表示装置は８０
   ０ドット×６００ライン以上の解像度で表示可能な表示
   装置であることを特徴とする請求項１または２に記載の
   インターフェース方式。
4. 【請求項４】 前記第１電位はＣＭＯＳ／ＴＴＬレベル
   であり、前記第２電位は１ボルト未満であることを特徴
   とする請求項１または２に記載のインターフェース方
   式。
5. 【請求項５】 高解像度表示可能な表示装置と、この表
   示装置を駆動するディスプレイコントローラとの間の表
   示信号のインターフェース機構において、 前記ディスプレイコントローラから出力されるＲ（Ｒｅ
   ｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表示色信
   号であって各々が第１の電位を有した複数ビットのデジ
   タル並列信号である各表示色信号を偶数番目の表示色信
   号と奇数番目の表示色信号に振り分けて出力するととも
   に、表示のための制御信号を偶数番目の制御信号と奇数
   番目の制御信号に振り分けて出力し、前記ディスプレコ
   ントローラから出力される、第１電位かつ第１周波数の
   クロック信号を第１周波数よりも低い、第１電位かつ第
   ２周波数の第１および第２のクロック信号に分周する表
   示コントロールゲートアレイと；前記表示コントロール
   ゲートアレイから出力される偶数番目の各表示色信号を
   前記第１電位よりも低い第２電位のアナログ直列信号に
   変換するとともに前記表示コントロールゲートアレイか
   ら出力される第１電位かつ第２周波数の第１クロック信
   号と第１電位の制御信号を前記第１電位よりも低い第２
   電位かつ第２周波数の第１クロック信号と第２電位の制
   御信号に変換する第１低電圧並列−直列変換回路と；前
   記コントロールゲートアレイから出力される奇数番目の
   各表示色信号を前記第１電位よりも低い第２電位のアナ
   ログ直列信号に変換するとともに、前記表示コントロー
   ルゲートアレイから出力される第１電位かつ第２周波数
   の第２クロック信号と第１電位の制御信号を前記第１電
   位よりも低い第２電位かつ第２周波数のクロック信号と
   第２電位の制御信号に変換する第２低電圧並列−直列変
   換回路と；前記表示装置側に設けられ、前記第１低電圧
   並列−直列変換回路から出力された第２電位のアナログ
   直列信号である偶数番目の各表示色信号を前記第１電位
   のデジタル並列信号に変換し、前記第１低電圧並列−直
   列変換回路から出力される第２電位かつ第２周波数の第
   １クロック信号と第２電位の制御信号を昇圧して第１電
   位かつ第２周波数の第１クロック信号と第１電位の制御
   信号に変換する第１低電圧直列−並列変換回路と；前記
   表示装置側に設けられ、前記第２低電圧並列−直列変換
   回路から出力された第２電位のアナログ直列信号である
   奇数番目の各表示色信号を前記第１電位のデジタル並列
   信号に変換し、前記第２低電圧並列−直列変換回路から
   出力された第２電位かつ第２周波数の第２クロック信号
   と第２電位の制御信号を昇圧して第１電位の制御信号に
   変換する第２低電圧直列−並列変換回路とを備えたこと
   を特徴とする表示信号インターフェース方式。
6. 【請求項６】 高解像度表示可能な表示装置と、この表
   示装置を駆動するディスプレイコントローラであって、
   前記ディスプレイコントローラから出力されるＲ（Ｒｅ
   ｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表示色信
   号であって各々が第１の電位を有した複数ビットのデジ
   タル並列信号である各表示色信号を偶数番目の表示色信
   号と奇数番目の表示色信号に振り分けて出力するととも
   に、表示のための制御信号を偶数番目の制御信号と奇数
   番目の制御信号に振り分けて出力し、前記ディスプレコ
   ントローラから出力される、第１電位かつ第１周波数の
   クロック信号を第１周波数よりも低い、第１電位かつ第
   ２周波数の第１および第２のクロック信号に分周する表
   示コントロールゲートアレイと；前記表示コントロール
   ゲートアレイから出力される偶数番目の各表示色信号を
   前記第１電位よりも低い第２電位のアナログ直列信号に
   変換するとともに前記表示コントロールゲートアレイか
   ら出力される第１電位かつ第２周波数の第１クロック信
   号と第１電位の制御信号を前記第１電位よりも低い第２
   電位かつ第２周波数の第１クロック信号と第２電位の制
   御信号に変換する第１低電圧並列−直列変換回路と；前
   記コントロールゲートアレイから出力される奇数番目の
   各表示色信号を前記第１電位よりも低い第２電位のアナ
   ログ直列信号に変換するとともに、前記表示コントロー
   ルゲートアレイから出力される第１電位かつ第２周波数
   の第２クロック信号と第１電位の制御信号を前記第１電
   位よりも低い第２電位かつ第２周波数のクロック信号と
   第２電位の制御信号に変換する第２低電圧並列−直列変
   換回路とを備えたディスプレイコントローラと；前記表
   示装置内に設けられ、前記第１低電圧並列−直列変換回
   路から出力された第２電位のアナログ直列信号である偶
   数番目の各表示色信号を前記第１電位のデジタル並列信
   号に変換し、前記第１低電圧並列−直列変換回路から出
   力される第２電位かつ第２周波数の第１クロック信号と
   第２電位の制御信号を昇圧して第１電位かつ第２周波数
   の第１クロック信号と第１電位の制御信号に変換する第
   １低電圧直列−並列変換回路と；前記表示装置側に設け
   られ、前記第２低電圧並列−直列変換回路から出力され
   た第２電位のアナログ直列信号である奇数番目の各表示
   色信号を前記第１電位のデジタル並列信号に変換し、前
   記第２低電圧並列−直列変換回路から出力された第２電
   位かつ第２周波数の第２クロック信号と第２電位の制御
   信号を昇圧して第１電位の制御信号に変換する第２低電
   圧直列−並列変換回路とを備えたことを特徴とする表示
   信号インターフェース方式。
7. 【請求項７】 前記高解像度表示可能な表示装置は１０
   ２４ドット×７６８ライン以上の解像度で表示可能な表
   示装置であることを特徴とする請求項５または６に記載
   の表示信号インターフェー方式。
8. 【請求項８】 前記第１電位はＣＭＯＳ／ＴＴＬレベル
   であり、前記第２電位は１ボルト未満であることを特徴
   とする請求項５または６に記載の表示信号インターフェ
   ース方式。
9. 【請求項９】 本体と、 高解像度表示可能なフラットパネルを有する表示部と；
   前記本体側に設けられ、第１電位を有した１画素ｎビッ
   ト（ｎは２以上の正の整数）のデジタル並列信号であ
   る、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）
   の各表示色信号を生成するディスプレイコントローラ
   と；前記本体側に設けられ、前記ディスプレイコントロ
   ーラから出力される各表示色信号を前記第１電位よりも
   低い第２電位のアナログ直列信号に変換するとともに、
   前記ディスプレイコントローラから出力される第１電位
   のクロック信号および制御信号を前記第２電位のクロッ
   ク信号に変換する低電圧並列−直列変換回路と；前記本
   体と前記表示部とを電気的に接続するケーブルであっ
   て、前記低電圧並列−直列変換回路で変換された各表示
   色信号およびクロック信号をシリアルに転送するケーブ
   ルと；前記表示部に設けられ、前記ケーブルを介して転
   送された第２電位のアナログ直列信号である各表示色信
   号を前記第１電位のデジタル並列信号に変換し、前記ケ
   ーブルを介して転送された第２電位のクロック信号およ
   び制御信号を昇圧して前記第１電位のクロック信号およ
   び制御信号に変換する低電圧直列−並列変換回路とを備
   え、前記低電圧直列−並列変換回路から出力される各表
   示色信号およびクロック信号が前記フラットパネルに供
   給されることを特徴とするコンピュータ。
10. 【請求項１０】 本体と、 高解像度表示可能なフラットパネルを有する表示部と；
    前記本体側に設けられ、第１電位を有した１画素ｎビッ
    ト（ｎは２以上の正の整数）のデジタル並列信号であ
    る、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）
    の各表示色信号を生成するディスプレイコントローラで
    あって、各表示色信号を前記第１電位よりも低い第２電
    位のアナログ直列信号に変換するとともに、前記ディス
    プレイコントローラから出力される第１電位のクロック
    信号および制御信号を前記第２電位のクロック信号およ
    び制御信号に変換する低電圧並列−直列変換回路を備え
    たディスプレイコントローラと；前記本体と前記表示部
    とを電気的に接続するケーブルであって、前記低電圧並
    列−直列変換回路で変換された各表示色信号およびクロ
    ック信号をシリアルに転送するケーブルと；前記表示部
    内に設けられ、前記ケーブルを介して転送された第２電
    位のアナログ直列信号である各表示色信号を前記第１電
    位のデジタル並列信号に変換し、前記ケーブルを介して
    転送された第２電位のクロック信号および制御信号を昇
    圧して前記第１電位のクロック信号および制御信号に変
    換する低電圧直列−並列変換回路とを備え、前記低電圧
    直列−並列変換回路から出力される各表示色信号および
    クロック信号が前記フラットパネルに供給されることを
    特徴とするコンピュータ。
11. 【請求項１１】 前記高解像度表示可能なフラットパネ
    ルは８００ドット×６００ライン以上の解像度で表示可
    能なフラットパネルであることを特徴とする請求項９ま
    たは１０に記載のコンピュータ。
12. 【請求項１２】 前記第１電位はＣＭＯＳ／ＴＴＬレベ
    ルであり、前記第２電位は１ボルト未満であることを特
    徴とする請求項９または１０記載のコンピュータ。
13. 【請求項１３】 本体と；高解像度表示可能なフラット
    パネルを有する表示部と；前記本体側に設けられ、第１
    電位を有した１画素ｎビット（ｎは２以上の正の整数）
    のデジタル並列信号であるＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅ
    ｎ）、Ｂ（Ｂｌｕｅ）の各表示色信号を生成するディス
    プレイコントローラと；前記本体側に設けられ、前記デ
    ィスプレイコントローラから出力される各表示色信号を
    偶数番目の表示色信号と奇数番目の表示色信号に振り分
    けて出力するとともに、表示のための制御信号を偶数番
    目の制御信号と奇数番目の制御信号に振り分けて出力
    し、前記ディスプレイコントローラから出力される第１
    電位かつ第１周波数のクロック信号を第１周波数よりも
    低い第１電位かつ第２周波数の第１及び第２クロック信
    号に分周する表示コントロールゲートアレイと；前記本
    体側に設けられ、前記表示コントロールゲートアレイか
    ら出力される偶数番目の各表示色信号を前記第１電位よ
    りも低い第２電位のアナログ直列信号に変換するととも
    に前記表示コントロールゲートアレイから出力される第
    １電位かつ第２周波数の第１クロック信号と第１電位の
    制御信号を前記第２電位かつ第２周波数の第１クロック
    信号と第２電位の制御信号に変換する第１低電圧並列−
    直列変換回路と；前記本体側に設けられ、前記表示コン
    トロールゲートアレイから出力される奇数番目の各表示
    色信号を前記第２電位のアナログ直列信号に変換すると
    ともに、前記コントロールゲートアレイから出力される
    第１電位かつ第２周波数の第２クロック信号と第１電位
    の制御信号を前記第２電位かつ第２周波数の第２クロッ
    ク信号と第２電位の制御信号にそれぞれ変換する第２低
    電圧並列−直列変換回路と；前記本体と前記表示部とを
    電気的に接続するケーブルであって前記第１および第２
    低電圧並列−直列変換回路で変換された各表示色信号お
    よびクロック信号をシリアルに転送するケーブルと；前
    記表示部側に設けられ、前記ケーブルを介して前記第１
    低電圧並列−直列変換回路から出力された第２電位のア
    ナログ直列信号である偶数番目の各表示色信号を前記第
    １電位のデジタル並列信号に変換し、前記第１低電圧並
    列−直列変換回路から出力された第２電位かつ第２周波
    数の第１クロック信号と第２電位の制御信号を前記第１
    電位かつ第２周波数の第１クロック信号と第１電位の制
    御信号に変換する第１低電圧直列−並列変換回路と；前
    記表示装置側に設けられ、前記ケーブルを介して前記第
    ２低電圧並列−直列変換回路から出力された第２電位の
    アナログ直列信号である奇数番目の各表示色信号を前記
    第１電位のデジタル並列信号に変換し、前記第２低電圧
    並列−直列変換回路から出力された第２電位かつ第２周
    波数の第２クロック信号を昇圧して第１電位かつ第２周
    波数の第２クロック信号と、第２電位の制御信号を昇圧
    して第１電位の制御信号に変換する第２低電圧直列−並
    列変換回路とを備え、前記第１および第２低電圧直列−
    並列変換回路から出力される各表示信号およびクロック
    信号が前記フラットパネルに供給されることを特徴とす
    るコンピュータ。
14. 【請求項１４】 本体と；高解像度表示可能なフラット
    パネルを有する表示部と；前記本体側に設けられ、第１
    電位を有した１画素ｎビット（ｎは２以上の正の整数）
    のデジタル並列信号であるＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅ
    ｎ）、Ｂ（Ｂｌｕｅ）の各表示色信号を生成するディス
    プレイコントローラであって、各表示色信号を偶数番目
    の表示色信号と奇数番目の表示色信号に振り分けて出力
    するとともに、表示のための制御信号を偶数番目の制御
    信号と奇数番目の制御信号に振り分けて出力し、前記デ
    ィスプレイコントローラから出力される第１電位かつ第
    １周波数のクロック信号を第１周波数よりも低い第１電
    位かつ第２周波数の第１及び第２クロック信号に分周す
    る表示コントロールゲートアレイと；前記本体側に設け
    られ、前記表示コントロールゲートアレイから出力され
    る偶数番目の各表示色信号を前記第１電位よりも低い第
    ２電位のアナログ直列信号に変換するとともに前記表示
    コントロールゲートアレイから出力される第１電位かつ
    第２周波数の第１クロック信号と第１電位の制御信号を
    前記第２電位かつ第２周波数の第１クロック信号と第２
    電位の制御信号に変換する第１低電圧並列−直列変換回
    路と；前記本体側に設けられ、前記表示コントロールゲ
    ートアレイから出力される奇数番目の各表示色信号を前
    記第２電位のアナログ直列信号に変換するとともに、前
    記コントロールゲートアレイから出力される第１電位か
    つ第２周波数の第２クロック信号と第１電位の制御信号
    を前記第２電位かつ第２周波数の第２クロック信号と第
    ２電位の制御信号に変換する第２低電圧並列−直列変換
    回路とを備えたディスプレイコントローラと；前記本体
    と前記表示部とを電気的に接続するケーブルであって前
    記第１および第２低電圧並列−直列変換回路で変換され
    た各表示色信号およびクロック信号をシリアルに転送す
    るケーブルと；前記表示部内に設けられ、前記ケーブル
    を介して前記第１低電圧並列−直列変換回路から出力さ
    れた第２電位のアナログ直列信号である偶数番目の各表
    示色信号を前記第１電位のデジタル並列信号に変換し、
    前記第１低電圧並列−直列変換回路から出力された第２
    電位かつ第２周波数の第１クロック信号と第２電位の制
    御信号を前記第１電位かつ第２周波数の第１クロック信
    号と第１電位の制御信号に変換する第１低電圧直列−並
    列変換回路と；前記表示装置内に設けられ、前記ケーブ
    ルを介して前記第２低電圧並列−直列変換回路から出力
    された第２電位のアナログ直列信号である奇数番目の各
    表示色信号を前記第１電位のデジタル並列信号に変換
    し、前記第２低電圧並列−直列変換回路から出力された
    第２電位かつ第２周波数の第２クロック信号を昇圧して
    第１電位かつ第２周波数の第２クロック信号と第２電位
    の制御信号を昇圧して第１電位の制御信号に変換する第
    ２低電圧直列−並列変換回路とを備え、前記第１および
    第２低電圧直列−並列変換回路から出力される各表示信
    号およびクロック信号が前記フラットパネルに供給され
    ることを特徴とするコンピュータ。
15. 【請求項１５】 前記高解像度表示可能なフラットパネ
    ルは１０２４ドット×７６８ライン以上の高解像度で表
    示可能なフラットパネルであることを特徴とする請求項
    １３または１４に記載のコンピュータ。
16. 【請求項１６】 前記第１電位はＣＭＯＳ／ＴＴＬレベ
    ルであり、前記第２電位は１ボルト未満であることを特
    徴とする請求項１３または１４に記載のコンピュータ。
17. 【請求項１７】 本体とフラットパネルを有する表示部
    と、前記本体と前記表示部とを電気的に接続するケーブ
    ルとを有するコンピュータにおける表示インターフェー
    ス方法であって、 各々が第１電位を有した１画素ｎビット（ｎは２以上の
    正の整数）のデジタル並列表示色信号および第１電位の
    表示用クロック信号と制御信号を生成し、前記各表示色
    信号を前記第１電位よりも低い第２電位のアナログ直列
    信号に変換するとともに、前記クロック信号および制御
    信号を前記第２電位のクロック信号および制御信号に変
    換して前記ケーブルに出力し、 前記ケーブルを介して送られた第２電位のアナログ直列
    信号である各表示色信号を前記表示部側で前記第１電位
    のデジタル並列信号に変換し、前記第２電位のクロック
    信号および制御信号を昇圧して前記第１電位のクロック
    信号および制御信号に変換し、前記フラットパネルを駆
    動することを特徴とする表示インターフェース方法。
18. 【請求項１８】 前記フラットパネルは８００ドット×
    ６００ライン以上の解像度で表示可能であることを特徴
    とする請求項１７記載の表示信号インターフェース方
    法。
19. 【請求項１９】 前記第１電位はＣＭＯＳ／ＴＴＬレベ
    ルであり、前記第２電位は１ボルト未満であることを特
    徴とする請求項１７記載の表示信号インターフェース方
    式。
20. 【請求項２０】 本体とフラットパネルを有する表示部
    と、前記本体と前記表示部とを電気的に接続するケーブ
    ルとを有するコンピュータにおける表示インターフェー
    ス方法であって、 各々が第１電位を有した１画素ｎビット（ｎは２以上の
    正の整数）のデジタル並列表示信号および第１電位の表
    示用クロック信号と制御信号を生成し、 前記生成された各表示色信号を偶数番目の表示色信号と
    奇数番目の表示色信号に振り分けて出力するとともに、
    制御信号を偶数番目と奇数番目に振り分けて出力し、前
    記第１電位かつ第１周波数のクロック信号を第１周波数
    よりも低い第１電位かつ第２周波数の第１および第２ク
    ロック信号に分周し、 前記偶数番目の各表示色信号および制御信号を前記第１
    電位よりも低い第２電位のアナログ直列信号に変換する
    とともに第１電位かつ第２周波数の第１クロック信号を
    第２電位かつ第２周波数の第１クロック信号に変換し、
    同時に前記奇数番目の各表示色信号および制御信号を前
    記第２電位のアナログ直列信号に変換するとともに前記
    第１電位かつ第２周波数の第２クロック信号を第２電位
    かつ第２周波数の第２クロック信号に変換して前記ケー
    ブルに出力し、 前記ケーブルを介して送られた第２電位のアナログ直列
    信号である偶数番目の表示色信号を前記表示側で前記第
    １電位のデジタル並列信号に変換するとともに制御信号
    を第１電位のデジタル信号に変換し、前記第２電位かつ
    第２周波数の第１クロック信号を昇圧して前記第１電位
    かつ第２周波数の第１クロック信号に変換し、同時に前
    記ケーブルを介して送られた第２電位のアナログ直列信
    号である奇数番目の表示色信号を前記第１電位のデジタ
    ル並列信号に変換するとともに奇数番目の制御信号を第
    １電位のデジタル信号に変換し、前記第２電位かつ第２
    周波数の第２クロック信号を昇圧して前記第１電位かつ
    第２周波数の第２クロック信号に変換し、前記フラット
    パネルを駆動することを特徴とする表示インターフェー
    ス方法。
21. 【請求項２１】 前記フラットパネルは１０２４ドット
    ×７６８ライン以上の解像度で表示可能であることを特
    徴とする請求項２０に記載の表示信号インターフェース
    方法。
22. 【請求項２２】 前記第１電位はＣＭＯＳ／ＴＴＬレベ
    ルであり、前記第２電位は１ボルト未満であることを特
    徴とする請求項２１に記載の表示信号インターフェース
    方式。
23. 【請求項２３】高解像度表示可能な表示装置と、この表
    示装置を駆動するディスプレイコントローラとの間の表
    示信号のインターフェース機構において、前記ディスプ
    レイコントローラから出力されるＲ（Ｒｅｄ）、Ｇ（Ｇ
    ｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表示色信号であって、
    各々が第１の電位を有した複数ビットのデジタル並列信
    号である各表示色信号を前記第１の電位よりも低い第２
    電位のアナログ直列信号に変換し、有効表示データの始
    まりを示す信号と、各々が第１の電位を有した１画面周
    期に相当するフィールドパルスと、１ライン周期に相当
    するラッチパルスとを第１電位よりも低い第２電位のア
    ナログ直列信号に変換し、第１電位のクロック信号を前
    記第２電位のクロック信号に変換する低電圧並列−直列
    変換回路を内蔵したディスプレイコントローラと；前記
    表示装置側に設けられ、前記表示装置を駆動するための
    ゲートアレイであって、前記低電圧並列−直列変換回路
    から出力された第２電位のアナログ直列信号である表示
    色信号を前記第１電位のデジタル並列信号に変換し、前
    記低電圧並列−直列変換回路から出力された第２電位の
    有効表示データの始まりを示す信号と、１画面周期に相
    当するフィールドパルスと、１ライン周期に相当するラ
    ッチパルスを前記第１電位の各信号に変換し、前記低電
    圧並列−直列変換回路から出力された第２電位のクロッ
    ク信号を昇圧して前記第１電位のクロック信号に変換す
    る低電圧直列−並列変換回路を内蔵したゲートアレイと
    を備えたことを特徴とする表示信号インターフェース方
    式。
24. 【請求項２４】 高解像度表示可能な表示装置と、この
    表示装置を駆動するディスプレイコントローラとの間の
    表示信号のインターフェース機構において、 前記ディスプレイコントローラから出力されるＲ（Ｒｅ
    ｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）の各表示色信
    号と、有効表示データの始まりを示す信号と、１画面周
    期に相当するであって各々が第１の電位を有した複数ビ
    ットのデジタル並列信号である各表示色信号を偶数番目
    の表示色信号と奇数番目の表示色信号に振り分けて出力
    するとともに、前記ディスプレコントローラから出力さ
    れる、第１電位かつ第１周波数のクロック信号を第１周
    波数よりも低い、第１電位かつ第２周波数の第１および
    第２のクロック信号に分周する表示コントロールゲート
    アレイと；前記表示コントロールゲートアレイから出力
    される偶数番目の各表示色信号を前記第１電位よりも低
    い第２電位のアナログ直列信号に変換するとともに前記
    表示コントロールゲートアレイから出力される第１電位
    かつ第２周波数の第１クロック信号を前記第１電位より
    も低い第２電位かつ第２周波数の第１クロック信号に変
    換する第１低電圧並列−直列変換回路と；前記コントロ
    ールゲートアレイから出力される奇数番目の各表示色信
    号を前記第１電位よりも低い第２電位のアナログ直列信
    号に変換するとともに、前記表示コントロールゲートア
    レイから出力される第１電位かつ第２周波数の第２クロ
    ック信号を前記第１電位よりも低い第２電位かつ第２周
    波数のクロック信号に変換する第２低電圧並列−直列変
    換回路と；前記表示装置側に設けられ、前記第１低電圧
    並列−直列変換回路から出力された第２電位のアナログ
    直列信号である偶数番目の各表示色信号を前記第１電位
    のデジタル並列信号に変換し、前記第１低電圧並列−直
    列変換回路から出力される第２電位かつ第２周波数の第
    １クロック信号を昇圧して第１電位かつ第２周波数の第
    １クロック信号に変換する第１低電圧直列−並列変換回
    路と；前記表示装置側に設けられ、前記第２低電圧並列
    −直列変換回路から出力された第２電位のアナログ直列
    信号である奇数番目の各表示色信号を前記第１電位のデ
    ジタル並列信号に変換し、前記第２低電圧並列−直列変
    換回路から出力された第２電位かつ第２周波数の第２ク
    ロック信号に変換する第２低電圧直列−並列変換回路と
    を備えたことを特徴とする表示信号インターフェース方
    式。