JPH11119749A - マトリックス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アナログデータ入力によるモノクロ多階調、
カラー多色表示の液晶表示を実現することと、アナログ
入力のＬＣＭを提供すること。 【解決手段】 液晶表示パネルが搭載されたＬＣＭと外
部がアナログインタフェースにより接続され、入力され
た複数の信号レベルを有するアナログデータをデジタル
データに変換するアナログ・デジタル変換回路と、階調
に応じた複数レベルの電圧を発生する電圧発生回路を備
える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置等のマトリ
ックス表示装置にかかり、特にアナログ表示データ入力
で多階調、多色表示を実現する方法に関する。

【０００２】

【従来の技術】従来液晶表示装置は、特開昭６２−１９
５６２８号公報に記載のように、入力表示データを
“１”又は“０”で示すデジタル値に従い、液晶セルを
ＯＮ、ＯＦＦし、白黒表示または８色カラー表示を行な
っており、多階調、多色表示のアナログ入力に関しては
配慮されていなかった。以下図２、図３を用いて従来技
術の問題点の説明をおこなう。

【０００３】図２は従来の液晶表示装置のブロック図
で、１はＸ信号線、Ｙ信号線によって選択されるマトリ
ックス状液晶パネル１７を備えた液晶表示装置（又は液
晶表示モジュールとも言い以下ＬＣＭと略す）、１８は
表示データで表示ＯＮ（白）を“１”、表示ＯＦＦ
（黒）を“０”で表す。３は表示データ１８に同期した
クロックであるラッチクロック、４は、表示１水平分の
表示データ量送出期間を示す水平クロック、５は先頭ラ
イン信号である。１９は電圧発生手段、２０は表示ＯＮ
電圧、２１は表示ＯＦＦ電圧、１３は選択電圧、１４は
非選択電圧で、各電圧は電圧発生手段１９で生成され
る。２２はＸ信号線を駆動するＸ駆動手段で、水平クロ
ック４の立下りエッジでリセットし、ラッチクロック３
により表示データ１８を１水平分取り込み、その取り込
んだデータをデータが“１”に対しては表示ＯＮ電圧２
０、データが０に対しては表示ＯＦＦ電圧２１に変換し
て次の水平クロック４の立下りで出力する。Ｘ１〜Ｘ６
４０は、パネルデータでＸ駆動手段２２の出力電圧であ
る。１６はＹ信号線を駆動するＹ駆動手段、Ｙ１〜Ｙ２
００は走査信号で、Ｙ駆動手段１６は、先頭ライン信号
５を水平クロック４の立下りエッジで取り込み、走査信
号Ｙ１を選択電圧１３とし、それ以後の水平クロック４
の立下りエッジで順次選択電圧１３を走査信号Ｙ２，Ｙ
３…Ｙ２００とシフトしていく。尚、各走査信号は、選
択電圧１３となっているもの以外は非選択電圧１４とな
っている。１７は液晶パネルで、Ｘ駆動手段２２の出力
するＸ信号線駆動電圧であるパネルデータＸ１〜Ｘ６４
０に従い選択電圧１３のレベルとなっている走査信号Ｙ
ｉ上のラインにデータを表示する。

【０００４】図３は、ＬＣＭ１の動作を説明するタイミ
ング図である。

【０００５】図２において、Ｘ駆動手段２２はラッチク
ロック３に同期して表示データ１８を１ライン分順次取
り込み、次の水平クロック４により、その各データの
“１”又は“０”により選択された表示ＯＮ電圧２０、
表示ＯＦＦ電圧をパネルデータＸ１〜Ｘ６４０として出
力する。したがって、図３に示すように、Ｘ駆動手段２
２は、１ライン目のデータを取り込んでいる時は最終ラ
インである２００ライン目のデータによって選択された
電圧を出力し、２ライン目のデータを取り込んでいる時
は、１ライン目のデータによって選択された電圧を出力
する。すなわち、取り込みと出力が１ラインずつずれて
動作する。又この時Ｙ駆動手段１６は、Ｘ駆動手段２２
が出力するラインの走査信号を選択電圧１３とするよう
に、先頭ライン信号５を水平クロック４のタイミングで
取り込み走査信号Ｙ１を選択電圧１３レベルとし、その
後水平クロック４に従い選択電圧１３をシフトしてい
く。液晶パネル１７は、選択電圧１３となっている走査
信号のライン上にパネルデータＸ１〜Ｘ６４０の電圧に
従い、表示ＯＮ電圧２０の時は“白”、表示ＯＦＦ電圧
２１時には“黒”表示を行なう。

【０００６】又カラー表示時には、ライン方向又はドッ
ト方向に、赤、緑、青色の色フィルタを配し、３ドット
で可視情報１ドットとし各々表示ＯＮ，又は表示ＯＦＦ
による加色混合により８色表示を行なっている。

【０００７】

【発明が解決しようとする課題】最近カラー表示や多階
調表示の要求が高まっているが、多色化が進むと、液晶
パネルとパソコン等の情報処理装置間のインタフェース
が問題となって来る。すなわち、例えば４０９６色の表
示を行う場合には、Ｒ，Ｇ，Ｂそれぞれを表わす信号線
が、４ビット分づつ必要になり１２本の信号線が必要と
なる。更に多色化して３２７６８色表示とするとＲ，
Ｇ，Ｂそれぞれ５ビット分の信号線（計１５本）が必要
になる。信号線の数が増えると、表示パネルとパソコン
等との接続が複雑になるとともに不要副射の原因ともな
る。これを防止するには、入力信号ラインをアナログ入
力とすればよい。

【０００８】しかし上記従来技術は、表示ＯＮ、又は表
示ＯＦＦによる表示であり、モノクロ多階調、カラー多
色表示を行なうアナログデータ入力について配慮されて
いなかった。

【０００９】本発明は、アナログデータ入力による多階
調、多色表示の液晶表示を実現することを目的としてお
り、さらに、アナログ入力のＬＣＭを提供することを目
的としている。

【００１０】

【課題を解決するための手段】本発明の液晶表示装置
は、液晶表示パネルが搭載されたＬＣＭと外部がアナロ
グインタフェースにより接続され、入力された複数の信
号レベルを有するアナログデータをデジタルデータに変
換するアナログ・デジタル変換回路と、階調に応じた複
数レベルの電圧を発生する電圧発生回路を備える。

【００１１】更に本発明の液晶表示装置は入力されたシ
リアル信号をパラレルに変換するシリアル・パラレル変
換回路と、パラレル出力を同時にラッチするラッチ手段
を備える。

【００１２】外部とＬＣＭがアナログインタフェースに
より接続されるので、階調数が増加しても入力信号線数
が増加することがない。入力されたアナログデータはア
ナログ・デジタル変換回路によりデジタルデータに変換
され、このデジタルデータに応じた電圧レベルの信号が
電圧発生回路から選択され、液晶パネルに印加される。
これにより多階調表現が可能となる。

【００１３】更にシリアルパラレル変換回路によりシリ
アルデータをパラレルデータに変換し、以後の回路をパ
ラレル動作させることにより回路動作を遅くできる。

【００１４】

【発明の実施の形態】以下、本発明の一実施例を図１、
図４を用いて説明する。本実施例は、モノクロ４階調表
示を例に説明する。

【００１５】図１は、本発明の一実施例のブロック図
で、２は４値の電圧レベルをもつアナログ表示データ、
６はアナログデジタル変換手段、７はデジタル表示デー
タで、アナログデジタル変換手段６は、入力となるアナ
ログ表示データ２をその電圧値により２ビットのデジタ
ル表示データ７に変換する（アナログ表示データ２の４
値の電圧レベルより低い方から、（００），（０，
１），（１，０），（１，１）へ変換）。８は多電圧レ
ベル出力発生回路で、階調に応じた複数のレベルの電圧
を発生する。例えば、本実施例では４階調表示であるの
で、４つのレベルの電圧を発生する。信号線９には階調
０に対応する電圧レベルの信号が出力され、信号線１
０，１１，１２にはそれぞれ階調１，階調２，階調３に
対応する電圧レベルの信号が出力される。１５はＸ駆動
手段で、２ビットのデジタル表示データ７をラッチクロ
ック３で１ライン分順次取り込み、各ドットのデータの
デコード値により信号線９，１０，１１，１２に出力さ
れる４つの階調電圧の１つを選択し、パネルデータＸ１
〜Ｘ６４０として出力する。その他は、図２と同じであ
る。

【００１６】図４はＸ駆動手段の１実施例のブロック図
で、２３はラッチセレクタ、Ｓ１〜Ｓ６４０はセレクト
信号で、ラッチセレクタ２３は、水平クロック３でクリ
アされ、その後のラッチクロック３で、順次セレクト信
号Ｓ１、Ｓ２と順に“ハイ”にしていく。２４はラッチ
回路で、セレクト信号が“ハイ”になっているブロック
（ラッチ１〜ラッチ６４０）でデジタル表示データ７を
ラッチする。２５〜２８は、ラッチ回路２４の各ブロッ
クの出力で２ビットのラッチデータ１〜６４０である。
２９は、水平ラッチ回路で、ラッチデータ１〜６４０を
各々水平ラッチ１〜６４０で水平クロック４に同期して
ラッチする。３０〜３３は水平ラッチ回路２９の各ブロ
ックの出力で各々２ビットの水平データ１〜６４０であ
る。３４はデコーダで、各水平データ１〜６４０を各ブ
ロックのデコーダ（デコーダ１〜６４０）でデコード
（（０，０）を１，（０，１）を１（１，０）を２
（１，１）＝３）する。３５〜３８は、各ブロックのデ
コーダの出力でデコード値１〜６４０である。３９は電
圧セレクタで、デコード値１〜６４０の値（０，０），
（０，１），（１，０），（１，１）に従い、各階調電
圧のうち１つを選択する。

【００１７】図１において、アナログ表示データ２はア
ナログデジタル変換手段６により２ビットのデジタル表
示データに変換され、Ｘ駆動手段１５に入力される。Ｘ
駆動手段１５は、入力されるデジタル表示データ７をラ
ッチクロック３に同期してその時“ハイ”となっている
セレクト信号が入力されている。ラッチ回路２４の１ブ
ロックに取り込む。ラッチセレクタ２３は、ラッチクロ
ック３が入力される毎にセレクト信号の“ハイ”状態を
シフトするため、ラッチ回路２４では、順次送られてく
るデジタル表示データ７をラッチ１，ラッチ２へと順次
取り込むことができる。このようにして、ラッチ回路２
４がデジタル表示データ７を１ライン分、すなわちラッ
チ６４０まで取り込むと、水平クロック４が与えられ、
ラッチセレクタ２３をクリアし、次のラインデータの取
り込みに備えると共にラッチ回路２４へ取り込んだデー
タを水平ラッチ回路２９へ転送しラッチする。水平ラッ
チ回路２９の出力である水平データ１〜６４０はデコー
ダ３４へ入力され、各々デコーダ３４のブロックのデコ
ーダ１〜６４０でデコードされ、デコード値１〜６４０
としてデコーダ３４より出力される。電圧セレクタ３９
では、デコーダ３４の出力であるデコード値１〜６４０
の各値により、各ブロックの電圧セレクタ１〜６４０で
デコード値が“０”の時は階調０電圧９、“１”の時は
階調１電圧１０、“２”の時は階調２電圧“３”の時は
階調３電圧を選択し、各ブロックから出力し、パネルデ
ータＸ１〜Ｘ６４０として液晶パネル１７へ供給され
る。したがって、図１のＬＣＭ１では、Ｙ駆動手段１６
の出力である走査信号の選択電圧１３の電圧レベルとな
っている１ラインの液晶パネル上にＸ駆動手段１５の出
力する４値の電圧が加わることになり４階調表示が実現
する。

【００１８】以上説明した実施例では、４階調表示で説
明したが、入力するアナログ表示データが２N（Ｎは１
以上の整数）レベルを表現する場合、アナログデジタル
変換手段で、Ｎビットデジタル表示データへ変換し、Ｘ
駆動手段の内部回路のデータ幅をＮビットとし、入力す
る電圧を２N種とすることで同様に実現できる。

【００１９】又、カラー表示の場合は液晶パネル１７に
ドット方向に赤、緑、青の色フィルタを配し図５に示す
ように、入力されるアナログ表示データのＲ４０，Ｇ４
１，Ｂ４２各々にアナログデジタル変換手段を設け、各
Ｒ，Ｇ，Ｂアナログデジタル変換手段４３，４４，４５
の出力をカラーＸ駆動手段４６へ与えることで実現でき
る。この時、カラーＸ駆動手段４６は、図４のブロック
を３系列持ち、各々のパネルデータはＲＸ１〜ＲＸ６４
０，ＧＸ１〜ＧＸ６４０，ＢＸ１〜ＢＸ６４０となる。

【００２０】次に第２の実施例として、Ｘ駆動手段がパ
ラレル（Ｍドット）入力の場合について説明する。本実
施例では、Ｍ＝２ドットとして説明する。

【００２１】図６は、Ｘ駆動手段がパラレル入力時の実
施例のブロック図で、４７はシリアルパラレル変換手
段、４８は１ドットデジタルデータ，４９は２ドットデ
ジタルデータで、アナログデジタル変換手段６の出力で
ある２ビットのシリアルなデジタル表示データ７を各々
２ビットの１ビット目デジタルデータ４８、２ドット目
デジタルデータ４９のパラレルデータに変換する。５０
はタイミング補正手段、５１はパラレルクロック、５２
は補正水平クロック、５３は補正先頭ライン信号で、タ
イミング補正手段５０は、ラッチクロック３より、パラ
レルな１ドット目デジタルデータ４８、２ドット目デジ
タルデータに同期したパラレルクロック５０、又、表示
データをパラレル変換することにより生じる位相ずれを
補正するため、水平クロック４、先頭ライン信号５をラ
ッチクロック３で補正し、補正水平クロック５２、補正
先頭ライン信号５３とする。５４はパラレルＸ駆動手段
で、パラレルな２ビットの表示データをパラレルクロッ
ク５１で順次取り込む。図７はシリアルパラレル変換手
段の動作を示すタイミング図で図８はパラレルＸ駆動手
段５４の入力部のブロック図で、５１はパラレルラッチ
セレクトで、補正水平クロック５２でクリアされ、その
後、パラレルクロック５１で順次セレクト信号Ｓ１，Ｓ
２…Ｓ３２０と“ハイ”にしていく。５２はパラレルラ
ッチ回路で、セレクト信号Ｓ１〜Ｓ３２０のうち“ハ
イ”となっているブロックで１ドット目デジタル４７、
２ドット目デジタルデータ４８を同時にパラレルクロッ
ク５１のタイミングでラッチする。その他の符号は、図
４と同じである。

【００２２】図６において、４値の電圧レベルをもつア
ナログ表示データ２はアナログデジタル変換手段６によ
って２ビットのデジタル表示データ７に変換され、この
デジタル表示データ７は、シリアルパラレル変換手段４
７により図７に示すように２ドットのパラレルデータに
変換され、パラレルロック５に同期した１ドット目デジ
タルデータ４８、２ドット目デジタルデータとなる。こ
の時シリアルパラレル変換手段４７により、そのデータ
出力は入力位相と比較すると図７に示すようにラッチク
ロック３が２クロック分遅れたことになる。その遅れを
補正するため、タイミング補正手段５０により水平クロ
ック４、先頭ライン信号５も同様にラッチクロック３を
２クロック分遅らせ、補正水平クロック５２、補正先頭
タイミング信号５３として、Ｘ駆動手段５４、Ｙ駆動手
段１６に与えられる。Ｘ駆動手段５４は、図８に示すよ
うに、パラレルセレクト５４の出力が“ハイ”となり示
しているパラレルラッチ回路５５の１ブロックに、１ド
ット目デジタルデータ４８、２ドット目デジタルデータ
４９をパラレルクロック５１に同期して取り込む。

【００２３】パラレルラッチセレクト５１は、補正水平
クロック５２でクリアされ、その後パラレルクロック５
１により順次セレクト信号Ｓ１，Ｓ２…Ｓ３２０と“ハ
イ”にしていくため、パラレルラッチ回路５２も同様
に、ラッチ１，ラッチ２，…ラッチ３２０と順にデータ
をラッチし、１ライン分のデータをラッチすることにな
る。パラレルラッチ回路５５の各ブロックの出力は、補
正水平クロック５２で、水平ラッチ回路２９にラッチさ
れ、その後は、図４と同じ動作をし、パラレルデータＸ
１〜Ｘ６４０となる。以上説明したように、シリアルパ
ラレル変換手段４７を設け、Ｘ駆動手段の入力部を２ド
ット同時にラッチするようにし、さらにパラレル変換に
より生じる位相遅れを補正するタイミング補正手段を設
けることにより、Ｘ駆動手段の入力を２ドットとするこ
とができる。これによりアナログ／デジタル変換手段６
以後の回路の動作速度を低くすることができる。

【００２４】本実施例では、Ｘ駆動手段の入力を２ビッ
ト，２ドットとして説明したが、Ｎ（Ｎは１以上の整
数）ビット、Ｍ（Ｍは２以上の整数）ドットも同様に実
施できる。

【００２５】又、図９に示すように、カラー表示の場合
も図５に対してＲシリアルパラレル変換手段５６、Ｇシ
リアルパラレル変換手段５７、Ｂシリアルパラレル変換
手段５８を設け、カラーパラレルＸ駆動手段５９は、図
８のＸ駆動手段の入力部を３系列持つ構成とすることで
実現できる。

【００２６】以上の説明では、液晶表示装置を実施例と
して説明したが、プラズマディスプレイ、ＥＬ等のマト
リックス表示装置でもよい。

【００２７】

【発明の効果】本発明によれば、アナログデータ入力
で、多階調，多色表示のＬＣＭを実現でき、ＬＣＭの入
力線数を少なくできる。又、データビット数を少なく
し、アナログ化すことにより、発生するノイズを少なく
できる効果がある。

【００２８】又、Ｘ駆動手段をパラレル駆動も可能で、
動作速度を低くできる効果がある。

【００２９】又、Ｘ駆動手段の出力を、Ｎビットのデコ
ード値による電圧セレクト方式としたため、バラツキの
少ない各階調電圧とすることが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例のＬＣＭのブロック図。

【図２】従来のＬＣＭのブロック図。

【図３】図２のＬＣＭの動作を示すタイミング図。

【図４】Ｘ駆動手段の１実施例のブロック図。

【図５】カラー表示の場合の第１の実施例のブロック
図。

【図６】本発明の第２の実施例のＬＣＭのデータ系のブ
ロック図。

【図７】シリアルパラレル変換手段の動作を示すタイミ
ング図。

【図８】パラレルＸ駆動手段５４の入力部のブロック
図。

【図９】カラー表示の場合の第２の実施例のデータ系の
ブロック図。

【符号の説明】

１…ＬＣＭ、２…アナログ表示データ、３…ラッチクロ
ック、４…水平クロック、５…先頭ライン信号、６…ア
ナログデジタル変換手段、７…デジタル表示データ、８
…多出力電圧発生手段、９…階調０電圧、１０…階調１
電圧、１１…階調２電圧、１２…階調３電圧、１５…Ｘ
駆動手段、Ｘ１〜Ｘ６４０…パネルデータ、１７…液晶
パネル、２３…ラッチセレクタ、２４…ラッチ回路、
２９…水平ラッチ回路、３４…デコーダ、３９…電圧
セレクタ、４３…Ｒアナログデジタル変換手段、４４…
Ｇアナログデジタル変換手段、４５…Ｂアナログデジタ
ル変換手段、４６…カラーＸ駆動手段、４７…シリアル
パラレル変換手段、４８…１ドット目デジタルデータ、
４９…２ドット目デジタルデータ、５０…タイミング補
正手段、５１…パラレルクロック、５２…補正水平クロ
ック、５３…補正先頭ライン信号、５４…パラレルＸ駆
動手段、５４…パラレルラッチセレクト、５５…パラレ
ルラッチ回路、５６…Ｒシリアルパラレル変換手段、５
７…Ｇシリアルパラレル変換手段、５８…Ｂシリアルパ
ラレル変換手段、５９…カラーパラレルＸ駆動手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 二見 利男 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内 (72)発明者 衣川 清重 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 Ｘ信号線を有するマトリックス表示パネ
   ルと、 アナログ表示データをデジタル表示データに変換するア
   ナログデジタル変換回路と、 異なる電圧レベルの電圧信号を生成する多電圧レベル出
   力発生回路と、 前記多電圧レベル出力発生回路の出力する電圧信号から
   前記アナログデジタル変換回路によって変換されたデジ
   タル表示データの示す階調に対応した電圧信号を選択し
   て前記Ｘ信号線に供給するＸ駆動回路と、を有すること
   を特徴とするマトリックス表示装置。
2. 【請求項２】 Ｘ信号線を有するマトリックス表示パネ
   ルと、 シリアルなアナログ表示データをデジタル表示データに
   変換するアナログデジタル変換回路と、 前記アナログデジタル変換回路によって変換されたシリ
   アルなデジタル表示データをパラレルなデジタル表示デ
   ータに変換するシリアルパラレル変換回路と、 前記アナログデジタル変換回路によって変換されたデジ
   タル表示データの示す階調に対応した電圧信号を各々生
   成する多電圧レベル出力発生回路と、 前記各々の電圧信号から前記パラレルなデジタル表示デ
   ータに対応する電圧信号を選択して前記Ｘ信号線に供給
   するＸ駆動回路と、を有することを特徴とするマトリッ
   クス表示装置。
3. 【請求項３】 請求項２記載のマトリックス表示装置に
   おいて、 ラッチクロックに従って補正された表示１水平分の表示
   データ量送出期間を示す水平クロック信号及びラッチク
   ロックに従って補正された表示データの先頭ラインを示
   す先頭ライン信号に基づいて、前記シリアルなデジタル
   表示データと該シリアルなデジタル表示データを前記シ
   リアルパラレル変換回路によって変換した前記パラレル
   なデジタル表示データとの間に生ずる位相誤差を補正す
   るタイミング補正回路を有することを特徴とするマトリ
   ックス表示装置。