JP2003302955A - フレームレート制御方法及びそのための液晶表示装置 - Google Patents

フレームレート制御方法及びそのための液晶表示装置

Info

Publication number
JP2003302955A
JP2003302955A JP2003098589A JP2003098589A JP2003302955A JP 2003302955 A JP2003302955 A JP 2003302955A JP 2003098589 A JP2003098589 A JP 2003098589A JP 2003098589 A JP2003098589 A JP 2003098589A JP 2003302955 A JP2003302955 A JP 2003302955A
Authority
JP
Japan
Prior art keywords
bits
data
frame
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003098589A
Other languages
English (en)
Other versions
JP4772276B2 (ja
Inventor
Seung-Woo Lee
昇 祐 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003302955A publication Critical patent/JP2003302955A/ja
Application granted granted Critical
Publication of JP4772276B2 publication Critical patent/JP4772276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Abstract

(57)【要約】 【課題】 表現可能な全階調の中で上位階調のガンマ歪
曲が除去できる第１のフレームレート制御方法、ＲＧＢ
データの入力ビット数で表現できる色数を全て表示でき
る第２のフレームレート制御方法、第１及び第２のフレ
ームレート制御方法が適用できる液晶表示装置を提供す
る。 【解決手段】 フレームレート制御方法は、液晶表示装
置外部のグラフィックソースからｎビットのＲＧＢデー
タを受信する第１段階と、ＲＧＢデータが示す階調値を
利用してｅビットにＲＧＢデータを拡張する第２段階
と、拡張されたＲＧＢデータの下位ｄビットを抽出し
て、連続する２ｄ個のフレーム内に拡張されたＲＧＢデ
ータの下位ｄビットによって拡張ＲＧＢデータの下位ｄ
ビットを除いた（ｅ−ｄ）ビットが示す階調とその直上
位階調の発生頻度が調整されるようにフレームデータを
変換させる第３段階とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフレームレート制御
（FRC:frame rate control）のための液晶表示装置及び
その駆動方法に関し、さらに詳しくはグラフィックソー
スから入力されるＲＧＢデータ（ＲＧＢ各色の画素デー
タを言う）の構成ビット数より少いビット処理能力しか
持たないＲＧＢデータ伝送系を使用する場合にも最高階
調値近辺での色再現性低下を防止できる液晶表示装置及
びその駆動方法に関する。
【０００２】
【従来の技術】最近、パソコン（personal computer）
やテレビなどの軽量化及び薄形化によって表示装置分野
にも軽量化及び薄形化が要求されており、このような要
求を充足させるために陰極線管（CRT:cathode-ray tub
e）の代りに液晶表示装置（LCD:liquid crystal displa
y）のようなフラットパネル表示装置（flat panel disp
lay）が開発されて様々な分野において実用化されてい
る。液晶表示装置では二枚の基板の間に注入されている
異方性誘電率を有する液晶物質に電界が印加され、この
電界の強さを調節することによって基板を透過する光の
量が制御されて所望の画像（image）に対する表示が行
われる。
【０００３】このような液晶表示装置には外部のグラフ
ィックソース（graphic source）からレッド（red：
赤）、グリーン（green：緑）、ブルー（blue：青）の
各ｎビットＲＧＢデータが入力される。前記ＲＧＢデー
タは液晶表示装置のＲＧＢデータ伝送系、特にタイミン
グ制御部でデータフォーマットを変換した後、駆動ＩＣ
（integrated circuit）でＲＧＢデータに相当するアナ
ログ階調電圧（gray voltage）が選択され、前記選択さ
れた階調電圧を液晶パネルに伝送し、各画素に印加する
ことによって表示動作が行われる。
【０００４】一般に、前記グラフィックソースからタイ
ミング制御部に入力されるＲＧＢデータの構成ビット数
と前記駆動ＩＣで処理可能なビット数とは同一である。
現在、市場に発表されている液晶表示装置ではｎ=８ビ
ットの製品が普通である。しかし、８ビットのＲＧＢデ
ータを処理できる駆動ＩＣが高価であるため、それより
少いビット処理能力しか持っていない駆動ＩＣを用い
て、下位ビットを切り捨てるような液晶表示装置を設計
することができれば、製品の原価を低くできる可能性が
ある。この場合、切り捨てた下位ビットが表現していた
微細な階調は、複数フレームの当該画素データを1群と
して、群の中の少なくとも1個のフレームの画素階調
を、少なくとも駆動ＩＣが取り扱える最小階調段階だけ
変化させて、フレーム群の平均画素階調を入力画素デー
タの平均階調に近づける技術である。
【０００５】このような技術的必要に応じて提案された
方法がフレームレート制御（FRC:frame rate control）
である。前記フレームレート制御はタイミング制御部に
適用されることの多い技術であり、入力されたｎビット
構成のＲＧＢデータの中から駆動ＩＣで処理可能なビッ
ト数である（ｎ−ｄ）ビットだけを取り出して表示でき
るようにフレームデータを再構成する技術である。ここ
で、ｄは切り捨てビット数を示す整数であり、入力ＲＧ
Ｂデータの最下位所定ビット数を示す。前記フレームレ
ート制御方法によると、連続する２d個（‘２のｄ乗
個’と記すこともある）のフレーム内に、各フレームで
ＲＧＢデータの下位ｄビットを利用してＲＧＢデータの
（ｎ−ｄ）ビットが示す階調値‘Ａ’（以下、"Ａ"とす
る）とその直上位階調である‘Ａ+１’のフレーム別発
生頻度が調整されるようにフレームデータを変換する。
これとともに、フレーム内の所定の画素単位、例えば、
４×２の画素単位でも前記二つの階調‘Ａ’と‘Ａ+
１’のフレーム別発生頻度が空間的に調整されるように
配置することによって、時間的及び空間的に画面表示を
平均した時、ｎビットのＲＧＢデータによって表示が行
われたように認識されることがある。つまり、階調
‘Ａ’と‘Ａ+１’の間で２d個の微差階調を追加的に表
示することができ、これは（ｎ−ｄ）ビットのＲＧＢデ
ータにｄビットを追加してｎビットＲＧＢデータによっ
て表示することと同一な動作といえる。
【０００６】図１にはｎが８であり、ｄが２の場合のフ
レームレート制御を説明する図表が示されている。この
場合、１群のフレーム数は、２の２乗＝４（フレーム）
である。図１には、近接した８画素のバランスを考慮し
ながら、同じ入力画面が４フレーム続いたと仮定した時
の微差階調の表現例を示している。これは、４フレーム
期間中の下位２ビットの状態によって、４×２画素ブロ
ックでの各画素の表示状態が示されている。前記画素ブ
ロックのうち、斜線のある画素はＲＧＢデータの上位６
ビットが示す階調値を再現表示し、斜線のない画素は前
記６ビットが示す階調値に‘１’を足した値、つまり、
その直上位階調の値を再現表示している。４×２画素ブ
ロックの上方に記した‘ｏ’は‘ｏｄｄ’の略語であっ
て、奇数番目列（column）を示し、‘ｅ’は‘ｅｖｅ
ｎ’の略語で偶数番目列を示す。
【０００７】図１によれば、下位２ビットの４種類の状
態は各々二つの階調値‘Ａ’と‘Ａ+１’の間の４種類
の階調値を示し、‘００’は‘Ａ’、‘０１’は‘Ａ+
１/４’、‘１０’は‘Ａ+２/４’、‘１１’は‘Ａ+３
/４’の階調値を各々示す。下位２ビットが‘１１’で
ある場合について例を挙げて説明する。まず、空間的な
観点から見る時、下位２ビットが‘１１’であれば、８
個の画素を有する４×２画素ブロックでは階調値‘Ａ+
１’が常に６個の画素で発生するようにデータが構成さ
れている。また、時間的な観点から見る時、下位２ビッ
トが‘１１’であれば、例えば、‘ｏ’列‘１’行の画
素では階調値‘Ａ+１’が４フレーム内に３回発生する
ようにデータが構成されている。したがって、時間的及
び空間的に平均すれば、４×２画素ブロックでは下位２
ビットが‘１１’である場合に、階調‘Ａ’に‘３/
４’を足した階調が平均的に表示されたように認識する
ことができる。
【０００８】図２に、図１のフレームレート制御が適用
される時の階調（gray）に対する透過率（transmittanc
e）の関係を示す。階調に対する透過率の曲線を通常ガ
ンマ曲線と呼ぶ。しかし、前記従来のフレームレート制
御方法では、図２に拡大して示したように、上位４つの
階調でガンマの歪曲が存在し、これによって表示可能な
色の数が減少する問題点がある。より詳細に説明すれ
ば、入力ＲＧＢデータが８ビットでありながら出力デー
タが６ビットに圧縮される場合、表示すべき全体階調数
は２ 8=２５６個である。しかし、上位６ビットを利用し
てフレームレート制御をするので上位４つの階調ではＲ
ＧＢデータの上位６ビットが‘１１１１１１＝６３’に
なる。つまり、最高階調値が４＊６３＝２５２で飽和
し、どの画素も、どの時点も、前記の‘Ａ＋１’を実現
できない。フレームレート制御では任意の階調‘Ａ’と
その上位階調‘Ａ＋１’の発生頻度を調節してＲＧＢデ
ータが拡張されているように表現されるが、上記の場合
には‘１１１１１１’の上位階調を実現できない。従っ
てフレームレート制御を適用することができず、表示す
べき全体階調数のうち、上位４つの階調（２５２、２５
３、２５４、２５５）は、共通の透過率を生じるように
予め設定せざるを得ない。この結果、最上位３階調が失
われて図２のようになる。これが上位階調でガンマ歪曲
を起こす原因である。また、各原色の色Ｒ、Ｇ、Ｂが２
５３個の階調を表現するので、ＲＧＢ合成によって表現
できる全体色の数は２５３×２５３×２５３=１６，１
９４，２７７であり、これは理想的に表現可能な色の数
２５６×２５６×２５６=１６，７７７，２１６より６
０万余個足りない。このような現象は最高階調値近辺で
の色再現性低下をもたらすので、好ましくないものであ
る。
【０００９】一方、フレームレート制御が適用される液
晶表示装置では画質劣化という問題点がある。たとえ
ば、表示画面の下側は黒であり、上側は赤、緑、青、白
の各々の最大明るさが出るように階調レベルを垂直に配
置した画面を構成する場合、４個の階調間隔で横線が表
示される現象が発生する。このような画質劣化現象は、
前記フレームレート制御と共に、１フレーム単位に液晶
印加極性を反転させる反転駆動方法が同時に適用される
ために起こる。
【００１０】
【発明が解決しようとする課題】本発明は以上のような
技術的背景から行われたものであって、表現可能な全階
調の中で上位階調のガンマ歪曲が除去できる第１のフレ
ームレート制御方法を提供することに第１目的がある。
本発明の第２目的は、ＲＧＢデータの所定数の下位ビッ
トを拡張した後、これを利用してフレームを再構成する
ことによって、ＲＧＢデータの入力ビット数で表現でき
る色数を全て表示できる第２のフレームレート制御方法
を提供することにある。
【００１１】本発明の第３目的は、画素のパターンを時
間的及び空間的に適切に配置することにより、画質劣化
及びフリッカーを減少させることができる第３のフレー
ムレート制御方法を提供することにある。本発明の第４
目的は、前記第１及び第２のフレームレート制御方法が
適用できる液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明によるフレームレート制御方法は、グラフィッ
クソースからそれぞれ２進ｎビットの階調値で構成され
るＲＧＢデータを受信する第１段階と、前記ＲＧＢデー
タａ階調値から‘（２のｄ乗）−１’を減算し、最下位
から所定数の階調データが同一輝度を表示するようにＲ
ＧＢデータを変換する第２段階と、上位（ｎ−ｄ）ビッ
トが示す階調データとその直上位階調データの発生頻度
が調整されるようにフレームデータを変換する第３段階
とを含む。
【００１３】前記目的を達成するための本発明によるフ
レームレート制御方法は、液晶表示装置外部のグラフィ
ックソースからそれぞれ２進ｎビットの階調値で構成さ
れるＲＧＢデータを受信する第１段階と、前記ＲＧＢデ
ータの各階調値を利用してｅビットに拡張されたＲＧＢ
データを算出する第２段階と、前記拡張されたＲＧＢデ
ータの下位ｄビットを抽出して、連続する２d個のフレ
ーム期間中、前記抽出されたＲＧＢデータの下位ｄビッ
トによって前記ＲＧＢデータの下位ｄビットを除いた上
位（ｅ−ｄ）ビットが示す階調データとその直上位階調
データの発生頻度が調整されるようにフレームデータを
変換させる第３段階とを含み、前記第１乃至第３段階は
所定数の単位画素ブロックに対して遂行され、各単位画
素ブロックでは前記拡張されたＲＧＢデータの下位ｄビ
ットを除いた上位（ｅ−ｄ）ビットが示す階調データと
その直上位階調データの発生頻度が空間的に調整される
ように配置されることを特徴とする。
【００１４】前記本発明によるフレームレート制御方法
では、液晶表示装置のタイミング制御部に入力されるｎ
ビットのＲＧＢデータをｅビットに拡張した後、これを
利用してフレームレート制御を行うことにより、フレー
ムレート制御をすることによって発生する表現可能な色
数の減少を防止することができる。前記説明された本発
明の目的、技術的構成及びその効果は次の実施例に関す
る説明を通じてより明白になる。
【００１５】
【発明の実施の形態】以下、添付した図面を参照して本
発明の好ましい実施例を詳細に説明する。図３には本発
明による液晶表示装置の概略的な構成が示されている。
図３に示されているように、本発明による液晶表示装置
は液晶パネル１、ゲート駆動部２、ソース駆動部３、電
圧発生部４及びタイミング制御部５からなる。前記液晶
パネル１は互いに交差する複数のゲートライン及びデー
タラインと、各ゲートラインとデータラインが交差する
領域に形成された画素で構成され、ゲートラインが順次
に走査（scanning）されるたびにアナログ階調電圧がデ
ータラインを経て対応する画素に印加される。前記タイ
ミング制御部５には外部のグラフィックソース（graphi
c source）からＲＧＢデータ、フレームの時点を示すデ
ータイネーブル信号（DE）、同期信号（SYNC）、及びク
ロック信号（CLK）が入力される。前記ＲＧＢデータは
タイミング制御部５のデータ処理ブロック５１によって
フレームレート制御とＲＧＢデータのタイミング再分配
などのデータ処理が行われた後、ソース駆動部３に伝送
される。また、前記タイミング制御部５の制御信号生成
ブロック５２は、前記データイネーブル信号（DE）、同
期信号（SYNC）及びクロック信号（CLK）を利用して表
示動作を制御するための多様な制御信号を生成し各構成
要素に伝送する。前記電圧発生部４はゲートラインを走
査するためのゲートオン／オフ電圧を生成して前記ゲー
ト駆動部２に出力すると同時に、画素印加電圧であるア
ナログ階調電圧を生成して前記ソース駆動部３に出力す
る。前記ソース駆動部３ではタイミング制御部５から伝
送されたＲＧＢデータによってそれに適したアナログ階
調電圧を選択して前記液晶パネル１に印加する。
【００１６】次に、前記のように構成される液晶表示装
置のタイミング制御部に適用される第１及び第２のフレ
ームレート制御方法について説明する。図４には第１の
フレームレート制御方法を説明するための図表を示す。
本発明による第１のフレームレート制御方法は、従来の
フレームレート制御を適用する時、図２のガンマ曲線を
下方にシフトさせて、所定数の最下位階調に対して同一
な輝度を適用することによって最上位階調でのガンマ歪
曲補正のための余地を作る。言い換えれば、任意のｎビ
ットＲＧＢデータの下位ｄビット削除圧縮するフレーム
レート制御が行われる時、前記第１のフレームレート制
御方法では、表現可能な２n個の階調の中で最上位所定
数の階調（高輝度部分）に対して同一の輝度を適用する
のではなく、最下位所定数の階調（低輝度部分）に対し
て同一の輝度を適用する。つまり、上位階調では輝度が
高くガンマ曲線の歪曲が容易に視認されるので、この領
域のガンマ歪を正し、輝度が低くガンマ曲線の歪曲を認
めにくい最下位階調に対しては同一輝度を適用する。こ
れにより、全体としてのガンマ曲線歪曲が従来に比べて
視覚的かつ相対的に低減できる。このような方法はｓＲ
ＧＢ支援モニターに特に有利である。
【００１７】図４の図表は、８ビット入力ＲＧＢデータ
による０乃至２５５の階調に対する輝度状況を示し、左
半分は従来の方法、右は本発明の第１方法のデータであ
る。備考欄の黒三角は輝度表示が正常であることを示
す。右側、本発明のデータでは、各画素毎に入力データか
ら‘３’を差し引いて負値を‘０’に変換する。つま
り、最下位４つの階調を‘０’に変換し、残りの階調で
は全体的に正常な輝度となるように変換したデータが示
されている。本発明の方法では同じ画面が４フレーム続
くと仮定して、次に、連続する４つのフレームに‘Ａ＋
１’階調を分配する方法を決定する。つまり、変換され
たデータの下位２ビットを利用して上位６ビットが示す
階調とその直上位階調（上位６ビットが示す階調に
‘１’を加えた値、つまり、２５６階調のグレーでは
‘４’を加えた値）の発生頻度を調整するようにＲＧＢ
データを変換させる。前記発生頻度の調整は従来のフレ
ームレート制御方法と同様に行なわれる。ここで、下位
４つの階調に対しては同一の輝度が現れるようにするた
めに、下位４つの各階調に対しては‘００００００’で
だけ４つのフレームを構成する。
【００１８】図５には前記第１のフレームレート制御方
法が適用される時のグレー（gray）に対する透過率の関
係がグラフに示されている。前記図５に示されているよ
うに、上位階調でのガンマ歪曲が除去されており、下位
階調でのガンマ歪曲は許容できる程度になる。しかし、
このような第１のフレームレート制御方法においても、
下位階調でのガンマ歪曲は存在し、これは表現可能な色
数の減少につながる。本発明による第２のフレームレー
ト制御方法は表現可能な色数の増加をその目的とする。
【００１９】図６には本発明による第２のフレームレー
ト制御方法を説明するための図表が示されている。本発
明による第２のフレームレート制御方法はｎビットのＲ
ＧＢデータをｅビットデータに拡張して、下位ｄビット
によってＲＧＢデータを変換させる方法である。例え
ば、ｎ＝８ビットのＲＧＢデータが液晶表示装置のタイ
ミング制御部に入力される場合、ｅ＝９ビットにデータ
を拡張して、下位３ビットによってＲＧＢフレームデー
タを変換させる。ここで、８ビットＲＧＢデータで構成
される１フレームは６ビットＲＧＢデータによって２d
フレーム内の平均階調データで表現される。空間的には
４×２画素ブロックを使用する。現在の技術状況では前
記ｎが８ビットである場合が一般的であるが、１０ビッ
ト、１２ビットまたはそれ以上に拡張でき、前記ｄは３
以上の整数、前記ｅは（ｎ+１）以上の整数である。
【００２０】まず、図７のフローチャートを参照して本
発明による第２のフレームレート制御方法の全体的な処
理流れを説明する。動作が始まると（S1）、外部のグラ
フィックソースから液晶表示装置のタイミング制御部に
ｎビットのＲＧＢデータが入力される（S2）。次に、前
記ＲＧＢデータが示す階調値を利用した所定の数式によ
って拡張データが算出される（S3）。前記拡張データ算
出のための数式については後記する。その後、前記拡張
されたｅビットの下位ｄビットデータを利用して上位
（ｅ−ｄ）ビットデータを変換させて出力する（S4）。
より具体的には、前記拡張されたＲＧＢデータの下位ｄ
ビットが抽出されて、連続する２d個のフレーム内に、
前記抽出されたＲＧＢデータの下位ｄビットによって前
記ＲＧＢデータの下位ｄビットを除いた（ｅ−ｄ）ビッ
トが示す階調とその直上位階調の発生頻度が調整される
ようにフレームデータが変換される。この時、前記過程
が行われる各フレームの単位画素ブロックは４×２であ
る。各単位画素ブロックでは前記拡張されたＲＧＢデー
タの下位ｄビットを除いた（ｅ−ｄ）ビットが示す階調
とその直上位階調の発生頻度が空間的に調整されるよう
に配置される。
【００２１】このような過程によってフレームデータの
生成が終了し（S5）、前記 S2乃至S4段階の過程は入力
される全てのフレームのＲＧＢデータに対して行われ
る。図６の図表はｎが８ビット、ｄが３ビット、ｅが９
ビットである時の第２のフレームレート制御方法を説明
する。前記図６に示すように、ｄビット、つまり、拡張
されたＲＧＢデータの下位３ビットによって連続する２
d個のフレーム内にフレームレート制御が行われる。図
６で斜線で表示した画素はＲＧＢデータの（ｅ−ｄ）ビ
ット、つまり、上位６ビットが示す階調を表示し、斜線
で表示されていない画素はＲＧＢデータの（ｅ−ｄ）ビ
ットが示す階調の直上位階調を表示する。つまり、（ｅ
−ｄ）ビットが示す階調を‘Ａ‘とする時、斜線で表示
されていない画素が表示する階調は‘Ａ+１’である。
【００２２】図６で、下位３ビットは階調‘Ａ’以上
‘Ａ+１’未満の２d個の階調、つまり、２3個の階調を
示し、より具体的に、‘０００’は‘Ａ+０/８’、‘０
０１’は‘Ａ+１/８’、‘０１０’は‘Ａ+２/８’、
‘０１１’は‘Ａ+３/８’、‘１００’は‘Ａ+４/
８’、‘１０１’は‘Ａ+５/８’、‘１１０’は‘Ａ+
６/８’、‘１１１’は‘Ａ+７/８’を各々示す。前記
下位３ビットの状態によって、６ビットで表現できる階
調‘Ａ’と‘Ａ+１’の発生頻度を調整することによっ
て、８フレーム間の表示を時間的に平均すれば前記のよ
うに‘Ａ’と‘Ａ+１’の間の８段階の階調が表現でき
るようにしたことに本発明の特徴がある。
【００２３】より具体的に、下位３ビットの中で最下位
ビットが‘０’である場合には、残り２ビットで従来の
フレームレート制御と同様に８フレームを再構成する。
下位３ビットの中で最下位ビットが‘１’である場合に
は、最初の４フレーム内には残り２ビットで従来のフレ
ームレート制御と同様の４フレームを再構成し、その次
の４フレーム内には残り２ビットに‘１’を足して従来
のフレームレート制御と同様の４フレームを再構成す
る。例えば、下位３ビットの情報が‘１０１’であると
仮定する。最初４フレームは既存のフレームレート制御
と同様にフレームを再構成し、この時には‘１０’の２
ビット情報を利用する。その次の４フレーム間には‘１
０１’の下位ビットが‘１’であるので‘１０’に
‘１’を足した値、つまり、‘１１’を利用して従来の
フレームレート制御と同様にフレームを再構成する。も
し、下位３ビットの中で最下位ビットが‘０’であれば
既存のフレームレート制御と同様にフレーム再構成が行
われる。
【００２４】次に、ｎが８であり、ｅが９である時、前
記第２のフレームレート制御方法で拡張ビットを算出す
る過程について説明する。まず、次の数式１は８ビット
のＲＧＢデータを９ビットに拡張するためのものであ
る。
【００２５】
【数６】 前記数式１でＧは入力される８ビットＲＧＢデータが示
す１０進数で表現された階調値であり、"（）四捨五入"
は括弧内の数の小数点以下を四捨五入するという意味で
ある。入力ＲＧＢデータに対して前記数式１を適用すれ
ば、計算結果の整数部として９ビットで示される数が算
出される。このように算出された９ビットデータは先に
説明した第２のフレームレート制御方法に利用される。
前記数式１で、２５５で割り算する過程は、ハードウェ
ア・ロジックで実現する場合に計算量を増加させる問題
があるが、逆数をかける方法で実現したり、ロジック内
部にルックアップテーブル（look-up table）を備える
ことによって簡単に解決できる。もし若干の誤差を許せ
ば、分母＝256、分子=64として（２Ｇ）で近似でき、現
実の操作はレジスターで1ビットだけシフトするだけで
よいが、これでは高輝度部の飽和現象が残るから、（２
Ｇ−６）で計算する方がよい。また、分母=256、分子=6
3つまり（63Ｇ／32）としてもよい。要は、９ビットの
データを使って、高輝度部に飽和現象や跳躍現象がな
く、低輝度部の飽和現象が最小（または所定段階）にな
るような、カーブがなだらかで輝度反転が無く、計算時
間の短い変換法を見出せばよいことである。
【００２６】次に、８ビットのＲＧＢデータを９ビット
に拡張するための数式２を説明する。
【００２７】
【数７】 前記数式でＧHi-FRCは９ビットに変換されたデータであ
る。前記数式１には割算演算が含まれているので、実現
するのには計算量が多い。数式をロジックで実現する
時、８の倍数で割ることが便利なので、数式２を適用す
ることができる。前記数式２によれば、入力されるＲＧ
Ｂデータの階調値が２５５であれば、ＧHi -FRCは、５０
４=６３×８となるため、上位６ビットが"６３（十進
数）"であり、下位３ビットが'０００'の値となる。こ
の階調値２５５が、６ビットドライバーＩＣで出力でき
る最大の入力値となる。その他の階調では入力ＲＧＢデ
ータに６３だけをかけて、その結果を５ビットだけ下位
ビットだけ方向にシフトすれば容易に得られる。図８ａ
乃至図８ｃのグラフには前記数式２を適用した場合の階
調に対する輝度曲線と理想的な輝度曲線が比較して示さ
れている。
【００２８】図８ａには全体階調と輝度との関係に対し
て数式２を適用した場合（６３*Ｇ/３２）と理想的な場
合（Ideal）が示されており、図８ｂには上位階調に対
して前記二つの場合が示されており、図８ｃには下位階
調に対して前記二つの場合が示されている。前記図８ａ
乃至図８ｃのグラフを見てみると、上位階調で理想的な
場合と多少の差があるが、その他の階調ではほとんど理
想的な場合に近接することが分かる。次に、８ビットの
ＲＧＢデータを９ビットに拡張するための数式３を説明
する。
【００２９】
【数８】 前記数式３は割算演算が含まれていない簡単な数式であ
る。図９ａには全体階調と輝度との関係に対して数式３
を適用した場合（２Ｇ−６）と理想的な場合（Ideal）
が示されており、図９ｂには上位階調に対して前記二つ
の場合が示されており、図９ｃには下位階調に対して前
記二つの場合が示されている。前記図９ｃに示されてい
るように、下位階調で数式３を適用した場合と理想的な
場合の差が大きいように見られるが、これはグラフのス
ケーリング（scaling）差によるもので、実際には大き
な誤差がない。
【００３０】次に、８ビットのＲＧＢデータを９ビット
に拡張するための数式４を説明する。
【００３１】
【数９】 図１０ａには全体階調と輝度との関係に対して数式４を
適用した場合（６３（Ｇ+１）/３２−１）と理想的な場
合（Ideal）が示されており、図１０ｂには上位階調に
対して前記二つの場合が示されており、図１０ｃには下
位階調に対して前記二つの場合が示されている。前記数
式４を適用した図１０ａ乃至図１０ｃから分かるよう
に、数式４を適用すれば、全体的に誤差が少なく変換で
きるという長所がある。
【００３２】次に、８ビットのＲＧＢデータを９ビット
に拡張するための数式５を説明する。
【００３３】
【数１０】 前記数式５は前記数式１、２及び３と類似しており、タ
イミング制御部に入力される８ビットのＲＧＢデータを
９ビットに拡張するためのものである。次に、図１１乃
至１６を参照して本発明による第３のフレームレート制
御方法を説明する。本発明による第３のフレームレート
制御方法は、画質劣化を減少させることをその目的とす
る。
【００３４】図１１乃至１４には本発明のによる第３の
フレームレート制御方法を説明するための図表が示され
ている。本発明による第３のフレームレート制御方法は
前述した第２のフレームレート制御方法により再構成さ
れた画素パターンに対して追加的に画素パターンを配置
することに関する。基本的に、前記第３のフレームレー
ト制御方法は前記図６に示した画素パターンを得るため
の過程をすべて含み、前記第２のフレームレート制御方
法を遂行した結果に対する本発明の第３のフレームレー
ト制御方法が適用される。また、図６に示された画素パ
ターンは空間的な観点では４×２画素ブロック、時間的
な観点では８フレーム期間の画素パターンであって、第
２のフレームレート制御方法によって既に画素パターン
が再構成されたものであるので、前記第３フレームレー
ト制御方法にもこのような前提条件が適用されていると
仮定する。ここで、本発明が適用される基本画素単位を
４×２画素ブロックにしたことと、８フレーム画素パタ
ーンにしたことは本発明の原理から逸脱しない限度内で
変更することができ、このことは当該技術分野で通常の
知識を有する者であれば容易に行うことができる。前記
第３フレームレート制御方法では、時間的な観点又は空
間的な観点での第２フレームレート制御方法によって得
られた画素パターンを、また、再配置することにより画
質劣化を減少させることができる。
【００３５】図１１に示した画素パターンでは“ノーマ
ルフレーム”と“プラスフレーム”という概念が導入さ
れる。この概念は本発明で提案された用語であって、ノ
ーマルフレームとは、本発明による第２のフレームレー
ト制御方法が適用された画素パターンを有するフレーム
を表示するための画素データであり、プラスフレームと
は、前記第２のフレームレート制御方法が適用された画
素パターンにおいて上下方向に各画素の配置を変えたフ
レームを表示するための画素データのことである。つま
り、図６の画素パターンに対して最初４個のフレームは
ノーマルフレームに構成し、その次の４個のフレームは
プラスフレームに構成することによって、図１１の画素
パターンが得られる。単純に図６の画素パターンを前記
４個のノーマルフレームと４個のプラスフレームが連続
的に表示されるように再配置することだけでも、４個の
階調レベル単位に横線が表示される画質劣化現象はある
程度減少できる。
【００３６】しかし、本発明者は、画質を改善するため
の方法をさらに研究した結果、前記ノーマルフレームと
プラスフレームが１フレーム単位に一つずつ交互に表示
されるように８フレームを構成することが画質劣化を改
善するのに一層効果的であるということを知った。図１
２にはノーマルフレームとプラスフレームが交互に表示
されるように構成された画素パターンが示されている。
しかし、前記図１２に示された画素パターンによっても
フリッカーを完全に解決することはできない。したがっ
て、空間的にもノーマルフレームとプラスフレームを混
用する方法を考えるようになった。つまり、１フレーム
を構成する表示画面で所定の画素ブロック単位にノーマ
ルフレーム又はプラスフレームのうちのいずれかが表示
されるようにし、その単位画素ブロックに隣接する画素
ブロックではノーマルフレーム又はプラスフレームのう
ちの他のものを表示するようにする。例えば、任意の一
つの単位画素ブロックでは図１２の画素パターンの中で
ノーマルフレームが先に始まるようにし、それに隣接し
た他の単位画素ブロックではプラスフレームが先に始ま
るようにすれば、前記ノーマルフレームとプラスフレー
ムの空間的な配置を行える。このようにする場合、１フ
レーム内でも空間的に前記ノーマルフレームとプラスフ
レームが混用されて表示されるので、フリッカー問題を
完全に解決できる。
【００３７】図１３ａ及び１３ｂには空間的な観点でノ
ーマルフレームとプラスフレームを配置する一つの例が
示されている。前記図１３a及び１３ｂの例において、
一つのブロックは４×２画素ブロックであり、斜線のブ
ロックはプラスフレーム、斜線部分のないブロックはノ
ーマルフレームである。図１３ａにはｎ番目フレームの
ための画素パターンが示されており、４×４画素ブロッ
ク単位にノーマルフレーム又はプラスフレームのうちの
一つが該当画素ブロックでは同一に表示され、各単位画
素ブロックとそれに隣接する単位画素ブロックにはノー
マルフレーム又はプラスフレームが各々表示される。一
方、図１３ｂには（ｎ＋１）番目フレームのための画素
パターンが示されており、前記図１３ａに示された画素
パターンとは反対である。つまり、ｎ番目フレームでノ
ーマルフレームが表示されていた単位画素ブロックは
（ｎ＋１）番目フレームでプラスフレームを表示し、ｎ
番目フレームでプラスフレームが表示されていた単位画
素ブロックは（ｎ＋１）番目フレームでノーマルフレー
ムを表示する。そして、図１３ｂに示したように、（ｎ
＋１）番目フレームではｎ番目フレームでとは反対にノ
ーマルフレームとプラスフレームが配置されるように画
素パターンが構成される。このように画素パターンを構
成することにより、フリッカーと画質劣化の問題点を完
全に解決することができる。
【００３８】図１４の画素パターンはノーマルフレーム
とプラスフレームが交互に表示されるように画素パター
ンが構成されるという点では図１２の画素パターンと類
似しているが、プラスフレームとノーマルフレームの発
生順序が図１２の画素パターンとは反対である。つま
り、時間的に１番目フレームではプラスフレームが表示
され、その次のフレームではノーマルフレームが表示さ
れる。図１５及び１６には前記第３のフレームレート制
御方法によって時間的及び空間的な観点で再配置された
画素パターンが示されている。より具体的に、図１５は
特に赤及び緑色に対して時間的及び空間的な観点から再
配置した画素パターンを示しており、図１６は青色に対
して時間的及び空間的な観点から再配置した画素パター
ンを示している。前記図１５及び図１６では４×４画素
ブロックが単位画素ブロックとなり、この単位画素ブロ
ックはプラスフレームとノーマルフレームを交互に空間
的に表示し、同様に時間的にもプラスフレームとノーマ
ルフレームを交互に表示することを詳細に示している。
既述のように、垂直方向に階調レベルを配置する時、横
線が表示されることは反転駆動と深く関連する。緑色で
は下に階調が暗くなる方向である時、横線がよく見え、
赤及び青色では上に階調が暗くなる方向である時よく見
えることは反転の極性に影響があることが分かる反証で
ある。したがって、将来どのような反転駆動方法が適用
されても、それによる影響を少なくするためにもう一つ
の方法を追加することができる。図１５に示したものは
赤／緑色に対する反転駆動方法であるとすれば、青色に
対するものをこれと反対に４×４画素ブロック内で上下
を変えた形態で画素パターンを有するようにする。ＲＧ
Ｂが同一なＦＲＣ画素パターンを有するものより、異な
るＦＲＣ画素パターンを有する方が画質が向上する。
【００３９】
【発明の効果】以上説明したように本発明によるフレー
ムレート制御方法は、下位階調に対して共通の輝度を適
用することによって、視覚的によく識別できる上位階調
でのガンマ歪曲を除去することができ、高輝度部の色相
歪みを軽減するので、好ましい色再現が可能になる。ま
た、本発明による第２のフレームレート制御方法は液晶
表示装置のタイミング制御部に入力されるＲＧＢデータ
の所定の数の下位ビットを拡張した後、これを利用して
フレームを再構成することによって、ＲＧＢデータの入
力ビット数で表現できる色の数を増加させることができ
る。
【００４０】本発明による第３のフレームレート制御方
法は前記第２のフレームレート制御方法によって再構成
された画素パターンに対してノーマルフレームとプラス
フレームを定義し、これらノーマルフレームとプラスフ
レームを時間的及び空間的に再配置することにより画質
の劣化を減少させることができる。
【図面の簡単な説明】
【図１】 従来の液晶表示装置でのフレームレート制御
を説明するための図面である。
【図２】 従来のフレームレート制御が適用される時の
グレーに対する透過率の関係を示した図面である。
【図３】 本発明による液晶表示装置の概略的な構成を
示した図面である。
【図４】 本発明の液晶表示装置のための第１のフレー
ムレート制御方法を説明するための図面である。
【図５】 図４に示す第１のフレームレート制御方法が
適用される時のグレーに対する透過率の関係を示した図
面である。
【図６】 本発明の液晶表示装置のための第２のフレー
ムレート制御方法を説明するための図面である。
【図７】 図６に示す第２のフレームレート制御方法
を実行するフローチャートである。
【図８ａ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式２が適用される場合のガンマ特性
を示したグラフである。
【図８ｂ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式２が適用される場合のガンマ特性
を示したグラフである。
【図８ｃ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式２が適用される場合のガンマ特性
を示したグラフである。
【図９ａ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式３が適用される場合のガンマ特性
を示したグラフである。
【図９ｂ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式３が適用される場合のガンマ特性
を示したグラフである。
【図９ｃ】 前記図７のフローチャートにおいて拡張ビ
ット算出のための数式３が適用される場合のガンマ特性
を示したグラフである。
【図１０ａ】 前記図７のフローチャートにおいて拡張
ビット算出のための数式４が適用される場合のガンマ特
性を示したグラフである。
【図１０ｂ】 前記図７のフローチャートにおいて拡張
ビット算出のための数式４が適用される場合のガンマ特
性を示したグラフである。
【図１０ｃ】 前記図７のフローチャートにおいて拡張
ビット算出のための数式４が適用される場合のガンマ特
性を示したグラフである。
【図１１】 本発明による第３のフレームレート制御方
法においてノーマルフレームとプラスフレームの概念を
説明するための図面である。
【図１２】 本発明による第３のフレームレート制御方
法においてノーマルフレームとプラスフレームが１フレ
ーム毎に交互に表示されるように構成した画素パターン
を示した図面である。
【図１３ａ】 連続する二つのフレームで空間的に４×
４画素ブロック単位にノーマルフレームとプラスフレー
ムを混用して構成した画素パターンを示した図面であ
る。
【図１３ｂ】 連続する二つのフレームで空間的に４×
４画素ブロック単位にノーマルフレームとプラスフレー
ムを混用して構成した画素パターンを示した図面であ
る。
【図１４】 本発明による第３のフレームレート制御方
法において、プラスフレームとノーマルフレームが１フ
レーム毎に交互に表示されるように構成した画素パター
ンを示した図面である。
【図１５】 本発明の第３のフレームレート制御方法に
よって赤及び緑色に対して時間的及び空間的にノーマル
フレームとプラスフレームを配置した画素パターンを示
した図面である。
【図１６】 本発明の第３のフレームレート制御方法に
よって青色に対して時間的及び空間的にノーマルフレー
ムとプラスフレームを配置した画素パターンを示した図
面である。
【符号の説明】
１:液晶パネル ２:ゲート駆動部 ３:ソース駆動部 ４:電圧発生部 ５:タイミング制御部 ５１:データ処理ブロック ５２:制御信号生成ブロック
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年４月３日（２００３．４．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】
【数６】 前記数式（１）でＧは入力される８ビットＲＧＢデータ
が示す１０進数で表現された階調値であり、"（）四捨
五入"は括弧内の数の小数点以下を四捨五入するという
意味である。入力ＲＧＢデータに対して前記数式１を適
用すれば、計算結果の整数部として９ビットで示される
数が算出される。このように算出された９ビットデータ
は先に説明した第２のフレームレート制御方法に利用さ
れる。前記数式１で、２５５で割り算する過程は、ハー
ドウェア・ロジックで実現する場合に計算量を増加させ
る問題があるが、逆数をかける方法で実現したり、ロジ
ック内部にルックアップテーブル（look-up table）を
備えることによって簡単に解決できる。もし若干の誤差
を許せば、分母＝256、分子=64として（２Ｇ）で近似で
き、現実の操作はレジスターで1ビットだけシフトする
だけでよいが、これでは高輝度部の飽和現象が残るか
ら、（２Ｇ−６）で計算する方がよい。また、分母=25
6、分子=63つまり（63Ｇ／32）としてもよい。要は、９
ビットのデータを使って、高輝度部に飽和現象や跳躍現
象がなく、低輝度部の飽和現象が最小（または所定段
階）になるような、カーブがなだらかで輝度反転が無
く、計算時間の短い変換法を見出せばよいことである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】
【数７】 前記数式（２）でＧHi-FRCは９ビットに変換されたデー
タである。前記数式（１）には割算演算が含まれている
ので、実現するのには計算量が多い。数式をロジックで
実現する時、８の倍数で割ることが便利なので、数式
（２）を適用することができる。前記数式（２）によれ
ば、入力されるＲＧＢデータの階調値が２５５であれ
ば、ＧHi-FRCは、５０４=６３×８となるため、上位６
ビットが"６３（十進数）"であり、下位３ビットが'０
００'の値となる。この階調値２５５が、６ビットドラ
イバーＩＣで出力できる最大の入力値となる。その他の
階調では入力ＲＧＢデータに６３だけをかけて、その結
果を５ビットだけ下位ビットだけ方向にシフトすれば容
易に得られる。図８ａ乃至図８ｃのグラフには前記数式
（２）を適用した場合の階調に対する輝度曲線と理想的
な輝度曲線が比較して示されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】図８ａには全体階調と輝度との関係に対し
て数式（２）を適用した場合（６３*Ｇ/３２）と理想的
な場合（Ideal）が示されており、図８ｂには上位階調
に対して前記二つの場合が示されており、図８ｃには下
位階調に対して前記二つの場合が示されている。前記図
８ａ乃至図８ｃのグラフを見てみると、上位階調で理想
的な場合と多少の差があるが、その他の階調ではほとん
ど理想的な場合に近接することが分かる。次に、８ビッ
トのＲＧＢデータを９ビットに拡張するための数式３を
説明する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】
【数８】 前記数式（３）は割算演算が含まれていない簡単な数式
である。図９ａには全体階調と輝度との関係に対して数
式（３）を適用した場合（２Ｇ−６）と理想的な場合
（Ideal）が示されており、図９ｂには上位階調に対し
て前記二つの場合が示されており、図９ｃには下位階調
に対して前記二つの場合が示されている。前記図９ｃに
示されているように、下位階調で数式（３）を適用した
場合と理想的な場合の差が大きいように見られるが、こ
れはグラフのスケーリング（scaling）差によるもの
で、実際には大きな誤差がない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】
【数９】 図１０ａには全体階調と輝度との関係に対して数式
（４）を適用した場合（６３（Ｇ+１）/３２−１）と理
想的な場合（Ideal）が示されており、図１０ｂには上
位階調に対して前記二つの場合が示されており、図１０
ｃには下位階調に対して前記二つの場合が示されてい
る。前記数式（４）を適用した図１０ａ乃至図１０ｃか
ら分かるように、数式（４）を適用すれば、全体的に誤
差が少なく変換できるという長所がある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】
【数１０】 前記数式（５）は前記数式（１）、（２）及び（３）と
類似しており、タイミング制御部に入力される８ビット
のＲＧＢデータを９ビットに拡張するためのものであ
る。次に、図１１乃至１６を参照して本発明による第３
のフレームレート制御方法を説明する。本発明による第
３のフレームレート制御方法は、画質劣化を減少させる
ことをその目的とする。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｃ ６４１Ｅ ６４１Ｆ ６４１Ｇ ６４１Ｋ ６４１Ｐ ６４２ ６４２Ｊ ６５０ ６５０Ｍ Ｆターム(参考） 2H093 NA16 NA31 NA43 NA55 NA61 NC09 NC11 ND10 5C006 AA12 AA14 AA16 AA17 AA22 AC26 AF04 AF44 AF45 AF46 AF51 AF52 AF71 AF83 BB16 BC12 BC16 BF14 BF24 BF28 BF43 FA16 FA23 FA25 FA29 FA56 GA02 5C080 AA10 BB05 CC03 DD05 DD06 EE17 EE29 EE30 FF11 GG17 JJ01 JJ02 JJ05

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】外部のグラフィックソースからそれぞれ２
    進ｎビットの階調値で構成されるＲＧＢデータを受信す
    る第１段階と、 前記入力されたＲＧＢデータ中の階調値から（２d−
    １）を減算し、最下位から所定数の階調データが同一輝
    度に設定されるようにデータを変換する第２段階と、 連続する２d個のフレーム内に、前記ＲＧＢデータの各
    階調値の下位ｄビットによって前記ＲＧＢデータの各階
    調値の上位（ｎ−ｄ）ビットが示す階調データとその直
    上位階調データの発生頻度が調整されるようにフレーム
    データを変換する第３段階と、 を含むことを特徴とする液晶表示装置のフレームレート
    制御方法。
  2. 【請求項２】前記ｎは８であり、ｄは２であることを特
    徴とする、請求項１に記載の液晶表示装置のフレームレ
    ート制御方法。
  3. 【請求項３】前記最下位から４つの階調データを‘０’
    に設定することを特徴とする、請求項２に記載の液晶表
    示装置のフレームレート制御方法。
  4. 【請求項４】液晶表示装置外部のグラフィックソースか
    らそれぞれ２進ｎビットの階調値で構成されるＲＧＢデ
    ータを受信する第１段階と、 前記ＲＧＢデータ中の各階調値を利用してｅビット（ｅ
    ≧ｎ＋１）にＲＧＢデータを拡張する第２段階と、 前記拡張されたＲＧＢデータの下位ｄビットを抽出し、
    連続する２d個のフレーム内に、前記拡張されたＲＧＢ
    データの下位ｄビットによって前記拡張ＲＧＢデータの
    下位ｄビットを除いた上位（ｅ−ｄ）ビットが示す階調
    データとその直上位階調データの発生頻度が調整される
    ようにフレームデータを変換させる第３段階を含み、 前記第１乃至第３段階は所定の数の単位画素ブロックに
    対して行われ、各単位画素ブロックでは前記ＲＧＢデー
    タの下位ｄビットを除いた上位（ｅ−ｄ）ビットが示す
    階調データと、その直上位階調データの発生頻度が空間
    的に調整されるように配置されることを特徴とする液晶
    表示装置のフレームレート制御方法。
  5. 【請求項５】前記ｎは８ビット、ｄは３ビット、ｅは９
    ビットであることを特徴とする、請求項４に記載の液晶
    表示装置のフレームレート制御方法。
  6. 【請求項６】前記ｎは１０ビット、１２ビットまたはそ
    れ以上のビットであることを特徴とする、請求項４に記
    載の液晶表示装置のフレームレート制御方法。
  7. 【請求項７】前記所定の数の画素ブロックは４×２画素
    ブロックであることを特徴とする、請求項４に記載の液
    晶表示装置のフレームレート制御方法。
  8. 【請求項８】前記ｎが８ビット、ｄが３ビット、ｅが９
    ビットである時、 前記ｄビットの最下位ビットが‘０’であれば、８個の
    フレーム内に前記ｄビットの残りのビットによって前記
    ＲＧＢデータの上位（ｅ−ｄ）ビットが示す階調データ
    とその直上位階調データの発生頻度が調整されるように
    フレームデータを変換させ、 前記ｄビットの最下位ビットが‘１’であれば、最初４
    フレーム間には前記ｄビットの残りのビットによって前
    記ＲＧＢデータの上位（ｅ−ｄ）ビットが示す階調上位
    とその直上位階調上位の発生頻度が調整されるようにフ
    レームデータを変換させ、残り４フレーム内には前記ｄ
    ビットの残りのビットに‘１’を足した値によって前記
    ＲＧＢデータの（ｅ−ｄ）ビットが示す階調とその直上
    位階調の発生頻度が調整されるようにフレームデータを
    変換させることを特徴とする、請求項４に記載の液晶表
    示装置のフレームレート制御方法。
  9. 【請求項９】前記ｎが８ビットである時、 前記第２段階は、 【数１】 によって遂行されることを特徴とする、請求項４に記載
    の液晶表示装置のフレームレート制御方法。
  10. 【請求項１０】前記ｎが８ビットである時、 前記第２段階は 【数２】 によって遂行されることを特徴とする、請求項４に記載
    の液晶表示装置のフレームレート制御方法。
  11. 【請求項１１】前記ｎが８ビットである時、 前記第２段階は、 【数３】 によって遂行されることを特徴とする、請求項４に記載
    の液晶表示装置のフレームレート制御方法。
  12. 【請求項１２】前記ｎが８ビットである時、 前記第２段階は、 【数４】 によって遂行されることを特徴とする、請求項４に記載
    の液晶表示装置のフレームレート制御方法。
  13. 【請求項１３】前記ｎが８ビットである時、 前記第２段階は、 【数５】 にしたがって行われることを特徴とする、請求項４に記
    載の液晶表示装置のフレームレート制御方法。
  14. 【請求項１４】複数のゲートラインとデータラインが交
    差する領域に形成された画素を有する液晶パネルと、 前記液晶パネルのゲートラインを順次に走査するための
    信号を印加するゲート駆動部と、 ＲＧＢデータによって前記液晶パネルの各画素に印加す
    るための階調電圧を選択して出力させるソース駆動部
    と、 前記ゲート駆動部の走査のためのゲート電圧を生成して
    出力し、前記ソース駆動部に必要な階調電圧を生成して
    出力させる電圧発生部と、 グラフィックソースからそれぞれ２進ｎビットの階調値
    で構成されるＲＧＢデータを受けて、前記ＲＧＢデータ
    が示す階調値を利用してｅビット（ｅ≧ｎ＋１）に拡張
    されたＲＧＢデータを算出し、前記拡張されたＲＧＢデ
    ータの下位ｄビットを抽出して、連続する２d個のフレ
    ーム内に、前記抽出されたＲＧＢデータの下位ｄビット
    によって前記ＲＧＢデータの下位ｄビットを除いた上位
    （ｅ−ｄ）ビットが示す階調データとその直上位階調デ
    ータの発生頻度が調整されるようにフレームデータを変
    換し、前記変換されたＲＧＢデータを前記ソース駆動部
    に出力させるタイミング制御部を含む液晶表示装置。
  15. 【請求項１５】前記タイミング制御部のフレームデータ
    変換は所定の数の単位画素ブロックに対して遂行され、
    各単位画素ブロックでは前記ＲＧＢデータの下位ｄビッ
    トを除いた上位（ｅ−ｄ）ビットが示す階調データとそ
    の直上位階調データの発生頻度が空間的に調整されるよ
    うに配置されることを特徴とする、請求項１４に記載の
    液晶表示装置。
  16. 【請求項１６】前記ｎは８ビット、ｄは３ビット、ｅは
    ９ビットであることを特徴とする、請求項１４に記載の
    液晶表示装置。
  17. 【請求項１７】前記ｎは１０ビット、１２ビットまたは
    それ以上のビットであることを特徴とする、請求項１４
    に記載の液晶表示装置。
  18. 【請求項１８】前記所定の数の画素ブロックは４×２画
    素ブロックであることを特徴とする、請求項１４に記載
    の液晶表示装置。
  19. 【請求項１９】液晶表示装置外部のグラフィックソース
    からそれぞれ２進ｎビットの階調値で構成されるＲＧＢ
    データの入力を受ける第１段階と、 前記ＲＧＢデータが示す階調値を利用してｅビット（ｅ
    ≧ｎ＋１）にＲＧＢデータを拡張する第２段階と、 前記拡張されたＲＧＢデータの下位ｄビットを抽出し、
    連続する２d個のフレーム内に、前記拡張されたＲＧＢ
    データの下位ｄビットによって前記拡張ＲＧＢデータの
    下位ｄビットを除いた上位（ｅ−ｄ）ビットが示す階調
    データとその直上位階調データの発生頻度が調整される
    ようにフレームデータを変換する第３段階と、 前記第３段階で得られた２d個のフレームデータの中で
    最初半分のフレームをノーマルフレーム、残り半分のフ
    レームをプラスフレームと定義し、前記プラスフレーム
    は各フレームの画素配置を垂直方向に変えて得られ、前
    記ノーマルフレームとプラスフレームは毎フレームごと
    に互いに交互に表示されるようにフレームデータを再配
    置する第４段階とを含み、 前記第１乃至第４段階は所定数の単位画素ブロックに対
    して行われ、各単位画素ブロック内では前記ＲＧＢデー
    タの下位ｄビットを除いた上位（ｅ−ｄ）ビットが示す
    階調データとその直上位階調データの発生頻度が空間的
    に調整されるように配置されることを特徴とする液晶表
    示装置のフレームレート制御方法。
  20. 【請求項２０】前記所定数の画素ブロックは４×２画素
    ブロックであることを特徴とする、請求項１９に記載の
    液晶表示装置のフレームレート制御方法。
  21. 【請求項２１】一つのフレームを構成しようとする表示
    画面において、所定の画素ブロック単位にノーマルフレ
    ーム又はプラスフレームの中の一つが表示されると同時
    に、前記画素ブロック単位に隣接した周辺の画素ブロッ
    クではノーマルフレーム又はプラスフレームの中の他の
    一つが表示されるように画素パターンを空間的に再配置
    する第５段階をさらに含むことを特徴とする、請求項１
    ９に記載の液晶表示装置のフレームレート制御方法。
  22. 【請求項２２】前記所定の画素ブロック単位は４×４画
    素ブロックであることを特徴とする、請求項２１に記載
    の液晶表示装置のフレームレート制御方法。
JP2003098589A 2002-04-01 2003-04-01 フレームレート制御方法及びそのための液晶表示装置 Expired - Fee Related JP4772276B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20020017793 2002-04-01
KR2002-017793 2002-04-01
KR2002-026218 2002-05-13
KR1020020026218A KR100831234B1 (ko) 2002-04-01 2002-05-13 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010117424A Division JP4869422B2 (ja) 2002-04-01 2010-05-21 フレームレート制御方法
JP2011062380A Division JP5410468B2 (ja) 2002-04-01 2011-03-22 フレームレート制御方法

Publications (2)

Publication Number Publication Date
JP2003302955A true JP2003302955A (ja) 2003-10-24
JP4772276B2 JP4772276B2 (ja) 2011-09-14

Family

ID=28456428

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2003098589A Expired - Fee Related JP4772276B2 (ja) 2002-04-01 2003-04-01 フレームレート制御方法及びそのための液晶表示装置
JP2010117424A Expired - Fee Related JP4869422B2 (ja) 2002-04-01 2010-05-21 フレームレート制御方法
JP2011062380A Expired - Fee Related JP5410468B2 (ja) 2002-04-01 2011-03-22 フレームレート制御方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2010117424A Expired - Fee Related JP4869422B2 (ja) 2002-04-01 2010-05-21 フレームレート制御方法
JP2011062380A Expired - Fee Related JP5410468B2 (ja) 2002-04-01 2011-03-22 フレームレート制御方法

Country Status (4)

Country Link
US (2) US7176867B2 (ja)
JP (3) JP4772276B2 (ja)
KR (1) KR100831234B1 (ja)
TW (1) TWI298476B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242359A (ja) * 2004-02-25 2005-09-08 Samsung Electronics Co Ltd 液晶表示装置
US7450091B2 (en) 2004-05-07 2008-11-11 Quanta Computer Inc. Apparatus and method for adjusting gray levels in display device
JP2010061134A (ja) * 2008-09-05 2010-03-18 Magnachip Semiconductor Ltd ディザリング方法及び装置
JP2012118105A (ja) * 2010-11-29 2012-06-21 Lapis Semiconductor Co Ltd 表示装置、中間階調処理回路及び中間階調処理方法
US8228354B2 (en) * 2006-12-28 2012-07-24 Rohm Co., Ltd. Display control device with frame rate control
CN106847197A (zh) * 2015-09-28 2017-06-13 精工爱普生株式会社 电路装置、光电装置以及电子设备
JP2020012912A (ja) * 2018-07-13 2020-01-23 パナソニックＩｐマネジメント株式会社 映像表示装置、および映像表示方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6681110B1 (en) 1999-07-02 2004-01-20 Musco Corporation Means and apparatus for control of remote electrical devices
KR100831234B1 (ko) * 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
JP4217196B2 (ja) * 2003-11-06 2009-01-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ駆動装置、画像表示システム、および表示方法
US7843474B2 (en) * 2003-12-16 2010-11-30 Lg Display Co., Ltd. Driving apparatus for liquid crystal display
KR20050061799A (ko) * 2003-12-18 2005-06-23 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7643040B1 (en) * 2004-04-08 2010-01-05 Sonosite, Inc. System and method for enhancing gray scale output on a color display
KR100618635B1 (ko) * 2004-05-10 2006-09-08 노바텍 마이크로일렉트로닉스 코포레이션 3차원 디더 알고리즘
KR100826684B1 (ko) * 2004-08-30 2008-05-02 엘지전자 주식회사 유기 전계발광 표시장치 및 그 구동방법
ATE457509T1 (de) * 2005-05-27 2010-02-15 Tpo Displays Corp Verfahren zur steuerung einer anzeige
KR100769515B1 (ko) * 2005-09-13 2007-10-23 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법, 및 전자기기
KR101152137B1 (ko) * 2005-09-29 2012-06-15 삼성전자주식회사 액정 표시 장치
US8035591B2 (en) * 2006-09-01 2011-10-11 Lg Display Co., Ltd. Display device and method of driving the same
TWI329853B (en) * 2006-12-28 2010-09-01 Mstar Semiconductor Inc Dithering method and related dithering module and liquid crystal display (lcd)
CN101221306B (zh) * 2007-01-12 2012-11-21 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
KR101348407B1 (ko) * 2007-01-29 2014-01-07 엘지디스플레이 주식회사 액정표시장치와 그 액정표시장치의 프레임 레이트 제어방법
US8288965B1 (en) 2007-02-23 2012-10-16 Musco Corporation Apparatus and method for switching in added capacitance into high-intensity discharge lamp circuit at preset times
TW200943270A (en) * 2008-04-03 2009-10-16 Faraday Tech Corp Method and related circuit for color depth enhancement of displays
TWI400681B (zh) * 2008-04-18 2013-07-01 Innolux Corp 液晶顯示面板驅動電路及其驅動方法
TWI404025B (zh) * 2008-07-08 2013-08-01 Innolux Corp 液晶面板驅動方法及液晶顯示器
KR100925142B1 (ko) * 2008-09-03 2009-11-05 주식회사엘디티 디스플레이 구동 ｉｃ
US8247990B1 (en) 2008-12-05 2012-08-21 Musco Corporation Apparatus, method, and system for improved switching methods for power adjustments in light sources
TW201142795A (en) * 2010-05-19 2011-12-01 Novatek Microelectronics Corp Control apparatus and method for liquid crystal display
KR101840796B1 (ko) 2011-02-08 2018-03-22 삼성디스플레이 주식회사 감마 제어 맵핑 회로 및 그 방법, 이를 이용한 유기발광표시장치
CN102855838B (zh) 2011-06-30 2015-07-08 上海天马微电子有限公司 用于显示器的时序控制器
KR101817597B1 (ko) * 2011-07-07 2018-01-12 엘지디스플레이 주식회사 디스플레이 장치 및 이의 구동 방법
JP2016045393A (ja) * 2014-08-25 2016-04-04 セイコーエプソン株式会社 画像処理装置、表示装置、および表示方法
CN105632424A (zh) * 2014-10-29 2016-06-01 新相微电子（开曼）有限公司 一种扩展显示灰阶数的色彩增强算法及控制装置
JP2018041001A (ja) * 2016-09-09 2018-03-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
CN106328090B (zh) * 2016-10-26 2020-04-07 深圳市华星光电技术有限公司 液晶显示器的驱动方法及驱动系统
CN106683608B (zh) * 2017-01-06 2020-04-14 京东方科技集团股份有限公司 一种显示面板的驱动方法、显示面板及显示装置
CN107564485A (zh) * 2017-09-19 2018-01-09 惠科股份有限公司 显示器的驱动系统及驱动方法
KR102395792B1 (ko) * 2017-10-18 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
EP3788615A4 (en) * 2018-05-04 2021-12-22 Boe Technology Group Co., Ltd. METHOD FOR PROCESSING IMAGE DATA WITH IMPROVED GRAY SCALE LEVEL FOR A DISPLAY BOARD
CN113724638A (zh) * 2021-09-06 2021-11-30 惠州华星光电显示有限公司 显示面板的Demura方法
JP2023096333A (ja) * 2021-12-27 2023-07-07 セイコーエプソン株式会社 回路装置及び表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115444A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 液晶表示装置およびそれに用いられる液晶制御回路
JPH11272236A (ja) * 1998-03-19 1999-10-08 Hitachi Ltd 液晶表示装置及びその中間調制御方法
JP2001306036A (ja) * 2000-04-24 2001-11-02 Internatl Business Mach Corp <Ibm> 液晶表示装置、モノクローム液晶表示装置、コントローラ、画像変換方法、および画像表示方法
JP2003288058A (ja) * 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd 画像表示方法および画像表示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
JPH06161391A (ja) * 1992-11-18 1994-06-07 Hitachi Ltd 液晶駆動回路
JP2575594B2 (ja) * 1993-09-30 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 表示装置の駆動方法
JPH0836371A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 表示制御装置
JPH0895003A (ja) 1994-09-26 1996-04-12 Toshiba Corp 液晶表示装置
US5774101A (en) * 1994-12-16 1998-06-30 Asahi Glass Company Ltd. Multiple line simultaneous selection method for a simple matrix LCD which uses temporal and spatial modulation to produce gray scale with reduced crosstalk and flicker
JPH08227283A (ja) 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
KR100235591B1 (ko) * 1997-01-24 1999-12-15 구본준 다계조 처리장치
FR2762703B1 (fr) 1997-04-25 1999-07-16 Thomson Multimedia Sa Procede et dispositif d'adressage a code tournant pour ecrans a plasma
JPH10301533A (ja) 1997-04-25 1998-11-13 Mitsubishi Electric Corp ディスプレイ装置
US6278496B1 (en) * 1997-10-09 2001-08-21 Sanyo Electric Co., Ltd. Digital correction circuit and image data processing apparatus equipped with a digital correction circuit
SG71735A1 (en) 1997-11-26 2000-04-18 Motorola Inc Liquid crystal display controller
JP3231696B2 (ja) 1998-03-04 2001-11-26 山形日本電気株式会社 液晶駆動回路
JPH11288241A (ja) 1998-04-02 1999-10-19 Hitachi Ltd ガンマ補正回路
US6091386A (en) * 1998-06-23 2000-07-18 Neomagic Corp. Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays
JP4189062B2 (ja) 1998-07-06 2008-12-03 セイコーエプソン株式会社 電子機器
JP3760969B2 (ja) 1998-08-07 2006-03-29 セイコーエプソン株式会社 画像形成装置及び方法
JP2000082138A (ja) 1998-09-07 2000-03-21 Konica Corp 画像の階調変換処理装置
JP2000099684A (ja) 1998-09-18 2000-04-07 Canon Inc 画像処理装置、画像処理システムおよびその方法
KR100277498B1 (ko) 1998-09-24 2001-01-15 윤종용 액정 표시 장치의 계조 확장 방법
JP2000148102A (ja) * 1998-11-10 2000-05-26 Nec Shizuoka Ltd 階調表示装置および階調表示方法
JPH11311976A (ja) 1999-03-23 1999-11-09 Hitachi Ltd 駆動回路、表示装置及び表示方法
JP2001075521A (ja) 1999-09-08 2001-03-23 Victor Co Of Japan Ltd 表示装置の誤差拡散処理方法
JP3562707B2 (ja) * 1999-10-01 2004-09-08 日本ビクター株式会社 画像表示装置
JP3433406B2 (ja) * 1999-10-18 2003-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ホワイトポイント調整方法、カラー画像処理方法、ホワイトポイント調整装置、および液晶表示装置
JP2001142437A (ja) * 1999-11-16 2001-05-25 Nec Viewtechnology Ltd 液晶パネル表示装置
JP4240435B2 (ja) * 1999-11-22 2009-03-18 株式会社リコー 画像表示装置及び該画像表示装置を備えた機器
KR20020010216A (ko) 2000-07-27 2002-02-04 윤종용 액정 표시 장치 및 그의 구동 방법
JP2002072972A (ja) * 2000-08-28 2002-03-12 Kawasaki Microelectronics Kk Ｌｃｄドライバ
JP3735529B2 (ja) * 2000-11-24 2006-01-18 Ｎｅｃ液晶テクノロジー株式会社 表示装置及び疑似階調データ生成方法
JP2003015612A (ja) * 2001-06-29 2003-01-17 Nec Corp 液晶ディスプレイの駆動方法、液晶表示装置及びモニタ
US7030846B2 (en) * 2001-07-10 2006-04-18 Samsung Electronics Co., Ltd. Color correction liquid crystal display and method of driving same
KR100853210B1 (ko) * 2002-03-21 2008-08-20 삼성전자주식회사 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
KR100831234B1 (ko) * 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
JP4390483B2 (ja) * 2003-06-19 2009-12-24 シャープ株式会社 液晶中間調表示方法及びその方法を用いた液晶表示装置
JP2008170807A (ja) * 2007-01-12 2008-07-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1115444A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 液晶表示装置およびそれに用いられる液晶制御回路
JPH11272236A (ja) * 1998-03-19 1999-10-08 Hitachi Ltd 液晶表示装置及びその中間調制御方法
JP2001306036A (ja) * 2000-04-24 2001-11-02 Internatl Business Mach Corp <Ibm> 液晶表示装置、モノクローム液晶表示装置、コントローラ、画像変換方法、および画像表示方法
JP2003288058A (ja) * 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd 画像表示方法および画像表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242359A (ja) * 2004-02-25 2005-09-08 Samsung Electronics Co Ltd 液晶表示装置
US7450091B2 (en) 2004-05-07 2008-11-11 Quanta Computer Inc. Apparatus and method for adjusting gray levels in display device
US8228354B2 (en) * 2006-12-28 2012-07-24 Rohm Co., Ltd. Display control device with frame rate control
JP5091124B2 (ja) * 2006-12-28 2012-12-05 ローム株式会社 表示制御装置、およびそれを用いた電子機器
JP2010061134A (ja) * 2008-09-05 2010-03-18 Magnachip Semiconductor Ltd ディザリング方法及び装置
JP2012118105A (ja) * 2010-11-29 2012-06-21 Lapis Semiconductor Co Ltd 表示装置、中間階調処理回路及び中間階調処理方法
CN106847197A (zh) * 2015-09-28 2017-06-13 精工爱普生株式会社 电路装置、光电装置以及电子设备
JP2020012912A (ja) * 2018-07-13 2020-01-23 パナソニックＩｐマネジメント株式会社 映像表示装置、および映像表示方法
JP7065458B2 (ja) 2018-07-13 2022-05-12 パナソニックＩｐマネジメント株式会社 映像表示装置、および映像表示方法

Also Published As

Publication number Publication date
JP4772276B2 (ja) 2011-09-14
US7847769B2 (en) 2010-12-07
KR20030079641A (ko) 2003-10-10
TWI298476B (en) 2008-07-01
KR100831234B1 (ko) 2008-05-22
TW200305846A (en) 2003-11-01
JP4869422B2 (ja) 2012-02-08
US20070109242A1 (en) 2007-05-17
US7176867B2 (en) 2007-02-13
JP2011164636A (ja) 2011-08-25
US20030184508A1 (en) 2003-10-02
JP5410468B2 (ja) 2014-02-05
JP2010224566A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP4869422B2 (ja) フレームレート制御方法
JP4490044B2 (ja) 色特性補償機能と応答速度補償機能を有する液晶表示装置
JP3748786B2 (ja) 表示装置および画像信号の処理方法
JP3631727B2 (ja) 画像表示方法および画像表示装置
JP2006506664A (ja) 液晶表示装置及びその駆動方法
US8228319B2 (en) Display device and controller driver for improved FRC technique
JP2003316334A (ja) 表示装置及び表示用駆動回路
JP3850625B2 (ja) 表示装置および表示方法
JP2003050566A (ja) 液晶表示装置
JP2008026339A (ja) 表示装置
US8009181B2 (en) Display method and display apparatus using this method
JP4262980B2 (ja) ディザリングによるｌｃｏｓ表示装置の輪郭低減方法及びシステム
JP2003338929A (ja) 画像処理方法および画像処理装置
JP2001109452A (ja) 画像表示装置
JP2000194325A (ja) 液晶表示装置及びその信号処理方法
JP2003015594A (ja) サブフィールドコーディング回路及びサブフィールドコーディング方法
JP2006520916A (ja) 表示装置の表示用映像データ処理の方法及び装置
KR100859507B1 (ko) 디더링 장치 및 디더링 방법
JP3102488B2 (ja) 液晶表示装置の駆動方法
JP3172450B2 (ja) 画像情報処理装置
JP3440814B2 (ja) 映像信号処理装置
JPH06161391A (ja) 液晶駆動回路
JP2002051355A (ja) デジタル映像信号伝送装置および映像表示装置
JPH08292742A (ja) 液晶表示装置
JP2002215083A (ja) 表示装置および表示輝度制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees