KR100853210B1 - 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 - Google Patents

색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 Download PDF

Info

Publication number
KR100853210B1
KR100853210B1 KR1020020015245A KR20020015245A KR100853210B1 KR 100853210 B1 KR100853210 B1 KR 100853210B1 KR 1020020015245 A KR1020020015245 A KR 1020020015245A KR 20020015245 A KR20020015245 A KR 20020015245A KR 100853210 B1 KR100853210 B1 KR 100853210B1
Authority
KR
South Korea
Prior art keywords
data
bits
dcc
frame data
block
Prior art date
Application number
KR1020020015245A
Other languages
English (en)
Other versions
KR20030076756A (ko
Inventor
이승우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020015245A priority Critical patent/KR100853210B1/ko
Priority to US10/392,661 priority patent/US7148868B2/en
Priority to TW092106313A priority patent/TWI276034B/zh
Priority to JP2003079412A priority patent/JP4490044B2/ja
Publication of KR20030076756A publication Critical patent/KR20030076756A/ko
Application granted granted Critical
Publication of KR100853210B1 publication Critical patent/KR100853210B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 색 특성 보상을 위한 ACC(Accurate Color Capture) 블록과 응답 속도 보상을 위한 DCC(Dynamic Capacitance Compensation) 블록이 동시에 적용된 액정 표시 장치에 관한 것이다.
상기 액정 표시 장치의 타이밍 제어부는 그래픽 소스로부터 RGB 데이터를 받아들여 ACC(Accurate Color Capture) 기능, DCC(Dynamic Capacitance Compensation) 기능 및 데이터 재분배 기능을 수행하는 데이터 처리블록과, 프레임의 시점을 나타내는 신호, 클럭 신호 및 동기 신호를 이용하여 표시 동작에 필요한 제어신호를 생성하는 제어신호 생성블록으로 구성되며, ACC 블록과 DCC 블록이 동시에 적용될 때, 표시 불량 문제가 발생하는 것을 방지하기 위하여 상기 DCC 블록 내에 전처리부가 구비되어 있다. 상기 전처리부는 현재 프레임의 계조와 이전 프레임의 계조가 '1' 차이일 경우에는 현재 프레임 데이터에 대해 DCC 블록이 작동하지 않도록 제어함으로써, 액정 표시 장치의 색 특성 향상과 응답 속도 향상이 표시 불량의 문제를 일으키지 않고 달성될 수 있게 한다.
LCD(liquid crystal display), ACC(accurate color capture), DCC(dynamic capacitance compensation), 전처리(pre-modification)

Description

색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정 표시 장치{A LIQUID CRYSTAL DISPLAY APPARATUS HAVING FUNCTIONS OF COLOR CHARACTERISTIC COMPENSATION AND RESPONSE SPEED COMPENSATION}
도 1은 일반적인 액정 표시 장치의 개략적인 구성을 나타내는 도면.
도 2는 상기 도 1에 도시된 데이터 처리 블록을 상세하게 나타내는 도면.
도 3은 상기 도 2에 도시된 ACC 블록과 DCC 블록을 보다 상세하게 나타내는 도면.
도 4a 및 도 4b는 상기 도 3에 도시된 데이터 계조신호 변환기의 제1예와 제2예를 각각 나타내는 도면.
도 5는 본 발명에 따른 액정 표시 장치의 데이터 계조신호 변환기의 제1실시예를 나타내는 도면.
도 6은 상기 도 5에 도시된 전처리부를 상세하게 나타내는 도면.
도 7은 상기 도 5의 룩업 테이블 구성 방법을 예시한 도표.
도 8은 본 발명에 따른 액정 표시 장치의 데이터 계조신호 변환기의 제2실시예를 나타내는 도면.
도 9는 본 발명에 따른 액정 표시 장치의 데이터 계조신호 변환기의 제3실시예를 나타내는 도면.
도 10은 상기 도 9에 도시된 전처리부를 상세하게 나타내는 도면.
(도면의 주요 부분에 대한 부호의 설명)
1 : 액정 패널 2 : 게이트 구동부
3 : 소스 구동부 4 : 전압 발생부
5 : 타이밍 제어부 51 : 데이터 처리블록
52 : 제어신호 생성블록
본 발명은 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정 표시 장치에 관한 것으로, 더욱 상세하게는 색 특성 보상을 위한 ACC(Accurate Color Capture) 블록과 응답 속도 보상을 위한 DCC(Dynamic Capacitance Compensation) 블록이 동시에 적용된 액정 표시 장치에 관한 것이다.
최근, 퍼스널 컴퓨터나 텔레비전 등의 경량화, 박형화에 따라 표시 장치 분야에도 경량화, 박형화가 요구되고 있으며, 이러한 요구를 충족시키기 위하여 음극선관(CRT : cathode-ray tube) 대신에 액정 표시 장치(LCD : liquid crystal display)와 같은 플랫 패널 표시 장치(flat panel display)가 개발되어 다양한 분야에서 실용화되고 있다.
액정 표시 장치에서는 두 개의 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계가 인가되고, 이 전계의 세기를 조절함으로써 기판에 투과되 는 빛의 양이 제어되어 원하는 화상(image)에 대한 표시가 이루어진다.
이러한 액정 표시 장치는 현재 노트북 컴퓨터의 표시 장치뿐만 아니라 테스크탑(desktop) 컴퓨터의 표시장치로도 그 사용이 확대되고 있다. 현재의 컴퓨터 사용자들은 발전된 멀티미디어 환경에서 컴퓨터의 표시 장치를 이용하여 동영상을 시청하고자 하는 욕구를 가지고 있다. 이러한 요구를 충족시키기 위해서는, 액정 표시 장치에서 색 특성의 향상과 응답 속도의 향상이 필요하다.
상기 색 특성의 향상을 위한 방법으로서, ACC(Accurate Color Capture, 이하 'ACC'라 함) 기능이 알려져 있다. 아래에서 ACC 기능에 관해 설명한다.
액정 표시 장치에는 외부의 그래픽 소스로부터 레드(Red), 그린(Green), 블루(Blue)의 RGB 데이터가 입력되며, 각 RGB 데이터는 N비트이다. 상기 RGB 데이터는 액정 패널 상의 대응하는 화소에 인가할 전압을 결정하는데 사용된다. 여기서, 상기 RGB 데이터의 비트수 N은 화소 인가 전압의 계조(gray) 수와 관련된다. 즉, N 비트의 RGB 데이터는 2N 개의 계조(gray)를 표현할 수 있다. 따라서, 원칙적으로는 입력 RGB 데이터의 비트 수에 의해 표시할 수 있는 계조 수가 정해지므로, 표시 가능한 계조 수를 증가시키기 위해서는 입력 RGB 데이터의 비트 수를 증가시켜야 한다. 그러나, 입력 RGB 데이터의 비트 수를 증가시키면, 시스템이 복잡해질 뿐만 아니라 시스템 클럭의 주파수도 증가하는 문제점이 있다.
상기 ACC 방법은 입력 RGB 데이터의 비트 수를 증가시키지 않고도 표시 가능한 계조 수를 증가시키기 위한 기술이다. 즉, 임의의 두 계조 값 사이의 계조를 표 현하기 위하여, 프레임 레이트 제어(FRC : Frame Rate Control)가 이용된다. 프레임 레이트 제어란 하나의 프레임을 다수의 프레임으로 확장시키는 것이다. 예를 들어, 액정 패널 상의 임의의 화소에 대하여 연속하는 두 계조 '118'과 '119'의 사이에 있는 '118.5'가 표현되도록 할 경우, 첫번째 프레임에서는 그 화소에 대해 계조값 '119'가 할당되게 하고, 두번째 프레임에서는 '118'가 할당되도록 데이터 처리를 수행하면, 계조 '118'과 '119'가 시간적으로 평균되므로, 사람의 눈에 의해 액정 표시 장치에서 '118.5'의 계조가 표시되고 있는 것으로 인식될 수 있다. 이러한 효과를 얻기 위한 데이터 처리를 ACC 기능이라고 한다. 두 계조 사이를 얼마나 정밀하게 분할하느냐에 따라, 프레임의 확장 정도가 증가한다.
한편, 액정 표시 장치의 응답 속도를 향상시키기 위한 방법으로서, DCC(Dynamic Capacitance Capture, 이하 'DCC'라 함) 기능이 알려져 있다. 아래에서 DCC 기능에 관해 설명한다.
상기 DCC는 임의의 화소에 대한 이전 프레임의 계조 값과 현재 프레임의 계조 값을 비교하여 그 차이보다 더 큰 값이 이전 프레임의 계조 값에 더해지도록 RGB 데이터의 처리를 수행하는 방법이다. 일반적으로, 1 프레임의 지속 시간은 16.7 msec 이다. 임의의 화소에서 액정 물질 양단에 전압이 가해질 때, 액정 물질이 응답하는 데에는 시간이 걸린다. 따라서, 의도하는 계조값이 표현되기 위해서는 시간 지연이 필연적이다. 상기 DCC 기능은 이러한 시간 지연을 최소화하기 위한 기술이다. 예를 들어, 임의의 화소에 대해 이전 프레임에서의 계조값이 '118'이고, 현재 프레임에서의 계조값이 '128'일 때, 두 계조 사이의 차이인 '10'보다 큰 값( 보상값이라고 함)을 더한 계조값, 예를 들어 '135'가 현재 프레임의 계조값으로서 변환된다. 이러한 DCC 방법에서는 이전 프레임의 데이터를 저장하기 위한 프레임 메모리가 필요하며, 상기 보상값은 이전 프레임의 데이터와 현재 프레임의 데이터를 기초로 작성되는 룩업 테이블(Look-up table)에 의해 결정될 수 있다. 상기 룩업 테이블의 크기는 비교하는 두 데이터의 비트 수에 관련되며, 비트 수가 증가할수록 그 크기도 커진다. 따라서, 프레임 메모리에 저장되는 데이터의 비트 수는 입력 RGB 데이터의 비트 수보다 작게 하는 것이 일반적이다.
액정 표시 장치에서 색 특성 향상과 응답 속도 향상을 모두 만족시키기 위해서는 위에서 설명한 ACC와 DCC 기술을 동시에 적용할 필요가 있으며, 이러한 기술적 배경 하에서 본 발명이 도출되었다.
본 발명은 색 특성 보상을 위한 ACC 블록과 응답 속도 보상을 위한 DCC 블록이 동시에 적용되도록 하며, 이 때 발생하는 표시 불량의 문제를 해결할 수 있는 액정 표시 장치를 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 액정 표시 장치는,
다수의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소를 가지는 액정 패널;
상기 액정 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 신호를 인가하는 게이트 구동부;
RGB 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 출력시키는 소스 구동부;
상기 게이트 구동부의 스캐닝을 위한 게이트 전압을 생성하여 출력하고, 상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키는 전압 발생부; 및,
그래픽 소스로부터 RGB 데이터를 받아들이며, 임의의 두 계조 값 사이의 적어도 하나 이상의 계조를 표현하기 위하여, 상기 두 계조값이 소정의 빈도에 따라 반복적으로 나타나도록 하나의 프레임을 다수의 프레임으로 확장하는 ACC 블록; 현재 프레임 데이터와 이전 프레임 데이터를 비교하여 DCC 보정값을 구하고 그 값을 토대로 프레임 데이터를 생성하는 DCC 블록; 및, 상기 DCC 블록에서 생성된 프레임 데이터를 상기 소스 구동부에서 처리 가능하도록 데이터 포맷을 변환시키는 타이밍 재분배 블록으로 구성된 타이밍 제어부를 포함하며,
상기 DCC 블록은 현재 프레임 데이터의 N비트와 이전 프레임 데이터의 상위 m비트를 받아들이며,
상기 ACC 블록에서 출력된 프레임 데이터의 전체 비트 또는 일부 비트를 1 프레임동안 저장하는 프레임 메모리;
현재 프레임 데이터의 상위 m비트와 상기 프레임 메모리에 저장된 이전 프레임 데이터의 m비트를 입력받아 이에 대응하는 m비트의 DCC 보정값을 출력하는 룩업 테이블;
상기 현재 프레임 데이터의 N비트와 상기 이전 프레임 데이터의 m비트를 받아들여 그 계조값의 차이가 '1'인지에 따라 DCC 블록의 적용 여부를 결정하는 전처 리부; 및,
상기 전처리부의 출력에 따라 DCC 블록을 적용하지 않을 경우에는 현재 프레임 데이터를 그대로 출력시키고, DCC 블록을 적용할 경우에는 상기 룩업 테이블의 출력과 현재 프레임 데이터의 하위 비트를 이용하여 N비트의 데이터를 생성하는 DCC 변환부로 구성되어 있다.
상기한 본 발명의 구성에서는 ACC 블록과 DCC 블록이 액정 표시 장치의 타이밍 제어부에 동시에 적용되며, 이 때 발생할 수 있는 표시 불량 문제는 DCC 블록에 구비된 전처리부에 의해 제거됨으로써 색 특성 향상과 응답 속도 향상이 함께 달성될 수 있다는 점에 특징이 있다.
상기 설명된 본 발명의 목적, 기술적 구성 및 그 효과는 아래의 실시예에 대한 설명을 통해 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
본 발명에 대해 설명하기 전에, 일반적인 액정 표시 장치에서 ACC 블록과 DCC 블록이 단순하게 결합된 경우에 대해 살펴본다.
도 1에는 일반적인 액정 표시 장치의 개략적인 구성이 도시되어 있다.
상기 도 1에 도시되어 있듯이, 일반적인 액정 표시 장치는 액정 패널(1), 게이트 구동부(2), 소스 구동부(3), 전압 발생부(4) 및 타이밍 제어부(5)로 이루어진다.
상기 액정 패널(1)은 서로 교차하는 다수의 게이트 라인 및 데이터 라인과, 각 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소로 구성되며, 게이트 라인이 순차적으로 스캐닝(scanning)될 때마다 표시를 위한 아날로그 전압이 데이터 라인을 거쳐 대응하는 화소에 인가된다. 상기 타이밍 제어부(5)에는 외부의 그래픽 소스(graphic source)로부터 RGB 데이터, 프레임의 시점을 나타내는 데이터 인에이블 신호(DE), 동기 신호(SYNC) 및 클럭 신호(CLK)가 입력되며, 상기 RGB 데이터는 타이밍 제어부(5)의 데이터 처리블록에 의해 타이밍 재분배 등의 데이터 처리가 이루어진 후, 소스 구동부(3)로 전송된다. 또한, 상기 타이밍 제어부(5)에서는 상기 데이터 인에이블 신호(DE), 동기 신호(SYNC) 및 클럭 신호(CLK)를 이용하여 표시 동작을 제어하기 위한 여러 제어 신호가 생성되어 각 구성요소에 전송된다. 상기 전압 발생부(4)는 게이트 라인을 스캐닝하기 위한 게이트 온/오프 전압을 생성하여 상기 게이트 구동부(2)에 출력시킴과 동시에, 화소 인가 전압인 계조 전압을 생성하여 상기 소스 구동부(3)에 출력시킨다. 상기 소스 구동부(3)에서는 타이밍 제어부(5)로부터 전송된 RGB 데이터에 따라 그에 맞는 계조 전압이 선택되어 상기 액정 패널(1)에 인가된다.
도 2에는 상기 도 1에 도시된 타이밍 제어부(2)의 데이터 처리블록(51)이 보다 상세하게 도시되어 있다.
상기 도 2에 도시되어 있듯이, 데이터 처리블록(51)은 ACC 블록(53), DCC 블록(54) 및 타이밍 재분배 블록(55)으로 구성되어 있다. 상기 타이밍 재분배 블록(55)은 타이밍 제어부(5)의 전형적인 기능을 수행하는 블록으로서, 그래픽 소스로부터 입력된 RGB 데이터의 포맷을 소스 구동부(3)의 회로 스펙에 맞게 변환시 킨다.
도 3에는 상기 도 2에 도시된 ACC 블록(53)과 DCC 블록(54)이 보다 상세하게 도시되어 있다.
도 3을 참조하면, 상기 ACC 블록(53)은 데이터 계조 확장기(531)와 데이터 계조 축소기(532)로 구성되고, 상기 DCC 블록(54)은 프레임 메모리(541)와 데이터 계조신호 변환기(542)로 구성된다.
먼저, N비트의 RGB 데이터가 상기 데이터 계조 확장기(531)에 입력되고, 상기 데이터 계조 확장기(531)에 의해 상기 RGB 데이터의 비트 수가 (N+d) 비트로 확장된다. 다음으로, 타이밍 제어부(5)의 출력을 처리하는 소스 구동부(3)에서 처리 가능한 비트 수로 변환하기 위하여, 상기 데이터 계조 축소기(532)는 (N+d) 비트의 데이터를 N비트로 다시 축소시킨다. 이 때, 상기 데이터 계조 축소기(532)는 데이터의 비트 수를 축소시킴과 동시에, 상위 N비트의 계조 값과 그 계조값에 '1'을 더한 값이 확장 비트(d)에 따라 소정의 프레임 단위로 교대로 발생하도록 프레임을 구성한다. 즉, 상기 N 비트 데이터의 계조 값을 'A'라 할 때, 소정의 프레임 동안 확장 비트(d)에 따라 'A'와 'A+1'의 발생 빈도가 조절되도록 프레임 데이터가 구성됨으로써, N비트로 표현 가능한 계조값 사이의 계조들이 표현될 수 있다. 상기 예에서, 상기 데이터 계조 축소기(532)가 N비트로 축소시키는 것으로 가정하였으나, 반드시 N비트일 필요는 없으며, 소스 구동부의 비트 처리 능력에 따라 변경될 수 있다.
상기 데이터 계조 축소기(10)에서 출력되는 N 비트의 데이터는 DCC 블록(54) 으로 전송되며, 상기 프레임 메모리(541)에는 상기 N비트의 데이터 중에서 상위 m비트의 데이터가 입력된다. 상기 프레임 메모리(541)는 1프레임의 데이터를 저장한다. 한편, 상기 프레임 메모리(541)에 저장되어 있는 1프레임 이전의 m비트의 데이터와 상기 데이터 계조 축소기(532)에서 출력되는 현재 프레임의 N비트의 데이터는 데이터 계조신호 변환기(542)에 입력되며, 상기 데이터 계조신호 변환기(542)에서는 현재 프레임과 이전 프레임의 데이터를 이용한 룩업 테이블로부터 DCC 보정값이 구해지고, 이 DCC 보정값과 입력 데이터 중 (N-m) 비트의 데이터로부터 DCC 변환 데이터를 추정 혹은 연산하여 최종적인 출력이 얻어진다.
도 4a 및 도 4b에는 상기 데이터 계조신호 변환기(542)의 제1예와 제2예가 도시되어 있다.
먼저, 도 4a를 참조하면, 데이터 계조신호 변환기(542)의 제1실시예는 룩업 테이블(410)과 DCC 변환부(420)로 구성된다.
상기 룩업 테이블(410)에는 도 3의 프레임 메모리(541)에서 출력된 m비트의 이전 프레임 데이터와, 도 3의 데이터 계조 축소기(532)에서 출력된 N비트의 현재 프레임 데이터 중에서 상위 m비트의 데이터가 각각 입력된다. 상기 룩업 테이블 (410)에서는 상기 이전 프레임 데이터와 현재 프레임 데이터를 어드레스(address)로 하여 m비트의 DCC 보정값이 결정되며, 이 값은 상기 DCC 변환부(420)에 출력된다. 상기 DCC 변환부(420)에는 상기 룩업 테이블(410)에서 출력된 m비트의 DCC 보정값과 현재 프레임 데이터의 (N-m) 비트가 입력되며, 이들 데이터를 이용한 연산에 의해 N비트를 구성함으로써 DCC 변환된 데이터가 얻어진다.
도 4b에 도시된 데이터 계조신호 변환기(542)의 제2실시예는 룩업 테이블의 계산량을 감소시키기 위하여 룩업 테이블의 입력 비트수를 제1실시예보다 더 감소시키고, 룩업 테이블에서 DCC 보정값을 직접 제공하는 것이 아니라 기준 데이터와 계수만을 제공하고, DCC 보정값은 상기 기준 데이터와 계수를 이용한 DCC 변환부(440)의 연산에 의해 얻어지고, 이렇게 얻어진 DCC 보정값을 토대로 N비트가 구성되는 것에 특징이 있다. 이러한 특징에 따른 제2실시예는 N비트의 현재 프레임 데이터에서 (N-p)비트, m비트의 이전 프레임 데이터에서 (N-p)비트를 각각 받아들이고, 이들 값에 대응하는 기준 데이터(reference date)와 계수(coefficient)를 출력시키는 룩업 테이블(430)과, 현재 프레임 데이터의 p비트와 이전 프레임 데이터의 m-(N-p)비트와 상기 룩업 테이블(430)에서 출력되는 기준 데이터와 계수를 받아들여 DCC 변환된 데이터를 생성하는 DCC 변환부(440)로 구성된다.
위에 설명된 바와 같이, 일반적인 액정 표시 장치에서는 타이밍 제어부에 ACC 블록과 DCC 블록을 단순하게 결합하는 구조를 제안하여 색 특성 향상과 응답 속도의 향상을 기대할 수 있다. 그러나, 이와 같이, ACC 블록과 DCC 블록이 동시에 적용될 때, ACC 블록에 의해 임의의 화소에 대한 현재 프레임의 계조 값이 이전 프레임보다 1만큼 차이가 남에도 불구하고 상위 m비트의 값이 변화가 생겨 DCC 보정값이 현재 프레임 데이터보다 큰 값이 되는 경우가 발생한다. 이렇게 될 경우에는 정지화면에서조차 화면의 일부에서 긴 줄이 나타난다. 즉, 화면 불량이 유발된다.
이러한 화면 불량을 없애기 위해서는 ACC 블록에 의해 프레임 레이트 제어가 적용되고 있는 프레임 동안에는 DCC 블록의 기능이 적용되지 않도록 하여야 한다. 즉, 임의의 화소에 대한 이전 프레임과 현재 프레임의 계조값 차이가 '1'일 경우에는 DCC 블록이 적용하지 않도록 제어를 할 필요가 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 도 5에 도시된 바와 같이, DCC 변환부의 앞에서 DCC 블록의 적용 여부를 결정하는 전처리부를 더 포함하는 데이터 계조신호 변환기(542)의 제1실시예가 제안되어 있다.
상기 도 5에 도시되어 있듯이, 제1실시예에 따른 데이터 계조신호 변환기는 N비트의 현재 프레임 데이터의 상위 m비트와, 이전 프레임 데이터의 m비트를 받아들여 그에 대응하는 m비트의 DCC 보정값을 출력시키는 룩업 테이블(610)과, N비트의 현재 프레임 데이터와 m비트의 이전 프레임 데이터를 받아들이고 상기 현재 프레임 데이터의 상위 m비트를 추출하여 이를 이전 프레임 데이터의 m비트와 비교하며 그 차이가 '1'인지에 따라 DCC 블록의 적용 여부를 결정하는 전처리부와, 상기 전처리부의 출력에 따라 DCC 블록을 적용하지 않을 경우에는 현재 프레임 데이터를 그대로 출력시키고, DCC 블록을 적용할 경우에는 상기 룩업 테이블(610)의 출력에 현재 프레임 데이터의 하위 비트를 합성하여 DCC 변환된 데이터를 생성하는 DCC 변환부(630)로 구성된다.
상기 제1실시예에서는, N=8, m=5것으로 가정하고 비트 수를 표시하였으나, 본 발명의 기술적 범위는 여기에 한정되지 않는다.
도 6에는 상기 도 5에 도시된 전처리부(620)의 구성이 보다 상세하게 도시되어 있고, 도 7에는 도 5에 도시된 룩업 테이블(610)의 일 예가 표로서 도시되어 있다.
상기 도 6을 참조하면, 전처리부(620)는 상위비트 선택기(621), 큰값 선택기(622), 작은값 선택기(623), 감산기(624) 및 DCC 제어신호 생성기(625)로 구성된다.
상기 상위비트 선택기(621)에서는 8비트의 현재 프레임 데이터 중 상위 5비트가 선택되며, 현재 프레임 데이터와 이전 프레임 데이터의 상위 5비트 데이터들은 큰값 선택기(622)와 작은값 선택기(623)에 각각 입력된다. 상기 큰값 선택기(622)는 두 입력 중 큰값을 선택하고, 상기 작은값 선택기(623)는 두 입력 중 작은값을 선택한다. 상기 큰값 선택기(622)와 작은값 선택기(623)의 출력은 감산기(624)로 보내져서 그 둘의 차이가 계산된다. 상기 DCC 제어신호 생성기(625)에서는 감산기(624)의 출력이 '1'일 경우에 DCC 디스에이블 신호가 '하이(high)' 상태로 된다. 이 경우에는 상기 DCC 변환부(630)에서 DCC 블록의 적용되지 않는다.
상기 도 7의 룩업 테이블을 참조하여, 현재 프레임 데이터가 '24=00011000'이고, 이전 프레임 데이터가 '23=00010111'인 경우에 대해 예를 들어 설명한다.
프레임 메모리에는 상위 5비트만 저장되므로, 이전 프레임 데이터로서 '00010'와 현재 프레임 데이터로서 '00011'이 룩업 테이블(610)에 입력된다. 도 7에서, 세로축은 현재 프레임 데이터의 계조값이며, 가로축은 이전 프레임 데이터의 계조값이다. 또한, 괄호 안의 숫자는 상위 5비트가 나타내는 값이다. 따라서, '00011'의 현재 프레임 데이터와 '00010'의 이전 프레임 데이터를 상기 도 7의 룩업 테이블에 적용하면, DCC 보정값 '32=00100000'가 얻어지며, 이 중에서 상위 5비트가 출력된다. 한편, 현재 프레임 데이터의 상위 5비트와 이전 프레임 데이터의 상위 5비트가 나타내는 값의 차이가 '1'이므로, 상기 전처리부에 의해 디스에이블 신호가 '하이' 상태로 된다. 따라서, DCC 변환부(630)에서는 현재 프레임 데이터에 대해 DCC 블록이 적용되지 않으며, 현재 프레임 데이터가 그대로 출력된다. 만약, DCC 블록이 적용될 경우에는, '32'의 상위 5비트에 현재 프레임 데이터의 하위 3비트가 결합되어 '32=00100000'가 출력되었을 것이다. 이렇게 하면, ACC 블록과 DCC 블록을 동시에 적용할 때 발생하는 화면 불량이 제거될 수 있다.
도 8에는 데이터 계조신호 변환기의 제2실시예가 도시되어 있으며, 상기 제2실시예는 룩업 테이블의 계산량을 감소시킴과 동시에 전처리부를 구비한 것에 특징이 있다.
상기 제2실시예에 따르면, 룩업 테이블(710)의 입력 비트수가 감소되어 있고, 룩업 테이블(710)은 DCC 보정값을 직접 제공하는 것이 아니라 기준 데이터와 계수만을 제공하고, DCC 보정값은 상기 기준 데이터와 계수를 이용한 DCC 변환부(730)의 연산에 의해 얻어지며, 이렇게 얻어진 DCC 보정값을 토대로 N비트의 DCC 변환된 데이터가 구성되는 것에 특징이 있다.
한편, 상기 제2실시예에서는 DCC 변환부(730)의 전단에 전처리부(720)가 부가되어 있으며, 상기 전처리부(720)는 제1실시예의 전처리부와 마찬가지로 현재 프레임 데이터의 상위 소정 수의 비트와 이전 프레임 데이터의 상위 소정 수의 비트를 받아들여 그 값의 차이가 '1'일 경우에는 DCC 블록이 적용되지 않도록 제어한다.
상기 제1실시예와 제2실시예는 전처리부에서 프레임 데이터의 상위 소정 비 트를 서로 비교하는 방식이었으나, 제3실시예는 프레임 데이터의 모든 비트를 비교하는 방식이다.
도 9에는 데이터 계조신호 변환기의 제3실시예가 도시되어 있으며, 도 10에는 상기 도 9의 전처리부(820)가 보다 상세하게 도시되어 있다.
상기 도 9에 도시된 제3실시예는 하드웨어의 구성요소에 있어서 상기 제2실시예와 동일하며, DCC 블록을 적용하기 위해 현재 프레임 데이터와 이전 프레임 데이터의 모든 비트가 사용된다는 점이 다르다. 즉, 상기 제3실시예는 프레임 메모리가 이전 프레임 데이터의 모든 비트를 저장하고 있을 것을 그 전제로 하고 있다. 이 경우가 가장 뛰어난 화질을 얻을 수 있으나, 계산량은 증가될 수 있다.
제2실시예에서와 마찬가지로, 상기 제3실시예에서도 룩업 테이블(810)의 입력 비트 수가 감소되어 있고, 룩업 테이블(810)은 DCC 보정값을 직접 제공하는 것이 아니라 기준 데이터와 계수만을 제공하고, DCC 보정값은 상기 기준 데이터와 계수를 이용한 DCC 변환부(830)의 연산에 의해 얻어지며, 이렇게 얻어진 DCC 보정값을 토대로 DCC 변환된 데이터가 구성된다.
한편, DCC 블록을 적용하기 위해 현재 프레임 데이터와 이전 프레임 데이터의 모든 비트가 사용되므로, 도 9의 전처리부(820)를 상세하게 도시하고 있는 도 10에 도시된 바와 같이, 도 6의 전처리부와 달리 상위비트 선택기가 제거되었다. 도 10의 전처리부는 현재 및 이전 프레임 데이터의 모든 비트를 이용하여 DCC 제어신호를 생성한다는 점 외에는 도 6에 도시된 전처리부와 그 구성과 동작이 동일하다.
이상으로 설명된 바와 같이, ACC 블록과 DCC 블록이 액정 표시 장치의 타이밍 제어부에 동시에 적용될 수 있도록 함으로써 색 특성 향상과 응답 속도 향상이 함께 달성될 수 있다. 또한, ACC 블록과 DCC 블록을 동시에 적용함으로 인해 발생하는 화질 불량의 문제는 전처리부에 의해 선별적으로 DCC 블록이 적용되도록 함으로써 해결된다.

Claims (8)

  1. 다수의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소를 가지는 액정 패널;
    상기 액정 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 신호를 인가하는 게이트 구동부;
    RGB 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 출력시키는 소스 구동부;
    상기 게이트 구동부의 스캐닝을 위한 게이트 전압을 생성하여 출력하고, 상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키는 전압 발생부; 및,
    그래픽 소스로부터 RGB 데이터를 받아들이며, 임의의 두 계조 값 사이의 적어도 하나 이상의 계조를 표현하기 위하여, 상기 두 계조값이 소정의 빈도에 따라 반복적으로 나타나도록 하나의 프레임을 다수의 프레임으로 확장하는 ACC 블록; 현재 프레임 데이터와 이전 프레임 데이터를 비교하여 DCC 보정값을 구하고 그 값을 토대로 프레임 데이터를 생성하는 DCC 블록; 및, 상기 DCC 블록에서 생성된 프레임 데이터를 상기 소스 구동부에서 처리 가능하도록 데이터 포맷을 변환시키는 타이밍 재분배 블록으로 구성된 타이밍 제어부를 포함하며,
    상기 DCC 블록은 현재 프레임 데이터의 N비트와 이전 프레임 데이터의 상위 m비트를 받아들이며,
    상기 ACC 블록에서 출력된 프레임 데이터의 전체 비트 또는 일부 비트를 1 프레임동안 저장하는 프레임 메모리;
    현재 프레임 데이터의 상위 m비트와 상기 프레임 메모리에 저장된 이전 프레임 데이터의 m비트를 입력받아 이에 대응하는 m비트의 DCC 보정값을 출력하는 룩업 테이블;
    상기 현재 프레임 데이터의 m비트와 상기 이전 프레임 데이터의 m비트를 받아들여 그 계조값의 차이가 '1'인지에 따라 DCC 블록의 적용 여부를 결정하는 전처리부; 및,
    상기 전처리부의 출력에 따라 DCC 블록을 적용하지 않을 경우에는 현재 프레임 데이터를 그대로 출력시키고, DCC 블록을 적용할 경우에는 상기 룩업 테이블의 출력과 현재 프레임 데이터의 하위 비트를 이용하여 N비트의 데이터를 생성하는 DCC 변환부로 구성됨을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 전처리부는,
    현재 프레임 데이터의 N비트를 받아들여 그 상위 m비트를 출력시키는 상위비트 선택기;
    이전 프레임 데이터의 m비트와 상기 상위비트 선택기에서 출력되는 현재 프레임 데이터의 m비트를 받아들여 둘 중에서 큰값을 출력시키는 큰값 선택기;
    이전 프레임 데이터의 m비트와 상기 상위비트 선택기에서 출력되는 현재 프레임 데이터의 m비트를 받아들여 둘 중에서 작은값을 출력시키는 작은값 선택기;
    상기 큰값 선택기와 작은값 선택기의 출력에 대해 감산을 수행하는 감산기; 및,
    상기 감산기의 출력이 '1'일 경우에 DCC 블록을 적용하지 않는 DCC 디스에이블 신호를 생성하는 DCC 제어신호 생성기로 구성됨을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 ACC 블록은
    RGB 데이터의 비트 수를 소정 비트 확장시키는 데이터 계조 확장기; 및,
    상기 소스 구동부에서 처리 가능한 비트 수에 맞게 데이터의 비트 수를 축소시키며, 상기 확장된 비트에 따라 상기 RGB 데이터가 나타내는 계조와 그 상위 계조의 발생빈도가 소정의 프레임 단위로 조절되도록 프레임 데이터를 구성하는 데이터 계조 축소기로 구성됨을 특징으로 하는 액정 표시 장치.
  4. 다수의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소를 가지는 액정 패널;
    상기 액정 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 신호를 인가하는 게이트 구동부;
    RGB 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 출력시키는 소스 구동부;
    상기 게이트 구동부의 스캐닝을 위한 게이트 전압을 생성하여 출력하고, 상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키는 전압 발생부; 및,
    그래픽 소스로부터 RGB 데이터를 받아들이며, 임의의 두 계조 값 사이의 적어도 하나 이상의 계조를 표현하기 위하여, 상기 두 계조값이 소정의 빈도에 따라 반복적으로 나타나도록 하나의 프레임을 다수의 프레임으로 확장하는 ACC 블록; 현재 프레임 데이터와 이전 프레임 데이터를 비교하여 DCC 보정값을 구하고 그 값을 토대로 프레임 데이터를 생성하는 DCC 블록; 및, 상기 DCC 블록에서 생성된 프레임 데이터를 상기 소스 구동부에서 처리 가능하도록 데이터 포맷을 변환시키는 타이밍 재분배 블록으로 구성된 타이밍 제어부를 포함하며,
    상기 DCC 블록은 현재 프레임 데이터의 N비트와 이전 프레임 데이터의 상위 m비트를 받아들이며,
    상기 현재 프레임 데이터의 (N-p)비트와 이전 프레임 데이터의 (N-p)비트를 입력받아 이에 대응하는 기준 데이터와 계수를 출력하는 룩업 테이블;
    상기 현재 프레임 데이터의 m비트와 상기 이전 프레임 데이터의 m비트를 받아들여 그 계조값의 차이가 '1'인지에 따라 DCC 블록의 적용 여부를 결정하는 전처리부; 및,
    상기 전처리부의 출력에 따라 DCC 블록을 적용하지 않을 경우에는 현재 프레임 데이터를 그대로 출력시키고, DCC 블록을 적용할 경우에는 상기 룩업 테이블의 출력을 이용하여 DCC 보정값을 구하고, 상기 DCC 보정값과 현재 프레임 데이터의 하위 비트를 이용하여 N비트의 데이터를 생성하는 DCC 변환부로 구성됨을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 ACC 블록은
    RGB 데이터의 비트 수를 소정 비트 확장시키는 데이터 계조 확장기; 및,
    상기 소스 구동부에서 처리 가능한 비트 수에 맞게 데이터의 비트 수를 축소시키며, 상기 확장된 비트에 따라 상기 RGB 데이터가 나타내는 계조와 그 상위 계조의 발생빈도가 소정의 프레임 단위로 조절되도록 프레임 데이터를 구성하는 데이터 계조 축소기로 구성됨을 특징으로 하는 액정 표시 장치.
  6. 다수의 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 화소를 가지는 액정 패널;
    상기 액정 패널의 게이트 라인을 순차적으로 스캐닝하기 위한 신호를 인가하는 게이트 구동부;
    RGB 데이터에 따라 상기 액정 패널의 각 화소에 인가하기 위한 계조 전압을 선택하여 출력시키는 소스 구동부;
    상기 게이트 구동부의 스캐닝을 위한 게이트 전압을 생성하여 출력하고, 상기 소스 구동부에 필요한 계조 전압을 생성하여 출력시키는 전압 발생부; 및,
    그래픽 소스로부터 RGB 데이터를 받아들이며, 임의의 두 계조 값 사이의 적어도 하나 이상의 계조를 표현하기 위하여, 상기 두 계조값이 소정의 빈도에 따라 반복적으로 나타나도록 하나의 프레임을 다수의 프레임으로 확장하는 ACC 블록; 현재 프레임 데이터와 이전 프레임 데이터를 비교하여 DCC 보정값을 구하고 그 값을 토대로 프레임 데이터를 생성하는 DCC 블록; 및, 상기 DCC 블록에서 생성된 프레임 데이터를 상기 소스 구동부에서 처리 가능하도록 데이터 포맷을 변환시키는 타이밍 재분배 블록으로 구성된 타이밍 제어부를 포함하며,
    상기 DCC 블록은 현재 프레임 데이터의 N비트와 이전 프레임 데이터의 상위 N비트를 받아들이며,
    상기 현재 프레임 데이터의 (N-p)비트와 이전 프레임 데이터의 (N-p)비트를 입력받아 이에 대응하는 기준 데이터와 계수를 출력하는 룩업 테이블;
    상기 현재 프레임 데이터의 N비트와 상기 이전 프레임 데이터의 N비트를 받아들여 그 계조값의 차이가 '1'인지에 따라 DCC 블록의 적용 여부를 결정하는 전처리부; 및,
    상기 전처리부의 출력에 따라 DCC 블록을 적용하지 않을 경우에는 현재 프레임 데이터를 그대로 출력시키고, DCC 블록을 적용할 경우에는 상기 룩업 테이블의 출력을 이용하여 DCC 보정값을 구하고, 상기 DCC 보정값과 현재 프레임 데이터의 하위 비트를 이용하여 N비트의 데이터를 생성하는 DCC 변환부로 구성됨을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 전처리부는,
    이전 프레임 데이터의 N비트와 현재 프레임 데이터의 N비트를 받아들여 둘 중에서 큰값을 출력시키는 큰값 선택기;
    이전 프레임 데이터의 N비트와 현재 프레임 데이터의 N비트를 받아들여 둘 중에서 작은값을 출력시키는 작은값 선택기;
    상기 큰값 선택기와 작은값 선택기의 출력에 대해 감산을 수행하는 감산기; 및,
    상기 감산기의 출력이 '1'일 경우에 DCC 블록을 적용하지 않는 DCC 디스에이블 신호를 생성하는 DCC 제어신호 생성기로 구성됨을 특징으로 하는 액정 표시 장치.
  8. 제6항에 있어서,
    상기 ACC 블록은
    RGB 데이터의 비트 수를 소정 비트 확장시키는 데이터 계조 확장기; 및,
    상기 소스 구동부에서 처리 가능한 비트 수에 맞게 데이터의 비트 수를 축소시키며, 상기 확장된 비트에 따라 상기 RGB 데이터가 나타내는 계조와 그 상위 계조의 발생빈도가 소정의 프레임 단위로 조절되도록 프레임 데이터를 구성하는 데이터 계조 축소기로 구성됨을 특징으로 하는 액정 표시 장치.
KR1020020015245A 2002-03-21 2002-03-21 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 KR100853210B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020015245A KR100853210B1 (ko) 2002-03-21 2002-03-21 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
US10/392,661 US7148868B2 (en) 2002-03-21 2003-03-20 Liquid crystal display
TW092106313A TWI276034B (en) 2002-03-21 2003-03-21 Liquid crystal display
JP2003079412A JP4490044B2 (ja) 2002-03-21 2003-03-24 色特性補償機能と応答速度補償機能を有する液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020015245A KR100853210B1 (ko) 2002-03-21 2002-03-21 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치

Publications (2)

Publication Number Publication Date
KR20030076756A KR20030076756A (ko) 2003-09-29
KR100853210B1 true KR100853210B1 (ko) 2008-08-20

Family

ID=28036145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020015245A KR100853210B1 (ko) 2002-03-21 2002-03-21 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치

Country Status (4)

Country Link
US (1) US7148868B2 (ko)
JP (1) JP4490044B2 (ko)
KR (1) KR100853210B1 (ko)
TW (1) TWI276034B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264425B2 (en) 2008-12-24 2012-09-11 Samsung Electronics Co., Ltd. Method for compensating data, data compensating apparatus for performing the method and display apparatus having the data compensating apparatus
US8665297B2 (en) 2009-09-09 2014-03-04 Samsung Display Co., Ltd. Display apparatus having temperature sensor and method of driving the same
US10264142B2 (en) 2016-12-23 2019-04-16 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
US10290270B2 (en) 2015-07-16 2019-05-14 Samsung Display Co., Ltd. Display apparatus
KR102060542B1 (ko) * 2013-05-21 2019-12-31 삼성디스플레이 주식회사 영상 신호 보정 장치 및 영상 신호 보정 방법
US10885829B2 (en) 2018-10-05 2021-01-05 Samsung Display Co., Ltd. Driving controller, display apparatus having the same and method of driving display panel using the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831234B1 (ko) * 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
JP3638143B2 (ja) * 2002-08-02 2005-04-13 シャープ株式会社 液晶表示装置
JP4409843B2 (ja) * 2003-03-28 2010-02-03 シャープ株式会社 駆動補償を行う液晶表示装置の制御回路
JP4601279B2 (ja) * 2003-10-02 2010-12-22 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法
KR100992133B1 (ko) * 2003-11-26 2010-11-04 삼성전자주식회사 신호 처리 장치 및 방법
US7859494B2 (en) * 2004-01-02 2010-12-28 Samsung Electronics Co., Ltd. Display device and driving method thereof
CN100429562C (zh) * 2004-03-23 2008-10-29 联咏科技股份有限公司 面板显示装置的色彩管理结构与色彩管理方法、源极驱动器以及面板显示装置
TWI240565B (en) * 2004-06-14 2005-09-21 Hannstar Display Corp Driving system and driving method for motion pictures
KR101160832B1 (ko) 2005-07-14 2012-06-28 삼성전자주식회사 표시 장치 및 영상 신호 보정 방법
JP4488979B2 (ja) * 2005-08-16 2010-06-23 株式会社東芝 画像処理装置、画像処理方法および画像処理プログラム
US20070063940A1 (en) * 2005-09-21 2007-03-22 Juenger Randall F System and method for managing information handling system display panel response time compensation
US7876313B2 (en) * 2006-09-29 2011-01-25 Intel Corporation Graphics controller, display controller and method for compensating for low response time in displays
KR20080042433A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
TWI378432B (en) * 2007-07-12 2012-12-01 Etron Technology Inc Driving system and method for liquid crystal display
US8578192B2 (en) * 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
TW201025267A (en) * 2008-12-31 2010-07-01 Giantplus Technology Co Ltd Liquid crystal display having signal compensation and driving method thereof
KR101691571B1 (ko) * 2009-10-15 2017-01-02 삼성전자주식회사 표시 장치에 의해서 표시되는 영상 데이터를 처리하는 장치 및 방법
KR101825214B1 (ko) * 2011-06-17 2018-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20120139409A (ko) 2011-06-17 2012-12-27 삼성디스플레이 주식회사 감마 데이터 보상 시스템, 이를 포함하는 표시 장치 및 감마 데이터 보상 방법
KR101891971B1 (ko) * 2011-09-06 2018-10-01 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN103680383B (zh) * 2012-09-24 2018-09-11 三星电子株式会社 显示驱动器集成电路、显示系统及其显示数据处理方法
KR101987160B1 (ko) * 2012-09-24 2019-09-30 삼성전자주식회사 디스플레이 드라이버 집적회로, 그것을 포함하는 디스플레이 시스템 및 그것의 디스플레이 데이터 처리 방법
KR102068165B1 (ko) 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US9741311B2 (en) * 2013-08-13 2017-08-22 Seiko Epson Corporation Data line driver, semiconductor integrated circuit device, and electronic appliance with improved gradation voltage
KR102342739B1 (ko) 2014-10-13 2021-12-24 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN107301852A (zh) * 2017-08-24 2017-10-27 惠科股份有限公司 一种显示面板的驱动装置、方法及显示装置
US10665199B2 (en) * 2017-09-07 2020-05-26 Raydium Semiconductor Corporation Liquid crystal display power saving method
KR20190071020A (ko) * 2017-12-13 2019-06-24 삼성디스플레이 주식회사 영상 데이터 보정 방법 및 이를 수행하는 표시 장치
TWI752260B (zh) 2018-08-31 2022-01-11 元太科技工業股份有限公司 顯示裝置以及顯示驅動方法
CN110875017B (zh) * 2018-08-31 2021-04-20 元太科技工业股份有限公司 显示装置以及显示驱动方法
CN109360523B (zh) * 2018-12-12 2020-11-27 惠科股份有限公司 显示面板的驱动方法及驱动装置、显示装置
US11978415B2 (en) * 2019-11-13 2024-05-07 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
KR20230004149A (ko) * 2021-06-30 2023-01-06 엘지디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011802A (ko) * 1997-07-25 1999-02-18 구자홍 액정 표시 장치의 화상신호 출력장치 및 그 출력방법
KR20010050512A (ko) * 1999-10-18 2001-06-15 가부시끼가이샤 히다찌 가조 죠호 시스템 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR20020044673A (ko) * 2000-12-06 2002-06-19 윤종용 동화상 보정 기능을 갖는 액정 표시 장치와 이의 구동장치 및 방법
JP2002297104A (ja) * 2001-03-29 2002-10-11 Fujitsu Ltd 高速応答の為に駆動補償を行う液晶表示装置の制御回路
KR20020094990A (ko) * 2001-06-11 2002-12-20 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4921334A (en) * 1988-07-18 1990-05-01 General Electric Company Matrix liquid crystal display with extended gray scale
JP3361705B2 (ja) * 1996-11-15 2003-01-07 株式会社日立製作所 液晶コントローラおよび液晶表示装置
JP3620943B2 (ja) * 1997-01-20 2005-02-16 富士通株式会社 表示方法及び表示装置
US6329980B1 (en) * 1997-03-31 2001-12-11 Sanjo Electric Co., Ltd. Driving circuit for display device
JP3305240B2 (ja) * 1997-10-23 2002-07-22 キヤノン株式会社 液晶表示パネル駆動装置と駆動方法
JP4188566B2 (ja) * 2000-10-27 2008-11-26 三菱電機株式会社 液晶表示装置の駆動回路および駆動方法
US6771242B2 (en) * 2001-06-11 2004-08-03 Lg. Philips Lcd Co., Ltd. Method and apparatus for driving liquid crystal display
KR100769167B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011802A (ko) * 1997-07-25 1999-02-18 구자홍 액정 표시 장치의 화상신호 출력장치 및 그 출력방법
KR20010050512A (ko) * 1999-10-18 2001-06-15 가부시끼가이샤 히다찌 가조 죠호 시스템 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR20020044673A (ko) * 2000-12-06 2002-06-19 윤종용 동화상 보정 기능을 갖는 액정 표시 장치와 이의 구동장치 및 방법
JP2002297104A (ja) * 2001-03-29 2002-10-11 Fujitsu Ltd 高速応答の為に駆動補償を行う液晶表示装置の制御回路
KR20020094990A (ko) * 2001-06-11 2002-12-20 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264425B2 (en) 2008-12-24 2012-09-11 Samsung Electronics Co., Ltd. Method for compensating data, data compensating apparatus for performing the method and display apparatus having the data compensating apparatus
US8665297B2 (en) 2009-09-09 2014-03-04 Samsung Display Co., Ltd. Display apparatus having temperature sensor and method of driving the same
KR102060542B1 (ko) * 2013-05-21 2019-12-31 삼성디스플레이 주식회사 영상 신호 보정 장치 및 영상 신호 보정 방법
US10290270B2 (en) 2015-07-16 2019-05-14 Samsung Display Co., Ltd. Display apparatus
US10264142B2 (en) 2016-12-23 2019-04-16 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
US10885829B2 (en) 2018-10-05 2021-01-05 Samsung Display Co., Ltd. Driving controller, display apparatus having the same and method of driving display panel using the same

Also Published As

Publication number Publication date
TW200305844A (en) 2003-11-01
TWI276034B (en) 2007-03-11
KR20030076756A (ko) 2003-09-29
JP2004004640A (ja) 2004-01-08
JP4490044B2 (ja) 2010-06-23
US7148868B2 (en) 2006-12-12
US20030179170A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
KR100853210B1 (ko) 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
US10147370B2 (en) Variable refresh rate gamma correction
TWI408634B (zh) 液晶顯示面板基礎顯示中動態選定圖框速率轉換或圖素過度驅動
JP4923021B2 (ja) 色補正機能を有する液晶表示装置並びにその駆動装置及び駆動方法
JPH08110764A (ja) 表示制御方法及び装置
JP2002091390A (ja) 液晶表示装置及びその駆動用回路装置
JP2002082658A (ja) 表示装置および画像信号の処理方法
JP2001117074A (ja) 液晶表示装置
JP2003302955A (ja) フレームレート制御方法及びそのための液晶表示装置
KR20030073390A (ko) 동적 휘도비를 향상시키기 위한 액정 표시 장치 및 이장치를 위한 감마 전압 생성 방법
JP2000284773A (ja) 画像表示装置
JP2003018500A (ja) 画像処理回路、画像表示装置、並びに画像処理方法
US5293474A (en) System for raster imaging with automatic centering and image compression
JP2001042852A (ja) 表示装置、方法及びコンピュータ読み取り可能な記憶媒体
JP2003316334A (ja) 表示装置及び表示用駆動回路
US5880741A (en) Method and apparatus for transferring video data using mask data
KR100958324B1 (ko) 입력 영상 데이터에 따른 백라이트 휘도 조절 기능을가지는 영상 데이터 처리 장치, 이를 가지는 액정 표시장치 및 액정 표시 장치의 구동 방법
US8248433B2 (en) Error accumulation dithering of image data
KR101308223B1 (ko) 액정 표시 장치
EP1538595B1 (en) Driving circuit of a liquid crystal display and driving method thereof
JP2006113359A (ja) オーバードライブ回路および表示装置
JPH10161600A (ja) 液晶表示制御装置
JP2773248B2 (ja) 画像信号処理装置
JPH10124004A (ja) マルチ画面プラズマディスプレイ装置
KR20040085494A (ko) 액정표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee