JP2773248B2

JP2773248B2 - 画像信号処理装置

Info

Publication number: JP2773248B2
Application number: JP1136803A
Authority: JP
Inventors: 重雄鶴岡; 章中田; 淳中村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-08-09
Filing date: 1989-05-30
Publication date: 1998-07-09
Anticipated expiration: 2013-07-09
Also published as: JPH02230190A; KR900003729A; KR940003622B1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、グラフィック機能が拡充されたパーソナル
コンピュータ及びエンジニアリングワークステーション
における、ディスプレイコントローラまたはマイクロプ
ロセッサ等に制御され、CRTディスプレイまたは液晶ま
たはプラズマディスプレイなどを表示するための画像信
号を発生する画像信号処理装置に関し、特に表示データ
をディスプレイ表示データに変換するパレット（ルック
アップテーブルとも呼ばれる。）を有する画像信号処理
装置に関する。

〔従来の技術〕

第８図に画素単位の表示データを、表示用デジタルデ
ータであるディスプレイ表示データ（たとえば、デジタ
ルRGBデータ）に変換するパレットを具備した、CRTディ
スプレイ及び、液晶またはプラズマディスプレイを表示
するシステムの方式の従来例を示す。第８図の従来例に
よれば、パレット82は、RAMで構成されており（以下パ
レットRAMと称する）ディスプレイコントローラ81よ
り、１画素単位に相当するクロック92（ピクセルクロッ
ク）と各画単位の表示データ99（ピクセルアドレス）を
供給される。パレット82は、この表示データをアドレス
として、RAMの読み出し動作を行なうことでディスプレ
イ表示データ93への変換を行っている。パレットの変換
データは、80のマイクロプロセッサより、データバス96
を介してパレットRAMに書き込まれる。パレットにより
変換されたディスプレイ表示データ93は、83のデジタル
アナログ変換器（以下D/A変換器と称する）によりCRTデ
ィスプレイ表示用の信号88（例えばアナログRGB信号）
に変換され、CRTディスプレイ87に供給される。またCRT
ディスプレイへの同期信号91は、ディスプレイコントロ
ーラ81より供給される。一方、液晶またはプラズマディ
スプレイを表示するのには、83のD/A変換器の出力であ
るCRTディスプレイ用のアナログ信号を84のアナログデ
ジタル変換器（以下A/D変換器と称する）によりA/D変換
したのち、液晶プラズマディスプレイインターフェイス
装置85に、ディスプレイ表示データ90として供給する。
また、インターフェイス装置85は、ディスプレイコント
ローラ81より、１画素単位に相当するピクセルクロック
92を供給され、各画素毎のデータを取り込む。液晶、プ
ラズマディスプレイ表示のための同期信号91も、ディス
プレイコントローラ81より、インターフェイス装置85に
供給される。その後、インターフェイス装置85は、デジ
タル表示用信号89を出力して液晶またはプラズマディス
プレイ86を表示する。

尚、第８図において、94はマイクロプロセッサ80から
出力されるパレット82の制御信号、95は同様にプロセッ
サから出力されるパレット82を書き込みまたは読み出し
状態とするリード／ライト信号である。パレット82は95
により書き込み状態とされた時、バス96から供給された
表示変換データを書き込み、95により読み出し状態とさ
れた時、バス96から表示変換データを読み出す。

また、97はプロセッサ80がディスプレイコントローラ
81を制御する制御信号、98は両者の間の双方向のデータ
バスである。

〔発明が解決しようとする課題〕

前述の従来技術では、平面ディスプレイを表示しよう
とした場合、パレット出力を、CRTディスプレイを表示
するためのアナログRGB信号などのアナログ信号にD/A変
換した後に、再びA/D変換器を用いてデジタル信号に変
換し、液晶またはプラズマディスプレイを表示するため
の信号を作成しなければならず、装置点数が増し表示シ
ステム自体の大型化、高価格化としてしまうという問題
点を有していた。また、第７図の従来例のように、通常
パレットは、RAMあるいは、ROMなどの半導体メモリーに
より構成されており、その読み出しを行うことにより変
換動作を行っているため、第７図で、99の表示データ
（ピクセルアドレス）がパレットに供給されてから、93
のディスプレイ表示用データ、あるいは、88のアナログ
信号に変換されて出力されるまでには、遅延時間を生じ
てしまう。また、この遅延時間は、ROMまたはRAMの読み
出し時間に起因するものであり、半導体メモリーの読み
出し時間は不安定で、しかも製造等によりかなり大きな
ばらつきを持ってしまうので、この遅延時間は不安定な
ものとなる。したがって、ピクセルアドレス99と同期し
てディスプレイコントローラより出力されるピクセルク
ロック92または、同期信号91と、時間的に遅延を含むデ
ィスプレイ表示データとの位相関係は、不安定なものと
なりタイミングずれを起こしてしまう。第７図の従来例
では、ピクセルクロック92及び、同期信号91はディスプ
レイコントローラより、85のインターフェイス装置に供
給されるため、インターフェイス装置側でのデータを取
り込むタイミングの制御、また、84のA/D変換器のタイ
ミングの制御が、大変困難なものとなってしまうばかり
か、必ずしも正確なデータをとりこめず、ディスプレイ
でジッタ等の障害の原因になってしまうという問題点を
有していた。さらに、前述のような位相関係のため、シ
ステムを高速化することが大変困難であるという問題点
を有していた。また、CRTディスプレイに表示する場合
にも同様で、CRTディスプレイに供給される、同期信号9
1と、ディスプレイ表示用の信号88は、不安定な位相関
係にあり、ジッタ等の障害の原因になってしまうという
問題点を有していた。

そこで本発明は、このような問題点を解決するもの
で、その目的とするところは、液晶または、プラズマデ
ィスプレイといった平面ディスプレイを表示するシステ
ムに適し、小型で低価格、かつ高速処理が可能で、さら
には、高品質な画像を発生することが可能な画像処理装
置を供給することにある。

〔課題を解決するための手段〕

本発明の画像信号処理装置は、クロック信号に同期し
て、表示用データを出力するレジスタと、前記レジスタ
の出力をデジタル−アナログ変換するD/Aコンバータ
と、前記クロック信号に同期して、水平同期信号及び垂
直同期信号のうちの少なくとも一つの同期信号を出力す
る同期信号レジスタとを有することを特徴とする。

〔実施例〕

以下本発明について、実施例に基づいて説明する。第
１図（ａ）、（ｂ）は、本発明の第１の実施例を示す図
で100が本発明による画像信号処理装置である。101は、
表示コントローラとのインターフェースI/F部であり、
表示コントローラより、ピクセルクロック116と、ピク
セルアドレス117を供給される。ピクセルクロックはピ
クセル周波数を有するクロックである。またピクセルア
ドレスはピクセルクロックに同期した画素単位のデジタ
ル表示データである。102は、パレットで、RAMで構成さ
れており、表示コントローラから供給された8bitの表示
データ（ピクセルアドレス）をアドレス信号とし、指定
されたアドレスに記憶したデータを読み出すことによ
り、Ｒ（Red:赤）6tit、Ｇ（Green:緑）6bit、Ｂ（Blu
e:青）6bitのデジタルカラーデータ（112〜114）に変換
している。103〜105は、各Ｒ、Ｇ、Ｂのパレット出力デ
ータを、D/A変換するためにデコードをするデコーダ、1
06〜108は、デコーダの出力に応じたアナログ値を出力
する各Ｒ、Ｇ、ＢのD/A変換器である。115は、液晶また
はプラズマディスプレイ・インターフェイス装置であ
り、100の画像信号処理装置から、パレットにより変換
されたデータを供給され、液晶またはプラズマディスプ
レイを表示する。一方、109〜111は、アナログRGB信号
出力であり、106〜108のD/A変換器によりD/A変換れたア
ナログRGB信号が出力されることにより、RGBの各アナロ
グ値の度合の組み合わせに応じたカラー表示がCRTディ
スプレイになされる。第１図（ａ）では、パレットによ
り変換された、デジタルRGBデータ（18bit）から、G6bi
tを、液晶またはプラズマディスプレイ・インターフェ
イス装置に入力しているが、このような構成にすること
で、CRTディスプレイとともに、2⁶＝64階調表示可能
な、モノクロの液晶またはプラズマディスプレイを表示
するシステムに応用できる。

デジタルRGBデータのうちG6bitを液晶またはプラズマ
ディスプレイ用に出力しているのは、以下に述べるよう
な理由がある。RGB原色信号を輝度信号（Ｙ）に変換す
る場合、次のような変換式が用いられる。

Ｙ＝0.3R＋0.59G＋0.11B 上式からわかるように、Ｒ成分、Ｇ成分、Ｂ成分の中
で、Ｇ成分が輝度信号（Ｙ）に対する重みが一番大き
い。したがって、白黒（モノクロ）ディスプレイを表示
しようとした場合、Ｒ、Ｇ、Ｂ信号の中でどれか１つの
信号を用いて表示しようとすると、Ｇ信号を用いるのが
一番自然な表示となる。このような理由からＧデータ6b
itを液晶またはプラズマディスプレイ用の表示データと
して出力している。

第１図（ｂ）では、Ｒ、Ｇ、Ｂ、のそれぞれ、上位2b
itずつ、合計6bitを、インターフェイス装置に入力して
おり、このような構成にすることで、CRTディスプレイ
とともに64色表示可能なカラー液晶ディスプレイなど
に、応用できる。また、液晶またはプラズマディスプレ
イ・インターフェイス装置への出力は、上記の２つの例
以外にも、ディスプレイの表示能力などに対応して、決
めればよい。また、この第１図の実施例では、パレット
RAMへのデータの書き込みを行う回路は、省略してあ
る。また、画像信号処理装置100は同一半導体基板上に
構成された１チップの半導体集積回路として実現され
る。

第２図は、本発明の第２の実施例である画像信号処理
装置を用いて、液晶またはプラズマディスプレイを表示
する方式を示している。140が、本発明の実施例である
画像信号処理装置である。120はディスプレイコントロ
ーラで、140の画像信号処理装置に、画素単位のデジタ
ル表示データとなるピクセルデータ125と、ピクセル周
波数を有するピクセルクロック126を供給する。131はパ
レットであり、RAMで構成されている。121はシステム全
体の制御を行うマイクロプロセッサ（以下MPUと称す
る）であり、124は140の画像信号処理装置との間でデー
タ転送するデータバス、123は読み出し信号、122は書き
込み信号である。124、123、122の信号により、MPUはパ
レットRAMへ変換データの書き込み、読み出しを行う。1
32はMPUインターフェイス回路であり、MPUからパレット
RAMの書き込みまたは読み出しの要求が来た場合に、140
の画像処理装置内部の制御及びインターフェイスを行
う。133はパレットRAMとの間でデータ転送を行うデータ
バスである。120のディスプレイコントローラから送ら
れてきたピクセルクロック126は、127のタイミングジェ
ネレータ回路に入力される。タイミングジェネレータ
は、入力されたピクセルクロックから、130のピクセル
アドレスレジスタへのクロック128と、135のディスプレ
イ表示データレジスタへのクロック136を作っている。1
25より入力されたピクセルアドレスは、130のピクセル
アドレスレジスタに入力され、前記のクロック128によ
りレジスタに取り込まれ、パレットRAMへのアドレス129
を供給する。パレットRAMは129により指定されたロケー
ションの記憶データ134を、135のディスプレイ表示デー
タレジスタに出力する。パレットRAMの各ロケーション
にはRGBカラーデータまたは緑のカラーデータを記憶す
る。135のディスプレイ表示データレジスタは、パレッ
トRAMより出力されたデータ134を、クロック136により
取り込む。レジスタに取り込まれたデータは、データバ
ス137より出力される。また、135のディスプレイ表示レ
ジスタへのクロック136も、140の画像信号橇装置より出
力される。画像信号処理装置より出力されたクロック13
6と、ディスプレイ表示データ137は、138の液晶または
プラズマディスプレイインターフェイス装置に入力され
た、139のディスプレイを駆動する。このような構成に
することで、136の出力クロックに同期したディスプレ
イ表示データ137が、インターフェイス装置に供給され
ることになる。すなわち、ディスプレイ表示データ137
はクロック136によりディスプレイ表示データレジスタ1
37にデータが取り込まれた時点で確定し、このクロック
136をそのまま出力したので、表示データ137とクロック
136は常に同期することとなり位相ずれが起こらない。

尚、画像信号処理装置140は、１チップの半導体集積
回路として実現される。

第３図は、本発明の第３の実施例である画像信号処理
装置を用いて、ディスプレイ装置を表示する方式を示し
ている。161が本発明の実施例である画像信号処理装置
である。141はディスプレイコントローラで、161の画像
信号処理装置に、表示データとなるピクセルアドレス14
3と、ピクセルアドレスに同期したピクセル周波数を有
するピクセルクロック142と、ピクセルロックに同期し
た水平同期信号144と垂直同期信号145を供給する。151
はパレットであり、RAMで構成されている。146は、クロ
ックバッファ回路であり、入力されたピクセルクロック
142から、147のピクセルアドレスレジスタ、155のディ
スプレイ表示データレジスタ及び、150、156の同期信号
レジスタへクロック148を供給する。147のピクセルアド
レスレジスタは、143より供給されたピスクセルアドレ
スを、148のクロックにより取り込み、151のパレットRA
Mに、アドレス149を供給する。パレットRAMは、ピクセ
ルアドレスを、このアドレスにより指定されたアドレス
に記憶したディスプレイ表示データに変換して、154の
データバスを通して、155のディスプレイ表示データレ
ジスタへ出力する。ディスプレイ表示データレジスタ15
5は、パレットRAMより出力されたデータを、クロック14
8により取り込む。ディスプレイ表示レジスタに取り込
まれたデータは、157のデータバスにより出力され、160
のディスプレイ装置に画像データを供給する。一方、水
平同期信号144及び垂直同期信号145は、161の画像信号
処理装置に入力された後、150の同期信号レジスタＡに
入力される。150の、同期信号レジスタＡは、クロック1
48によりデータを取り込み、156の同期信号レジスタＢ
へ水平同期データ152、垂直同期データ153を出力する。
156の同期信号レジスタＢは、同様にクロック148により
データを取り込み、158の水平同期信号出力及び159の垂
直同期信号出力より、各同期信号を外部へ出力する。画
像信号処理装置より出力された、水平、垂直同期信号
は、160のディスプレイ装置に供給される。このような
構成にすることで、144と145より供給された、水平、垂
直同期信号は、150と156の２つのレジスタにより構成さ
れるシフトレジスタにより遅延された後、158、159より
出力されることになる。そして、143よりピクセルアド
レスが供給され、147のピクセルアドレスレジスタに取
り込まれてから、ディスプレイ表示データに変換されて
157のデータバスに出力されるまでの遅延時間と、144と
145より供給された水平、垂直同期信号が、150のレジス
タに取り込まれてから、158、159より出力されるまでの
遅延時間は同一のものとなる。これは、レジスタ147と
レジスタ150が同一のクロックで制御され、レジスタ155
とレジスタ156が同一のクロックで制御されることによ
り得られた結果である。またこの第３図の実施例では、
MPUからパレットRAMへのデータの書き込みを行う回路は
省略してある。尚、画像信号処理装置161は１チップの
半導体集積回路として実現される。

次に、前記の第１〜３の実施例に示した機能を１つの
画像信号処理装置として実現した例を第４図に示す。こ
の画像信号処理装置15は、同一半導体基板上に構成さ
れ、入力される画素単位のデジタル表示データであるピ
クセルアドレス（8bit）を、Ｒ、Ｇ、Ｂ、各6bitのデジ
タルカラーデータに変換し、そのRGBデータをそれぞれ
デジタル・アナログ変換し、CTRディスプレイを表示す
るためのアナログRGB信号として出力すると同時に、Ｇ
データ6bitをデジタルデータとして出力するものであ
る。16はピクセルクロック入力端子、17は水平同期信号
入力端子、18は垂直同期信号入力端子、19はピクセルア
ドレス入力端子であり、以上の信号はディスプレイコン
トローラから供給される。20はデータバス、21はコント
ロール信号入力端子、22はリード／ライトコントロール
信号入力端子であり、以上の信号はシステムの制御を行
うMPUより供給され、MPUがパレットRAMに変換データの
書き込み読み出しを行う場合に使われる。ピクセルクロ
ックは、１のタイミングジェネレータに入力され、タイ
ミングジェネレータは24のクロックと24のクロックより
位相変化の遅れた25のクロックを作っている。クロック
24は、２の同期信号レジスタＡと、３のピクセルアドレ
スレジスタへ供給される。クロック25は、７の同期信号
レジスタＢと、８のＲレジスタ、９のＧレジスタ、10の
Ｂレジスタと、11のGDATAレジスタに供給される。３の
ピクセルアドレスレジスタは、クロック24により入力端
子19から入力されたピクセルアドレスデータを取り込
み、６のパレットRAM（256ワード×８ビットRAM）にア
ドレス32を供給する。パレットRAMは、アドレス32によ
り指定された領域に記憶したデータの読み出し動作を行
い、R6bit、G6bit、B6bitのデータを、35、36、37のデ
ータバスに並列出力する。８、９、10の各レジスタは、
パレットRAMより出力されたデータを、クロック25によ
り取り込み、12、13、14の各D/A変換器へデータを出力
する。12、13、14の各D/A変換器は、R6bit、G6bit、B6b
itのデータを、それぞれD/A変換し、44のＲ出力端子、4
5のＧ出力端子、46のＢ出力端子、よりアナログRGB信号
として出力する。また、パレットRAMより出力された、R
GBデータのうち、36のＧデータ6bitは、11のＧデータレ
ジスタにも供給され、11のＧデータレジスタは、クロッ
ク25によりデータを取り込み、47のデジタルＧデータ出
力端子より、6bitのデータとして出力する。２の同期信
号レジスタは、17、18の端子より入力される水平同期信
号及び垂直同期信号を、クロック24により取り込む。２
のレジスタに取り込まれた同期信号は、５のディレイ回
路に入力される。このディレイ回路は、２の同期信号レ
ジスタＡと７の同期信号レジスタＢによるシフトレジス
タがクロックスキューによる誤動作を生じないようにす
るため、レジスタＡが同期信号17、18を取り込むと同時
に26、27として出力した同期信号を遅延するものであ
る。このディレイ回路がないと、クロック24によりレジ
スタＡに保持された同期信号はすぐにクロック25により
レジスタＢに保持されてしまい、１ピクセルクロック分
早く同期信号が出力されてしまう恐れがある。５のディ
レイ回路より出力された同期信号28、29は、７の同期信
号レジスタＢに入力される。７の同期信号レジスタは、
クロック25により同期信号を取り込み、42の水平同期信
号出力端子、43の垂直同期信号出力端子より出力する。
またクロック25は、41のピクセルクロック出力端子より
出力される。４はMPUインターフェイス回路であり、コ
ントロール信号入力端子21からのコントロール信号とリ
ード／ライト信号入力端子22からのリード／ライト信号
に応じて、パレットRAMへの変換データの書き込み、読
み出しの制御を行う。４のインターフェイス回路は、ピ
クセルアドレスレジスタ３にパレットRAM6への8bit書き
込みアドレス30とコントロール信号31を出力し、パレッ
トRAM6へリード／ライト信号33を出力し、パレットRAM
との間で変換データ34の読み出し、書き込みをする。デ
ータバス20からはディスプレイコントローラからアドレ
スデータと変換データが供給される。21からのコントロ
ール信号は20から入力されるデータがアドレスか変換デ
ータかを切り換える。22からのリード／ライト信号が書
き込みを示し、コントロール信号がアドレスを示す場
合、20のデータバスからのアドレスはバス30を介してア
ドレスレジスタ３へ出力される。この時、コントロール
信号31は３のレジスタが取り込むデータを19から30側へ
と切り換えさせる。次に、21のコントロール信号が変換
データを示すと、20からの変換データはパレットRAMへ3
4を介して供給され、リード／ライト信号33が書き込み
を示すため、20から入力されてレジスタ３に取り込まれ
たアドレスにより指定された領域に、20から入力された
変換データを書き込むこととなる。22からのリード／ラ
イト信号が読み出しを示す場合は、19から入力されたピ
クセルアドレスに応じてパレットRAMから変換データが3
5、36、37に読み出されるか、またはパレットRAMからバ
ス20へデータが読み出される。

第５図は、第４図の画像信号処理装置の動作を示すタ
イミングチャート図である。（ａ）は、第４図16より入
力されるピクセルクロックであり、（ｂ）は、第４図24
のクロック、（ｃ）は第４図25のクロックである。
（ｂ）と（ｃ）の位相差はパレットRAMで表示データを
変換するのに必要な時間である。（ｄ）は第４図17より
入力される水平同期信号、（ｅ）は第４図19より入力さ
れるピクセルアドレスである。（ｆ）は第４図26の信号
で、第４図２の同期信号レジスタＡに、（ｂ）のクロッ
クにより取り込まれた水平同期信号である。（ｇ）は第
４図32の信号で、（ｂ）のクロックによりピクセルアド
レスレジスタ３に取り込まれたピクセルアドレスで、パ
レットRAMのアドレス32となる。（ｈ）は第４図35、3
6、37の信号で、パレットRAMの出力データである。
（ｉ）は第４図42より出力される水平同期信号であり、
（ｃ）のクロックにより第４図７のレジスタに取り込ま
れ出力される。（ｊ）は第４図47より出力されるデジタ
ルＧデータ、もしくは、38、39、40にそれぞれ出力され
るデジタルRGBデータであり、（ｃ）のクロックにより
第４図11、８、９、10の各レジスタに取り込まれ出力さ
れる。（ｋ）は第４図44、45、46より出力されるアナロ
グRGB出力であり、（ｃ）のクロックにより、第４図
８、９、10の各レジスタに取り込まれ、D/A変換された
後出力される。

次に、第４図に示した本発明の実施例である画像信号
処理装置を用いて、CRTディスプレイ及び液晶ディスプ
レイを表示するシステムのブロック図を第６図に示す。
52が、１チップの半導体集積回路として実現される本発
明による画像信号処理装置である。50はシステム全体の
制御を行うMPUであり、52の画像信号処理装置に対して
は、パレットRAMによる変換データの指定を行う。51は
ディスプレイコントローラであり、MPUの制御をうけ、5
2の画像信号処理装置に、ピクセルクロック61、水平同
期信号62、垂直同期信号63、ピクセルアドレス64を供給
する。52の画像信号処理装置は、54のCRTディスプレイ
に、アナログRGB信号69及び、画像信号処理装置内で、
遅延させられた水平同期信号68と垂直同期信号67を供給
する。また、画像信号処理装置は、53の液晶ディスプレ
イまたはプラズマディスプレイインターフェイス装置
に、66のピクセルクロック出力と、この出力クロックに
同期して、デジタルＧデータ65及び、水平同期信号68、
垂直同期信号67を供給する。そして、液晶ディスプレイ
またはプラズマディスプレイインターフェイス装置は、
55の液晶たはプラズマディスプレイを駆動する。同図に
おいて、56、57、58、59、60は第８図の98、97、94、9
5、96に相当する符合である。第４図、第６図によれ
ば、液晶またはプラズマディスプレイは6bitのＧカラー
データの値に応じた濃淡を各画素に表示する階調表示を
行うが、本発明はこれに限らず第１図（ｂ）のように、
RGBカラーデータの上位数ビットづつを出力してもよ
い。この場合は、液晶ディスプレイは各画素にカラー表
示を行う。尚、画像信号処理装置から出力するカラーデ
ータのビット数は実施例に限定されるものでなく、多い
程多階調または多色表示が可能となる。

尚、第２図127、第４図１に示されるタイミングジェ
ネレータの具体的な構成を第７図に示す。170はインバ
ータであり、171の外部からのピクセルクロックを入力
する。この171は第５図（ａ）のクロックである。172は
第２図128、第４図24のクロックであり、第５図（ｂ）
に示される。173は第２図136、第４図25のクロックであ
り、第５図（ｃ）に示される。第７図に示されるよう
に、入力されたピクセルクロックは、インバータにより
位相が遅延され102へ、更に位相が遅延され103へそれぞ
れ出力される。

また、本発明の実施例においては、同期信号を装置か
ら出力したが、ブランキング信号を必要とするCRTディ
スプレイ装置に適用するために、同期信号の場合と同じ
構成を使って、ブランキング信号も遅延してCRTディス
プレイに出力してもよい。

また、本発明の実施例では、画像信号処理装置にCRT
ディスプレイと液晶またはプラズマディスプレイが両方
接続される図が示されているが、実際の使用においては
CRTディスプレイあるいは液晶ディスプレイあるいはプ
ラズマディスプレイのいずれか一つが接続されて表示装
置として使用されるものである。更に液晶またはプラズ
マディスプレイは、エレクトロ・ルミネッセンス（EL）
ディスプレイでもよい。

以上述べたように本発明の実施例によれば、パレット
により変換したディスプレイ表示データを、アナログRG
B信号などのCRTディスプレイ表示のための信号として出
力するのみならず、同時に液晶またはプラズマディスプ
レイインターフェイス装置にも、ディスプレイ表示デー
タを供給することにより、従来のシステムで必要だった
A/D変換器及びその制御のための回路を不要としたた
め、CRTディスプレイかつ液晶またはプラズマディスプ
レイを表示するシステムを、従来のシステムより小型さ
らには低価格で構築することができるという効果を有す
る。

また、１画素単位に相当するクロック信号（ピクセル
クロック）と、それに同期してディスプレイ表示データ
を出力しており、しかも同一半導体基板に形成された回
路を介して出力されるため温度変化があっても出力につ
く遅延量は同一であって、両者の位相差は安定しており
常に一定の位相関係を保つことができるので、液晶また
はプラズマインターフェイス装置側では、正確かつ容易
にデータを取り込むことが可能である。更に、従来では
液晶またはプラズマディスプレイに表示を行う場合、D/
A変換器の出力をA/D変換していたが、本発明ではA/D変
換器を必要としていないので、液晶またはプラズマディ
スプレイに表示する表示データの高速処理も可能になる
という効果を有する。

また、ディスプレイコントローラにより供給されるピ
クセルアドレスをディスプレイ表示データに変換して出
力するまでの遅延時間と同一の遅延時間を、同じディス
プレイコントローラより供給される水平、垂直同期信号
のようなディスプレイ制御信号に持たせた後出力するの
で、ディスプレイ制御信号に対するディスプレイ表示デ
ータの関係は、常に安定した状態にあり、ジッタ等の障
害のない安定かつ高画質な画像を供給することができる
という効果を有する。

また、本発明のような画像信号処理装置を用いること
で、CRTディスプレイ用のシステムを液晶あるいはプラ
ズマディスプレイにも表示可能なシステムにしようとし
た場合にも、ディスプレイインターフェイス側で、従来
あったようなタイミングの問題を考慮する必要がなくな
り、容易にシステムを構築できるという効果を有する。

［発明の効果］以上のように、本発明のよれば、A/D変換器を必要と
しないので、表示データの高速処理が可能となる。

また、第１クロックに同期して、表示用デジタルデー
タを出力しているので、位相関係が安定し、タイミング
のずれを起こす心配が無くなる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明の第１の実施例を示す
ブロック図。第２図は、本発明の第２の実施例である画
像信号処理装置を用いたディスプレイ表示システムを示
すブロック図。第３図は、本発明の第３の実施例である
画像信号処理装置を用いたディスプレイ表示システムを
示すブロック図。第４図は、本発明の第４の実施例を示
すブロック図。第５図は、第４図の画像信号処理装置の
動作を示すタイミングチャート図。第６図は、本発明の
実施例である画像信号処理装置を用いてCRTディスプレ
イまたは液晶ディスプレイを表示するシステムのブロッ
ク図。第７図は、タイミングジェネレータの具体的構成
図。第８図は、従来の画像信号処理装置を用いたディス
プレイ表示システムを示すブロック図。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−286891（ＪＰ，Ａ) 特開平２−120889（ＪＰ，Ａ) 特開昭61−25190（ＪＰ，Ａ) 特開昭61−221792（ＪＰ，Ａ) 特開昭61−213896（ＪＰ，Ａ) 特開昭62−280799（ＪＰ，Ａ) 特開昭63−74099（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】クロック信号に同期して、表示用データを
出力するレジスタと、前記レジスタの出力をデジタル−アナログ変換するD/A
コンバータと、前記クロック信号に同期して、水平同期信号及び垂直同
期信号のうちの少なくとも一つの同期信号を出力する同
期信号レジスタとを有することを特徴とする画像信号処
理装置。