JPH08292742A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 消費電力が少ない回路構成で画像の表示品位
を損なわずに多階調表示を行うことができる液晶表示装
置を提供する。 【構成】 垂直同期信号１０５からフィールド数をカウ
ントするフィールドカウント回路と、インターレース状
態の入力アナログ画像信号１０１をｍビットのディジタ
ル画像信号に変換するＡ／Ｄ変換回路と、前記ディジタ
ル画像信号のうち下位（ｍ−ｎ）ビットの値及び前記フ
ィールドカウント回路の出力値より補正値を算出する補
正値算出回路と、前記ディジタル画像信号の上位ｎビッ
トの値と前記補正値との加減算を行うデータ補正回路
と、前記データ補正回路の出力をノンインターレース状
態に変換するインターレース／ノンインターレース変換
回路と、そのノンインターレース状態の出力ディジタル
画像信号に応じて画像を表示する液晶モジュールからな
る構成により、低周波数でＦＲＣ処理を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、省電力で多階調表示が
可能な液晶表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置において、ｍビットのディ
ジタル画像信号をより少ないビット数で同等レベルの多
階調表示を行う方法として、１フィールドの情報を２
^(m-n)フィールドに分散し、各フィールドにおいてｎビ
ット（ｍ＞ｎ）の画像信号を表示するよう制御を行い、
人間の目のパルス光に対する積分効果を利用して擬似的
にｍビットの画像として人の目に知覚させるフレームレ
ートコントロール（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒ
ｏｌ：以下ＦＲＣと記す。）が知られている（例えば特
願平５ー３０６３００）。

【０００３】図９は、上記ＦＲＣ処理を行っている従来
の液晶表示装置の一般的な構成例を示すブロック図であ
り、入力アナログ画像信号を３ビットのディジタル画像
信号に変換して処理する場合を示しているが、４ビット
以上のディジタル画像信号に変換して処理する場合も装
置の基本構成は変わらない。

【０００４】図中、９０１はインターレース状態のアナ
ログ画像信号、９０２はシステムクロック信号、９０３
はシステムクロック信号９０２を２分周し、周波数を１
／２にした１／２システムクロック信号、９０４及び９
０５は入力アナログ画像信号９０１のそれぞれ水平同期
信号ＨＳ及び垂直同期信号ＶＳ、９０６は入力アナログ
画像信号９０１を３ビットのディジタル画像信号（Ｄ２
Ｄ１ Ｄ０）に変換するＡ／Ｄ変換回路、９０７はＡ／
Ｄ変換回路９０６の出力ディジタル画像信号を２倍の周
波数のノンインターレース状態のディジタル画像信号
（Ｄ２’Ｄ１’Ｄ０’）に変換するインターレース／ノ
ンインターレース変換回路、９０８は垂直同期信号９０
５をカウントするフィールドカウント回路、９０９はイ
ンターレース／ノンインターレース変換回路９０７の３
ビットの出力ディジタル画像信号の下位１ビットＤ０’
とフィールドカウント回路９０８の出力値とに応じて補
正値Ｈを算出して出力する補正値算出回路、９１０は補
正値算出回路９０９の出力Ｈをインターレース／ノンイ
ンターレース変換回路９０７の出力ディジタル画像信号
の上位２ビット（Ｄ２’Ｄ１’）に加算してディジタル
画像信号（Ｄ２”Ｄ１”）を出力するデータ補正回路、
９１１はデータ補正回路９１０の出力ディジタル画像信
号（Ｄ２”Ｄ１”）に応じて画像を表示する液晶モジュ
ールである。ここに、フィールドカウント回路９０８、
補正値算出回路９０９及びデータ補正回路９１０で前述
のＦＲＣの処理が行われる。

【０００５】図１０は、従来の液晶表示装置の前記ブロ
ック図における各位置の信号波形のタイミングチャート
を示したものであり、アナログ画像信号９０１、アナロ
グ画像信号９０１の水平同期信号ＨＳ、アナログ画像信
号９０１の垂直同期信号ＶＳ、１／２システムクロック
信号９０３、Ａ／Ｄ変換回路９０６の出力ディジタル画
像信号（Ｄ２ Ｄ１ Ｄ０）、システムクロック信号９０
２、倍速変換され２倍の周波数となった水平同期信号２
ＨＳ、インターレース／ノンインターレース変換回路９
０７によりノンインターレースに変換されたディジタル
画像信号（Ｄ２’Ｄ１’Ｄ０’）、フィールドカウント
回路９０８の出力値Ｆ＿ａｄｄｒ、補正値算出回路９０
９の出力値Ｈ、データ補正回路９１０の出力ディジタル
画像信号（Ｄ２”Ｄ１”）について示している。

【０００６】このように構成された従来例の液晶表示装
置の動作について、図９，図１０を用いて説明するが、
以下の説明はアナログ画像信号を４ビット以上のディジ
タル画像信号に変換して処理する場合も基本的に同じで
ある。

【０００７】インターレース状態のアナログ画像信号９
０１をＡ／Ｄ変換回路９０６により３ビットのディジタ
ル画像信号（Ｄ２ Ｄ１ Ｄ０）に変換後、インターレー
ス／ノンインターレス変換回路９０７により、Ａ／Ｄ変
換直後の水平同期信号１周期分（１ライン分）のディジ
タル画像信号を２倍周波数の２ライン分のディジタル画
像信号とする倍速処理を行い、２倍周波数のノンインタ
ーレース状態のディジタル画像信号（Ｄ２’Ｄ１’Ｄ
０’）に変換する。すなわち、図１０の第１ライン分の
ディジタル画像信号を２倍周波数とし、疑似的に第１ラ
イン及び第２ライン分のディジタル画像信号とする処理
を行って、入力画像信号の第１フィールド分だけでノン
インターレース状態にする。

【０００８】さらに、前記ディジタル画像信号（Ｄ２’
Ｄ１’Ｄ０’）の上位２ビット（Ｄ２’Ｄ１’）をデー
タ補正回路９１０に、下位１ビットＤ０’を補正値算出
回路９０９に入力する。

【０００９】フィールドカウント回路９０８は、補正値
算出回路９０９に入力される前記ディジタル画像信号の
下位ビット数に等しいビット数を持つカウンタであり、
この従来例の場合１ビットのカウンタである。従って、
フィールドカウント回路９０８は１フィールド毎に０又
は１をフィールドカウント値Ｆ＿ａｄｄｒとして補正値
算出回路９０９に出力する。

【００１０】補正値算出回路９０９はディジタル画像信
号の下位１ビットの値Ｄ０’とフィールドカウント回路
９０８の出力値Ｆ＿ａｄｄｒとに応じて、補正値Ｈを算
出してデータ補正回路９１０に出力する。

【００１１】次に、前記補正値Ｈの算出手順について図
１０に沿って説明する。補正値算出回路９０９はディジ
タル画像信号（Ｄ２’Ｄ１’Ｄ０’）の下位１ビットの
値Ｄ０’が０のときは、フィールドカウント値Ｆ＿ａｄ
ｄｒ＝０あるいはＦ＿ａｄｄｒ＝１のそれぞれの場合に
対してすべて補正値Ｈ＝０を出力し、一方、下位１ビッ
トの値Ｄ０’が１のときは、Ｆ＿ａｄｄｒ＝０の場合
（例えば、第１のフィールド）に対しては補正値Ｈ＝０
を、Ｆ＿ａｄｄｒ＝１の場合（例えば、第２のフィール
ド）に対しては補正値Ｈ＝１をそれぞれ出力する。補正
値算出回路９０９の補正値Ｈは、データ補正回路９１０
に入力され、ディジタル画像信号の上位２ビットの値
（Ｄ２’Ｄ１’）に加算される。

【００１２】その結果、図１０に示すように３ビットの
ディジタル画像信号（Ｄ２’Ｄ１’Ｄ０’）の１フィー
ルドは、２ビットのディジタル画像信号２フィールド分
に分散されることになり、人間の目のパルス光に対する
積分効果によりその２フィールド分の平均値が知覚され
るので、表現可能な階調数Ｋは見かけ上７階調となる。
つまり２ビットの画像信号により３ビット相当の階調の
擬似的な表現を実現している。

【００１３】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、インターレース状態のディジタル画像信
号に比較して、その周波数が２倍程度高速なノンインタ
ーレース状態のディジタル画像信号に対してＦＲＣ処理
を行っているため、ＦＲＣ処理部の高速処理が必要とな
り消費電力が大きく、またコストが高いという課題を有
していた。

【００１４】本発明は上記課題に鑑み、より消費電力が
少なく安価な液晶表示装置を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に本発明の液晶表示装置は、インターレース状態の画像
信号の垂直同期信号からフィールド数をカウントして、
少なくとも前記フィールド数のカウント値とインターレ
ース状態のｍビット（但し、ｍは２以上の整数）のディ
ジタル画像信号の下位（ｍ−ｎ）ビット（但し、ｎはｍ
＞ｎである正の整数）のディジタル画像信号とから補正
値を算出し、前記インターレース状態のｍビットのディ
ジタル画像信号の上位ｎビットのディジタル画像信号に
対して前記補正値を加減算して得られたｎビットのディ
ジタル画像信号を、ノンインターレース状態の画像信号
に変換して液晶モジュールに表示する構成を備えたもの
である。

【００１６】

【作用】本発明は上記した構成により以下のように作用
する。すなわち、ｍビットのインターレース状態のディ
ジタル画像信号の下位（ｍ−ｎ）ビットの値とフィール
ドカウント値等によって定まる補正値を、データ補正回
路においてインターレース状態のディジタル画像信号の
上位ｎ（ｍ＞ｎ）ビットに加算又は減算して、ｍビット
のインターレース状態のディジタル画像信号１フィール
ド分の情報を、インターレース状態のままでｎビットの
ディジタル画像信号２^(m-n)フィールド分に分散する。
その後前記データ補正回路出力のインターレース状態の
画像信号をインターレース／ノンインターレース変換回
路によりノンインターレース状態の画像信号に変換し、
液晶モジュールに表示する。

【００１７】従って、ディジタル画像信号がインターレ
ース状態、つまり周波数の低い状態においてＦＲＣ処理
等の信号処理を行うことが可能となるため、消費電力及
びコストを低減することが可能となる。

【００１８】

【実施例】

（実施例１）図１は、本発明の第１の実施例における液
晶表示装置の構成を示すブロック図である。１０１はイ
ンターレース状態のアナログ画像信号、１０２はシステ
ムクロック信号ＣＬＫ、１０３はシステムクロック信号
１０２を２分周し、周波数を１／２にした１／２システ
ムクロック信号１／２ＣＬＫ、１０４は入力アナログ画
像信号１０１の水平同期信号ＨＳ、１０５は入力アナロ
グ画像信号１０１の垂直同期信号ＶＳ、１０６は入力ア
ナログ画像信号１０１を３ビットのディジタル画像信号
（Ｄ２ Ｄ１ Ｄ０）に変換するＡ／Ｄ変換回路、１０７
は垂直同期信号１０５をカウントするフィールドカウン
ト回路、１０８はＡ／Ｄ変換回路１０６の出力ディジタ
ル画像信号の下位１ビットＤ０とフィールドカウント回
路１０７の出力値Ｆ＿ａｄｄｒとに応じて補正値Ｈを算
出して出力する補正値算出回路、１０９は補正値算出回
路１０８の出力ＨをＡ／Ｄ変換回路１０６の出力ディジ
タル画像信号の上位２ビット（Ｄ２ Ｄ１）に加算して
ディジタル画像信号（Ｄ２’Ｄ１’）を出力するデータ
補正回路、１１０はデータ補正回路１０９の出力ディジ
タル画像信号（Ｄ２’Ｄ１’）をノンインターレース状
態のディジタル画像信号（Ｄ２”Ｄ１”）に変換するイ
ンターレース／ノンインターレース変換回路、１１１は
インターレース／ノンインターレース変換回路１１０の
出力ディジタル画像信号（Ｄ２”Ｄ１”）に応じて画像
を表示する液晶モジュールである。ここに、フィールド
カウント回路１０７、補正値算出回路１０８及びデータ
補正回路１０９で前述のＦＲＣの処理が行われる。

【００１９】図２は、本実施例の前記ブロック図におけ
る信号波形のタイミングチャートを示したものであり、
アナログ画像信号１０１、アナログ画像信号１０１の水
平同期信号ＨＳ、アナログ画像信号１０１の垂直同期信
号ＶＳ、１／２システムクロック信号１０３、Ａ／Ｄ変
換回路１０６の出力ディジタル画像信号（Ｄ２ Ｄ１Ｄ
０）、フィールドカウント回路１０８の出力値Ｆ＿ａｄ
ｄｒ、補正値算出回路１０８の出力値Ｈ、データ補正回
路１０９の出力ディジタル画像信号（Ｄ２’Ｄ１’）、
システムクロック信号１０２、倍速変換され２倍の周波
数となった水平同期信号２ＨＳ、インターレース／ノン
インターレース変換回路１１０によりノンインターレー
ス状態に変換されたディジタル画像信号（Ｄ２”Ｄ
１”）について示したものである。

【００２０】このように構成された本実施例の液晶表示
装置の動作について、図１，図２を用いて説明するが、
以下の説明はアナログ画像信号を４ビット以上のディジ
タル画像信号に変換して処理する場合も基本的に同じで
ある。

【００２１】インターレース状態のアナログ画像信号１
０１をＡ／Ｄ変換回路１０６により変換して得られる３
ビットのディジタル画像信号（Ｄ２ Ｄ１ Ｄ０）は、上
位２ビット（Ｄ２ Ｄ１）と下位１ビットＤ０に分割さ
れる。上位２ビット（Ｄ２ Ｄ１）はデータ補正回路１
０９に入力され、下位１ビットＤ０は補正値算出回路１
０８に入力される。

【００２２】フィールドカウント回路１０７は垂直同期
信号１０５をカウントする（ｍ−ｎ）ビットのカウンタ
であり、本実施例の場合ｍ＝３，ｎ＝２すなわち（３−
２）＝１ビットのカウンタである。そして、垂直同期信
号１０５を１フィールド毎にＦ＿ａｄｄｒ＝０からＦ＿
ａｄｄｒ＝１の値まで１ずつ加算し、フィールドカウン
ト値Ｆ＿ａｄｄｒとして補正値算出回路１０８へ出力す
る。

【００２３】補正値算出回路１０８においては、Ａ／Ｄ
変換回路１０６の出力ディジタル画像信号の下位１ビッ
トＤ０の値とフィールドカウント回路１０７の出力値Ｆ
＿ａｄｄｒの値とに応じて、補正値Ｈを算出してデータ
補正回路１０９に出力する。

【００２４】次に、前記補正値Ｈの算出手順について図
２に沿って説明する。Ａ／Ｄ変換回路１０６の出力ディ
ジタル画像信号の下位１ビットの値Ｄ０＝０のときは、
フィールドカウント値Ｆ＿ａｄｄｒ＝０あるいはＦ＿ａ
ｄｄｒ＝１のそれぞれの場合に対してすべて補正値Ｈ＝
０を出力し、一方、Ｄ０＝１のときは、Ｆ＿ａｄｄｒ＝
０の場合（例えば、第１フィールド）に対しては補正値
Ｈ＝０を、Ｆ＿ａｄｄｒ＝１の場合（例えば、第２フィ
ールド）に対しては補正値Ｈ＝１をそれぞれ出力する。
ただし、上位２ビット（Ｄ２ Ｄ１）が（１１）である
場合には、データ補正回路１０９で補正値Ｈ＝１を加算
した場合にその結果が０となってしまうため、この場合
は補正値Ｈ＝０とする。

【００２５】このようにして補正値算出回路１０８の出
力する補正値Ｈは、データ補正回路１０９に入力され、
Ａ／Ｄ変換回路１０６の出力ディジタル画像信号の上位
２ビットの値（Ｄ２ Ｄ１）に加算される。データ補正
回路１０９において補正値Ｈを加算して出力したディジ
タル画像信号（Ｄ２’Ｄ１’）は、インターレース／ノ
ンインターレース変換回路１１０により、水平同期信号
１周期分（１ライン分）のディジタル画像信号を２倍周
波数の２ライン分のディジタル画像信号とする倍速処理
を受け、２倍周波数のノンインターレース状態のディジ
タル画像信号（Ｄ２”Ｄ１”）として液晶モジュール１
１１に出力される。

【００２６】ここで（Ｄ２”Ｄ１”）の値は、図２の例
では第１フィールドにおいて画面水平方向に０、０、
１、１、２、２、３、３．．．と順に並んでおり、同様
に第２フィールドにおいては画面水平方向に０、１、
１、２、２、３、３、３．．．と並んでいる。ところ
で、第１、第２フィールドは連続して表示され、人間の
目にはその強度の平均値として知覚されるので、水平方
向に（０＋０）／２＝０、（０＋１）／２＝０．５、
（１＋１）／２＝１、以下同様にして１．５、２．０、
２．５、３．０、３．０の強度の表示が見える。

【００２７】このことは、３ビット（８階調）のディジ
タル画像信号（Ｄ２ Ｄ１ Ｄ０）の１フィールドを、２
ビット（４階調）のディジタル画像信号（Ｄ２”Ｄ
１”）２フィールド分に分散してその平均値をとること
により、２ビットでも見かけ上７階調の画像として表現
できることを示している。つまり２ビットのディジタル
画像信号により疑似的に３ビット相当の階調数の画像表
現が実現される。

【００２８】以上のように本実施例によれば、３ビット
のインターレース状態のディジタル画像信号の１フィー
ルドは、その下位１ビットの値等から求められた補正値
Ｈをその上位２ビットの値に加算することにより、２ビ
ットのインターレース状態のディジタル画像信号の２フ
ィールドとして表現され、液晶モジュール１１１に入力
される直前にインターレース／ノンインターレース変換
回路１１０により２倍周波数のノンインターレース状態
の２ビットのディジタル画像信号に変換される。つま
り、ＦＲＣ処理をインターレース状態のディジタル画像
信号に対して行っているため、その処理を行うための動
作周波数を低くすることができ、安価にまた低消費電力
でＦＲＣ処理を行うことが可能となる。

【００２９】なお、第１の実施例においてデータ補正回
路１０９は補正値ＨをＡ／Ｄ変換回路１０６の出力ディ
ジタル画像信号の上位２ビット（Ｄ２ Ｄ１）に加算し
ているが、減算しても２ビットの数の演算であるので同
様の効果が得られる。また、以上の説明から明らかなよ
うに第１の実施例においてＡ／Ｄ変換回路１０６の出力
するディジタル画像信号のビット数が３以外の数であっ
ても同様の作用効果が達成される。さらに、第１の実施
例において液晶表示装置への入力画像信号がアナログ信
号であり、液晶モジュールへの入力画像信号がディジタ
ル信号である場合について記載しているが、Ａ／Ｄ変換
回路（あるいはＤ／Ａ変換回路）の有無により各画像信
号は適宜アナログ信号あるいはディジタル信号とするこ
とができる。

【００３０】（実施例２）以下本発明の第２の実施例に
ついて図３，図４，図５，図６，図７，図８に基づいて
説明するが、以下の説明はアナログ画像信号を５ビット
以上のディジタル画像信号に変換して処理する場合も基
本的に同じである。

【００３１】図３は本実施例の液晶表示装置のブロック
図を示すものである。図３において、３０１はインター
レース状態のアナログ画像信号、３０２はシステムクロ
ック信号ＣＬＫ、３０３はシステムクロック信号３０２
を２分周し周波数を１／２にした１／２クロック信号１
／２ＣＬＫ、３０４は入力アナログ画像信号３０１の水
平同期信号ＨＳ、３０５は入力アナログ画像信号３０１
の垂直同期信号ＶＳ、３０６は入力アナログ画像信号３
０１を４ビットのディジタル画像信号（Ｄ３Ｄ２ Ｄ１
Ｄ０）に変換するＡ／Ｄ変換回路、３０７は垂直同期信
号３０５をカウントするフィールドカウント回路、３０
８は水平同期信号３０４をカウントするラインカウント
回路、３０９は１／２システムクロック３０３をカウン
トするドットカウント回路、３１０はＡ／Ｄ変換回路３
０６の４ビットの出力ディジタル画像信号のうち下位２
ビット（Ｄ１ Ｄ０）とフィールドカウント回路３０７
の出力値Ｆ＿ａｄｄｒ，ラインカウント回路３０８の出
力値Ｖ＿ａｄｄｒ及びドットカウント回路３０９の出力
値Ｈ＿ａｄｄｒとに応じて補正値Ｈを算出して出力する
補正値算出回路、３１１は補正値算出回路３１０の出力
値ＨをＡ／Ｄ変換回路３０６の出力ディジタル画像信号
の上位２ビット（Ｄ３ Ｄ２）に加算するデータ補正回
路、３１２はインターレース状態のデータ補正回路３１
１の出力ディジタル画像信号（Ｄ３’Ｄ２’）をノンイ
ンターレース状態に変換するインターレース／ノンイン
ターレース変換回路、３１３はインターレース／ノンイ
ンターレース変換回路３１２の出力ディジタル画像信号
（Ｄ３”Ｄ２”）に応じて画像を表示する液晶モジュー
ルである。

【００３２】図４及び図５は、本実施例の前記ブロック
図における信号波形のタイミングチャートを示したもの
であり、図４に画像信号の第１フィールド及び第２フィ
ールド分を、図５に画像信号の第３フィールド及び第４
フィールド分を示している。各図には、順にアナログ画
像信号３０１、アナログ画像信号３０１の水平同期信号
ＨＳ、アナログ画像信号３０１の垂直同期信号ＶＳ、１
／２システムクロック信号３０３、Ａ／Ｄ変換回路３０
６の出力ディジタル画像信号（Ｄ３ Ｄ２ Ｄ１Ｄ０）、
フィールドカウント回路３０７の出力値Ｆ＿ａｄｄｒ、
ラインカウント回路３０８の出力値Ｖ＿ａｄｄｒ、ドッ
トカウント回路３０９の出力値Ｈ＿ａｄｄｒ、（Ｄ１
Ｄ０）とＦ＿ａｄｄｒの値，Ｖ＿ａｄｄｒの値及びＨ＿
ａｄｄｒの値とに応じて定まる補正値算出回路３１０の
出力値Ｈ、データ補正回路３１１の出力ディジタル画像
信号（Ｄ３’Ｄ２’）、システムクロック信号３０２、
倍速変換され２倍の周波数となった水平同期信号２Ｈ
Ｓ、インターレース／ノンインターレース変換回路３１
２によりノンインターレース状態に変換されたディジタ
ル画像信号（Ｄ３”Ｄ２”）を示している。

【００３３】このように構成された本実施例の液晶表示
装置の動作について、図を参照しつつ説明する。まず、
図３，図４及び図５において、Ａ／Ｄ変換回路３０６に
より４ビットのディジタル画像信号（Ｄ３ Ｄ２ Ｄ１
Ｄ０）に変換されたインターレース状態の画像信号は、
上位２ビット（Ｄ３ Ｄ２）と下位２ビット（Ｄ１ Ｄ
０）に分割される。上位２ビットはデータ補正回路３１
１に入力され、下位２ビットは補正値算出回路３１０に
入力される。

【００３４】垂直同期信号３０５はフィールドカウント
回路３０７に入力されるが、フィールドカウント回路３
０７は（ｍ−ｎ）ビットのカウンタであり、本実施例の
場合ｍ＝４，ｎ＝２すなわち（４−２）＝２ビットのカ
ウンタである。このフィールドカウント回路３０７は垂
直同期信号３０５をＦ＿ａｄｄｒ＝（００）からＦ＿ａ
ｄｄｒ＝（１１）まで１ずつ加算し、フィールドカウン
ト値Ｆ＿ａｄｄｒとして補正値算出回路３１０へ出力す
る。

【００３５】水平同期信号３０４はラインカウント回路
３０８に入力されるが、ラインカウント回路３０８は１
ビットのカウンタであり、水平同期信号３０４に応じて
カウント値０から１まで１ずつ加算し（つまり０と１を
交互に出力し）、ラインカウント値Ｖ＿ａｄｄｒとして
補正値算出回路３１０へ出力する。

【００３６】１／２システムクロック信号３０３はドッ
トカウント回路３０９に入力されるが、ドットカウント
回路３０９は１ビットのカウンタであり、１／２システ
ムクロック信号３０３に応じてカウント値０から１まで
１ずつ加算し、ドットカウント値として補正値算出回路
３１０へ出力する。

【００３７】補正値算出回路３１０においては、Ａ／Ｄ
変換回路１０６の出力ディジタル画像信号の下位２ビッ
トの値（Ｄ１ Ｄ０），フィールドカウント回路３０７
の出力値Ｆ＿ａｄｄｒ，ラインカウント回路３０８の出
力値Ｖ＿ａｄｄｒ及びドットカウント回路３０９の出力
値Ｈ＿ａｄｄｒに応じて補正値Ｈを算出してデータ補正
回路３１１に出力する。

【００３８】次に、前記補正値Ｈの算出手順について図
６を用いて説明する。図６は、補正値算出回路３１０へ
の入力ディジタル画像信号（Ｄ１ Ｄ０）とフィールド
カウント回路３０７の出力値Ｆ＿ａｄｄｒ，ラインカウ
ント回路３０８の出力値Ｖ＿ａｄｄｒ及びドットカウン
ト回路の出力値Ｈ＿ａｄｄｒとから定まる補正値Ｈを一
覧表示したものである。ここで、一つの四角形は液晶表
示装置における１ドットを表し、白ぬきの四角形はＨ＝
０を、また斜線の入った四角形はＨ＝１を表している。

【００３９】Ａ／Ｄ変換回路３０６の出力ディジタル画
像信号の下位２ビットの値（Ｄ１Ｄ０）＝（００）の場
合には,フィールドカウント値Ｆ＿ａｄｄｒ，ラインカ
ウント値Ｖ＿ａｄｄｒ及びドットカウント値Ｈ＿ａｄｄ
ｒに無関係に０とする。

【００４０】また、（Ｄ１ Ｄ０）＝（０１）の場合に
は、任意のフィールドカウント値Ｆ＿ａｄｄｒ＝（０
０）〜（１１）に対して、ラインカウント値Ｖ＿ａｄｄ
ｒ＝（０または１）とドットカウント値Ｈ＿ａｄｄｒ＝
（０または１）との４種の組み合わせ、つまり（Ｖ＿ａ
ｄｄｒ，Ｈ＿ａｄｄｒ）＝（０，０または０，１または
１，０または１，１）のうちの一つの組み合わせにおい
てＨ＝１とし、他の組み合わせにおいてはＨ＝０とす
る。ただし、Ｈ＝１となるラインカウント値Ｖ＿ａｄｄ
ｒとドットカウント値Ｈ＿ａｄｄｒの組み合わせは、各
フィールドカウント値Ｆ＿ａｄｄｒにより異なるものと
する。本実施例の場合、（Ｆ＿ａｄｄｒ，Ｖ＿ａｄｄ
ｒ，Ｈ＿ａｄｄｒ）＝（００，１，１）、（０１，０，
０）、（１０，０，１）、（１１，１，０）の場合にＨ
＝１とする。つまり例えば、フィールドカウント値が０
０の場合には、ラインカウント値＝１，ドットカウント
値＝１のときにのみＨ＝１となる。

【００４１】同様にして、Ａ／Ｄ変換回路３０６の出力
ディジタル画像信号の下位２ビットの値（Ｄ１ Ｄ０）
が（１０）の場合には、任意のフィールドカウント値に
対して、ラインカウント値とドットカウント値の４種の
組み合わせのうちの二つにおいてＨ＝１とし、他の組み
合わせにおいてはＨ＝０とする。本実施例の場合、（Ｆ
＿ａｄｄｒ，Ｖ＿ａｄｄｒ，Ｈ＿ａｄｄｒ）＝（００，
０，０）、（００，１，１）、（０１，０，１）、（０
１，１，０）、（１０，０，１）、（１０，１，０）、
（１１，０，０）、（１１，１，１）の場合にＨ＝１と
する。

【００４２】さらに、Ａ／Ｄ変換回路３０６の出力ディ
ジタル画像信号の下位２ビットの値（Ｄ１ Ｄ０）が
（１１）の場合には、任意のフィールドカウント値に対
して、ラインカウント値とドットカウント値の４種の組
み合わせのうちの三つにおいてＨ＝１とし、他の組み合
わせにおいてはＨ＝０とする。ただし、Ｈ＝０となるラ
インカウント値とドットカウント値の組み合わせは、各
フィールドカウント値により異なるものとする。本実施
例の場合、（Ｆ＿ａｄｄｒ，Ｖ＿ａｄｄｒ，Ｈ＿ａｄｄ
ｒ）＝（００，０，０）、（００，０，１）、（００，
１，０）、（０１，０，０）、（０１，０，１）、（０
１，１，１）、（１０，０，０）、（１０，１，０）、
（１０，１，１）、（１１，０，１）、（１１，１，
０）、（１１，１，１）の場合にＨ＝１となる。ここ
で、Ａ／Ｄ変換回路３０６の出力ディジタル画像信号の
上位２ビットの値（Ｄ３ Ｄ２）＝（１１）の場合に
は、補正値Ｈ＝１とするとデータ補正回路３１１の出力
値（Ｄ３’Ｄ２’）＝０となってしまうため、補正値Ｈ
＝０とする。

【００４３】上記算出手順に基づく補正値算出回路３１
０の出力値Ｈの波形を図４及び図５に示している。

【００４４】次に、データ補正回路３１１において、Ａ
／Ｄ変換回路３０６の出力ディジタル画像信号の上位２
ビットの値（Ｄ３ Ｄ２）に、補正値算出回路３１０に
おいて前記手順により算出された補正値Ｈが加算され、
２ビットのディジタル画像信号（Ｄ３’Ｄ２’）とし
て、インターレース／ノンインターレース変換回路３１
２へ出力される。その後インターレース／ノンインター
レース変換回路３１２において倍速変換された２ビット
のディジタル画像信号（Ｄ３”Ｄ２”）は液晶モジュー
ル３１３へ供給され、そのディジタル画像信号に応じた
表示がなされる。

【００４５】念のため、図６に示したインターレース状
態での補正値Ｈとインターレース／ノンインターレース
変換回路３１２によって倍速変換された際の補正値Ｈに
よる成分との対応関係を、図７に示す。すなわち、ディ
ジタル画像信号がインターレース／ノンインターレース
変換回路３１２において倍速変換されることにより、イ
ンターレース状態の画像信号１ラインは、ノンインター
レース状態の画像信号２ラインに変換されるが、このと
き、インターレース状態における画像信号１ラインから
生成されるノンインターレース状態における画像信号２
ラインは同一の値とされる。従って、補正値Ｈによる成
分も図７に示すように２ラインが同一の値となる。以上
のことから、図６の補正値Ｈの一覧をノンインターレー
ス化処理後について示すと図８のようになる。ここで、
一つの四角形は液晶表示装置における１ドットを表し、
白い四角形はＨ＝０を、また斜線の入った四角形はＨ＝
１を表している。

【００４６】以上のように本実施例によれば、４ビット
のインターレース状態のディジタル画像信号（Ｄ３ Ｄ
２ Ｄ１ Ｄ０）１フィールドは、その下位２ビットの値
とフィールドカウント回路３０７の出力値，ラインカウ
ント回路３０８の出力値及びドットカウント回路３０９
の出力値とによって求められた補正値Ｈを、インターレ
ース状態の上位２ビットのディジタル画像信号（Ｄ３
Ｄ２）に加算することにより、インターレース状態の２
ビットのディジタル画像信号（Ｄ３’Ｄ２’）４フィー
ルドを用いて疑似的に表現される。そしてさらにインタ
ーレース／ノンインターレース変換回路３１２によりノ
ンインターレース状態の２ビットのディジタル画像信号
（Ｄ３”Ｄ２”）に変換される。

【００４７】つまりＦＲＣ処理をインターレース状態の
ディジタル画像信号に対して行っているため、その処理
を行うための動作周波数を低くすることができ、安価に
また低消費電力でＦＲＣ処理を行うことが可能となる。

【００４８】なお、第２の実施例においてデータ補正回
路３１１は補正値ＨをＡ／Ｄ変換回路３０６の出力ディ
ジタル画像信号の上位２ビットに加算しているが、減算
しても２ビットの数の演算であるので同様の効果が得ら
れる。また、以上の説明から明らかなように第２の実施
例においてＡ／Ｄ変換回路３０６の出力するディジタル
画像信号のビット数が４以外の数であっても同様の作用
効果が達成される。さらに、第２の実施例において液晶
表示装置への入力画像信号がアナログ信号であり、液晶
モジュールへの入力画像信号がディジタル信号である場
合について記載しているが、Ａ／Ｄ変換回路（あるいは
Ｄ／Ａ変換回路）の有無により各画像信号は適宜アナロ
グ信号あるいはディジタル信号とすることができる。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
ｍビットのインターレース状態のディジタル画像信号の
下位（ｍ−ｎ）ビットの値とフィールドカウント値等に
よって定まる補正値を、データ補正回路において前記デ
ィジタル画像信号の上位ｎ（ｍ＞ｎ）ビットに加算又は
減算するので、ｍビットのインターレース状態のディジ
タル画像信号の１フィールド分の情報が、インターレー
ス状態のままでｎビットのディジタル画像信号２^(m-n)
フィールド分に疑似的に分散され、そのｎビットのイン
ターレース状態のディジタル画像信号をインターレース
／ノンインターレース変換回路によりノンインターレー
ス状態のディジタル画像信号に変換して、液晶モジュー
ルに表示する。

【００５０】従って、ディジタル画像信号がインターレ
ース状態、つまり周波数の低い状態においてＦＲＣ処理
等の信号処理を行うことが可能となるため、消費電力及
びコストを低減することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例における液晶表示装置の
ブロック図

【図２】同ブロック図における信号波形のタイミングを
示す説明図

【図３】本発明の第２の実施例における液晶表示装置の
ブロック図

【図４】同ブロック図における画像信号の第１フィール
ド及び第２フィールドでの信号波形のタイミングを示す
説明図

【図５】同ブロック図における画像信号の第３フィール
ド及び第４フィールドでの信号波形のタイミングを示す
説明図

【図６】同実施例におけるインターレース状態での補正
値の一覧図

【図７】同実施例におけるインターレース状態での補正
値とノンインターレース状態での補正値による成分との
対応を示す図

【図８】同実施例におけるノンインターレース状態での
補正値による成分の一覧図

【図９】従来の液晶表示装置のブロック図

【図１０】同ブロック図における信号波形のタイミング
を示す説明図

【符号の説明】

１０１，３０１ インターレース状態の入力アナログ画
像信号 １０２，３０２ システムクロック信号 １０３，３０３ １／２システムクロック信号 １０４，３０４ 入力アナログ画像信号の水平同期信号 １０５，３０５ 入力アナログ画像信号の垂直同期信号 １０６，３０６ Ａ／Ｄ変換回路 １０７，３０７ フィールドカウント回路 １０８，３１０ 補正値算出回路 １０９，３１１ データ補正回路 １１０，３１２ インターレース／ノンインターレース
変換回路 １１１，３１３ 液晶モジュール ３０８ ラインカウント回路 ３０９ ドットカウント回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 インターレース状態の画像信号の垂直同
   期信号からフィールド数をカウントする手段と、少なく
   とも前記フィールド数のカウント値とインターレース状
   態のｍビット（但し、ｍは２以上の整数）のディジタル
   画像信号の下位（ｍ−ｎ）ビット（但し、ｎはｍ＞ｎで
   ある正の整数）のディジタル画像信号とから補正値を算
   出する手段と、前記インターレース状態のｍビットのデ
   ィジタル画像信号の上位ｎビットのディジタル画像信号
   に対して前記補正値を加減算する手段と、前記補正値を
   加減算して得られたｎビットのディジタル画像信号を、
   ノンインターレース状態の画像信号に変換する手段と、
   前記ノンインターレース状態に変換された画像信号に応
   じた画像を表示する液晶モジュールを備えたことを特徴
   とする液晶表示装置。
2. 【請求項２】 インターレース状態の画像信号の垂直同
   期信号を入力してフィールド数をカウントするフィール
   ドカウント回路と、入力されたインターレース状態のア
   ナログ画像信号をｍビット（但し、ｍは２以上の整数）
   のディジタル画像信号に変換するＡ／Ｄ変換回路と、少
   なくとも前記フィールドカウント回路の出力と前記ｍビ
   ットディジタル画像信号の下位（ｍ−ｎ）ビット（但
   し、ｎはｍ＞ｎである正の整数）のディジタル画像信号
   とから補正値を算出して出力する補正値算出回路と、前
   記ｍビットのディジタル画像信号の上位ｎビットのディ
   ジタル画像信号に対して前記補正値を加減算するデータ
   補正回路と、前記データ補正回路の出力画像信号をノン
   インターレース状態に変換するインターレース／ノンイ
   ンターレース変換回路と、前記インターレース／ノンイ
   ンターレース変換回路の出力画像信号に応じた画像を表
   示する液晶モジュールを備えたことを特徴とする液晶表
   示装置。
3. 【請求項３】 インターレース状態の画像信号の水平同
   期信号を入力してライン数をカウントするラインカウン
   ト回路と、システムクロック信号を入力して１ライン中
   のクロック数をカウントするドットカウント回路とを備
   え、補正値算出回路がｍビットのディジタル画像信号の
   下位（ｍ−ｎ）ビットのディジタル画像信号，フィール
   ドカウント回路の出力，前記ラインカウント回路の出力
   及び前記ドットカウント回路の出力から補正値を算出し
   出力することを特徴とする請求項２記載の液晶表示装
   置。