KR101686119B1 - 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판 - Google Patents

휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판 Download PDF

Info

Publication number
KR101686119B1
KR101686119B1 KR1020160049194A KR20160049194A KR101686119B1 KR 101686119 B1 KR101686119 B1 KR 101686119B1 KR 1020160049194 A KR1020160049194 A KR 1020160049194A KR 20160049194 A KR20160049194 A KR 20160049194A KR 101686119 B1 KR101686119 B1 KR 101686119B1
Authority
KR
South Korea
Prior art keywords
signal
bit
brightness
module
shift
Prior art date
Application number
KR1020160049194A
Other languages
English (en)
Inventor
백선영
이종하
Original Assignee
백선영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백선영 filed Critical 백선영
Priority to KR1020160049194A priority Critical patent/KR101686119B1/ko
Application granted granted Critical
Publication of KR101686119B1 publication Critical patent/KR101686119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판이 개시된다. 비디오 신호를 레드, 그린, 블루의 디지털 영상 데이터와 클럭신호, 수직 동기신호, 수평 동기신호, DE신호로 변환하는 리시버부; 클럭신호, 수직 동기신호, 수평 동기신호, 블랭킹신호를 이용하여 스크린 사이즈 컨트롤 유닛을 제어하는 제어신호를 발생하고, 스크린 사이즈 컨트롤 유닛에서 영상의 크기가 변환되어 출력되는 24비트 영상데이터를 R,G,B 메모리에 저장하거나 저장된 영상데이터를 읽어내어 감마보정, 밝기보정의 연산을 수행하도록 연산장치에 전송하는 메모리 어드레스 신호, 메모리 제어신호, 감마 및 밝기 연산 제어신호를 발생하여 각 장치를 제어하고, LPM 모듈의 타이밍 및 신호발생장치를 제어하는 제어신호를 생성하는 제어장치; 화면크기조절기능을 내장하여 사용자가 선택적으로 조절하고 컴퓨터 및 플레이어 신호를 자동 인식하여 영상을 표출하는 스크린 사이즈 컨트롤 유닛; 스크린 사이즈 컨트롤 유닛에서 출력되는 24비트 영상데이터를 짝수 프레임의 영상데이터와 홀수 프레임의 영상데이터를 저장하고, 짝수 프레임의 영상데이터를 저장할 때 홀수 프레임의 영상데이터를 연산장치(감마보정 및 밝기보정)를 거쳐 스크린 모듈에 전송하고, 홀수 프레임의 영상데이터를 저장할 때 짝수 프레임의 영상데이터를 연산장치를 거쳐 스크린 모듈에 전송하는 R,G,B 메모리; 레드, 그린, 블루의 8비트 영상 데이터에 휘도 특성의 연산을 수행하여 밝기를 조절하는 연산장치; 매트릭스로 구성된 LED를 구동하는 LPM 모듈; 레드, 그린, 블루의 계조 값을 쉬프트 클록에 의하여 LPM 모듈의 해당 픽셀의 레지스터에 쉬프트 동작을 수행하고 쉬프트된 계조값을 ST(strobe)신호에 의하여 레지스터에 래치되며, 래치된 계조값으로 해당 LED 픽셀을 점등하거나 점멸하고, 래치 레지스터에서 해당 LED 픽셀로 출력되는 계조값과 논리곱을 수행하여 온/오프 동작을 수행하여 해당 LED 픽셀의 밝기를 제어하는 OE 신호를 출력하고, 듀티비에 따라 라인을 선택하는 스캔라인 선택신호를 출력하는 LPM 모듈의 타이밍 및 신호발생장치; 및 LPM 모듈을 이용하여 구성하는 스크린 모듈;을 구성한다. 따라서, 플리커 현상을 제거하여 깜박임이 없는 화면을 표시할 수 있다.

Description

휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판{FLICKER-FREE BRIGHTNESS CONTROL APPARATUS OF SIGNAGE}
본 발명은 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판에 관한 것으로, 더욱 상세하게는 전광판에서 듀티비가 1/2, 1/4, 1/8의 동적인 구동방식에서는 계조구현 비트를 16비트, 듀티비가 1/16의 동적인 구동방식에서는 13비트 이상의 계조값을 갖는 휘도제어기술을 개발하고 플리커가 발생되지 않는 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판에 관한 것이다.
옥외 광고물에 설치되는 전광판이 있다. 전광판은 LED 모듈을 구동하여 이미지를 표시하는 시스템이다. 전광판은 LPM 모듈로 구성되며 구동방식에 따라 정적 구동방식과 동적 구동방식으로 분류된다. 동적 구동방식은 LPM 모듈을 구성하는 구동드라이버 IC의 수는 듀티비에 비례하여 감소하는 장점이 있으나 듀티비에 비례하여 휘도가 낮아지고 심한 플리커 현상이 발생하게 된다. 플리커는 전광판 화면이 시간에 따라 주기적으로 변함으로 사용자에게 빛의 깜박거림이 느껴지는 현상을 의미하며 눈이 쉽게 피로감을 느끼는 단점이 있다.
출원번호: 10-2000-0025008, 전광판 화이트밸런스 유지장치 출원번호: 10-1997-0063570, 배속컨버터를 이용한 순차주사방식의 고화질전광판장치
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 비트값, 쉬프트 래치 횟수, 계조구현을 위한 펄스 수를 정하여 리플레시율을 증가시켜 플리커를 제거하는 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 비디오 신호를 레드, 그린, 블루의 디지털 영상 데이터와 클럭신호, 수직 동기신호, 수평 동기신호, DE신호로 변환하는 리시버부; 클럭신호, 수직 동기신호, 수평 동기신호, 블랭킹신호를 이용하여 스크린 사이즈 컨트롤 유닛, 플레이어 오토매틱 스위칭 컨트롤 유닛을 제어하는 제어신호를 발생하고, 스크린 사이즈 컨트롤 유닛, 플레이어 오토매틱 스위칭 컨트롤 유닛에서 영상의 크기가 변환되어 출력되는 24비트 영상데이터를 R,G,B 메모리에 저장하거나 저장된 영상데이터를 읽어내어 감마보정, 밝기보정의 연산을 수행하도록 연산장치에 전송하는 메모리 어드레스 신호, 메모리 제어신호, 감마 및 밝기 연산 제어신호를 발생하여 각 장치를 제어하고, LPM 모듈의 타이밍 및 신호발생장치를 제어하는 제어신호를 생성하는 제어장치; 화면크기조절기능을 내장하여 사용자가 선택적으로 조절하고 컴퓨터 및 플레이어 신호를 자동 인식하여 영상을 표출하는 스크린 사이즈 컨트롤 유닛; 스크린 사이즈 컨트롤 유닛, 플레이어 오토매틱 스위칭 컨트롤 유닛에서 출력되는 24비트 영상데이터를 짝수 프레임의 영상데이터와 홀수 프레임의 영상데이터를 저장하고, 짝수 프레임의 영상데이터를 저장할 때 홀수 프레임의 영상데이터를 연산장치(감마보정 및 밝기보정)를 거쳐 스크린 모듈에 전송하고, 홀수 프레임의 영상데이터를 저장할 때 짝수 프레임의 영상데이터를 연산장치를 거쳐 스크린 모듈에 전송하는 R,G,B 메모리; 레드, 그린, 블루의 8비트 영상 데이터에 휘도 특성의 연산을 수행하여 밝기를 조절하는 연산장치; 매트릭스로 구성된 LED를 구동하는 LPM 모듈; 레드, 그린, 블루의 계조 값을 쉬프트 클록에 의하여 LPM 모듈의 해당 픽셀의 레지스터에 쉬프트 동작을 수행하고 쉬프트된 계조값을 ST신호에 의하여 레지스터에 래치되며, 래치된 계조값으로 해당 LED 픽셀을 점등하거나 점멸하고, 래치 레지스터에서 해당 LED 픽셀로 출력되는 계조값과 논리곱을 수행하여 온/오프 동작을 수행하여 해당 LED 픽셀의 밝기를 제어하는 OE 신호를 출력하고, 듀티비에 따라 라인을 선택하는 스캔라인 선택신호를 출력하는 LPM 모듈의 타이밍 및 신호발생장치; 및 LPM 모듈을 이용하여 구성하는 스크린 모듈;을 제공한다.
또한, LPM 모듈의 타이밍 및 신호발생장치는 표11, 표12, 표13과 같이, 해당비트, 해당비트 값, 쉬프트 래치 회수 및 계조구현을 위한 펄스 수를 설정하고, 스캔라인에 136회를 144회로 변환하여 9회씩 분리하여 16번에 걸쳐 데이터를 전송하고, 88회를 96회로 젼환하고 6회씩 분리하여 16번에 걸쳐 데이터를 전송하여 리플레시율을 증가시킨다.
또한, LPM 모듈의 타이밍 및 신호발생장치는 표14, 표15, 표16과 같이, 스캔횟수, 해당비트, 쉬프트 래치 회수 및 계조구현을 위한 펄스 수를 설정하고, 일정 개수로 나누어 쉬프트-래치를 수행하여 스캔 횟수를 증가시켜 리플레시율을 증가시킨다.
상기와 같은 본 발명에 따른 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판을 이용할 경우에는 플리커 현상을 제거하여 깜박임이 없는 화면을 표시할 수 있다.
도 1은 LED 디스플레이 시스템에 표출되는 플리커 현상을 보인 예시도이다.
도 2는 듀티비 1/4에서 12비트 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도이다.
도 3은 LED 디스플레이 시스템의 플리커 현상이 발생되지 않는 조건의 리플레시율(LA, LB, LC, LD: 스캔라인 선택신호)을 보인 예시도이다.
도 4는 본 발명의 실시예에 따른 LED 디스플레이 시스템에서 플리커 프리의 휘도제어장치의 구성을 보인 블록도이다.
도 5는 각 스크린 모듈의 프리커 프리 휘도제어장치에 영상신호를 전송하는 구성을 보인 예시도이다.
도 6은 OE와 OUT의 타이밍도이다.
도 7은 입력비트 수에 따른 LPM모듈의 Driver IC의 구성방법(듀티 비=1/4)을 보인 예시도이다.
도 8은 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호를 보인 예시도이다.
도 9는 본 발명의 실시예에 따른 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도이다.
도 10은 ST, OE와 OUT의 타이밍도이다.
도 11은 본 발명의 실시예에 따른 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
천연색 LED 디스플레이 시스템의 중요한 구성요소 중의 하나는 영상을 표출할 수 있는 디스플레이부라고 할 수 있다. 이 디스플레이부는 Red, Green, Blue LED 하나의 픽셀로 구성하고 이 픽셀을 가로, 세로로 배열하여 LPM(LED Pixel Matrix) 모듈로 구성하고 또한, LPM모듈을 가로, 세로로 배열하여 하나의 스크린(Screen) 모듈로 구성한다. 그리고 스크린 모듈을 가로, 세로로 배열하여 스크린이라고 부르는 디스플레이부를 구성한다.
LPM 모듈은 LED를 Matrix 모양으로 즉, 가로와 세로로 8×8, 8×16, 16×16, 8×16, 32×16 등으로 배열한 표시부와 Matrix로 구성된 LED를 구동하기 위한 구동용의 드라이버 회로를 일체화한 LED 표시장치이이다. LPM 모듈의 형태는 제작회사별로 다양하지만 제작에 있어서는 일정한 규격을 갖고 있으며, 이 규격의 형태는 가로, 세로로 40×40mm, 96×96mm, 128×128mm, 160×160mm 200×200mm, 240×240mm, 320×320mm 등 다양한 크기로 구성되며, 구동방식에 따라서는 정적(Static)인 구동방식과 동적(Dynamic)인 구동방식으로 분류된다.
정적인 구동방식은 영상을 표출할 때에 고휘도 및 플리커(Flicker) 현상을 없애기 위하여 주로 사용되나 구동방식이 복잡하고 사용하는 소자가 많이 소요되어 제작비용이 높다는 단점이 있다. 현재에는 고선명, 고해상도의 LED 디스플레이 시스템이 요구됨에 따라서 LED 모듈의 가로, 세로의 크기가 320mm에서 240mm, 200mm, 160mm, 120mm 등으로 점점 소형화되고 있으며, 160mm 이하의 LED 모듈에는 구동소자를 장착하지 못하는 경우가 발생하고 있다.
동적인 구동방식은 LPM 모듈의 16개의 라인 중에서 동시에 몇 개의 라인을 선택하여 구동하느냐에 따라서 듀티비(Duty Ratio)가 1/2, 1/4, 1/8, 1/16이라고 한다. 즉, 듀티비가 1/2일 때는 동시에 8개의 라인, 1/4일 때는 동시에 4개의 라인, 1/8일 때는 동시에 2개의 라인을 선택하여 순차적으로 구동하며, 1/16일 때는 1개의 라인을 선택하여 순차적으로 구동한다. 이때에 LPM 모듈을 구성하고 있는 구동드라이버 IC의 수는 듀티 비에 비례하여 감소하는 장점이 있어 고선명, 고해상도의 LED 디스플레이 시스템 제작을 위해서는 듀티비를 갖는 동적인 구동방식으로 설계하여 제작하고 있다. 이 동적인 구동방식의 단점은 듀티비에 비례하여 휘도가 낮아지며, 심한 플리커 현상이 발생하게 된다. 그러나 이와 같은 단점에도 불구하고 고휘도의 LED가 저가격으로 보급됨에 따라서 고선명, 고해상도의 LED 디스플레이 시스템 제작을 위하여 동적인 구동방식의 LED 모듈을 제작하여 사용하고 있으나 플리커 현상은 아직 극복하지 못한 실정이다. 특히 옥내용 천연색 LED 디스플레이 시스템은 LPM 모듈의 가로, 세로의 크기가 종전에는 120mm, 96mm에서 고해상도를 유지하기 위하여 64mm, 40mm 등으로 점점 소형화됨에 따라서 구동소자를 장착할 수 없게 되어 이 경우에는 필수적으로 동적인 구동방식의 듀티비가 1/8, 1/16으로 설계하여 제작할 수밖에 없다. 이는 앞에서 언급한 바와 같이 심한 플리커 현상이 발생하게 된다.
플리커란 사람의 눈으로 볼 때에는 깜박거림이 없어 보이나 카메라로 동영상을 촬영하였을 때에는 도1의 (b)에 나타낸 바와 같이 보이는데 이것은 카메라가 사람의 눈 보다 잔상을 잡는 속도가 빨라서 발생하는 문제이기도 하지만 주요원인은 LED 디스플레이 시스템의 리플레시율이 낮아서 발생하는 문제이다. 따라서 플리커는 LED 디스플레이 시스템의 화면이 시간에 따라 주기적으로 변함으로 사용자에게 빛의 깜빡거림이 느껴지는 현상을 의미하며 눈이 쉽게 피로감을 느끼는 단점이 있다.
도 1은 LED 디스플레이 시스템에 표출되는 플리커 현상을 보인 예시도이다.
LED 디스플레이 시스템을 구동하기 위한 종래의 휘도제어 기술은 대부분 12비트 계조 값을 갖으며 12비트 계조 값을 구현하기 위하여 해당 비트 값에 대한 비트별 쉬프트_래치 횟수, 계조구현을 위한 펄스 수의 관계를 표 1에 나타내었다.
해당비트 0 1 2 3 4 5 6 7 8 9 10 11
해당 비트 값 1 2 4 8 16 32 64 128 256 512 1024 2048
쉬프트_래치 횟수 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 … 21 22 … 37
계조구현을 위한 펄스 수 1 2 4 8 16 32 64 128 128 128 128 128 128 128 128 … 128 128 … 128
표 1은 12비트 계조값 구현을 위한 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계를 나타낸다.
또한, 표 1을 이용하여 듀티비가 1/4인 LED 디스플레이 시스템의 LPM 모듈에 입력되는 제어신호들 중에서 /OE(Out Enable)신호, ST(strobe)신호, 스캔라인 선택신호(LA, LB)들에 대한 타이밍 관계를 도2에 나타내었다.
도 2는 듀티비 1/4에서 12비트 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도(/OE신호, ST신호, 스캔라인 선택신호(LA, LB))이다.
도 2의 (a)는 듀티비 1/4에서 12비트 계조 값을 갖는 LPM 모듈의 제어신호이고, 도 2의 (b)는 도 2의 (a)에서 스캔라인 선택신호 값이 LA=0, LB=0의 타이밍도이고, 도 2의 (c)는 도 2의 (b)에서 ST가 3-31에서 3-37 기간의 타이밍도이다.
동적구동방식에 의한 LED 디스플레이 시스템에서 플리커 현상이 발생되지 않는 최소한의 리플레시율은 컴퓨터의 그래픽 카드나 다른 영상기기에서 출력되는 영상신호의 리플레시율이 60Hz라고 할 때 1/60초 동안에 도2에 나타낸 스캔라인 선택신호가 20회 이상의 순차주사를 수행하여야 하며 이 결과를 도3에 나타내었다. 여기서, LED 디스플레이 시스템에 대한 리플레시율은 영상신호의 리플레시율[Hz] × 1/60초 동안의 순차주사 횟수로 나타내는데 리플레시율을 계산하면 60[Hz]×20=1,200[Hz]가 된다.
도 3은 LED 디스플레이 시스템의 플리커 현상이 발생되지 않는 조건의 리플레시율(LA, LB, LC, LD: 스캔라인 선택신호)을 보인 예시도이다.
예로써, Driver IC의 최대 쉬프트 클록주파수가 25MHz, /OE의 출력전류 최소 응답속도가 200nS, 스크린 모듈의 Pixel이 128×128로 구성되고, 계조구현 비트 12bit, 듀티비가 도3의 (a)와 같이 1/4로 가정할 때, 종래의 휘도제어기술에 대한 플리커 발생유무를 설명하면 다음과 같다.
Driver IC의 최대 쉬프트 클록주파수가 25MHz이기 때문에 1클록시간은 40nS가 된다. 즉, 1개 Pixel의 영상데이터를 쉬프트하는데 걸리는 시간이 되기 때문에 128개 Pixel의 영상데이터를 쉬프트 하는데 40nS×128=5,120nS=5.12uS의 시간이 소요되고, 완전한 영상이 표출되기 위해서는 계조구현 비트가 12bit이므로 표1과 도2에 나타낸바와 같이 1개의 라인에 38회의 데이터를 쉬프트 해야 하기 때문에 5.12uS×38=194.56uS의 시간이 소요된다.
도3에 나타낸 바와 같이 1개의 라인을 스캔하는데 걸리는 최대시간은 듀티 비 1/4일 때에는 208.333uS의 시간 이내이기 때문에 클록주파수로 인하여 플리커 현상은 발생되지 않는다. 그러나 /OE를 감안하면 즉, /OE의 출력전류 최소 응답속도가 200nS, 쉬프트-래치 횟수 38, 계조구현을 위한 펄스 수가 128 이기 때문에 한 스캔 라인 당 200nS × 38 × 128 = 972,800nS = 972.8uS의 시간이 소요되어야 정확한 색상이 구현된다. 따라서 도3의 (a)에 나타낸바와 같이 한 개의 스캔라인 당 소요되는 시간은 208.333uS 이내이어야 플리커가 발생되지 않는데 반하여 이 시간 보다 4.6배를 초과하기 때문에 심한 플리커 현상이 발생하게 된다.
또한 성능이 우수한 Driver IC를 사용하였을 경우 최대 쉬프트 클록주파수가 30MHz, /OE의 출력전류 최소 응답속도가 100nS일 경우에는 한 스캔 라인 당 100nS × 38 × 128 = 486.4uS 가 소요되어 이 또한 플리커 현상이 발생하게 된다.
이와 같이 종래의 기술로는 플리커 현상이 심하게 발생되는 문제점을 가지고 있으며, 휘도를 높이기 위해서 계조구현 비트를 12비트 이상으로 사용할 경우에는 더욱 심한 플리커 현상이 발생하는 문제점이 있다. 또한, 종래의 기술은 이와 같은 문제점들로 인하여 계조구현 비트로 12비트를 사용하고 있는데, 12비트 이상으로 구현할 경우보다 휘도가 낮아지게 되고, 전원장치의 효율이 저하되는 단점을 가지고 있다.
이에 본 발명은 상기한 사정을 감안하여 창출된 것으로써, 종래의 방식으로 제작하여 설치된 LED 디스플레이 시스템이나 새롭게 설계하여 제작하는 LED 디스플레이 시스템에서 듀티비가 1/2, 1/4, 1/8의 동적인 구동방식에서는 계조구현 비트를 16비트, 듀티비가 1/16의 동적인 구동방식에서는 13비트 이상의 계조 값을 갖는 휘도제어기술을 창안하고 이때에 플리커가 발생되지 않는 플리커 프리(Flick Free)의 휘도제어기술 및 그 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 순차주사 방식의 LED 디스플레이 시스템에서 플리커 프리인 휘도제어기술 및 그 방법으로써 먼저 컴퓨터의 DVI 신호, DVD 플레이어 등의 HDMI 신호, 그 밖의 영상장치에서 오는 DVI/HDMI 신호를 DVI/HDMI Sink부에서 입력받아 다음 단의 플리커 프리 휘도제어장치에 입력신호를 제공하는 DVI/HDMI Repeater부와 DVI/HDMI Sink부로부터 신호를 입력받아 영상신호(Red, Green, Blue의 영상신호, 클록신호, 수평동기신호, 수직동기신호, 블랭킹신호 등)를 만들어 플리커 프리 휘도제어장치에 입력하는 DVI/HDMI 리시버부와 입력된 영상신호를 이용하여 입력된 영상데이터를 원하는 크기로 변환하여 R, G, B 메모리에 저장할 수 있는 Screen Size Control Unit(스크린 사이즈 컨트롤 유닛)과 변환된 영상데이터를 저장할 수 있는 R, G, B 기억장치, PC의 DVI 신호와 DVD Player의 HDMI 신호를 인식하고 자동 전환하여 영상을 표출할 수 있는 PC & DVD Player Automatic Switching Control Unit(플레이어 오토매틱 스위칭 컨트롤 유닛, 플레이어 오토매틱 스위칭 컨트롤 유닛은 스크린 사이즈 컨트롤 유닛에 통합될 수 있다.), 감마(Gama)와 휘도값 등을 조절하기 위한 연산장치(Arithmetic Unit), LPM 모듈을 구동할 수 있는 각종 영상신호 및 제어신호(Timing & Control Signal Generator)를 생성하는 플리커 프리 휘도제어장치로 구성되며, 이 구성도를 도4에 나타내었으며 각 구성부에 대하여 설명하면 다음과 같다.
도 4는 LED 디스플레이 시스템에서 플리커 프리의 휘도제어장치의 구성을 보인 블록도이다.
비디오 신호를 레드, 그린, 블루의 디지털 영상 데이터와 클럭신호, 수직 동기신호, 수평 동기신호, DE신호로 변환하는 리시버부(110);
클럭신호, 수직 동기신호, 수평 동기신호, 블랭킹신호를 이용하여 스크린 사이즈 컨트롤 유닛을 제어하는 제어신호를 발생하고, 스크린 사이즈 컨트롤 유닛에서 영상의 크기가 변환되어 출력되는 24비트 영상데이터를 R,G,B 메모리에 저장하거나 저장된 영상데이터를 읽어내어 감마보정, 밝기보정의 연산을 수행하도록 연산장치에 전송하는 메모리 어드레스 신호, 메모리 제어신호, 감마 및 밝기 연산 제어신호를 발생하여 각 장치를 제어하고, LPM 모듈의 타이밍 및 신호발생장치를 제어하는 제어신호를 생성하는 제어장치(120);
화면크기조절기능을 내장하여 사용자가 선택적으로 조절하고 컴퓨터 및 플레이어 신호를 자동 인식하여 영상을 표출하는 스크린 사이즈 컨트롤 유닛(130);
스크린 사이즈 컨트롤 유닛에서 출력되는 24비트 영상데이터를 짝수 프레임의 영상데이터와 홀수 프레임의 영상데이터를 저장하고, 짝수 프레임의 영상데이터를 저장할 때 홀수 프레임의 영상데이터를 연산장치(감마보정 및 밝기보정)를 거쳐 스크린 모듈에 전송하고, 홀수 프레임의 영상데이터를 저장할 때 짝수 프레임의 영상데이터를 연산장치를 거쳐 스크린 모듈에 전송하는 R,G,B 메모리(140);
레드, 그린, 블루의 8비트 영상 데이터에 휘도 특성의 연산을 수행하여 밝기를 조절하는 연산장치(150);
매트릭스로 구성된 LED를 구동하는 LPM 모듈;
레드, 그린, 블루의 계조 값을 쉬프트 클록에 의하여 LPM 모듈의 해당 픽셀의 레지스터에 쉬프트 동작을 수행하고 쉬프트된 계조값을 ST신호에 의하여 레지스터에 래치되며, 래치된 계조값으로 해당 LED 픽셀을 점등하거나 점멸하고, 래치 레지스터에서 해당 LED 픽셀로 출력되는 계조값과 논리곱을 수행하여 온/오프 동작을 수행하여 해당 LED 픽셀의 밝기를 제어하는 OE 신호를 출력하고, 듀티비에 따라 라인을 선택하는 스캔라인 선택신호를 출력하는 LPM 모듈의 타이밍 및 신호발생장치(160);
LPM 모듈을 이용하여 구성하는 스크린 모듈;을 포함한다.
1. DVI/HDMI Sink부
DVI/HDMI Sink부는 컴퓨터의 DVI 신호, DVD 플레이어 등의 HDMI 신호, 그 밖의 영상장치에서 오는 DVI/HDMI 신호를 입력 받아 DVI/HDMI Repeater부와 DVI/HDMI Receiver부에 영상신호를 분배하는 역할을 담당한다.
2. DVI/HDMI Repeater부
천연색 LED 디스플레이 시스템의 중요한 구성요소 중의 하나는 영상을 표출할 수 있는 디스플레이부라고 할 수 있는데 디스플레이부는 스크린 모듈로 구성되며, 스크린 모듈에는 플리커 프리의 휘도제어장치가 각각 소요되고 도 5와 같이 영상신호가 전송되게 구성된다. 스크린 모듈의 구성은 바로 옆에 위치하는 경우와 수십 미터 떨어진 곳에 위치하는 경우도 발생하기 때문에 이를 감안하여 영상신호를 수 십 미터까지 전송하고 수신할 수 있도록 Repeator기능을 갖는 DVI/HDMI Repeater부로 구성하였다.
도 5는 각 스크린 모듈의 프리커 프리 휘도제어장치에 영상신호를 전송하는 구성을 보인 블록도이다.
여기서 DVI/HDMI 신호들은 DVI/HDMI Cable를 이용하여 원래의 신호로 전송할 수도 있으며, 광케이블을 이용하여 광신호로 변환하여 전송할 수도 있으며, UTP Cat5e/Cat6 cable를 이용하여 전송할 수도 있다.
3. DVI/HDMI Receiver부(리시버부)
DVI/HDMI Receiver부(리시버부)는 DVI 표준 통신 규격에 따라 DVI/HDMI Sink부로부터 TMDS(Transition Minimized Differential Signaling) 신호로 전송된 비디오 신호를 각각의 Red, Green, blue의 디지털 영상데이터 8bit와 클록신호, 수직 동기신호, 수평동기신호, DE신호로 변환을 하는 부분으로써 이 변환된 신호를 플리커 프리 휘도제어장치에 입력하는 역할을 한다.
4. 플리커 프리 휘도제어장치
순차주사 방식의 LED 디스플레이 시스템은 앞에서 설명한 바와 같이 정적인 구동방식으로 구동할 때에는 플리커 현상이 발생되지 않으나 동적인 구동방식으로 구동할 때에는 플리커 현상이 발생하여 시청하는 사람들이 심하게는 빛의 깜빡거림을 느낄 수 있으며 눈이 쉽게 피로감을 느끼는 단점이 있다.
본 발명에서는 동적인 구동방식에서 도3과 같이 리플레시율이 높으면 플리커 현상이 발생하지 않는다는 것에 착안하여 동적인 구동방식에서 듀티비에 관계없이 항상 리플레시율이 833.333uS, 즉 1,200Hz 보다 높은 플리커 프리의 휘도제어기술 및 그 방법을 창안하였다.
이 플리커 프리의 휘도제어기술 및 그 방법은 크게 제어장치, Screen Size Control Unit, PC & DVD Player Automatic switching Control Unit(스크린 사이즈 컨트롤 유닛), R, G, B 메모리, 연산장치, LPM 모듈의 타이밍 및 신호발생장치 등으로 구성된다. 이 기능들은 개별소자를 사용하지 않고 하나의 FPGA에 구성하여 설계변경 및 제작을 용이하게 하였으며 각부의 주요 기능은 다음과 같다.
1) 제어장치(Control Unit)
제어장치는 DVI/HDMI Receiver부에서 출력되는 쉬프트 클록, 수직동기신호, 수평동기신호, 블랭킹신호를 이용하여 Screen Size Control Unit, PC & DVD Player Automatic switching Control Unit를 제어할 수 있는 제어신호를 발생하고, 이 장치들에서 영상의 크기가 변환되어 출력되는 24비트 영상데이터를 R, G, B 메모리에 저장하거나 저장된 영상데이터를 읽어내어 감마(Gama)보정, 밝기조정 등의 연산을 수행하도록 연산장치에 전송할 수 있는 메모리 어드레스 신호, 메모리 제어신호, 감마 및 밝기연산 제어신호를 발생하여 각 장치를 제어하는 역할을 수행한다. 또한 LPM 모듈의 타이밍 및 신호발생장치를 제어하기 위한 제어신호를 발생하는 역할을 한다.
2) Screen Size, PC & DVD Player Automatic switching Control Unit(스크린 사이즈 컨트롤 유닛)
대부분의 LED 디스플레이 시스템은 영상을 표출하는 디스플레이부의 해상도가 PC나 DVD Player 등의 영상장치 등에서 전송된 해상도 보다 낮기 때문에 표출할 영상은 스크린 모듈에 입력되기 전에 디스플레이부의 해상도에 맞게 Screen Size Control Unit(스크린 사이즈 컨트롤 유닛)를 거쳐서 입력되어야 한다. 예로써 PC에 의해서 LED 디스플레이 시스템을 운용하는 경우에는 프로그램에 의해서 화면크기를 조절하는 기능을 수행하고 있다. 그러나 프로그램에 의해서 임의로 화면크기를 조절할 수 없는 DVD Player와 같은 영상장치는 별도의 화면크기 조절기능을 갖는 장치를 사용해야 한다.
이러한 불편함을 해소하기 위하여 본 발명에서는 플리커 프리 휘도제어장치에 화면크기 조절기능을 내장하여 사용자가 선택적으로 사용할 수 있도록 하였다. 뿐만 아니라, PC 및 DVD 플레이어 신호를 자동으로 인식하여 영상을 표출할 수 있는 기능을 개발하여 내장하였다.
3) R, G, B 메모리
R, G, B 메모리는 Screen Size, PC & DVD Player Automatic switching Control Unit(스크린 사이즈 컨트롤 유닛)에서 출력되는 24Bit 영상데이터를 일시적으로 저장할 수 있는 기억장치이다. R, G, B 메모리는 짝수 프레임의 영상데이터와 홀수프레임의 영상데이터를 저장할 수 있도록 구성된다.
이와 같은 저장방식은 PC나 DVD플레이어 등에서 출력되는 짝수 프레임의 영상데이터를 저장할 때 홀수 프레임의 영상데이터를 연산장치(감마보정 및 밝기조정 등)를 거쳐 LED 디스플레이의 스크린 모듈에 전송하고, 반대로 홀수 프레임의 영상데이터를 저장할 때 짝수 프레임의 영상데이터를 연산장치를 거쳐 스크린 모듈에 전송하는 방식을 사용함으로써 플리커 현상을 줄일 수 있으며, 휘도특성을 높이기 위함이다.
4) 연산장치(Arithmetic Unit)
LCD, PDP, OLED등의 디스플레이 장치뿐만 아니라 LED 디스플레이 시스템은 기존에 쓰던 CRT의 특성을 그대로 세습받았기 때문에 CRT를 기준으로 모든 표준을 만들다 보니 감마특성 또한 CRT와 같거나 최대한 비슷한 특성을 갖도록 만들어졌으며, 휘도(밝기) 특성을 수학식 (1)에 나타내었다.
f(x) = gain * Xgamma + offset 수학식 (1)
gain=contrast, X= orignal image, offset = brightness
전체적인 색감, 밝기조절에는 밝기, 명암 보다는 감마값을 조절하는 것이 일반적으로 사용되고 있다.
밝기 값을 조절하기 위하여 연산장치를 사용하는데 대부분의 LED 디스플레이 시스템에서는 입력되는 Red, Green, Blue의 8비트 영상 데이터에 대하여 수학식(1)의 연산을 수행하면서 12비트의 영상 데이터 값으로 변환한다. 대부분의 LED 디스플레이 시스템은 12비트 밝기의 계조를 사용하고 있다. LED 디스플레이 시스템의 밝기는 몇 비트의 계조단계로 처리하느냐에 달려있는데 만약 12비트의 4,096 계조단계에서 13비트의 8,192 계조단계로 변환 할 경우 클록주파수가 1.8배 이상이 인가되어야 하는데 사용하는 반도체 부품의 특성상 12비트에서 클록속도를 최대로 사용하였기 때문에 13비트를 사용 할 경우 1.8배 이상으로 인가할 수 없게 된다. 따라서 13비트 이상의 계조단계로 처리할 경우 밝기는 증가할 수 있어도 심한 플리커 현상이 발생하게 된다.
본 발명에서는 계조단계를 13비트 이상으로 처리하고 도3의 리플레시율 이상을 유지할 수 있도록 적절한 로직 및 산술연산을 수행함으로써 이를 극복하여 기존의 LED 디스플레이 시스템에 비하여 밝기를 현저하게 증가시키고 플리커 현상이 없는 휘도제어장치를 창안하였으며, 스크린 모듈에 대한 계조단계 구현비트, 리플레시율 등에 대한 관계를 표2에 나타내었으며 이를 설명하면 다음과 같다.
Figure 112016038801528-pat00001
표 2. 창안된 플리커 프리 휘도제어장치의 계조단계 구현비트, 리플레시율 등에 대한 관계
가. Driver IC
LED 디스플레이 시스템의 LPM 모듈 제작용으로 사용되고 있는 Driver IC는 여러 가지 종류가 사용되고 있으나 대부분은 최대 쉬프트 클록주파수가 25~30MHz이며, 출력전류 최소응답사간은 100~200nS를 갖는다. Driver IC의 전기적 특성은 여러 가지가 있으나 LPM 모듈 제작에서 쉬프트 클록주파수와 출력전류 응답시간은 앞에서 설명한 바와 같이, 리플레시율과 밀접한 관계가 있기 때문에 이 두 개의 전기적 특성을 고려하였으며, 예로써 OE가 200nS인 Driver IC의 OE와 OUT의 스위칭 특성과 타이밍도를 각각 표3, 도6에 나타내었다.
Figure 112016038801528-pat00002
표3은 Driver IC(MBI5026)의 OE와 OUT의 스위칭 특성이다.
도 6은 OE와 OUT의 타이밍도이다.
본 발명에서는 OE와 OUT의 스위칭 특성을 이용하여 리플레시율을 증가시켰으며 창안된 방법은 뒷부분에서 설명한다.
나. 스크린 모듈
옥외용 LED 디스플레이 시스템을 위하여 제작하고 있는 스크린 모듈은 대부분의 경우에는 가로, 세로의 Pixel을 16×16으로 구성된 LPM 모듈을 이용하여 가로와 세로를 4×4로 구성하고 있으며, 옥내용 LED 디스플레이 시스템은 LPM 모듈의 크기에 따라서 100inch 내외로 스크린 모듈을 구성하여 이 스크린 모듈에 1개 이상의 휘도제어장치를 장착하게 된다.
① 픽셀 수
픽셀 수는 스크린 모듈을 구성하고 있는 가로방향 즉, 스캔라인의 픽셀수를 의미하며, 픽셀은 Red, Green, Blue의 LED로 구성되어 있으며, 대부분의 경우에 64, 128, 256개로 구성되며, 옥내용의 경우에는 512, 1024 등 그 이상으로도 구성하고 있다
② 입력비트 수
입력비트 수는 LPM 모듈의 Driver IC에 입력되는 데이터 비트를 의미하며, 듀티비에 따라서 1/4일 때는 동시에 4개의 라인이 구동되어 4개의 입력 데이터 비트가 필요하며, 1/8일 때에는 2개, 1/16일 때에는 1개의 입력비트가 필요하게 된다. 여기서 듀티비가 1/4일 때에는 도7(a)와 같이 입력비트를 4개를 사용하는 경우와 도7(b)와 같이 2개를 사용하는 경우로 구분되는데 2개의 입력비트를 사용하는 경우에는 2개의 Driver IC를 직렬연결Cascade)하여 사용한다.
도 7은 입력비트 수에 따른 LPM모듈의 Driver IC의 구성방법(듀티 비=1/4)이다. 도 7의 (a)는 4비트 입력이고, 도 7의 (b)는 2비트 입력이다.
③ 시프트 최소시간
시프트 최소시간은 리플레시율을 계산하는 것과 밀접한 관계를 가지고 있으며, 듀티비가 1/4일 때에 도7(a)와 같이 LPM 모듈의 입력비트와 Driver IC가 구성되어 있을 때에는 입력픽셀 수 × (1/최대 시프트 클록주파수)이다. 예로써 스크린 모듈의 스캔라인의 픽셀 수가 256개로 구성되고 최대 시프트 클록주파수가 25MHz일 때에 시프트 최소시간은 256×40nS= 10,240nS=10.24uS의 시간이 소요된다. 또한 도7(b)와 같이 LPM 모듈의 입력비트와 Driver IC가 구성되어 있을 때의 시프트 최소시간은 입력픽셀 수 × (1/최대 시프트 클록주파수)×2이다. 예로써 픽셀 수가 256개로 구성되고 최대 시프트 클록주파수가 25MHz일 때에 시프트 최소시간은 256×40nS×2=20,480nS= 20.48uS의 시간이 소요된다.
이와 같은 방법으로 듀티비 1/4, 1/8, 1/16일 때에 구성된 픽셀 수, 최대 시프트 클록주파수, 입력비트를 고려하여 계산한 시프트 최소시간을 표2에 나타내었다.
④ 계조구현 비트
표2에 나타낸 바와 같이 계조구현 비트가 16, 15.25, 13.28 비트로 표현되어 있다. 여기서 계조구현 비트는 컴퓨터나 각종 영상장치에서 전송된 Red, Green, Blue의 8비트 영상데이터를 LED 디스플레이 시스템의 스크린에 고휘도로 표출하기 위하여 앞에서 설명한 식(1)을 이용하여 8비트 원 영상 데이터에 gamma, gain, offset 값을 조절하여 휘도 구현 비트를 13.28비트에서 16비트로 변환하여 사용한다. 여기서 계조 구현비트가 16비트일 때에 계조값은 0~65,535값을 갖으며, 15.25비트는 표3에 나타낸 0~40,959의 비트 값을 표4의 비트 값으로 매핑하였으며 이때에 16번째 비트 값이 표3에서는 32,768 값을 갖는 것에 대하여 표4에 나타낸 봐와 같이 비트 매핑한 값이 8,192 값을 가지므로 16번째 비트는 8,192/32,768의 결과인 0.25비트로 처리하여 15.25비트로 표현한 결과이다. 이와 같은 방법으로 13.28 비트 또한 표5를 표6과 같이 매핑하여 13번째 비트, X비트 값을 더한 2,304값을 8,192로 나눈 결과를 0.28비트로 처리한 결과이다.
Figure 112016038801528-pat00003
표4. 휘도 15.25 비트 구현을 위한 각 비트 값
Figure 112016038801528-pat00004
표5는 휘도 15.25 비트 구현을 위한 변형된 각 비트 값을 매핑한 방법이다.
※ A → A' 로 변형하여 비트 값를 매핑 함
Figure 112016038801528-pat00005
표6은 휘도 13.28 비트 구현을 위한 각 비트 값이다.
Figure 112016038801528-pat00006
표7은 휘도 13.28 비트 구현을 위한 변형된 각 비트 값을 매핑한 방법이다.
※ A → A', B → B' 로 변형하여 비트 값을 매핑 함
⑤ 계조구현을 위한 펄스 수
앞에서 설명한 계조구현 비트가 16비트일 경우에는 계조 값을 0~65,535 단계로 표현할 수 있으며, 16비트 계조 값을 LPM 모듈에 전송하여 영상으로 표출하기 위해서는 1비트씩 직렬 입력해야 한다. 그러나 각각의 해당비트 별로 즉, 0번째 비트는 0 또는 1, 1번째 비트는 0 또는 2, 3번째 비트 는 0 또는 4, …, 7번째 비트는 0 또는 128, …, 14번째 비트는 0 또는 16,384, 15번째 비트는 0 또는 32,768의 값을 갖게 되는데 이와 같이 각각의 해당비트는 값이 다르기 때문에 동일한 횟수로 쉬프트-래치를 수행할 수 없게 된다.
이와 같은 문제점으로 계조구현을 위하여 각각의 해당비트 값에 대하여 기본 펄스를 적용하게 된다. 앞에서 설명한 표1에서 계조구현을 위한 기본 펄스 수를 128로 하고 이를 1단위(Unit)라 할 때에 0번째 비트는 1단위의 펄스기간 중에서 1/128, 1번째 비트는 1단위의 펄스기간 중에서 2/128, 3번째 비트는 1단위의 펄스기간 중에서 4/128, …, 7번째 비트는 128개의 펄스기간 중에서 128/128 즉, 1단위를 사용하고, 8번째 비트는 2단위, 9번째 비트는 4단위, …, 11번째 비트는 16단위의 기간을 사용하여 쉬프트-래치 동작을 수행하면 된다. 예로써 12비트 계조값 구현을 위해서는 표1에 나타낸 바와 같이 쉬프트-래치 횟수를 38회로 나타낼 수 있게 된다.
본 발명에서도 이와 같은 방법으로 계조구현 비트를 16비트, 15.25비트, 13.28비트를 사용하였으며, 16비트, 15.25비트는 계조구현을 위하여 기본 펄스 수를 512로 하고 이를 1단위로 사용하였으며 이때에 쉬프트-래치 횟수는 136회이며 이 관계를 표8, 표9에 각각 나타내었다. 또한 13.28비트의 경우에는 기본 펄스 수를 128로 하고 이를 1단위로 사용하였으며 이때에 쉬프트-래치 횟수는 88회이며 이 관계를 표10에 나타내었다.
Figure 112016038801528-pat00007
표8. 16비트 계조값 구현을 위한 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계
Figure 112016038801528-pat00008
표9는 15.25비트 계조값 구현을 위한 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계이다.
Figure 112016038801528-pat00009
표10은 13.28 비트 계조값 구현을 위한 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계이다.
또한, 표8을 이용하여 듀티 비가 1/4인 LED 디스플레이 시스템의 LPM모듈에 입력되는 제어신호들 중에서 /OE신호, ST(strobe)신호, 스캔라인 선택신호(LA, LB)들에 대한 타이밍 관계를 도8에 나타내었으며, 표9, 표10에 대한 타이밍 관계는 도8과 같은 방법이기 때문에 생략한다.
도 8은 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호(/OE 호, ST신호, 스캔라인 선택신호(LA, LB) )를 보인 예시도이다. 도 8의 (a)는 16비트 밝기 계조 값을 갖는 LPM 모듈의 제어신호이고, 도 8의 (b)는 도 8의 (a)에서 스캔라인 선택 신호 값이 LA=0, LB=0의 타이밍도이고, 도 8의 (c)는 도 8의 (b)에서 ST가 3-129에서 3-135 기간의 타이밍도이다.
앞에서 설명한 바와 같이 종래의 방법으로 계조구현 비트를 처리할 경우 16비트 계조구현 비트는 쉬프트-래치 횟수가 136이 되어 12비트로 구현할 때의 38보다 3.68배가 되어 심각한 플리커 현상이 발생된다. 따라서 종래의 기술은 이와 같은 문제점들로 인하여 휘도제어 비트를 12비트로 구현하고 있는데 본 발명에서는 이와 같은 단점을 보완한 기술과 방법을 창안하였으며, 이 기술과 방법에 대하여 설명하면 다음과 같다.
다. 창안된 기술과 방법
본 발명에서 창안한 방법은 종래의 방법에서는 표8, 표9, 표10, 도8(a)에 나타낸 바와 같이 한 개의 스캔라인에 대하여 쉬프트-래치를 계조구현 비트가 16비트일 때에는 136회, 계조구현 비트가 15.25, 13.28 비트일 때에는 88회를 순차적으로 수행함으로써 리플레시율이 낮아지는 결과를 가지므로 리플레시율의 증가를 위하여 1개의 스캔라인에 136회의 데이터를 전송하는 방법에서 136회를 144회로 변환하여 9회 씩 분리하여 16번에 걸쳐 전송하고, 88회는 96회로 변환하고 6회 씩 분리하여 16번에 걸쳐 전송하면 총 체적으로 시간은 똑같이 소요되나 리플레시율이 증가하여 플리커 현상이 발생하지 않게 된다. 리플레시율의 증가를 위하여 표8, 표9, 표10을 변형하여 재구성함으로써 리플레시율을 증가시키는 방법을 각각 표11, 표12, 표13에 나타내었다.
Figure 112016038801528-pat00010
표11은 리플레시율의 증가를 위한 표8의 변형된 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계(16비트 계조 값)이다.
Figure 112016038801528-pat00011
표12는 리플레시율의 증가를 위한 표9의 변형된 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계(15.25비트 계조 값)이다.
Figure 112016038801528-pat00012
표13은 리플레시율의 증가를 위한 표10의 변형된 해당 비트 값, 쉬프트_래치 횟수, 펄스 수와의 관계(13.28비트 계조 값)이다.
표8, 표9 표10을 재구성하여 리플레시율을 증가시킨 방법은 종래의 기술에서 사용한 도8(a)와 같은 방법으로 쉬프트-래치를 수행하지 않고 일정의 개수로 나누어 쉬프트-래치를 수행함으로써 스캔 횟수를 증가시켜 리플레시율을 증가시키는 방법을 창안하였으며 이 결과에 대하여 표14, 표15, 표16에 나타내었다.
스캔횟수 0 8
해당비트 2 13 0 14 14 15 15 15 15 2 13 1 14 14 15 15 15 15
쉬프트_래치횟수 0 1 2 3 4 5 6 7 8 72 73 74 75 76 77 78 79 80
계조구현을 위한 펄스 수 2 512 1 512 512 512 512 512 512 2 512 2 512 512 512 512 512 512
스캔횟수 1 9
해당비트 3 11 13 14 14 15 15 15 15 3 11 13 14 14 15 15 15 15
쉬프트_래치횟수 9 10 11 12 13 14 15 16 17 81 82 83 84 85 86 87 88 89
계조구현을 위한 펄스 수 4 512 512 512 512 512 512 512 512 4 512 512 512 512 512 512 512 512
스캔횟수 2 10
해당비트 4 12 13 14 14 15 15 15 15 4 12 13 14 14 15 15 15 15
쉬프트_래치횟수 17 19 20 21 22 23 24 25 26 90 91 92 93 94 95 96 97 98
계조구현을 위한 펄스 수 8 512 512 512 512 512 512 512 512 8 512 512 512 512 512 512 512 512
스캔횟수 3 11
해당비트 5 10 13 14 14 15 15 15 15 5 10 13 14 14 15 15 15 15
쉬프트_래치횟수 27 28 29 30 31 32 33 34 35 99 100 101 102 103 104 105 106 107
계조구현을 위한 펄스 수 16 512 512 512 512 512 512 512 512 16 512 512 512 512 512 512 512 512
스캔횟수 4 12
해당비트 6 12 13 14 14 15 15 15 15 6 12 13 14 14 15 15 15 15
쉬프트_래치횟수 36 37 38 39 40 41 42 43 44 108 109 110 111 112 113 114 115 116
계조구현을 위한 펄스 수 32 512 512 512 512 512 512 512 512 32 512 512 512 512 512 512 512 512
스캔횟수 5 13
해당비트 7 11 13 14 14 15 15 15 15 7 11 13 14 14 15 15 15 15
쉬프트_래치횟수 45 46 47 48 49 50 51 52 53 117 118 119 120 121 122 123 124 125
계조구현을 위한 펄스 수 64 512 512 512 512 512 512 512 512 64 512 512 512 512 512 512 512 512
스캔횟수 6 14
해당비트 8 12 13 14 14 15 15 15 15 8 12 13 14 14 15 15 15 15
쉬프트_래치횟수 54 55 56 57 58 59 60 61 62 126 127 128 129 130 131 132 133 134
계조구현을 위한 펄스 수 128 512 512 512 512 512 512 512 512 128 512 512 512 512 512 512 512 512
스캔횟수 7 15
해당비트 9 12 13 14 14 15 15 15 15 9 12 13 14 14 15 15 15 15
쉬프트_래치횟수 63 64 65 66 67 68 69 70 71 135 136 137 138 139 140 141 142 143
계조구현을 위한 펄스 수 256 512 512 512 512 512 512 512 512 256 512 512 512 512 512 512 512 512
표14는 표11을 이용한 리플레시율 증가를 위한 비트별 쉬프트_래치 방법이다.
스캔횟수 0 8
해당비트 2 13 0 14 14 15 2 13 1 14 14 15
쉬프트_래치횟수 0 1 2 3 4 5 48 49 50 51 52 53
계조구현을 위한 펄스 수 2 128 1 128 128 128 2 128 2 128 128 128
스캔횟수 1 9
해당비트 3 12 13 14 14 15 3 12 13 14 14 15
쉬프트_래치횟수 6 7 8 9 10 11 54 55 56 57 58 59
계조구현을 위한 펄스 수 4 128 128 128 128 128 4 128 128 128 128 128
스캔횟수 2 10
해당비트 4 11 13 14 14 15 4 11 13 14 14 15
쉬프트_래치횟수 12 13 14 15 16 17 60 61 62 63 64 65
계조구현을 위한 펄스 수 8 128 128 128 128 128 8 128 128 128 128 128
스캔횟수 3 11
해당비트 5 12 13 14 14 15 5 13 13 14 14 15
쉬프트_래치횟수 18 19 20 21 22 23 66 67 68 69 70 71
계조구현을 위한 펄스 수 16 128 128 128 128 128 16 128 128 128 128 128
스캔횟수 4 12
해당비트 6 10 13 14 14 15 6 10 13 14 14 15
쉬프트_래치횟수 23 25 26 27 28 29 72 73 74 75 76 77
계조구현을 위한 펄스 수 32 128 128 128 128 128 32 128 128 128 128 128
스캔횟수 5 13
해당비트 7 12 13 14 14 15 7 12 13 14 14 15
쉬프트_래치횟수 30 31 32 33 34 35 78 79 80 81 82 83
계조구현을 위한 펄스 수 64 128 128 128 128 128 64 128 128 128 128 128
스캔횟수 6 14
해당비트 8 11 13 14 14 15 8 11 13 14 14 15
쉬프트_래치횟수 36 37 38 39 40 41 84 85 86 87 88 89
계조구현을 위한 펄스 수 128 128 128 128 128 128 128 128 128 128 128 128
스캔횟수 7 15
해당비트 9 12 13 14 14 15 9 12 13 14 14 15
쉬프트_래치횟수 42 43 44 45 46 47 90 91 92 93 94 95
계조구현을 위한 펄스 수 256 128 128 128 128 128 256 128 128 128 128 128
표15는 표12을 이용한 리플레시율의 증가를 위한 변형된 비트별 쉬프트_래치 방법이다.
스캔횟수 0 8
해당비트 0 8 11 12 12 13 0 8 11 12 12 13
쉬프트_래치횟수 0 1 2 3 4 5 48 49 50 51 52 53
계조구현을 위한 펄스 수 0.5 128 128 128 128 128 0.5 128 128 128 128 128
스캔횟수 1 9
해당비트 1 10 11 12 12 13 1 10 11 12 12 13
쉬프트_래치횟수 6 7 8 9 10 11 54 55 56 57 58 59
계조구현을 위한 펄스 수 1 128 128 128 128 128 1 128 128 128 128 128
스캔횟수 2 10
해당비트 2 9 11 12 12 13 2 9 11 12 12 13
쉬프트_래치횟수 12 13 14 15 16 17 60 61 62 63 64 65
계조구현을 위한 펄스 수 2 128 128 128 128 128 2 128 128 128 128 128
스캔횟수 3 11
해당비트 3 10 11 12 12 13 3 10 11 12 12 13
쉬프트_래치횟수 18 19 20 21 22 23 66 67 68 69 70 71
계조구현을 위한 펄스 수 4 128 128 128 128 128 4 128 128 128 128 128
스캔횟수 4 12
해당비트 4 11 12 12 13 X 4 11 12 12 13 X
쉬프트_래치횟수 23 25 26 27 28 29 72 73 74 75 76 77
계조구현을 위한 펄스 수 8 128 128 128 128 128 8 128 128 128 128 128
스캔횟수 5 13
해당비트 5 10 11 12 12 13 5 10 11 12 12 13
쉬프트_래치횟수 30 31 32 33 34 35 78 79 80 81 82 83
계조구현을 위한 펄스 수 16 128 128 128 128 128 16 128 128 128 128 128
스캔횟수 6 14
해당비트 6 9 11 12 12 13 6 9 11 12 12 13
쉬프트_래치횟수 36 37 38 39 40 41 84 85 86 87 88 89
계조구현을 위한 펄스 수 32 128 128 128 128 128 32 128 128 128 128 128
스캔횟수 7 15
해당비트 7 10 11 12 12 13 7 10 11 12 12 13
쉬프트_래치횟수 42 43 44 45 46 47 90 91 92 93 94 95
계조구현을 위한 펄스 수 64 128 128 128 128 128 64 128 128 128 128 128
표16은 표13를 이용한 리플레시율의 증가를 위한 변형된 비트별 쉬프트_래치 방법이다.
표14을 이용하여 듀티 비가 1/4인 LED 디스플레이 시스템의 LPM모듈에 입력되는 제어신호들 중에서 /OE신호, ST(strobe)신호, 스캔라인 선택신호(LA, LB)들에 대한 타이밍 관계를 도9에 나타내었으며, 표15, 표16에 대한 타이밍 관계는 도9와 같은 방법이기 때문에 생략한다.
도 9는 본 발명의 실시예에 따른 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도(/OE 신호, ST신호, 스캔라인 선택신호(LA, LB))이다. 도 9의 (a)는 16비트 밝기 계조 값을 갖는 LPM 모듈의 제어신호이고, 도 9의 (b)는 도 9의 (a)를 확대한 LPM 모듈의 제어신호이다.
도9에 나타낸 타이밍 도는 /OE 신호 즉, 0-0, 0-1, …, 0-8, 1-0, 1-1, …, 1-8, …, 3-141, 3-142, 3-143까지의 기간을 완전한 색을 표현할 수 있는 스캔횟수라고 하며, 여기서 0-0, 0-1, …, 0-143은 스캔라인이 0번째(LA=0, LB=0)의 /OE 신호이며, 1-0, 1-1, …, 1-143은 스캔라인이 1번째(LA=1, LB=0)의 /OE 신호이며, …, 3-0, 3-1, …, 3-143은 스캔라인이 3번째(LA=1, LB=1)의 /OE 신호이다.
본 발명에서 창안한 방법은 표14과 도9에 나타낸 바와 같이 한 개의 스캔라인에 9개의 쉬프트-래치 동작을 반복적으로 수행할 수 있도록 하여 리플레시주파수를 증가하도록 하였다. 즉,
완전한 색 표현을 위한 각각의 라인에 대한 스캔횟수: 16
(쉬프트-래치 횟수/ 한 스캔 라인 당 쉬프트-래치 횟수)
1/60초 당 완전한 색 표현을 위한 각각의 라인에 대한 반복 스캔횟수: 2
라 할 때에 리플레시주파수는 60[Hz] × 16 × 2 = 1920[Hz] = 1.92[KHz]가 된다. 따라서 종래의 기술에서는 리플레시주파수가 240[Hz]인 것에 비하여 본 발명에서 창안한 방법은 1,920[Hz] 즉, 리플레시율이 8배가 높아 플리커 현상이 발생되지 않는다.
이와 같이 본 발명에서 리플레시율을 증가할 수 있는 방법으로는 앞에서 설명한 도9와 같이 LPM 모듈에 대하여 스캔라인 당 쉬프트-래치와 스캔라인에 대한 스캔방법을 변형하여 영상의 계조값을 표출한 결과이며, 표2에 나타낸바와 같이 창안된 방법에서는 Driver IC의 출력전류 최소응답시간이 100, 200nS에 비하여 출력전류 응답시간이 14.128 ~ 42.385uS로 아주 적은데 이 스위칭 특성을 극복할 수 있었던 것은 표17과 도10에 나타낸바와 같이 Driver IC의 ST, OE와 OUT의 스위칭 특성을 이용한 결과 이다.
Figure 112016038801528-pat00013
표17은 Driver IC(MBI5026)의 ST, OE와 OUT의 스위칭 특성이다.
Propagation Delay Time
pLH2: "L" to "H", pHL2: "H" to "L"
도 10은 ST, OE와 OUT의 타이밍도이다.
이와 같은 스위칭 특성을 설명하기 위하여 도9의 (b)를 확대한 타이밍도를 도11에 나타내었다. 도11에서 Tp는 스캔라인 당 쉬프트-래치 최대시간이며, Ts는 시프트 최소시간으로써 결과 값을 표2에 나타내었다. 그리고 256×Ot는 표13에 나타낸바와 같이 63번째의 쉬프트-래치 횟수의 개조구현 펄스 512개 중에서 256개의 펄스 기간을 의미한다. 여기서 Ot는 출력전류 응답시간이다. 예로써 듀티비가 1/8일 때에 Ot를 14.128nS이라 할 때에 256×Ot는 256×14.128=3616.768nS=3.616768uS 이다. 따라서 표17에 나타낸바와 같이 /OE가 “LOW"일때 /OUT이 “Enable"되는 조건에서 tPLH2, tPHL2와 Ts-256×Ot는 유사한 스위칭 특성를 가지며, Ts-256×Ot는 tPLH2, tPHL2의 최대값인 150nS 보다 큰 시간인 관계로 출력전류 응답시간이 14.128nS일 지라도 스위칭 특성을 만족하게 된다.
도 11은 본 발명의 실시예에 따른 듀티비 1/4에서 16비트 밝기 계조 값을 갖는 LPM모듈의 제어신호에 대한 타이밍도(ST 신호: 3-63,…, 3-75, LA=1, LB=1 )이다.
5. LPM 모듈의 타이밍 및 신호발생장치
LPM 모듈의 타이밍 및 신호발생장치는 연산장치에서 밝기를 증가시키기 위하여 수행한 13.28, 15.25, 16비트의 각각의 계조 값을 LPM 모듈에 전송할 수 있도록 하기 위하여 LPM모듈의 규격에 맞는 쉬프트클록신호, OE신호, ST신호, 스캔라인선택신호(L0~L3) 인 제어신호를 만들어 LPM모듈에 공급하는 역할을 담당한다.
쉬프트클록 신호는 Red, Green, Blue의 계조 값을 쉬프트 클록에 의하여 LPM 모듈의 해당 Pixel의 레지스터에 쉬프트 동작을 수행하고, 쉬프트된 계조 값은 ST신호에 의하여 레지스터에 래치 되며, 래치된 계조 값은 해당 LED Pixel을 점등하거나 점멸하게 된다. 이때 OE신호는 래치 레지스터에서 해당 LED Pixel로 출력되는 계조 값과 논리곱을 수행하여 ON/OFF 동작을 수행함으로써 해당 LED Pixel의 밝기를 제어하는 역할을 담당한다.
스캔라인 선택신호(L0~L3)는 Line Decoder로 입력되는데 선택신호(L0)를 한 개만 사용하면 듀티비는 1/2이고, 2개(L0, L1)를 사용하면 1/4이고, 3개(L0, L1, L2)를 사용하면 1/8이고, 4개(L0, L1, L2, L3)를 사용하면 1/16이 된다. 이 듀티비에 따라서 LPM 모듈의 16개의 Line 중에서 듀티비가 1/2이면 동시에 8개, 듀티비가 1/4이면 동시에 4개,…, 듀티비가 1/16이면 1개의 Line을 선택할 수 있는 기능을 수행한다. 또한 래치 레지스터의 출력비트는 각 Line의 해당되는 LED Pixel에 연결되어 있으므로 스캔라인 선택신호가 Line Decoder를 거처 듀티비에 맞는 해당라인에 전원을 공급하여 해당라인의 LED만을 점등과 점멸을 수행하도록 하는 기능을 수행한다.
110: 리시버부 120: 제어장치
130: 스크린 사이즈 컨트롤 유닛 140: R,G,B 메모리
150: 연산장치 160: LPM 모듈의 타이밍 및 신호발생장치

Claims (3)

  1. 비디오 신호를 레드, 그린, 블루의 디지털 영상 데이터와 클럭신호, 수직 동기신호, 수평 동기신호, DE신호로 변환하는 리시버부;
    클럭신호, 수직 동기신호, 수평 동기신호, 블랭킹신호를 이용하여 스크린 사이즈 컨트롤 유닛을 제어하는 제어신호를 발생하고, 스크린 사이즈 컨트롤 유닛에서 영상의 크기가 변환되어 출력되는 24비트 영상데이터를 R,G,B 메모리에 저장하거나 저장된 영상데이터를 읽어내어 감마보정, 밝기보정의 연산을 수행하도록 연산장치에 전송하는 메모리 어드레스 신호, 메모리 제어신호, 감마 및 밝기 연산 제어신호를 발생하여 각 장치를 제어하고, LPM 모듈의 타이밍 및 신호발생장치를 제어하는 제어신호를 생성하는 제어장치;
    화면크기조절기능을 내장하여 사용자가 선택적으로 조절하고 컴퓨터 및 플레이어 신호를 자동 인식하여 영상을 표출하는 스크린 사이즈 컨트롤 유닛;
    스크린 사이즈 컨트롤 유닛에서 출력되는 24비트 영상데이터를 짝수 프레임의 영상데이터와 홀수 프레임의 영상데이터를 저장하고, 짝수 프레임의 영상데이터를 저장할 때 홀수 프레임의 영상데이터를 연산장치(감마보정 및 밝기보정)를 거쳐 스크린 모듈에 전송하고, 홀수 프레임의 영상데이터를 저장할 때 짝수 프레임의 영상데이터를 연산장치를 거쳐 스크린 모듈에 전송하는 R,G,B 메모리;
    레드, 그린, 블루의 8비트 영상 데이터에 휘도 특성의 연산을 수행하여 밝기를 조절하는 연산장치;
    매트릭스로 구성된 LED를 구동하는 LPM 모듈;
    레드, 그린, 블루의 계조 값을 쉬프트 클록에 의하여 LPM 모듈의 해당 픽셀의 레지스터에 쉬프트 동작을 수행하고 쉬프트된 계조값을 ST(strobe)신호에 의하여 레지스터에 래치되며, 래치된 계조값으로 해당 LED 픽셀을 점등하거나 점멸하고, 래치 레지스터에서 해당 LED 픽셀로 출력되는 계조값과 논리곱을 수행하여 온/오프 동작을 수행하여 해당 LED 픽셀의 밝기를 제어하는 OE 신호를 출력하고, 듀티비에 따라 라인을 선택하는 스캔라인 선택신호를 출력하는 LPM 모듈의 타이밍 및 신호발생장치; 및
    상기 LPM 모듈을 이용하여 구성하는 스크린 모듈;을 포함하는 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판.
  2. 제1항에 있어서,
    상기 LPM 모듈의 타이밍 및 신호발생장치는,
    아래 표11, 표12, 표13과 같이, 해당비트, 해당비트 값, 쉬프트 래치 회수 및 계조구현을 위한 펄스 수를 설정하고, 스캔라인에 136회를 144회로 변환하여 9회씩 분리하여 16번에 걸쳐 데이터를 전송하고, 88회를 96회로 젼환하고 6회씩 분리하여 16번에 걸쳐 데이터를 전송하여 리플레시율을 증가시키는 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판.
    표 11
    Figure 112016073670497-pat00025

    표 12
    Figure 112016073670497-pat00026

    표 13
    Figure 112016073670497-pat00027
  3. 제1항에 있어서,
    상기 LPM 모듈의 타이밍 및 신호발생장치는,
    아래 표14, 표15, 표16과 같이, 스캔횟수, 해당비트, 쉬프트 래치 회수 및 계조구현을 위한 펄스 수를 설정하고, 일정 개수로 나누어 쉬프트-래치를 수행하여 스캔 횟수를 증가시켜 리플레시율을 증가시키는 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 LED전광판.
    표 14
    Figure 112016111878951-pat00031

    표 15
    Figure 112016111878951-pat00032

    표 16
    Figure 112016111878951-pat00033
KR1020160049194A 2016-04-22 2016-04-22 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판 KR101686119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160049194A KR101686119B1 (ko) 2016-04-22 2016-04-22 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049194A KR101686119B1 (ko) 2016-04-22 2016-04-22 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판

Publications (1)

Publication Number Publication Date
KR101686119B1 true KR101686119B1 (ko) 2016-12-14

Family

ID=57575377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049194A KR101686119B1 (ko) 2016-04-22 2016-04-22 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판

Country Status (1)

Country Link
KR (1) KR101686119B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102225161B1 (ko) * 2020-07-24 2021-03-08 고지현 Led 전광판의 옥외 시인성 향상을 위한 고 품질 영상구현 시스템
KR102298289B1 (ko) 2021-06-08 2021-09-06 (주)오성정보통신 Led 디스플레이 및 디스플레이 제어 장치
KR20220050329A (ko) 2020-10-16 2022-04-25 김명성 안전사고 예방을 위한 실시간 동작 반응 제어기술형 led 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063570A (ko) 1996-02-23 1997-09-12 나카네 히사시 플라즈마 처리장치
KR20000025008A (ko) 1998-10-07 2000-05-06 이구택 권취 불가 압연소재의 누적 방지장치 및 방법
KR20040079796A (ko) * 2003-03-06 2004-09-16 권중장 에프티에프 엘시디 커넥터를 이용한 엘시디 전광판의제어기 표시장치
KR100638396B1 (ko) * 2006-01-17 2006-10-24 (주)컴텔싸인 리모컨으로 제어되는 2단형 발광다이오드 전광판 시스템 및그 제어방법
KR101237950B1 (ko) * 2012-04-12 2013-03-11 빛샘전자주식회사 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치
KR101481072B1 (ko) * 2013-10-15 2015-01-13 빛샘전자주식회사 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063570A (ko) 1996-02-23 1997-09-12 나카네 히사시 플라즈마 처리장치
KR20000025008A (ko) 1998-10-07 2000-05-06 이구택 권취 불가 압연소재의 누적 방지장치 및 방법
KR20040079796A (ko) * 2003-03-06 2004-09-16 권중장 에프티에프 엘시디 커넥터를 이용한 엘시디 전광판의제어기 표시장치
KR100638396B1 (ko) * 2006-01-17 2006-10-24 (주)컴텔싸인 리모컨으로 제어되는 2단형 발광다이오드 전광판 시스템 및그 제어방법
KR101237950B1 (ko) * 2012-04-12 2013-03-11 빛샘전자주식회사 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치
KR101481072B1 (ko) * 2013-10-15 2015-01-13 빛샘전자주식회사 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102225161B1 (ko) * 2020-07-24 2021-03-08 고지현 Led 전광판의 옥외 시인성 향상을 위한 고 품질 영상구현 시스템
KR20220050329A (ko) 2020-10-16 2022-04-25 김명성 안전사고 예방을 위한 실시간 동작 반응 제어기술형 led 디스플레이 장치
KR102298289B1 (ko) 2021-06-08 2021-09-06 (주)오성정보통신 Led 디스플레이 및 디스플레이 제어 장치

Similar Documents

Publication Publication Date Title
US11341926B2 (en) Backlight module, control method therefor and display device, driving method therefor
KR101318081B1 (ko) 액정표시장치와 그 구동방법
US7629956B2 (en) Apparatus and method for driving image display device
US20040263462A1 (en) Display device and driving method thereof
KR20180049332A (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
KR101815895B1 (ko) 데이터 드라이버, 표시장치 및 데이터 구동 방법
KR101811425B1 (ko) GIS(Grey Image Scale)를 활용한 플리커 저감 LED 전광판 제어장치 및 제어방법
JP4694890B2 (ja) 液晶表示装置及び液晶表示パネル駆動方法
US7098886B2 (en) Flat panel display
KR20040084854A (ko) 구동 장치 및 표시 모듈
US20170116948A1 (en) Display apparatus and method for driving pixel thereof
KR101686119B1 (ko) 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판
CN102214450B (zh) 液晶显示器及其驱动方法
TW200530990A (en) Liquid crystal display and the driving method thereof
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
WO2021080395A1 (ko) Dict(dynamic image correction technology)에 gsp(gray scale pixel)가 적용된 4 way 듀얼스캐닝 제어 전광판
US20120327140A1 (en) Liquid crystal display for reducing motion blur
TW201621858A (zh) 拼接屏顯示裝置以及其顯示驅動方法
US8188959B2 (en) Liquid crystal display exhibiting less flicker and method for driving same
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20070041845A (ko) 액정표시장치와, 이의 구동 장치 및 방법
KR101408250B1 (ko) 액정표시장치
KR100742638B1 (ko) 전광판의 휘도조절을 위한 펄스폭변조 및 그 결과를메모리에 저장하는 방법
KR102509878B1 (ko) 시간분할 구동 방법 및 이를 구현하는 장치
CN101923834B (zh) 可降低动态模糊的液晶显示装置

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant