KR101237950B1 - 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치 - Google Patents

플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치 Download PDF

Info

Publication number
KR101237950B1
KR101237950B1 KR1020120038044A KR20120038044A KR101237950B1 KR 101237950 B1 KR101237950 B1 KR 101237950B1 KR 1020120038044 A KR1020120038044 A KR 1020120038044A KR 20120038044 A KR20120038044 A KR 20120038044A KR 101237950 B1 KR101237950 B1 KR 101237950B1
Authority
KR
South Korea
Prior art keywords
image data
bit
line
displayed
display board
Prior art date
Application number
KR1020120038044A
Other languages
English (en)
Inventor
김범석
Original Assignee
빛샘전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빛샘전자주식회사 filed Critical 빛샘전자주식회사
Priority to KR1020120038044A priority Critical patent/KR101237950B1/ko
Application granted granted Critical
Publication of KR101237950B1 publication Critical patent/KR101237950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

리프레쉬 레이트를 개선할 수 있는 영상 데이터 표시 방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치가 개시된다. 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법은, 상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 존재할 경우에, 각 라인들의 화소들에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하여, 제n 비트까지 반복적으로 표시함에 의해, 리프레쉬 레이트가 개선된다.

Description

플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치{Image data displaying method in dynamic type LED display board}
본 발명은 영상 디스플레이 분야에 관한 것으로, 보다 구체적으로 다이나믹 구동 방식으로 영상을 표출하는 디스플레이 분야에서 플리커 현상을 저감시키기 위해 리프레쉬 레이트를 개선할 수 있는 영상 데이터 표시 방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치에 관한 것이다.
통상적으로, LED나 소형 형광관 등을 매트릭스(matrix) 형태로 배열하여, 각종 문자나 그림 등의 정보를 표시하는 전광판 시스템이 알려져 있다.
전광판 시스템은 영상 매체인 DVD, VCR, 방송 장비 등과 같은 AV 장치로부터 영상신호를 수신하고 이를 전광판에 적절한 신호로 변환함에 의해 영상이 표시되도록 한다.
LED 전광판 모듈은 LED를 장착한 표시부와 구동 회로부를 일체화한 것을 의미한다. 이러한 LED 전광판 모듈을 필요한 수만큼 종횡으로 배치함으로써 전광판이 구성된다.
대체로 상용화되고 있는 LED 전광판 모듈은 발광 다이오드의 배열에 따라 16 * 16, 16 * 32, 24 * 24 또는 32 * 32 등 다양한 도트 매트릭스로 구성된다. 이러한 LED 전광판 모듈을 구동하기 위한 방식은 개별적으로 발광 구동할 수 있도록 회로를 구성하는 스태틱 구동(static drive) 방식과, 한번에 일부 화소만을 발광 구동하고 순차적으로 다른 화소를 발광 구동하여 빠른 시간 동안 라인을 스캔하면서 순차로 발광 구동하는 다이나믹 구동(dynamic drive) 방식으로 크게 분류될 수 있다. 다이나믹 구동 방식에서는 순차로 발광되는 라인의 개수가 몇 개인지에 따라 듀티비(duty ratio)가 결정된다. 예를 들어, 1/2, 1/4, 1/8, 1/16 및 1/24 듀티 구동방식 등이 사용될 수 있다.
듀티비를 낮추게 되면, 구동 회로를 공유함에 따라 구동 회로 부품이 절약되는 이점이 있는 반면, 각 라인이 교대로 발광되므로 해당 듀티에 해당하는 만큼의 밝기만 나오게 된다. 따라서 LED 전광판 모듈을 화소의 밀도나 요구 휘도 수준 등을 감안하여 발광 듀티를 선택하게 되며, 사용자의 필요에 따라 다양한 듀티 비의 LED 전광판 모듈이 존재하게 된다.
이러한 다양한 듀티비에 따라 데이터의 입력이나 메모리 저장 및, 메모리 독출하여 발광하는 과정이 각기 다르게 되고, 이를 제어하는 신호도 그에 따라 달라진다. 예를 들어 16*16의 도트 매트릭스에서 다이나믹 구동이 1/8 듀티로 설정된 경우라면, 8라인이 교대로 순차 구동된다. 1라인에 대응되는 영상 데이터가 8bit 로 이루어진 경우라면 1라인의 구동 시 PWM OE 펄스가 8번 출력된다. 결국, PWM OE 펄스가 8번 출력되어 1라인에 대한 표시가 끝나면 그 다음 라인으로 넘어가서 그 다음 라인에 대하여 PWM OE 펄스가 8번 출력된다. 8라인에 걸쳐 진행되는 이러한 표시 동작을 하나의 영상 프레임의 인가시간 동안에 4회 반복하고, 입력 영상 데이터가 60Hz라고 하면, 60x4 = 240Hz의 프레임 리프레쉬(Refresh) 레이트를 LED 전광판 모듈이 가지는 셈이 된다.
다이나믹 구동 방식에서 리프레쉬 레이트를 높이면 단위 시간당 표시되는 영상 데이터의 량이 증가되기 때문에, 다이나믹 구동 방식에서 흔히 발생될 수 있는 플리커 증상이 완화되고 화질 개선이 이루어질 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 리프레쉬 레이트를 개선할 수 있는 영상 데이터 표시 방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치를 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 데이터 표시 량을 늘려 다이나믹 구동 방식에서 발생될 수 있는 플리커 증상을 줄이고 화질을 개선할 수 있는 영상 표시 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 일 양상에 따라, 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법은:
상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 존재할 경우에, 각 라인들의 화소들에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하여, 제n 비트까지 반복적으로 표시한다.
본 발명의 실시 예에서, 상기 듀티비가 1/8 또는 1/16인 경우에 상기 마지막 라인은 제8 라인 또는 16 라인일 수 있다.
본 발명의 실시 예에서, 상기 n비트 영상 데이터는 8비트 또는 16비트 영상 데이터일 수 있다.
본 발명의 실시 예에서, 상기 영상 데이터의 표시 타임은 비트가 증가할 수록 늘어날 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 다른 양상에 따라,다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법은:
상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대한 n비트 영상 데이터가 한꺼번에 수신될 경우에, 제1 타임구간에서는 상기 n비트(여기서 n은 2이상의 자연수)영상 데이터 중 제1 비트의 영상 데이터를 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시하고,
상기 제1 타임구간과는 다른 제2 타임구간에서는 상기 n비트 영상 데이터 중 제2 비트의 영상 데이터를 상기 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시하고,
마지막 타임 구간에서는 상기 n비트 영상 데이터 중 제n 비트의 영상 데이터를 상기 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시한다.
본 발명의 실시 예에서, 상기 제2 타임구간은 상기 제1 타임구간의 2배일 수 있다.
본 발명의 실시 예에서, 상기 n비트 영상 데이터는 4비트, 8비트, 16비트, 또는 32비트 영상 데이터일 수 있다.
본 발명의 실시 예에서, 상기 다이나믹 방식 전광판 모듈은 16 X 16 발광다이오드 도트 매트릭스 구조일 수 있다.
본 발명의 실시 예에서, 상기 다이나믹 방식의 듀티비가 1/8인 경우에 상기 마지막 라인은 8일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 다이나믹 방식 전광판 모듈 제어장치는,
l x m (여기서 l,m은 2이상의 자연수) 매트릭스 구조의 디스플레이 소자들을 가지는 도트 매트릭스 표시부와, 상기 도트 매트릭스 표시부의 로우를 구동하는 로우 라인 구동회로와, 상기 도트 매트릭스 표시부의 컬럼을 인가되는 영상 데이터에 따른 펄스폭 변조 방식으로 구동하는 컬럼 라인 구동회로를 포함하는 다이나믹 방식 전광판 모듈; 및
상기 도트 매트릭스 표시부의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 수신되는 경우에, 각 라인들의 각 화소들에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하고, 제n 비트까지 반복적으로 표시하도록 상기 컬럼 라인 구동회로를 제어하는 제어회로를 포함한다.
본 발명의 실시 예에 따라, 상기 영상 데이터의 표시 타임은 비트가 증가할 수록 늘어날 수 있다.
본 발명의 실시 예에 따라, 상기 n비트 영상 데이터는 8비트 영상 데이터일 수 있다.
본 발명의 실시 예에 따라, 상기 다이나믹 방식의 듀티비가 1/4인 경우에 상기 마지막 라인은 4일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시 예의 또 다른 양상에 따라, 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법은,
상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 입력된 경우에, 각 라인들의 화소들에서 제j(j는 자연수)번째 비트에 속해 있는 영상 데이터를 제k(k는 자연수)번째 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제j+a (a는 0을 제외한 정수)번째 비트에 속해 있는 영상 데이터를 상기 제k 번째 라인에서 상기 마지막 라인까지 표시하여, 상기 제n 비트까지 반복적으로 모두 표시한다.
본 발명의 실시 예에 따라, 상기 j번째 비트는 1 번째 내지 16번째 비트 중 선택된 하나의 비트일 수 있다.
본 발명의 실시 예에 따라, 상기 k번째 라인은 1 번째 내지 16번째 라인 중 선택된 하나의 라인일 수 있다.
본 발명의 실시 예에 따르면, 단위 시간당 표시되는 영상 화면의 프레임 횟수를 증가시킬 수 있으므로, 다이나믹 구동 방식에서 발생될 수 있는 플리커 증상이 완화되고 화질 개선이 이루어진다.
도 1은 통상적인 다이나믹 구동 방식의 타이밍도,
도 2는 도 1에 따른 듀티로 다이나믹 방식 도트 매트릭스를 표시하는 예시도,
도 3은 도 1의 2배 듀티로 다이나믹 방식 도트 매트릭스를 표시하는 예시도,
도 4는 도 1에 따른 펄스폭 변조 방식의 아웃 인에이블 구동 원리를 보여주는 타이밍도,
도 5는 도 4에 따른 아웃 인에이블 출력 펄스 파형도,
도 6은 본 발명의 실시 예에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치,
도 7은 도 6중 컬럼 라인 구동회로의 예시적 상세 블록도,
도 8은 도 7중 컬럼 구동 전류 생성부의 세부 블록도,
도 9는 도 6에 따른 아웃 인에이블 출력 펄스 파형도, 및
도 10a와 도 10b는 본 발명의 실시 예에 따른 영상 데이터 표시의 제어흐름도.
위와 같은 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시 예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은, 이해의 편의를 제공할 의도 이외에는 다른 의도 없이, 개시된 내용이 보다 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 소자 또는 라인들이 대상 소자 블록에 연결된다 라고 언급된 경우에 그것은 직접적인 연결뿐만 아니라 어떤 다른 소자를 통해 대상 소자 블록에 간접적으로 연결된 의미까지도 포함한다.
또한, 각 도면에서 제시된 동일 또는 유사한 참조 부호는 동일 또는 유사한 구성 요소를 가급적 나타내고 있다. 일부 도면들에 있어서, 소자 및 라인들의 연결관계는 기술적 내용의 효과적인 설명을 위해 나타나 있을 뿐, 타의 소자나 회로블록들이 더 구비될 수 있다.
여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함될 수 있으며, 통상적인 다이나믹 구동 방식의 듀티비 제어 및 모듈의 기본적 동작과 내부 기능블록에 관한 세부는 본 발명의 요지를 모호하지 않도록 하기 위해 상세히 설명되지 않음을 유의(note)하라.
도 1은 통상적인 다이나믹 구동 방식의 타이밍도로서, 1/4 듀티의 표시 타이밍을 나타낸다. 예를 들어 16(행) * 16(열) 도트 매트릭스 표시부의 듀티 비가 1/4인 경우, 4라인 단위로 1라인 번갈아 발광표시가 수행된다. 도 1에서 구간(T)은 1 프레임 영상의 표시 구간을 의미한다. 디스플레이 로우 A가 하이레벨로 천이되면 도 2의 가장 상위의 4개의 라인들에 대한 한 라인의 영상 표시가 수행되고, 디스플레이 로우 B가 하이레벨로 천이되면 도 2의 차 상위의 4개의 라인들에 대한 한 라인의 영상 표시가 수행된다.
도 2는 도 1에 따른 듀티로 다이나믹 방식 도트 매트릭스를 표시하는 예시도이다. 도면을 참조하면 16*16 LED 전광판 모듈의 매트릭스 표시부가 보여지고, 1/4 듀티 비로 표시 구동되는 예가 보여진다. 도 2의 구동 표시는 도 1의 구동 타이밍의 결과로서 구현되는 것이다.
한편, 도 3은 도 1의 1/2배 듀티로 다이나믹 방식 도트 매트릭스를 표시하는 예를 보여준다. 도 3을 참조하면, 1/8 듀티 비로 16*16 LED 전광판 모듈의 매트릭스 표시부가 표시 구동되는 것이 보여진다. 예를 들어 8라인 단위로 1라인 씩 순차로 표시 구동될 때, 1라인에 대한 영상 데이터는 도 4와 같이 영상 데이터의 비트 수에 따라 펄스폭 변조 방식의 아웃 인에이블 펄스의 각 비트별로 펄스폭이 결정되며, 이에 의해 누적된 표출 광량이 제어된다.
도 4는 도 1에 따른 펄스폭 변조 방식의 아웃 인에이블 구동 원리를 보여주는 타이밍도이다. 즉, 하나의 영상 프레임을 형성하도록 n비트(도 4에서는 8비트) 분할 구동원리가 보여진다. 또한, 도 5는 도 4에 따른 아웃 인에이블 출력 펄스 파형도이다.
도 4를 참조하면, 1라인에 표시될 영상 데이터가 8비트의 계조 데이터로 이루어져 256 단계의 색도나 휘도를 표시할 수 있다고 가정하면, 1라인의 첫번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 1T(예,T=10ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 또한, 1라인의 두번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 2T(20ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 그리고 1라인의 세번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 4T(40ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 또한, 1라인의 네번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 8T(80ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이러한 동작이 반복되어, 마침내 1라인의 8번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 128T(1280ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 결국, 도 4에서 구간 DP은 상기 128T(1280ns)의 발광 타임을 나타낸다.
도 4의 타이밍도에서 8번째 1비트에 관련된 OE 신호가 하이를 유지하는 구간에서는 데이터의 시프트 및 래치가 이루어지고, 로우를 유지하는 구간에서는 해당 비트의 영상 데이터에 대한 구동 표시가 1라인에 대하여 이루어짐을 알 수 있다. 이러한 영상 데이터의 라인별 처리 시에 각 비트에 대한 아웃 인에이블 출력 펄스 파형은 도 5에서 보여지는 바와 같이 마지막 비트일 수록 큰 폭을 갖는다.
즉, 1라인의 8비트 영상 데이터 중에서 마지막 8번째 1비트의 영상 데이터는 상기 128T(1280ns)의 타임 동안 발광 표시된다. 한편, 이에 비해 첫번째 1비트의 영상 데이터는 상기 1T(10ns)의 타임 동안 발광 표시된다.
도 5에서는 제1 라인에 대한 8비트 영상 데이터의 PWM OE 신호들이 점차로 늘어난 폭을 가지는 형태로서 나타난 다음, 이어서 제2 라인에 대한 8비트 영상 데이터의 PWM OE 신호들이 점차로 늘어난 폭을 가지는 형태로서 나타나 있다. 결국, 2 라인에 관련된 8비트 영상 데이터의 PWM OE 신호들이 스코프 파형으로서 나타나 있다. 여기서, 가로축은 시간 베이스를 세로축은 신호 전압이나 전류의 진폭을 가리킨다.
입력 영상 데이터가 60Hz라고 할 경우, 8라인에 걸쳐 진행되는 위와 같은 표시 동작을 1초 동안에 4회 반복하면, 60x4 = 240Hz의 리프레쉬(Refresh) 레이트가 얻어진다.
본 발명의 실시 예에서는 위와 같은 경우에 비해 보다 큰 리프레쉬 레이트를 얻는 개선되고 고상한 방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈을 제공한다.
즉, 리프레쉬 레이트를 높이면 표시 소자에 단위 시간당 표시되는 영상 데이터의 표시 횟수를 증가시킬 수 있다. 따라서, 다이나믹 구동 방식에서 발생될 수 있는 플리커 증상이 더욱 완화되고 화질 개선이 이루어질 수 있는 것이다.
도 6은 본 발명의 실시 예에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치를 보여준다.
도면을 참조하면, LED 전광판 모듈은 제어회로(10)를 제외하고, 시프트 레지스터 및 래치부(20), 컬럼 라인 구동회로(30), 로우 라인 구동회로(40), 및 LED 도트 매트릭스 표시부(50)를 포함한다.
상기 LED 도트 매트릭스 표시부(50)는 LED 전광판 모듈의 표시소자에 대응되는 것으로서, l x m (여기서 l,m은 2이상의 자연수) 매트릭스 구조의 디스플레이 소자들을 가질 수 있다. 상기 LED 도트 매트릭스 표시부(50)는 발광 다이오드의 배열에 따라 16 * 16, 16 * 32, 24 * 24 또는 32 * 32 등 다양한 도트 매트릭스를 구성할 수 있다. 다이나믹 구동(dynamic drive) 방식에서, 듀티비(duty ratio)는 예를 들어, 1/2, 1/4, 1/8, 1/16 및 1/24 중 하나의 듀티 구동방식이 설정될 수 있다. 풀 컬러의 경우에 하나의 화소(FC)는 R,G,B LED로 구성될 수 있으며, 스캔 라인들(L1-Lm)이 활성화될 때 데이터 라인들(I1-In)을 통해 인가되는 구동 전류에 따라 발광량이 조절된다.
상기 로우 라인 구동회로(40)는 상기 제어회로(10)로부터 인가되는 스캔 제어신호(TIN)에 응답하여 상기 도트 매트릭스 표시부(50)의 로우(row)를 구동한다.
상기 컬럼 라인 구동회로(30)는 상기 제어회로(10)로부터 인가되는 컬럼 제어신호(TIM), 라인 L10을 통해 인가되는 계조 데이터, 및 라인 L20을 통해 인가되는 기준 전류를 수신하여, 상기 도트 매트릭스 표시부(50)의 컬럼을 인가되는 영상 데이터에 따른 펄스폭 변조 방식으로 구동한다.
상기 시프트 레지스터 및 래치부(20)는 인가되는 R,G,B 영상 데이터를 설정된 듀티 비로 구동 표시하기 위해 시프팅 클럭에 따라 시프트하고 래치하는 기능을 수행한다.
상기 제어회로(10)는 상기 도트 매트릭스 표시부(50)의 각 라인들에 대한 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 존재할 경우에, 각 라인들의 각 화소에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하고, 제n 비트까지 반복적으로 표시하도록 상기 컬럼 라인 구동회로(30)를 제어한다. 이를 위해, 상기 제어회로(10)는 상기 시프트 레지스터 및 래치부(20)와 상기 컬럼 라인 구동회로(30)를 제어신호(CON)로써 제어하여 각 라인의 동일 비트 영상 데이터가 구동 표시될 수 있게 한다. 여기서, 상기 제어회로(10)는 표시되는 라인들의 순서나 표시되는 비트들의 순서를 사안에 따라 다양하게 변경할 수 있다.
도 7은 도 6중 컬럼 라인 구동회로의 예시적 상세 블록도이다.
도면을 참조하면, 컬럼 라인 구동회로(30)는, 복수의 컬럼 구동 전류 생성부(30-1,30-2,...,30-n)를 포함한다. 한편, 도 7에서, 구동 선택부(40-1)와, 복수의 라인 구동부(41-1,41-2,41-n)는 도 6의 로우 라인 구동회로(40)의 구체적 예시를 보여준다. 상기 컬럼 구동 전류 생성부(30-1)는 컬럼 라인(I1)에 비트별 화소 데이터의 표시에 대응되는 구동 전류를 인가한다.
도 8은 도 7중 컬럼 구동 전류 생성부의 세부 블록도이다.
도면을 참조하면, 임의의 구동 전류 생성부(30-i)는 아웃 인에이블 신호로서 펄스폭 변조 펄스 신호를 생성하는 PWM 생성부(302)와, 기준 전류를 수신 및 미러링하여 구동 전류를 생성하는 전류 미러부(304), 및 상기 펄스폭 변조 펄스 신호에 따라 상기 구동 전류를 스위칭 하는 스위칭부(306)를 포함한다.
상기 PWM 생성부(302)는 상기 제어신호(CON)에 응답하여 상기 계조 데이터에 따른 PWM OE 신호를 생성한다. 상기 스위칭부(306)는 상기 펄스폭 변조 펄스 신호에 따라 상기 구동 전류를 스위칭함에 의해 스위칭 구동 전류(Idri)를 출력한다.
도 9는 도 6에 따른 아웃 인에이블 출력 펄스 파형도이다.
도면을 참조하면, 1라인에 표시될 각 화소들에 대한 영상 데이터가 각기 8비트의 계조 데이터로 이루어져 256 단계의 색도나 휘도를 표시할 수 있다고 가정하면, 제1 라인의 각 화소들에 대한 첫번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 1T(예,T=10ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이어서, 제2 라인의 첫번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 1T(예,T=10ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이러한 동작은 1/8 듀티 비인 경우에 제8 라인의 첫번째 1비트의 영상 데이터에 이르기까지 반복적으로 진행된다.
다음으로, 제1 라인의 두번째 1비트의 영상 데이터가 데이터 시프트 및 래치된 이후 2T(예,T=20ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이어서, 제2 라인의 두번째 1비트의 영상 데이터가 데이터 시프트 및 래치된 이후 2T(예,T=20ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이러한 동작은 제8 라인의 두번째 1비트의 영상 데이터에 이르기까지 반복적으로 진행된다.
그 다음으로, 제1 라인의 세번째 1비트의 영상 데이터가 데이터 시프트 및 래치된 이후 4T(예,T=40ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이어서, 제2 라인의 세번째 1비트의 영상 데이터가 데이터 시프트 및 래치된 이후 4T(예,T=40ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이러한 동작은 제8 라인의 세번째 1비트의 영상 데이터에 이르기까지 반복적으로 진행된다.
위와 같은 동작을 반복하여, 마침내 1라인의 8번째 1비트의 영상 데이터는 데이터 시프트 및 래치된 이후 128T(1280ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이어서, 제2 라인의 8번째 1비트의 영상 데이터가 데이터 시프트 및 래치된 이후 128T(1280ns) 만큼의 펄스 폭을 갖는 PWM OE 신호에 의해 영상 표시된다. 이러한 동작은 제8 라인의 8번째 1비트의 영상 데이터에 이르기까지 반복적으로 진행된다.
이와 같은 처리 동작에 의해, 도 9의 구간 TA은 8개의 라인 모두에 대하여 7번째 비트의 처리를 위한 PWM OE 신호가 보여진다. PWM OE 신호의 수는 8라인이므로 총 8개로 나타나 있다.
도 9의 구간 TB는 8개의 라인 모두에 대하여 8번째 비트의 처리를 위한 PWM OE 신호가 보여진다. 마찬가지로 PWM OE 신호의 수는 8라인이므로 총 8개로서 나타나 있다. 여기서, 구간 TB은 8번째 비트를 8번 인에이블 하는 구간이므로 7번째 비트를 8번 인에이블하는 구간 TA에 비해 타임 구간이 길다.
이와 같이 OE의 PWM처리 하는 방식에서 각각의 비트에서 각 라인의 데이타를 처리하게 되면, 8bit를 처리하는 동안 8회의 프레임이 구성되므로 60Hz 영상에서는 8 x 60회, 총 480번 디스플레이되는 효과를 얻을 수 있다.
그러므로, 한 라인당 8bit OE PWM 를 8번 반복하고 이를 8개 라인 반복하여야 하나의 프레임이 완성되는 종래의 방식에 비해, 1번의 프레임 구간동안에 8회, 즉 비트수 만큼의 프레임을 형성할 수 있게 되어, 초당 60Hz(입력 영상)x 8bit =480 Hz 프레임 레이트를 가질 수 있다. 이는 동일한 데이터 처리량으로 프레임 리프레시 레이트를 높여주는 효과가 있으므로, 여유시간이 생기게 되고, 다시 이를 활용하여 영상데이터 처리 비트 수를 증가시켜 리프레시 레이트를 더욱 높이고 영상화질을 높일 수 있다. 이와 같은 효과는 예컨대 1초라는 한정된 시간 내에서, 프레임 레이트를 최대한 많이 처리하고, 색계조수 또한 최대한 높이는 데 유용하게 된다. 이에 따라, 깜박거림(Flicker) 현상이 현저히 개선될 수 있다.
도 10a와 도 10b로 이루어진 도 10은 본 발명의 실시 예에 따른 영상 데이터 표시의 제어흐름도이다.
도면을 참조하면, 단계 S100에서 다이나믹 구동이 설정된 경우에 단계 S101에서 듀티비가 설정된다. 상기 듀티비의 결정은 운영자의 선택에 의해 임의로 설정될 수 있거나, 그러한 옵션 없이 시스템적으로 미리 설정된 것일 수 있다. 예를 들어 듀티비가 1/8인 경우에 제 8라인이 듀티 설정된 라스트 라인으로 된다.
단계 S102에서, 영상 데이터의 j(j는 자연수)번째 비트가 표시되어질 영상 데이터의 비트로서 선택될 수 있다. 단계 S103에서 표시될 로우 라인이 선택될 수 있다. 예를 들어 8개의 로우 라인이 있을 경우에 제1번째 내지 제8번째 라인들 중 하나가 임의로 표시될 라인으로서 선택될 수 있다.
단계 S104에서 표시될 라인들의 각 화소에 대한 영상 데이터를 쉬프트 및 래치한다. 여기서 쉬프트 및 래치는 도 6의 제어회로(10)가 시프트 레지스터 및 래치부(20)를 제어함에 의해 이루어진다.
단계 S105에서 선택라인의 j(j는 자연수)번째 비트의 영상 데이터를 제1 타임구간(T1)만큼 표시한다. 예를 들어 선택라인이 8라인 중에서 제1 라인이 선택되고, 첫 번째 비트의 영상 데이터가 표시 대상이 되는 경우에, 제1 라인의 화소들 각각에 대한 8비트(예) 영상 데이터 중 첫 번째 비트(예: LSB 비트)가 모두 제1 타임구간(1T)동안에 표시된다. 여기서, 제1 타임구간은 T=10ns 일 수 있다.
단계 S106에서 듀티 설정된 라스트 라인까지 표시되었는 지의 유무가 체크된다. 예를 들어 1/8 듀티의 경우에 라스트 라인은 8번째 라인이므로, 상기 단계 S103의 동작은 8라인에 대하여 동일하게 수행된다. 결국, 단계 S106에서의 표시될 라인을 변경하는 것에 의해, 제1 내지 제8 라인의 첫 번째 비트(또는 임의의 비트)에 대한 영상 데이터가 모두 표시된다.
제8 라인 까지 첫 번째 비트(또는 임의의 비트)에 대한 영상 데이터가 모두 표시된 경우에, 단계 S108의 동작이 실행된다. 단계 S108은 영상 데이터의 j+a(a는 자연수)번째 비트를 표시되어질 영상 데이터의 비트로서 선택하는 단계이다. 예를 들어 첫 번째 비트의 표시가 모두 수행된 경우에 두 번째 비트 또는 세 번째 비트에 대한 표시가 수행될 수 있는 것이다.
단계 S109에서 표시될 로우 라인이 선택될 수 있다. 예를 들어 8개의 로우 라인이 있을 경우에 제1번째 내지 제8번째 라인들 중 하나가 임의로 표시될 라인으로서 선택될 수 있다.
단계 S110에서 표시될 라인들의 각 화소에 대한 영상 데이터를 쉬프트 및 래치한다.
단계 S111에서 선택라인의 j+a 번째 비트의 영상 데이터를 제2 타임구간(T2)만큼 표시한다. 예를 들어 제1 라인의 제2 비트 영상 데이터가 제2 타임구간(2T)만큼 표시된다.
단계 S112에서 듀티 설정된 라스트 라인까지 표시되었는 지의 유무가 다시 체크된다. 예를 들어 1/8 듀티의 경우에 라스트 라인은 8번째 라인이므로, 상기 단계들 S109, S110, S111 에서의 동작은 8개의 라인에 대하여 동일하게 수행된다. 결국, 단계 S113에서의 표시 라인을 변경하는 것에 의해, 제1 내지 제8 라인의 두 번째 비트(또는 임의의 비트)에 대한 영상 데이터가 모두 표시된다.
이러한 표시 과정을 거쳐 각 라인의 제3비트, 제4비트, 제n비트 까지 표시되면, 단계 S114에서 마지막 비트의 영상 데이터까지 모두 표시되었는 지를 체크한다. 예를 들어, 8비트의 영상데이터의 경우에 제8비트의 영상 데이터까지 각 비트에 대한 라인별 처리가 수행되었다면, 도 9와 같은 영상 처리가 실행된 것이다.
단계 S114에서 마지막 비트의 영상 데이터까지 표시되지 않았으면, 단계 S115에서 표시될 영상 데이터 비트를 변경하게 된다. 여기서, a는 자연수로서 8비트인 경우에, 1,2,3,4,5,6,7중 하나의 값을 비트 선택 시마다 가질 수 있다. 이에 따라 8개의 비트 중 그 다음 한 비트가 임의로 선택되어 총 8개의 비트에 대한 영상 데이터가 표시된다.
결국, 본 발명의 실시 예에서는 선택 라인의 순서가 1,2,3,4,5,6,7,8, 1,3,5,7,2,4,6,8, 또는 8,6,4,2,1,3,5,7의 라인 순으로 설정될 수 있으며, 비트의 표시 순서도 1,2,3,4,5,6,7,8, 1,3,5,7,2,4,6,8, 또는 8,6,4,2,1,3,5,7의 비트 순으로 될 수 있다. 다만, 여기서, 제1 번째 비트(예 LSB)에 대한 표시 시간과, 제8 번째 비트(예 MSB)에 대한 표시 시간은 도 9에서 설명된 바와 같이 차이를 갖게 된다.
상기 단계 S114에서의 체크동작이 패스되면, 다음 영상 프레임에 대한 리프레쉬 동작이 도 10과 같이 반복적으로 수행될 수 있다.
도 6의 LED 도트 매트릭스 표시부(50)의 로우 라인 구동(row line driving)이 실행될 때, 컬럼 라인 데이터 구동이 이루어지면, 대응되는 LED가 온되어 영상이 표시된다. 이 경우에 PWM 출력 인에이블(Out_enable) 신호는 컬럼 라인 데이터의 턴 온(turn on) 시간을 조절하는 신호이다.
본 발명의 실시 예에서는 영상의 표시를 각 라인들의 각 화소에 대해 동일 비트끼리 한꺼번에 순차로 처리를 하는 방식을 취함에 의해, 단위 시간당 표시되는 영상 데이터의 량을 증가시킬 수 있다. 따라서, 다이나믹 구동 방식에서 발생될 수 있는 플리커 증상이 완화되고 화질 개선이 이루어진다.
이상에서와 같이 도면과 명세서를 통해 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들어, 사안이 다른 경우에 본 발명의 기술적 사상을 벗어남이 없이, 처리 라인의 순서나 처리 비트의 순서를 바꾸거나, 영상 데이터의 처리 비트의 수나 표시 라인의 개수 듀티비의 설정 등을 다양하고 특수하게 변경 및 변형할 수 있을 것이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 제어 회로
20: 시프터 레지스터 및 래치부
30: 컬럼 라인 구동회로
40: 로우 라인 구동회로

Claims (16)

  1. 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법에 있어서:
    상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 입력된 경우에, 각 라인들의 화소들에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하여, 제n 비트까지 반복적으로 표시하는 영상 데이터 표시방법.
  2. 제1항에 있어서, 상기 듀티비가 1/8 또는 1/16인 경우에 상기 마지막 라인은 제8 라인 또는 제16라인인 영상 데이터 표시방법.
  3. 제2항에 있어서, 상기 n비트 영상 데이터는 8비트 내지 16비트 영상 데이터인 영상 데이터 표시방법.
  4. 제1항에 있어서, 상기 영상 데이터의 표시 타임은 비트가 증가할 수록 늘어나는 영상 데이터 표시방법.
  5. 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법에 있어서:
    상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대한 n비트 영상 데이터가 한꺼번에 수신될 경우에, 제1 타임구간에서는 상기 n비트(여기서 n은 2이상의 자연수)영상 데이터 중 제1 비트의 영상 데이터를 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시하고,
    상기 제1 타임구간과는 다른 제2 타임구간에서는 상기 n비트 영상 데이터 중 제2 비트의 영상 데이터를 상기 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시하고,
    마지막 타임 구간에서는 상기 n비트 영상 데이터 중 제n 비트의 영상 데이터를 상기 제1 라인부터 마지막 라인까지 상기 다이나믹 방식 전광판 모듈에 순차적으로 표시하는 영상 데이터 표시방법.
  6. 제5항에 있어서, 상기 제2 타임구간은 상기 제1 타임구간의 2배인 영상 데이터 표시방법.
  7. 제6항에 있어서, 상기 n비트 영상 데이터는 4비트, 8비트, 12비트, 16비트, 또는 32비트 영상 데이터인 영상 데이터 표시방법.
  8. 제7항에 있어서, 상기 다이나믹 방식 전광판 모듈은 16 X 16 발광다이오드 도트 매트릭스 구조인 영상 데이터 표시방법.
  9. 제8항에 있어서, 상기 다이나믹 방식의 듀티비가 1/8 또는 1/16인 경우에 상기 마지막 라인은 8 또는 16인 영상 데이터 표시방법.
  10. l x m (여기서 l,m은 2이상의 자연수) 매트릭스 구조의 디스플레이 소자들을 가지는 도트 매트릭스 표시부와, 상기 도트 매트릭스 표시부의 로우를 구동하는 로우 라인 구동회로와, 상기 도트 매트릭스 표시부의 컬럼을 인가되는 영상 데이터에 따른 펄스폭 변조 방식으로 구동하는 컬럼 라인 구동회로를 포함하는 다이나믹 방식 전광판 모듈; 및
    상기 도트 매트릭스 표시부의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 수신되는 경우에, 각 라인들의 각 화소들에서 제1 비트에 속해 있는 영상 데이터를 제1 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제2 비트에 속해 있는 영상 데이터를 상기 제1 라인에서 상기 마지막 라인까지 표시하고, 제n 비트까지 반복적으로 표시하도록 상기 컬럼 라인 구동회로를 제어하는 제어회로를 포함하는 다이나믹 방식 전광판 모듈 제어장치.
  11. 제10항에 있어서, 상기 영상 데이터의 표시 타임은 비트가 증가할 수록 늘어나는 다이나믹 방식 전광판 모듈 제어장치.
  12. 제11항에 있어서, 상기 n비트 영상 데이터는 8비트 영상 데이터인 다이나믹 방식 전광판 모듈 제어장치.
  13. 제12항에 있어서, 상기 다이나믹 방식의 듀티비가 1/4인 경우에 상기 마지막 라인은 4인 다이나믹 방식 전광판 모듈 제어장치.
  14. 다이나믹 방식 전광판 모듈에서의 영상 데이터 표시방법에 있어서:
    상기 다이나믹 방식 전광판 모듈의 각 라인들의 각 화소에 대해 n비트(여기서 n은 2이상의 자연수) 영상 데이터가 입력된 경우에, 각 라인들의 화소들에서 제j(j는 자연수)번째 비트에 속해 있는 영상 데이터를 제k(k는 자연수)번째 라인에서 듀티비 설정된 마지막 라인까지 표시한 후, 제j+a (a는 0을 제외한 정수)번째 비트에 속해 있는 영상 데이터를 상기 제k 번째 라인에서 상기 마지막 라인까지 표시하여, 상기 제n 비트까지 반복적으로 모두 표시하는 영상 데이터 표시방법.
  15. 제14항에 있어서, 상기 j번째 비트는 1 번째 내지 16번째 비트 중 선택된 하나의 비트인 영상 데이터 표시방법.
  16. 제14항에 있어서, 상기 k번째 라인은 1 번째 내지 16번째 라인 중 선택된 하나의 라인인 영상 데이터 표시방법.
KR1020120038044A 2012-04-12 2012-04-12 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치 KR101237950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120038044A KR101237950B1 (ko) 2012-04-12 2012-04-12 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038044A KR101237950B1 (ko) 2012-04-12 2012-04-12 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치

Publications (1)

Publication Number Publication Date
KR101237950B1 true KR101237950B1 (ko) 2013-03-11

Family

ID=48180934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038044A KR101237950B1 (ko) 2012-04-12 2012-04-12 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치

Country Status (1)

Country Link
KR (1) KR101237950B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996375A (zh) * 2014-05-13 2014-08-20 广东威创视讯科技股份有限公司 提高led显示屏刷新率的方法与电路
KR101481072B1 (ko) * 2013-10-15 2015-01-13 빛샘전자주식회사 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
KR101686119B1 (ko) * 2016-04-22 2016-12-14 백선영 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판
KR102298289B1 (ko) * 2021-06-08 2021-09-06 (주)오성정보통신 Led 디스플레이 및 디스플레이 제어 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081223A (ko) * 2003-08-30 2003-10-17 빛샘전자주식회사 다중 모드 구동을 위한 발광 다이오드 구동제어 장치 및발광 다이오드 표시 모듈
JP2007537609A (ja) 2005-12-13 2007-12-20 サンキュ キム 透明電光板及びそれに用いられるチップｌｅｄ
KR100977295B1 (ko) 2008-09-24 2010-08-23 한국전자통신연구원 다이나믹 발광다이오드 전광판을 이용한 시분할 가시광선 무선통신 장치 및 그 방법
KR100992383B1 (ko) 2010-07-19 2010-11-08 주식회사 대한전광 Ｌｅｄ 전광판 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030081223A (ko) * 2003-08-30 2003-10-17 빛샘전자주식회사 다중 모드 구동을 위한 발광 다이오드 구동제어 장치 및발광 다이오드 표시 모듈
JP2007537609A (ja) 2005-12-13 2007-12-20 サンキュ キム 透明電光板及びそれに用いられるチップｌｅｄ
KR100977295B1 (ko) 2008-09-24 2010-08-23 한국전자통신연구원 다이나믹 발광다이오드 전광판을 이용한 시분할 가시광선 무선통신 장치 및 그 방법
KR100992383B1 (ko) 2010-07-19 2010-11-08 주식회사 대한전광 Ｌｅｄ 전광판 및 그 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481072B1 (ko) * 2013-10-15 2015-01-13 빛샘전자주식회사 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
CN103996375A (zh) * 2014-05-13 2014-08-20 广东威创视讯科技股份有限公司 提高led显示屏刷新率的方法与电路
CN103996375B (zh) * 2014-05-13 2016-06-29 广东威创视讯科技股份有限公司 提高led显示屏刷新率的方法与电路
KR101686119B1 (ko) * 2016-04-22 2016-12-14 백선영 휘도 제어기술을 이용한 플리커 프리 최적의 고효율 led전광판
KR102298289B1 (ko) * 2021-06-08 2021-09-06 (주)오성정보통신 Led 디스플레이 및 디스플레이 제어 장치

Similar Documents

Publication Publication Date Title
US9905159B2 (en) Digital driving of active matrix displays
US10410570B2 (en) Light emitting diode display device and method for improving image quality using scheme of dividing frames into subframes
CN100476930C (zh) 有机发光显示器及其驱动方法
US8077189B2 (en) Drive circuit
CN107735832A (zh) 显示面板的发光控制装置和方法
CN111739464A (zh) 一种像素驱动电路、显示阵列及其驱动控制方法
JPWO2008018113A1 (ja) 画素駆動装置及び画素駆動方法
KR101237950B1 (ko) 플리커 현상을 저감시키기 위해 리프레쉬 레이트가 개선된 영상 데이터 표시방법 및 그에 따른 다이나믹 방식 발광다이오드 전광판 모듈 제어장치
US8115415B2 (en) Backlight unit, display device comprising the same, and control method thereof
WO2019185947A1 (en) Increased pwm depth in digital driving of active matrix displays
US7724312B2 (en) Driving circuit of display element, image display apparatus, and television apparatus
KR102147402B1 (ko) 화소 및 이를 포함하는 마이크로 표시장치
US9099044B2 (en) Apparatus and method for driving light emitting diode
KR101481072B1 (ko) 계조 bit(데이터)에 따라 가변적 재생률을 갖는 영상 표시 장치, 영상 처리 방법 및 그를 이용한 전광판 시스템
US10152909B2 (en) Display apparatus
US7209151B2 (en) Display controller for producing multi-gradation images
CN109300432B (zh) 在单色显示面板中进行灰度图像显示信号驱动的方法
JP2008180802A (ja) アクティブマトリクス型表示装置
US10283041B2 (en) Display device
JP2897567B2 (ja) 気体放電表示装置の駆動方法
CN214253824U (zh) 显示装置及电子设备
JP2000098957A (ja) 階調表示用制御方法および制御回路
CN116416921A (zh) 显示装置及其驱动方法
JP2007219434A (ja) 有機ｅｌディスプレイ装置の駆動装置
KR200334695Y1 (ko) 발광 다이오드 표시 패널의 휘도를 조절하는 구동제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 8