JPH07191639A

JPH07191639A - 表示駆動装置

Info

Publication number: JPH07191639A
Application number: JP33376393A
Authority: JP
Inventors: Kuniaki Tanaka; 邦明田中; Kazuki Ofuku; 和樹大福; Yuichi Shibuya; 雄一澁谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28

Abstract

(57)【要約】【目的】表示品位を低下させることなく回路構成を簡
素化し低コストで多階調表示可能な表示駆動装置を得
る。【構成】データセレクタ部１１は、映像信号発生回路
６からの最下位ビットの映像データＤ₀および垂直同期
信号Ｖ_syncに応じて出力される選択信号Ｓ₃に応じて、
ｎビットの映像データのうち上位ｎ−１ビットの映像デ
ータＤ₂，Ｄ₁を選択するか、または、この映像データに
１加算回路１２で１加算した映像データＤ₂₊，Ｄ₁₊およ
び上位ｎ−１ビットの映像データＤ₂，Ｄ₁の各映像デー
タがフレーム毎に振動した振動データを選択する。この
データセレクタ部１１で選択されたｎ−１ビットの映像
データＤ₂，Ｄ₁または振動データの各映像データをソー
ス駆動回路４に入力し、この入力データに応じて複数の
階調駆動電圧から所定階調駆動電圧を選択して絵素に出
力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示駆動装置に関し、特
に、振幅変調駆動方式によって階調表示を行う表示駆動
装置に関する。

【０００２】

【従来の技術】従来、例えば、アクティブマトリクス駆
動方式の液晶表示装置で階調表示を行うのに、表示パネ
ルのソースドライバーとしてアナログドライバーを用
い、マトリクス状に配列される各絵素に対応付られる表
示データとしてアナログ信号を与え、そのアナログ電圧
の大きさによって表示パネルの制御電圧を変化させ、そ
れによって階調表示を行っていた。

【０００３】また、ソースドライバーとしてデジタルド
ライバーを用い、上記表示データとしてデジタル信号を
与える場合もあり、この場合には、与えられたデジタル
値に応じたアナログ電圧を選択し、選択したアナログ電
圧を表示パネルの制御電圧として階調表示を行っていた
（特開平１−８５５２４号公報〜特開平１−８５５２６
号公報）。

【０００４】さらに、上記デジタル信号入力方式を用い
た場合、表示できる階調数が制限されるため、この補間
法としてフレーム間平均化法（特開平３−８９３９２号
公報）が考えられている。この方式は、複数表示フレー
ムの期間を１周期と定め、表示する階調に応じて上記周
期において絵素にかける電圧を可変にし、この平均の階
調を得るものである。

【０００５】

【発明が解決しようとする課題】上記従来の構成では、
液晶表示装置の大容量化、高精彩化を進める上で、上述
した従来方式を用いて複数階調表示を行う場合、高速の
表示データとしてアナログ画像信号を入力とし、アナロ
グ・ソースドライバーを介してそのアナログ電圧を高速
に伝達して液晶表示装置を駆動することは非常に困難で
あった。

【０００６】また、表示データとしてアナログ画像信号
を入力せず、デジタル画像信号を入力し、デジタル・ソ
ースドライバーを介して予め用意された複数の異なるレ
ベルの外部電圧を選択して、パネルにアナログ電圧を与
える方式（特願平１−８５５２４号公報〜特願平１−８
５５２６号公報）では、そのデジタル値に対応する階調
数だけ外部電圧が必要になり、このような方法で構成さ
れるデジタル映像信号用駆動回路では、デジタル映像信
号データをｎビットとすると、外部電圧としての階調電
圧は２ⁿレベル必要になる。このように外部から与える
べき電圧の種類が増加すると、次のような問題が生ず
る。

【０００７】(1)供給すべき電圧の種類が増えることに
より、電圧供給回路の規模が大きくなり、かつコストも
増加する。

【０００８】(2)上記の信号電圧出力回路を含む駆動回
路を構成するＬＳＩの入力端子数が増加するため、ＬＳ
Ｉの実装が困難となる。

【０００９】そこで、外部電圧を増やさずに階調数を増
やす方法として、フレーム間平均化法（特開平３−８９
３９２号公報）が考えられている。この方法では、Ｖ₀
〜Ｖ_m _-1を外部電圧とするｍ階調ＬＣＤパネル（カラー
の場合は、ｍ³同時表示可能なＬＣＤパネル）に対し
て、（２×ｍ）階調にする場合、例えばＶ₁とＶ_i+1の間
の階調を得るには絵素には、図１０のように各フレーム
毎に電圧を与え、完全に交流化駆動してこの中間の階調
を得る。従って、交流化周波数Ａ₁はＡ₁＝フレーム周波数／４となり、一般に（２¹×ｍ）階調にする場合、交流化周
波数Ａ₂はＡ₂＝フレーム周波数／２¹⁺¹ となる。

【００１０】以上のことから、この方式では交流化周波
数が２の階乗に比例して低くなり、特に、ＴＦＴ−ＬＣ
Ｄなどの応答速度の速いパネルに対しては、フリッカー
となり、表示品位の低下をもたらす。

【００１１】本発明は、上記従来の問題を解決するもの
で、表示品位を低下させることなく回路構成を簡素化し
低コストで多階調表示可能な表示駆動装置を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】本発明の表示駆動装置
は、ｎビットの映像データのうち上位ｎ−１ビットの映
像データに１加算または１減算した映像データを出力す
る演算部と、該ｎビットの映像データの最下位ビットの
映像データおよび垂直同期信号に応じて選択信号を出力
する選択信号作成部と、該選択信号作成部からの選択信
号に応じて、該ｎ−１ビットよりなる映像データか、ま
たは、該ｎ−１ビットの映像データおよび演算部からの
映像データの各映像データがフレーム毎に交互に振動し
た振動データを選択するデータセレクタ部と、該データ
セレクタ部で選択されたｎ−１ビットの映像データ、ま
たは該振動データの各映像データに応じて、２値の電圧
間を振動する複数の階調駆動電圧から所定階調駆動電圧
を選択し、該階調駆動電圧に同期するように２値の電圧
間を振動する共通電極電圧と該所定階調駆動電圧を組み
合わせて絵素に交流駆動電圧として印加する駆動電圧出
力部とを備えたものであり、そのことにより上記目的が
達成される。

【００１３】また、好ましくは、本発明の表示駆動装置
におけるデータセレクタ部が選択する振動データは、所
定フレーム毎に、隣合う階調電圧のハイレベルとローレ
ベルの選択パターンを入れ換える構成としたものであ
り、そのことにより上記目的が達成される。

【００１４】

【作用】上記構成により、データセレクタ部は、最下位
ビットの映像データおよび垂直同期信号に応じて出力さ
れる選択信号に応じて、ｎビットの映像データのうち上
位ｎ−１ビットの映像データを選択するか、または、こ
の上位ｎ−１ビットの映像データに１加算または１減算
した映像データおよび上位ｎ−１ビットの映像データの
各映像データがフレーム毎に交互に振動した振動データ
を選択する。このデータセレクタ部で選択されたｎ−１
ビットの映像データまたは振動データの各映像データに
応じて複数の階調駆動電圧から所定階調駆動電圧を選択
し、この階調駆動電圧に同期するように２値の電圧間を
振動する共通電極電圧と所定階調駆動電圧を組み合わせ
て絵素に交流駆動電圧として印加するするので、ｎ−１
ビットの映像データを選択した場合には、ｎ−１ビット
の映像データに対応した、複数の階調駆動電圧から所定
の電圧が絵素に与えられ、また、１加算または１減算し
た映像データおよび上位ｎ−１ビットの映像データの各
映像データがフレーム毎に交互に振動した振動データを
選択した場合には、２値の電圧間を振動する、隣合う階
調駆動電圧におけるハイレベルとローレベルの間を振動
する階調駆動電圧の平均値が絵素に与えられることにな
り、隣合う階調駆動電圧の間の中間階調駆動電圧が絵素
に与えられる。したがって、ｎ−１ビットの映像データ
に対応した複数の階調駆動電圧だけを設ければよく、そ
の分回路構成が単純化され、コンパクトかつ低コストで
多階調表示可能な表示駆動装置が得られる。しかも、短
時間的には例えば上述のｍ階調のＬＣＤパネルにおい
て、（ｎ×ｍ）階調にする場合、見かけ上の交流周波数
を高くできｎフレーム毎に平均化できるので、画像にち
らつきは低減され、表示品位の劣化は抑えられる。ま
た、長時間的には絵素にかかる電圧の極性を所定フレー
ム毎に反転すれば、完全に正負対称に交流化して駆動す
ることがかのうとなり、静止画残像などの問題は解消さ
れる。

【００１５】

【実施例】以下、本発明の実施例について説明する。

【００１６】図１は本発明の一実施例の表示装置の概略
的構成を示すブロック図である。図１において、液晶表
示装置１は、複数本の水平表示ラインを持つ液晶表示パ
ネル２と、この液晶表示パネル２を駆動するゲート駆動
回路３およびソース駆動回路４と、これらゲート駆動回
路３およびソース駆動回路４を制御する制御回路５とを
有している。この制御回路５には映像信号発生手段６が
接続されており、パーソナルコンピュータやワードプロ
セッサなどで実現される映像信号発生手段６からの映像
信号を制御回路５に入力して、さらにゲート駆動回路３
およびソース駆動回路４を介して液晶表示パネル２に映
像表示する。

【００１７】また、この液晶表示パネル２は、ガラスな
どから成る透光性基板（図示せず）の一方表面に複数の
ソース信号線Ｓと複数のゲート信号線Ｇとが直交して形
成され、両信号線Ｓ，Ｇの交差部分近傍には、スイッチ
ング素子として例えばＴＦＴ（薄膜トランジスタ）７が
形成される。このＴＦＴ７は、そのソースがソース信号
線Ｓに、そのゲートがゲート信号線Ｇに、そのドレイン
が絵素８を構成する絵素電極９にそれぞれ接続されてい
る。

【００１８】この絵素８は、図１においては模式的にコ
ンデンサで表されており、絵素電極９と共通電極１０と
の重なり合う領域が絵素電極となる。この共通電極１０
は、実際には、前記絵素電極９が形成された一方透過性
基板に対向して配置される他方透過基板のほぼ全面にわ
たって形成される１枚の電極である。ゲート信号線Ｇは
ゲート駆動回路３に接続され、ソース信号線Ｓは１本ず
つ交互に上下のソース駆動回路４に接続されている。

【００１９】このゲート駆動回路３は、表示すべき水平
表示ラインに対応するゲート信号線Ｇに、ＴＦＴ７をオ
ンするためのゲートパルスを印加し、このとき、ソース
駆動回路４によって表示すべき映像信号を各ソース信号
線Ｓを介して絵素電極９に与えることによって１水平表
示ラインの絵素８の表示が行われる。この動作を複数の
ゲート信号線Ｇ₁，Ｇ₂，Ｇ₃，・・・に対して、順次行
うことによって１画面の映像信号の表示が行われる。

【００２０】図２は、図１のソース駆動回路４の一部構
成を示す回路図である。ここでは、簡単のために、映像
信号データは２ビット（Ｄ₀，Ｄ₁）で構成されているも
のとする。すなわち、映像信号データは０〜３の４つの
値を持ち、各絵素に与えられる信号電圧はＶ₀〜Ｖ₃の４
レベルの中のいずれかとなる。図３は図２のソース駆動
回路４における第ｎ番目のソースラインＯｎに対する信
号電圧出力回路（ソースドライバ）を示すものであり、
この回路は、映像信号データの各ビット（Ｄ₀，Ｄ₁）毎
に設けられた第１段目のＤフリップフロップ（サンプリ
ングフリップフロップ）Ｍ_SMP、このフリップフロップ
Ｍ_SMPの出力端子Ｑが入力端子Ｄにそれぞれ接続される
第２段目のフリップフロップ（ホールドフリップフロッ
プ）Ｍ_H、このフリップフロップＭ_Hの出力端子Ｑが入力
端子Ａ，Ｂに接続される１個のデコーダＤＥＣ、４つの
電圧レベルの外部電圧源Ｖ₀〜Ｖ₃とソースラインＯ_nと
の間にそれぞれ設けられたアナログスイッチＡＳＷ₀〜
ＡＳＷ₃により構成されている。このデコーダＤＥＣの
出力端子Ｙ₀〜Ｙ₃がそれぞれそれアナログスイッチＡＳ
Ｗ₀〜ＡＳＷ₃の制御端子にそれぞれ接続されている。

【００２１】上記構成により、映像信号データＤ₀，Ｄ₁
は第ｎ番目の絵素に対応するサンプリングパルスＴ_SMPn
の立ち上がり時点でフリップフロップＭ_SMPからホール
ドフリップフロップＭ_Hに取り込まれて、そこで保持さ
れる、１水平走査期間のサンプリングが終了した時点で
出力パルスＯＥがフリップフロップＭ_Hに与えられ、フ
リップフロップＭ_Hに保持されていた映像信号データ
Ｄ₀，Ｄ₁はデコーダＤＥＣに出力される。このデコーダ
ＤＥＣでは、この２ビットの映像信号データＤ₀，Ｄ₁を
デコードし、その値（０〜３）に応じてアナログスイッ
チＡＳＷ₀〜ＡＳＷ₃のうちいずれか１個を導通させて、
４つの電圧レベルの外部電圧Ｖ₀〜Ｖ₃のうちいずれかを
ソースラインＯ_nに出力する。

【００２２】図２のソース駆動回路４では映像信号デー
タが２ビットであるため、ソースラインＯ_nに出力され
る外部電圧としては４（＝２²）レベル（Ｖ₀〜Ｖ₃）が
必要であった。映像信号データが３ビットで与えられる
場合には従来方式では、信号電圧出力回路は同様にし
て、外部電圧は２³＝８レベル（Ｖ₀〜Ｖ₇）が必要とな
る。

【００２３】図４は図１の制御回路５における本発明の
要部を示すブロック図である。ここでは、ソース駆動回
路４への入力映像信号は２ビットで４階調表示の液晶表
示部とし、コンピュータなどで構成される映像信号発生
回路６から出力される映像信号を３ビットとする。

【００２４】図４において、映像信号発生回路６はデー
タセレクタ回路１１および１加算回路１２に接続され、
データセレクタ回路１１および、演算部としての１加算
回路１２に映像データＤ₂，Ｄ₁を出力する。このデータ
セレクタ回路１１は、映像信号発生回路６から出力され
る上位２ビットの映像データＤ₂，Ｄ₁をそのまま入力す
る入力端子Ａ₁，Ａ₀を持っている。また、映像信号発生
回路６は選択信号作成回路１３に接続され、選択信号作
成回路１３に映像データＤ₀を出力する。さらに、映像
信号発生回路６が接続される２分周回路１４は選択信号
作成回路１３に接続され、２分周回路１４は、映像信号
発生回路６から出力される垂直同期信号Ｖ_sy _ncを２分周
して、その垂直同期信号Ｖ_syncの２倍の周期信号Ｓ₁を
出力し、これを次段の選択信号作成回路１３に出力す
る。さらに、映像信号発生回路６が接続されるカウンタ
１５は選択信号作成回路１３に接続され、映像信号発生
回路６から出力される垂直同期信号Ｖ_syncを入力とし、
ｉフレーム毎に反転する２ｉ分周信号Ｓ₂を選択信号作
成回路１３に出力する。さらに、選択信号作成回路１３
はデータセレクタ回路１１に接続され、映像信号発生回
路６から与えられる下位１ビットのデジタル信号である
映像データＤ₀と、２分周回路１４から与えられる周期
信号Ｓ₁と、カウンタ１５からに与えられる２ｉ周期信
号Ｓ₂とに基づき選択信号Ｓ₃をデータセレクタ回路１１
に出力する。

【００２５】また、この１加算回路１２はデータセレク
タ回路１１に接続され、映像信号発生回路６から出力さ
れる映像データ（Ｄ₂，Ｄ₁，Ｄ₀）のうち上位２ビット
の映像データＤ₂，Ｄ₁を入力し、その上位２ビットで表
されるデジタル値αから１だけ加算したデジタル値β＝
α＋１を表す２ビットのデジタル値（Ｄ₂₊ ，Ｄ₁₊）を
次段のデータセレクタ回路１１の入力端子Ｂ₁，Ｂ₀に出
力する。

【００２６】さらに、データセレクタ回路１１はソース
駆動回路４に接続され、選択出力作成回路１３から与え
られる選択信号Ｓ₃に応じて、映像信号発生回路６から
与えられる上位２ビットのデジタル信号である映像デー
タＤ₂，Ｄ₁、または１加算回路１２から与えられる２ビ
ットのデジタル信号のデジタル値（Ｄ₂₊ ，Ｄ₁₊）のう
ちいずれかを選択して取り込み、表示データＤ₂’，
Ｄ₁’として出力端子Ｙ₁，Ｙ₀からソース駆動回路４に
出力する。

【００２７】上記構成により、映像信号発生回路６から
出力される映像信号の上位２ビットのデジタル信号であ
る映像データＤ₂，Ｄ₁は、そのまま直接、データセレク
タ回路１１の入力端子Ａ₁，Ａ₀に与えられると同時に、
１加算回路１２によって、次の表１に示すように、その
デジタル値αから１加算したデジタル値β＝α＋１を表
す２ビットのデジタル信号Ｄ₂₊，Ｄ₁₊に変換されてデー
タセレクタ回路１１の入力端子Ｂ₁，Ｂ₀に与えられる。

【００２８】

【表１】

【００２９】また、図５の信号波形に示すように、映像
信号発生回路１１から出力される垂直同期信号Ｖ_syncを
２分周回路１４で２分周し、この出力Ｓ₁は選択信号作
成回路１３に入力される。また、この垂直同期信号Ｖ
_syncはカウンタ１５で計数され、その計数値に基づきカ
ウンタ１５からは、図６の信号波形に示すように、ｉフ
レーム毎に反転する２ｉ分周信号Ｓ₂を選択信号作成回
路１３に出力する。

【００３０】さらに、選択信号作成回路１３では、入力
されてくる２分周信号Ｓ₁と２ｉ分周信号Ｓ₂に基づき、
垂直同期信号Ｖ_syncの周期、つまり表示パネルの１画面
分の表示期間である表示フレームを、次の表２のように
弁別する。

【００３１】

【表２】

【００３２】さらに、選択信号作成回路１３では映像信
号発生回路６から与えられる１ビットのデジタル信号で
ある映像データＤ₀、２分周信号Ｓ₁および２ｉ分周周囲
Ｓ₂に応じて、次の表３の通り選択信号Ｓ₃をデータセレ
クタ回路１１に出力する。

【００３３】

【表３】

【００３４】即ち、表３において、２ｉ分周信号Ｓ
₂が”０”、かつ２分周信号Ｓ₁が”０”となる期間をフ
レーム０、また、２ｉ分周信号Ｓ₂が”０”、かつ２分
周信号Ｓ_１が”１”となる期間をフレーム１として、各
表示フレームを弁別する。また、２ｉ分周信号Ｓ_２が”
１”、かつ２分周信号Ｓ₁が”０”となる期間をフレー
ム１、２ｉ分周信号Ｓ₂が”１”、かつ２分周信号Ｓ
₁が”１”となる期間をフレーム０として、各表示フレ
ームを弁別する。この弁別は、上記２フレームの期間を
１周期としてｉフレーム間繰り返される。

【００３５】さらに、データセレクタ回路１１では、選
択信号作成回路１３から与えられる選択信号Ｓ₃が”
０”である表示フレームの期間にはデジタル値αを表す
映像信号発生回路６からのデジタル信号である映像デー
タＤ₂，Ｄ₁を取り込んで、これを表示データとしてソー
ス駆動回路４に与える。また、データセレクタ回路１１
では、選択信号Ｓ₃が”１”の表示フレームの期間に
は、デジタル値βを表す１加算回路１２からのデジタル
信号Ｄ₂₊，Ｄ１₊を取り込んで、これを表示データとし
てソース駆動回路４に与える。

【００３６】即ち、ソース駆動回路４には、映像信号発
生回路６から出力される下位１ビットのデジタル値であ
る映像データＤ₀に応じて、各表示フレーム毎に表４に
示すようなデジタル値が入力される。

【００３７】

【表４】

【００３８】上述のように３ビットの映像データＤ₂，
Ｄ₁，Ｄ₀が本発明の回路により２ビットの表示データＤ
₂’，Ｄ₁’に変換される。

【００３９】次に、これら２ビットの表示データ
Ｄ₂’，Ｄ₁’がソース駆動回路４に入力されたとき、ソ
ース駆動回路４の動作について説明する。ここで、映像
データ（Ｄ₂，Ｄ₁，Ｄ₀）＝（０，０，１）が図１の制
御回路５に入力されたとし、図７に示すように、階調電
圧Ｖ₀，Ｖ₁、および対向電極への入力波形Ｖ_COMとす
る。

【００４０】まず、ソース駆動回路４には、表４の通
り、フレーム０では表示データ（Ｄ₂’，Ｄ₁’）＝
（０，０）、フレーム１では表示データ（Ｄ₂’，
Ｄ₁’）＝（０，１）の値が入力され、これに対応する
電圧である階調電圧Ｖ₀，Ｖ₁がソース駆動回路４によ
り、これをｉフレームの間を交互に繰り返す。このとき
のソース駆動回路４の出力波形と絵素にかかる電圧を図
８に示す。この場合でも、階調電圧Ｖ₀と階調電圧Ｖ₁の
中間の階調が得られるが、出力波形のＤＣ値が最適値よ
りずれているので、この状態を長く続けると静止画残像
などの症状が生じる。そこで、ｉフレーム間この動作を
続けた後、フレーム０とフレーム１のパターンを入れ換
える。この時の、ソース駆動回路４の出力波形と絵素に
かかる電圧を図９に示す。このように短時間で見れば、
２フレームで交流化駆動しているので、ちらつきのない
表示品位が得られ、ｉフレーム毎にフレーム０とフレー
ム１のパターンを入れ換えることにより、長時間では完
全に交流化して、静止画残像などの症状を防ぐことがで
きる。

【００４１】したがって、本発明の表示装置は、並行す
る複数の信号電極が設けられた表示ユニットと、入力デ
ジタル画像信号に応じて複数レベルの電圧信号である複
数の階調駆動電圧から所定階調駆動電圧を信号電極に送
出する信号電極駆動手段としてのソース駆動回路４とを
備えており、複数レベルの電圧信号のいずれかに対応す
る標準階調を得る場合に、１個の信号電極に対応する入
力デジタル画像信号として、各フレームにおいて標準階
調に対応する電圧信号に変換されるデジタル画像信号を
ソース駆動回路４に入力すること、または、複数レベル
の電圧信号のいずれにも対応しない中間階調を得る場合
に、１個の信号電極に対応する入力デジタル画像信号と
して、それぞれが複数レベルの電圧信号中の異なるレベ
ルの電圧信号に変換される異なる値を有するデジタル画
像信号を複数のフレーム中に中間階調に応じて定まる割
合で含むデジタル画像信号をソース駆動回路４に入力す
るものである。

【００４２】また、この異なるレベルの電圧信号が、そ
れらの電圧レベルが隣接している２個の電圧信号であっ
て、２個の電圧信号の内の第１の電圧信号の電圧レベル
が中間階調に対応する電圧レベルより小さく、第２の電
圧信号の電圧レベルが中間階調に対応する電圧レベルよ
りも大きいものとする。

【００４３】これにより、短時間的には上述のように完
全に正負対称には交流化せずに駆動することによって、
従来の図１０に示すように、電圧レベルの異なる信号電
圧の交流波形のサイクルを交互に持つことにより中間階
調駆動電圧を得ていたものに比べて見かけ上の交流周波
数は高くなって画像のちらつき（フリッカ）が抑えられ
る。また、絵素にかかる直流電圧は、表示装置の劣化の
原因となるのみならず、静止画を表示した後、画像を消
してもしばらくの間は前の画像が残るといういわゆる静
止画残像の問題をもたらす。これは、コンピュータなど
の端末表示装置などのように静止画表示がむしろ主体と
なる表示装置においては、大きな問題となる。そこで本
発明は、長時間的には液晶にかかる電圧の極性を所定フ
レーム毎に反転することで、完全に正負対称に交流化し
て駆動し、静止画残像などの問題も解消する。

【００４４】このようにして、１周期の各表示フレーム
ごとに表示データとしてデジタル値αまたはデジタル値
βが与えられ、それらのデジタル値の平均値の階調、つ
まりデジタル値αに対応する階調とデジタル値βに対応
する階調との中間の階調が表示される。

【００４５】なお、本実施例における映像データ
（Ｄ₂，Ｄ₁，Ｄ₀）は、これに限るものではなく他の値
の時も同様であり、これにより７階調の表示が得られ
る。

【００４６】また、ｉフレームの時間は表示品位を見
て、適当な値に決めればよい。ここでは、１加算回路１
２を用いたが、１減算回路を用いても同様の動作が可能
である。

【００４７】さらに、本実施例では、白黒表示の液晶パ
ネルを対象に説明したが、カラー液晶パネルの場合でも
同様にして、ＲＧＢ合わせて３本ずつをソース駆動回路
が駆動するようにし、図４の回路を別々に３系列持てば
よい。

【００４８】さらに、本実施例では、図４の構成は、制
御回路５に内臓されるものとして説明したが、コンピュ
ータなどで構成される映像信号発生回路６に内蔵しても
よい。

【００４９】さらに、本実施例では、マトリクス型液晶
表示装置を例にとって説明を行ったが、他の種類の表示
装置、例えばＥＬ（エレクトロルミネッセンス）表示装
置、プラズマディスプレイなどの表示駆動装置にも適用
可能である。

【００５０】

【発明の効果】以上のように本発明によれば、デジタル
画像信号データに基づき異なるレベルの信号電圧を絵素
に与え、階調表示を行う駆動回路を有する表示装置にお
いて、回路規模を大きくすることなく、予め用意された
電圧信号レベルの個数に制限されない階調を実現するこ
とができる。また、短時間的には、例えば上述のｍ階調
ＬＣＤパネルにおいて、（ｎ×ｍ）階調にする場合、短
時間的には見かけ上の交流周波数を高くできｎフレーム
毎に平均化できて、画像にちらつきは低減され、表示品
位の劣化を抑えることができ、また、長時間的には液晶
にかかる電圧の極性を所定フレーム毎に反転すれば、完
全に正負対称に交流化して駆動することができて、静止
画残像などの問題を解消することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である表示装置の基本構成を
示すブロック図である。

【図２】図１のソース駆動回路４の一部構成を示す回路
図である。

【図３】図１のソース駆動回路４における１ソースライ
ンに対する出力部分の回路図である。

【図４】図１の制御回路５における本発明の要部を示す
ブロック図である。

【図５】垂直同期信号Ｖ_syncと２分周信号Ｓ₁の対応関
係を示すタイミング図である。

【図６】垂直同期信号Ｖ_syncと２ｉ分周信号Ｓ₂の対応
関係を示すタイミング図である。

【図７】外部電圧Ｖ₀，Ｖ₁、及び対向電極の入力波形を
示すタイミング図である。

【図８】図４のソース駆動回路４の出力波形と絵素にか
かる電圧を示すタイミング図である。

【図９】図４のソース駆動回路４の出力波形と絵素にか
かる電圧を示すタイミング図である。

【図１０】従来方式であるフレーム間平均化法を用いた
場合の絵素にかかる電圧を示すタイミング図である。

【符号の説明】

４ソース駆動回路５制御回路６映像信号発生回路８絵素１０共通電極１１データセレクタ回路１２１加算回路１３選択信号作成回路１４２分周回路１５カウンタ

Claims

【特許請求の範囲】

【請求項１】ｎビットの映像データのうち上位ｎ−１
ビットの映像データに１加算または１減算した映像デー
タを出力する演算部と、該ｎビットの映像データの最下
位ビットの映像データおよび垂直同期信号に応じて選択
信号を出力する選択信号作成部と、該選択信号作成部か
らの選択信号に応じて、該ｎ−１ビットよりなる映像デ
ータか、または、該ｎ−１ビットの映像データおよび演
算部からの映像データの各映像データがフレーム毎に交
互に振動した振動データを選択するデータセレクタ部
と、該データセレクタ部で選択されたｎ−１ビットの映
像データ、または該振動データの各映像データに応じ
て、２値の電圧間を振動する複数の階調駆動電圧から所
定階調駆動電圧を選択し、該階調駆動電圧に同期するよ
うに２値の電圧間を振動する共通電極電圧と該所定階調
駆動電圧を組み合わせて絵素に交流駆動電圧として印加
する駆動電圧出力部とを備えた表示駆動装置。
【請求項２】前記データセレクタ部が選択する振動デ
ータは、所定フレーム毎に、隣合う階調電圧のハイレベ
ルとローレベルの選択パターンを入れ換える構成とした
請求項１記載の表示駆動装置。