KR100274784B1 - 평판 디스플레이 장치의 비디오 데이터 변환 회로 - Google Patents

평판 디스플레이 장치의 비디오 데이터 변환 회로 Download PDF

Info

Publication number
KR100274784B1
KR100274784B1 KR1019980012829A KR19980012829A KR100274784B1 KR 100274784 B1 KR100274784 B1 KR 100274784B1 KR 1019980012829 A KR1019980012829 A KR 1019980012829A KR 19980012829 A KR19980012829 A KR 19980012829A KR 100274784 B1 KR100274784 B1 KR 100274784B1
Authority
KR
South Korea
Prior art keywords
video data
bits
bit
output
odd
Prior art date
Application number
KR1019980012829A
Other languages
English (en)
Other versions
KR19990079929A (ko
Inventor
최경오
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980012829A priority Critical patent/KR100274784B1/ko
Publication of KR19990079929A publication Critical patent/KR19990079929A/ko
Application granted granted Critical
Publication of KR100274784B1 publication Critical patent/KR100274784B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 비디오 데이터 변환 회로는, 수평 및 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 카운트부와, 하위 2 비트의 홀수 비디오 데이터와 하위 2 비트의 짝수 비디오 데이터 및 상기 카운트부의 카운트 출력을 입력하여 제 1 및 제 2 선택 신호를 출력하는 선택 신호 발생부와, 상위 6 비트의 홀수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 6 비트의 홀수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 1 변환부 및 상위 6 비트의 짝수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 6 비트의 짝수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 2 변환부를 포함한다. 본 발명의 비디오 변환 회로에 따르면, 인터페이스나 소스 드라이브 IC를 변경하지 않고도 6 비트의 비디오 데이터로 동작하는 LCD 패널을 8 비트 트루 컬러(True Color)로 구현할 수 있어서 경제적이다. 또한, 6 비트로 변환된 비디오 데이터가 인접하는 픽셀에서 각각 다른 프레임에 출력되도록 하여 플리커(Flicker) 현상을 줄일 수 있으므로 모니터의 성능이 향상된다.

Description

평판 디스플레이 장치의 비디오 데이터 변환 회로(VIDEO DATA CONVERT CIRCUIT FOR FLAT PANEL DISPLAY APPARATUS)
본 발명은 LCD 모니터에 관한 것으로, 구체적으로는 다계조 그레이 표시를 위한 비디오 데이터 변환 회로에 관한 것이다.
호스트로부터 제공되는 아날로그 비디오 신호 R(Red), G(Green), B(Blue)는 각각 8 비트의 디지털 신호로 변환되어 LCD 패널(Liquid Crystal Display Panel)로 입력된다. R, G, B 각 신호당 8 비트씩 모두 24 비트의 비디오 데이터가 제공되어 트루 컬러(True Color) 1670만 색을 표현할 수 있다. 그러나 24비트의 데이터 전송이 이루어져야 하므로 배선수가 늘어나고, LCD 구동회로에서 24비트의 소스 드라이브 IC를 사용해야 하므로 인터페이스의 어려움과 원가 상승 요인이 발생한다. 따라서 R, G, B 각각의 8 비트 비디오 데이터를 6 비트로 변환하여 LCD 패널로 입력한다. 현재 TFT-LCD(Thin-Film Transistor-Liquid Crystal Display)의 경우 18 비트의 데이터 입력을 사용하고 있다.
도 1은 종래의 비디오 데이터 변환 회로의 개략적인 구성을 보여주는 블록도이다.
도 1을 참조하면, 종래의 비디오 데이터 변환 회로는 데이터 분주부(100)와 홀수 및 짝수 데이터 변환부(200, 300)로 구성된다. 상기 데이터 분주부(100)에는 호스트로부터 제공된 수평 동기 신호(Horizontal Synchronization signal; H-SYNC)와 수직 동기 신호(Vertical Synchronization signal; V-SYNC) 그리고 아날로그 비디오 신호가 8 비트의 디지털 신호로 변환된 비디오 데이터가 입력된다. 상기 데이터 분주부(100)는 입력되는 데이터가 홀수 번째일 때 D_ODD 단자로, 짝수 번째일 때 D_EVEN 단자로 출력한다. 분주된 비디오 데이터는 각각 홀수 및 짝수 데이터 변환부(200, 300)로 입력된다. 상기 홀수 및 짝수 데이터 변환부(200, 300)는 각각 입력된 8 비트의 비디오 데이터를 6 비트의 비디오 데이터로 변환하여 출력한다.
도 2는 디지털 비디오 신호의 각 그레이를 나타낸 도면이다.
도 2를 참조하면, 디지털 신호로 변환된 8 비트의 R, G, B 비디오 데이터는 각각 28가지의 그레이(gray) 즉 그레이 0 에서 그레이 255 까지 모두 256 가지의 그레이를 나타낼 수 있다. 8 비트의 비디오 데이터를 LCD 패널로 입력하기 위해 하위 두 비트(LSB1 및 LSB2)를 없애고 6 비트로 변환하면 26즉 64 가지의 그레이를 표현할 수 있다.
각 8 비트의 그레이를 6 비트로 나타내면, 6 비트에서 1 그레이의 차이는 8 비트의 4 그레이 차이와 같다. 다시 말하면, 6 비트에서 1 그레이 차이는 8 비트에서의 LSB1 및 LSB2 두 비트가 나타낼 수 있는 4가지 그레이 차이와 같다. 8 비트로 입력되는 디지털 비디오 신호의 상위 6 비트를 α라 하고, 상위 6 비트에 1을 더한 값을 β라 하면, 6 비트로 표현된 디지털 비디오 신호에서 α와 β는 1 그레이 차이를 나타낸다. 모니터에서 하나의 화소에 8 비트의 그레이 1, 즉 "1"을 나타내기 위해서는 4 프레임(Frame) 단위로 6 비트의 디지털 비디오 신호 α(000000)를 3회, β(000001)를 1회 반복하여 출력하면 사람의 눈이 8 비트의 그레이 1로 인식하게 된다.
종래에는 β가 출력되는 프레임이 동일하였다. 따라서, 프레임 주파수가 60 Hz인 경우 β가 출력되는 주기는 15 Hz가 되어 사람의 눈이 β 그레이가 출력되는 것을 인지할 수 있었다. 따라서 모니터 화면이 사람이 느낄 수 있을 정도의 불안정한 떨림 즉 플리커(flicker) 현상이 발생하여 눈을 피로하게 하고 화면의 질을 떨어뜨리는 문제점이 있었다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로써, 비디오 데이터를 변환하는데 있어서 플리커 현상을 감소시키는 장치를 제공하는데 있다.
도 1은 종래의 비디오 데이터 변환 회로의 개략적인 구성을 보여주는 블록도;
도 2는 디지털 비디오 신호의 각 그레이를 나타낸 도면;
도 3a 내지 도 3c는 4개의 행들과 열들로 구성된 픽셀 블록에 하나의 색을 표현하는 방법을 4개의 프레임으로 나타낸 도면;
도 4는 본 발명에 따른 비디오 데이터 변환 회로의 바람직한 실시예를 개략적으로 나타낸 블록도;
도 5는 도 4에 도시된 데이터 변환부의 상세 블록도;
도 6a는 도 5에 도시된 선택 제어부1의 입력 및 출력 신호를 진리표로 나타낸 도면; 그리고
도 6b는 도 5에 도시된 선택 제어부2의 입력 및 출력 신호를 진리표로 나타낸 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 데이터 분주부 200 : 홀수 데이터 변환부
300 : 짝수 데이터 변환부 400 : 데이터 변환부
402 : 카운터부 404 : 선택 신호 발생부
406, 408 : 선택부 410, 470 : 가산기
420, 480 : 멀티플렉서 430, 440 : 카운터
450, 460 : 신호 발생부
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 평판 디스플레이 장치의 비디오 데이터 변환 회로는: 수평 및 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 카운트 수단과; 하위 n 비트의 홀수 비디오 데이터와 하위 n 비트의 짝수 비디오 데이터 및 상기 카운트 수단의 카운트 출력을 입력하여 제 1 및 제 2 선택 신호를 출력하는 선택 신호 발생 수단과; 상위 m 비트의 홀수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 m 비트의 홀수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 1 변환 수단 및; 상위 m 비트의 짝수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 m 비트의 짝수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 2 변환 수단을 포함한다.
이 실시예에 있어서, 상기 카운트 수단은 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 제 1 카운트 수단과; 상기 제 1 카운트 수단의 출력을 초기값으로 하고, 상기 수평 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 제 2의 카운트 수단을 포함한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도3 내지 도 6을 참조하여 상세히 설명한다.
도 3은 4개의 행들(columns)과 열들(rows)로 구성된 픽셀(pixel) 블록에 하나의 색을 표현하는 방법을 4개의 프레임으로 나타낸 도면이다.
예를 들어 8 비트로 입력되는 네 개의 비디오 데이터 "0", "1", "10", "11" 를 6 비트의 비디오 데이터로 표현하는 방법은 다음과 같다. 상기 8 비트 비디오 데이터의 상위 6 비트(000000)를 α라 하고, 상위 6 비트에 1을 더한 값(000001)을 β라 하면, α와 β는 6 비트 비디오 데이터에서 각각 그레이 0 과 1 이다. 즉, 6 비트 비디오 데이터의 1 계조 차이는 8 비트 비디오 데이터의 하위 두 비트(LSB1 및 LSB2)의 4개의 조합에 따른 4 계조 차이와 같다. 따라서, 상기 두 비트(LSB1, LSB0)의 값에 따라 하나의 픽셀 블록에 상기 6 비트의 α(000000)와 β(000001)를 적절히 배열하면 사람이 인식하는데 있어서 8 비트 그레이 효과를 나타낼 수 있다. 8 비트 비디오 데이터의 하위 두 비트(LSB1, LSB0)의 값이 각각 0, 0 일 때에는 픽셀 블록내의 모든 픽셀에 6 비트의 비디오 데이터 α를 출력하면 된다. 즉, 비트 비디오 데이터의 그레이 값이 4의 배수일 때에는 상기 픽셀 블록에 α만을 출력하면 된다.
도 3a는 8 비트 비디오 데이터의 하위 두 비트(LSB1, LSB0)가 각각 0 과 1인 그레이 1 일 때, 8 비트 비디오 데이터를 6 비트의 비디오 데이터로 표현하는 방법을 나타낸 도면이다.
도 3a에 도시된 바와 같이, 하나의 픽셀 블록 내의 픽셀 각각에 α와 β를 12 : 4 즉, 3 : 1 의 비율로 나타내고, 또한 각각의 픽셀은 4개의 프레임(Frame)(a1, a2, a3, a4) 단위로 α와 β를 3 : 1의 비율로 나타낸다. 4 프레임 단위로 6 비트의 디지털 비디오 신호 α(000000)를 3회 β(000001)를 1회 출력하면 사람의 눈이 8 비트의 그레이 1로 인식하게 된다.
플리커(flicker) 현상을 최소화하기 위해서는 β가 출력되는 위치를 프레임마다 다르게 해야 한다. 이를 위해 각 프레임마다 β의 위치는 홀수 번째 행(column)은 위쪽으로 이동하고, 짝수 번째 행에서는 항상 홀수 번째 행보다 두 행 아래로 이동하도록 한다. 또한 각 프레임마다 β가 표시되는 열의 위치를 변경하고, 홀수 번째 행과 짝수 번째 행의 β 위치를 다르게 한다. 또한, 홀수 비디오 데이터와 짝수 비디오 데이터를 따로 처리함으로써 변환된 비디오 데이터가 서로 인접하는 픽셀에서 각각 다른 프레임에 출력되도록 하여 최대의 분산 효과를 갖는다.
도 3b는 8 비트 비디오 데이터의 하위 두 비트(LSB1, LSB0)가 각각 1 과 0인 그레이 2 일 때, 8 비트 비디오 데이터를 6 비트의 비디오 데이터로 표현하는 방법을 나타낸 도면이다.
도 3b에 도시된 바와 같이, 하나의 픽셀 블록 내의 픽셀 각각에 α와 β를 8 : 8 즉, 1 : 1의 비율로 나타내고, 또한, 각각의 픽셀은 2개의 프레임(Frame)(b1, b2) 단위로 α와 β를 1 : 1의 비율로 나타낸다. 2 프레임 단위로 6 비트의 디지털 비디오 신호 α(000000)를 1회 β(000001)를 1회 출력하면 사람의 눈이 8 비트의 그레이 2로 인식하게 된다.
도 3c는 8 비트 비디오 데이터의 하위 두 비트(LSB1, LSB0)가 각각 1 과 1인 그레이 3 일 때, 8 비트 비디오 데이터를 6 비트의 비디오 데이터로 표현하는 방법을 나타낸 도면이다.
도 3c에 도시된 바와 같이, 하나의 픽셀 블록 내의 픽셀 각각에 α와 β를 4 : 12 즉, 1 : 3의 비율로 나타내고, 각각의 픽셀은 4개의 프레임(Frame)(c1, c2, c3, c4) 단위로 α와 β를 1 : 3의 비율로 나타낸다. 4 프레임 단위로 6 비트의 디지털 비디오 신호 α(000000)를 1회 β(000001)를 3회 출력하면 사람의 눈이 8 비트의 그레이 3으로 인식하게 된다.
도 4는 본 발명에 따른 비디오 데이터 변환 회로의 바람직한 실시예를 개략적으로 나타낸 블록도이다.
도 4를 참조하면, 본 발명의 비디오 데이터 변환 회로인 데이터 변환부(400)는 데이터 분주부(120)에서 출력하는 수평 및 수직 동기 신호와 8 비트로 구성된 홀수 및 짝수 비디오 데이터를 6 비트의 홀수 및 짝수 비디오 데이터로 변환하여 출력한다.
도 5는 도 4에 도시된 데이터 변환부의 상세 블록도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 비디오 데이터 변환 회로는, 수평 및 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 카운트부(402)와, 하위 2 비트의 홀수 비디오 데이터와 하위 2 비트의 짝수 비디오 데이터 및 상기 카운트부(402)의 카운트 출력을 입력하여 제 1 및 제 2 선택 신호를 출력하는 선택 신호 발생부(404)와, 상위 6 비트의 홀수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 6 비트의 홀수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 1 변환부(406) 및 상위 6 비트의 짝수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 6 비트의 짝수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 2 변환부(408)로 구성된다.
도 5를 참조하면, 카운트부(402)는 카운터1 및 2(430, 440)로 구성된다. 상기 카운터 1(430)은 데이터 분주부(120)에서 출력하는 수직 동기 신호를 카운트 동기 신호로 입력하여 2비트의 카운트 결과를 출력한다. 상기 카운터2(440)는 상기 카운터1(430)의 카운트 결과를 초기값으로 하고, 상기 데이터 분주부(120)에서 출력하는 수평 동기 신호를 카운트 동기 신호로 입력하여 2비트의 카운트 결과를 출력한다. 상기 수직 동기 신호는 상기 카운터1 및 2(430, 440) 각각의 클락 신호와 인에이블 신호로 제공된다.
선택 신호 발생부(404)는 선택 제어부1 및 2(450, 460)로 구성된다. 상기 선택 제어부1(450)은 상기 카운터2(440)의 출력(c1, c0)과 상기 데이터 분주부(120)에서 제공하는 홀수 비디오 데이터의 하위 2비트(D_ODD[1], D_ODD[0])를 입력하여 s 단자로 제어 신호를 출력한다. 상기 선택 제어부2(460)는 상기 카운터2(440)의 출력(c1, c0)과 상기 데이터 분주부(120)에서 제공하는 짝수 비디오 데이터의 하위 2비트(D_EVEN[1], D_EVEN[0])를 입력하여 s 단자로 제어 신호를 출력한다.
제 1 변환부(406)는 가산기1(adder 1)(410)과 버퍼(412) 그리고 멀티플렉서(420)로 구성된다. 상기 멀티플렉서(420)에는 상기 데이터 분주부(120)에서 출력된 상위 6 비트의 홀수 비디오 데이터와, 상기 가산기1(410)에서 상기 데이터에 1을 더한 값, 즉 그레이 스케일이 1 차이나는 비디오 데이터가 입력된다. 상기 멀티플렉서(420)는 상기 선택 제어부1(450)의 제어 신호의 입력에 대응하여 선택적으로 6 비트의 홀수 데이터를 출력한다.
제 2 변환부(408)는 가산기2(adder 2)(470)와 버퍼(472) 그리고 멀티플렉서(480)로 구성된다. 상기 멀티플렉서(480)에는 상기 데이터 분주부(120)에서 출력된 상위 6 비트의 짝수 비디오 데이터와, 상기 가산기2(470)에서 상기 데이터에 1을 더한 값, 즉 그레이 스케일이 1 차이나는 비디오 데이터가 입력된다. 상기 멀티플렉서(480)는 상기 선택 제어부2(460)의 제어 신호의 입력에 대응하여 선택적으로 6 비트의 짝수 데이터를 출력한다.
도 6은 도 5에 도시된 선택 신호 발생부의 입력 및 출력 신호의 진리표이다.
도 6a는 도 5에 도시된 선택 제어부1(450)의 입력 및 출력 신호를 진리표로 나타낸 도면이다.
도 5 및 도 6a 를 참조하면, 8 비트 홀수 비디오 데이터의 하위 두 비트 ODD_LSB1 및 ODD_LSB0이 d1 및 d0으로 입력될 때, 상기 카운터2(440)로부터 카운트 신호 c1 과 c0이 00, 01, 10, 11을 반복적으로 입력된다. 상기 d1 및 d0이 모두 0 일 때, 즉 그레이 0 일 때에는 α 만을 출력해야 하므로 출력 신호(s)는 모두 0이 된다. 상기 d1 및 d0이 각각 0 과 1 일 때, α와 β는 3 : 1의 비율로 출력되므로 0이 세 번, 1이 1번 출력된다. 상기 d1 및 d0이 각각 1, 0일 때, 출력 신호는 1 과 0이 반복된다. 상기 d1 및 d0이 모두 1일 때에는, 1이 세 번, 0이 1번 출력된다.
도 6b는 도 5에 도시된 선택 제어부2(460)의 입력 및 출력 신호를 진리표로 나타낸 도면이다.
도 5 및 도 6a 를 참조하면, 8 비트 짝수 비디오 데이터의 하위 두 비트 EVEN_LSB1 및 EVEN_LSB0이 d1 및 d0으로 입력될 때, 상기 카운터2(440)로부터 카운트 신호 c1 과 c0이 00, 01, 10, 11을 반복적으로 입력된다. 상기 d1 및 d0이 모두 0 일 때, 즉 그레이 0 일 때에는 α 만을 출력해야 하므로 출력 신호(s)는 모두 0이 된다. 상기 d1 및 d0이 각각 0 과 1 일 때, α와 β는 3 : 1의 비율로 출력되므로 0이 세 번, 1이 1번 출력된다. 상기 d1 및 d0이 각각 1, 0일 때, 출력 신호는 1 과 0이 반복된다. 상기 d1 및 d0이 모두 1일 때에는, 1이 세 번, 0이 1번 출력된다.
이상과 같은 본 발명에 의하면, 인터페이스나 소스 드라이브 IC를 변경하지 않고도 6 비트의 비디오 데이터로 동작하는 LCD 패널을 8 비트 트루 컬러(True Color)로 구현할 수 있어서 경제적이다. 또한, 6 비트로 변환된 비디오 데이터가 인접하는 픽셀에서 각각 다른 프레임에 출력되도록 하여 플리커(Flicker) 현상을 줄일 수 있다.

Claims (2)

  1. 평판 디스플레이 장치의 비디오 데이터 변환 회로에 있어서,
    수평 및 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 카운트 수단과;
    하위 n 비트의 홀수 비디오 데이터와 하위 n 비트의 짝수 비디오 데이터 및 상기 카운트 수단의 카운트 출력을 입력하여 제 1 및 제 2 선택 신호를 출력하는 선택 신호 발생 수단과;
    상위 m 비트의 홀수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 m 비트의 홀수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 1 변환 수단 및;
    상위 m 비트의 짝수 비디오 데이터를 입력하고, 상기 제 1 선택 신호의 입력에 대응하여 상기 m 비트의 짝수 비디오 데이터의 그레이 스케일을 변환하여 출력하는 제 2 변환 수단을 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 데이터 변환 회로.
  2. 제 1 항에 있어서,
    상기 카운트 수단은 수직 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 제 1 카운트 수단과;
    상기 제 1 카운트 수단의 출력을 초기값으로 하고, 상기 수평 동기 신호를 카운트 동기 신호로 입력하여 카운트하는 제 2의 카운트 수단을 포함하는 것을 특징으로 하는 평판 디스플레이 장치의 비디오 데이터 변환 회로.
KR1019980012829A 1998-04-10 1998-04-10 평판 디스플레이 장치의 비디오 데이터 변환 회로 KR100274784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012829A KR100274784B1 (ko) 1998-04-10 1998-04-10 평판 디스플레이 장치의 비디오 데이터 변환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012829A KR100274784B1 (ko) 1998-04-10 1998-04-10 평판 디스플레이 장치의 비디오 데이터 변환 회로

Publications (2)

Publication Number Publication Date
KR19990079929A KR19990079929A (ko) 1999-11-05
KR100274784B1 true KR100274784B1 (ko) 2000-12-15

Family

ID=19536100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012829A KR100274784B1 (ko) 1998-04-10 1998-04-10 평판 디스플레이 장치의 비디오 데이터 변환 회로

Country Status (1)

Country Link
KR (1) KR100274784B1 (ko)

Also Published As

Publication number Publication date
KR19990079929A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
CA2048702C (en) Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots
KR101329438B1 (ko) 액정표시장치
US6862021B2 (en) Liquid crystal display control apparatus and liquid crystal display apparatus
US6084561A (en) Liquid crystal controller and liquid crystal display unit
KR101574080B1 (ko) 데이터 처리 방법 및 이를 수행하기 위한 데이터 처리 장치 및 이 데이터 처리 장치를 포함하는 표시 장치
KR20020039898A (ko) 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법
JP2006293403A (ja) 多階調表示装置
US5289565A (en) Methods and apparatus for CYMK-RGB RAMDAC
KR930005369B1 (ko) 많은색의 컬러 표시방법 및 장치
KR100274784B1 (ko) 평판 디스플레이 장치의 비디오 데이터 변환 회로
CN100435087C (zh) 影像数据抖动方法和装置
JP3991413B2 (ja) 液晶表示装置およびその駆動回路
KR100462014B1 (ko) 중간 계조 표시법을 이용한 액정 표시 장치
KR100404676B1 (ko) 디지털 영상신호 전송장치 및 화상표시장치
JP2003101975A (ja) 多階調伝送方法
KR101104917B1 (ko) 펄스폭 변조(pwm)분산 스캐닝에 의한 구동ic에 계조비트를 늘리는 전광판
JP3548666B2 (ja) 液晶コントローラおよび液晶表示装置
KR900008222Y1 (ko) 액정 모니터의 계조표현 회로
KR970002386B1 (ko) 컬러 엘씨디 인터페이스회로
KR20060022491A (ko) 컬러 액정 표시 장치의 제어 장치 및 제어방법
KR100400337B1 (ko) 의사적으로 중간계조를 생성하는 표시장치 및 화상신호의처리방법
KR100204573B1 (ko) 그래픽 제어기에서 티에프티 방식의 컬러 액정 화면 표시기의 구조
KR20060020803A (ko) 표시 장치의 프레임 레이트 제어 방법
JP2006098422A (ja) 表示装置
JPH07306664A (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee