JPH07306664A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH07306664A JPH07306664A JP6096667A JP9666794A JPH07306664A JP H07306664 A JPH07306664 A JP H07306664A JP 6096667 A JP6096667 A JP 6096667A JP 9666794 A JP9666794 A JP 9666794A JP H07306664 A JPH07306664 A JP H07306664A
- Authority
- JP
- Japan
- Prior art keywords
- display
- video data
- screen
- data
- television receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】簡単な構成で、コンピュータのディスプレイモ
ニタとテレビジョン受像機との同時表示を実現する。 【構成】ＶＧＡコントローラ１２からＴＦＴ液晶ディス
プレイ１９に出力されるビデオデータは、ラインバッフ
ァ１５にも供給される。このラインバッファ１５には、
ＴＦＴ液晶ディスプレイ１９の１画面分のビデオデータ
が１ラインおきに順次入力され、そしてインターレ−ス
走査のテレビジョン受像機２９の表示タイミングで出力
される。このように、ＶＧＡコントローラ１２からのビ
デオ出力のタイミングをラインバッファ１５を用いて調
整することにより、フレームメモリを用いること無く、
簡単な構成で、ＴＦＴ液晶ディスプレイ１９とテレビジ
ョン受像機２０との同時表示を行うことができる。
ニタとテレビジョン受像機との同時表示を実現する。 【構成】ＶＧＡコントローラ１２からＴＦＴ液晶ディス
プレイ１９に出力されるビデオデータは、ラインバッフ
ァ１５にも供給される。このラインバッファ１５には、
ＴＦＴ液晶ディスプレイ１９の１画面分のビデオデータ
が１ラインおきに順次入力され、そしてインターレ−ス
走査のテレビジョン受像機２９の表示タイミングで出力
される。このように、ＶＧＡコントローラ１２からのビ
デオ出力のタイミングをラインバッファ１５を用いて調
整することにより、フレームメモリを用いること無く、
簡単な構成で、ＴＦＴ液晶ディスプレイ１９とテレビジ
ョン受像機２０との同時表示を行うことができる。
Description
【０００１】
【産業上の利用分野】この発明はコンピュータのディス
プレイモニタを制御する表示制御装置に関し、特に表示
データをテレビジョン受像機に表示する機能を持つ表示
制御装置に関する。
プレイモニタを制御する表示制御装置に関し、特に表示
データをテレビジョン受像機に表示する機能を持つ表示
制御装置に関する。
【０００２】
【従来の技術】一般に、パーソナルコンピュータなどに
設けられたディスプレイコントローラは、アプリケーシ
ョンプログラムによって作成された表示データをＣＲＴ
ディスプレイやフラットパネルディスプレイに対応する
ビデオ信号に変換した後、それらディスプレイに表示す
る。
設けられたディスプレイコントローラは、アプリケーシ
ョンプログラムによって作成された表示データをＣＲＴ
ディスプレイやフラットパネルディスプレイに対応する
ビデオ信号に変換した後、それらディスプレイに表示す
る。
【０００３】この場合、コンピュータのディスプレイモ
ニタとして使用されるＣＲＴディスプレイやフラットパ
ネルディスプレイの表示タイミングは、その表示品質を
高めるためにノンインターレース走査で制御されてい
る。このため、画面にチラツキなどが発生することな
く、６４０×４８０画素や、１０２４×７６８画素など
の高解像度表示を行う事ができる。
ニタとして使用されるＣＲＴディスプレイやフラットパ
ネルディスプレイの表示タイミングは、その表示品質を
高めるためにノンインターレース走査で制御されてい
る。このため、画面にチラツキなどが発生することな
く、６４０×４８０画素や、１０２４×７６８画素など
の高解像度表示を行う事ができる。
【０００４】ところで、最近では、パーソナルコンピュ
ータで作成された高解像度の表示データを専用のディス
プレイモニタだけでなく、それをＮＴＳＣ方式のテレビ
ジョン用ビテオ信号に変換することによって、通常のテ
レビジョン受像機にも表示することができるディスプレ
イコントローラが開発されている。
ータで作成された高解像度の表示データを専用のディス
プレイモニタだけでなく、それをＮＴＳＣ方式のテレビ
ジョン用ビテオ信号に変換することによって、通常のテ
レビジョン受像機にも表示することができるディスプレ
イコントローラが開発されている。
【０００５】しかしながら、ＮＴＳＣ方式のテレビジョ
ン受像機はノンインターレース走査であり、その表示タ
イミングはノンインターレース走査のディスプレイモニ
タとは異なっている。したがって、同一の表示データを
ディスプレイモニタとテレビジョン受像機に同時表示す
るためには、ディスプレイモニタ用に生成されたビデオ
データをＮＴＳＣ方式のテレビジョン用ビテオ信号に変
換する前に、ディスプレイモニタ用のビデオデータの出
力タイミングをテレビジョン受像機用のタイミングに変
換する必要がある。
ン受像機はノンインターレース走査であり、その表示タ
イミングはノンインターレース走査のディスプレイモニ
タとは異なっている。したがって、同一の表示データを
ディスプレイモニタとテレビジョン受像機に同時表示す
るためには、ディスプレイモニタ用に生成されたビデオ
データをＮＴＳＣ方式のテレビジョン用ビテオ信号に変
換する前に、ディスプレイモニタ用のビデオデータの出
力タイミングをテレビジョン受像機用のタイミングに変
換する必要がある。
【０００６】そのために、従来のディスプレイコントロ
ーラでは、ディスプレイモニタに出力する１画面分のビ
デオデータをフレームメモリに蓄積し、テレビジョン受
像機用のタイミングでそのフレームメモリから１ライン
おきにビデオデータを取り出すという処理が行われてい
た。しかしながら、フレームメモリを設けるとその分だ
け部品コストが増大するので、ディスプレイコントロー
ラが非常に高価となる欠点があった。
ーラでは、ディスプレイモニタに出力する１画面分のビ
デオデータをフレームメモリに蓄積し、テレビジョン受
像機用のタイミングでそのフレームメモリから１ライン
おきにビデオデータを取り出すという処理が行われてい
た。しかしながら、フレームメモリを設けるとその分だ
け部品コストが増大するので、ディスプレイコントロー
ラが非常に高価となる欠点があった。
【０００７】
【発明が解決しようとする課題】従来のディスプレイコ
ントローラでは、フラットパネルイスプレイなどのディ
スプレイモニタとテレビジョン受像機に同一表示データ
を同時表示するためには、ディスプレイモニタに出力す
る１画面分のビデオデータを蓄積するためのフレームメ
モリを使用する必要があった。このため、コンスが増大
し、ディスプレイコントローラが高価格となる欠点があ
った。
ントローラでは、フラットパネルイスプレイなどのディ
スプレイモニタとテレビジョン受像機に同一表示データ
を同時表示するためには、ディスプレイモニタに出力す
る１画面分のビデオデータを蓄積するためのフレームメ
モリを使用する必要があった。このため、コンスが増大
し、ディスプレイコントローラが高価格となる欠点があ
った。
【０００８】この発明はこのような点に鑑みてなされた
もので、ラインバッファを利用してディスプレイモニタ
とテレビジョン受像機の同時表示を行えるようにし、フ
レームメモリが不要な廉価な表示制御装置を提供するこ
とを目的とする。
もので、ラインバッファを利用してディスプレイモニタ
とテレビジョン受像機の同時表示を行えるようにし、フ
レームメモリが不要な廉価な表示制御装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段および作用】この発明は、
コンピュータのディスプレイモニタを制御する表示制御
装置において、前記ディスプレイモニタに表示される少
なくとも１画面分の表示データを格納するビデオメモリ
と、このビデオメモリに格納された１画面分の表示デー
タを前記ディスプレイモニタに表示するためのビデオデ
ータに変換して出力する表示制御回路と、この表示制御
回路から出力される１ライン分のビデオデータを格納す
るラインバッファと、前記表示制御回路からのビデオデ
ータを１ラインおきに前記ラインバッファに入力し、そ
の入力されたビデオデータをインターレース走査のテレ
ビジョン受像機に表示するためのタイミングで出力する
ラインバッファ制御手段と、前記ラインバッファから出
力されるビデオデータを前記テレビジョン受像機に表示
するためのビデオ信号に変換して出力するテレビジョン
信号変換回路とを具備し、前記表示データが前記ディス
プレイモニタと前記テレビジョン受像機に同時表示され
るように構成されていることを特徴とする。
コンピュータのディスプレイモニタを制御する表示制御
装置において、前記ディスプレイモニタに表示される少
なくとも１画面分の表示データを格納するビデオメモリ
と、このビデオメモリに格納された１画面分の表示デー
タを前記ディスプレイモニタに表示するためのビデオデ
ータに変換して出力する表示制御回路と、この表示制御
回路から出力される１ライン分のビデオデータを格納す
るラインバッファと、前記表示制御回路からのビデオデ
ータを１ラインおきに前記ラインバッファに入力し、そ
の入力されたビデオデータをインターレース走査のテレ
ビジョン受像機に表示するためのタイミングで出力する
ラインバッファ制御手段と、前記ラインバッファから出
力されるビデオデータを前記テレビジョン受像機に表示
するためのビデオ信号に変換して出力するテレビジョン
信号変換回路とを具備し、前記表示データが前記ディス
プレイモニタと前記テレビジョン受像機に同時表示され
るように構成されていることを特徴とする。
【００１０】この表示制御装置においては、１ライン分
のビデオデータを蓄積するためのラインバッファが設け
られており、このラインバッファには、ディスプレイモ
ニタに出力されるビデオデータが入力される。この場
合、ディスプレイモニタの１画面分のビデオデータは１
ラインおきにラインバッファに格納され、そしてインタ
ーレ−ス走査のテレビジョン受像機の表示タイミングで
ラインバッファから出力される。このように、ラインバ
ッファを利用してディスプレイモニタ用のビデオデータ
の出力タイミングがテレビジョン受像機用のタイミング
に変換されるので、従来のようなフレームメモリを用い
ること無く、ディスプレイモニタとテレビジョン受像機
の同時表示を行うことができる。したがって、フレーム
メモリが不要となり、コストの低減を図る事ができる。
のビデオデータを蓄積するためのラインバッファが設け
られており、このラインバッファには、ディスプレイモ
ニタに出力されるビデオデータが入力される。この場
合、ディスプレイモニタの１画面分のビデオデータは１
ラインおきにラインバッファに格納され、そしてインタ
ーレ−ス走査のテレビジョン受像機の表示タイミングで
ラインバッファから出力される。このように、ラインバ
ッファを利用してディスプレイモニタ用のビデオデータ
の出力タイミングがテレビジョン受像機用のタイミング
に変換されるので、従来のようなフレームメモリを用い
ること無く、ディスプレイモニタとテレビジョン受像機
の同時表示を行うことができる。したがって、フレーム
メモリが不要となり、コストの低減を図る事ができる。
【００１１】また、この発明は、上下２枚パネルを有す
るフラットパネルディスプレイをディスプレイモニタと
して使用するコンピュータに設けられ、前記フラットパ
ネルディスプレイを制御する表示制御装置において、前
記フラットパネルディスプレイに表示される少なくとも
１画面分の表示データを格納するビデオメモリと、この
ビデオメモリに格納された１画面分の表示データを前記
フラットパネルディスプレイに表示するためのビデオデ
ータに変換し、前記上パネルおよび下パネルが同時走査
されるように上画面用ビデオデータおよび下画面用ビデ
オデータを同時に出力する表示制御回路と、この表示制
御回路から出力される１ライン分のビデオデータを格納
するラインバッファと、前記表示制御回路からの上画面
用ビデオデータおよび下画面用ビデオデータを前記フラ
ットパネルディスプレイの１画面毎に交互に選択するビ
デオデータ選択手段と、このビデオデータ選択手段によ
って選択された上画面用または下画面用のビデオデータ
を１ラインおきに前記ラインバッファに入力し、その入
力されビデオデータをインターレース走査のテレビジョ
ン受像機に表示するためのタイミングで出力するライン
バッファ制御手段と、前記ラインバッファから出力され
るビデオデータを前記テレビジョン受像機に表示するた
めのビデオ信号に変換して出力するテレビジョン信号変
換回路とを具備し、前記表示データが前記２枚パネルの
フラットパネルディスプレイと前記テレビジョン受像機
に同時表示されるように構成されていることを特徴とす
る。
るフラットパネルディスプレイをディスプレイモニタと
して使用するコンピュータに設けられ、前記フラットパ
ネルディスプレイを制御する表示制御装置において、前
記フラットパネルディスプレイに表示される少なくとも
１画面分の表示データを格納するビデオメモリと、この
ビデオメモリに格納された１画面分の表示データを前記
フラットパネルディスプレイに表示するためのビデオデ
ータに変換し、前記上パネルおよび下パネルが同時走査
されるように上画面用ビデオデータおよび下画面用ビデ
オデータを同時に出力する表示制御回路と、この表示制
御回路から出力される１ライン分のビデオデータを格納
するラインバッファと、前記表示制御回路からの上画面
用ビデオデータおよび下画面用ビデオデータを前記フラ
ットパネルディスプレイの１画面毎に交互に選択するビ
デオデータ選択手段と、このビデオデータ選択手段によ
って選択された上画面用または下画面用のビデオデータ
を１ラインおきに前記ラインバッファに入力し、その入
力されビデオデータをインターレース走査のテレビジョ
ン受像機に表示するためのタイミングで出力するライン
バッファ制御手段と、前記ラインバッファから出力され
るビデオデータを前記テレビジョン受像機に表示するた
めのビデオ信号に変換して出力するテレビジョン信号変
換回路とを具備し、前記表示データが前記２枚パネルの
フラットパネルディスプレイと前記テレビジョン受像機
に同時表示されるように構成されていることを特徴とす
る。
【００１２】この表示制御装置においては、ラインバッ
ファの入力段にビデオデータ選択手段が設けられてお
り、例えばＳＴＮカラーＬＣＤのような２枚パネル型の
フラットパネルディスプレイに同時出力される上画面用
ビデオデータと下画面用ビデオデータの一方がそのビデ
オデータ選択手段によって選択される。この場合、ビデ
オデータ選択手段は、上画面用ビデオデータと下画面用
ビデオデータをフラットパネルディスプレイの１画面毎
に交互に選択する。選択されたビデオデータは、１ライ
ンおきにラインバッファに入力され、そしてインターレ
−ス走査のテレビジョン受像機の表示タイミングでライ
ンバッファから出力される。
ファの入力段にビデオデータ選択手段が設けられてお
り、例えばＳＴＮカラーＬＣＤのような２枚パネル型の
フラットパネルディスプレイに同時出力される上画面用
ビデオデータと下画面用ビデオデータの一方がそのビデ
オデータ選択手段によって選択される。この場合、ビデ
オデータ選択手段は、上画面用ビデオデータと下画面用
ビデオデータをフラットパネルディスプレイの１画面毎
に交互に選択する。選択されたビデオデータは、１ライ
ンおきにラインバッファに入力され、そしてインターレ
−ス走査のテレビジョン受像機の表示タイミングでライ
ンバッファから出力される。
【００１３】このように、２枚パネルのフラットパネル
ディスプレイ用のビデオデータをテレビジョン受像機に
表示する場合においても、上画面用ビデオデータと下画
面用ビデオデータを１画面毎に交互に切替えてラインバ
ッファに入力する事により、フラットパネルディスプレ
イ用のビデオデータの出力タイミングをテレビジョン受
像機用のタイミングに変換する事ができる。したがっ
て、フレームメモリを用いること無く、２枚パネルのフ
ラットパネルディスプレイとテレビジョン受像機の同時
表示を実現できる。
ディスプレイ用のビデオデータをテレビジョン受像機に
表示する場合においても、上画面用ビデオデータと下画
面用ビデオデータを１画面毎に交互に切替えてラインバ
ッファに入力する事により、フラットパネルディスプレ
イ用のビデオデータの出力タイミングをテレビジョン受
像機用のタイミングに変換する事ができる。したがっ
て、フレームメモリを用いること無く、２枚パネルのフ
ラットパネルディスプレイとテレビジョン受像機の同時
表示を実現できる。
【００１４】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係るディスプレ
イコントローラ１０の構成が示されている。このディス
プレイコントローラ１０は、パーソナルコンピュータの
ディスプレイモニタとして使用されるＣＲＴディスプレ
イ１８や、ＴＦＴ液晶ディスプレイなどのフラットパネ
ルディスプレイ１９を制御するためのものであり、パー
ソナルコンピュータのシステムバス２に接続されてい
る。これらＣＲＴディスプレイ１８、およびフラットパ
ネルディスプレイ１９は、それぞれ１秒当たり６０枚の
画面をノンインターレース走査で表示する。
明する。図１にはこの発明の一実施例に係るディスプレ
イコントローラ１０の構成が示されている。このディス
プレイコントローラ１０は、パーソナルコンピュータの
ディスプレイモニタとして使用されるＣＲＴディスプレ
イ１８や、ＴＦＴ液晶ディスプレイなどのフラットパネ
ルディスプレイ１９を制御するためのものであり、パー
ソナルコンピュータのシステムバス２に接続されてい
る。これらＣＲＴディスプレイ１８、およびフラットパ
ネルディスプレイ１９は、それぞれ１秒当たり６０枚の
画面をノンインターレース走査で表示する。
【００１５】このディスプレイコントローラ１０には、
拡張ＢＩＯＳ ＲＯＭ１１、ＶＧＡコントローラ１２、
ビデオメモリ（ＶＲＡＭ）１３、ゲートアレイ１３、ラ
インバッファ１５、Ｄ／Ａコンバータ（ＤＡＣ）１６、
ＮＴＳＣエンコーダ１７、フラットパネルエミュレーシ
ョン回路１８、フィールドメモリ１９が設けられてい
る。
拡張ＢＩＯＳ ＲＯＭ１１、ＶＧＡコントローラ１２、
ビデオメモリ（ＶＲＡＭ）１３、ゲートアレイ１３、ラ
インバッファ１５、Ｄ／Ａコンバータ（ＤＡＣ）１６、
ＮＴＳＣエンコーダ１７、フラットパネルエミュレーシ
ョン回路１８、フィールドメモリ１９が設けられてい
る。
【００１６】拡張ＢＩＯＳ ＲＯＭ１１には、ディスプ
レイコントローラ１０を制御するためのＢＩＯＳドライ
バが格納されている。このＢＩＯＳドライバは、パーソ
ナルコンピュータのシステムバス２に接続されたＣＰＵ
１によって実行され、これによってディスプレイコント
ローラ１０の制御に必要な各種パラメタがＶＧＡコント
ローラ１２やゲートアレイ１３内のレジスタに設定され
る。
レイコントローラ１０を制御するためのＢＩＯＳドライ
バが格納されている。このＢＩＯＳドライバは、パーソ
ナルコンピュータのシステムバス２に接続されたＣＰＵ
１によって実行され、これによってディスプレイコント
ローラ１０の制御に必要な各種パラメタがＶＧＡコント
ローラ１２やゲートアレイ１３内のレジスタに設定され
る。
【００１７】ＶＧＡコントローラ１２は、ＶＧＡ仕様の
解像度（６４０×４８０画素）でディスプレイモニタを
制御するためのコントローラであり、ビデオメモリ（Ｖ
ＲＡＭ）１３のリード／ライト制御を行うメモリ制御回
路、ディスプレイモニタに対する表示タイミング信号を
発生する表示タイミング信号発生回路、ビデオメモリ
（ＶＲＡＭ）１３に格納されている４ビット／ピクセル
のカラーデータを８ビット／ピクセルのカラーデータに
変換するカラーパレット、８ビット／ピクセルのカラー
データをＲ，Ｇ，Ｂそれぞれ８ビットからなる２４ビッ
トのビデオデータに変換すカラールックアップテーブ
ル、２４ビットのビデオデータをアナログＲＧＢ信号に
変換してＣＲＴディスプレイ１８に出力するＤ／Ａコン
バータ、および２４ビットのビデオデータをフラットパ
ネルディスプレイ１９用のモノクロ、階調、またはカラ
ーのビデオデータにエミュレートするフラットパネルエ
ミュレーション回路などを含んでいる。
解像度（６４０×４８０画素）でディスプレイモニタを
制御するためのコントローラであり、ビデオメモリ（Ｖ
ＲＡＭ）１３のリード／ライト制御を行うメモリ制御回
路、ディスプレイモニタに対する表示タイミング信号を
発生する表示タイミング信号発生回路、ビデオメモリ
（ＶＲＡＭ）１３に格納されている４ビット／ピクセル
のカラーデータを８ビット／ピクセルのカラーデータに
変換するカラーパレット、８ビット／ピクセルのカラー
データをＲ，Ｇ，Ｂそれぞれ８ビットからなる２４ビッ
トのビデオデータに変換すカラールックアップテーブ
ル、２４ビットのビデオデータをアナログＲＧＢ信号に
変換してＣＲＴディスプレイ１８に出力するＤ／Ａコン
バータ、および２４ビットのビデオデータをフラットパ
ネルディスプレイ１９用のモノクロ、階調、またはカラ
ーのビデオデータにエミュレートするフラットパネルエ
ミュレーション回路などを含んでいる。
【００１８】ビデオメモリ（ＶＲＡＭ）１３は、アプリ
ケーションプログラムなどによって作成されたデータ
や、外部記憶装置から読み出された動画などのデータを
格納するフレームバッファであり、ここには少なくとも
１画面以上のテキストデータやグラフィクスデータが格
納される。
ケーションプログラムなどによって作成されたデータ
や、外部記憶装置から読み出された動画などのデータを
格納するフレームバッファであり、ここには少なくとも
１画面以上のテキストデータやグラフィクスデータが格
納される。
【００１９】ゲートアレイ１４は、フラットパネルディ
スプレイ用のビデオデータのタイミングを、インターレ
ース走査のテレビジョン受像機２０に表示するためのタ
イミングに変更するタイミング制御回路１４１などを含
むＬＳＩである。このタイミング制御回路１４１は、Ｖ
ＧＡコントローラ１２から出力されるフラットパネルデ
ィスプレイ１９用のビデオデータを１ラインおきにライ
ンバッファ１５に入力し、そのビデオデータをテレビジ
ョン受像機２０に表示するためのタイミングでラインバ
ッファ１５から出力する。
スプレイ用のビデオデータのタイミングを、インターレ
ース走査のテレビジョン受像機２０に表示するためのタ
イミングに変更するタイミング制御回路１４１などを含
むＬＳＩである。このタイミング制御回路１４１は、Ｖ
ＧＡコントローラ１２から出力されるフラットパネルデ
ィスプレイ１９用のビデオデータを１ラインおきにライ
ンバッファ１５に入力し、そのビデオデータをテレビジ
ョン受像機２０に表示するためのタイミングでラインバ
ッファ１５から出力する。
【００２０】テレビジョン受像機２０の１画面は奇数フ
ィールドと偶数フィールドから構成され、奇数フィール
ドの表示と偶数フィールドの表示が交互に行われる。テ
レビジョン受像機２０の奇数フィールドの表示期間にお
いては、フラットパネルディスプレイ１９用の１画面分
のビデオデータの中で奇数ラインのビデオデータが選択
されてラインバッファ１５にライン単位で入力され、そ
のビデオデータがインターレース走査に同期したタイミ
ングでラインバッファ１５から出力される。同様に。テ
レビジョン受像機２０の偶数フィールドの表示期間にお
いては、フラットパネルディスプレイ１９用の１画面分
のビデオデータの中で偶数ラインのビデオデータが選択
されてラインバッファ１５にライン単位で入力され、そ
のビデオデータがインターレース走査に同期したタイミ
ングでラインバッファ１５から出力される。
ィールドと偶数フィールドから構成され、奇数フィール
ドの表示と偶数フィールドの表示が交互に行われる。テ
レビジョン受像機２０の奇数フィールドの表示期間にお
いては、フラットパネルディスプレイ１９用の１画面分
のビデオデータの中で奇数ラインのビデオデータが選択
されてラインバッファ１５にライン単位で入力され、そ
のビデオデータがインターレース走査に同期したタイミ
ングでラインバッファ１５から出力される。同様に。テ
レビジョン受像機２０の偶数フィールドの表示期間にお
いては、フラットパネルディスプレイ１９用の１画面分
のビデオデータの中で偶数ラインのビデオデータが選択
されてラインバッファ１５にライン単位で入力され、そ
のビデオデータがインターレース走査に同期したタイミ
ングでラインバッファ１５から出力される。
【００２１】このようなタイミングの調整は、ビデオメ
モリ１３に格納された表示データをフラットネルディス
プレイ１９とテレビジョン受像機２０に同時表示するモ
ードが指定された時にのみ行われ、フラットネルディス
プレイ１９にのみ表示する場合には行われない。
モリ１３に格納された表示データをフラットネルディス
プレイ１９とテレビジョン受像機２０に同時表示するモ
ードが指定された時にのみ行われ、フラットネルディス
プレイ１９にのみ表示する場合には行われない。
【００２２】ラインバッファ１５は、ＶＧＡコントロー
ラ１２からのビデオデータの出力タイミングとテレビジ
ョン受像機２０の表示タイミングとの間のタイミング調
整をライン単位で行うために設けられたものであり、１
ライン分のビデオデータを蓄積するためのデータサイズ
を持つＦＩＦＯバッファから構成されている。このライ
ンバッファ１５のデータ入力タイミングおよび出力タイ
ミングはタイミング制御回路１４１によって制御され
る。
ラ１２からのビデオデータの出力タイミングとテレビジ
ョン受像機２０の表示タイミングとの間のタイミング調
整をライン単位で行うために設けられたものであり、１
ライン分のビデオデータを蓄積するためのデータサイズ
を持つＦＩＦＯバッファから構成されている。このライ
ンバッファ１５のデータ入力タイミングおよび出力タイ
ミングはタイミング制御回路１４１によって制御され
る。
【００２３】ＤＡＣ１６は、ラインバッファ１５から出
力されるビデオデータをアナログビデオ信号に変換して
ＮＴＳＣエンコーダ１７に供給する。ＮＴＳＣエンコー
ダ１７は、アナログビデオ信号をＮＴＳＣ方式のテレビ
ジョン受像機用ビデオ信号（Ｓ映像信号、または映像信
号）に変換し、それをインターレース走査のテレビジョ
ン受像機２０のビデオ入力に出力する。
力されるビデオデータをアナログビデオ信号に変換して
ＮＴＳＣエンコーダ１７に供給する。ＮＴＳＣエンコー
ダ１７は、アナログビデオ信号をＮＴＳＣ方式のテレビ
ジョン受像機用ビデオ信号（Ｓ映像信号、または映像信
号）に変換し、それをインターレース走査のテレビジョ
ン受像機２０のビデオ入力に出力する。
【００２４】このように、このディスプレイコントロー
ラ１０においては、アプリケーションプログラムなどに
よって作成された表示データをフラットパネルディスプ
レイ１９とテレビジョン受像機２０に同時表示するため
の機能が設けられており、同時表示のためのタイミング
調整はラインバッファ１５を利用することによって実現
されている。
ラ１０においては、アプリケーションプログラムなどに
よって作成された表示データをフラットパネルディスプ
レイ１９とテレビジョン受像機２０に同時表示するため
の機能が設けられており、同時表示のためのタイミング
調整はラインバッファ１５を利用することによって実現
されている。
【００２５】次に、図２を参照して、タイミング制御回
路１４１によるラインバッファ１５の入出力タイミング
の制御について説明する。ビデオデータをラインバッフ
ァ１５に入力するタイミングはタイミング制御信号Ｔ１
によって制御され、またラインバッファ１５からデータ
を出力するタイミングはタイミング制御信号Ｔ２によっ
て制御される。
路１４１によるラインバッファ１５の入出力タイミング
の制御について説明する。ビデオデータをラインバッフ
ァ１５に入力するタイミングはタイミング制御信号Ｔ１
によって制御され、またラインバッファ１５からデータ
を出力するタイミングはタイミング制御信号Ｔ２によっ
て制御される。
【００２６】ＶＧＡコントローラ１２は、フラットパネ
ルディテスプレイ１９用の表示タイミング信号（フィー
ルドパルスＦＰ，ラッチパルスＬＰ，シフトクロックＳ
ＣＫ）に同期したタイミングでビデオデータを出力する
ので、ビデオデータをラインバッファ１５に入力するタ
イミングを制御するタイミング制御信号Ｔ１も、それら
表示タイミング信号（フィールドパルスＦＰ，ラッチパ
ルスＬＰ，シフトクロックＳＣＫ）に基づいて生成され
る。ここで、フィールドパルスＦＰおよびラッチパルス
ＬＰは、それぞれＣＲＴディスプレイ１８の垂直同期信
号および水平同期信号に対応する信号であり、またシフ
トクロックＳＣＫは１ライン分のビデオデータを画素単
位でフラットパネルディスプレイ１９のデータバッファ
に転送するための同期クロックである。
ルディテスプレイ１９用の表示タイミング信号（フィー
ルドパルスＦＰ，ラッチパルスＬＰ，シフトクロックＳ
ＣＫ）に同期したタイミングでビデオデータを出力する
ので、ビデオデータをラインバッファ１５に入力するタ
イミングを制御するタイミング制御信号Ｔ１も、それら
表示タイミング信号（フィールドパルスＦＰ，ラッチパ
ルスＬＰ，シフトクロックＳＣＫ）に基づいて生成され
る。ここで、フィールドパルスＦＰおよびラッチパルス
ＬＰは、それぞれＣＲＴディスプレイ１８の垂直同期信
号および水平同期信号に対応する信号であり、またシフ
トクロックＳＣＫは１ライン分のビデオデータを画素単
位でフラットパネルディスプレイ１９のデータバッファ
に転送するための同期クロックである。
【００２７】一方、タイミング制御信号Ｔ２は、テレビ
ジョン受像機２０の表示タイミングでビデオデータをラ
インバッファ１５から出力するために、テレビジョン受
像機２０の水平、垂直同期信号（ＴＶ Ｈ−ＳＹＮＣ、
ＴＹ Ｖ−ＳＹＮＣ）に基づいて生成される。これらテ
レビジョン受像機２０の水平、垂直同期信号（ＴＶＨ−
ＳＹＮＣ、ＴＹ Ｖ−ＳＹＮＣ）は、ＶＧＡコントロー
ラ１２から出力されるＣＲＴディスプレイ１８用の水
平、垂直同期信号（Ｈ−ＳＹＮＣ、Ｖ−ＳＹＮＣ）に基
づいてゲートアレイ１４内で生成されたものである。
ジョン受像機２０の表示タイミングでビデオデータをラ
インバッファ１５から出力するために、テレビジョン受
像機２０の水平、垂直同期信号（ＴＶ Ｈ−ＳＹＮＣ、
ＴＹ Ｖ−ＳＹＮＣ）に基づいて生成される。これらテ
レビジョン受像機２０の水平、垂直同期信号（ＴＶＨ−
ＳＹＮＣ、ＴＹ Ｖ−ＳＹＮＣ）は、ＶＧＡコントロー
ラ１２から出力されるＣＲＴディスプレイ１８用の水
平、垂直同期信号（Ｈ−ＳＹＮＣ、Ｖ−ＳＹＮＣ）に基
づいてゲートアレイ１４内で生成されたものである。
【００２８】次に、図３のタイミングチャートを参照し
て、ビデオメモリ１３の表示データをフラットパネルデ
ィスプレイ１９とテレビジョン受像機２０に同時表示す
る場合のディスプレイコントローラ１０の動作を説明す
る。
て、ビデオメモリ１３の表示データをフラットパネルデ
ィスプレイ１９とテレビジョン受像機２０に同時表示す
る場合のディスプレイコントローラ１０の動作を説明す
る。
【００２９】ここでは、６４０×４８０画素の解像度で
画面表示する場合を想定する。この場合、ＶＧＡコント
ローラ１２は、１垂直表示期間中にラインＬ１からライ
ン４８０までの４８０ライン分のビデオデータを、ラッ
チパルスＬＰに同期して出力する。この場合、１ライン
分のビデオデータは画素Ｄ１から画素Ｄ６４０までの６
４０画素分の画素データから構成され、それら画素デー
タはシフトクロックＳＣＫに同期してフラットパネルデ
ィスプレイ１９に供給されると共に、ラインバッファ１
５に供給される。
画面表示する場合を想定する。この場合、ＶＧＡコント
ローラ１２は、１垂直表示期間中にラインＬ１からライ
ン４８０までの４８０ライン分のビデオデータを、ラッ
チパルスＬＰに同期して出力する。この場合、１ライン
分のビデオデータは画素Ｄ１から画素Ｄ６４０までの６
４０画素分の画素データから構成され、それら画素デー
タはシフトクロックＳＣＫに同期してフラットパネルデ
ィスプレイ１９に供給されると共に、ラインバッファ１
５に供給される。
【００３０】フラットパネルディスプレイ１９の１画面
目の表示期間はテレビジョン受像機２０の奇数フィール
ドの表示期間に相当し、この期間においては、ラインバ
ッファ１５には、４８０ライン分のビデオデータのなか
の２４０ライン本の奇数ラインのビデオデータ、つま
り、ラインＬ１、ラインＬ３、ラインＬ５、……ライン
４３９のビデオデータが順次入力され、またそれらビデ
オデータはインターレース走査のタイミングでライン単
位で順次出力される。
目の表示期間はテレビジョン受像機２０の奇数フィール
ドの表示期間に相当し、この期間においては、ラインバ
ッファ１５には、４８０ライン分のビデオデータのなか
の２４０ライン本の奇数ラインのビデオデータ、つま
り、ラインＬ１、ラインＬ３、ラインＬ５、……ライン
４３９のビデオデータが順次入力され、またそれらビデ
オデータはインターレース走査のタイミングでライン単
位で順次出力される。
【００３１】これにより、フラットパネルディスプレイ
１９の１画面目の表示と同時に、テレビジョン受像機２
０の奇数フィールドの表示が実行される。また、フラッ
トパネルディスプレイ１９の２画面目の表示期間はテレ
ビジョン受像機２０の偶数フィールドの表示期間に相当
し、この期間においては、今度は、ラインバッファ１５
には、４８０ライン分のビデオデータのなかの２４０ラ
イン本の偶数ラインのビデオデータ、つまり、ラインＬ
２、ラインＬ４、……ライン２４０のビデオデータが順
次入力され、またそれらビデオデータはインターレース
走査のタイミングでライン単位で順次出力される。
１９の１画面目の表示と同時に、テレビジョン受像機２
０の奇数フィールドの表示が実行される。また、フラッ
トパネルディスプレイ１９の２画面目の表示期間はテレ
ビジョン受像機２０の偶数フィールドの表示期間に相当
し、この期間においては、今度は、ラインバッファ１５
には、４８０ライン分のビデオデータのなかの２４０ラ
イン本の偶数ラインのビデオデータ、つまり、ラインＬ
２、ラインＬ４、……ライン２４０のビデオデータが順
次入力され、またそれらビデオデータはインターレース
走査のタイミングでライン単位で順次出力される。
【００３２】これにより、フラットパネルディスプレイ
１９の２画面目の表示と同時に、テレビジョン受像機２
０の偶数フィールドの表示が実行される。このようにし
て、ビデオメモリ１３の表示データがフラットパネルデ
ィスプレイ１９とテレビジョン受像機２０に同時表示さ
れる。
１９の２画面目の表示と同時に、テレビジョン受像機２
０の偶数フィールドの表示が実行される。このようにし
て、ビデオメモリ１３の表示データがフラットパネルデ
ィスプレイ１９とテレビジョン受像機２０に同時表示さ
れる。
【００３３】なお、ＣＲＴディスプレイ１８に対するＲ
ＧＢ信号はフラットパネルディスプレイ１９のビデオデ
ータをＤ／Ａ変換したものであるので、フラットパネル
ディスプレイ１９とテレビジョン受像機２０の同時表示
だけで無く、ＣＲＴディスプレイ１８もフラットパネル
ディスプレイ１９と同時表示することができる。したが
って、ＣＲＴディスプレイ１８、フラットパネルディス
プレイ１９、およびテレビジョン受像機２０の同時表示
を行うことができる。
ＧＢ信号はフラットパネルディスプレイ１９のビデオデ
ータをＤ／Ａ変換したものであるので、フラットパネル
ディスプレイ１９とテレビジョン受像機２０の同時表示
だけで無く、ＣＲＴディスプレイ１８もフラットパネル
ディスプレイ１９と同時表示することができる。したが
って、ＣＲＴディスプレイ１８、フラットパネルディス
プレイ１９、およびテレビジョン受像機２０の同時表示
を行うことができる。
【００３４】次に、この発明の第２実施例を説明する。
図４には、第２実施例に係るディスプレイコントローラ
の全体の構成が示されている。この第２実施例のディス
プレイコントローラ１０は、図１に示した第１実施例と
同様にフラットパネルディスプレイとテレビジョン受像
機との同時表示を実現するためのものであるが、ここで
は、フラットパネルディスプレイとしてＴＦＴではな
く、ＳＴＮ ＬＣＤ２１が使用されている。ＳＴＮ Ｌ
ＣＤ２１は、上パネルと下パネルの上下２枚パネルを有
しており、それら上パネルと下パネルを同時にノンイン
ターレース方式で走査する機構を持つ。
図４には、第２実施例に係るディスプレイコントローラ
の全体の構成が示されている。この第２実施例のディス
プレイコントローラ１０は、図１に示した第１実施例と
同様にフラットパネルディスプレイとテレビジョン受像
機との同時表示を実現するためのものであるが、ここで
は、フラットパネルディスプレイとしてＴＦＴではな
く、ＳＴＮ ＬＣＤ２１が使用されている。ＳＴＮ Ｌ
ＣＤ２１は、上パネルと下パネルの上下２枚パネルを有
しており、それら上パネルと下パネルを同時にノンイン
ターレース方式で走査する機構を持つ。
【００３５】この２枚パネルのＳＴＮ ＬＣＤ２１を制
御するために、ＶＧＡコントローラ１２は、上画面用の
ビデオデータ（Ｕ−ビデオデータ）と下画面用のビデオ
データ（Ｌ−ビデオデータ）とを同時に出力して、それ
をＳＴＮ ＬＣＤ２１に供給するように構成されてい
る。
御するために、ＶＧＡコントローラ１２は、上画面用の
ビデオデータ（Ｕ−ビデオデータ）と下画面用のビデオ
データ（Ｌ−ビデオデータ）とを同時に出力して、それ
をＳＴＮ ＬＣＤ２１に供給するように構成されてい
る。
【００３６】また、これら上画面用のビデオデータと下
画面用のビデオデータは、図示のように、ゲートアレイ
１４２を介してラインバッファ１５にも供給されてい
る。ゲートアレイ１４には、前述したタイミング制御回
路１４１に加え、上画面／下画面ビデオデータ切替え回
路１４２が設けられている。この上画面／下画面ビデオ
データ切替え回路１４２は、上画面用ビデオデータおよ
び下画面用ビデオデータをＳＴＮ ＬＣＤ２１の１画面
毎に交互に選択し、その選択したビデオデータをライン
バッファ１５に出力する。
画面用のビデオデータは、図示のように、ゲートアレイ
１４２を介してラインバッファ１５にも供給されてい
る。ゲートアレイ１４には、前述したタイミング制御回
路１４１に加え、上画面／下画面ビデオデータ切替え回
路１４２が設けられている。この上画面／下画面ビデオ
データ切替え回路１４２は、上画面用ビデオデータおよ
び下画面用ビデオデータをＳＴＮ ＬＣＤ２１の１画面
毎に交互に選択し、その選択したビデオデータをライン
バッファ１５に出力する。
【００３７】次に、図５を参照して、タイミング制御回
路１４１と上画面／下画面ビデオデータ切替え回路１４
２によるラインバッファ１５の制御動作について説明す
る。上画面／下画面ビデオデータ切替え回路１４２は、
図示のようにセレクタによって実現されており、タイミ
ング制御回路１４１からの選択信号ＳＥＬに応じて上画
面ビデオデータと下画面ビデオデータの一方を選択す
る。この選択信号ＳＥＬは、上画面ビデオデータと下画
面ビデオデータが１画面毎に交互に選択されるように、
フィールドパルスＦＰに同期して発生される。
路１４１と上画面／下画面ビデオデータ切替え回路１４
２によるラインバッファ１５の制御動作について説明す
る。上画面／下画面ビデオデータ切替え回路１４２は、
図示のようにセレクタによって実現されており、タイミ
ング制御回路１４１からの選択信号ＳＥＬに応じて上画
面ビデオデータと下画面ビデオデータの一方を選択す
る。この選択信号ＳＥＬは、上画面ビデオデータと下画
面ビデオデータが１画面毎に交互に選択されるように、
フィールドパルスＦＰに同期して発生される。
【００３８】セレクタ１４２によって選択されたビデオ
データをラインバッファ１５に入力するタイミングは、
第１実施例と同様に、タイミング制御信号Ｔ１によって
制御され、またラインバッファ１５からデータを出力す
るタイミングはタイミング制御信号Ｔ２によって制御さ
れる。
データをラインバッファ１５に入力するタイミングは、
第１実施例と同様に、タイミング制御信号Ｔ１によって
制御され、またラインバッファ１５からデータを出力す
るタイミングはタイミング制御信号Ｔ２によって制御さ
れる。
【００３９】次に、図６のタイミングチャートを参照し
て、ビデオメモリ１３の表示データをＳＴＮ ＬＣＤ２
１とテレビジョン受像機２０に同時表示する場合のディ
スプレイコントローラ１０の動作を説明する。
て、ビデオメモリ１３の表示データをＳＴＮ ＬＣＤ２
１とテレビジョン受像機２０に同時表示する場合のディ
スプレイコントローラ１０の動作を説明する。
【００４０】ここでは、６４０×４８０画素の解像度で
画面表示する場合を想定する。ＳＴＮ ＬＣＤ２１だけ
を制御する場合には、ＶＧＡコントローラ１２は、ＳＴ
Ｎ ＬＣＤ２１を通常の表示タイミング、つまり１秒間
に６０画面分のビデオデータを表示するタイミングで制
御するが、テレビジョン受像機２０との同時表示を行う
場合には、ＳＴＮ ＬＣＤ２１を通常の表示タイミング
の２倍の速度、つまり１秒間に１２０画面分のビデオデ
ータを表示するタイミングで制御する。これは、表示タ
イミング信号の周波数をそれぞれ２倍にすることにより
実現できる。
画面表示する場合を想定する。ＳＴＮ ＬＣＤ２１だけ
を制御する場合には、ＶＧＡコントローラ１２は、ＳＴ
Ｎ ＬＣＤ２１を通常の表示タイミング、つまり１秒間
に６０画面分のビデオデータを表示するタイミングで制
御するが、テレビジョン受像機２０との同時表示を行う
場合には、ＳＴＮ ＬＣＤ２１を通常の表示タイミング
の２倍の速度、つまり１秒間に１２０画面分のビデオデ
ータを表示するタイミングで制御する。これは、表示タ
イミング信号の周波数をそれぞれ２倍にすることにより
実現できる。
【００４１】ＶＧＡコントローラ１２は、１垂直表示期
間中においてラインＬ１からライン２４０までの２４０
ライン分の上画面用ビデオデータとラインＬ２４１から
ライン４８０までの２４０ライン分の下画面用ビデオデ
ータとを、ラッチパルスＬＰに同期して同時に出力す
る。この場合、上画面用および下画面用のどちらのビデ
オデータについても、１ライン分のビデオデータは画素
Ｄ１から画素Ｄ６４０までの６４０画素分の画素データ
から構成され、それら画素データはシフトクロックＳＣ
Ｋに同期してＳＴＮ ＬＣＤ２１に供給されると共に、
セレクタ１４２に供給される。
間中においてラインＬ１からライン２４０までの２４０
ライン分の上画面用ビデオデータとラインＬ２４１から
ライン４８０までの２４０ライン分の下画面用ビデオデ
ータとを、ラッチパルスＬＰに同期して同時に出力す
る。この場合、上画面用および下画面用のどちらのビデ
オデータについても、１ライン分のビデオデータは画素
Ｄ１から画素Ｄ６４０までの６４０画素分の画素データ
から構成され、それら画素データはシフトクロックＳＣ
Ｋに同期してＳＴＮ ＬＣＤ２１に供給されると共に、
セレクタ１４２に供給される。
【００４２】前述したように、テレビジョン受像機２０
の１画面は奇数フィールドと偶数ィールドから構成され
る。この場合、奇数フィールドの表示期間においては、
その奇数フィールドの上半分の表示が行われるまでは選
択信号ＳＥＬが“Ｈ”レベルとなり、ＳＴＮ ＬＣＤ２
１の１画面目の上画面用ビデオデータが選択される。こ
れにより、ラインバッファ１５には、奇数フィールドの
上半分に相当する奇数ラインのビデオデータ、つまり、
ラインＬ１、ラインＬ３、ラインＬ５、……ライン２３
９のビデオデータが順次入力され、またそれらビデオデ
ータはインターレース走査のタイミングでライン単位で
順次出力される。
の１画面は奇数フィールドと偶数ィールドから構成され
る。この場合、奇数フィールドの表示期間においては、
その奇数フィールドの上半分の表示が行われるまでは選
択信号ＳＥＬが“Ｈ”レベルとなり、ＳＴＮ ＬＣＤ２
１の１画面目の上画面用ビデオデータが選択される。こ
れにより、ラインバッファ１５には、奇数フィールドの
上半分に相当する奇数ラインのビデオデータ、つまり、
ラインＬ１、ラインＬ３、ラインＬ５、……ライン２３
９のビデオデータが順次入力され、またそれらビデオデ
ータはインターレース走査のタイミングでライン単位で
順次出力される。
【００４３】奇数フィールドの下半分の表示期間が開始
されると、今度は、選択信号ＳＥＬが“Ｌ”レベルとな
り、ＳＴＮ ＬＣＤ２１の２画面目の下画面用ビデオデ
ータが選択される。これにより、ラインバッファ１５に
は、奇数フィールドの下半分に相当する奇数ラインのビ
デオデータ、つまり、ラインＬ２４１、ラインＬ２４
３、ラインＬ２４５、……ラインＬ４３９のビデオデー
タが順次入力され、またそれらビデオデータはインター
レース走査のタイミングでライン単位で順次出力され
る。
されると、今度は、選択信号ＳＥＬが“Ｌ”レベルとな
り、ＳＴＮ ＬＣＤ２１の２画面目の下画面用ビデオデ
ータが選択される。これにより、ラインバッファ１５に
は、奇数フィールドの下半分に相当する奇数ラインのビ
デオデータ、つまり、ラインＬ２４１、ラインＬ２４
３、ラインＬ２４５、……ラインＬ４３９のビデオデー
タが順次入力され、またそれらビデオデータはインター
レース走査のタイミングでライン単位で順次出力され
る。
【００４４】これにより、ＳＴＮ ＬＣＤ２１の１画面
目と２画面目の表示と同時に、テレビジョン受像機２０
の奇数フィールドの表示が実行される。この後、偶数フ
ィールドの表示期間においては、その偶数フィールドの
上半分の表示が行われるまでは選択信号ＳＥＬが“Ｈ”
レベルとなり、ＳＴＮ ＬＣＤ２１の３画面目の上画面
用ビデオデータが選択される。これにより、ラインバッ
ファ１５には、偶数フィールドの上半分に相当する偶数
ラインのビデオデータ、つまり、ラインＬ２、ラインＬ
４、ラインＬ６、……ラインＬ２４０のビデオデータが
順次入力され、またそれらビデオデータはインターレー
ス走査のタイミングでライン単位で順次出力される。
目と２画面目の表示と同時に、テレビジョン受像機２０
の奇数フィールドの表示が実行される。この後、偶数フ
ィールドの表示期間においては、その偶数フィールドの
上半分の表示が行われるまでは選択信号ＳＥＬが“Ｈ”
レベルとなり、ＳＴＮ ＬＣＤ２１の３画面目の上画面
用ビデオデータが選択される。これにより、ラインバッ
ファ１５には、偶数フィールドの上半分に相当する偶数
ラインのビデオデータ、つまり、ラインＬ２、ラインＬ
４、ラインＬ６、……ラインＬ２４０のビデオデータが
順次入力され、またそれらビデオデータはインターレー
ス走査のタイミングでライン単位で順次出力される。
【００４５】そして、偶数フィールドの下半分の表示期
間が開始されると、今度は、選択信号ＳＥＬが“Ｌ”レ
ベルとなり、ＳＴＮ ＬＣＤ２１の４画面目の下画面用
ビデオデータが選択される。これにより、ラインバッフ
ァ１５には、偶数フィールドの下半分に相当する偶数ラ
インのビデオデータ、つまり、ラインＬ２４２、ライン
Ｌ２４４、ラインＬ２４６、……ラインＬ４４０のビデ
オデータが順次入力され、またそれらビデオデータはイ
ンターレース走査のタイミングでライン単位で順次出力
される。
間が開始されると、今度は、選択信号ＳＥＬが“Ｌ”レ
ベルとなり、ＳＴＮ ＬＣＤ２１の４画面目の下画面用
ビデオデータが選択される。これにより、ラインバッフ
ァ１５には、偶数フィールドの下半分に相当する偶数ラ
インのビデオデータ、つまり、ラインＬ２４２、ライン
Ｌ２４４、ラインＬ２４６、……ラインＬ４４０のビデ
オデータが順次入力され、またそれらビデオデータはイ
ンターレース走査のタイミングでライン単位で順次出力
される。
【００４６】これにより、ＳＴＮ ＬＣＤ２１の３画面
目および４画面目の表示と同時に、テレビジョン受像機
２０の偶数フィールドの表示が実行される。なお、テレ
ビジョン受像機２０の１フィールド分のビデオデータを
蓄積するためのフレームバッファを設け、そのフレーム
バッファからテレビジョン受像機２０用のタイミングで
ビデオデータを取り出すようにすれば、ＳＴＮ ＬＣＤ
２１の表示タイミングを変えずにテレビジョン受像機２
０との同時表示を行なうこともできる。
目および４画面目の表示と同時に、テレビジョン受像機
２０の偶数フィールドの表示が実行される。なお、テレ
ビジョン受像機２０の１フィールド分のビデオデータを
蓄積するためのフレームバッファを設け、そのフレーム
バッファからテレビジョン受像機２０用のタイミングで
ビデオデータを取り出すようにすれば、ＳＴＮ ＬＣＤ
２１の表示タイミングを変えずにテレビジョン受像機２
０との同時表示を行なうこともできる。
【００４７】
【発明の効果】以上説明したように、この発明によれ
ば、既存のＶＧＡコントローラからのビデオ出力のタイ
ミングをラインバッファを用いて調整することにより、
簡単な構成で、フラットパネルディスプレイなどのノン
インターレース走査のディスプレイモニタとインターレ
ース走査のテレビジョン受像機との同時表示を行なうこ
とが可能になる。
ば、既存のＶＧＡコントローラからのビデオ出力のタイ
ミングをラインバッファを用いて調整することにより、
簡単な構成で、フラットパネルディスプレイなどのノン
インターレース走査のディスプレイモニタとインターレ
ース走査のテレビジョン受像機との同時表示を行なうこ
とが可能になる。
【図１】この発明の第１実施例に係るディスプレイコン
トローラの構成を示すブロック図。
トローラの構成を示すブロック図。
【図２】図１のディスプレイコントローラに設けられた
タイミング制御回路の動作を説明するための図。
タイミング制御回路の動作を説明するための図。
【図３】図１のディスプレイコントローラによるＴＦＴ
液晶ディスプレイとテレビジョン受像機の同時表示動作
を説明するタイミングチャート。
液晶ディスプレイとテレビジョン受像機の同時表示動作
を説明するタイミングチャート。
【図４】この発明の第２実施例に係るディスプレイコン
トローラの構成を示すブロック図。
トローラの構成を示すブロック図。
【図５】図４のディスプレイコントローラに設けられた
タイミング制御回路およびビデオデータ選択回路それぞ
れのの動作を説明するための図。
タイミング制御回路およびビデオデータ選択回路それぞ
れのの動作を説明するための図。
【図６】図４のディスプレイコントローラによるＳＴＮ
ＬＣＤとテレビジョン受像機の同時表示動作を説明す
るタイミングチャート。
ＬＣＤとテレビジョン受像機の同時表示動作を説明す
るタイミングチャート。
１０…ディスプレイコントローラ、１１…拡張ＢＩＯＳ
ＲＯＭ、１２…ＶＧＡコントローラ、１３…ビデオＲ
ＡＭ、１４…ゲートアレイ、１５…ラインバッァ、１６
…ＤＡＣ、１７…ＮＴＳＣエンコーダ、１８…ＣＲＴモ
ニタ、１９…ＴＦＴ液晶ディスプレイ、１４１…タイミ
ング制御回路、１４２…ビデオデータ選択回路。
ＲＯＭ、１２…ＶＧＡコントローラ、１３…ビデオＲ
ＡＭ、１４…ゲートアレイ、１５…ラインバッァ、１６
…ＤＡＣ、１７…ＮＴＳＣエンコーダ、１８…ＣＲＴモ
ニタ、１９…ＴＦＴ液晶ディスプレイ、１４１…タイミ
ング制御回路、１４２…ビデオデータ選択回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/66 １０２ Ｚ
Claims (5)
- 【請求項１】 コンピュータのディスプレイモニタを制
御する表示制御装置において、 前記ディスプレイモニタに表示される少なくとも１画面
分の表示データを格納するビデオメモリと、 このビデオメモリに格納された１画面分の表示データを
前記ディスプレイモニタに表示するためのビデオデータ
に変換して出力する表示制御回路と、 この表示制御回路から出力される１ライン分のビデオデ
ータを格納するラインバッファと、 前記表示制御回路からのビデオデータを１ラインおきに
前記ラインバッファに入力し、その入力されたビデオデ
ータをインターレース走査のテレビジョン受像機に表示
するためのタイミングで出力するラインバッファ制御手
段と、 前記ラインバッファから出力されるビデオデータを前記
テレビジョン受像機に表示するためのビデオ信号に変換
して出力するテレビジョン信号変換回路とを具備し、 前記表示データが前記ディスプレイモニタと前記テレビ
ジョン受像機に同時表示されるように構成されているこ
とを特徴とする表示制御装置。 - 【請求項２】 前記テレビジョン受像機の１画面は奇数
フイールドと偶数フィールドの２つのフィールドから構
成され、 前記ラインバッファ制御手段は、前記ディスプレイモニ
タの第１および第２の連続する２画面の表示データによ
って前記テレビジョン受像機の１画面が構成されるよう
に、前記テレビジョン受像機の奇数フイールドの表示期
間中においては前記ディスプレイモニタの第１画面にお
ける奇数ラインのビデオデータを前記ラインバッファに
入力し、前記テレビジョン受像機の偶数フイールドの表
示期間中においては前記ディスプレイモニタの第２画面
における偶数ラインのビデオデータを前記ラインバッフ
ァに入力することを特徴とする請求項１記載の表示制御
装置。 - 【請求項３】 上下２枚パネルを有するフラットパネル
ディスプレイをディスプレイモニタとして使用するコン
ピュータに設けられ、前記フラットパネルディスプレイ
を制御する表示制御装置において、 前記フラットパネルディスプレイに表示される少なくと
も１画面分の表示データを格納するビデオメモリと、 このビデオメモリに格納された１画面分の表示データを
前記フラットパネルディスプレイに表示するためのビデ
オデータに変換し、前記上パネルおよび下パネルが同時
走査されるように上画面用ビデオデータおよび下画面用
ビデオデータを同時に出力する表示制御回路と、 この表示制御回路から出力される１ライン分のビデオデ
ータを格納するラインバッファと、 前記表示制御回路からの上画面用ビデオデータおよび下
画面用ビデオデータを前記フラットパネルディスプレイ
の１画面毎に交互に選択するビデオデータ選択手段と、 このビデオデータ選択手段によって選択された上画面用
または下画面用のビデオデータを１ラインおきに前記ラ
インバッファに入力し、その入力されビデオデータをイ
ンターレース走査のテレビジョン受像機に表示するため
のタイミングで出力するラインバッファ制御手段と、 前記ラインバッファから出力されるビデオデータを前記
テレビジョン受像機に表示するためのビデオ信号に変換
して出力するテレビジョン信号変換回路とを具備し、 前記表示データが前記２枚パネルのフラットパネルディ
スプレイと前記テレビジョン受像機に同時表示されるよ
うに構成されていることを特徴とする表示制御装置。 - 【請求項４】 前記テレビジョン受像機の１画面は奇数
フイールドと偶数フィールドの２つのフィールドから構
成され、 前記ラインバッファ制御手段は、前記フラットパネルデ
ィスプレイの第１乃至第４の連続する４画面の表示デー
タによって前記テレビジョン受像機の１画面が構成され
るように、前記テレビジョン受像機の奇数フイールドの
上半分の表示期間中および下半分の表示期間中において
はそれぞれ前記フラットパネルディスプレイの第１画面
における奇数ラインの上画面データおよび前記フラット
パネルディスプレイの第２画面における奇数ラインの下
画面データを前記ラインバッファに入力し、前記テレビ
ジョン受像機の偶数フイールドの上半分の表示期間中お
よび下半分の表示期間中においてはそれぞれ前記フラッ
トパネルディスプレイの第３画面における偶数ラインの
上画面データおよび前記フラットパネルディスプレイの
第４画面における偶数ラインの下画面データを前記ライ
ンバッファに入力することを特徴とする請求項３記載の
表示制御装置。 - 【請求項５】 前記表示制御回路は、前記テレビジョン
受像機の１フィールド分の表示期間中に２画面分の表示
データを出力することを特徴とする請求項３記載の表示
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096667A JPH07306664A (ja) | 1994-05-10 | 1994-05-10 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096667A JPH07306664A (ja) | 1994-05-10 | 1994-05-10 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306664A true JPH07306664A (ja) | 1995-11-21 |
Family
ID=14171167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6096667A Pending JPH07306664A (ja) | 1994-05-10 | 1994-05-10 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306664A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011591A (en) * | 1996-07-03 | 2000-01-04 | U.S. Philips Corporation | Method of displaying a VGA image on a television set |
| JP2002236529A (ja) * | 2001-02-13 | 2002-08-23 | Toshiba Corp | 情報処理装置及び情報処理装置の制御方法 |
| JP4572442B2 (ja) * | 2000-04-10 | 2010-11-04 | ソニー株式会社 | 変換回路およびそれを用いた画像処理装置 |
-
1994
- 1994-05-10 JP JP6096667A patent/JPH07306664A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011591A (en) * | 1996-07-03 | 2000-01-04 | U.S. Philips Corporation | Method of displaying a VGA image on a television set |
| JP4572442B2 (ja) * | 2000-04-10 | 2010-11-04 | ソニー株式会社 | 変換回路およびそれを用いた画像処理装置 |
| JP2002236529A (ja) * | 2001-02-13 | 2002-08-23 | Toshiba Corp | 情報処理装置及び情報処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818413A (en) | Display apparatus | |
| US6593939B2 (en) | Image display device and driver circuit therefor | |
| KR100735783B1 (ko) | 표시 장치 및 그 표시 방법 | |
| JP2001100687A (ja) | 画像表示装置及び画像表示方法 | |
| JP2869006B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP3749433B2 (ja) | 液晶表示装置および液晶駆動方法 | |
| JPH1069251A (ja) | 表示装置、表示システム及び画像処理装置 | |
| KR19990077658A (ko) | 액정표시 제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 | |
| KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
| US7932872B2 (en) | Picture displaying method, system and unit | |
| JPH07306664A (ja) | 表示制御装置 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| US6292162B1 (en) | Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor | |
| JP3262175B2 (ja) | 液晶駆動法 | |
| JP3991413B2 (ja) | 液晶表示装置およびその駆動回路 | |
| KR100516065B1 (ko) | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 | |
| JPH05236435A (ja) | 表示装置 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JP3122950B2 (ja) | 液晶制御装置、液晶表示装置及びプロジェクション装置 | |
| JP2001154639A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH11338408A (ja) | スキャンコンバータ | |
| JPH10117316A (ja) | 液晶駆動方法 | |
| JPH1011049A (ja) | オーバレイ表示方法およびディスプレイオーバレイ装置 | |
| JPH08294072A (ja) | 液晶表示装置およびその駆動方法 | |
| JPS58137044A (ja) | Ｃｒｔとドツトプリンタの同時制御方法 |