JPH0887242A - フラットパネル表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力ディジタル表示信号の階調数を検出し、
多階調表示の表示パネルを低階調の表示信号に適応させ
ることができるフラットパネル表示装置を提供すること
を目的とする。 【構成】 多階調表示できる表示パネル８と、入力され
るディジタル表示信号の信号形態から階調数を検出する
表示コントローラ２と、検出された階調数を表示パネル
８の階調数に変換し、変換階調数に対応する階調電圧に
よって表示パネルを駆動するドライバ５、６、７とによ
り構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多階調表示が可能な液
晶表示装置などのフラットパネル表示装置に関する。

【０００２】

【従来の技術】近年、フラットパネル表示装置、例えば
液晶表示装置は大型化・高精細化が進み、パーソナルコ
ンピュータ等のディジタル機器のディスプレイとして、
その応用範囲が拡大している。また、液晶表示装置の応
用範囲が拡大するにつれ、個々の応用機器（セット）に
適した設計がなされた多種多様な液晶表示装置が開発さ
れている。例えば同じ表示面積を持つ液晶表示装置で
も、比較的低価格なセット用には低階調表示の液晶表示
装置が設計され、高級機種用には多階調表示の液晶表示
装置が設計される。

【０００３】

【発明が解決しようとする課題】従来は、前述のように
個々の応用機器毎に液晶表示装置の設計がなされていた
ので、その液晶表示装置が搭載されるセット毎に新規に
開発・設計をしなければならなかった。従って、液晶表
示装置の応用範囲が拡大するにつれて開発・設計に要す
る時間と開発コストが増大するという欠点があった。ま
た、搭載されるセット毎に液晶表示装置の設計が異なる
わけであるから、使用部品の共通化が図りにくく結果的
に量産する場合にもコストが増大してしまうという欠点
があった。

【０００４】さらに、高級機種用に設計された多階調表
示の液晶表示装置を、低価格機種に適用し、液晶表示装
置の表示階調数を制限する場合、セット側から階調数切
り替え信号を入力する必要が生じる。しかし、高級機種
用に設計された多階調表示の液晶表示装置の場合、その
液晶表示装置へ入力すべき表示信号のビット数はもとも
と多い上、階調数切り替え信号を追加すると、液晶表示
装置へ入力する信号線の本数はさらに増加し、セット側
と液晶表示装置のインターフェースの複雑化、ハードウ
エアの増大、ひいてはセットの大型化を招いてしまうと
いう問題があった。

【０００５】さらに、高級機種用に設計された多階調表
示の液晶表示装置を、そのまま低価格機種に適用し、液
晶表示装置に入力される表示信号のビット数を単純に制
限した場合には、コントラストの低下や階調表示の不自
然さをまねくという欠点があった。例えば、６ビット６
４階調のＬＣＤモジュールに、４ビット１６階調の表示
信号を入力して表示を行う場合に、４ビット１６階調の
表示信号を単純にビットシフトを行うと、そのダイナミ
ックレンジは２進数表現で００００００〜１１１１００
（１０進数表現で０〜６０）、または２進数表現で００
００１１〜１１１１１１（１０進数表現で３〜６３）と
なる。従って、６ビット６４階調のＬＣＤモジュール本
来が持っているダイナミックレンジ、２進数表現で００
００００〜１１１１１１（１０進数表現で０〜６３）よ
りも階調数で３階調分の表示可能なダイナミックレンジ
を狭めてしまうため、コントラスト低下を生じてしま
う。また、コントラストの低下を防ぐため、狭まった３
階調分を４ビット１６階調の下位２ビットで単純に補充
したとすると、単純補充したことに起因する階調表示の
不自然さをまねくという問題を生じる。つまり、高級機
種用に設計された多階調表示の液晶表示装置を、そのま
ま低価格機種に適用し、液晶表示装置に入力される表示
信号のビット数を単純に制限した場合には、開発・設計
に要する時間と開発コストは低減できるが、ビット数を
単純に制限したことによるコントラストの低下や階調表
示の不自然さをまねき、表示画像の画質を劣化させると
いう問題を生じてしまう。

【０００６】従って、本発明は、多階調表示装置に低階
調の表示信号を入力した場合に、その表示信号の階調数
を液晶表示装置などのフラットパネル表示装置が本来持
っている階調数切り替え機能を２進数で表現した場合の
ビット数よりも少ないビット数の信号線数で検出するこ
とにより、ハードウエアの増大を抑え小型で低価格なフ
ラットパネル表示装置を提供することを目的とする。

【０００７】また、本発明は、多階調表示の液晶表示装
置に低階調の表示信号を入力した場合にもコントラスト
の低下や階調表示の不自然さが無く高画質な画像表示が
可能な液晶表示装置を提供し、１機種で低価格機種のセ
ットから高級機種のセットまで液晶表示装置を共通化す
ることにより、液晶表示装置の開発・設計に要する時間
と開発コストを低減し、かつ量産する場合にコストの低
減が可能で高品質なフラットパネル表示装置を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】この発明によると、ディ
ジタルインターフェースを介して表示信号の入力を行う
多階調表示が可能な液晶表示装置において、該液晶表示
装置に入力される表示信号の階調数を検出する手段を有
することを特徴とする液晶表示装置を提供する。 即
ち、多階調表示の液晶表示装置に低階調の表示信号を入
力した場合に、液晶表示装置に入力される表示信号の階
調数を検出する手段が設けられている。

【０００９】また、この発明によると、１機種で低階調
の表示信号から多階調の表示信号まで対応するために、
液晶表示装置に入力される表示信号の階調数が液晶表示
装置本来の持つ階調表示数よりも小さい場合には、液晶
表示装置内のディジタルインターフェース部で入力信号
の階調のダイナミックレンジを該液晶表示装置本来の持
つ階調のダイナミックレンジまで最適な拡大法で拡大す
る手段を有することを特徴とする液晶表示装置を提供す
る。

【００１０】

【作用】本発明においては、多階調表示の液晶表示装置
に低階調の表示信号を入力した場合に、液晶表示装置に
入力される表示信号の階調数を検出する手段を有するこ
とにより、１機種の液晶表示装置の設計・開発により低
階調から多階調の表示信号まで対応可能となるため、従
来、表示階調数により個々に液晶表示装置の設計・開発
を行ってきたものを共通化でき、液晶表示装置の開発・
設計に要する時間と開発コストは低減することが可能と
なる。また、量産する場合にも、１機種の大量生産が可
能となるためコストの低減が可能である。さらに、液晶
表示装置が組み込まれているセットから表示信号と並行
して供給される階調数切り替え信号を、液晶表示装置が
本来持っている階調数切り替え機能を２進数で表現した
場合のビット数よりも少ないビット数の信号線数で表示
信号と並行して供給されることにより、セットと液晶表
示装置とのインターフェース部の複雑化やハードウエア
の増大を解消できるため、液晶表示装置およびセットの
小形化が可能となる。

【００１１】また、本発明においては、液晶表示装置内
のディジタルインターフェース部で入力信号の階調のダ
イナミックレンジを液晶表示装置本来の持つ階調のダイ
ナミックレンジまで拡大する手段を有することにより、
１機種で低階調から多階調の表示信号まで対応可能とな
るため、従来、表示階調数により個々に液晶表示装置の
設計・開発を行ってきたものを共通化でき、液晶表示装
置の開発・設計に要する時間と開発コストは低減するこ
とが可能となる。また、量産する場合にも、１機種で大
量の生産が可能となるためコストの低減が可能である。
さらに、液晶表示装置内のディジタルインターフェース
部でディジタル信号の操作で表示信号のダイナミックレ
ンジを最適な拡大法で拡大することにより、低階調の表
示の場合にも高コントラストで階調表示の不自然さが無
い高品質な液晶表示装置が実現可能となる。

【００１２】

【実施例】以下に本発明の実施例を説明する。

【００１３】図１に本発明の第１の実施例にかかる液晶
表示装置のブロック図を示す。図１の液晶表示装置に
は、液晶表示装置が組み込まれるセット（応用機器）側
からの表示信号がコネクタ１を介してディジタル信号で
入力される。入力された表示信号は表示コントローラ２
へ入力され、液晶パネル８の上側ドライバ５と下側ドラ
イバ６へそれぞれ対応した表示信号１０、１２に振り分
けられる。また、表示コントローラ２は表示信号の振り
分けと共に、上側ドライバ５と下側ドライバ６およびＹ
ドライバ７を駆動するための表示タイミング制御信号１
１、１２、１４を発生させてドライバ５、６、７へ供給
する。即ち、この表示コントローラ２がセット側からの
表示信号を実際に液晶パネル８に表示させる信号へと変
換しており、セット側とのインターフェースを行ってい
る。

【００１４】表示コントローラ２から供給された表示信
号に基づき各ドライバ５、６、７は液晶パネル８を駆動
するが、実際に液晶に印加される電圧は液晶用γ補正電
圧発生回路４により発生される。この液晶用γ補正電圧
発生回路４は、ディジタルの表示信号に対応した液晶パ
ネル８の表示輝度（階調レベル）が得られるような階調
電圧１１、１３を発生し、液晶パネル８に印加する。ま
た、液晶表示装置内のＤＣ／ＤＣコンバータ３は、液晶
用γ補正電圧発生回路４や各ドライバを動作させるため
の電源電圧を生成する。

【００１５】図２に本発明の第１の実施例にかかる表示
コントローラ２の構成例を示す。図２に示す構成例で
は、入力された表示信号は、まず入力ビット数検出回路
２１に入力され、セット側から入力された表示信号が何
ビットで構成され、幾つの階調数を持っているのかが検
出される。入力された表示信号の階調数が検出された後
の表示信号は、ビット数切り替え回路２３で入力表示信
号のダイナミックレンジをこの液晶表示装置が本来持っ
ているダイナミックレンジまで拡大され、この液晶表示
装置に適した表示信号形式に変換される。液晶表示装置
に適した表示信号形式に変換された後の表示信号は、表
示データ上下分割回路２４に入力され、液晶パネル８の
上側ドライバ５へ入力される表示信号１０と下側ドライ
バ６に入力される表示信号１２とに振り分けられて、そ
れぞれのドライバへ表示信号が供給される。また、表示
コントローラ２内の表示タイミング発生回路２２では、
入力ビット数検出回路２１等の表示コントローラ２内の
動作タイミングを制御するとともに、Ｙドライバ７の駆
動タイミング制御信号１４を出力する。

【００１６】図３に本発明の第１の実施例にかかる入力
ビット数検出回路２１の第１の構成例を示す。図３に示
す構成例では、この液晶表示装置の本来持っている表示
可能階調数は、６４階調（６ビット）であり、入力表示
信号の下位３ビットのデータの変化を検出することによ
り、入力表示信号が８階調（３ビット）から６４階調
（６ビット）までの、いずれの階調数で入力されたのか
を検出する。例えば、入力された表示信号が８階調（３
ビット）の場合、入力ビット数検出回路２１へ入力され
る表示信号はＭＳＢから３ビットのみであり、下位の３
ビットは空き状態である。つまり、表示信号の入力信号
線の上位３ビットは表示信号のため入力信号線のレベル
の変化が生じるが、下位３ビットについては空き状態で
あるので、入力信号線のレベルの変化は生じない。従っ
て、入力ビット数検出回路２１のレベル変化検出回路２
１０では何も検出されないため、状態保持用のフリップ
フロップ（Ｆ／Ｆ）回路２１１はいずれもセットされ
ず、Ｆ／Ｆ２１１の出力は全て“Ｌ”レベルとなり、優
先順位検出回路２１２のゲート出力は３ビット検出のゲ
ートのみ“Ｈ”レベルとなる。この優先順位検出回路２
１２の出力を用いて次段のビット数切り替え回路２３を
動作させれば良いのであるが、ビット数切り替えが表示
画面の途中で行われるのでは表示画に乱れを生じるの
で、表示信号のブランキング期間に当たる垂直同期信号
（Ｖｓｙｎｃ）で１度ラッチ回路２１３でラッチしてか
ら次段のビット数切り替え回路２３へ切り替え信号を出
力する。

【００１７】次に、入力された表示信号が３２階調（５
ビット）の場合について説明する。

【００１８】入力ビット数検出回路２１へ入力される表
示信号はＭＳＢから５ビットであり、下位の１ビットは
空き状態てあるため、入力信号線の最下位ビット（ＬＳ
Ｂ）のレベルの変化は生じない。従って、レベル変化検
出回路２１０のＬＳＢでは何も検出されないため、状態
保持用のＦ／Ｆ回路２１１はＬＳＢのみセットされな
い。Ｆ／Ｆ２１１はＬＳＢのみセットされず、他のビッ
トはセットされているため、優先順位検出回路２１２の
ゲート出力は５ビット検出のゲートのみ“Ｈ”レベルと
なる。よって、この優先順位検出回路２１２の出力をラ
ッチ回路２１３でラッチしてから次段のビット数切り替
え回路２３へ切り替え信号を出力する。

【００１９】以上のようにして入力表示データの階調数
（ビット数）が検出可能である。また、この回路で入力
表示信号の階調数（ビット数）を検出することは、セッ
ト側の最初のシステムチェック時に行えば良い。つま
り、通常セット側の最初のシステムチェック時はアプリ
ケーションプログラムが実行されるわけではなく、基本
システムがハードウエアの動作チェックを行うため、液
晶表示装置にセット側から供給される表示信号は白黒の
２値信号である。従って、その白黒の２値信号はセット
側に設けられている表示信号供給回路のダイナミックレ
ンジの最大値と最小値を用いて表示信号を供給してるこ
とに他ならないため、セット側の最初のシステムチェッ
ク時にのみ入力表示信号の階調数（ビット数）の検出を
行えば良い。つまり、検出結果をセット側の最初のシス
テムチェック時にのみ伝送すれば良いので、ラッチ回路
２１３の動作をシステムＯＮタイマ信号で制限すれば良
い。そのシステムＯＮタイマ信号は、表示タイミング発
生回路２２で液晶表示装置に入力される表示信号のフレ
ーム数をカウントして、数ミリ秒から数秒程度の適当な
時間を設定すれば良い。また、そのシステムＯＮタイマ
時間は、入力ビット数検出回路２１の動作状態によら
ず、ビット数切り替え回路２３を２値状態で動作させる
ことにより、入力ビット数検出回路２１の動作状態の影
響（表示ビット数を切り替える状態）が表示画面に現れ
ることを防止することができる。つまり、セット側の最
初のシステムチェック時にセット側から供給される表示
信号は白黒の２値信号であるので、システムＯＮタイマ
時間は２値表示にして、入力ビット数検出回路２１の動
作が確定してから表示画面を検出した入力表示信号のビ
ット数による２値表示に切り替えたとしても、同じ２値
表示画面であるため表示画面に変動は現れない。

【００２０】図４に本発明の第１の実施例にかかる入力
ビット数検出回路２１の第２の構成例を示す。図４の実
施例の場合は、液晶表示装置に入力された表示信号のブ
ランキング期間に階調数情報が多重されている場合の例
である。図４の場合は、液晶表示装置に入力される表示
信号の同期信号からブランキング期間を検出し、ブラン
キング期間に表示信号の信号線に多重されている階調数
情報をラッチ回路２１４へ取り込む。ラッチ回路２１４
へ取り込まれた階調数情報はデコーダ回路２１５に入力
されて、セット側から伝送された階調数情報が何階調で
あったのかが解読されて、次段のビット数切り替え回路
２３へ切り替え信号を出力する。

【００２１】図４の実施例の場合は階調数情報を液晶表
示装置側で推定しながら取り込むような処理は必要無い
が、予めセット側とどのような符号形式で階調数情報を
伝送するかを取り決めておく必要がある。また、図３の
実施例のようにラッチ回路２１４の動作をシステムＯＮ
タイマ信号で制限して、セット側の最初のシステムチェ
ック時にのみ階調数を検出し、セット側が安定に動作を
開始してからは液晶表示装置の表示階調数を変更しない
ことは同様である。

【００２２】図５に本発明の第１の実施例にかかる入力
ビット数検出回路２１の第３の構成例を示す。図５の実
施例の場合は、表示信号のブランキング期間に多重され
ている階調数情報がパラレル信号ではなくて、シリアル
信号で伝送される場合の例である。図５の実施例の場合
は、表示信号のブランキング期間のＭＳＢに多重されて
いる階調数情報を表示信号のクロックで取り込みなが
ら、シリアルからパラレルへの変換回路（Ｓ／Ｐ回路）
２１６でパラレル信号へ変換してラッチ回路２１４でラ
ッチする。ラッチされたセット側からの階調数情報はデ
コーダ回路２１５へ入力され、伝送された階調数情報が
何階調であったのかが解読されて、次段のビット数切り
替え回路２３へ切り替え信号を出力する。図５の実施例
の場合も、入力ビット数検出回路２１の動作時間等のセ
ット側からの階調数情報取り込み機関に関しては、前述
の例の場合と同様である。

【００２３】図６は、本発明の第１の実施例にかかる入
力ビット数検出回路２１の第４の構成例を示す。図６の
実施例の場合はシリアル信号で伝送される場合の例であ
るが、階調数情報が表示信号と同じ信号線に多重されて
いる構成ではなく、表示信号線とは別に並列にシリアル
信号で伝送される場合の例である。図６の実施例の場合
はセット側との情報伝送のための信号線数が１本増加す
るが、前述の例のように表示信号のブランキング期間を
選択して階調情報を伝送する必要が無いため、階調情報
の伝送に関する時間的制限が少ない。また、情報伝送の
ための信号線数が１本増加するが、本実施例は３〜６ビ
ットの４種類の階調情報を切り替える場合の例であるの
で、単純に４種類の階調情報を切り替えるとしてもパラ
レル信号の場合、２ビット必要であり、シリアル信号で
伝送した方が配線数の増加を押さえることができること
が分かる。

【００２４】上記実施例の説明は、液晶表示装置の表示
可能な階調数が６４階調（６ビット）の場合で、かつ３
〜６ビットの４種類の階調表示を切り替える場合の例で
ある。しかし、本発明は、液晶表示装置の表示可能な階
調数や階調表示の切り替え種類の数に制限されるもので
はない。

【００２５】さらに、本発明はセット側から伝送される
ディジタル信号を用いて液晶表示装置の表示階調数を切
り替えるものであり、使用する液晶パネルの材料や、種
類、駆動方法で制限されるものではない。

【００２６】次に、図７を参照して本発明の第１の実施
例にかかるビット数切り替え回路２３の第１の構成例を
説明する。図７に示すビット数切り替え回路２３は、Ｌ
ＣＤモジュールが本来持っている表示可能階調数は６４
階調（６ビット）で、入力される表示信号を３ビット
（８階調）から６ビット（６４階調）までの表示信号と
したときのビット数切り替えを行う回路である。また、
図７に示すビット数切り替え回路２３へ６ビット未満の
表示信号が入力される場合は、ビット数切り替え回路２
３のＭＳＢ（最上位ビット）と入力される表示信号のＭ
ＳＢが一致するように入力されるものとする。すなわ
ち、図７に６ビット未満の表示信号が入力される場合
は、表示信号のＬＳＢ（最下位ビット）側には有意デー
タが無いものとした場合の構成例である。

【００２７】図７に示すビット数切り替え回路２３は、
入力表示信号が６ビット（６４階調）の場合の直通回路
２３０、入力表示信号が５ビット（３２階調）の場合の
ダイナミックレンジ拡大回路２３１、入力表示信号が４
ビット（１６階調）の場合のダイナミックレンジ拡大回
路２３２、入力表示信号が３ビット（１６階調）の場合
のダイナミックレンジ拡大回路２３３、そして入力ビッ
ト数検出回路２１からのビット切り替え信号２５より出
力表示信号を切り替えるスイッチ回路２３４により構成
されている。

【００２８】図７の構成例において、スイッチ回路２３
４から出力される出力表示信号をＶ0 、６ビット（６４
階調）の入力表示信号をＶ6 、５ビット（３２階調）の
入力表示信号をＶ5 、４ビット（１６階調）の入力表示
信号をＶ4 、３ビット（８階調）の入力表示信号をＶ3
とすると、直通回路２３０および各ダイナミックレンジ
拡大回路２３１〜２３３はWaber-Fachner の法則または
L*（エルスター）の法則に従って以下のような処理を行
っている。

【００２９】まず、入力表示信号６ビット（６４階調）
の場合の直通回路２３０は、次式（１）に従った処理を
行う。

【００３０】 Ｖ0 ＝Ｖ6 （１） 入力表示信号５ビット（３２階調）の場合のダイナミッ
クレンジ拡大回路２３１は、次式（２）、（３）に従っ
た処理を行う。

【００３１】 Ｖ0 ＝Ｖ5 ×２ （但し、入力信号 ０〜１５） （２） Ｖ0 ＝Ｖ5 ×２＋１ （但し、入力信号１６〜３１） （３） 入力表示信号４ビット（１６階調）の場合のダイナミッ
クレンジ拡大回路２３２は、次式（４）、（５）、
（６）および（７）に従った処理を行う。

【００３２】 Ｖ0 ＝Ｖ4 ×４ （但し、入力信号 ０〜 ２） （４） Ｖ0 ＝Ｖ4 ×４＋１ （但し、入力信号 ３〜 ７） （５） Ｖ0 ＝Ｖ4 ×４＋２ （但し、入力信号 ８〜１２） （６） Ｖ0 ＝Ｖ4 ×４＋３ （但し、入力信号１３〜１５） （７） 入力表示信号３ビット（１６階調）の場合のダイナミッ
クレンジ拡大回路２３３では、次式（８）に従った処理
を行う。

【００３３】 Ｖ0 ＝Ｖ3 ×９ （８） 図８は、本発明の第１の実施例にかかるビット数切り替
え回路２３の第２の構成例を示す。図８に示すビット数
切り替え回路２３は、ＬＣＤモジュールが本来持ってい
る表示可能階調数は８ビット（２５６階調）とし、入力
される表示信号を４ビット（１６階調）から８ビット
（２５６階調）までの表示信号としたときの回路であ
る。また、図８に示すビット数切り替え回路２３へ８ビ
ット未満の表示信号が入力される場合は、ビット数切り
替え回路２３のＭＳＢと入力される表示信号のＭＳＢと
が一致するように入力されるものとする。図８に示す数
切り替え回路２３は、入力信号が８ビット（２５６階
調）の場合の直通回路２３０、入力表示信号が７ビット
（１２８階調）の場合のダイナミックレンジ拡大回路２
３５、入力表示信号が６ビット（６４階調）の場合のダ
イナミックレンジ拡大回路２３６、入力表示信号が５ビ
ット（３２階調）の場合のダイナミックレンジ拡大回路
２３７、入力表示信号が４ビット（１６階調）の場合の
ダイナミックレンジ拡大回路２３８、そして入力ビット
数検出回路２１からのビット切り替え信号２５より出力
表示信号を切り替えるスイッチ回路２３４によって構成
されている。

【００３４】図８のビット数切り替え回路２３におい
て、スイッチ回路２３４から出力される出力表示信号を
Ｖ0 、８ビット（２５６階調）の入力表示信号をＶ8 、
７ビット（１２８階調）の入力表示信号をＶ7 、６ビッ
ト（６４階調）の入力表示信号をＶ6 、５ビット（３２
階調）の入力表示信号をＶ5 、４ビット（１６階調）の
入力表示信号をＶ4 とすると、直通回路２３０及び各ダ
イナミックレンジ拡大回路２３５〜２３８はWaber-Fach
ner の法則またはL*（エルスター）の法則に従って以下
のような処理を行っている。

【００３５】まず、入力表示信号８ビット２５６階調の
場合の直通回路２３０は、次式（９）に従った処理を行
う。

【００３６】 Ｖ0 ＝Ｖ8 （９） 入力表示信号７ビット（３２階調）の場合のダイナミッ
クレンジ拡大回路２３５は、次式（１０）、（１１）に
従った処理を行う。

【００３７】 Ｖ0 ＝Ｖ7 ×２ （但し、入力信号 ０〜 ６３） （１０） Ｖ0 ＝Ｖ7 ×２＋１ （但し、入力信号６４〜１２７） （１１） 入力表示信号６ビット（６４階調）の場合のダイナミッ
クレンジ拡大回路２３６は、次式（１２）、（１３）、
（１４）および（１５）に従った処理を行う。

【００３８】 Ｖ0 ＝Ｖ6 ×４ （但し、入力信号 ０〜 １０） （１２） Ｖ0 ＝Ｖ6 ×４＋１ （但し、入力信号１１〜 ３１） （１３） Ｖ0 ＝Ｖ6 ×４＋２ （但し、入力信号３２〜 ５２） （１４） Ｖ0 ＝Ｖ6 ×４＋３ （但し、入力信号５３〜 ６３） （１５） 入力表示信号５ビット（３２階調）の場合のダイナミッ
クレンジ拡大回路２３７は、次式（１６）〜（２３）に
従った処理を行う。

【００３９】 Ｖ0 ＝Ｖ5 ×８ （但し、入力信号 ０〜 ２） （１６） Ｖ0 ＝Ｖ5 ×８＋１ （但し、入力信号 ３〜 ６） （１７） Ｖ0 ＝Ｖ5 ×８＋２ （但し、入力信号 ７〜 １１） （１８） Ｖ0 ＝Ｖ5 ×８＋３ （但し、入力信号１２〜 １５） （１９） Ｖ0 ＝Ｖ5 ×８＋４ （但し、入力信号１６〜 １９） （２０） Ｖ0 ＝Ｖ5 ×８＋５ （但し、入力信号２０〜 ２４） （２１） Ｖ0 ＝Ｖ5 ×８＋６ （但し、入力信号２５〜 ２８） （２２） Ｖ0 ＝Ｖ5 ×８＋７ （但し、入力信号２９〜 ３１） （２３） 入力表示信号４ビット（１６階調）の場合のダイナミッ
クレンジ拡大回路２３８では、次式（２４）に従った処
理を行う。

【００４０】 Ｖ0 ＝Ｖ4 ×１７ （２４） 式（２）〜（８）および式（１０）〜（２４）、また、
図７および図８から明らかなように、ダイナミックレン
ジを拡大する際は、入力される低階調表示信号のＭＳＢ
に対して追加する下位ビットを対称に拡大することによ
り階調表示の自然さを失うこと無くダイナミックレンジ
の拡大を行っている。例えば、図７に示すビット数切り
替え回路２３に４ビット（６４階調）の表示信号が入力
された場合、つまり式（４）〜（７）の処理を実現する
場合、入力表示信号の低階調側の０〜２の３階調につい
ては単に入力表示信号を４倍するのみであるが、入力表
示信号の高階調側の１３〜１５の３階調については入力
表示信号を４倍して３を加算している。つまり、低階調
側の３階調については「黒」表示側に最も寄るように処
理して、高階調側の３階調については「白」表示側に最
も寄るように処理していることになる。同様に、入力表
示信号の低階調側の３〜７の５階調については入力表示
信号を４倍して１を加算して「黒」表示側に１階調寄る
ように入力表示信号を処理し、入力表示信号の高階調側
の８〜１２の５階調については入力表示信号を４倍して
２を加算して、表示信号３〜７の入力の場合に比べて
「白」表示側に１階調寄るように入力表示信号を処理し
ている。他の場合についても同様に、入力される低階調
表示信号のＭＳＢに対して追加する下位ビットは対称に
拡大されている。

【００４１】図７および図８は、本発明の１実施例にか
かるビット数切り替え回路２３を論理回路によって実現
した場合の構成例であるが、式（１）〜（２４）の値を
予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に記
憶しておき、そのＲＯＭへ表示信号を入力してダイナミ
ックレンジを拡大しても良い。

【００４２】図９および図１０は、本発明の第１の実施
例にかかるビット数切り替え回路２３をＲＯＭによって
実現した場合の構成例である。図９のビット数切り替え
回路２３は、ＬＣＤモジュールが本来持っている表示可
能階調数は６ビット（６４階調）で、入力される表示信
号を３ビット（８階調）から６ビット（６４階調）まで
の表示信号としたときのビット数切り替え回路である。
図１０のビット数切り替え回路２３は、ＬＣＤモジュー
ルが本来持っている表示可能階調数が８ビット（２５６
階調）で、入力される表示信号を４ビット（１６階調）
から８ビット（２５６階調）までの表示信号としたとき
のビット数切り替え回路２３の例である。

【００４３】以上までは、表示信号のダイナミックレン
ジの拡大は入力された表示信号を１次元的に拡大しただ
けであるが、表示画像のダイナミックレンジを人間の視
覚的に拡大する方法としてＦＲＣ（Ｆｒａｍｅ Ｒａｔ
ｅ Ｃｏｎｔｒｏｌ）やディザ処理を行っているものが
ある。それらの処理が施された信号は本来ならば多階調
のダイナミックレンジを持った表示信号であるが、ＦＲ
Ｃやディザにより表示信号そのもののダイナミックレン
ジは狭め、そして時間軸方向の変調（ＦＲＣ）や空間的
変調（ディザ）を施して人間の視覚的に感じる表示画像
の階調数を拡大したものである。従って、そのような処
理の施された表示信号は本来の表示信号のダイナミック
レンジに比べて狭まったレンジで液晶表示装置に表示信
号が入力される。また、そのような処理の施された表示
信号は時間軸方向の変調や空間的変調が施されているた
め、時間解像度（ＦＲＣ）や空間解像度（ディザ）が劣
化するという欠点も合わせ持っている。そのような信号
に対しては、液晶表示装置に入力される表示信号を本来
の表示信号が持っている階調数に逆に復調することによ
り時間解像度や空間解像度の劣化を解消し、かつ自然な
階調表示が可能となる。つまり、前述のような階調のダ
イナミックレンジ拡大の処理を１次元のみならず、２次
元、３次元的に拡大して適用することにより時間軸変
調、空間変調の施された低階調の表示信号を本来の多階
調表示信号に復調することが可能である。時間軸変調、
空間変調はあるパターンを用いて行われるので、前述の
図９および図１０に示すようなＲＯＭを用いたビット数
切り替え回路２３（この場合は復調回路）で本来の多階
調表示信号に復調することが可能である。また、時間軸
方向の変調が施された表示信号に関してはセット側から
の同期信号を用いて復調処理を行うことにより、より正
確な復調処理が可能となる。

【００４４】上述した実施例は液晶表示装置の表示可能
な階調数が６４階調（６ビット）および２５６階調（８
ビット）の場合の例である。しかし、本発明は液晶表示
装置の表示可能な階調数や階調表示の切り替え種類の数
に制限されるものではない。

【００４５】さらに、本発明はセット側からの表示信号
のダイナミックレンジを拡大するものであり、使用する
液晶パルの材料や、種類、駆動方法で制限されるもので
はない。

【００４６】上述した説明では、本発明が液晶表示装置
に適用されているが、液晶表示装置以外のディジタル表
示信号を入力とする表示装置、例えばプラズマ表示装置
にも本発明は適用できる。

【００４７】上述した実施例において、図４〜図６に示
すような入力ビット数検出回路２１並びに図７〜図８に
示すようなビット数切り替え回路２３は、図からも明ら
かなように十数ゲート〜数十ゲートで実現可能である。
また、入力ビット数検出回路２１並びにビット数切り替
え回路２３を含む表示コントローラ２は、通常ＬＳＩ化
されており、その回路規模は１０ｋゲート前後である。
つまり現状の表示コントローラのＬＳＩに比較しても、
入力ビット数検出回路並びにビット数切り替え回路は１
％にも満たない回路規模であり現状のＬＳＩに問題無く
吸収できる回路規模である。従って、入力ビット数検出
機能を追加しても実際に液晶表示装置に使用する部品点
数を増加させることはない。

【００４８】

【発明の効果】以上に説明したように本発明によれば、
液晶表示装置に入力される表示信号の階調数を液晶表示
装置に使用する部品点数を増加させること無く検出・切
り替えが可能となる。従って、１種類の液晶表示装置で
低階調数のセットから多階調のセットまで対応すること
が可能となり、液晶表示装置の開発・設計に要する時間
と開発コストを削減可能となる。また、１種類の液晶表
示装置を大量に生産可能となるため、使用部品の共通化
が図れ量産する場合のコストも削減可能となる。さらに
本発明によればセット側から階調数切り替え信号を入力
するための配線数を削減できるため、セット側と液晶表
示装置のインターフェースの複雑化、ハードウエアの増
大を抑制できる。

【００４９】更に、多階調表示の液晶表示装置に低階調
の表示信号を入力した場合にもコントラストの低下や階
調表示の不自然さが無く高画質な画像表示が可能な液晶
表示装置が実現可能となり、１機種で低価格機種のセッ
トから高級機種のセットまで液晶表示装置を共通化する
ことができ、液晶表示装置の開発・設計に要する時間と
開発コストは低減され、かつ量産する場合にもコストの
低減が可能で液晶表示装置の部品点数も抑制できるため
低価格で高品質な液晶表示装置が実現可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に従ったフラットパネル
表示装置、特に液晶表示装置のブロック図。

【図２】第１の実施例の液晶表示装置の表示コントロー
ラの構成例を示す図。

【図３】第１の実施例の液晶表示装置の表示コントロー
ラの第１例の入力ビット数検出回路の回路図。

【図４】第１の実施例の液晶表示装置の表示コントロー
ラの第２例の入力ビット数検出回路の回路図。

【図５】第１の実施例の液晶表示装置の表示コントロー
ラの第３例の入力ビット数検出回路の回路図。

【図６】第１の実施例の液晶表示装置の表示コントロー
ラの第４例の入力ビット数検出回路の回路図。

【図７】第１の実施例の液晶表示装置の第１例のビット
数切り替え回路の回路図。

【図８】第１の実施例の液晶表示装置の第２例のビット
数切り替え回路の回路図。

【図９】第１の実施例の液晶表示装置の第３例のビット
数切り替え回路の回路図。

【図１０】第１の実施例の液晶表示装置の第４例のビッ
ト数切り替え回路の回路図。

【符号の説明】

１…表示信号の入力コネクタ、２…表示コントローラ、
３…ＤＣ／ＤＣコンバータ、４…液晶用γ補正電圧発生
回路、５…上側信号線ドライバ、６…下側信号線ドライ
バ、７…走査信号ドライバ、８…液晶パネル、１０…上
側信号線ドライバ用表示信号、１１…上側信号線ドライ
バ用γ補正電圧、１２…下側信号線ドライバ用表示信
号、１３…下側信号線ドライバ用γ補正電圧、１４…走
査信号ドライバ用表示タイミング制御信号、２１…入力
ビット数検出回路、２２…表示タイミング発生回路、２
３…ビット数切り替え回路、２４…表示データ上下分割
回路、２１０…レベル変化検出回路、２１１…状態保持
用フリップフロップ回路、２１２…優先順位検出回路、
２１３，２１４…ラッチ回路、２１５…デコーダ回路、
２１６…シリアルからパラレルへの変換回路、２３０…
直通回路、２３１…ダイナミックレンジ拡大回路、２３
２…ダイナミックレンジ拡大回路、２３３…ダイナミッ
クレンジ拡大回路、 ２３４…スイッチ回路、２３５…
ダイナミックレンジ拡大回路、２３６…ダイナミックレ
ンジ拡大回路、２３７…ダイナミックレンジ拡大回路、
２３８…ダイナミックレンジ拡大回路、２３９…ダイ
ナミックレンジ拡大ＲＯＭ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】多階調表示できる表示パネルと、 入力されるディジタル表示信号の信号形態から階調数を
   検出する階調数検出手段と、 前記階調数検出手段により検出された階調数を前記表示
   パネルの階調数に変換し、変換階調数に対応する階調電
   圧によって前記表示パネルを駆動する表示パネル駆動手
   段と、 により構成されるフラットパネル表示装置。
2. 【請求項２】前記階調数検出手段は、装置の立ち上げ時
   に作動することを特徴とする請求項１記載の液晶表示装
   置。
3. 【請求項３】前記階調数検出手段は、入力されるディジ
   タル表示信号のブランキング期間に重畳されている階調
   数情報により階調数の検出を行うことを特徴とする請求
   項１記載のフラットパネル表示装置。
4. 【請求項４】多階調表示できる表示パネルと、 所定法則に従って入力ディジタル表示信号を処理するこ
   とにより、前記ディジタル表示信号の階調のダイナミッ
   クレンジを前記表示パネルの階調のダイナミックレンジ
   に拡大し、拡大ダイナミックレンジに対応する階調電圧
   によって前記表示パネルを駆動する表示パネル駆動手段
   と、 により構成されるフラットパネル表示装置。