JP5252602B2

JP5252602B2 - 信号処理回路、及び信号処理方法

Info

Publication number: JP5252602B2
Application number: JP2011508136A
Authority: JP
Inventors: 豊荒井
Original assignee: NEC Display Solutions Ltd
Current assignee: Sharp NEC Display Solutions Ltd
Priority date: 2009-04-08
Filing date: 2009-04-08
Publication date: 2013-07-31
Anticipated expiration: 2029-04-08
Also published as: JPWO2010116498A1; WO2010116498A1

Description

表示装置の高画質化に伴い、信号ソースが８ビットから１０ビットに変わりつつある。しかしながら、当然価格上昇などにつながることから８ビットの信号を出力する機器は多く、その出力信号が入力される表示装置としては１０ビットをカバーしつつ８ビット信号への対応も求められる。従来は表示装置のほうがビット幅が狭い場合が多く、ビット幅を圧縮する方式は各種提案されているが、拡大する方向の提案は少ない。なお、ビット幅を拡大する方向の技術の一例は、例えば特許文献１に記載されている。

液晶表示装置では、輝度やコントラストが重要な性能であり、ダイナミックレンジをフルに使い切ることが重要となる。例えば、６ビットの入力信号を８ビットの出力信号に拡大する場合には、６ビットの信号を８ビットの信号の上位６ビットに割り当て、８ビットの下位２ビットを所定の方法で生成することで、合計８ビットの信号を出力する。この場合に、下位ビットに固定値を書くとき、例えば「００」を書くとすると、「００００００００」のように完全な黒は表現できるが、「１１１１１１００」のように完全な白に出来ない。また、「１１」を書くとするとゼロが「００００００１１」となり完全な黒ではなくなる。

上記対応として、論理積を用いるなどの演算によってゼロから完全な黒まで使用できるようにする工夫がある。この場合には、入力されるビット幅が何ビットなのかを使用者が設定しなければならず、煩雑であるとともに切替を忘れることによるパフォーマンスの低下を招く恐れがあった。

図６は従来の信号処理回路の一例を示したブロック図である。図６の信号処理回路１０は、６ビットのデジタル信号（２値信号）Ｉ１〜Ｉ６を入力するための入力端子８と、８ビットのデジタル信号Ｏ１〜Ｏ８を出力するための出力端子２と、６入力１出力の論理積（アンド）回路３とから構成されている。信号Ｉ１〜Ｉ６は、信号Ｏ１〜Ｏ６として出力されるとともに、論理積回路３の６個の入力端子に入力される。そして、論理積回路３の１個の出力は、信号Ｏ７及びＯ８として出力端子２から出力される。

図６の信号処理回路１０によれば、入力信号Ｉ１〜Ｉ６がすべて「１」の場合に、出力信号Ｏ１〜Ｏ８がすべて「１」となり、それ以外の場合には出力信号の下位２ビットの信号Ｏ７及びＯ８が「０」となる。したがって、出力信号Ｏ１〜Ｏ８は、「１１１１１１１１」から「００００００００」まで変化するので、完全な白や完全な黒を表現することができる。

また、高ビット信号に対応するアナログ信号を受信してＡ／Ｄ変換（アナログ／デジタル変換）したデジタル信号を入力信号とする場合に、ノイズ成分によって下位ビットを使用した表示をしたくない場合がある。このような場合にも、図６に示したような信号処理回路を利用して下位ビットについての信号処理を行うことができる。

特開２００５−２２１５９３号公報特開平４−８５６７９号公報

上述したように、高ビットのデータパスを持つ液晶表示装置などに、低ビットの信号を入力する場合には、低ビットから高ビットへの変換（ビット幅拡大）を行う信号処理を行う必要がある。また、高ビットに対応するアナログ信号を用いる場合に、下位ビットを使用せず表示を行うようなときにも、入力信号の下位ビットを所定の方法で生成した信号に入れ替える信号処理を行う必要がある。ただし、このような下位ビットを追加あるいは変更する信号処理回路においては、例えば入力信号が十分なビット幅を有している場合やアナログ信号が十分な安定度を有しているような場合には、下位ビットの追加や変更を行わずに、入力信号をそのまま出力信号とするような機能も有していることが求められる。これに対しては、例えば使用者が手動で信号処理の有無を切り替えるようにすることで対応することが考えられる。

しかしながら、信号処理の有無を手動で切り替える場合には、使用者が入力信号のビット幅を意識する必要があり、利便性が低下するという課題がある。また、高ビットの信号ソースを使用してるにもかかわらず、切り替えをし忘れていた場合には、パフォーマンスが低下した状態で使われることがあるという課題もある。

本発明は、上記の事情を考慮してなされたものであり、ビット幅の拡大すなわち下位ビットの追加や、変更を行う信号処理の有無を自動的に切り替えることができる信号処理回路を提供することを目的とする。

上記課題を解決するため、本発明は、複数ビットからなる入力信号のうち所定の下位複数ビットに基づいて、該下位複数ビットをそのまま出力信号として使用するか否かを判別する信号判別回路と、前記信号判別回路によって該下位複数ビットがそのまま出力信号として使用されると判別された場合には、該下位複数ビットを複数ビットからなる出力信号の下位複数ビットとし、そうでないと判別された場合には、所定の信号を該出力信号の下位複数ビットとする信号切替回路とを備えることを特徴とする信号処理回路である。

本発明によれば、入力信号のビット幅やアナログ信号の安定度を使用者が意識することなく、複数ビットからなる入力信号のうち所定の下位複数ビットに基づいてその下位複数ビットをそのまま出力信号として使用するか否かを判別することで、その下位複数ビットを複数ビットからなる出力信号の下位複数ビットとしてそのまま使用するか、所定の信号を出力信号の下位複数ビットとするかが自動的に切り替えられる。すなわち、本発明によれば、下位複数ビットの追加や変更を行う信号処理の有無を自動的に切り替えることができるので、使用者にとっての利便性が向上する。また、切替を忘れることによってパフォーマンスが低下した状態で使われることもなくなる。

本発明による信号処理回路の一実施の形態を示したブロック図である。本発明による信号処理回路の他の実施の形態を示したブロック図である。本発明による信号処理回路の他の実施の形態を示したブロック図である。本発明による信号処理回路の他の実施の形態を示したブロック図である。本発明による信号処理回路の他の実施の形態を示したブロック図である。従来の信号処理回路の構成例を示したブロック図である。

以下、図面を参照して本発明による信号処理回路の実施の形態について説明する。なお、以下６ビットから８ビットへのビット幅拡大を一例として記載するが、８ビットから１０ビットなどのビット幅拡大も同様の考え方で実現可能であることは明白である。

図１に示した本発明の一実施形態としての信号処理回路１１は、８ビットのデジタル信号（２値信号）Ｉ１〜Ｉ８を入力するための入力端子１と、８ビットのデジタル信号Ｏ１〜Ｏ８を出力するための出力端子２と、６入力１出力の論理積回路３と、信号有無判別回路４と、信号切替回路５とから構成されている。ここで、信号Ｉ１が最上位ビット、信号Ｉ８が最下位ビットであり、他は数字の順に上位（あるいは下位）ビットとなる。信号処理回路１１では、入力端子１に６ビット又は８ビットの映像情報を表すデジタル信号が入力される。そして、入力信号のビット幅（６ビット又は８ビット）に対応して、信号処理の有無すなわちビット幅拡大処理の有無が自動的に切り替えられる。そして、出力端子２からは６ビットの入力信号に２ビットの信号を付加することでビット幅を拡大した８ビットの信号又は８ビットの入力信号そのままの８ビットの信号が出力される。なお、６ビットのビット幅を有する信号は、入力Ｉ１〜Ｉ６にすなわち上位６ビットの信号として入力端子１に入力される。

また、図１に示した構成において、信号有無判別回路４は、入力端子４ａ及び４ｂと出力端子４ｃを有し、入力端子４ａ及び４ｂには入力信号Ｉ７及びＩ８が入力され、出力端子４ｃは信号切替回路５の切替信号入力端子５ｓに接続されている。信号有無判別回路４は、入力端子４ａ及び４ｂに入力される信号の有無を判別し、信号が有ると判別した場合に下位ビット有無判別信号として出力端子４ｃに「１」を出力し、信号が無いと判別した場合に下位ビット有無判別信号として出力端子４ｃに「０」を出力する。信号の有無は、入力信号に積分処理などを行い、その積分処理の結果の状態が、信号が有る場合に予想される予め設定した所定の状態を所定時間、継続した場合に、信号が有ると判別することなどで行うことができる。

また、信号切替回路５は、４個の入力端子５ａ〜５ｄと、２個の出力端子５ｅ及び５ｆと、１個の切替信号入力端子５ｓとを有し、入力端子５ａ及び５ｂに入力信号Ｉ７及びＩ８が入力され、入力端子５ｃ及び５ｄにともに論理積回路３の出力信号が入力される。そして、出力端子５ｅ及び５ｆから切替信号入力端子５ｓのレベルに応じて入力端子５ａ及び５ｂ又は入力端子５ｃ及び５ｄに入力された信号のいずれかの組が出力される。この出力端子５ｅ及び５ｆから出力された信号が、信号Ｏ７及びＯ８として出力端子２から出力される。この場合、切替信号入力端子５ｓに「１」が入力された場合に、入力端子５ａ及び５ｂに入力された信号Ｉ７及びＩ８が出力端子５ｅ及び５ｆから出力され、切替信号入力端子５ｓに「０」が入力された場合に、入力端子５ｃ及び５ｄに入力された論理積回路３の出力信号が出力端子５ｅ及び５ｆから出力される。

すなわち、図１の信号有無判別回路４は、複数ビットからなる入力信号Ｉ１〜Ｉ８のうち所定の下位複数ビットＩ７及びＩ８に基づいて、その所定の下位複数ビットＩ７及びＩ８の有無を判別することで、その下位複数ビットＩ７及びＩ８をそのまま出力信号Ｏ７及びＯ８として使用するか否かを判別する信号判別回路として機能する。また、信号切替回路５は、信号有無判別回路４によってその下位複数ビットＩ７及びＩ８がそのまま出力信号として使用されると判別された場合には、その下位複数ビットＩ７及びＩ８を複数ビットからなる出力信号Ｏ１〜Ｏ８の下位複数ビットＯ７及びＯ８とし、そうでないと判別された場合には、論理積回路３から出力された信号（所定の信号）をその出力信号の下位複数ビットＯ７及びＯ８とする信号切替回路として機能する。

本実施形態において、図１の信号処理回路１１は、入力信号Ｉ１〜Ｉ８の下位２ビットＩ７及びＩ８に信号が来ているかどうかを判別する機能を持ち、その結果で信号切替回路５を切り替えることで、ビット幅拡大の機能を使うか入力信号をそのまま使用するかを切り替えるよう動作する。具体的には、入力信号がある場合には入力信号Ｉ７及びＩ８を出力信号Ｏ７及びＯ８として使用し、ない場合にはビット幅拡大の結果すなわち論理積回路３の出力信号を出力信号Ｏ７及びＯ８として使用する。

図１の構成では、入力された下位２ビットの信号Ｉ７及びＩ８を信号有無判別回路４に入力し、信号有無判別回路４ではたとえば積分などの方式でデータの有無を判別する。また論理積回路３には複数ビットからなる入力信号のうち下位２ビット以外の６ビットのデータすべてが接続されており、すなわち６ビットの入力信号Ｉ１〜Ｉ６の全データが「１」の場合にのみ、出力が「１」となる。信号切替回路５では信号有無判別回路４から伝えられた下位ビット有無判別信号を受け、信号がない場合には論理積回路３の出力を出力下位２ビットＯ７及びＯ８に出力し、信号がある場合には入力下位２ビットＩ７及びＩ８を出力下位２ビットＯ７及びＯ８に接続する。

この構成によれば、信号がない場合には論理積回路３の出力を使用するため、上位ビットがすべて「１」の場合のみ８ビットの下位２ビットのデータが「１」になる。よって、出力８ビットＯ１〜Ｏ８は、「００００００００」⇒「０００００１００」⇒「・・・」⇒「１１１１０１００」⇒「１１１１１０００」⇒「１１１１１１１１」のようになる。

図２〜図４はビット幅拡大の手法のバリエーションを示したもので、図２ではより簡素化するために拡大に使用する映像情報を上位ビットだけに限定するもの。図３は単純に上位２ビットを接続することでビット幅拡大を実現するもの。図４は回路を最小化するために拡大する信号をゼロに固定するものである。なお、図２〜図４において、図１と同一の構成には同一の符号を用いている。

図２の信号処理回路１２の構成においては、図１の論理積回路３に代えて、４入力１出力の論理積回路６を設けている。この論理積回路６の４入力には、入力信号Ｉ１〜Ｉ４が接続され、論理積回路６の出力は信号切替回路５の入力端子５ｃ及び５ｄに接続されている。他の構成は、図１の信号処理回路１１と同じである。

図２の信号処理回路１２では、論理積回路６には、入力された６ビットの信号Ｉ１〜Ｉ６うち上位４ビットの信号Ｉ１〜Ｉ４のみが接続されている。すなわち入力信号の下位２ビットＩ７及びＩ８に信号がない場合には、上位４ビットのデータＩ１〜Ｉ４が「１」になる場合に出力８ビットＯ１〜Ｏ８の下位２ビットＯ７及びＯ８が「１」となる。よって出力８ビットＯ１〜Ｏ８は、「００００００００」⇒「０００００１００⇒「・・・」⇒「１１１０１０００」⇒「１１１０１１００」⇒「１１１１００１１」⇒「１１１１０１１１」⇒「１１１１１０１１」⇒「１１１１１１１１」のようになる。

図３の信号処理回路１３の構成においては、図１の論理積回路３が省略され、信号切替回路５の入力端子５ｃ及び５ｄに、入力信号Ｉ１〜Ｉ８のうちの上位２ビットの入力信号Ｉ１及びＩ２が入力されるようになっている。他の構成は、図１の信号処理回路１１と同じである。

図３の信号処理回路１３では、入力信号Ｉ７及びＩ８がない場合には上位２ビットＩ１及びＩ２をそのまま下位２ビットＯ７及びＯ８に出力する。このため、ゼロから全白までのダイナミックレンジは確保できる。

図４の信号処理回路１４の構成においては、図１の論理積回路３が省略され、信号切替回路５の入力端子５ｃ及び５ｄの入力レベルがグランドすなわち「０」に固定されている。他の構成は、図１の信号処理回路１１と同じである。

図４の信号処理回路１４では、入力信号Ｉ７及びＩ８がない場合の動作としては、より簡素化のため出力Ｏ７及びＯ８がゼロに固定される。ダイナミックレンジをフルに使用することはできないが、簡易な回路構成としては有効である。

図５は、本発明の他の実施形態としての信号処理回路１５を示したブロック図である。図５の信号処理回路１５の構成においては、図１の信号有無判別回路４に代えて、信号安定判別回路７が設けられている。信号安定判別回路７は、入力端子７ａ及び７ｂと出力端子７ｃとを有し、入力端子７ａ及び７ｂに入力される信号に基づいて例えばフレーム間の誤差検出などの手法で信号の安定度、すなわちノイズ成分の多寡を識別することで信号の安定度を判別し、その結果を出力端子７ｃから出力する。この場合、信号が安定していると判別された場合には出力端子７ｃから「１」が出力され、そうでない場合には出力端子７ｃから「０」が出力される。また、入力端子７ａ及び７ｂには入力信号Ｉ７及びＩ８が入力され、出力端子７ｃは信号切替回路５の切替信号入力端子５ｓに接続されている。他の構成は、図１の信号処理回路１１と同じである。

図５の信号処理回路１５は、下位ビット変更の信号処理の有無の切替を行う条件を、下位２ビットの有無ではなく下位２ビットの安定度にしたものである。入力信号Ｉ７及びＩ８がノイズを多く含むかどうかを判別し、その結果をもって下位ビット変更の信号処理の有無を切り替えている。

図５の信号処理回路１５では、入力信号下位２ビットＩ７及びＩ８を信号安定判別回路７に入力しており、信号安定判別回路７ではたとえばフレーム間の誤差検出などの手法で信号の安定度を判別しており、その判別の結果不安定であると判別した場合には、図１の信号処理回路１１等において信号なしと判別した結果と同様の動作を行う。すなわち、入力信号Ｉ７及びＩ８が安定していると判別された場合には、入力信号Ｉ７及びＩ８が出力信号Ｏ７及びＯ８として出力され、安定していないと判別された場合には、論理積回路３の出力信号が出力信号Ｏ７及びＯ８として出力される。

図５の信号処理回路１５では、例えば入力信号Ｉ１〜Ｉ８として、アナログの映像情報信号をＡ／Ｄ変換によって８ビットのデジタル信号に変換した信号を入力することで、下位ビットの信号が不安定な場合に自動的にそれを使用しないようにすることなどが可能となる。

なお、図５の信号処理回路１５においても、信号切替回路５の端子５ｃ及び５ｃに入力される信号を生成する方式を、図２〜図４に示すものと同様の構成とすることが可能である。

上記構成において、図５の信号安定判別回路７は、複数ビットからなる入力信号Ｉ１〜Ｉ８のうち所定の下位複数ビットＩ７及びＩ８に基づいて、その所定の下位複数ビットＩ７及びＩ８の安定度を判別することで、その下位複数ビットＩ７及びＩ８をそのまま出力信号Ｏ７及びＯ８として使用するか否かを判別する信号判別回路として機能する。また、信号切替回路５は、信号安定判別回路７によってその下位複数ビットＩ７及びＩ８がそのまま出力信号として使用されると判別された場合には、その下位複数ビットＩ７及びＩ８を複数ビットからなる出力信号Ｏ１〜Ｏ８の下位複数ビットＯ７及びＯ８とし、そうでないと判別された場合には、論理積回路３から出力された信号（所定の信号）をその出力信号の下位複数ビットＯ７及びＯ８とする信号切替回路として機能する。

以上、本発明の実施の形態によれば、入力信号の下位ビットの信号があるかどうかを判別する機能を搭載し、この判別結果に基づきビット幅の拡大機能を使うかどうかを自動的に判別することで、利便性を向上させるとともに、切替忘れによるパフォーマンスの低下を防ぐことができる。

また、本発明の他の実施の形態によれば、下位ビットのノイズ成分を識別し、ノイズ成分が多い場合に下位ビットを使用しないようにすることでノイズ分の少ない表示が得られるとともに、その場合でもパフォーマンスの低下を防ぐことを可能にする。

なお、本発明の実施の形態は、上記に限定されず、上記では６ビットから８ビットへのビット幅拡大のみを例としてあげているが、８ビットから１０ビットなどのほかの変換でも同様のことが可能となる。また、図２の構成では、論理積回路６の入力端子に４ビットの信号を接続することとしたが、これは５ビットでもよいし３ビットでも充分な効果が得られる。

また、本発明は、１０ビット入力の装置に８ビットなどの低ビット入力をする場合、あるいは、低品質なアナログ信号の入力があり高ビットのＡ／Ｄ変換を行うと、下位ビットの信頼性が確保できず切り捨てる場合などに用いることができる。

１…入力端子
２…出力端子
３、６…論理積回路
４…信号有無判別回路（信号判別回路）
５…信号切替回路
７…信号安定判別回路（信号判別回路）
１１、１２、１３、１４、１５…信号処理回路

Claims

複数ビットからなる入力信号のうち所定の下位複数ビットの有無を判別することにより、該下位複数ビットをそのまま出力信号として使用するか否かを判別する信号判別回路と、
前記信号判別回路によって該下位複数ビットがそのまま出力信号として使用されると判別された場合には、該下位複数ビットを複数ビットからなる出力信号の下位複数ビットとし、そうでないと判別された場合には、前記複数ビットからなる入力信号のうち前記所定の下位複数ビット以外の信号を入力とする論理積の結果を、該出力信号の下位複数ビットとする信号切替回路と
を備えることを特徴とする信号処理回路。
複数ビットからなる入力信号のうち所定の下位複数ビットの有無を判別することにより、該下位複数ビットをそのまま出力信号として使用するか否かを判別し、
前記判別結果に基づいて、該下位複数ビットがそのまま出力信号として使用されると判別された場合には、該下位複数ビットを複数ビットからなる出力信号の下位複数ビットとし、そうでないと判別された場合には、前記複数ビットからなる入力信号のうち前記所定の下位複数ビット以外の信号を入力とする論理積の結果を、該出力信号の下位複数ビットとする
をことを特徴とする信号処理方法。