JP2018041001A - 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法 - Google Patents

Abstract

【課題】 表示パネルにおいて、異なる階調間でのガンマ値のずれを抑制することができる表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法等の提供。
【解決手段】 表示ドライバー１００は、第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）が入力され、第ｉの基準電圧と第（ｉ＋１）の基準電圧（ｉはｎ−１以下の整数）とを分圧した階調電圧に基づく駆動電圧を出力する駆動回路１１０と、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、駆動回路１１０に供給する制御回路１２０を含む。
【選択図】 図１

Description

本発明は、表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法等に関係する。

現在、モニターやＴＶ、ノートパソコン等の電子機器において、カラー液晶パネル（表示パネル）が多く用いられている。カラー液晶パネルでは、各ピクセルが例えばＲ、Ｇ、Ｂのサブピクセルにより構成されており、Ｒ、Ｇ、Ｂのサブピクセルの色の組み合わせによって、１つのピクセル全体で１つの色が表現される。Ｒ、Ｇ、Ｂのサブピクセルの色は、各々のサブピクセルに設けられたカラーフィルターを通過する光の輝度によって決定される。そして、各カラーフィルターを通過する光の輝度は、液晶パネルのソース電極（データ線）に供給される電圧によって決まる。この電圧を階調電圧と呼ぶ。電子機器には、階調電圧を制御して液晶パネルを駆動する回路装置を含む表示ドライバーが設けられる。

一般に、液晶パネルの入力（入力電圧、入力信号等）と出力（光透過率、明るさ等）は、直線的な正比例関係にない。液晶パネルに使用される液晶材や製造ばらつき等に起因して、液晶パネルは、それぞれ固有のガンマ特性（輝度特性）を有している。そのため、各液晶パネルのガンマ特性を考慮した階調電圧を、液晶パネルのソース電極に供給して、所望の階調を表現できるようにする必要がある。

例えば特許文献１では、９つの階調電圧（Ｖ０、Ｖ３２、…、Ｖ２５６）を、固定抵抗を用いて均等に分圧することにより、２５６個の補間電圧を生成する従来技術が開示されている。固定抵抗で分圧することで、回路規模を小さくすることができる。

特開平０９−２５８６９５号公報

同一の液晶パネルにおいても、階調によってガンマ特性（ガンマ値）が異なっている場合がある。特に、液晶パネルにおいては、低階調領域や高階調領域の階調において、他の階調と比べて、ガンマ値にずれが生じてしまう場合が多い。このように、階調毎にガンマ値が異なっている場合には、液晶パネルは、ガンマ値の変化点周辺において、滑らかな色相変化等を表現することができない。また、ユーザーの目には、トーンジャンプや色ずれ、色かぶりとなって表れることが多い。

本発明の幾つかの態様によれば、表示パネルにおいて、異なる階調間でのガンマ値のずれを抑制することができる表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法等を提供することができる。

本発明の一態様は、第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）が入力され、第ｉの基準電圧と第（ｉ＋１）の基準電圧（ｉはｎ−１以下の整数）とを分圧した階調電圧に基づく駆動電圧を出力する駆動回路と、前記第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、前記駆動回路に供給する制御回路を含む表示ドライバーに関係する。

本発明の一態様では、制御回路が、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、駆動回路に供給する。そして、駆動回路が、第２の表示データに基づいて、駆動電圧を出力する。よって、表示パネルにおいて、異なる階調間でのガンマ値のずれを抑制することが可能となる。

また、本発明の一態様では、前記駆動回路は、前記第１の基準電圧と前記第２の基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力してもよい。

これにより、例えば低階調領域側の階調において、制御回路によるフレームレートコントロールに従って、表示パネルを駆動させること等が可能になる。

また、本発明の一態様では、前記制御回路は、第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した階調電圧に対応する前記第１の表示データに対して、前記フレームレートコントロールを利用して前記第２の表示データを生成し、前記駆動回路に供給してもよい。

これにより、例えば表示パネルにおいて、高階調領域側のガンマ値のずれを抑制し、高階調領域側の色再現性と階調性を向上させること等が可能になる。

また、本発明の一態様では、前記駆動回路は、前記第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力してもよい。

これにより、例えば高階調領域側の階調において、制御回路のフレームレートコントロールに従って、表示パネルを駆動させること等が可能になる。

また、本発明の一態様では、前記制御回路は、前記第１の表示データが入力されるルックアップテーブルに基づいて、前記第２の表示データを出力するルックアップテーブル回路を含んでいてもよい。

これにより、例えば階調毎に異なる変調パターンで、表示パネルを駆動させること等が可能になる。

また、本発明の他の態様は、前記表示ドライバーを含む電気光学装置に関係する。

また、本発明の他の態様は、前記表示ドライバーを含む電子機器に関係する。

また、本発明の他の態様では、第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）のうち、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、前記第１の基準電圧と前記第２の基準電圧とを分圧した前記階調電圧に基づく駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力する表示ドライバーの制御方法に関係する。

また、本発明の他の態様では、第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した階調電圧に対応する前記第１の表示データに対して、前記フレームレートコントロールを利用して前記第２の表示データを生成し、前記第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力してもよい。

本実施形態の表示ドライバーの構成図。 階調と階調電圧の対応関係図。 本実施形態の表示ドライバーの詳細な構成例の説明図。 基準電圧生成回路及びＤ／Ａ変換回路の具体的な構成例の説明図。 基準電圧生成回路に含まれる可変抵抗回路の説明図。 データ線駆動部の構成例の説明図。 階調特性の説明図。 低階調領域側の階調における階調特性の説明図。 高階調領域側の階調における階調特性の説明図。 ルックアップテーブルに設定可能な変調パターンの説明図。 ルックアップテーブルの一例の説明図。 低階調領域側の階調におけるガンマ特性の説明図。 高階調領域側の階調におけるガンマ特性の説明図。 表示パネルの具体的な構成例の説明図。 駆動ユニットの構成例。 駆動ユニットの第１の動作例の説明図。 駆動ユニットの第１の動作例の説明図。 駆動ユニットの第２の動作例の説明図。 駆動ユニットの第２の動作例の説明図。 駆動ユニットの第３の動作例の説明図。 駆動ユニットの第３の動作例の説明図。 電子機器及び電気光学装置の構成例の説明図。

以下、本実施形態について説明する。なお、以下で説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。

１．概要
前述したように、同一の液晶パネルであっても、低階調領域や高階調領域の階調において、他の階調とガンマ特性（ガンマ値）が異なっている場合がある。このように、階調毎にガンマ値が異なっている場合には、液晶パネルは、ガンマ値の変化点周辺において、滑らかな色相変化等を表現することができず、ユーザーの目には、トーンジャンプや色ずれ、色かぶりとなって表れることが多い。

以下で説明する本実施形態では、例えばガンマ値が他の階調と異なる階調において、フレームレートコントロールを利用して、階調電圧を制御し、他の階調とのガンマ値のずれを抑制する。

具体的に、本実施形態の表示ドライバー１００の構成図を図１に示す。図１に示すように、本実施形態の表示ドライバー１００は、駆動回路１１０と、制御回路１２０とを含む。

駆動回路１１０は、第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）が入力され、第ｉの基準電圧と第（ｉ＋１）の基準電圧（ｉはｎ−１以下の整数）とを分圧した階調電圧に基づく駆動電圧を出力する。例えば、駆動回路１１０は、後述する図２２に示すような表示パネルに接続されており、この表示パネル２００に対して、駆動電圧を出力する。

制御回路１２０は、フレームレートコントロールのための処理を実行する。具体的には、制御回路１２０は、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し（フレームレートコントロールにより第２の表示データを生成し）、生成された第２の表示データを駆動回路１１０に供給する。後に図３を用いて詳述するが、制御回路１２０は、インターフェース部１０を介して、外部から入力される表示データ（第１の表示データ）を取得する。そして、制御回路１２０は、取得した表示データ（第１の表示データ）に基づいて、フレームレートコントロールを利用した階調制御を行い、フレームレートコントロール後の表示データ（第２の表示データ）を駆動回路１１０に出力する。制御回路１２０は、駆動回路１１０に接続されている。なお、以下では、説明の簡素化のために、外部等から入力された第１の表示データや、フレームレートコントロールを利用して生成された第２の表示データを、適宜、単に表示データと記載する。

ここで、基準電圧とは、階調電圧を生成するために用いる電圧のことである。具体的には、例えば図４及び図５を用いて後述するラダー抵抗回路３４に含まれる各可変抵抗回路の接続ノードの電圧が、各基準電圧に相当する。本実施形態では、これらの複数の基準電圧のうち、少なくとも二つの基準電圧に基づいて、階調電圧を生成する。

また、第１の基準電圧〜第ｎの基準電圧のうちの、第１の基準電圧と第２の基準電圧とは、例えば低階調領域側（又は高階調領域側）の階調電圧を生成するための基準電圧である。

例えば、図２に示すように、０〜２５５までの階調を表示する場合には、０〜２５５の各階調に対応する階調電圧（Ｖ_０〜Ｖ_２５５）が定義されている。そして、駆動回路１１０は、図４を用いて後述するように、第１の基準電圧と第２の基準電圧を分圧して、例えば階調電圧Ｖ_０〜Ｖ_３を生成する。

また、フレームレートコントロール後の表示データ（第２の表示データ）とは、制御回路１２０が取得した表示データが示す階調を表示パネルに表示させる際に、制御回路１２０がフレームレートコントロールを行って階調制御をした後に駆動回路１１０に出力する表示データのことである。例えば、後述する図１１に示す例においては、表示データとして制御回路１２０に階調１が入力された場合には、フレームレートコントロールを行って、１フレーム目には、階調１に対応する階調電圧Ｖ_１を出力させるための表示データを駆動回路１１０に出力し、２フレーム目〜４フレーム目には、階調２に対応する階調電圧Ｖ_２を出力させるための表示データを駆動回路１１０に出力する。ここでは、このようなフレームレートコントロール後に駆動回路１１０に対して出力される表示データのことを、フレームレートコントロール後の表示データと呼ぶ。フレームレートコントロール後の表示データは、駆動回路１１０が、どのタイミングにどの階調の階調電圧を駆動電圧として、表示パネルに出力するかを指示するデータであるとも言える。別の言い方をすれば、フレームレートコントロール後の表示データ（フレームレートコントロールを利用して生成された第２の表示データ）は、フレームレートコントロールによる変調が行われた表示データである。駆動回路１１０は、取得したフレームレートコントロール後の表示データに基づいて、駆動電圧を表示パネルに出力する。

これにより、制御回路１２０に入力された表示データが示す階調を表示パネルに表示する際に、階調間でのガンマ値のずれを補正するような階調電圧の出力パターンを決定することができる。よって、表示パネルにおいて、異なる階調間でのガンマ値のずれを抑制することが可能となる。その結果、表示パネルにおいて、色再現性と階調性を向上させ、滑らか色相変化を表現すること等が可能になる。特に、上記の例のおいては、低階調領域側（暗部側）の色再現性と階調性を向上させることができる。なお、低階調領域側（明部側）の階調におけるガンマ特性のずれが解消されることについては、図１２を用いて後述する。

また、駆動回路１１０は、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に基づく駆動電圧を出力する場合に、フレームレートコントロールが行われた表示データ（第２の表示データ）に基づく駆動電圧を出力する。

具体的に、前述した図１１を用いて説明する。まず表示データとして制御回路１２０に階調１を示すデータが入力されたものとする。この場合には、制御回路１２０は、１フレーム目には、階調１の表示データを駆動回路１１０に出力し、２フレーム目〜４フレーム目には、階調２の表示データを駆動回路１１０に出力する。そして、駆動回路１１０は、第１の基準電圧と第２の基準電圧を分圧して、１フレーム目には、階調１の表示データに対応する階調電圧Ｖ_１を駆動電圧として表示パネルに出力し、２フレーム目〜４フレーム目には、階調２の表示データに対応する階調電圧Ｖ_２を駆動電圧として表示パネルに出力する。

これにより、例えば低階調領域側の階調において、制御回路１２０によるフレームレートコントロールに従って、表示パネルを駆動させること等が可能になる。

また、高階調領域側（または低階調領域側）の階調においても、同様の処理を行うことが可能である。つまり、制御回路１２０は、第（ｎ−１）の基準電圧と第ｎの基準電圧とを分圧した階調電圧に対応する表示データ（第１の表示データ）に対して、フレームレートコントロールを行って（フレームレートコントロールを利用して第２の表示データを生成し）、駆動回路１１０に供給する。

ここで、第１の基準電圧〜第ｎの基準電圧のうちの、第（ｎ−１）の基準電圧と第ｎの基準電圧とは、例えば高階調領域側（又は低階調領域側）の階調電圧を生成するための基準電圧である。例えば、図２に示すように、０〜２５５までの階調を表示する場合には、駆動回路１１０は、第（ｎ−１）の基準電圧と第ｎの基準電圧を分圧して、例えば階調電圧Ｖ_２５２〜Ｖ_２５５を生成する（ここでは、ｎ＝６４）。そして、制御回路１２０は、この階調電圧Ｖ_２５２〜Ｖ_２５５に対応する階調（２５２〜２５５）を示す表示データが入力された場合に、フレームレートコントロールを行って、駆動回路１１０に供給する。例えば、後述する図１１に示す例において、階調２５３の表示データが入力された場合には、１フレーム目と２フレーム目に、階調２５２を示す表示データを駆動回路１１０に出力する。そして、３フレーム目と４フレーム目には、階調２５３を示す表示データを駆動回路１１０に出力する。

これにより、例えば高階調領域側の階調を表示パネルに表示する際に、階調間でのガンマ値のずれを補正するような階調電圧の出力パターンを決定すること等が可能になる。よって、表示パネルにおいて、高階調領域側のガンマ値のずれを抑制し、高階調領域側の色再現性と階調性を向上させること等が可能になる。なお、高階調領域側の階調におけるガンマ特性のずれが解消されることについては、図１３を用いて後述する。

また、駆動回路１１０は、第（ｎ−１）の基準電圧と第ｎの基準電圧とを分圧した階調電圧に基づく駆動電圧を出力する場合に、フレームレートコントロールが行われた表示データ（第２の表示データ）に基づく駆動電圧を出力する。

この場合についても同様に、前述した図１１を用いて説明する。まず表示データとして制御回路１２０に階調２５３を示すデータが入力されたものとする。この場合には、前述したように、制御回路１２０は、１フレーム目と２フレーム目には、階調２５２の表示データを駆動回路１１０に出力し、３フレーム目と４フレーム目には、階調２５３の表示データを駆動回路１１０に出力する。そして、駆動回路１１０は、第（ｎ−１）の基準電圧と第ｎの基準電圧を分圧して、１フレーム目と２フレーム目には、階調２５２の表示データに対応する階調電圧Ｖ_２５２を駆動電圧として表示パネルに出力し、３フレーム目と４フレーム目には、階調２５３の表示データに対応する階調電圧Ｖ_２５３を駆動電圧として表示パネルに出力する。

これにより、例えば高階調領域側の階調において、制御回路１２０のフレームレートコントロールに従って、表示パネルを駆動させること等が可能になる。

２．表示ドライバー
図３に、本実施形態の表示ドライバー１００の構成例を示す。図３に示すように、表示ドライバー１００は、駆動回路１１０と、制御回路１２０とを含む。

駆動回路１１０は、基準電圧生成回路３５（階調電圧生成回路、ガンマ補正回路）と、Ｄ／Ａ変換部３０（Ｄ／Ａ変換回路）と、データ線駆動部４０（データ線駆動回路）と、ゲート線駆動部５０（ゲート線駆動回路）とを含む。データ線駆動部４０（データ線駆動回路）は、データ線駆動端子（データ線駆動信号出力端子）ＴＳ１〜ＴＳｎ（ｎは２以上の整数）を含む。また、ゲート線駆動部５０（ゲート線駆動回路）は、ゲート線駆動端子ＴＧ１〜ＴＧｍ（ｍは２以上の整数）を含む。

制御回路１２０は、インターフェース部１０（インターフェース回路、端子）と、データ処理部２０（データ処理回路）とを含む。

表示ドライバー１００は例えば集積回路装置（ＩＣ）等で実現される。なお、表示ドライバー１００は、図３の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。

インターフェース部１０は、外部の処理装置（表示コントローラー。例えばＭＰＵやＣＰＵ、ＡＳＩＣ等）との間の通信を行う。インターフェース部１０は、第１色成分入力端子ＴＲＤと、第２色成分入力端子ＴＧＤと、第３色成分入力端子ＴＢＤと、クロック入力端子ＴＰＣＫとを有している。通信は、例えば画像データの転送やクロック信号、同期信号の供給、コマンド（又は制御信号）の転送等である。またインターフェース部１０は、端子設定（実装基板上で設定された端子の入力レベル）を受け付ける。インターフェース部１０は、例えばＩ／Ｏバッファー等で構成される。

データ処理部２０は、インターフェース部１０を介して入力された画像データやクロック信号、同期信号、コマンド等に基づいて、画像データのデータ処理やタイミング制御、表示ドライバー１００の各部の制御等を行う。また、データ処理部２０は、ルックアップテーブル回路２５を含み、ルックアップテーブル回路２５を用いたフレームレートコントロールにより、階調制御を行う。画像データのデータ処理では、例えば第１色成分表示データ及び第２色成分表示データ、第３色成分表示データ等の色成分表示データが示す階調の補正処理などの画像処理等を行う。タイミング制御では、同期信号や画像データに基づいて表示パネルのゲート線の駆動タイミング（選択タイミング）やデータ線の駆動タイミングを制御する。データ処理部２０は、例えばゲートアレイ等のロジック回路で構成される。

ルックアップテーブル回路２５は、表示データ（第１の表示データ）が入力されるルックアップテーブルに基づいて、フレームレートコントロールが行われた表示データ（第２の表示データ）を出力する。ルックアップテーブルの一例については、図１０及び図１１を用いて後述する。

これにより、例えば階調毎に異なる変調パターンで、表示パネルを駆動させること等が可能になる。ただし、本実施形態はルックアップテーブル回路を用いる例には限定されない。例えば、データ処理部２０は、表示データに基づいて、演算により、フレームレートコントロールを行って、フレームレートコントロール後の表示データを出力してもよい。

次に、基準電圧生成回路３５は、複数の基準電圧を生成して、Ｄ／Ａ変換部３０に出力する。例えば、後述する図４の例では、複数の基準電圧としてＶＲ_０〜ＶＲ_６３が生成される。そして、これらの基準電圧ＶＲ_０〜ＶＲ_６３に基づいて、複数の階調電圧が生成される。例えば図２の表に示すように、生成される各階調電圧（Ｖ_０〜Ｖ_２５５）は複数の階調の各階調（０〜２５５）に対応している。また、本実施形態では、基準電圧生成回路３５から出力される基準電圧を、複数の色成分表示データ（例えば第１色成分表示データ及び第２色成分表示データ、第３色成分表示データ等）を表示する際に共用するため、色成分表示データ毎に基準電圧生成回路３５を設ける必要はない。このように、複数の基準電圧を、第１色成分表示データ及び第２色成分表示データ、第３色成分表示データで共用される構成を採用することで、基準電圧生成回路３５の回路面積を縮小できると共に、基準電圧線の配線面積を縮小でき、表示ドライバーの小規模化を実現できる。ただし、色毎に基準電圧生成回路３５を設けても良い。

Ｄ／Ａ変換部３０は、データ処理部２０からの画像データ（入力階調）を基準電圧（データ電圧）にＤ／Ａ変換する。例えば、Ｄ／Ａ変換部３０は、図４に示すＤ／Ａ変換回路３２（複数の電圧選択回路）を含む。例えば後述する図４に示すように、基準電圧生成回路３５はラダー抵抗等で構成され、Ｄ／Ａ変換回路３２はスイッチ回路等で構成される。基準電圧生成回路３５及びＤ／Ａ変換回路３２の具体的な構成については、図４及び図５を用いて後に詳述する。

駆動回路１１０は、データ処理部２０から得られるデータ処理後の第１色成分表示データ、第２色成分表示データ及び第３色成分表示データと、基準電圧生成回路３５から得られる第１色成分表示データ、第２色成分表示データ及び第３色成分表示データのそれぞれに対して共通に使用される複数の階調電圧とに基づいて、表示パネルを駆動する。

駆動回路１１０のデータ線駆動部４０は、Ｄ／Ａ変換部３０からの基準電圧に基づいて、階調電圧を生成する。そして、データ線駆動部４０は、生成した階調電圧をデータ線駆動電圧ＳＶ１〜ＳＶｎとしてデータ線駆動端子ＴＳ１〜ＴＳｎに出力し、表示パネルのデータ線を駆動する。データ線駆動電圧ＳＶ１〜ＳＶｎは、対応するデータ線駆動端子ＴＳ１〜ＴＳｎに供給される電圧である。階調電圧は、制御回路１２０のデータ処理部２０から入力されるフレームレートコントロール後の表示データに基づいて、Ｄ／Ａ変換部３０から入力される基準電圧を分圧して、生成される。そして、データ線駆動電圧ＳＶ１〜ＳＶｎの各電圧としては、生成した階調電圧（例えばＶ_０〜Ｖ_２５５）のうちのいずれかの電圧が、データ線駆動部４０により画像データに基づいて選択される。

また、データ線駆動部４０は、複数のデータ線駆動回路を含む。各データ線駆動回路は、１つのデータ線駆動端子又は複数のデータ線駆動端子に対応して設けられている。データ線駆動回路が複数のデータ線駆動端子に対応して設けられる場合、そのデータ線駆動回路は、時分割に複数のデータ線を駆動する。 駆動回路１１０のゲート線駆動部５０は、ゲート線駆動電圧ＧＶ１〜ＧＶｍをゲート線駆動端子ＴＧ１〜ＴＧｍに出力し、表示パネルのゲート線を駆動（選択）する。例えばシングルゲートの表示パネルでは、１つの水平走査期間において１本のゲート線を選択する。或いは、デュアルゲート、トリプルゲートの表示パネルでは、それぞれ１つの水平走査期間において２本、３本のゲート線を時分割に選択する。ゲート線駆動部５０は、例えば複数の電圧出力回路（バッファー、アンプ）で構成され、例えば各ゲート線駆動端子に対応して１つの電圧出力回路が設けられる。

３．基準電圧生成回路及びＤ／Ａ変換回路
図４に基準電圧生成回路３５とＤ／Ａ変換回路３２の構成例を示す。この基準電圧生成回路３５は、基準電圧設定回路３３と、ラダー抵抗回路３４と、レジスター部３６と、アドレスデコーダー３７とを含む。そして、Ｄ／Ａ変換回路３２はスイッチ回路等で構成される。

ここでラダー抵抗回路３４は、高電位側電源（電源電圧）ＶＤＤＲＨと低電位側電源（電源電圧）ＶＤＤＲＬの間を、例えば６５個の可変抵抗回路（Ｒ６５〜Ｒ１）により抵抗分割し、複数の抵抗分割ノードＲＴ６４〜ＲＴ１の各抵抗分割ノードに複数の基準電圧ＶＲ_０〜ＶＲ_６３の各階調電圧を出力する。なお、以下の説明においても、２５６階調の場合について説明するが、本実施形態はそれに限定されない。

そして、レジスター部３６には、データ処理部２０（ロジック回路）からの階調調整データ（階調特性を調整するためのデータ）が書き込まれる。アドレスデコーダー３７は、ロジック回路からのアドレス信号をデコードし、アドレス信号に対応するレジスターアドレス信号を出力する。レジスター部３６では、ロジック回路からのラッチ信号に基づいて、アドレスデコーダー３７からのレジスターアドレス信号がアクティブとなっているレジスターに対して、階調調整データが書き込まれる。

基準電圧設定回路３３（階調セレクター）は、レジスター部３６に書き込まれた階調調整データに基づいて、抵抗分割ノードＲＴ１〜ＲＴ６４に出力される基準電圧を可変に設定（制御）する。具体的には例えば、ラダー抵抗回路３４が含む複数の可変抵抗回路（Ｒ１〜Ｒ６４）の抵抗値を可変に制御することで、基準電圧を可変に設定する。これにより、各表示パネルのガンマ特性に適した電圧に基準電圧を調整することができる。

また、Ｄ／Ａ変換回路３２は、画像データに基づいてスイッチ回路のＯＮ／ＯＦＦ制御を行い、基準電圧生成回路３５から出力される複数の基準電圧ＶＲ_０〜ＶＲ_６３の中から、画像データを表示するために必要な基準電圧を選択して、データ線駆動部４０に出力する。この際には、後述する図６に示すように、データ処理部２０から、表示データＤＧの上位ビットが入力され、Ｄ／Ａ変換回路３２は、この表示データＤＧの上位ビットに基づいて、基準電圧を選択する。

なお、基準電圧生成回路及びＤ／Ａ変換回路は図４の構成に限定されず、種々の変形実施が可能であり、図４の構成要素の一部を省略したり、他の構成要素を追加したりしてもよい。例えば正極性用のラダー抵抗回路と負極性用のラダー抵抗回路を設けたり、階調電圧信号のインピーダンス変換を行う回路（ボルテージフォロワー接続のオペアンプ）を設けたりしてもよい。或いは、基準電圧生成回路に選択用電圧生成回路と基準電圧選択回路を含ませてもよい。この場合には、選択用電圧生成回路が含むラダー抵抗回路により分割した電圧を、複数の選択用電圧として出力する。そして基準電圧選択回路は、選択用電圧生成回路からの選択用電圧の中から、階調調整データに応じて、例えば２５６階調の場合には６４個（広義にはＳ個）の電圧を選択して、基準電圧ＶＲ_０〜ＶＲ_６３として出力する。

図４の基準電圧生成回路３５では、図７のＣ１、Ｃ２、Ｃ３等に示す各区間での階調特性の傾きを可変に制御することで、階調特性を調整する。これらの各区間での階調特性の傾きの制御は、これらの各区間に対応するラダー抵抗回路３４の可変抵抗回路の抵抗値を制御することで実現できる。

次に、図５にラダー抵抗回路３４が含む可変抵抗回路の構成例を示す。ラダー抵抗回路３４では、図５に示す構成の複数の可変抵抗回路が、高電位側電源ＶＤＤＲＨ、低電位側電源ＶＤＤＲＬの間に直列に設けられている。図５のＶＨは高電位側電源ＶＤＤＲＨ側のノードであり、ＶＬは低電位電源側のノードである。

図５において、上側（前段）の可変抵抗回路との接続ノードであるＮＨと、下側（後段）の可変抵抗回路との接続ノードであるＮＬとの間には、抵抗Ｒ_ｉが設けられている。

また、ノードＮＨとノードＮＬの間にはトランジスターで構成されるスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４が設けられている。またノードＮＲ１とＮＬの間、ＮＲ２とＮＲ１の間、ＮＲ３とＮＲ２の間、ＮＲ４とＮＲ３の間には、調整用の抵抗Ｒ_ｊ、Ｒ_ｊ＋１、Ｒ_ｊ＋２、Ｒ_ｊ＋３が設けられている。そして、接続ノードＮＬが、抵抗分割ノードＲＴ_ｉになり、この抵抗分割ノードＲＴ_ｉに基準電圧Ｖ_ｉが生成されて出力される。

図５では、スイッチング素子ＳＷ１〜ＳＷ４をオン・オフ制御することで、ノードＮＨ、ＮＬ間の総抵抗値が変化する。例えばスイッチング素子ＳＷ１〜ＳＷ４が全てオフである場合には、ノードＮＨ、ＮＬ間の総抵抗値はＲ_ｉになる。一方、スイッチング素子ＳＷ１だけがオンになると、ノードＮＨ、ＮＬ間の総抵抗値は、Ｒ_ｉとＲ_ｊの並列抵抗値になる。またスイッチング素子ＳＷ２だけがオンになると、総抵抗値はＲ_ｉとＲ_ｊ＋１の並列抵抗値になる。

このように、スイッチング素子ＳＷ１〜ＳＷ４のオン・オフ制御が行われ、ノードＮＨ、ＮＬ間の総抵抗値が変化すると、その可変抵抗回路の区間に対応する図７の階調特性の傾きが変化する。これにより、階調特性を可変に制御できる。この場合に図４の基準電圧設定回路３３は、レジスター部３６に書き込まれた階調調整データに基づいて、スイッチング素子ＳＷ１〜ＳＷ４をオン・オフ制御するためのスイッチング信号を生成して、ラダー抵抗回路３４に出力する。

４．データ線駆動部による階調電圧の生成
次に、図６を用いて階調電圧の生成について説明する。前述したように、Ｄ／Ａ変換部３０には表示データＤＧのうちの上位ビットが入力される。この表示データＤＧの上位ビットは、図４に示す基準電圧生成回路３５により生成された複数の基準電圧（ＶＲ_０〜ＶＲ_６３）のうち、階調電圧を生成するために、どの基準電圧を用いるかを示すデータである。本例では、Ｄ／Ａ変換部３０が、表示データＤＧの上位ビットに基づいて、複数の基準電圧のうち、少なくとも二つの基準電圧を選択する。例えば、表示パネルに低階調領域側の階調を表示する際には、Ｄ／Ａ変換部３０は、基準電圧としてＶＲ_０とＶＲ_１を選択して、データ線駆動部４０に出力する。

そして、データ線駆動部４０は、データ線毎に駆動ユニット（４１、４２…）を有している。各駆動ユニットには、Ｄ／Ａ変換部３０により出力された二つの基準電圧（ＶＲ_ｋ、ＶＲ_ｋ＋１）と、表示データＤＧのうちの下位ビットが入力される。データ線駆動部４０の各駆動ユニットは、表示データＤＧの下位ビットに基づいて、二つの基準電圧を分圧して、階調電圧を生成し、生成した階調電圧をデータ線駆動電圧（ＳＶ１〜ＳＶｎ）として出力する。なお、表示データＤＧの下位ビットは、データ線駆動部４０に入力された２つの基準電圧を用いて、どの階調電圧を生成するかを示すデータである。

具体例を挙げると、例えば階調電圧Ｖ_０〜Ｖ_３は、基準電圧ＶＲ_０とＶＲ_１を、下式（１）〜（３）で示すように分圧して生成することができる。

Ｖ_０＝ＶＲ_０ … （１）
Ｖ_１＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊１／４… （２）
Ｖ_２＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊１／２… （３）
Ｖ_３＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊３／４… （４）
本例においては、前述した表示データＤＧの下位ビットは、階調電圧Ｖ_０〜Ｖ_３のうちのどの階調電圧を生成するかを示す。

５．フレームレートコントロール
次に、フレームレートコントロールについて説明する。前述したように、同じ表示パネルであっても、低階調領域側の階調と高階調領域側の階調では、他の階調とガンマ特性にずれがある場合が多い。

ここで、図７〜図９のグラフに、階調と階調電圧の関係を示す。図７〜図９のグラフは、横軸が階調を示し、縦軸が階調電圧を示す。

例えば、低階調領域側の階調（０〜３）において、他の階調とのガンマ値のずれを所与の差分以内に抑えるためには、駆動回路１１０は、図８の曲線ＣＬ１で示すような階調電圧を出力する必要がある。しかし、表示パネルに表示したい階調をそのまま駆動回路１１０に入力した場合には、図８の直線ＳＬ１で示すような階調電圧が表示パネルに出力されてしまう。例えば、図８の例では、階調１を表示するためには、階調電圧として電圧Ｖ_１’を出力することが望ましいが、実際には電圧Ｖ_１’とは異なる電圧Ｖ_１が出力されてしまう。これは、駆動回路１１０において、前述した式（１）〜（４）で示すように、基準電圧を線形に分圧して階調電圧を生成するためである。その結果、ガンマ特性が他の階調とずれ、低階調領域側の階調において、色再現性や階調性が低下してしまう。

このことは、高階調領域側の階調（２５２〜２５５）についても同様である。例えば図９に示すように、他の階調とのガンマ特性のずれをなくすためには、図９の曲線ＣＬ２で示すような階調電圧を出力する必要があるが、表示パネルに表示したい階調をそのまま駆動回路１１０に入力した場合には、図９の直線ＳＬ２で示すような階調電圧が出力されてしまう。

そこで、前述したように、本実施形態では、図７〜図９に示すように、例えば低階調領域側の階調（０〜３）と、高階調領域側の階調（２５２〜２５５）に対して、フレームレートコントロールを行って、階調を制御する。

フレームレートコントロールは、前述したように、データ処理部２０が有するルックアップテーブル回路２５を用いて行う。この際には、例えば図１１に示すようなルックアップテーブルを用いることができる。また、図１０には、ルックアップテーブルに設定可能な変調パターンの表を示す。図１１は、ルックアップテーブルの一例である。

まず、図１０に示すように、本実施形態では、例えば７通りの変調パターンを設定可能である。例えば、図１０の例では、Ｎ階調目を表示させる場合について例示している。この際、設定１を選んだ場合には、制御回路１２０が駆動回路１１０に対して、１フレーム目〜３フレーム目に（Ｎ−１）階調の階調電圧Ｖ_Ｎ−１を出力させ、４フレーム目にはＮ階調に対応する階調電圧Ｖ_Ｎを出力させる。また、設定２を選んだ場合には、制御回路１２０が駆動回路１１０に対して、１フレーム目と２フレーム目に（Ｎ−１）階調の階調電圧Ｖ_Ｎ−１を出力させ、３フレーム目と４フレーム目にはＮ階調に対応する階調電圧Ｖ_Ｎを出力させる。他の設定３〜設定７についても同様である。

そして、図１１の例では、低階調領域側の階調（０〜４）においては、階調０に対して図１０の設定４を、階調１に設定７を、階調２に設定６を、階調３に設定５を設定している。一方、高階調領域側の階調（２５２〜２５５）においては、階調２５２と階調２５５に対して図１０の設定４を、階調２５３に設定２を、階調２５４に設定５を設定している。

このようにすることにより、低階調領域側の階調においては、図８の曲線ＣＬ１で示す階調電圧を疑似的に実現でき、高階調領域側の階調においては、図９の曲線ＣＬ２で示す階調電圧を疑似的に実現できる。具体例を挙げれば、例えば図８に示すように、階調２を表現する際には、階調電圧としてＶ_２とＶ_３を所与のタイミングで表示パネルに出力することにより、階調電圧Ｖ_２’を出力した状態を疑似的に再現することができる。その他の例についても同様である。

その結果を図１２及び図１３に示す。図１２のグラフには、フレームレートコントロールを行わなかった時（ＦＲＣなし）と、フレームレートコントロールを行った時（ＦＲＣあり）とにおける、低階調領域側の階調のガンマ値の変化を示す。図１２のグラフは横軸が階調を示し、縦軸がγ値を示す。図１３についても同様である。

図１２に示すように、ＦＲＣなしでは、階調０〜３において、他の階調とのガンマ値の乖離が顕著であるが、ＦＲＣありでは、他の階調とのガンマ値の差が解消される。

同様にして、図１３のグラフには、高階調領域側の階調のガンマ値の変化を示す。図１３に示すように、ＦＲＣなしでは、階調２５３〜２５５において、他の階調とのガンマ値の乖離が顕著であるが、ＦＲＣありでは、他の階調とのガンマ値の差が解消される。

これにより、低階調領域側の階調と高階調領域側の階調において、ガンマ特性のずれを解消し、色再現性と階調性を向上することができる。なお、本例においては、低階調領域側の階調（０〜３）と高階調領域側の階調（２５２〜２５５）に対してのみ、フレームレートコントロールを行い、他の階調に対してはフレームレートコントロールを行わない。ただし、本実施形態はこれに限定されず、低階調領域側の階調と高階調領域側の階調以外の階調に対しても、フレームレートコントロールを行っても良い。

また、上述してきたように、本実施形態では、新たな階調を表示するために、フレームレートコントロールを行うのではなく、既存の階調のうち、ガンマ特性が他の階調とずれている階調を補正するために、フレームレートコントロールを行う。

６．デュアルゲート
次に、本実施形態で用いる表示パネルを図１４に図示する。以下では、アクティブマトリックス型の表示パネル（例えばＴＦＴ液晶パネル）のうち、デュアルゲートの表示パネルを例にとって説明するが、本発明はデュアルゲート以外（例えばシングルゲート、トリプルゲート）の表示パネルにも適用できる。また液晶パネルに限らず自発光パネル（例えば有機ＥＬパネル）等にも本発明を適用できる。

本実施形態で用いる表示パネルは、図１４に示すように、表示ラインに対応して設けられた第１走査線（第１ゲート線）Ｇ１及び第２走査線（第２ゲート線）Ｇ２のうちの第１走査線Ｇ１により選択される第１画素群（ＳＰ１Ｒ、ＳＰ１Ｂ、ＳＰ２Ｇ）と、第２走査線Ｇ２により選択される第２画素群（ＳＰ１Ｇ、ＳＰ２Ｒ、ＳＰ２Ｂ）を有し、第１画素群の各画素と第２画素群の各画素により複数のデータ線（Ｓ１、Ｓ２、Ｓ３…）の各データ線が共用されるパネルである。

図１４は、表示ドライバー１００が駆動するカラー表示パネルの構成例であり、画素アレイの一部を示している。ピクセル（画素）ＰＸ１、ＰＸ２は１本目の水平表示ラインのピクセルであり、ピクセルＰＸ３、ＰＸ４は２本目の水平表示ラインのピクセルである。各ピクセルにはＲＧＢのサブピクセルが含まれる。例えばピクセルＰＸ１は、第１色（Ｒ）のカラーフィルターが設けられたサブピクセルＳＰ１Ｒ、第２色（Ｇ）のカラーフィルターが設けられたサブピクセルＳＰ１Ｇ、第３色（Ｂ）のカラーフィルターが設けられたサブピクセルＳＰ１Ｂで構成される。

データ線は各水平表示ラインにおいて２個のサブピクセルに共通に接続される。例えば１本目の水平表示ラインでは、データ線Ｓ１はサブピクセルＳＰ１Ｒ、ＳＰ１Ｇに接続され、データ線Ｓ２はサブピクセルＳＰ１Ｂ、ＳＰ２Ｒに接続される。ゲート線は各水平表示ラインに対して２本設けられる。１本のデータ線に接続される２個のサブピクセルのうち一方に、２本のゲート線の一方が接続され、１本のデータ線に接続される２個のサブピクセルのうち他方に、２本のゲート線の他方が接続される。例えば１本目の水平表示ラインにはゲート線Ｇ１、Ｇ２が設けられ、データ線Ｓ１に接続されるサブピクセルＳＰ１Ｒ、ＳＰ１ＧのうちサブピクセルＳＰ１Ｒにゲート線Ｇ１が接続され、サブピクセルＳＰ１Ｇにゲート線Ｇ２が接続される。

そして、例えば１本目の水平表示ラインを駆動する水平走査期間では、その水平走査期間において表示ドライバー１００はゲート線Ｇ１、Ｇ２を時分割に選択する。そして、ゲート線Ｇ１を選択した期間にサブピクセルＳＰ１Ｒ、ＳＰ１Ｂ、ＳＰ２Ｇの階調電圧をデータ線Ｓ１、Ｓ２、Ｓ３に出力して、サブピクセルＳＰ１Ｒ、ＳＰ１Ｂ、ＳＰ２Ｇへの書き込みを行う。ゲート線Ｇ２を選択した期間にサブピクセルＳＰ１Ｇ、ＳＰ２Ｒ、ＳＰ２Ｂの階調電圧をデータ線Ｓ１、Ｓ２、Ｓ３に出力して、サブピクセルＳＰ１Ｇ、ＳＰ２Ｒ、ＳＰ２Ｂへの書き込みを行う。

すなわち、この表示ドライバー１００は、インターフェース部１０がＲＧＢの表示データＲＤ、ＧＤ、ＢＤを受け付け、データ処理部２０がＲＧＢの表示データＲＱ１、ＧＱ１、ＢＱ１を出力し、それらに対応する階調電圧を駆動回路１１０がピクセルＰＸ１のサブピクセルＳＰ１Ｒ、ＳＰ１Ｇ、ＳＰ１Ｂへ書き込む。このようにして各ピクセルにＲＧＢの階調電圧が書き込まれ、表示パネルにカラー画像が表示される。

なお、表示データＲＱ１、ＧＱ１、ＢＱ１は、データ処理部２０の出力データであり、それぞれ表示パネルのピクセル又はサブピクセルに対応する表示データである。例えば図１４のカラー表示パネルの場合、表示データＲＱ１、ＧＱ１、ＢＱ１は、ピクセルＰＸ１の第１色（赤色）のサブピクセルＳＰ１Ｒ、第２色（緑色）のサブピクセルＳＰ１Ｇ、第３色（青色）のサブピクセルＳＰ１Ｂに対応する。

このような表示パネルを用いることにより、表示パネルのデータ線の本数を削減すること等が可能になる。なお、デュアルゲートの表示パネルにおける画素アレイの構成は図１４に限定されない。例えば、サブピクセルＳＰ１Ｒ、ＳＰ１Ｇ、ＳＰ１Ｂ、ＳＰ２Ｒにおいて、サブピクセルＳＰ１Ｒ、ＳＰ２Ｒがゲート線Ｇ１に接続され（第１画素群）、サブピクセルＳＰ１Ｇ、ＳＰ１Ｂがゲート線Ｇ２に接続されてもよい（第２画素群）。或いは、サブピクセルＳＰ１Ｒ、ＳＰ１Ｇ、ＳＰ３Ｒ、ＳＰ３Ｇにおいて、サブピクセルＳＰ１Ｒ、ＳＰ３Ｇがゲート線Ｇ１、Ｇ３に接続され、サブピクセルＳＰ１Ｇ、ＳＰ３Ｒがゲート線Ｇ２、Ｇ４に接続されてもよい。この他にも種々の変形実施が可能である。例えばＲＧＢ画素に対してＷ（白）画素を加えるＲＧＢＷ方式の表示パネルにも本実施形態の手法は適用可能である。

７．変形例
次に本実施形態の変形例について説明する。図６では各駆動ユニット４１、４２に対して、Ｄ／Ａ変換部３０から２つの基準電圧（ＶＲ_{（Ｋ＋１）、}ＶＲ_Ｋ）を同時に入力する構成例を示しているが、本実施形態はこれに限定されない。例えば２つの基準電圧をＤ／Ａ変換部３０から時分割に入力する変形実施も可能である。図１５にこの変形例での駆動ユニット４３の構成例を示す。

駆動ユニット４３は、いわゆるフリップアラウンド型のサンプルホールド回路であり、演算増幅器ＯＰと、キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４と、スイッチング素子ＳＩ１、ＳＩ２、ＳＩ３、ＳＩ４、Ｓ２、Ｓ３−１、Ｓ３−２、Ｓ３−３、Ｓ３−４、Ｓ４を含む。スイッチング素子ＳＩ１〜ＳＩ４の一端には、Ｄ／Ａ変換部３０からの入力電圧Ｖｉｎ（基準電圧）が入力される。スイッチング素子ＳＩ１〜ＳＩ４の他端はキャパシターＣ１〜Ｃ４の一端に接続される。キャパシターＣ１〜Ｃ４の他端は、演算増幅器ＯＰの反転入力端子に接続される。演算増幅器ＯＰの非反転入力端子はＡＧＮＤに設定される。スイッチング素子Ｓ２は、演算増幅器ＯＰの反転入力端子と出力端子の間に設けられる。スイッチング素子Ｓ３−１、Ｓ３−２、Ｓ３−３、Ｓ３−４は、キャパシターＣ１〜Ｃ４の一端のノードと演算増幅器ＯＰの出力端子との間に設けられる。スイッチ素子Ｓ４は、演算増幅器ＯＰの出力端子と階調電圧ＶＯＵＴの出力ノードとの間に設けられる。

図１６、図１７は駆動ユニット４３の第１の動作例の説明図である。図１６、図１７では、表示データＤＧの下位２ビットが「００」のときの第１、第２の基準電圧（ＶＲ_{（Ｋ＋１）、}ＶＲ_Ｋ）の間の階調電圧として、４．０Ｖを出力する例を示している。図１６に示すように、サンプリング期間に、第１の基準電圧（ＶＲ_{（Ｋ＋１）}）として４．０Ｖ、第２の階調電圧（ＶＲ_Ｋ）として３．８Ｖを与える場合、入力用のスイッチング素子ＳＩ１〜ＳＩ４を介して、キャパシターＣ１〜Ｃ４のすべてに４．０Ｖを供給する。即ち第１の基準電圧（４．０Ｖ）が供給される前半のサンプリング期間においては、スイッチング素子ＳＩ１〜ＳＩ４のすべてがオンになる一方で、第２の基準電圧（３．８Ｖ）が供給される後半のサンプリング期間においては、スイッチング素子ＳＩ１〜ＳＩ４のすべてがオフになる。そして、図１７に示すように、ホールド期間において、フリップアラウンド用のスイッチング素子Ｓ３−１〜Ｓ３−４を介して演算増幅器ＯＰの出力端子側に電荷を供給することで、階調電圧Ｖｏｕｔとして４．０Ｖを出力できる。

なおサンプリング期間においては、帰還用のスイッチング素子Ｓ２がオン、スイッチング素子Ｓ４がオフになり、ホールド期間においては、スイッチング素子Ｓ２がオフ、スイッチング素子Ｓ４がオンになる。またスイッチング素子ＳＩ１〜ＳＩ４は表示データＤＧの下位ビットに基づいてオン、オフ制御される。

図１８、図１９は駆動ユニット４３の第２の動作例の説明図である。図１８、図１９では、表示データＤＧの下位２ビットが「０１」のときの第１、第２の基準電圧（ＶＲ_{（Ｋ＋１）、}ＶＲ_Ｋ）の間の階調電圧として、３．９５Ｖを出力する例を示している。図１８に示すように、サンプリング期間に、第１の基準電圧（ＶＲ_{（Ｋ＋１）}）として４．０Ｖ、第２の階調電圧（ＶＲ_Ｋ）として３．８Ｖを与える場合、スイッチング素子ＳＩ１〜ＳＩ４を介して、キャパシターＣ１〜Ｃ４のうちの３つのキャパシターに４．０Ｖを供給し、残りの１つのキャパシターに３．８Ｖを供給する。即ち第１の基準電圧（４．０Ｖ）が供給される前半のサンプリング期間においては、スイッチング素子ＳＩ１〜ＳＩ４のすべてがオンになる一方で、第２の基準電圧（３．８Ｖ）が供給される後半のサンプリング期間においては、スイッチング素子ＳＩ１だけがオンになる。そして、図１９に示すように、ホールド期間において、スイッチング素子Ｓ３−１〜Ｓ３−４を介して演算増幅器ＯＰの出力端子側に電荷を供給することで、階調電圧Ｖｏｕｔとして３．９５Ｖを出力できる。

図２０、図２１は駆動ユニット４３の第３の動作例の説明図である。図２０、図２１では、表示データＤＧの下位２ビットが「１０」のときの第１、第２の基準電圧（ＶＲ_{（Ｋ＋１）、}ＶＲ_Ｋ）の間の階調電圧として、３．９Ｖを出力する例を示している。図１８に示すように、サンプリング期間に、第１の基準電圧（ＶＲ_{（Ｋ＋１）}）として４．０Ｖ、第２の階調電圧（ＶＲ_Ｋ）として３．８Ｖを与える場合、スイッチング素子ＳＩ１〜ＳＩ４を介して、キャパシターＣ１〜Ｃ４のうちの２つのキャパシターに４．０Ｖを供給し、残りの２つのキャパシターに３．８Ｖを供給する。即ち第１の基準電圧（４．０Ｖ）が供給される前半のサンプリング期間においては、スイッチング素子ＳＩ１〜ＳＩ４のすべてがオンになる一方で、第２の基準電圧（３．８Ｖ）が供給される後半のサンプリング期間においては、スイッチング素子ＳＩ１、ＳＩ２だけがオンになる。そして、図２１に示すように、ホールド期間において、スイッチング素子Ｓ３−１〜Ｓ３−４を介して演算増幅器ＯＰの出力端子側に電荷を供給することで、階調電圧Ｖｏｕｔとして３．９Ｖを出力できる。

また本実施形態の変形例として、例えば図３のインターフェース部１０等の入力データ（画像データ、表示データ）が８ビットの場合には、本実施形態のフレームレートコントロールを行い、入力データが６ビット以下の場合には、本実施形態のフレームレートコントロールを行わないようにしてもよい。即ち、入力データのフォーマット（８ビット、６ビット等）に応じて、フレームレートコントロールのオン、オフを制御する。

また入力データが例えばグラフィックの画像データである場合には、本実施形態のフレームレートコントロールを行い、入力データが文字データ等である場合には、本実施形態のフレームレートコントロールを行わないようにしてもよい。例えばイラスト、図形、写真等のグラフィック画像データの場合には、本実施形態のフレームレートコントロールをオンにすることで、表示品質を向上できる。一方、文字データ等の場合には、それほど高い表示品質は要求されないため、フレームレートコントロールをオフにする。

８．電気光学装置及び電子機器
図２２に、本実施形態の表示ドライバー１００を適用できる電気光学装置と電子機器の構成例を示す。本実施形態の電子機器として、例えば車載表示装置（例えばメーターパネル等）や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、ＤＬＰ（Digital Light Processing）装置、プリンター等の、表示装置を搭載する種々の電子機器を想定できる。

図２２に示す電子機器は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００（ホストコントローラー）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０は表示ドライバー１００、表示パネル２００を含む。

表示パネル２００は例えばマトリックス型の液晶表示パネルである。或は、表示パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば、ガラス基板に表示パネル２００が形成され、そのガラス基板に表示ドライバー１００が実装される。この表示パネル２００と表示ドライバー１００を含むモジュールとして電気光学装置３５０が構成される（電気光学装置３５０には更に表示コントローラー３００が含まれてもよい）。なお、表示コントローラー３００、表示ドライバー１００はモジュールとして構成されずに個々の部品として電子機器に組み込まれてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された画像データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された画像データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。

以上の本実施形態は、第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）のうち、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に基づく駆動電圧を出力する場合に、第２の表示データに基づく駆動電圧を出力する表示ドライバー１００の制御方法に適用することができる。

また、本実施形態の表示ドライバー１００の制御方法では、第（ｎ−１）の基準電圧と第ｎの基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、第（ｎ−１）の基準電圧と第ｎの基準電圧とを分圧した階調電圧に基づく駆動電圧を出力する場合に、第２の表示データに基づく駆動電圧を出力してもよい。

以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、表示ドライバー、電気光学装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…インターフェース部、２０…データ処理部、２５…ルックアップテーブル回路、
３０…Ｄ／Ａ変換部、３２…Ｄ／Ａ変換回路、３３…基準電圧設定回路、
３４…ラダー抵抗回路、３５…基準電圧生成回路、３６…レジスター部、
３７…アドレスデコーダー、４０…データ線駆動部、
４１、４２、４３…駆動ユニット、５０…ゲート線駆動部、
１００…表示ドライバー、１１０…駆動回路、１２０…制御回路、２００…表示パネル、
３００…表示コントローラー、３１０…ＣＰＵ、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…電気光学装置

Claims (9)

1. 第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）が入力され、第ｉの基準電圧と第（ｉ＋１）の基準電圧（ｉはｎ−１以下の整数）とを分圧した階調電圧に基づく駆動電圧を出力する駆動回路と、
   前記第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、前記駆動回路に供給する制御回路と、
   を含むことを特徴とする表示ドライバー。
2. 請求項１において、
   前記駆動回路は、
   前記第１の基準電圧と前記第２の基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力することを特徴とする表示ドライバー。
3. 請求項１又は２において、
   前記制御回路は、
   第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した階調電圧に対応する前記第１の表示データに対して、前記フレームレートコントロールを利用して前記第２の表示データを生成し、前記駆動回路に供給することを特徴とする表示ドライバー。
4. 請求項３において、
   前記駆動回路は、
   前記第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力することを特徴とする表示ドライバー。
5. 請求項１乃至４のいずれかにおいて、
   前記制御回路は、
   前記第１の表示データが入力されるルックアップテーブルに基づいて、前記第２の表示データを出力するルックアップテーブル回路を含むことを特徴とする表示ドライバー。
6. 請求項１乃至５のいずれかに記載の表示ドライバーを含むことを特徴とする電気光学装置。
7. 請求項１乃至５のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
8. 第１の基準電圧〜第ｎの基準電圧（ｎは２以上の整数）のうち、第１の基準電圧と第２の基準電圧とを分圧した階調電圧に対応する第１の表示データに対して、フレームレートコントロールを利用して第２の表示データを生成し、
   前記第１の基準電圧と前記第２の基準電圧とを分圧した前記階調電圧に基づく駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力することを特徴とする表示ドライバーの制御方法。
9. 請求項８において、
   第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した階調電圧に対応する前記第１の表示データに対して、前記フレームレートコントロールを利用して前記第２の表示データを生成し、
   前記第（ｎ−１）の基準電圧と前記第ｎの基準電圧とを分圧した前記階調電圧に基づく前記駆動電圧を出力する場合に、前記第２の表示データに基づく前記駆動電圧を出力することを特徴とする表示ドライバーの制御方法。

Images