JP2007086153A - 駆動回路、電気光学装置及び電子機器 - Google Patents

駆動回路、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2007086153A
JP2007086153A JP2005271887A JP2005271887A JP2007086153A JP 2007086153 A JP2007086153 A JP 2007086153A JP 2005271887 A JP2005271887 A JP 2005271887A JP 2005271887 A JP2005271887 A JP 2005271887A JP 2007086153 A JP2007086153 A JP 2007086153A
Authority
JP
Japan
Prior art keywords
gradation
voltage
circuit
period
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005271887A
Other languages
English (en)
Inventor
Takeshi Nomura
猛 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005271887A priority Critical patent/JP2007086153A/ja
Priority to US11/531,802 priority patent/US20070063949A1/en
Publication of JP2007086153A publication Critical patent/JP2007086153A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

【課題】 低消費電力で、高速に精度良く階調電圧を設定できる駆動回路、電気光学装置及び電子機器を提供する。
【解決手段】 駆動回路は、複数の階調電圧が供給される複数の階調信号線と、複数の階調電圧の中から階調データに基づいて１つの階調電圧を選択する電圧選択回路と、該１つの階調電圧に基づいて出力線を駆動するオペアンプと、２つの電源間の電圧を分割した複数の階調電圧を生成するための第１及び第２の抵抗回路とを含む。第１の抵抗回路の総抵抗値が、第２の抵抗回路の総抵抗値より小さい。第１の期間では、第１の抵抗回路が生成した複数の階調電圧を複数の階調信号線に供給する。第１の期間後の第２の期間では、第２の抵抗回路が生成した複数の階調電圧を複数の階調信号線に供給し、オペアンプが該複数の階調電圧の中から選択された階調電圧に基づいて出力線を駆動する。
【選択図】 図５

Description

本発明は、駆動回路、電気光学装置及び電子機器に関する。
従来より、携帯電話機等の電子機器に用いられる液晶パネル（電気光学装置）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易であるという利点がある反面、多色化や動画表示が難しいという不利点がある。一方、アクティブマトリクス方式は、多色化や動画表示に適しているという利点がある反面、低消費電力化が難しいという不利点がある。
そして、近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきた。
一般に、画像表示を行うための駆動信号は、表示装置の階調特性に応じてガンマ補正が行われる。液晶装置を例にとれば、ガンマ補正により、階調表示を行うための階調データに基づいて、最適な画素の透過率を実現するように補正された階調電圧が出力される。そして、この階調電圧に基づいてデータ線が駆動される。
特開２００１−２９０４５７号公報
例えば特許文献１に開示されているように、抵抗素子を用いて所定の範囲の電圧を分圧した電圧を階調電圧として出力する場合、ガンマ補正は、階調特性に応じて分圧して補正された複数の電圧の中から階調データに対応する階調電圧を選択出力することで実現できる。
この複数の電圧は、抵抗素子の両端の電圧を分圧することで生成される。そのため、該抵抗素子に流れる電流を小さくする目的で抵抗素子の抵抗値が高く設定される。しかしながら、極性反転駆動やＲＧＢの各色成分の階調データに応じて時分割で駆動されるマルチプレクス駆動では、階調特性に応じて各階調電圧のレベルを変更する必要がある。従って、抵抗素子の抵抗値が高いと時定数が大きくなり、各階調電圧が供給される各階調信号線の充放電時間が長くなってしまう。この場合、所定の時間内に階調信号線の電圧を所望の電圧レベルに設定できず、精度良く階調電圧を生成できないことになる。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で、高速に精度良く階調電圧を設定できる駆動回路、電気光学装置及び電子機器を提供することにある。
上記課題を解決するために本発明は、
電気光学装置のデータ線を駆動するための駆動回路であって、
各階調信号線に各階調電圧が供給される複数の階調信号線と、
前記複数の階調信号線に供給される複数の階調電圧の中から階調データに基づいて１つの階調電圧を選択する電圧選択回路と、
前記電圧選択回路によって選択された前記階調電圧に基づいて前記データ線に接続される出力線を駆動するオペアンプと、
高電位側電源及び低電位側電源の間の電圧を分割した複数の階調電圧を生成するための第１及び第２の抵抗回路とを含み、
前記第１の抵抗回路の総抵抗値が、前記第２の抵抗回路の総抵抗値より小さく、
第１の期間において、前記第１の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給し、
前記第１の期間後の第２の期間において、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記オペアンプが該複数の階調電圧の中から選択された階調電圧に基づいて前記出力線を駆動する駆動回路に関係する。
本発明においては、第１の期間では総抵抗値がより小さい第１の抵抗回路により生成された階調電圧を複数の階調信号線に供給するため、小さい時定数で階調信号線の電荷の充放電を行うことができる。そのため、極性反転駆動時やＲＧＢの各色成分毎に時分割されるマルチプレクス駆動時のように階調信号線の電位を変動させる場合に、階調信号線の電荷の充放電時間が長くなり、駆動期間内に階調電圧のレベルを所望のレベルに設定できず、精度良く階調電圧を生成できない事態を回避できる。また第２の期間が開始されるタイミングでは、既に階調電圧の電位が安定しているため、オペアンプは速やかに出力線に所望の駆動電圧を供給できる。従って、速やかに出力線に所望の駆動電圧を供給できる時間分だけ、オペアンプの動作時間を短くでき、消費電流を削減できるようになる。
また本発明に係る駆動回路では、
前記第１の期間から前記第２の期間への切替タイミングを含む第１の切替期間では、前記第１の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給することができる。
本発明によれば、同じ階調電圧であっても電圧レベルが異なる場合であっても、第１及び第２の期間の切替時において階調信号線の電位が容量結合により切替先の電位側に変動する事態を回避でき、階調信号線の電位を安定化できる。
また本発明に係る駆動回路では、
前記高電位側電源及び前記低電位側電源の間の電圧を分割した複数の階調電圧を生成するための第３の抵抗回路を含み、
前記第２の期間後の第３の期間において、前記オペアンプの出力をハイインピーダンス状態に設定すると共に、前記第３の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給し、該複数の階調電圧の中から選択された階調電圧を前記出力線に供給することができる。
本発明によれば、更に第３の抵抗回路を設け、オペアンプで駆動後に、階調電圧をそのまま出力線に出力して、オペアンプのオフセット分を調整できるようになる。
また本発明に係る駆動回路では、
前記第３の抵抗回路の総抵抗値が、前記第１の抵抗回路の総抵抗値より大きく、且つ前記第２の抵抗回路の総抵抗値より小さくてもよい。
本発明によれば、第３の期間において、短時間にデータ線の電圧を精度良く設定できるようになる。
また本発明に係る駆動回路では、
前記第３の期間において、前記オペアンプの動作電流を停止又は制限することができる。
本発明によれば、オペアンプの動作電流を停止又は制限してオペアンプの出力をハイインピーダンス状態に設定でき、高精度な電圧供給と共に低消費電力化を図ることができる。
また本発明に係る駆動回路では、
前記第２の期間から前記第３の期間への切替タイミングを含む第２の切替期間では、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記第３の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給することができる。
本発明によれば、同じ階調電圧であっても電圧レベルが異なる場合であっても、第２及び第３の期間の切替時において階調信号線の電位が容量結合により切替先の電位側に変動する事態を回避でき、階調信号線の電位を安定化できる。
また本発明に係る駆動回路では、
前記第１及び第３の抵抗回路のうち少なくとも１つは、
一端が前記高電位側電源に接続され、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する高電位側抵抗値調整用抵抗回路と、
一端が前記低電位側電源に接続され、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する低電位側抵抗値調整用抵抗回路と、
前記高電位側抵抗値調整用抵抗回路の１つの分圧ノードと前記低電位側抵抗値調整用抵抗回路の１つの分圧ノードとの間に、直列に接続される複数の階調ステップ調整用抵抗回路とを含み、
前記複数の階調ステップ調整用抵抗回路の各階調ステップ調整用抵抗回路が、その両端の電圧を可変抵抗により分割された電圧を出力する複数の階調電圧出力ノードを有し、
前記複数の階調電圧出力ノードの各階調電圧出力ノードの電圧が、前記各階調電圧として出力されてもよい。
本発明によれば、上述の効果に加えて、柔軟にガンマ特性を変更でき、所望の階調電圧をきめ細かく設定できるようになる。
また本発明は、
複数の走査線と、
複数のデータ線と、
複数の画素と、
前記複数の走査線を走査する走査線駆動回路と、
前記複数のデータ線を駆動する上記のいずれか記載の駆動回路とを含む電気光学装置に関係する。
本発明によれば、低消費電力で、高速に精度良く階調電圧を設定できる駆動回路を含む電気光学装置を提供できる。
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
本発明によれば、低消費電力で、高速に精度良く階調電圧を設定できる駆動回路を含む電気光学装置が適用された電子機器を提供できる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
１． 液晶表示装置
図１に、本実施形態におけるアクティブマトリックス型の液晶表示装置の構成の概要を示す。ここでは、アクティブマトリックス型の液晶表示装置について説明するが、単純マトリックス型の液晶表示装置についても、本実施形態におけるデータドライバ（表示ドライバ、より広義には駆動回路）を適用できる。
液晶表示装置１０は、液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には表示パネル、更に広義には電気光学装置）２０を含む。ＬＣＤパネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲートライン）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソースライン）ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。また、走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域にＴＦＴ２２ｍｎが配置されている。
ＴＦＴ２２ｍｎのゲートは、走査線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソースは、データ線ＤＬｎに接続されている。ＴＦＴ２２ｍｎのドレインは、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎとの間に液晶が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧Ｖｃｏｍが供給される。
このようなＬＣＤパネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。
液晶表示装置１０は、データドライバ（広義には表示ドライバ、更に広義には駆動回路）３０を含む。データドライバ３０は、階調データに基づいて、ＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。
液晶表示装置１０は、ゲートドライバ（広義には走査ドライバ、走査線駆動回路）３２を含むことができる。ゲートドライバ３２は、一垂直走査期間内に、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを走査する。
液晶表示装置１０は、電源回路１００を含むことができる。電源回路１００は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。電源回路１００は、例えばデータドライバ３０のデータ線の駆動に必要な電圧ＶＤＤＨ、ＶＳＳＨや、データドライバ３０のロジック部の電圧を生成する。
また電源回路１００は、走査線の走査に必要な電圧を生成し、これをゲートドライバ３２に対して供給する。
更に電源回路１００は、対向電極電圧Ｖｃｏｍを生成する。電源回路１００は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとを周期的に繰り返す対向電極電圧Ｖｃｏｍを、ＬＣＤパネル２０の対向電極に出力する。
液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央演算処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、データドライバ３０、ゲートドライバ３２、電源回路１００を制御する。例えば、表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に対し、動作モードの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。本実施形態では、表示コントローラ３８が、データドライバ３０に対してガンマ補正データを供給し、種々のガンマ補正を実現できるようになっている。
なお図１では、液晶表示装置１０に電源回路１００又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。
また、データドライバ３０は、ゲートドライバ３２及び電源回路１００のうち少なくとも１つを内蔵してもよい。
更にまた、データドライバ３０、ゲートドライバ３２、表示コントローラ３８及び電源回路１００の一部又は全部をＬＣＤパネル２０上に形成してもよい。例えば図２では、ＬＣＤパネル２０上に、データドライバ３０及びゲートドライバ３２が形成されている。このようにＬＣＤパネル２０は、複数のデータ線と、複数の走査線と、複数の走査線の各走査線及び複数のデータ線の各データ線とに接続された複数のスイッチ素子と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。ＬＣＤパネル２０の画素形成領域８０に、複数の画素が形成されている。
２． ゲートドライバ
図３に、図１のゲートドライバ３２の構成例を示す。
ゲートドライバ３２は、シフトレジスタ４０、レベルシフタ４２、出力バッファ４４を含む。
シフトレジスタ４０は、各走査線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ４０は、クロック信号ＣＰＶに同期してスタートパルス信号ＳＴＶをフリップフロップに保持すると、順次クロック信号ＣＰＶに同期して隣接するフリップフロップにスタートパルス信号ＳＴＶをシフトする。ここで入力されるクロック信号ＣＰＶは水平同期信号であり、スタートパルス信号ＳＴＶは垂直同期信号である。
レベルシフタ４２は、シフトレジスタ４０からの電圧のレベルを、ＬＣＤパネル２０の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧のレベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要になる。
出力バッファ４４は、レベルシフタ４２によってシフトされた走査電圧をバッファリングして走査線に出力し、走査線を駆動する。
３． データドライバ（駆動回路）
図４に、図１のデータドライバ３０の構成例のブロック図を示す。図４では、１ドット当たりの階調データのビット数が６であるものとして説明するが、本発明が階調データのビット数に限定されるものではない。
データドライバ３０は、データラッチ５０、ラインラッチ５２、階調電圧発生回路５４、ＤＡＣ（Digital/Analog Converter）５６、駆動部５８を含む。
データドライバ３０には、画素単位（又は１ドット単位）でシリアルに階調データが入力される。この階調データは、ドットクロック信号ＤＣＬＫに同期して入力される。ドットクロック信号ＤＣＬＫは、表示コントローラ３８から供給される。
データラッチ５０は、各レジスタが１ドット分の階調データを保持する複数のレジスタを含む。データラッチ５０は、例えば一水平走査分の階調データを取り込むことができる。
ラインラッチ５２は、データラッチ５０にラッチされた一水平走査分の階調データを、水平同期信号ＨＳＹＮＣの変化タイミングでラッチする。ラインラッチ５２もまた、各レジスタが１ドット分の階調データを保持する複数のレジスタを含む。ラインラッチ５２の複数のレジスタの各レジスタには、データラッチ５０の複数のレジスタの各レジスタに保持された階調データが取り込まれる。
階調電圧発生回路５４は、各階調電圧が各階調データに対応する複数の階調電圧を生成する。より具体的には、階調電圧発生回路５４は、高電位側電源の電圧ＶＤＤＨと低電位側電源の電圧ＶＳＳＨとに基づいて、各階調電圧が６ビットの各階調データに対応する複数の階調電圧Ｖ０〜Ｖ６３を生成する。このような階調電圧発生回路５４は、両端に電圧ＶＤＤＨと電圧ＶＳＳＨとが供給された抵抗回路の複数の分圧ノードの電圧をそれぞれ階調電圧として出力させる。
ＤＡＣ５６は、ラインラッチ５２から出力される階調データに対応した階調電圧を駆動部５８の出力である出力線毎に生成する。各出力線は、ＬＣＤパネル２０の各データ線に電気的に接続される。より具体的には、ＤＡＣ５６は、階調電圧発生回路５４によって生成された複数の階調電圧Ｖ０〜Ｖ６３の中から、ラインラッチ５２から出力された駆動部５８の１出力線分の階調データに対応した階調電圧を選択し、選択した階調電圧を出力する。
ＤＡＣ５６は、出力線毎に設けられた電圧選択回路ＤＥＣ１〜ＤＥＣＮを含む。各電圧選択回路は、階調電圧Ｖ０〜Ｖ６３の中から、階調データに対応した１つの階調電圧を出力する。
駆動部５８は、各出力線がＬＣＤパネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動部５８は、ＤＡＣ５６の電圧選択回路によって出力線毎に出力された階調電圧に基づいて、各出力線を駆動する。駆動部５８は、出力線毎に設けられた出力回路ＯＵＴ１〜ＯＵＴＮを含む。各出力回路は、各電圧選択回路からの階調電圧に基づいてデータ線を駆動する。各出力回路は、ボルテージフォロワ接続されたオペアンプにより構成できる。
４． データドライバの要部の構成
図５に、図４の階調電圧発生回路５４、ＤＡＣ５６及び駆動部５８の構成例の回路図を示す。なお本実施形態では、図５に示す回路ブロックのすべてを含む必要はない。
階調電圧発生回路５４は、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３を含むことができる。第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路の両端には、高電位側電源及び低電位側電源が接続される構成を有している。
即ち、第１の抵抗回路ＲＥＳ１の両端には、スイッチ素子ＳＷ１、ＳＷ２の一端がそれぞれ接続される。スイッチ素子ＳＷ１の他端に高電位側電源が接続されると共にスイッチ素子ＳＷ２の他端に低電位側電源が接続される。スイッチ素子ＳＷ１、ＳＷ２は、イネーブル信号ＥＮ１によりスイッチ制御（オンオフ制御）される。即ち、イネーブル信号ＥＮ１がアクティブのときスイッチ素子ＳＷ１、ＳＷ２は導通状態に設定され、イネーブル信号ＥＮ１が非アクティブのときスイッチ素子ＳＷ１、ＳＷ２は非導通状態に設定される。
第２の抵抗回路ＲＥＳ２の両端には、スイッチ素子ＳＷ３、ＳＷ４の一端がそれぞれ接続される。スイッチ素子ＳＷ３の他端に高電位側電源が接続されると共にスイッチ素子ＳＷ４の他端に低電位側電源が接続される。スイッチ素子ＳＷ３、ＳＷ４は、イネーブル信号ＥＮ２によりスイッチ制御（オンオフ制御）される。即ち、イネーブル信号ＥＮ２がアクティブのときスイッチ素子ＳＷ３、ＳＷ４は導通状態に設定され、イネーブル信号ＥＮ２が非アクティブのときスイッチ素子ＳＷ３、ＳＷ４は非導通状態に設定される。
第３の抵抗回路ＲＥＳ３の両端には、スイッチ素子ＳＷ５、ＳＷ６の一端がそれぞれ接続される。スイッチ素子ＳＷ５の他端に高電位側電源が接続されると共にスイッチ素子ＳＷ６の他端に低電位側電源が接続される。スイッチ素子ＳＷ５、ＳＷ６は、イネーブル信号ＥＮ３によりスイッチ制御（オンオフ制御）される。即ち、イネーブル信号ＥＮ３がアクティブのときスイッチ素子ＳＷ５、ＳＷ６は導通状態に設定され、イネーブル信号ＥＮ３が非アクティブのときスイッチ素子ＳＷ５、ＳＷ６は非導通状態に設定される。
このような第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路は、両端の電圧を分割した複数の電圧を階調電圧Ｖ０〜Ｖ６３として生成することができる。
第１の抵抗回路ＲＥＳ１の総抵抗値ｒ１は、第２の抵抗回路ＲＥＳ２の総抵抗値ｒ２よりも小さい。第３の抵抗回路ＲＥＳ３の総抵抗値ｒ３は、第１の抵抗回路ＲＥＳ１の総抵抗値ｒ１より大きく、且つ第２の抵抗回路ＲＥＳ２の総抵抗値ｒ２より小さい。即ち、ｒ１＜ｒ３＜ｒ２の関係を有する。総抵抗値ｒ３を総抵抗値ｒ２より小さくすることで、短時間にデータ線の電圧を精度良く設定できるようになる。ｒ１＜ｒ３＜ｒ２の関係を有するの関係を有する一方で、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３のそれぞれが複数の電圧を生成するための抵抗分割比は同じである。
なお第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路の両端には、上記の高電位側電源及び低電位側電源と異なる電源がそれぞれ接続されてもよい。
第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３によって生成された階調電圧Ｖ０〜Ｖ６３の各階調電圧は、階調信号線ＧＳ１〜ＧＳ６４の各階調信号線に供給される。そのため階調電圧発生回路５４は、第１〜第３の出力選択回路ＯＳＥＬ１〜ＯＳＥＬ３を含み、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路によって生成された階調電圧Ｖ０〜Ｖ６３が階調信号線ＧＳ１〜ＧＳ６４に出力されるようになっている。
第１の出力選択回路ＯＳＥＬ１は、第１の抵抗回路ＲＥＳ１によって生成された階調電圧Ｖ０〜Ｖ６３（第１の階調電圧群）の各階調電圧を階調信号線ＧＳ１〜ＧＳ６４の各階調信号線に出力するための６４個のスイッチ素子を含む。これらのスイッチ素子は、イネーブル信号ＥＮ１により一斉にオンオフ制御される。第２の出力選択回路ＯＳＥＬ２は、第２の抵抗回路ＲＥＳ２によって生成された階調電圧Ｖ０〜Ｖ６３（第２の階調電圧群）の各階調電圧を階調信号線ＧＳ１〜ＧＳ６４の各階調信号線に出力するための６４個のスイッチ素子を含む。これらのスイッチ素子は、イネーブル信号ＥＮ２により一斉にオンオフ制御される。第３の出力選択回路ＯＳＥＬ３は、第３の抵抗回路ＲＥＳ３によって生成された階調電圧Ｖ０〜Ｖ６３（第３の階調電圧群）の各階調電圧を階調信号線ＧＳ１〜ＧＳ６４の各階調信号線に出力するための６４個のスイッチ素子を含む。これらのスイッチ素子は、イネーブル信号ＥＮ３により一斉にオンオフ制御される。
階調信号線ＧＳ１〜ＧＳ６４は、ＤＡＣ５６の電圧選択回路ＤＥＣ１〜ＤＥＣＮに共通に接続される。電圧選択回路ＤＥＣ１〜ＤＥＣＮは、それぞれ同じ構成である。各電圧選択回路には、ラインラッチ５２から６ビットの階調データＤ０〜Ｄ５と、各ビットの反転データＸＤ０〜ＸＤ５が入力される。そして、階調データＤ０〜Ｄ５及び反転データＸＤ０〜ＸＤ５に対応して、階調電圧Ｖ０〜Ｖ６３のうちの１つを各出力回路に出力する。電圧選択回路ＤＥＣｊ（１≦ｊ≦Ｎ、ｊは整数）は、ラインラッチ５２からの階調データを受け、出力回路ＯＵＴｊに対して階調電圧を供給する。この電圧選択回路ＤＥＣｊによって階調電圧Ｖ０〜Ｖ６３の中から選択された１つの階調電圧が、出力回路ＯＵＴｊに出力される。
出力回路ＯＵＴｊは、オペアンプＯＰｊと、出力スイッチＯＳＷｊと、バイパススイッチＢＳＷｊとを含む。オペアンプＯＰｊはボルテージフォロワ接続されており、該オペアンプＯＰｊには電圧選択回路ＤＥＣｊによって選択された階調電圧が入力される。出力スイッチＯＳＷｊは、オペアンプＯＰｊの入力とデータ線ＤＬｊが接続される出力線ＯＬｊとの間に挿入される。バイパススイッチＢＳＷｊは、オペアンプＯＰｊの入力と出力線ＯＬｊとの間に挿入される。
図５において、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の少なくとも２つは、同様の構成を有することができる。また第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の少なくとも１つは、次のような構成を有することができる。
図６に、第１の抵抗回路ＲＥＳ１の構成例の回路図を示す。
第１の抵抗回路ＲＥＳ１は、高電位側抵抗値調整用抵抗回路ＨＲＥＳ１と、低電位側抵抗値調整用抵抗回路ＬＲＥＳ１と、階調ステップ調整用抵抗回路が直列に接続された複数の階調ステップ調整用抵抗回路とを含む。
高電位側抵抗値調整用抵抗回路ＨＲＥＳ１の一端には高電位側電源に接続され、高電位側抵抗値調整用抵抗回路ＨＲＥＳ１は、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する。低電位側抵抗値調整用抵抗回路ＬＲＥＳ１の一端には低電位側電源に接続され、低電位側抵抗値調整用抵抗回路ＬＲＥＳ１は、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する。そして、複数の階調ステップ調整用抵抗回路は、高電位側抵抗値調整用抵抗回路ＨＲＥＳ１の１つの分圧ノードと低電位側抵抗値調整用抵抗回路ＬＲＥＳ１の１つの分圧ノードとの間に接続される。各階調ステップ調整用抵抗回路は、その両端の電圧を可変抵抗により分割される電圧を出力する複数の階調電圧出力ノードを有し、該階調電圧出力ノードの電圧が階調電圧として出力される。
高電位側抵抗値調整用抵抗回路ＨＲＥＳ１の複数の分圧ノードの１つが、制御信号ｒｈｃ１により選択される。そして、制御信号ｒｈｃ１により選択された分圧ノードと複数の階調ステップ調整用抵抗回路の一端とが、該制御信号ｒｈｃ１により電気的に接続、又は遮断される。
低電位側抵抗値調整用抵抗回路ＬＲＥＳ１の複数の分圧ノードの１つが、制御信号ｒｌｃ１により選択される。そして、制御信号ｒｌｃ１により選択された分圧ノードと複数の階調ステップ調整用抵抗回路の他端とが、該制御信号ｒｌｃ１により電気的に接続、又は遮断される。
複数の階調ステップ調整用抵抗回路の各階調ステップ調整用抵抗回路の両端の電圧は、制御信号ｒｇｃ１によって可変制御される。例えば各階調ステップ調整用抵抗回路が、抵抗値が固定の固定抵抗素子と該固定抵抗素子と並列に接続される１又は複数の可変抵抗素子とを含み、１又は複数の可変抵抗素子の一端に接続されるスイッチ素子が制御信号ｒｇｃ１によってスイッチ制御される。
このような制御信号ｒｈｃ１、ｒｌｃ１、ｒｇｃ１は、以下のようなガンマ制御信号生成回路によって生成される。
図７に、ガンマ制御信号生成回路の構成の概要を示す。
データドライバ３０は、図７のガンマ制御信号生成回路を含み、該ガンマ制御信号生成回路によって生成された制御信号ｒｈｃ１、ｒｌｃ１、ｒｇｃ１が階調電圧発生回路５４に出力されるようになっている。
ガンマ制御信号生成回路は、高電位側抵抗値調整レジスタ２００、低電位側抵抗値調整レジスタ２１０、正極性用ガンマ補正レジスタ２２０、負極性用ガンマ補正レジスタ２３０、第１〜第３のガンマ制御回路２４０、２４２、２４４を含むことができる。
高電位側抵抗値調整レジスタ２００には、表示コントローラ３８又は図示しないホストにより高電位側抵抗値調整データＨＤが設定される。高電位側抵抗値調整データＨＤは、高電位側抵抗値調整用抵抗回路ＨＲＥＳ１の複数の分圧ノードの１つを指定するためのデータである。第１のガンマ制御回路２４０は、イネーブル信号ＥＮ１と高電位側抵抗値調整データＨＤとに基づいて制御信号ｒｈｃ１を生成する。イネーブル信号ＥＮ１がアクティブのとき、高電位側抵抗値調整データＨＤにより選択された高電位側抵抗値調整用抵抗回路ＨＲＥＳ１の複数の分圧ノードのいずれかと複数の階調ステップ調整用抵抗回路の一端とが電気的に接続されるように、制御信号ｒｈｃ１が生成される。
低電位側抵抗値調整レジスタ２１０には、表示コントローラ３８又は図示しないホストにより低電位側抵抗値調整データＬＤが設定される。低電位側抵抗値調整データＬＤは、低電位側抵抗値調整用抵抗回路ＬＲＥＳ１の複数の分圧ノードの１つを指定するためのデータである。第２のガンマ制御回路２４２は、イネーブル信号ＥＮ２と低電位側抵抗値調整データＬＤとに基づいて制御信号ｒｌｃ１を生成する。イネーブル信号ＥＮ１がアクティブのとき、低電位側抵抗値調整データＬＤにより選択された低電位側抵抗値調整用抵抗回路ＬＲＥＳ１の複数の分圧ノードのいずれかと複数の階調ステップ調整用抵抗回路の他端とが電気的に接続されるように、制御信号ｒｌｃ１が生成される。
正極性用ガンマ補正レジスタ２２０には、表示コントローラ３８又は図示しないホストにより正極性用ガンマ補正データＰＧＤが設定される。正極性用ガンマ補正データＰＧＤは、極性反転信号ＰＯＬに同期して行われる極性反転駆動において液晶の印加電圧が正極性である正極性期間における階調電圧Ｖ０〜Ｖ６３の各電圧を設定するためのデータである。より具体的には、正極性用ガンマ補正データＰＧＤは、正極性期間における各階調ステップ調整用抵抗回路の両端の電圧を設定するためのデータである。第３のガンマ制御回路２４４は、正極性用ガンマ補正データＰＧＤ、負極性用ガンマ補正データＮＧＤ、イネーブル信号ＥＮ１、極性反転信号ＰＯＬに基づいて、制御信号ｒｇｃ１を生成する。イネーブル信号ＥＮ１がアクティブで極性反転信号ＰＯＬにより正極性期間が指定されたとき、正極性用ガンマ補正データＰＧＤに対応した電圧が階調電圧Ｖ０〜Ｖ６３として生成されるように、制御信号ｒｇｃ１が生成される。
負極性用ガンマ補正レジスタ２３０には、表示コントローラ３８又は図示しないホストにより負極性用ガンマ補正データＮＧＤが設定される。負極性用ガンマ補正データＮＧＤは、極性反転信号ＰＯＬに同期して行われる極性反転駆動において液晶の印加電圧が負極性である負極性期間における階調電圧Ｖ０〜Ｖ６３の各電圧を設定するためのデータである。より具体的には、負極性用ガンマ補正データＮＧＤは、負極性期間における各階調ステップ調整用抵抗回路の両端の電圧を設定するためのデータである。イネーブル信号ＥＮ１がアクティブで極性反転信号ＰＯＬにより負極性期間が指定されたとき、負極性用ガンマ補正データＮＧＤに対応した電圧が階調電圧Ｖ０〜Ｖ６３として生成されるように、制御信号ｒｇｃ１が生成される。
このような高電位側抵抗値調整レジスタ２００、低電位側抵抗値調整レジスタ２１０、正極性用ガンマ補正レジスタ２２０、負極性用ガンマ補正レジスタ２３０の設定データに基づいて、階調電圧Ｖ０〜Ｖ６３を異ならせることで、ガンマ特性を変更できる。
なお第２及び第３の抵抗回路ＲＥＳ２、ＲＥＳ３においても、図７と同様のガンマ制御信号生成回路によって生成された制御信号ｒｈｃ２、ｒｌｃ２、ｒｇｃ２、ｒｈｃ３、ｒｌｃ３、ｒｇｃ３に基づいて制御される。この場合、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路毎に高電位側抵抗値調整レジスタ、低電位側抵抗値調整レジスタ、正極性用ガンマ補正レジスタ、負極性用ガンマ補正レジスタを設けても良いし、第１〜第３の抵抗回路ＲＥＳ１〜ＲＥＳ３の各抵抗回路に共通に高電位側抵抗値調整レジスタ、低電位側抵抗値調整レジスタ、正極性用ガンマ補正レジスタ、負極性用ガンマ補正レジスタを設けても良い。
図８に、ガンマ特性の説明図を示す。
ここでは、横軸に階調電圧、縦軸に画素の透過率を示し、階調電圧を変更することで、該階調電圧に対応した透過率を変更できることになる。従って、同じ階調データであっても、透過率の変化の仕方を変更できるようになる。
図９（Ａ）、図９（Ｂ）に、電圧選択回路ＤＥＣ１の構成例の説明図を示す。
図９（Ａ）では、電圧選択回路ＤＥＣ１が、いわゆるＲＯＭ（Read Only Memory）により構成される例を示している。この場合、図９（Ｂ）に示すように、階調電圧Ｖｉ（０≦ｉ≦６３、ｉは整数）が供給される階調信号線ＧＳ（ｉ＋１）と、階調データのうちの１ビットのデータ線Ｄａとの交差位置に、トランジスタＱａ−ｂが設けられる。
実際には、階調信号線ＧＳ（ｉ＋１）と、階調データのうちの１ビットのデータ線Ｄａ＋１との交差位置にもトランジスタＱ（ａ＋１）−ｂが設けられる。そして、図９（Ｂ）に示すように、トランジスタＱ（ａ＋１）−ｂのチャネル領域にはイオン注入により、該チャネル領域が常に導通状態になるように形成される。従って、トランジスタＱａ−ｂは、いわゆるスイッチ素子として動作し、トランジスタＱ（ａ＋１）−ｂは常時オン状態のスイッチ素子となる。これにより、いわゆるマスク交換のみでＲＯＭのデータを変更でき、レイアウト面積も削減できるという効果が得られる。
５． データドライバの制御例
ところで、データドライバ３０が極性反転駆動によりＬＣＤパネル２０を駆動する場合、正極性期間における階調電圧Ｖ０〜Ｖ６３の各階調電圧の電位が、負極性期間における階調電圧Ｖ０〜Ｖ６３の各階調電圧の電位と異なることが多い。これは、正極性期間におけるガンマ特性と負極性期間におけるガンマ特性とが異なる上に、正極性期間における高電位側電源の電圧ＶＤＤＨ、低電位側電源の電圧ＶＳＳＨと、負極性期間における高電位側電源の電圧ＶＤＤＨ、低電位側電源の電圧ＶＳＳＨとが異なるからである。この場合、極性反転駆動の極性の切替タイミングにおいて、階調信号線ＧＳ１〜ＧＳ６４の各階調信号線の電荷の充放電を行う必要がある。
しかしながら、高電位側電源と低電位側電源の間に挿入され、その両端の電圧を分割する抵抗回路は、該抵抗回路に流れる電流をできるだけ小さくするためにその抵抗値が大きく設定される。この場合、時定数が大きくなり、階調信号線の電荷の充放電時間が長くなり、駆動期間内に階調電圧のレベルを所望のレベルに設定できず、精度良く階調電圧を生成できないことになる。
そこで本実施形態では、オペアンプで駆動するための階調電圧を第２の抵抗回路ＲＥＳ２で生成すると共に、第２の抵抗回路ＲＥＳ２の総抵抗値より小さい総抵抗値を有する第１の抵抗回路ＲＥＳ１を設けている。そして、オペアンプで駆動するのに先立って、第１の抵抗回路ＲＥＳ１により階調信号線ＧＳ１〜ＧＳ６４の電荷の充放電を行うようにしている。これにより、小さい時定数で階調信号線の電荷の充放電を行うことができ、且つオペアンプで駆動する期間では抵抗回路に流れる電流を小さくできる。従って、低消費電力で、高速に精度良く階調電圧を設定できるデータドライバ３０を提供できる。
図１０に、本実施形態のデータドライバ３０によって駆動されるデータ線ＤＬｊの電圧変化の一例を模式的に示す。
本実施形態では、オペアンプＯＰｊの駆動期間である第２の期間Ｔ２の前の第１の期間Ｔ１において、階調信号線ＧＳ１〜ＧＳ６４がプリチャージされる。このとき、総抵抗値の小さい第１の抵抗回路ＲＥＳ１により生成された階調電圧Ｖ０〜Ｖ６３が生成されるため、より短い期間で階調信号線ＧＳ１〜ＧＳ６４の電位が確定する。
その後、第２の期間Ｔ２において、第１の期間Ｔ１においてプリチャージされた階調信号線ＧＳ１〜ＧＳ６４の階調電圧Ｖ０〜Ｖ６３の１つの階調電圧に基づいて、オペアンプＯＰｊがデータ線ＤＬｊを駆動する。ここで、第２の期間Ｔ２が開始されるタイミング以降でも、階調電圧Ｖ０〜Ｖ６３の電位が不安定の場合、図１０の電圧変化３００に示すように、オペアンプＯＰｊはデータ線ＤＬｊに所望の駆動電圧を供給するまでの時間が長くなってしまう。
これに対して本実施形態においては、第２の期間Ｔ２が開始されるタイミングでは、既に階調電圧Ｖ０〜Ｖ６３の電位が安定しているため、図１０の電圧変化３１０に示すように、オペアンプＯＰｊは速やかにデータ線ＤＬｊに所望の駆動電圧を供給できる。従って、速やかにデータ線ＤＬｊに所望の駆動電圧を供給できる時間分だけ、オペアンプＯＰｊの動作時間を短くでき、消費電流を削減できるようになる。
図１１に、本実施形態のデータドライバ３０の制御の一例のタイミング図を示す。
図１１では、階調電圧Ｖｉが供給される階調信号線の電圧の変化を示している。また走査線ＧＬｋ（１≦ｋ≦Ｍ、ｋは整数）の選択電圧の変化もあわせて示している。
まず第１の期間Ｔ１において、イネーブル信号ＥＮ１をアクティブ、イネーブル信号ＥＮ２を非アクティブ（イネーブル信号ＥＮ３を非アクティブ）に設定して、第１の抵抗回路ＲＥＳ１により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このときオペアンプＯＰｊの動作電流を流し、出力スイッチＯＳＷｊを導通状態、バイパススイッチＢＳＷｊを非導通状態に設定して、第１の期間Ｔ１において生成された階調電圧Ｖ０〜Ｖ６３のいずれかを用いて、出力線ＯＬｊを駆動してもよい。
次に、第１の期間Ｔ１後の第２の期間Ｔ２において、イネーブル信号ＥＮ１を非アクティブ、イネーブル信号ＥＮ２をアクティブ（イネーブル信号ＥＮ３を非アクティブ）に設定し、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このとき、オペアンプＯＰｊの動作電流を流し、出力スイッチＯＳＷｊを導通状態、バイパススイッチＢＳＷｊを非導通状態に設定して、オペアンプＯＰｊが第２の期間Ｔ２において生成された複数の階調電圧の中から選択された階調電圧に基づいて出力線ＯＬｊを駆動する。
ここで、第１の抵抗回路ＲＥＳ１の抵抗分割比と第２の抵抗回路ＲＥＳ２の抵抗分割比とが同じ場合、第１の期間Ｔ１で生成された階調電圧Ｖ０〜Ｖ６３の各階調電圧の電位と第２の期間Ｔ２で生成された階調電圧Ｖ０〜Ｖ６３の各階調電圧の電位とを揃えることができ、迅速なプリチャージを実現できる。
また本実施形態では、更に第３の抵抗回路ＲＥＳ３を設け、オペアンプで駆動後に、階調電圧をそのまま出力線に出力して、オペアンプのオフセット分を調整してもよい。このとき、オペアンプの動作電流を停止又は制限してオペアンプの出力をハイインピーダンス状態に設定し、高精度な電圧供給と共に低消費電力化を図ることができる。
即ち、第２の期間Ｔ２後の第３の期間Ｔ３において、オペアンプＯＰｊの出力をハイインピーダンス状態に設定すると共に、イネーブル信号ＥＮ１、ＥＮ２を非アクティブ、イネーブル信号ＥＮ３をアクティブに設定し、第３の抵抗回路ＲＥＳ３により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このとき、オペアンプＯＰｊの動作電流を停止又は制限して、出力スイッチＯＳＷｊを非導通状態、バイパススイッチＢＳＷｊを導通状態に設定して、第３の期間Ｔ３において生成された複数の階調電圧の中から選択された階調電圧をそのまま出力線ＯＬｊに供給する。即ち、オペアンプＯＰｊをバイパスして階調電圧をそのまま出力線ＯＬｊに供給する。
なお第１の期間Ｔ１と第２の期間Ｔ２は、所与の期間だけ間隔を空けてもよい。また第２の期間Ｔ２と第３の期間Ｔ３は、所与の期間だけ間隔を空けてもよい。
図１２に、本実施形態のデータドライバ３０の制御の他の例のタイミング図を示す。
図１２においても、図１１と同様に階調電圧Ｖｉが供給される階調信号線の電圧の変化を示している。また走査線ＧＬｋの選択電圧の変化もあわせて示している。
図１２では、図１１と異なり、第１及び第２の期間Ｔ１、Ｔ２の切替時において、第１及び第２の期間Ｔ１、Ｔ２をオーバラップさせている。即ち、第１の期間Ｔ１から第２の期間Ｔ２への切替タイミングを含む第１の切替期間ＴＣ１では、第１の抵抗回路ＲＥＳ１により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給すると共に、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。
従って、第１の期間Ｔ１において、イネーブル信号ＥＮ１をアクティブ、イネーブル信号ＥＮ２、ＥＮ３を非アクティブに設定して、第１の抵抗回路ＲＥＳ１により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このときオペアンプＯＰｊの動作電流を流し、出力スイッチＯＳＷｊを導通状態、バイパススイッチＢＳＷｊを非導通状態に設定して、第１の期間Ｔ１において生成された階調電圧Ｖ０〜Ｖ６３のいずれかを用いて、出力線ＯＬｊを駆動してもよい。
そして第１の期間Ｔ１から第２の期間Ｔ２への切替タイミングを含む第１の切替期間ＴＣ１では、イネーブル信号ＥＮ１、ＥＮ２をアクティブ（イネーブル信号ＥＮ３を非アクティブ）にして、第１の抵抗回路ＲＥＳ１により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給すると共に、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。
こうすることで、同じ階調電圧であっても電圧レベルが異なる場合であっても、第１及び第２の期間Ｔ１、Ｔ２の切替時において階調信号線の電位が容量結合により切替先の電位側に変動する事態を回避でき、階調信号線の電位を安定化できる。
また図１２では、図１１と異なり、第２及び第３の期間Ｔ２、Ｔ３の切替時において、第２及び第３の期間Ｔ２、Ｔ３をオーバラップさせている。即ち、第２の期間Ｔ２から第３の期間Ｔ３への切替タイミングを含む第２の切替期間ＴＣ２では、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給すると共に、第３の抵抗回路ＲＥＳ３により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。
従って、第１の切替期間ＴＣ１以降の第２の期間Ｔ２では、イネーブル信号ＥＮ１を非アクティブ、イネーブル信号ＥＮ２をアクティブ（イネーブル信号ＥＮ３を非アクティブ）に設定し、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このとき、オペアンプＯＰｊの動作電流を流し、出力スイッチＯＳＷｊを導通状態、バイパススイッチＢＳＷｊを非導通状態に設定して、オペアンプＯＰｊが第２の期間Ｔ２において生成された複数の階調電圧の中から選択された階調電圧に基づいて出力線ＯＬｊを駆動する。
そして第２の期間Ｔ２から第３の期間Ｔ３への切替タイミングを含む第２の切替期間ＴＣ２では、イネーブル信号ＥＮ１を非アクティブ、イネーブル信号ＥＮ２、ＥＮ３をアクティブにして、第２の抵抗回路ＲＥＳ２により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給すると共に、第３の抵抗回路ＲＥＳ３により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。
こうすることで、同じ階調電圧であっても電圧レベルが異なる場合であっても、第２及び第３の期間Ｔ２、Ｔ３の切替時において階調信号線の電位が容量結合により切替先の電位側に変動する事態を回避でき、階調信号線の電位を安定化できる。
第２の切替期間ＴＣ２以降の第３の期間Ｔ３では、オペアンプＯＰｊの出力をハイインピーダンス状態に設定すると共に、イネーブル信号ＥＮ１、ＥＮ２を非アクティブ、イネーブル信号ＥＮ３をアクティブに設定し、第３の抵抗回路ＲＥＳ３により分圧された複数の階調電圧の各階調電圧を各階調信号線に供給する。このとき、オペアンプＯＰｊの動作電流を停止又は制限して、出力スイッチＯＳＷｊを非導通状態、バイパススイッチＢＳＷｊを導通状態に設定して、第３の期間Ｔ３において生成された複数の階調電圧の中から選択された階調電圧を出力線ＯＬｊに供給する。
なお上記の実施形態では極性反転駆動を例に説明したが、これに限定されるものではない。例えば、ＲＧＢの各色成分の階調データに応じて時分割で駆動されるマルチプレクス駆動においても同様の効果を得ることができる。
６． 電子機器
図１３に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図１３において、図１又は図２と同一部分には同一符号を付し、適宜説明を省略する。
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像の階調データを、ＹＵＶフォーマットで表示コントローラ３８に供給する。
携帯電話機９００は、ＬＣＤパネル２０を含む。ＬＣＤパネル２０は、データドライバ３０及びゲートドライバ３２によって駆動される。ＬＣＤパネル２０は、複数の走査線、複数のデータ線、複数の画素を含む。
表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に接続され、データドライバ３０に対してＲＧＢフォーマットの階調データを供給する。
電源回路１００は、データドライバ３０及びゲートドライバ３２に接続され、各ドライバに対して、駆動用の電源電圧を供給する。またＬＣＤパネル２０の対向電極に、対向電極電圧Ｖｃｏｍを供給する。
ホスト９４０は、表示コントローラ３８に接続される。ホスト９４０は、表示コントローラ３８を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ３８に供給できる。表示コントローラ３８は、この階調データに基づき、データドライバ３０及びゲートドライバ３２によりＬＣＤパネル２０に表示させる。
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、ＬＣＤパネル２０の表示処理を行う。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
本実施形態における液晶表示装置の構成の概要を示す図。 本実施形態における液晶表示装置の他の構成の概要を示す図。 図１のゲートドライバの構成例を示す図。 図１のデータドライバの構成例のブロック図。 図４の階調電圧発生回路、ＤＡＣ及び駆動部の構成例の回路図。 第１の抵抗回路の構成例の回路図。 ガンマ制御信号生成回路の構成の概要を示す図。 ガンマ特性の説明図。 図９（Ａ）、図９（Ｂ）は電圧選択回路の構成例の説明図。 本実施形態におけるデータ線の電圧変化の一例を模式的に示す図。 本実施形態のデータドライバの制御の一例のタイミング図。 本実施形態のデータドライバの制御の他の例のタイミング図。 本実施形態における電子機器の構成例のブロック図。
符号の説明
１０ 液晶表示装置、 ２０ ＬＣＤパネル、 ２２ｍｎ ＴＦＴ、
２４ｍｎ 液晶容量、 ２６ｍｎ 画素電極、 ２８ｍｎ 対向電極、
３０ データドライバ、 ３２ ゲートドライバ、 ３８ 表示コントローラ、
５０ データラッチ、 ５２ ラインラッチ、 ５４ 階調電圧発生回路、
５６ ＤＡＣ、 ５８ 駆動部、 １００ 電源回路、
ＢＳＷ１〜ＢＳＷＮ バイパススイッチ、 ＤＥＣ１〜ＤＥＣＮ 電圧選択回路、
ＤＬ１〜ＤＬＮ データ線、 Ｄ０〜Ｄ５ 階調データ、
ＥＮ１〜ＥＮ３ イネーブル信号、 ＧＬ１〜ＧＬＭ 走査線、
ＯＰ１〜ＯＰＮ オペアンプ、 ＯＳＷ１〜ＯＳＷＮ 出力スイッチ、
ＯＵＴ１〜ＯＵＴＮ 出力回路、 ＲＥＳ１ 第１の抵抗回路、
ＲＥＳ２ 第２の抵抗回路、 ＲＥＳ３ 第３の抵抗回路、
ＳＷ１〜ＳＷ６ スイッチ素子、 ＶＤＤＨ 高電位側電源の電圧、
ＶＳＳＨ 低電位側電源の電圧、 Ｖ０〜Ｖ６３ 階調電圧、
ＸＤ０〜ＸＤ５ 反転データ

Claims (9)

  1. 電気光学装置のデータ線を駆動するための駆動回路であって、
    各階調信号線に各階調電圧が供給される複数の階調信号線と、
    前記複数の階調信号線に供給される複数の階調電圧の中から階調データに基づいて１つの階調電圧を選択する電圧選択回路と、
    前記電圧選択回路によって選択された前記階調電圧に基づいて前記データ線に接続される出力線を駆動するオペアンプと、
    高電位側電源及び低電位側電源の間の電圧を分割した複数の階調電圧を生成するための第１及び第２の抵抗回路とを含み、
    前記第１の抵抗回路の総抵抗値が、前記第２の抵抗回路の総抵抗値より小さく、
    第１の期間において、前記第１の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給し、
    前記第１の期間後の第２の期間において、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記オペアンプが該複数の階調電圧の中から選択された階調電圧に基づいて前記出力線を駆動することを特徴とする駆動回路。
  2. 請求項１において、
    前記第１の期間から前記第２の期間への切替タイミングを含む第１の切替期間では、前記第１の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給することを特徴とする駆動回路。
  3. 請求項１又は２において、
    前記高電位側電源及び前記低電位側電源の間の電圧を分割した複数の階調電圧を生成するための第３の抵抗回路を含み、
    前記第２の期間後の第３の期間において、前記オペアンプの出力をハイインピーダンス状態に設定すると共に、前記第３の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給し、該複数の階調電圧の中から選択された階調電圧を前記出力線に供給することを特徴とする駆動回路。
  4. 請求項３において、
    前記第３の抵抗回路の総抵抗値が、前記第１の抵抗回路の総抵抗値より大きく、且つ前記第２の抵抗回路の総抵抗値より小さいことを特徴とする駆動回路。
  5. 請求項３又は４において、
    前記第３の期間において、前記オペアンプの動作電流を停止又は制限することを特徴とする駆動回路。
  6. 請求項３乃至５のいずれかにおいて、
    前記第２の期間から前記第３の期間への切替タイミングを含む第２の切替期間では、前記第２の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給すると共に、前記第３の抵抗回路により分圧された複数の階調電圧の各階調電圧を前記各階調信号線に供給することを特徴とする駆動回路。
  7. 請求項１乃至６のいずれかにおいて、
    前記第１及び第３の抵抗回路のうち少なくとも１つは、
    一端が前記高電位側電源に接続され、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する高電位側抵抗値調整用抵抗回路と、
    一端が前記低電位側電源に接続され、その両端の電圧が分割された電圧を出力する複数の分圧ノードを有する低電位側抵抗値調整用抵抗回路と、
    前記高電位側抵抗値調整用抵抗回路の１つの分圧ノードと前記低電位側抵抗値調整用抵抗回路の１つの分圧ノードとの間に、直列に接続される複数の階調ステップ調整用抵抗回路とを含み、
    前記複数の階調ステップ調整用抵抗回路の各階調ステップ調整用抵抗回路が、その両端の電圧を可変抵抗により分割された電圧を出力する複数の階調電圧出力ノードを有し、
    前記複数の階調電圧出力ノードの各階調電圧出力ノードの電圧が、前記各階調電圧として出力されることを特徴とする駆動回路。
  8. 複数の走査線と、
    複数のデータ線と、
    複数の画素と、
    前記複数の走査線を走査する走査線駆動回路と、
    前記複数のデータ線を駆動する請求項１乃至７のいずれか記載の駆動回路とを含むことを特徴とする電気光学装置。
  9. 請求項８記載の電気光学装置を含むことを特徴とする電子機器。
JP2005271887A 2005-09-20 2005-09-20 駆動回路、電気光学装置及び電子機器 Withdrawn JP2007086153A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005271887A JP2007086153A (ja) 2005-09-20 2005-09-20 駆動回路、電気光学装置及び電子機器
US11/531,802 US20070063949A1 (en) 2005-09-20 2006-09-14 Driving circuit, electro-optic device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271887A JP2007086153A (ja) 2005-09-20 2005-09-20 駆動回路、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2007086153A true JP2007086153A (ja) 2007-04-05

Family

ID=37883557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271887A Withdrawn JP2007086153A (ja) 2005-09-20 2005-09-20 駆動回路、電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US20070063949A1 (ja)
JP (1) JP2007086153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193042A (ja) * 2008-02-13 2009-08-27 Samsung Mobile Display Co Ltd ガンマ電圧生成部及びガンマ電圧生成方法とこれを利用した有機電界発光表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413087B (zh) * 2009-12-21 2013-10-21 Innolux Corp 液晶顯示裝置
US20150248854A1 (en) * 2014-02-28 2015-09-03 Cambridge Silicon Radio Limited Adaptable low-power driver for lcd displays
KR102508446B1 (ko) * 2015-12-31 2023-03-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN106782376A (zh) * 2016-12-27 2017-05-31 深圳市华星光电技术有限公司 选择电路以及包括其的显示面板
CN109830215B (zh) * 2019-02-20 2021-01-26 京东方科技集团股份有限公司 一种伽马校正电路、校正方法、源极驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348236A (ja) * 1992-10-07 1994-12-22 Hitachi Ltd 液晶表示装置
JPH09138670A (ja) * 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807322B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348236A (ja) * 1992-10-07 1994-12-22 Hitachi Ltd 液晶表示装置
JPH09138670A (ja) * 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193042A (ja) * 2008-02-13 2009-08-27 Samsung Mobile Display Co Ltd ガンマ電圧生成部及びガンマ電圧生成方法とこれを利用した有機電界発光表示装置

Also Published As

Publication number Publication date
US20070063949A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
KR100524443B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
US7304628B2 (en) Display device, driver circuit therefor, and method of driving same
JP3671973B2 (ja) 表示ドライバ、表示装置及び駆動方法
KR100576788B1 (ko) 칼라액정디스플레이 구동방법, 그 구동회로 및 휴대용전자기기
US7746336B2 (en) Power source circuit, display driver, electro-optic device and electronic apparatus
US7924252B2 (en) Display driver
JP2003229725A (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
JP2007004047A (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
JP4442455B2 (ja) 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006178072A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP2007086153A (ja) 駆動回路、電気光学装置及び電子機器
CN107808646B (zh) 显示驱动器、电光装置、电子设备及显示驱动器的控制方法
JP2006243232A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006343390A (ja) 階調表示基準電圧発生回路および液晶駆動装置
JP4229157B2 (ja) 駆動回路、電気光学装置及び電子機器
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
KR100480176B1 (ko) 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP4039414B2 (ja) 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP4229158B2 (ja) 駆動回路、電気光学装置及び電子機器
JP2007183670A (ja) 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100618