JP2019028291A - 表示ドライバー、表示コントローラー、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 ガンマ変換処理用のデータを記憶するメモリーのメモリー容量を低減しつつ、精度の高いガンマ変換処理を行う表示ドライバー、表示コントローラー、電気光学装置及び電子機器等の提供。【解決手段】 表示ドライバー１００は、表示データの階調のガンマ変換処理を行う処理回路１２０と、対応付け情報を記憶するメモリー１３０と、駆動回路１１０を含む。メモリー１３０は、出力階調群のｍビットの階調データのうちの、下位ｎビットのデータを記憶し、処理回路１２０は、下位ｎビットのデータに基づいて、ｍビットの入力階調データに対応する出力階調データを生成し、駆動回路１１０は、出力階調データに基づいて、駆動電圧を出力する。【選択図】 図１

Description

本発明は、表示ドライバー、表示コントローラー、電気光学装置及び電子機器等に関する。

現在、モニターやＴＶ、ノートパソコン等の電子機器において、カラー液晶パネル等の電気光学パネルが多く用いられている。カラー液晶パネルでは、各ピクセルが例えばＲ、Ｇ、Ｂのサブピクセルにより構成されており、Ｒ、Ｇ、Ｂのサブピクセルの色の組み合わせによって、１つのピクセル全体で１つの色が表現される。Ｒ、Ｇ、Ｂのサブピクセルの色は、各々のサブピクセルに設けられたカラーフィルターを通過する光の輝度によって決定される。そして、各カラーフィルターを通過する光の輝度は、液晶パネルのソース電極（データ線）に供給される電圧によって決まる。この電圧を階調電圧と呼ぶ。電子機器には、階調電圧を制御して液晶パネルを駆動する回路装置を含む表示ドライバーが設けられる。

一般に、液晶パネルの入力（入力電圧、入力信号等）と出力（光透過率、明るさ等）は、直線的な正比例関係にない。液晶パネルに使用される液晶材や製造ばらつき等に起因して、液晶パネルは、それぞれ固有のガンマ特性（輝度特性）を有している。そのため、各液晶パネルのガンマ特性を考慮した階調電圧を、液晶パネルのソース電極に供給して、所望の階調を表現できるようにする必要がある。

ガンマ補正をデジタル処理により行う場合、表示ドライバーの処理回路（或いは表示コントローラーの処理回路）は、外部（例えば電子機器のＣＰＵ）から入力された表示データに対して補正処理を行い、補正後の表示データを駆動回路に出力する。例えば、処理回路は補正用のデータをルックアップテーブル（以下、ＬＵＴと表記）としてメモリーに記憶しておき、当該ＬＵＴを参照することでガンマ補正を行う。

表示ドライバー或いは表示コントローラーは実装スペースが限られることもあり、小型化に対する要求が大きい。そのため、補正用データのデータ量を小さくすることで、メモリーの容量を小さくすることが望ましい。メモリー容量を小さくすれば、表示ドライバー等の小型化が可能になり、コストを抑えることも可能になる。

特許文献１には、３色の入力信号のうち、いずれか２色についての色補正データをルックアップテーブルに記憶することで、ＬＵＴのサイズを小さくする手法が開示されている。

特開２００６−１３３７６５号公報

特許文献１の手法では、いずれか１色（例えば緑）に関するガンマ変換処理が実行されないため、色味が不自然になる可能性がある。

本発明の幾つかの態様によれば、ガンマ変換処理用のデータを記憶するメモリーのメモリー容量を低減しつつ、精度の高いガンマ変換処理を行う表示ドライバー、表示コントローラー、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、表示データの階調のガンマ変換処理を行う処理回路と、前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、前記ガンマ変換処理後の前記表示データに基づいて、データ線の駆動電圧を出力する駆動回路と、を含み、前記メモリーは、前記出力階調群のｍビットの階調データのうちの、下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、前記処理回路は、前記メモリーに記憶された前記下位ｎビットのデータに基づいて、前記ｍビットの入力階調データに対応する出力階調データを生成し、前記駆動回路は、前記出力階調データに基づいて、前記駆動電圧を出力する表示ドライバーに関係する。

本発明の一態様では、ｍビットの階調データに対応する階調の駆動電圧の出力において、メモリーに記憶するデータをｎビットのデータにできる。このようにすれば、メモリーに記憶するデータ量を削減すること、及び当該データ量の削減に伴うガンマ変換処理の精度低下を抑制することが可能になる。

また本発明の一態様では、前記出力階調群の前記ｍビットの階調データは、２^ｍより狭い所与の階調範囲内のいずれかの値に設定されてもよい。

このようにすれば、処理回路は、下位ｎビットのデータから、ｍビットの階調データに対応する階調の出力階調データを適切に生成することが可能になる。

また本発明の一態様では、前記所与の階調範囲は、２^ｎ通りの連続した出力階調に対応する範囲であってもよい。

このようにすれば、処理回路は、下位ｎビットのデータから、ｍビットの階調データに対応する階調の出力階調データを適切に生成することが可能になる。

また本発明の一態様では、前記処理回路は、前記メモリーに記憶された前記下位ｎビットのデータに基づいて、前記ｍビットの階調データを復元する処理を行ってもよい。

このようにすれば、処理回路が下位ｎビットのデータからｍビットの階調データを復元することで、駆動回路は、ｍビットの階調データに対応する駆動電圧を生成することが可能になる。

また本発明の一態様では、前記出力階調群のうちの第１の出力階調に対応する前記ｍビットの階調データが、第１の階調範囲内のいずれかの値に設定され、前記出力階調群のうちの第２の出力階調に対応する前記ｍビットの階調データが、第２の階調範囲内のいずれかの値に設定されるときに、前記処理回路は、前記第１の出力階調に対応する前記下位ｎビットのデータに基づく第１の復元処理により、前記第１の出力階調に対応する前記ｍビットの階調データを復元し、前記第２の出力階調に対応する前記下位ｎビットのデータに基づく第２の復元処理により、前記第２の出力階調に対応する前記ｍビットの階調データを復元してもよい。

このようにすれば、処理回路は、階調範囲に応じた復元処理を行うため、下位ｎビットのデータから、ｍビットの階調データに対応する階調の出力階調データを適切に生成することが可能になる。

また本発明の一態様では、前記処理回路は、前記下位ｎビットのデータに基づいて復元された前記ｍビットの階調データと、入力された前記表示データとに基づいて、ビット数がｍよりも大きい多階調データを生成し、生成した前記多階調データに基づいて、フレームレートコントロールを行ってもよい。

このようにすれば、表示ドライバーは、フレームレートコントロールを行うことで、電気光学パネルにｍビットの階調データの中間階調を表現させる制御を行うことが可能になる。

また本発明の一態様では、前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、前記処理回路は、前記出力階調群に基づく補間処理を行って、第ｉ（ｉは１≦ｉ＜ｋを満たす整数）の設定ポイントと、第ｉ＋１の設定ポイントの間の入力階調に対応する前記出力階調を求める処理を行ってもよい。

このようにすれば、メモリーは設定ポイントに対応する出力階調を対応付け情報として記憶すればよく、メモリー容量の削減が可能になる。

また本発明の他の態様は、表示データの階調のガンマ変換処理を行う処理回路と、前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、を含み、前記出力階調群は、第１〜第ｒ（ｒは２以上の整数）の出力階調を含み、前記メモリーは、前記第１〜第ｒの出力階調の第ｉ（ｉは１≦ｉ＜ｒを満たす整数）の出力階調と、第ｉ＋１の出力階調の差分を、前記対応付け情報として記憶してもよい。

本発明の他の態様では、入力階調群と出力階調群が対応付けられているときに、メモリーは、所与の出力階調と隣り合う出力階調の差分を、対応付け情報として記憶する。出力階調の差分は、出力階調の全階調範囲に比べて小さいと考えられるため、出力階調の差分のビット数を、出力階調自体のビット数に比べて小さくでき、メモリー容量を小さくすることが可能になる。

また本発明の他の態様では、前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、前記メモリーは、第１〜第ｐ（ｐは１＜ｐ≦ｋを満たす整数）の設定ポイントのうちの、少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｓ（ｓは１≦ｓ＜ｐを満たす整数）の設定ポイントでの前記出力階調と第ｓ＋１の設定ポイントでの前記出力階調の前記差分を記憶してもよい。

このようにすれば、複数の設定ポイントに対応する対応付け情報を記憶する際に、メモリーは、少なくとも低階調領域（階調が相対的に小さい領域）に対応する対応付け情報として、出力階調の差分を記憶することが可能になる。

また本発明の他の態様では、前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、前記メモリーは、第ｑ（ｑは１≦ｑ＜ｋを満たす整数）〜第ｋの設定ポイントのうちの、少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｔ（ｔはｑ≦ｔ＜ｋを満たす整数）の設定ポイントでの前記出力階調と第ｔ＋１の設定ポイントでの前記出力階調の前記差分を記憶してもよい。

このようにすれば、複数の設定ポイントに対応する対応付け情報を記憶する際に、メモリーは、少なくとも高階調領域（階調が相対的に大きい領域）に対応する対応付け情報として、出力階調の差分を記憶することが可能になる。

また本発明の他の態様では、前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さく（ｐ，ｑは１＜ｐ＜ｑ＜ｋを満たす整数）、且つ、第ｑ〜第ｋの設定ポイントの設定ポイント間での前記入力階調間隔は、前記第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さくてもよい。

このようにすれば、ガンマ値のずれが生じやすい低階調領域及び高階調領域において、入力階調間隔が狭く設定されるため、処理回路は精度の高いガンマ変換処理を行うことが可能になる。

また本発明の他の態様では、前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、ｐ，ｑを１＜ｐ＜ｑ＜ｋを満たす整数とし、ｓを１≦ｓ＜ｐを満たす整数とし、ｔをｑ≦ｔ＜ｋを満たす整数としたときに、前記メモリーは、第１〜第ｐの設定ポイントのうちの少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｓの設定ポイントでの前記出力階調と第ｓ＋１の設定ポイントでの前記出力階調の前記差分を記憶し、第ｑ〜第ｋの設定ポイントのうちの少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｔの設定ポイントでの前記出力階調と第ｔ＋１の設定ポイントでの前記出力階調の前記差分を記憶し、前記第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さく、且つ、前記第ｑ〜第ｋの設定ポイントの設定ポイント間での前記入力階調間隔は、前記第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さくてもよい。

このようにすれば、ガンマ値のずれが生じやすい低階調領域及び高階調領域において、入力階調間隔が狭く設定されるため、処理回路は精度の高いガンマ変換処理を行うことができ、さらに、メモリーが低階調領域及び高階調領域での対応付け情報として出力階調の差分を記憶することで、メモリー容量の増大を抑制することが可能になる。

また本発明の他の態様では、前記メモリーは、前記第１〜第ｋの設定ポイントの少なくとも１つの設定ポイントに対応する前記出力階調として、ｍ（ｍは２以上の整数）ビットの階調データを記憶し、前記メモリーは、前記出力階調の前記差分として、前記ｍビットの階調データの小数階調に相当する前記差分を記憶可能であってもよい。

このようにすれば、表示ドライバーは、電気光学パネルにｍビットの階調データの中間階調を表現させる制御を行うことが可能になる。

また本発明の他の態様では、前記処理回路は、前記出力階調の前記差分に基づいて、所与の入力階調に対応する前記出力階調を演算する処理を行ってもよい。

このようにすれば、処理回路は、入力される表示データに対応する出力階調を、適切に出力することが可能になる。

また本発明のさらに他の態様は、表示データの階調のガンマ変換処理を行う処理回路と、前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、を含み、前記メモリーは、前記出力階調群のｍビットの階調データのうち下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、前記処理回路は、前記メモリーに記憶された下位ｎビットのデータに基づいて、前記ｍビットの階調データを復元する表示コントローラーに関係する。

本発明の他の態様では、処理回路は、メモリーに記憶されたｎビットのデータに基づいて、ｍビットの階調データを復元する。このようにすれば、メモリーに記憶するデータ量を削減すること、及び当該データ量の削減に伴うガンマ変換処理の精度低下を抑制することが可能になる。

本発明のさらに他の態様は、上記のいずれかに記載の表示ドライバーと、電気光学パネルと、を含む電気光学装置に関係する。

本発明のさらに他の態様は、上記のいずれかに記載の表示ドライバーを含む電子機器に関係する。

本発明のさらに他の態様は、上記の表示コントローラーを含む電子機器に関係する。

表示ドライバーの構成例。 表示ドライバーの詳細な構成例。 階調と階調電圧の対応関係図。 基準電圧生成回路及びＤ／Ａ変換回路の詳細な構成例。 データ線駆動部の詳細な構成例。 入力階調と出力階調の対応関係例。 各設定ポイントでの出力階調、階調範囲の例。 メモリーに記憶される対応付け情報の例。 処理回路の詳細な構成例。 各設定ポイントでの対応付け情報のビット数の例。 各設定ポイントでの対応付け情報のビット数の例。 各設定ポイントでの対応付け情報のビット数の例。 電子機器及び電気光学装置の構成例。 電子機器及び電気光学装置の構成例。

以下、本実施形態について説明する。なお、以下で説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。

１．システム構成例
図１に、本実施形態の表示ドライバー１００の構成例を示す。図１に示すように、表示ドライバー１００は、表示データ（画像データ）のガンマ変換処理を行う処理回路１２０と、ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリー１３０と、ガンマ変換処理後の表示データに基づいて、データ線の駆動電圧を出力する駆動回路１１０と、を含む。表示ドライバー１００は例えば集積回路装置（ＩＣ）等で実現される。なお、表示ドライバー１００は、図１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。

特に、駆動回路１１０には種々の構成が知られており、本実施形態ではそれらを広く適用可能である。例えば、後述する例では、駆動回路１１０のＤ／Ａ変換部３０はＶＲ_０〜ＶＲ_６３の６４通りの基準電圧のいずれか２つの電圧を出力し、データ線駆動部４０が、基準電圧を分圧することで２５６階調のうちのいずれかの階調に対応する駆動電圧（階調電圧）を生成している。しかし、Ｄ／Ａ変換部３０が２５６階調の基準電圧を出力可能な構成とする等の変形実施が可能である。

１．１ 表示ドライバー
図２は、表示ドライバー１００の詳細な構成例である。駆動回路１１０は、基準電圧生成回路３５（階調電圧生成回路）と、Ｄ／Ａ変換部３０（Ｄ／Ａ変換回路）と、データ線駆動部４０（データ線駆動回路）と、ゲート線駆動部５０（ゲート線駆動回路）とを含む。データ線駆動部４０（データ線駆動回路）は、データ線駆動端子（データ線駆動信号出力端子）ＴＳ１〜ＴＳｎ（ｎは２以上の整数）を含む。また、ゲート線駆動部５０（ゲート線駆動回路）は、ゲート線駆動端子ＴＧ１〜ＴＧｍ（ｍは２以上の整数）を含む。

処理回路１２０は、インターフェース部１０（インターフェース回路、端子）と、データ処理部２０（データ処理回路）とを含む。

インターフェース部１０は、外部の処理装置との通信を行う。表示ドライバー１００が車等に搭載される場合、ここでの処理装置はＥＣＵ（Electronic Control Unit）である。或いは、表示ドライバー１００が情報通信端末等の電子機器に搭載される場合、処理装置はＣＰＵ（Central Processing Unit）やマイクロプロセッサー等のプロセッサーである。

インターフェース部１０は、第１色成分入力端子ＴＲＤと、第２色成分入力端子ＴＧＤと、第３色成分入力端子ＴＢＤと、クロック入力端子ＴＰＣＫとを有している。通信は、例えば表示データの転送やクロック信号、同期信号の供給、コマンド（又は制御信号）の転送等である。またインターフェース部１０は、端子設定（実装基板上で設定された端子の入力レベル）を受け付ける。インターフェース部１０は、例えばＩ／Ｏバッファー等で構成される。

データ処理部２０は、インターフェース部１０を介して入力された表示データやクロック信号、同期信号、コマンド等に基づいて、表示データのデータ処理やタイミング制御、表示ドライバー１００の各部の制御等を行う。表示データのデータ処理では、データ処理部２０は、メモリー１３０（ＬＵＴ）を参照した階調の補正処理等の画像処理を行う。タイミング制御では、同期信号や表示データに基づいて電気光学パネルのゲート線の駆動タイミング（選択タイミング）やデータ線の駆動タイミングを制御する。データ処理部２０は、例えばゲートアレイ等のロジック回路で構成される。

基準電圧生成回路３５は、複数の基準電圧を生成して、Ｄ／Ａ変換部３０に出力する。例えば、後述する図４の例では、複数の基準電圧としてＶＲ_０〜ＶＲ_６３が生成される。そして、これらの基準電圧ＶＲ_０〜ＶＲ_６３に基づいて、複数の階調電圧が生成される。例えば図３の表に示すように、生成される各階調電圧（Ｖ_０〜Ｖ_２５５）は複数の階調の各階調（０〜２５５）に対応している。また、本実施形態では、基準電圧生成回路３５から出力される基準電圧を、複数の色成分表示データ（例えば第１色成分表示データ及び第２色成分表示データ、第３色成分表示データ等）を表示する際に共用するため、色成分表示データ毎に基準電圧生成回路３５を設ける必要はない。このように、複数の基準電圧を、第１色成分表示データ及び第２色成分表示データ、第３色成分表示データで共用される構成を採用することで、基準電圧生成回路３５の回路面積を縮小できると共に、基準電圧線の配線面積を縮小でき、表示ドライバーの小規模化を実現できる。ただし、色毎に基準電圧生成回路３５を設けても良い。

Ｄ／Ａ変換部３０は、データ処理部２０からの表示データを基準電圧（データ電圧）にＤ／Ａ変換する。例えば、Ｄ／Ａ変換部３０は、図４に示すＤ／Ａ変換回路３２（複数の電圧選択回路）を含む。

駆動回路１１０は、データ処理部２０から得られるガンマ変換処理等のデータ処理後の第１色成分表示データ、第２色成分表示データ及び第３色成分表示データと、基準電圧生成回路３５から得られる複数の階調電圧とに基づいて、電気光学パネルを駆動する。上述したように、基準電圧生成回路３５から得られる複数の階調電圧は、第１色成分表示データ、第２色成分表示データ及び第３色成分表示データのそれぞれに対して共通に使用される。

駆動回路１１０のデータ線駆動部４０は、Ｄ／Ａ変換部３０からの基準電圧に基づいて、階調電圧を生成する。そして、データ線駆動部４０は、生成した階調電圧をデータ線駆動電圧ＳＶ１〜ＳＶｎとしてデータ線駆動端子ＴＳ１〜ＴＳｎに出力し、電気光学パネルのデータ線を駆動する。データ線駆動電圧ＳＶ１〜ＳＶｎは、対応するデータ線駆動端子ＴＳ１〜ＴＳｎに供給される電圧である。階調電圧は、処理回路１２０のデータ処理部２０から入力されるガンマ変換処理後の表示データに基づいて、Ｄ／Ａ変換部３０から入力される基準電圧を分圧して、生成される。そして、データ線駆動電圧ＳＶ１〜ＳＶｎの各電圧としては、生成した階調電圧（例えばＶ_０〜Ｖ_２５５）のうちのいずれかの電圧が、データ線駆動部４０により表示データに基づいて選択される。

また、データ線駆動部４０は、複数のデータ線駆動回路を含む。各データ線駆動回路は、１つのデータ線駆動端子又は複数のデータ線駆動端子に対応して設けられている。データ線駆動回路が複数のデータ線駆動端子に対応して設けられる場合、そのデータ線駆動回路は、時分割に複数のデータ線を駆動する。

駆動回路１１０のゲート線駆動部５０は、ゲート線駆動電圧ＧＶ１〜ＧＶｍをゲート線駆動端子ＴＧ１〜ＴＧｍに出力し、電気光学パネルのゲート線を駆動（選択）する。例えばシングルゲートの電気光学パネルでは、１つの水平走査期間において１本のゲート線を選択する。或いは、デュアルゲート、トリプルゲートの電気光学パネルでは、それぞれ１つの水平走査期間において２本、３本のゲート線を時分割に選択する。ゲート線駆動部５０は、例えば複数の電圧出力回路（バッファー、アンプ）で構成され、例えば各ゲート線駆動端子に対応して１つの電圧出力回路が設けられる。

メモリー１３０は、処理回路１２０での処理に用いられる種々の情報を記憶する。例えば、メモリー１３０は、処理回路１２０で行われるガンマ変換処理用の補正データ（対応付け情報）を記憶する。メモリー１３０は、ＰＲＯＭ（Programmable Read Only Memory）等の不揮発性メモリーにより実現できる。ただし、メモリー１３０は、ＳＲＡＭ（Static Random Access Memory）等の揮発性メモリーであってもよいし、レジスターであってもよい。

１．２ 基準電圧生成回路及びＤ／Ａ変換回路の例
図４に基準電圧生成回路３５とＤ／Ａ変換回路３２の構成例を示す。基準電圧生成回路３５は、ラダー抵抗回路３４等で構成され、Ｄ／Ａ変換回路３２はスイッチ回路等で構成される。

ここでラダー抵抗回路３４は、高電位側電源（電源電圧）ＶＤＤＲＨと低電位側電源（電源電圧）ＶＤＤＲＬの間を、例えば６５個の可変抵抗回路（Ｒ６５〜Ｒ１）により抵抗分割し、複数の抵抗分割ノードＲＴ６４〜ＲＴ１の各抵抗分割ノードに複数の基準電圧ＶＲ_０〜ＶＲ_６３の各階調電圧を出力する。なお、以下の説明においても、２５６階調の場合について説明するが、本実施形態はそれに限定されない。

Ｄ／Ａ変換回路３２は、表示データに基づいてスイッチ回路のＯＮ／ＯＦＦ制御を行い、基準電圧生成回路３５から出力される複数の基準電圧ＶＲ_０〜ＶＲ_６３の中から、表示データを表示するために必要な基準電圧を選択して、データ線駆動部４０に出力する。この際には、後述する図５に示すように、データ処理部２０から、表示データＤＧの上位ビットが入力され、Ｄ／Ａ変換回路３２は、この表示データＤＧの上位ビットに基づいて、基準電圧を選択する。

なお、基準電圧生成回路及びＤ／Ａ変換回路は図４の構成に限定されず、種々の変形実施が可能であり、図４の構成要素の一部を省略したり、他の構成要素を追加したりしてもよい。例えば正極性用のラダー抵抗回路と負極性用のラダー抵抗回路を設けたり、階調電圧信号のインピーダンス変換を行う回路（ボルテージフォロワー接続のオペアンプ）を設けたりしてもよい。或いは、基準電圧生成回路に選択用電圧生成回路と基準電圧選択回路を含ませてもよい。この場合には、選択用電圧生成回路が含むラダー抵抗回路により分割した電圧を、複数の選択用電圧として出力する。そして基準電圧選択回路は、選択用電圧生成回路からの選択用電圧の中から、階調調整データに応じて、例えば２５６階調の場合には６４個（広義にはＳ個）の電圧を選択して、基準電圧ＶＲ_０〜ＶＲ_６３として出力する。

１．３ データ線駆動部の例
図５を用いて階調電圧の生成について説明する。前述したように、Ｄ／Ａ変換部３０には表示データＤＧのうちの上位ビットが入力される。この表示データＤＧの上位ビットは、図４に示す基準電圧生成回路３５により生成された複数の基準電圧（ＶＲ_０〜ＶＲ_６３）のうち、階調電圧を生成するために、どの基準電圧を用いるかを示すデータである。本例では、Ｄ／Ａ変換部３０が、表示データＤＧの上位ビットに基づいて、複数の基準電圧のうち、少なくとも二つの基準電圧を選択する。例えば、電気光学パネルに低階調領域側の階調を表示する際には、Ｄ／Ａ変換部３０は、基準電圧としてＶＲ_０とＶＲ_１を選択して、データ線駆動部４０に出力する。

そして、データ線駆動部４０は、データ線毎に駆動ユニット（４１、４２…）を有している。各駆動ユニットには、Ｄ／Ａ変換部３０により出力された二つの基準電圧（ＶＲ_ｋ、ＶＲ_ｋ＋１）と、表示データＤＧのうちの下位ビットが入力される。データ線駆動部４０の各駆動ユニットは、表示データＤＧの下位ビットに基づいて、二つの基準電圧を分圧して、階調電圧を生成し、生成した階調電圧をデータ線駆動電圧（ＳＶ１〜ＳＶｎ）として出力する。なお、表示データＤＧの下位ビットは、データ線駆動部４０に入力された２つの基準電圧を用いて、どの階調電圧を生成するかを示すデータである。

具体例を挙げると、例えば階調電圧Ｖ_０〜Ｖ_３は、基準電圧ＶＲ_０とＶＲ_１を、下式（１）〜（３）で示すように分圧して生成することができる。
Ｖ_０＝ＶＲ_０ … （１）
Ｖ_１＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊１／４ … （２）
Ｖ_２＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊１／２ … （３）
Ｖ_３＝ＶＲ_０＋（ＶＲ_１−ＶＲ_０）＊３／４ … （４）

本例においては、前述した表示データＤＧの下位ビットは、階調電圧Ｖ_０〜Ｖ_３のうちのどの階調電圧を生成するかを示す。

２．ガンマ変換処理
次に処理回路１２０におけるガンマ変換処理（ガンマ補正処理）の詳細を、第１の実施形態、第２の実施形態のそれぞれについて説明する。

２．１ 第１の実施形態
ガンマ変換処理（内部ガンマ補正）では、例えば電気光学パネルの特性（Ｖ−Ｔ特性、印加電圧と透過率の関係）によるガンマ値のばらつきを補正して、あらゆる階調でガンマ値を所望値に近づける処理が行われる。ガンマ値の所望値は種々の設定が可能であるが、例えば２．２である。

図６は、ガンマ変換処理における入力階調と出力階調の対応関係の例である。ガンマ変換処理は、入力階調（表示データの値）を、当該階調に対応する所与の階調（出力階調）に変換する処理により実現される。図６は対応関係の一例であり、具体的な値は、電気光学パネルの特性に応じて設定される。

本実施形態では、出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、処理回路１２０は、出力階調群に基づく補間処理を行って、第ｉ（ｉは１≦ｉ＜ｋを満たす整数）の設定ポイントと、第ｉ＋１の設定ポイントの間の入力階調に対応する出力階調を求める処理を行う。

ここでの設定ポイントとは、２^ｍ（ｍ＝８であれば２５６）通りの入力階調のうち、対応付け情報が記憶される入力階調を表すポイントである。例えば後述する図７の例では、設定ポイントは、入力階調が０階調、８階調、１６階調、３２階調、４８階調といった点に対応し、ｋ＝１７である。また、ここでは第ｉの設定ポイントにおける入力階調は、第ｉ＋１の設定ポイントにおける入力階調に比べて小さい。即ち、第１の設定ポイントが低階調領域側に対応し、第ｋの設定ポイントが高階調領域側に対応する。ただし、設定ポイントの数や入力階調間隔は種々の変形実施が可能である。

このようにすれば、メモリー１３０は、入力階調として想定される範囲（０〜２５５）のうち、一部の入力階調についての対応付け情報を記憶すればよい。そのため、全入力階調についての対応付け情報を記憶する場合に比べて、メモリー容量を小さくできる。また、１階調や２階調といった設定ポイントではない階調値が表示データ（入力階調）として入力された場合にも、補間処理を行うことで適切に出力階調を求めることが可能になる。ここでの補間処理は線形補間（直線補間）であってもよいし、所与の関数（非線形関数）を用いた補間であってもよい。なお、図９を用いて後述するように、処理回路１２０はフレームレートコントロール（以下、ＦＲＣ）を行ってもよく、出力階調として小数階調（２５６通りの階調をさらに細かく分割した階調）を用いることも可能である。

図７は、本実施形態における設定ポイントと、当該設定ポイントでの出力階調の対応関係を説明する図である。図７の１行が、１つの設定ポイントを表す。第１の設定ポイントは、入力階調が０であり出力階調も０である。また、第２の設定ポイントは、入力階調が８階調であり、出力階調が１２階調である。よって処理回路１２０は、表示データが０階調であれば０階調を出力し、表示データが８階調であれば１２階調を出力し、１〜７階調のいずれかであれば、補間処理により求められる階調（単純な２点間の線形補間であれば入力階調×１．５）を出力する処理を、ガンマ変換処理として実行すればよい。他の入力階調についても同様であり、処理回路１２０は、図７に示した関係を用いて入力階調に対応する出力階調を選択、或いは演算する処理をガンマ変換処理として実行する。

上述したように、表示ドライバー１００の小型化、低コスト化には、メモリー１３０のメモリー容量を小さくすることが重要であり、ガンマ変換処理であれば、ＬＵＴに記憶される補正用データのデータ量を削減することが求められる。特に、メモリー１３０が不揮発性メモリー（例えばＰＲＯＭ）である場合、ＰＲＯＭはレジスター等に比べてデータ量当たりのサイズが大きくなるため、表示ドライバー１００の小型化にはメモリー容量の削減が重要となる。さらに言えば、ＰＲＯＭの増設はある程度まとまったビット数で行う必要がある。つまり１ビットでも容量を超過してしまうと、表示ドライバー１００のサイズやコストに大きな影響を与えるため、ＰＲＯＭを用いる場合にはメモリー容量を少しでも削減することが重要である。

図７の例であれば、各設定ポイントに対応する出力階調を、８ビットよりも少ないビット数のデータとすることで、メモリー容量を小さくできる。ただし、単純に補正用データ（対応付け情報）のビット数を削減したのでは、ガンマ変換処理の精度が低下してしまう。

メモリー容量削減のために、出力階調に割り当てるビット数を単純に削減してしまった場合、出力階調の刻みが粗くなってしまうため、ガンマ補正後の出力階調が、理想値に対してずれてしまうおそれがある。或いは、特許文献１のように、特定の色信号のガンマ変換処理を省略してしまうと、当該色信号についてはガンマ値が所望値から大きく外れるため、色味が不自然になるおそれがある。

よって本実施形態では、表示ドライバー１００のメモリー１３０は、出力階調群のｍビットの階調データのうちの、下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、処理回路１２０は、メモリーに記憶された下位ｎビットのデータに基づいて、ｍビットの階調データに対応する階調の出力階調データを生成する。そして、駆動回路１１０は、出力階調データに基づいて、ｍビットの階調データに対応する階調の駆動電圧を出力する。下位ｎビットとは、ｍビットのデータのうちのＬＳＢ（Least Significant Bit）から連続したｎビットのデータを表す。

具体的には、処理回路１２０は、メモリー１３０に記憶された下位ｎビットのデータに基づいて、ｍビットの階調データを復元する処理を行ってもよい。この場合、出力階調データとは、復元されたｍビットの階調データそのものであってもよい。或いは、図９を用いて後述するように、復元されたｍビットの階調データを多階調化して多階調データを生成し、当該多階調データに対してフレームレートコントロール（ＦＲＣ）が行われた結果であるｍビットのデータを、出力階調データとしてもよい。復元されたデータは例えばレジスターに記憶される。上述したように、レジスターはメモリー１３０（ＰＲＯＭ）に比べてデータ量当たりのサイズが小さいため、復元後のデータのビット数が多くなっても、表示ドライバー１００のサイズに対する影響は小さい。ここでの多階調データとは、多階調化前のデータに比べて、階調の刻みが細かい（粒度が高い）データを表す。本実施形態では、多階調データは、ｍビットよりもビット数の多い階調データを表し、例えばｍ＝８の場合に、多階調データは１０ビットのデータである。

このようにすれば、メモリー１３０に記憶するデータはｎビットでありながら、ｍビット精度の階調の駆動電圧を出力することが可能になる。よって、各設定ポイントについてｍビットのデータを記憶する場合に比べて、メモリー容量を削減し、表示ドライバー１００の小型化、低コスト化が可能になる。さらに、駆動電圧はｍビット精度で設定できるため、メモリー容量の削減に伴うガンマ変換処理の精度低下を抑制可能である。

以下、（ｍ，ｎ）＝（８，６）の場合を例にとって、下位ｎビットのデータからｍビットのデータを復元する処理の具体例について説明する。なお、ｍ、ｎの値はこれに限定されず、（ｍ，ｎ）＝（８，７）等の種々の変形実施が可能である。また、以下では８ビットのデータのＬＳＢを０ビット目、ＭＳＢを７ビット目としたときに、下位ａビット目のデータを［ａ］と表記し、下位ａビット目からｂ（＞ａ）ビット目までのデータを［ｂ：ａ］と表記する。例えば、［７：６］であれば８ビットのデータの上位２ビットのビット列を表し、［５：０］であれば下位６ビットのビット列を表す。また００ｂのように、数値の末尾に‘ｂ’が付された場合、当該値は２進数であることを表す。

図８は、メモリー１３０に記憶される対応付け情報の例である。対応付け情報は、設定ポイント数をｋとしたときに、例えばｋ×ｎビット（１７×６ビット）のデータである。図８では、メモリー１３０の第１のアドレスａｄ１に、第１の設定ポイントでの出力階調の下位６ビットのデータ００００００ｂが記憶されている。第２〜第１７の設定ポイントでも同様に、メモリー１３０の所与のアドレスａｄ２〜ａｄ１７に、それぞれ下位６ビットのデータが記憶されている。即ち、メモリー１３０は、図７に示した対応関係のうち、各設定ポイントでの出力階調の下位ｎビットを記憶する。

処理回路１２０は、設定ポイント（入力階調）とメモリー１３０のアドレスの関係をあらかじめ対応付けておく。例えば、処理回路１２０は、表示データが０階調であるときにはメモリー１３０のアドレスａｄ１に記憶されているデータを処理に用いるようにあらかじめ設定されている。このようにすれば、対応付け情報自体が入力階調に関する情報を保持していなくても、処理回路１２０は、表示データの階調（入力階調）に対応する適切な対応付け情報を用いて、ガンマ変換処理を行うことが可能になる。

ただし、本実施形態では８ビット精度の駆動電圧を生成する必要があるため、処理回路１２０は上位２ビットの値（［７：６］）を一意に特定し、８ビットのデータへの復元をしなくてはならない。例えば、第１の設定ポイントのデータとして［５：０］＝００００００ｂを取得したとき、処理回路１２０は出力階調（［７：０］）が、００００００００ｂ、０１００００００ｂ、１０００００００ｂ、１１００００００ｂのいずれであるかを特定する必要がある。

よって本実施形態では、出力階調群のｍビットの階調データは、２^ｍより狭い所与の階調範囲内のいずれかの値に設定される。

図７に示したように、ここでの所与の階調範囲とは、出力階調の全範囲（２^ｍであり、具体的には０〜２５５）のうちの一部の範囲であって、出力階調として設定可能な範囲を表す。所与の階調範囲は、複数のアドレス（設定ポイント）の各アドレス（各設定ポイント）に対して設定される範囲である。図７の例では、第１の設定ポイント（アドレスａｄ１、入力階調＝０階調）の階調範囲は０〜６３に設定されている。即ち、第１の設定ポイントの出力階調は、０以上６３以下のいずれかの階調であって、６４以上２５５以下の階調にはならない。

このようにすれば、処理回路１２０は、下位ｎビット（６ビット）のデータから、ｍビット（８ビット）のデータを適切に復元可能となる。第１の設定ポイントの例であれば、００００００００ｂ、０１００００００ｂ、１０００００００ｂ、１１００００００ｂの４つの値のうち、設定範囲内となるのは００００００００ｂのみである。つまり、出力階調の階調範囲を設定しておくことで、処理回路１２０は、第１の設定ポイントに対応する８ビットの出力階調として、００００００００ｂを出力できる。

なお、ｎビットのデータからｍビットのデータを一意に特定するという観点からすれば、所与の階調範囲は、２^ｎ通りの連続した出力階調に対応する範囲である。ｎ＝６の場合、所与の階調範囲は連続した２^６＝６４階調以下の範囲となる。

仮に、階調範囲が連続した６５階調以上となった場合、当該範囲内には、下位６ビットが同一になる複数の値が含まれてしまう。例えば、第１の設定ポイントに対する階調範囲が０〜６４の６５階調である場合、当該階調範囲には００００００００ｂと０１００００００ｂの両方が含まれてしまう。つまり、処理回路１２０は、メモリー１３０から取得した［５：０］＝００００００ｂという下位６ビットのデータだけでは、００００００００ｂと０１００００００ｂのいずれを出力階調とすればよいか（［７：６］が０１ｂであるか００ｂであるか）を特定できない。その点、階調範囲を、連続した２^ｎ通りの出力階調に対応する範囲としておけば、下位ｎビットが決定された際に、当該階調範囲となるような上位２ビットの値が１通りしかないため、処理回路１２０はｍビットのデータを適切に復元できる。図７の第１の設定ポイント（及び階調範囲が同じ０〜６３である第２〜第４の設定ポイント）では、［５：０］の値によらず、［７：６］＝００ｂである。

また、出力階調群のうちの第１の出力階調に対応するｍビットの階調データが、第１の階調範囲内のいずれかの値に設定され、出力階調群のうちの第２の出力階調に対応するｍビットの階調データが、第２の階調範囲内のいずれかの値に設定されるときに、処理回路１２０は、第１の出力階調に対応する下位ｎビットのデータに基づく第１の復元処理により、第１の出力階調に対応するｍビットの階調データを復元する。そして処理回路１２０は、第２の出力階調に対応する下位ｎビットのデータに基づく第２の復元処理により、第２の出力階調に対応するｍビットの階調データを復元する。言い換えれば、処理回路１２０は、設定された階調範囲に応じた復元処理を行って、ｎビットのデータからｍビットのデータを復元する。

例えば、図７の第５の設定ポイントでは、設定範囲が１６〜７９の６４階調となっている。この範囲を８ビットの２進数で表現すると、０００１００００ｂ〜０１００１１１１ｂとなる。つまり、［７：６］＝００ｂの場合もあれば［７：６］＝０１ｂの場合もある。ただし、設定範囲が６４階調以下になっているため、下位６ビット（［５：０］）が決まったとき、上位２ビット（［７：６］）は一意に特定可能である。

具体的には処理回路１２０は、［５：０］が０１００００ｂ以上１１１１１１ｂ以下の範囲では［７：６］＝００ｂと判定し、［５：０］が００００００ｂ以上００１１１１ｂ以下の範囲では［７：６］＝０１ｂであると判定する。この例では、処理回路１２０は［５：０］の全てを参照する必要はなく、そのうちの上位２ビット（［５：４］）を参照すればよい。具体的には、［５：４］＝００ｂであれば［７：６］＝０１ｂであり、それ以外（［５：４］＝０１ｂ又は１０ｂ又は１１ｂ）であれば［７：６］＝００ｂである。

図７の第６の設定ポイントでは、設定範囲が３２〜９５（００１０００００ｂ〜０１０１１１１１ｂ）の６４階調となっている。そのため処理回路１２０は、［５：０］が１０００００ｂ以上１１１１１１ｂ以下の範囲では［７：６］＝００ｂと判定し、［５：０］が００００００ｂ以上０１１１１１ｂ以下の範囲では［７：６］＝０１ｂと判定する。さらに具体的には、［５］＝１ｂであれば［７：６］＝００ｂであり、それ以外（［５］＝０ｂ）であれば［７：６］＝０１ｂである。

他の設定ポイントでの処理回路１２０の処理については、図７の「復元処理」の欄に示したとおりであるため、詳細な説明は省略する。図７からわかるように、［５：０］のうちのいずれのビットを参照するか（或いは参照しないか）、及び［７：６］がどのような値になるかは階調範囲の設定に応じて異なる。即ち、処理回路１２０での処理（処理回路１２０のうちの復元処理回路の回路構成）は階調範囲の設定に応じて異なるが、いずれの場合も処理回路１２０はｍビットのデータを一意に特定できる。

なお図７に示したように、階調範囲の始点（終点）の設定によっては、参照するビットを下位ｎビットのうちの一部のビットに限定することが可能である。図７の例では、階調範囲の始点となる階調で、［３：０］＝００００ｂとなるように各階調範囲が設定されている。この場合、［７：６］の２ビットの値を特定する際に、［５：０］のうちの［３：０］の範囲を参照する必要がなくなり、最大でも［５：４］の２ビットを用いれば［７：６］を特定可能となる。即ち、復元処理を簡略化できるため、処理負荷の軽減、或いは復元処理を行う回路の小規模化が可能になる。

図９は、本実施形態の処理回路１２０の構成例である。処理回路１２０は、復元処理部（復元処理回路）２１、第１色成分演算部（第１色成分演算回路）２２、第２色成分演算部（第２色成分演算回路）２３、第３色成分演算部（第３色成分演算回路）２４、ＦＲＣ処理部（誤差拡散回路）２５を含む。ただし、処理回路１２０の構成は図９の構成に限定されず、種々の変形実施が可能であり、図９の構成要素の一部を省略したり、他の構成要素を追加したりしてもよい。

復元処理部２１は、メモリー１３０に記憶された６ビット（ｎビット）のデータに基づいて、８ビット（ｍビット）のデータを復元する処理を行う。具体的な処理内容については上述したとおりである。なお、ここでは第１〜第３の色成分（Ｒ、Ｇ、Ｂ）を用いることを想定している。そのため、メモリー１３０は、色成分毎に対応付け情報（例えば図８に示したように各アドレスに６ビットのデータが対応付けられたテーブル）を記憶しており、復元処理部２１は、第１色成分に対応する復元処理、第２色成分に対応する復元処理、及び第３色成分に対応する復元処理を行う。

第１色成分演算部２２は、外部から入力される第１色成分表示データである８ビットのデータと、復元処理部２１からの第１色成分に対応する８ビットのデータを取得し、第１色成分の階調値を演算する。第１色成分演算部２２は、例えば復元処理部２１からの複数（狭義には２つ）の８ビットデータに基づく補間処理を行って、ガンマ変換処理後の表示データを演算する。ここでの演算は、ｍビットのデータの小数データを含んでもよく、演算結果はｍビットよりも大きいビット数（例えば１０ビット）で表現される。即ち、第１色成分演算部２２は、入力データに基づく多階調処理を行い、多階調データ（１０ビットの演算結果）をＦＲＣ処理部２５に出力してもよい。或いは、第１色成分演算部２２は、より大きいビット数のデータ（例えば１１ビット）のデータに対して、最下位ビットに応じて、切り捨て、切り上げ、０捨１入等の処理を行い、所望のビット数（例えば１０ビット）の多階調データを演算する。

第２色成分演算部２３、第３色成分演算部２４も同様であり、対応する色成分表示データについて補間処理等の演算処理を行い、演算結果（ガンマ変換処理後の表示データ、多階調データ）をＦＲＣ処理部２５に出力する。

ＦＲＣ処理部２５は、多階調データに対するフレームレートコントロール（ＦＲＣ）を行い、色成分ごとに８ビットのデータを駆動回路１１０に出力する。ＦＲＣでは複数のフレーム（例えば４フレーム）のなかで階調を変化させることで、中間階調を表現する。なお、中間階調を表現する手法はＦＲＣ以外にも種々知られており、本実施形態ではそれらを広く適用可能である。例えば中間階調の表現として、空間的なディザリング処理を行ってもよい。

以上のように、処理回路１２０は、下位ｎビットのデータに基づいて復元されたｍビットの階調データと、入力された表示データとに基づいて、ビット数がｍよりも大きい多階調データを生成し、生成した多階調データに基づいて、フレームレートコントロールを行う。このようにすれば、ｍビットの小数データに対応する階調を表現できるため、精度の高いガンマ変換処理実現することが可能になる。

また、以上では処理回路１２０は、メモリー１３０に記憶されたｎビットのデータから、ｍビットのデータを復元する例について説明した。しかし本実施形態では、駆動回路１１０においてｍビット精度の駆動電圧を出力できればよく、処理回路１２０でのｍビットのデータ復元は必須ではない。例えば、処理回路１２０は、メモリー１３０に記憶されたｎビットのデータと階調範囲の設定に基づいて、Ｄ／Ａ変換回路３２での変換範囲を決定する制御信号（例えば基準電圧生成回路３５での基準電圧を調整する制御信号）を出力してもよい。Ｄ／Ａ変換回路３２は、当該制御信号に基づいて設定された変換範囲内の電圧であって、ｎビットのデジタルデータに対応する駆動電圧を出力する。この場合、処理回路１２０では直接的にｍビットのデータを復元しないが、駆動回路１１０ではｍビット精度の駆動電圧を出力できる。

また、本実施形態のメモリー１３０はＰＲＯＭ等の不揮発性メモリーに限定されず、ＳＲＡＭやレジスターであってもよい。この場合、対応付け情報はその都度、外部（例えば図１３のＣＰＵ３１０）から書き込まれる。この場合にも、表示ドライバー１００で保持するデータ量を削減することが可能である。

２．２ 第２の実施形態
次に第２の実施形態における対応付け情報の詳細、及び処理回路１２０での処理の例を説明する。

本実施形態では、出力階調群は、第１〜第ｒ（ｒは２以上の整数）の出力階調を含み、メモリー１３０は、第１〜第ｒの出力階調の第ｉ（ｉは１≦ｉ＜ｒを満たす整数）の出力階調と、第ｉ＋１の出力階調の差分を、対応付け情報として記憶する。

ここで、出力階調群とは、ガンマ変換処理の結果として駆動回路１１０が出力すべき駆動電圧に対応する階調であり、狭義にはガンマ変換処理の結果として処理回路１２０が出力すべき出力階調の集合である。さらに具体的には、出力階調群とは、ガンマ変換処理の結果として処理回路１２０が出力すべき出力階調のうち、設定ポイントに対応する出力階調の集合である。つまり、図７に示したガンマ変換処理を実行する場合、第１〜第ｒの出力階調とは、０、１２、２３、４０、…、２５５の各階調に対応する。

本実施形態では、メモリー１３０は、隣り合う出力階調の差分を対応付け情報として記憶する。図７に示したように、隣り合う設定ポイントの間では入力階調間隔（入力階調の差）は、全入力階調範囲に比べて小さいことが想定される。図７の例では入力階調間隔は最大でも３２階調であり、全入力階調範囲は２５６である。図６に示すように、ガンマ補正では入力階調と出力階調は線形な関係とならないが、その点を考慮しても、隣り合う設定ポイントの間での出力階調の差分は、全出力階調範囲に比べて小さいと予想される。図７の例であれば、出力階調の差分は、１２、１１，１７、１６、…、１１となり、全出力階調範囲２５５に比べて小さい。

つまり、出力階調の差分を表現するには、全出力階調範囲に対応するｍビット（例えばｍ＝８）を用いる必要はなく、それよりも少ないビット数で十分である。例えば、差分の最大値を３２階調と考えれば、出力階調の差分は、５ビットのデータにより表現できる。このようにすれば、１つの出力階調をｍビットよりも少ないビットのデータにできるため、メモリー容量の削減が可能になる。

また、メモリー１３０は、第１〜第ｋの設定ポイントの少なくとも１つの設定ポイントに対応する出力階調として、ｍ（ｍは２以上の整数）ビットの階調データを記憶し、メモリー１３０は、出力階調の差分として、ｍビットの階調データの小数階調に相当する差分を記憶可能である。

図１０は、設定ポイントに対応する入力階調の値と、出力階調を表す対応付け情報のビット数の関係を示す図であり、図１０の１行が１つの設定ポイントに対応する。図１０の例では、メモリー１３０は、第１の設定ポイントに対応する出力階調として、差分ではなく出力階調そのものに対応する８ビット（ｍビット）のデータを記憶する。そして、メモリー１３０は、第２の設定ポイントに対応する出力階調として、第１の設定ポイントの出力階調に対する差分を記憶する。

この際、差分の最大値を３２ビットとすれば、第２の設定ポイントの出力階調は５ビットでよいが、図１０では２ビット多い７ビットのデータを用いている。この２ビットが、小数階調を表すデータである。即ち、本実施形態では、出力階調の差分を５ビットの整数データと、２ビットの小数データを用いて表現してもよい。この例では、１／４階調に相当する小数階調を表現できるため、処理回路１２０は精度の高いガンマ変換処理を実行できる。第３の設定ポイント以降についても同様であり、１つ前の設定ポイントの出力階調に対する差分を、７ビットのデータとして記憶する。

このようにすることで、メモリー容量の削減、及びガンマ変換処理の精度向上が可能になる。通常、メモリー容量とガンマ変換処理の精度はトレードオフの関係にあるところ、その両方を考慮した設定が可能になる。

なお、処理回路１２０（例えば図９の復元処理部２１）は、出力階調の差分に基づいて、所与の入力階調に対応する出力階調を演算する処理を行う。図１０の例であれば処理回路１２０は、第１の設定ポイントの出力階調と、メモリー１３０に記憶されている差分（第１の設定ポイントと第２の設定ポイントの出力階調の差分）との和を演算することで、第２の設定ポイントの出力階調を演算する。同様に、処理回路１２０は、演算された第２の設定ポイントの出力階調と、メモリー１３０に記憶されている差分（第２の設定ポイントと第３の設定ポイントの出力階調の差分）との和を演算することで、第３の設定ポイントの出力階調を演算する。第３の設定ポイントの出力階調は、基準である第１の設定ポイントの出力階調と、第３の設定ポイントまでの差分（第１の設定ポイントと第２の設定ポイントの出力階調の差分、及び、第２の設定ポイントと第３の設定ポイントの出力階調の差分）の総和により求められると考えてもよい。

これ以降の設定ポイントについても同様であり、対応付け情報として差分が記憶されている設定ポイントは、演算処理によりｍビット精度（或いは小数階調を含めた精度）の出力階調が求められる。演算後の出力階調は、例えば図９の第１〜第３色成分演算部２２〜２４による補間処理、ＦＲＣ処理部２５によるＦＲＣ等を経て、駆動回路１１０での駆動電圧の出力に用いられる。

なお、図１０では第１の設定ポイント以外の全ての設定ポイントで、対応付け情報として差分が記憶される例を示したがこれには限定されない。例えば、複数の設定ポイントについて、メモリー１３０は、出力階調に対応するｍビットのデータを記憶してもよい。

また、本実施形態の手法は第１の実施形態と組み合わせることも可能である。即ち、メモリー１３０は、差分の基準となる出力階調として、ｍビットのデータではなく、下位ｎビットのデータを記憶してもよい。そして処理回路１２０は、下位ｎビットのデータからｍビットのデータを復元する。また処理回路１２０は、復元後のｍビットのデータと出力階調の差分とに基づいて、所与の入力階調に対応する出力階調（ガンマ変換処理後の表示データ）を演算する。

２．３ 第３の実施形態
同一の液晶パネルにおいても、階調によってガンマ特性（ガンマ値）が異なっている場合がある。特に、液晶パネルにおいては、低階調領域や高階調領域の階調において、他の階調と比べて、ガンマ値にずれが生じてしまう場合が多い。このように、階調毎にガンマ値が異なっている場合には、液晶パネルは、ガンマ値の変化点周辺において、滑らかな色相変化等を表現することができない。また、ユーザーの目には、トーンジャンプや色ずれ、色かぶりとなって表れることが多い。

図１０のように第１の設定ポイントの入力階調が０階調であり、第２の設定ポイントの入力階調が８階調である場合、低階調領域である１階調〜７階調が入力された際に、処理回路１２０は補間処理により出力階調を求める。中間的な階調領域であれば、単純な線形補間であってもガンマ値のずれは小さいが、低階調領域では補間処理によるガンマ値のずれが大きくなり、上記トーンジャンプ等が発生するおそれがある。図１０の第１６の設定ポイント（入力階調＝２４８階調）と第１７の設定ポイント（入力階調＝２５５階調）の間の高階調領域についても同様である。

よって本実施形態では、出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での入力階調間隔よりも小さい（ｐ，ｑは１＜ｐ＜ｑ＜ｋを満たす整数）。また、第ｑ〜第ｋの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での入力階調間隔よりも小さい。

図１１は、設定ポイントに対応する入力階調の値と、出力階調を表す対応付け情報のビット数の関係を示す図であり、図１１の１行が１つの設定ポイントに対応する。図１１の例ではｋ＝３０、ｐ＝９、ｑ＝２３であるが、ｋ、ｐ、ｑの値は種々の変形実施が可能である。

図１１に示したように、第１〜第ｐ（第１〜第９）の設定ポイントの間の入力階調間隔、及び第ｑ〜第ｋ（第２３〜第３０）の設定ポイントの間の入力階調間隔は１階調である。それに対して、第ｐ〜第ｑ（第９〜第２３）の設定ポイントの間の入力階調間隔は８階調、１６階調又は３２階調であり、いずれも１階調より大きい。

このようにすれば、ガンマ値のずれが生じやすい階調領域において、設定ポイントの数を増やすことができ、ガンマ変換処理の精度を高くすることが可能になる。入力階調間隔が狭くなるほど、補間処理によるガンマ変換処理の精度低下を抑制できる。特に、図１１のように入力階調間隔を１とすれば、低階調領域や高階調領域での補間処理が不要になるため、ガンマ値のずれを抑制できる。

ただし、入力階調間隔を小さくした場合、設定ポイントの数が増えるため、メモリー１３０が記憶する対応付け情報のデータ量が増大してしまう。その点、本実施形態では第２の実施形態と同様に、メモリー１３０は、対応付け情報として出力階調の差分を記憶する。

入力階調間隔が小さければ、出力階調の差分も小さいと考えられる。例えば、上述した例では、入力階調間隔が８、１６、又は３２階調等であるときに、出力階調の差分が３２階調程度に収まると考え、差分に５ビットのデータ（或いは小数を含めて７ビットのデータ）を割り当てた。しかし、入力階調間隔が１階調であれば、出力階調の差分は３２階調よりも小さくなるはずであり、例えば４階調程度を考えればよい。つまり、図１１に示したように、第１〜第ｐの設定ポイントでは、小数に対応する階調（１／４階調）まで含めたとしても、出力階調の差分として４ビット（整数２ビット、小数２ビット）のデータを用いれば十分である。

広義には、メモリー１３０は、第１〜第ｐ（ｐは１＜ｐ＜ｋを満たす整数）の設定ポイントのうちの、少なくとも１つの設定ポイントに対応する対応付け情報として、第ｓ（ｓは１≦ｓ＜ｐを満たす整数）の設定ポイントでの出力階調と第ｓ＋１の設定ポイントでの出力階調の差分を記憶する。例えば、第１〜第ｐの設定ポイントのうちの、いずれか１つの設定ポイントではｍビット（８ビット）のデータを出力階調として記憶し、当該出力階調を基準として、他のｐ−１個の設定ポイントでは、４ビットの差分情報を対応付け情報として記憶する。図１１の例では、第１の設定ポイントでｍビット（８ビット）のデータを出力階調として記憶し、当該出力階調を基準としている。

ただし、第１の設定ポイント以外の設定ポイントでの出力階調をｍビット（基準の出力階調）としてもよい。また、第１〜第ｐの設定ポイントのうち、２以上の設定ポイントでｍビットの出力階調を記憶する（差分を記憶する設定ポイントの数を減らす）変形実施も可能である。或いは、第ｐ〜第ｋの設定ポイントのいずれかの設定ポイントでの出力階調を基準とすることで、第１〜第ｐの全ての設定ポイントで、対応付け情報として出力階調の差分を記憶してもよい。

同様に、メモリー１３０は、第ｑ（ｑは１＜ｑ＜ｋを満たす整数）〜第ｋの設定ポイントのうちの、少なくとも１つの設定ポイントに対応する対応付け情報として、第ｔ（ｔはｑ≦ｔ＜ｋを満たす整数）の設定ポイントでの出力階調と第ｔ＋１の設定ポイントでの出力階調の差分を記憶する。図１１の例では、第ｋの設定ポイントではｍビット（８ビット）のデータを出力階調として記憶し、当該出力階調を基準として、第ｑ〜第ｋ−１の設定ポイントでは４ビットの差分データを対応付け情報として記憶する。

以上のように、本実施形態の手法では、メモリー１３０は、低階調領域及び高階調領域の少なくとも一部の領域における対応付け情報として、出力階調の差分を記憶する。ガンマ値のずれが生じやすい階調領域において入力階調間隔を狭くすることで精度の向上を図った場合、メモリー容量が増大してしまうところ、出力階調の差分をメモリー１３０に記憶させることで、メモリー容量の増大を抑制できる。特に、入力階調間隔が狭いほど差分を表すデータのビット数を小さくすることが可能であるため、本実施形態の手法はメモリー容量の抑制を効率的に実現することが可能である。

例えば特許文献１の手法では、入力データ（入力階調）と補正後のデータ（出力階調）の差分を記憶する手法を開示している。しかし入力階調と出力階調の関係は、電気光学パネルの特性によって決まるものである（例えば上述した図６）。そのため、入力階調と出力階調の差分の大きさと、設定ポイント間の入力階調間隔とは関係しない。言い換えれば、入力階調間隔が狭かろうが広かろうが、特許文献１の手法では、入力階調と出力階調の差分として所定ビット数のデータを用いなくてはならない。これに対して、本実施形態の手法における差分とは、隣り合う設定ポイント間での出力階調の差分である。そのため、入力階調間隔が狭くなれば差分のデータのビット数を小さくできる。つまり、本実施形態の手法は特許文献１の手法と比較した場合、ガンマ変換処理の精度向上とメモリー容量の削減を効率的に実現することが可能である。

なお、図１１では第１０〜第２２の設定ポイントにおいて、差分を用いずに、ｍビット（８ビット）のデータを対応付け情報として記憶する例を示している。言い換えれば、図１１では対応付け情報として出力階調の差分を記憶する階調領域が、低階調領域及び高階調領域に限定される。ただし本実施形態の手法はこれに限定されない。

図１２は、設定ポイントに対応する入力階調の値と、出力階調を表す対応付け情報のビット数の他の関係を示す図である。図１２に示すように、入力階調間隔が相対的に狭い領域（低階調領域及び高階調領域）だけでなく、入力階調間隔が相対的に広い領域についても、出力階調の差分を対応付け情報として用いてもよい。

図１２の例では、メモリー１３０は、第１の設定ポイントではｍビット（８ビット）のデータを出力階調として記憶する。そして、第２〜第ｋ（第３０）の設定ポイントでは、１つ前の設定ポイントとの出力階調の差分を、対応付け情報として記憶する。前の設定ポイントとの入力階調間隔が狭い第２〜９の設定ポイント及び第２４〜第３０の設定ポイントでは、対応付け情報のビット数が相対的に小さく（４ビット）、入力階調間隔が広い第１０〜第２３の設定ポイントでは、対応付け情報のビット数が相対的に大きい（７ビット）。

なお、図１２の例では基準となる出力階調（ｍビットのデータ）が記憶される設定ポイントが第１の設定ポイントのみであるため、第２〜第３０の設定ポイントの全てについて、１つ前の設定ポイントとの出力階調の差分が対応付け情報となる。ただし、図１１のように、第１の設定ポイントと第３０の設定ポイントの両方で、基準となる出力階調（ｍビットのデータ）が記憶されてもよい。この場合、差分を取る対象は、１つ前の設定ポイントでもよいし、１つ後の設定ポイントでもよい。

また、以上では低階調領域と高階調領域の両方で、入力階調間隔を狭くし、対応付け情報として出力階調の差分を記憶する手法を説明した。具体的にはメモリー１３０は、第１〜第ｐの設定ポイントのうちの少なくとも１つの設定ポイントに対応する対応付け情報として、第ｓの設定ポイントでの出力階調と第ｓ＋１の設定ポイントでの出力階調の差分情報を記憶し、第ｑ〜第ｋの設定ポイントのうちの少なくとも１つの設定ポイントに対応する対応付け情報として、第ｔの設定ポイントでの出力階調と第ｔ＋１の設定ポイントでの出力階調の差分情報を記憶する。そして第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での入力階調間隔よりも小さく、且つ、第ｑ〜第ｋの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での入力階調間隔よりも小さい。

ただし本実施形態の手法はこれに限定されず、入力階調間隔を狭くする領域を低階調領域と高階調領域の一方としてもよい。低階調領域のみで入力階調間隔を狭くした場合、メモリー１３０は、少なくなくとも低階調領域の一部において、対応付け情報として出力階調の差分を記憶すればよい。即ち、入力階調間隔が狭くなっていない高階調領域では、対応付け情報として出力階調の差分ではなく、ｍビットのデータ（出力階調そのもの）を記憶してもよい。

また、本実施形態の手法は第１の実施形態と組み合わせることも可能である。即ち、メモリー１３０は、差分の基準となる出力階調として、ｍビットのデータの全てではなく、下位ｎビットのデータを記憶してもよい。

２．４ メモリーへの対応付け情報の書き込み
メモリー１３０に対応付け情報が書き込まれるタイミングは種々考えられる。例えば、表示ドライバー１００の製造時（調整時）に対応付け情報が書き込まれてもよいし、表示ドライバー１００を含む電気光学装置３５０の製造時に対応付け情報が書き込まれてもよい。即ち、対応付け情報をメモリー１３０に書き込むユーザーは、表示ドライバー１００の製造メーカーであってもよいし、電気光学装置３５０の製造メーカーであってもよい。また、他のタイミングにおいて他のユーザーにより対応付け情報が書き込まれても（或いは書き換えられても）よい。

この際、ユーザーはビット数削減前のデータを表示ドライバー１００（処理回路１２０）に入力し、処理回路１２０は、入力されたデータに基づいて、各実施形態における対応付け情報を求めてもよい。例えば第１の実施形態であれば、処理回路１２０は、各設定ポイントについてｍビット（８ビット）のデータを受け付け、そのうちの下位ｎビット（６ビット）のデータを抽出して、対応付け情報としてメモリー１３０に書き込む処理を行う。第２、第３の実施形態であれば、処理回路１２０は、各設定ポイントについてｍビット（８ビット）のデータを受け付け、隣り合う設定ポイント間でのデータの差分を演算する。そして処理回路１２０は、設定ポイントごとに、ｍビットのデータそのもの、或いは演算結果であるｍビットよりも少ない差分データ（上述の例では４ビットや７ビットのデータ）を、対応付け情報としてメモリー１３０に書き込む処理を行う。

このようにすれば、ユーザーはメモリー１３０における具体的なデータ形式を意識する必要がないため、対応付け情報の書き込み処理を容易にすることが可能になる。例えば第１の実施形態であれば、ユーザーは設定ポイントごとにあらかじめ決められている階調範囲内の数値を、出力階調として表示ドライバー１００に入力すればよく、具体的にどのビットがメモリー１３０での記憶の対象となるかを考慮する必要がない。

ただし、本実施形態の手法はこれに限定されず、下位ｎビットのデータや出力階調の差分が、直接表示ドライバー１００に送信されてもよい。この場合、ビットの抽出や差分の演算は、例えばメモリー１３０に対する書き込み処理を行う外部機器において実行される。

３．表示コントローラー、電気光学装置、電子機器
以上では、表示ドライバー１００が、表示データのデータ処理やタイミング制御を行う処理回路１２０を含む例について説明した。これは、表示コントローラー３００が表示ドライバー１００に組み込まれる例に対応する。ただし、本実施形態の手法はこれに限定されず、上記のガンマ変換処理を行う表示コントローラー３００に適用できる。

表示コントローラー３００は、表示データの階調のガンマ変換処理を行う処理回路１２０と、ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリー１３０と、を含む。そしてメモリー１３０は、出力階調群のｍビットの階調データのうち下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、処理回路１２０は、メモリー１３０に記憶された下位ｎビットのデータに基づいて、ｍビットの階調データを復元する。

このようにすれば、メモリー１３０の容量を低減しつつ、ｍビットの精度でのガンマ変換処理を行うことが可能になる。そのため、表示コントローラー３００の小型化、低コスト化が可能になる。

また、本実施形態の手法は上記の表示ドライバー１００と、電気光学パネル２００を含む電気光学装置３５０に適用できる。或いは本実施形態の手法は、上記の表示ドライバー１００、又は表示コントローラー３００を含む電子機器に適用できる。

図１３、図１４に、本実施形態の手法を適用できる電気光学装置と電子機器の構成例を示す。図１３に示すように、本実施形態の表示ドライバー１００は表示コントローラー３００を含む構成であってもよいし、図１４に示すように、表示ドライバー１００と表示コントローラー３００が別体として設けられてもよい。以下、図１４の例について説明する。

本実施形態に係る表示ドライバー１００又は表示コントローラー３００を含む電子機器として、例えば車載表示装置（例えばメーターパネル等）や、モニター、ディスプレイ、単板プロジェクター、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末、ＤＬＰ（Digital Light Processing）装置、プリンター等の、表示装置を搭載する種々の電子機器を想定できる。

図１４に示す電子機器は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００（ホストコントローラー）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０は表示ドライバー１００、電気光学パネル２００を含む。

電気光学パネル２００は例えばマトリックス型の液晶表示パネルである。或は、電気光学パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば、電気光学パネル２００は有機発光ダイオード（ＯＬＥＤ，organic light-emitting diode）を用いた表示パネル（有機ＥＬディスプレイ）であってもよい。例えば、ガラス基板に電気光学パネル２００が形成され、そのガラス基板に表示ドライバー１００が実装される。この電気光学パネル２００と表示ドライバー１００を含むモジュールとして電気光学装置３５０が構成される（電気光学装置３５０には更に表示コントローラー３００が含まれてもよい）。なお、表示コントローラー３００、表示ドライバー１００はモジュールとして構成されずに個々の部品として電子機器に組み込まれてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、電気光学パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、表示データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された表示データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された表示データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された表示データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された表示データに基づいて電気光学パネル２００を駆動する。

以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、表示ドライバー、表示コントローラー、電気光学装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＴＧ１〜ＴＧｍ…ゲート線駆動端子、ＧＶ１〜ＧＶｍ…ゲート線駆動電圧、
ＴＳ１〜ＴＳｎ…データ線駆動端子、ＳＶ１〜ＳＶｎ…データ線駆動電圧、
ＴＲＤ，ＴＧＤ，ＴＢＤ…色成分入力端子、ＴＰＣＫ…クロック入力端子、
ＲＴ１〜ＲＴ６４…抵抗分割ノード、１０…インターフェース部、２０…データ処理部、
２１…復元処理部、２２…第１色成分演算部、２３…第２色成分演算部、
２４…第３色成分演算部、２５…ＦＲＣ処理部、３０…Ｄ／Ａ変換部、
３２…Ｄ／Ａ変換回路、３４…ラダー抵抗回路、３５…基準電圧生成回路、
４０…データ線駆動部、５０…ゲート線駆動部、１００…表示ドライバー、
１１０…駆動回路、１２０…処理回路、１３０…メモリー、２００…電気光学パネル、
３００…表示コントローラー、３１０…ＣＰＵ、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…電気光学装置

Claims (18)

1. 表示データの階調のガンマ変換処理を行う処理回路と、
   前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、
   前記ガンマ変換処理後の前記表示データに基づいて、データ線の駆動電圧を出力する駆動回路と、
   を含み、
   前記メモリーは、
   前記出力階調群のｍビットの階調データのうちの、下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、
   前記処理回路は、
   前記メモリーに記憶された前記下位ｎビットのデータに基づいて、前記ｍビットの入力階調データに対応する出力階調データを生成し、
   前記駆動回路は、
   前記出力階調データに基づいて、前記駆動電圧を出力することを特徴とする表示ドライバー。
2. 請求項１において、
   前記出力階調群の前記ｍビットの階調データは、２^ｍより狭い所与の階調範囲内のいずれかの値に設定されることを特徴とする表示ドライバー。
3. 請求項２において、
   前記所与の階調範囲は、２^ｎ通りの連続した出力階調に対応する範囲であることを特徴とする表示ドライバー。
4. 請求項１乃至３のいずれかにおいて、
   前記処理回路は、
   前記メモリーに記憶された前記下位ｎビットのデータに基づいて、前記ｍビットの階調データを復元する処理を行うことを特徴とする表示ドライバー。
5. 請求項４において、
   前記出力階調群のうちの第１の出力階調に対応する前記ｍビットの階調データが、第１の階調範囲内のいずれかの値に設定され、前記出力階調群のうちの第２の出力階調に対応する前記ｍビットの階調データが、第２の階調範囲内のいずれかの値に設定されるときに、
   前記処理回路は、
   前記第１の出力階調に対応する前記下位ｎビットのデータに基づく第１の復元処理により、前記第１の出力階調に対応する前記ｍビットの階調データを復元し、
   前記第２の出力階調に対応する前記下位ｎビットのデータに基づく第２の復元処理により、前記第２の出力階調に対応する前記ｍビットの階調データを復元することを特徴とする表示ドライバー。
6. 請求項４又は５において、
   前記処理回路は、
   前記下位ｎビットのデータに基づいて復元された前記ｍビットの階調データと、入力された前記表示データとに基づいて、ビット数がｍよりも大きい多階調データを生成し、生成した前記多階調データに基づいて、フレームレートコントロールを行うことを特徴とする表示ドライバー。
7. 請求項１乃至６のいずれかにおいて、
   前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、
   前記処理回路は、
   前記出力階調群に基づく補間処理を行って、第ｉ（ｉは１≦ｉ＜ｋを満たす整数）の設定ポイントと、第ｉ＋１の設定ポイントの間の入力階調に対応する前記出力階調を求める処理を行うことを特徴とする表示ドライバー。
8. 表示データの階調のガンマ変換処理を行う処理回路と、
   前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、
   を含み、
   前記出力階調群は、第１〜第ｒ（ｒは２以上の整数）の出力階調を含み、
   前記メモリーは、
   前記第１〜第ｒの出力階調の第ｉ（ｉは１≦ｉ＜ｒを満たす整数）の出力階調と、第ｉ＋１の出力階調の差分を、前記対応付け情報として記憶することを特徴とする表示ドライバー。
9. 請求項８において、
   前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、
   前記メモリーは、
   第１〜第ｐ（ｐは１＜ｐ≦ｋを満たす整数）の設定ポイントのうちの、少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｓ（ｓは１≦ｓ＜ｐを満たす整数）の設定ポイントでの前記出力階調と第ｓ＋１の設定ポイントでの前記出力階調の前記差分を記憶することを特徴とする表示ドライバー。
10. 請求項８において、
    前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、
    前記メモリーは、
    第ｑ（ｑは１≦ｑ＜ｋを満たす整数）〜第ｋの設定ポイントのうちの、少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｔ（ｔはｑ≦ｔ＜ｋを満たす整数）の設定ポイントでの前記出力階調と第ｔ＋１の設定ポイントでの前記出力階調の前記差分を記憶することを特徴とする表示ドライバー。
11. 請求項８において、
    前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、
    第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さく（ｐ，ｑは１＜ｐ＜ｑ＜ｋを満たす整数）、且つ、
    第ｑ〜第ｋの設定ポイントの設定ポイント間での前記入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さいことを特徴とする表示ドライバー。
12. 請求項８において、
    前記出力階調群は、第１〜第ｋ（ｋは２以上の整数）の設定ポイントに対応する出力階調を含み、
    ｐ，ｑを１＜ｐ＜ｑ＜ｋを満たす整数とし、ｓを１≦ｓ＜ｐを満たす整数とし、ｔをｑ≦ｔ＜ｋを満たす整数としたときに、
    前記メモリーは、
    第１〜第ｐの設定ポイントのうちの少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｓの設定ポイントでの前記出力階調と第ｓ＋１の設定ポイントでの前記出力階調の前記差分を記憶し、
    第ｑ〜第ｋの設定ポイントのうちの少なくとも１つの設定ポイントに対応する前記対応付け情報として、第ｔの設定ポイントでの前記出力階調と第ｔ＋１の設定ポイントでの前記出力階調の前記差分を記憶し、
    前記第１〜第ｐの設定ポイントの設定ポイント間での入力階調間隔は、第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さく、且つ、前記第ｑ〜第ｋの設定ポイントの設定ポイント間での前記入力階調間隔は、前記第ｐ〜第ｑの設定ポイントの設定ポイント間での前記入力階調間隔よりも小さいことを特徴とする表示ドライバー。
13. 請求項９乃至１２のいずれかにおいて、
    前記メモリーは、
    前記第１〜第ｋの設定ポイントの少なくとも１つの設定ポイントに対応する前記出力階調として、ｍ（ｍは２以上の整数）ビットの階調データを記憶し、
    前記メモリーは、
    前記出力階調の前記差分として、前記ｍビットの階調データの小数階調に相当する前記差分を記憶可能であることを特徴とする表示ドライバー。
14. 請求項１３において、
    前記処理回路は、
    前記出力階調の前記差分に基づいて、所与の入力階調に対応する前記出力階調を演算する処理を行うことを特徴とする表示ドライバー。
15. 表示データの階調のガンマ変換処理を行う処理回路と、
    前記ガンマ変換処理における入力階調群と出力階調群との対応付け情報を記憶するメモリーと、
    を含み、
    前記メモリーは、
    前記出力階調群のｍビットの階調データのうち下位ｎビット（ｍ、ｎは２以上でｎ＜ｍの整数）のデータを記憶し、
    前記処理回路は、
    前記メモリーに記憶された下位ｎビットのデータに基づいて、前記ｍビットの階調データを復元することを特徴とする表示コントローラー。
16. 請求項１乃至１４のいずれかに記載の表示ドライバーと、
    電気光学パネルと、
    を含むことを特徴とする電気光学装置。
17. 請求項１乃至１４のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
18. 請求項１５に記載の表示コントローラーを含むことを特徴とする電子機器。

Images