JP2002311915A - 階調電圧生成方法、階調電圧生成回路及び液晶表示装置 - Google Patents
階調電圧生成方法、階調電圧生成回路及び液晶表示装置Info
- Publication number
- JP2002311915A JP2002311915A JP2001117522A JP2001117522A JP2002311915A JP 2002311915 A JP2002311915 A JP 2002311915A JP 2001117522 A JP2001117522 A JP 2001117522A JP 2001117522 A JP2001117522 A JP 2001117522A JP 2002311915 A JP2002311915 A JP 2002311915A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gradation
- voltages
- data
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 小さな回路規模で実現し、消費電力も削減
し、使い勝手を良くし、高画質化を実現する。 【解決手段】 開示される階調電圧生成方法は、階調電
圧Ｖｐ１〜Ｖｐ８及びＶ ｎ１〜Ｖｎ８のうち、隣接する
階調電圧の電圧差に対応した複数個の差分電圧値データ
をＤＡＣ３２１〜３２８及び３３１〜３３８で複数個の
アナログ電圧に変換した後、基準電圧ＶＲＥＦ又は複数
個のアナログ電圧を加算器３４１〜３４８及び減算器３
５１〜３５８で加算及び減算することにより階調電圧Ｖ
ｐ１〜Ｖｐ ８及びＶｎ１〜Ｖｎ８を生成する。
し、使い勝手を良くし、高画質化を実現する。 【解決手段】 開示される階調電圧生成方法は、階調電
圧Ｖｐ１〜Ｖｐ８及びＶ ｎ１〜Ｖｎ８のうち、隣接する
階調電圧の電圧差に対応した複数個の差分電圧値データ
をＤＡＣ３２１〜３２８及び３３１〜３３８で複数個の
アナログ電圧に変換した後、基準電圧ＶＲＥＦ又は複数
個のアナログ電圧を加算器３４１〜３４８及び減算器３
５１〜３５８で加算及び減算することにより階調電圧Ｖ
ｐ１〜Ｖｐ ８及びＶｎ１〜Ｖｎ８を生成する。
Description
【０００１】
【発明の属する技術分野】この発明は、階調電圧生成方
法、階調電圧生成回路及び液晶表示装置に関し、詳しく
は、液晶ディスプレイに輝度の階調を付与して画像を表
示するための複数個の階調電圧を生成する階調電圧生成
方法、階調電圧生成回路及びそのような階調電圧生成回
路を備えた液晶表示装置に関する。
法、階調電圧生成回路及び液晶表示装置に関し、詳しく
は、液晶ディスプレイに輝度の階調を付与して画像を表
示するための複数個の階調電圧を生成する階調電圧生成
方法、階調電圧生成回路及びそのような階調電圧生成回
路を備えた液晶表示装置に関する。
【０００２】
【従来の技術】図７は、特開平１１−１５４４２号公報
に開示された従来の液晶表示装置の構成例を示すブロッ
ク図である。この例の液晶表示装置は、液晶ディスプレ
イ１と、コントローラ２と、階調電圧生成回路３と、デ
ータドライバ４と、スキャンドライバ５とから概略構成
されている。
に開示された従来の液晶表示装置の構成例を示すブロッ
ク図である。この例の液晶表示装置は、液晶ディスプレ
イ１と、コントローラ２と、階調電圧生成回路３と、デ
ータドライバ４と、スキャンドライバ５とから概略構成
されている。
【０００３】液晶ディスプレイ１は、例えば、薄膜トラ
ンジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブ
マトリックス駆動方式のカラー液晶ディスプレイであ
る。液晶ディスプレイ１は、行方向に所定間隔で設けら
れた複数本の走査電極（スキャンライン）と列方向に所
定間隔で設けられた複数本のデータ電極（データライ
ン）とで囲まれた領域を画素としている。カラー液晶デ
ィスプレイ１においては、各画素ごとに、等価的に容量
性負荷である画素電極と、共通電極と、対応する画素電
極を駆動するＴＦＴとが配列されている。そして、液晶
ディスプレイ１を駆動する場合には、共通電極に共通電
位Ｖｃｏｍを印加している状態において、デジタル映像
データの赤データＤＲ、緑データＤＧ、青データＤＢに
基づいて生成されるデータ赤信号、データ緑信号、デー
タ青信号をデータラインに印加するとともに、水平同期
信号ＳＨ及び垂直同期信号ＳＶ等に基づいて生成される
走査信号をスキャンラインに印加する。これにより、液
晶ディスプレイ１の表示画面にカラーの文字や画像等が
表示される。
ンジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブ
マトリックス駆動方式のカラー液晶ディスプレイであ
る。液晶ディスプレイ１は、行方向に所定間隔で設けら
れた複数本の走査電極（スキャンライン）と列方向に所
定間隔で設けられた複数本のデータ電極（データライ
ン）とで囲まれた領域を画素としている。カラー液晶デ
ィスプレイ１においては、各画素ごとに、等価的に容量
性負荷である画素電極と、共通電極と、対応する画素電
極を駆動するＴＦＴとが配列されている。そして、液晶
ディスプレイ１を駆動する場合には、共通電極に共通電
位Ｖｃｏｍを印加している状態において、デジタル映像
データの赤データＤＲ、緑データＤＧ、青データＤＢに
基づいて生成されるデータ赤信号、データ緑信号、デー
タ青信号をデータラインに印加するとともに、水平同期
信号ＳＨ及び垂直同期信号ＳＶ等に基づいて生成される
走査信号をスキャンラインに印加する。これにより、液
晶ディスプレイ１の表示画面にカラーの文字や画像等が
表示される。
【０００４】コントローラ２は、外部から供給される各
８階調の赤データＤＲ、緑データＤ Ｇ、青データＤ
Ｂを、外部から供給される表示クロックＣＫに同期して
表示データＤ００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜
Ｄ２７に変換してデータドライバ４へ供給する。また、
コントローラ２は、上記表示クロックＣＫ、外部から供
給される水平同期信号ＳＨ及び垂直同期信号ＳＶ等に基
づいて、走査クロックＳＣＫ、データクロックＤＣＫを
生成して、データドライバ４及びスキャンドライバ５へ
供給する。
８階調の赤データＤＲ、緑データＤ Ｇ、青データＤ
Ｂを、外部から供給される表示クロックＣＫに同期して
表示データＤ００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜
Ｄ２７に変換してデータドライバ４へ供給する。また、
コントローラ２は、上記表示クロックＣＫ、外部から供
給される水平同期信号ＳＨ及び垂直同期信号ＳＶ等に基
づいて、走査クロックＳＣＫ、データクロックＤＣＫを
生成して、データドライバ４及びスキャンドライバ５へ
供給する。
【０００５】階調電圧生成回路３は、８種類の階調電圧
Ｖ１〜Ｖ８を生成するとともに、外部から供給される階
調電圧設定データＤＧに基づいて階調電圧Ｖ１〜Ｖ８の
各電圧レベルを変更する。階調電圧設定データＤＧは、
有効データの開始位置を示す１ビットのスタートビット
と、アドレス情報を示す３ビットのアドレスビットと、
電圧値データを示す８ビットのデータビットとから構成
されている。アドレス情報は、後述する階調電圧生成回
路３を構成する８個のデジタル・アナログ変換器（ＤＡ
Ｃ）１２１〜１２８の中からいずれか１個のＤＡＣを選
択するための情報である。また、電圧値データは、階調
電圧Ｖ１〜Ｖ８の各電圧レベルを変更するためのデータ
である。
Ｖ１〜Ｖ８を生成するとともに、外部から供給される階
調電圧設定データＤＧに基づいて階調電圧Ｖ１〜Ｖ８の
各電圧レベルを変更する。階調電圧設定データＤＧは、
有効データの開始位置を示す１ビットのスタートビット
と、アドレス情報を示す３ビットのアドレスビットと、
電圧値データを示す８ビットのデータビットとから構成
されている。アドレス情報は、後述する階調電圧生成回
路３を構成する８個のデジタル・アナログ変換器（ＤＡ
Ｃ）１２１〜１２８の中からいずれか１個のＤＡＣを選
択するための情報である。また、電圧値データは、階調
電圧Ｖ１〜Ｖ８の各電圧レベルを変更するためのデータ
である。
【０００６】データドライバ４は、データクロックＤＣ
Ｋに同期して取り込んだ１ライン分の表示データＤ００
〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７に基づい
て、階調電圧生成回路３から供給される階調電圧Ｖ１〜
Ｖ８の中から１個の階調電圧を選択し、データ赤信号、
データ緑信号、データ青信号として液晶ディスプレイ１
の対応するデータラインに印加する。スキャンドライバ
５は、走査クロックＳＣＫに同期して走査信号を順次生
成して液晶ディスプレイ１の対応するスキャンラインに
順次印加する。
Ｋに同期して取り込んだ１ライン分の表示データＤ００
〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７に基づい
て、階調電圧生成回路３から供給される階調電圧Ｖ１〜
Ｖ８の中から１個の階調電圧を選択し、データ赤信号、
データ緑信号、データ青信号として液晶ディスプレイ１
の対応するデータラインに印加する。スキャンドライバ
５は、走査クロックＳＣＫに同期して走査信号を順次生
成して液晶ディスプレイ１の対応するスキャンラインに
順次印加する。
【０００７】次に、階調電圧生成回路３の構成について
図８に示すブロック図を参照して説明する。階調電圧生
成回路３は、１チップのＬＳＩ（大規模集積回路）から
なり、インターフェイス回路１１と、デジタル・アナロ
グ変換器（ＤＡＣ）１２１〜１２８と、バッファアンプ
１３１〜１３８とから構成されている。インターフェイ
ス回路１１は、外部から供給される階調電圧設定データ
ＤＧを構成するアドレス情報により選択されるＤＡＣ
に、階調電圧設定データＤＧを構成する電圧値データを
一時保持（ラッチ）させる。ＤＡＣ１２１〜１２８は、
ラッチしている電圧値データをアナログ電圧に変換して
出力する。各ＤＡＣ１２１〜１２８が出力するアナログ
電圧は、インターフェイス回路１１によって新たな電圧
値データがラッチさせられるまで同一の電圧レベルに保
持される。この例では、電圧値データを８ビットとして
いるので、各ＤＡＣ１２１〜１２８が合計２５６レベル
のアナログ電圧を出力することができる。ただし、この
アナログ電圧の最大レベルは、液晶ディスプレイ１の許
容入力レベル以下となるように設定されている。各バッ
ファアンプ１３１〜１３８は、対応するＤＡＣ１２１〜
１２８で変換されたアナログ電圧を電流増幅及びインピ
ーダンス変換して、階調電圧Ｖ１〜Ｖ８として出力す
る。
図８に示すブロック図を参照して説明する。階調電圧生
成回路３は、１チップのＬＳＩ（大規模集積回路）から
なり、インターフェイス回路１１と、デジタル・アナロ
グ変換器（ＤＡＣ）１２１〜１２８と、バッファアンプ
１３１〜１３８とから構成されている。インターフェイ
ス回路１１は、外部から供給される階調電圧設定データ
ＤＧを構成するアドレス情報により選択されるＤＡＣ
に、階調電圧設定データＤＧを構成する電圧値データを
一時保持（ラッチ）させる。ＤＡＣ１２１〜１２８は、
ラッチしている電圧値データをアナログ電圧に変換して
出力する。各ＤＡＣ１２１〜１２８が出力するアナログ
電圧は、インターフェイス回路１１によって新たな電圧
値データがラッチさせられるまで同一の電圧レベルに保
持される。この例では、電圧値データを８ビットとして
いるので、各ＤＡＣ１２１〜１２８が合計２５６レベル
のアナログ電圧を出力することができる。ただし、この
アナログ電圧の最大レベルは、液晶ディスプレイ１の許
容入力レベル以下となるように設定されている。各バッ
ファアンプ１３１〜１３８は、対応するＤＡＣ１２１〜
１２８で変換されたアナログ電圧を電流増幅及びインピ
ーダンス変換して、階調電圧Ｖ１〜Ｖ８として出力す
る。
【０００８】このような構成によれば、ＯＳ（オペレー
ション・システム）やアプリケーションプログラムの処
理により外部から階調電圧設定データＤＧを階調電圧生
成回路３に供給することにより、液晶ディスプレイ１固
有の特性による階調表示特性の歪みを補正するガンマ補
正や、ユーザの好みや表示対象の画像に合った階調表示
特性を実現することができる。
ション・システム）やアプリケーションプログラムの処
理により外部から階調電圧設定データＤＧを階調電圧生
成回路３に供給することにより、液晶ディスプレイ１固
有の特性による階調表示特性の歪みを補正するガンマ補
正や、ユーザの好みや表示対象の画像に合った階調表示
特性を実現することができる。
【０００９】
【発明が解決しようとする課題】上記したように、従来
の階調電圧生成回路３においては、各ＤＡＣ１２１〜１
２８が各々合計２５６レベルのアナログ電圧を個別に出
力し、バッファアンプ１３１〜１３８が対応するＤＡＣ
１２１〜１２８で変換されたアナログ電圧を電流増幅及
びインピーダンス変換して、階調電圧Ｖ１〜Ｖ８として
データドライバ４に供給している。そして、データドラ
イバ４は、取り込んだ１ライン分の表示データＤ００〜
Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７に基づいて、
階調電圧Ｖ １〜Ｖ８の中から１個の階調電圧を選択し、
データ赤信号、データ緑信号、データ青信号として液晶
ディスプレイ１の対応するデータラインに印加してい
る。すなわち、上記した従来の液晶表示装置において
は、階調電圧生成回路３及びデータドライバ４のいずれ
においても、階調電圧を液晶ディスプレイ１の各データ
ラインに印加可能な電圧レベル（例えば、８．５〜１３
［Ｖ］、以下、印加可能電圧レベル）にレベルシフト又
は電圧増幅していない。このように、階調電圧生成回路
３において印加可能電圧レベルを生成するためには、各
ＤＡＣ１２１〜１２８及びバッファアンプ１３１〜１３
８は、広いダイナミックレンジが要求される。このよう
なダイナミックレンジの広いＤＡＣ１２１〜１２８及び
バッファアンプ１３１〜１３８とを有する階調電圧生成
回路３を１チップのＬＳＩで構成するには回路規模が膨
大となり、実現性に乏しく、実現したとしても高価とな
る。なお、階調電圧を印加可能電圧レベルにレベルシフ
ト又は電圧増幅した場合には、このレベルシフト又は電
圧増幅に伴う誤差が発生するため、高い精度で階調電圧
を発生することができず、高画質化が実現できない。ま
た、仮に、階調電圧生成回路３を１チップのＬＳＩで実
現したとしても、ダイナミックレンジの広いＤＡＣ１２
１〜１２８及びバッファアンプ１３１〜１３ ８における
消費電力が大きいため、この例の液晶表示装置をノート
型、パーム型、ポケット型等のコンピュータ、携帯情報
端末（ＰＤＡ：Personal Digital Assistants）、ある
いは携帯電話、ＰＨＳ（Personal Handy-phone Syste
m）など、バッテリ等により駆動される携帯用電子機器
の表示装置に用いることができない。
の階調電圧生成回路３においては、各ＤＡＣ１２１〜１
２８が各々合計２５６レベルのアナログ電圧を個別に出
力し、バッファアンプ１３１〜１３８が対応するＤＡＣ
１２１〜１２８で変換されたアナログ電圧を電流増幅及
びインピーダンス変換して、階調電圧Ｖ１〜Ｖ８として
データドライバ４に供給している。そして、データドラ
イバ４は、取り込んだ１ライン分の表示データＤ００〜
Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７に基づいて、
階調電圧Ｖ １〜Ｖ８の中から１個の階調電圧を選択し、
データ赤信号、データ緑信号、データ青信号として液晶
ディスプレイ１の対応するデータラインに印加してい
る。すなわち、上記した従来の液晶表示装置において
は、階調電圧生成回路３及びデータドライバ４のいずれ
においても、階調電圧を液晶ディスプレイ１の各データ
ラインに印加可能な電圧レベル（例えば、８．５〜１３
［Ｖ］、以下、印加可能電圧レベル）にレベルシフト又
は電圧増幅していない。このように、階調電圧生成回路
３において印加可能電圧レベルを生成するためには、各
ＤＡＣ１２１〜１２８及びバッファアンプ１３１〜１３
８は、広いダイナミックレンジが要求される。このよう
なダイナミックレンジの広いＤＡＣ１２１〜１２８及び
バッファアンプ１３１〜１３８とを有する階調電圧生成
回路３を１チップのＬＳＩで構成するには回路規模が膨
大となり、実現性に乏しく、実現したとしても高価とな
る。なお、階調電圧を印加可能電圧レベルにレベルシフ
ト又は電圧増幅した場合には、このレベルシフト又は電
圧増幅に伴う誤差が発生するため、高い精度で階調電圧
を発生することができず、高画質化が実現できない。ま
た、仮に、階調電圧生成回路３を１チップのＬＳＩで実
現したとしても、ダイナミックレンジの広いＤＡＣ１２
１〜１２８及びバッファアンプ１３１〜１３ ８における
消費電力が大きいため、この例の液晶表示装置をノート
型、パーム型、ポケット型等のコンピュータ、携帯情報
端末（ＰＤＡ：Personal Digital Assistants）、ある
いは携帯電話、ＰＨＳ（Personal Handy-phone Syste
m）など、バッテリ等により駆動される携帯用電子機器
の表示装置に用いることができない。
【００１０】また、データドライバの中には、階調電圧
生成回路から供給される階調電圧を分圧して複数個の階
調電圧を生成するものがある。ここで、階調電圧生成回
路において生成される階調電圧と、データドライバにお
いて生成される階調電圧とを区別するために、後者を印
加階調電圧と呼ぶことにする。この複数個の印加階調電
圧を生成する場合、通常、階調電圧、例えば、８個の階
調電圧Ｖ１〜Ｖ８を複数個の抵抗が縦続接続されてなる
ラダー抵抗の対応する接続点に印加している。したがっ
て、階調電圧Ｖ１〜Ｖ８は、式（１）に示す関係にある
必要がある。 ＧＮＤ＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５＜Ｖ６＜Ｖ７＜Ｖ８＜ＶＤＤ・・・（ １） 式（１）において、ＶＤＤは電源電圧、ＧＮＤは接地電
圧である。以下、式（１）をデータドライバの入力条件
と呼ぶことにする。ところが、上記したように、各ＤＡ
Ｃ１２１〜１２８は、印加可能電圧レベルのアナログ電
圧を出力する必要があるため、上記階調電圧生成回路３
を実際に使用する際には、上記データドライバの入力条
件を満足し、かつ、印加可能電圧レベルとなるように階
調電圧設定データＤＧを設定する必要があり、使い勝手
が悪い。
生成回路から供給される階調電圧を分圧して複数個の階
調電圧を生成するものがある。ここで、階調電圧生成回
路において生成される階調電圧と、データドライバにお
いて生成される階調電圧とを区別するために、後者を印
加階調電圧と呼ぶことにする。この複数個の印加階調電
圧を生成する場合、通常、階調電圧、例えば、８個の階
調電圧Ｖ１〜Ｖ８を複数個の抵抗が縦続接続されてなる
ラダー抵抗の対応する接続点に印加している。したがっ
て、階調電圧Ｖ１〜Ｖ８は、式（１）に示す関係にある
必要がある。 ＧＮＤ＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５＜Ｖ６＜Ｖ７＜Ｖ８＜ＶＤＤ・・・（ １） 式（１）において、ＶＤＤは電源電圧、ＧＮＤは接地電
圧である。以下、式（１）をデータドライバの入力条件
と呼ぶことにする。ところが、上記したように、各ＤＡ
Ｃ１２１〜１２８は、印加可能電圧レベルのアナログ電
圧を出力する必要があるため、上記階調電圧生成回路３
を実際に使用する際には、上記データドライバの入力条
件を満足し、かつ、印加可能電圧レベルとなるように階
調電圧設定データＤＧを設定する必要があり、使い勝手
が悪い。
【００１１】また、通常、ＤＡＣのビット誤差は、２進
数の最下位桁（ＬＳＢ；least significant bit）の±
１ビット程度である。一方、上記したように、各ＤＡＣ
１２ １〜１２８は、印加可能電圧レベルのアナログ電圧
を出力する。したがって、各ＤＡＣ１２１〜１２８のビ
ット誤差が大きくなり、高い精度で階調電圧を発生する
ことができず、高画質化が実現できない。ここで、最も
高い階調を与える白レベル電圧（以下、最高階調電圧と
呼ぶ）と、最も低い階調を与える黒レベル電圧（以下、
最低階調電圧と呼ぶ）との電位差を４．５［Ｖ］とし、
８ビットのデジタル映像データを液晶ディスプレイ１に
表示する場合、１階調当たりの電圧Ｖ１は式（２）で表
される。 Ｖ１＝４．５［Ｖ］／２５６＝１７．６［ｍＶ］・・・（２） したがって、ＤＡＣの出力誤差ＥＲは、式（３）で表さ
れる。 ＥＲ＝１７．６［ｍＶ］×２＝３５．２［ｍＶ］・・・（３） 一方、液晶ディスプレイにおいては、一般に、データラ
インに印加される電圧が２０［ｍＶ］変化すると視認さ
れる。したがって、ＤＡＣの出力誤差ＥＲは２０［ｍ
Ｖ］以下に抑える必要があるが、上記した従来の階調電
圧生成回路３ではこの出力誤差ＥＲは、式（３）に示す
ように、３５．２［ｍＶ］であるため、視認されてしま
う。例えば、図９に示すような、図中左から右に向かっ
て表示輝度が直線的に増加していく画像（これをグレイ
スケールと呼ぶ）を液晶ディスプレイ１に表示した場
合、上記した従来の階調電圧生成回路３を用いると、本
来階調が図中左から右に徐々に高まっていくべきとこ
ろ、ある箇所で右側の階調が左側の階調より低くなり、
縦縞が表示されてしまう。これにより、特に、高精細な
画像を表示することを要求される医療用の電子機器の表
示装置に用いることができなくなってしまう。
数の最下位桁（ＬＳＢ；least significant bit）の±
１ビット程度である。一方、上記したように、各ＤＡＣ
１２ １〜１２８は、印加可能電圧レベルのアナログ電圧
を出力する。したがって、各ＤＡＣ１２１〜１２８のビ
ット誤差が大きくなり、高い精度で階調電圧を発生する
ことができず、高画質化が実現できない。ここで、最も
高い階調を与える白レベル電圧（以下、最高階調電圧と
呼ぶ）と、最も低い階調を与える黒レベル電圧（以下、
最低階調電圧と呼ぶ）との電位差を４．５［Ｖ］とし、
８ビットのデジタル映像データを液晶ディスプレイ１に
表示する場合、１階調当たりの電圧Ｖ１は式（２）で表
される。 Ｖ１＝４．５［Ｖ］／２５６＝１７．６［ｍＶ］・・・（２） したがって、ＤＡＣの出力誤差ＥＲは、式（３）で表さ
れる。 ＥＲ＝１７．６［ｍＶ］×２＝３５．２［ｍＶ］・・・（３） 一方、液晶ディスプレイにおいては、一般に、データラ
インに印加される電圧が２０［ｍＶ］変化すると視認さ
れる。したがって、ＤＡＣの出力誤差ＥＲは２０［ｍ
Ｖ］以下に抑える必要があるが、上記した従来の階調電
圧生成回路３ではこの出力誤差ＥＲは、式（３）に示す
ように、３５．２［ｍＶ］であるため、視認されてしま
う。例えば、図９に示すような、図中左から右に向かっ
て表示輝度が直線的に増加していく画像（これをグレイ
スケールと呼ぶ）を液晶ディスプレイ１に表示した場
合、上記した従来の階調電圧生成回路３を用いると、本
来階調が図中左から右に徐々に高まっていくべきとこ
ろ、ある箇所で右側の階調が左側の階調より低くなり、
縦縞が表示されてしまう。これにより、特に、高精細な
画像を表示することを要求される医療用の電子機器の表
示装置に用いることができなくなってしまう。
【００１２】この発明は、上述の事情に鑑みてなされた
もので、小さな回路規模で実現でき、消費電力も削減で
き、使い勝手が良く、高画質化が実現できる階調電圧生
成方法、階調電圧生成回路及び液晶表示装置を提供する
ことを目的としている。
もので、小さな回路規模で実現でき、消費電力も削減で
き、使い勝手が良く、高画質化が実現できる階調電圧生
成方法、階調電圧生成回路及び液晶表示装置を提供する
ことを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、液晶ディスプレイに輝度の
階調を付与して画像を表示するための複数個の階調電圧
を生成する階調電圧生成方法に係り、上記複数個の階調
電圧のうち、いずれか２個の階調電圧の電圧差に対応し
た複数個のデジタルデータをアナログ電圧に変換した
後、１個の上記アナログ電圧と基準電圧、又は２個の上
記アナログ電圧同士を演算することにより上記複数個の
階調電圧を生成することを特徴としている。
に、請求項１記載の発明は、液晶ディスプレイに輝度の
階調を付与して画像を表示するための複数個の階調電圧
を生成する階調電圧生成方法に係り、上記複数個の階調
電圧のうち、いずれか２個の階調電圧の電圧差に対応し
た複数個のデジタルデータをアナログ電圧に変換した
後、１個の上記アナログ電圧と基準電圧、又は２個の上
記アナログ電圧同士を演算することにより上記複数個の
階調電圧を生成することを特徴としている。
【００１４】また、請求項２記載の発明は、請求項１記
載の階調電圧生成方法に係り、上記基準電圧は、上記複
数個の階調電圧の最高値又は最低値に対応した電圧であ
ることを特徴としている。
載の階調電圧生成方法に係り、上記基準電圧は、上記複
数個の階調電圧の最高値又は最低値に対応した電圧であ
ることを特徴としている。
【００１５】また、請求項３記載の発明は、請求項１又
は２記載の階調電圧生成方法に係り、上記演算は、加算
又は減算であることを特徴としている。
は２記載の階調電圧生成方法に係り、上記演算は、加算
又は減算であることを特徴としている。
【００１６】また、請求項４記載の発明は、請求項１乃
至３のいずれか１に記載の階調電圧生成方法に係り、上
記複数個の階調電圧は、正極性の複数個の階調電圧と、
負極性の複数個の階調電圧とからなることを特徴として
いる。
至３のいずれか１に記載の階調電圧生成方法に係り、上
記複数個の階調電圧は、正極性の複数個の階調電圧と、
負極性の複数個の階調電圧とからなることを特徴として
いる。
【００１７】また、請求項５記載の発明は、請求項４記
載の階調電圧生成方法に係り、上記正極性の複数個の階
調電圧及び上記負極性の複数個の階調電圧は、同一値の
基準電圧を用いた演算により生成されることを特徴とし
ている。
載の階調電圧生成方法に係り、上記正極性の複数個の階
調電圧及び上記負極性の複数個の階調電圧は、同一値の
基準電圧を用いた演算により生成されることを特徴とし
ている。
【００１８】また、請求項６記載の発明は、液晶ディス
プレイに輝度の階調を付与して画像を表示するための複
数個の階調電圧を生成する階調電圧生成回路に係り、上
記複数個の階調電圧のうち、いずれか２個の階調電圧の
電圧差に対応した複数個のデジタルデータをアナログ電
圧に変換する複数個のデジタル・アナログ変換器と、１
個の上記アナログ電圧と基準電圧、又は２個の上記アナ
ログ電圧同士を演算することにより上記複数個の階調電
圧を生成する複数個の演算器とを備えてなることを特徴
としている。
プレイに輝度の階調を付与して画像を表示するための複
数個の階調電圧を生成する階調電圧生成回路に係り、上
記複数個の階調電圧のうち、いずれか２個の階調電圧の
電圧差に対応した複数個のデジタルデータをアナログ電
圧に変換する複数個のデジタル・アナログ変換器と、１
個の上記アナログ電圧と基準電圧、又は２個の上記アナ
ログ電圧同士を演算することにより上記複数個の階調電
圧を生成する複数個の演算器とを備えてなることを特徴
としている。
【００１９】また、請求項７記載の発明は、請求項６記
載の階調電圧生成回路に係り、上記基準電圧は、上記複
数個の階調電圧の最高値又は最低値に対応した電圧であ
ることを特徴としている。
載の階調電圧生成回路に係り、上記基準電圧は、上記複
数個の階調電圧の最高値又は最低値に対応した電圧であ
ることを特徴としている。
【００２０】また、請求項８記載の発明は、請求項６又
は７記載の階調電圧生成回路に係り、上記演算器は、加
算器又は減算器であることを特徴としている。
は７記載の階調電圧生成回路に係り、上記演算器は、加
算器又は減算器であることを特徴としている。
【００２１】また、請求項９記載の発明は、請求項６乃
至８のいずれか１に記載の階調電圧生成回路に係り、上
記複数個の階調電圧は、正極性の複数個の階調電圧と、
負極性の複数個の階調電圧とからなることを特徴として
いる。
至８のいずれか１に記載の階調電圧生成回路に係り、上
記複数個の階調電圧は、正極性の複数個の階調電圧と、
負極性の複数個の階調電圧とからなることを特徴として
いる。
【００２２】また、請求項１０記載の発明は、請求項９
記載の階調電圧生成回路に係り、上記正極性の複数個の
階調電圧及び上記負極性の複数個の階調電圧は、同一値
の基準電圧を用いた演算により生成されることを特徴と
している。
記載の階調電圧生成回路に係り、上記正極性の複数個の
階調電圧及び上記負極性の複数個の階調電圧は、同一値
の基準電圧を用いた演算により生成されることを特徴と
している。
【００２３】また、請求項１１記載の発明は、請求項６
乃至１０のいずれか１に記載の階調電圧生成回路に係
り、上記複数個のデジタルデータが予め記憶されている
記憶手段と、電源投入時に上記記憶手段から上記複数個
のデジタルデータを読み出し、上記デジタル・アナログ
変換器に各々供給するデータ供給手段とを備えてなるこ
とを特徴としている。
乃至１０のいずれか１に記載の階調電圧生成回路に係
り、上記複数個のデジタルデータが予め記憶されている
記憶手段と、電源投入時に上記記憶手段から上記複数個
のデジタルデータを読み出し、上記デジタル・アナログ
変換器に各々供給するデータ供給手段とを備えてなるこ
とを特徴としている。
【００２４】また、請求項１２記載の発明に係る液晶表
示装置は、請求項６乃至１２のいずれか１に記載の階調
電圧生成回路を備えてなることを特徴としている。
示装置は、請求項６乃至１２のいずれか１に記載の階調
電圧生成回路を備えてなることを特徴としている。
【００２５】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 Ａ．第１の実施例 まず、この発明の第１の実施例について説明する。図２
は、この発明の第１の実施例である階調電圧生成回路を
適用した液晶表示装置の構成を示すブロック図である。
この図において、図５の各部に対応する部分には同一の
符号を付け、その説明を省略する。図２に示す液晶表示
装置においては、図５に示す階調電圧生成回路３及びデ
ータドライバ４に換えて、階調電圧生成回路２１及びデ
ータドライバ２２が新たに設けられている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 Ａ．第１の実施例 まず、この発明の第１の実施例について説明する。図２
は、この発明の第１の実施例である階調電圧生成回路を
適用した液晶表示装置の構成を示すブロック図である。
この図において、図５の各部に対応する部分には同一の
符号を付け、その説明を省略する。図２に示す液晶表示
装置においては、図５に示す階調電圧生成回路３及びデ
ータドライバ４に換えて、階調電圧生成回路２１及びデ
ータドライバ２２が新たに設けられている。
【００２６】階調電圧生成回路２１は、各々８種類の正
極性の階調電圧Ｖｐ１〜Ｖｐ８及び負極性の階調電圧Ｖ
ｎ１〜Ｖｎ８を生成するとともに、外部から供給される
階調電圧設定データＤＧに基づいて階調電圧Ｖｐ１〜Ｖ
ｐ８及びＶｎ１〜Ｖｎ８の各電圧レベルを変更する。こ
こで、階調電圧Ｖｐ１〜Ｖｐ８及び階調電圧Ｖｎ１〜Ｖ
ｎ８は、式（４）及び式（５）に示す関係にある。 ＶＲＥＦ＜Ｖｐ１＜Ｖｐ２＜Ｖｐ３＜Ｖｐ４＜Ｖｐ５＜Ｖｐ６＜Ｖｐ７＜Ｖｐ ８ ・・・（４） ＶＲＥＦ＞Ｖｎ１＞Ｖｎ２＞Ｖｎ３＞Ｖｎ４＞Ｖｎ５＞Ｖｎ６＞Ｖｎ７＞Ｖｎ ８ ・・・（５） 式（４）及び式（５）において、ＶＲＥＦは基準電圧で
あり、例えば、上記した共通電位Ｖｃｏｍに等しい。
極性の階調電圧Ｖｐ１〜Ｖｐ８及び負極性の階調電圧Ｖ
ｎ１〜Ｖｎ８を生成するとともに、外部から供給される
階調電圧設定データＤＧに基づいて階調電圧Ｖｐ１〜Ｖ
ｐ８及びＶｎ１〜Ｖｎ８の各電圧レベルを変更する。こ
こで、階調電圧Ｖｐ１〜Ｖｐ８及び階調電圧Ｖｎ１〜Ｖ
ｎ８は、式（４）及び式（５）に示す関係にある。 ＶＲＥＦ＜Ｖｐ１＜Ｖｐ２＜Ｖｐ３＜Ｖｐ４＜Ｖｐ５＜Ｖｐ６＜Ｖｐ７＜Ｖｐ ８ ・・・（４） ＶＲＥＦ＞Ｖｎ１＞Ｖｎ２＞Ｖｎ３＞Ｖｎ４＞Ｖｎ５＞Ｖｎ６＞Ｖｎ７＞Ｖｎ ８ ・・・（５） 式（４）及び式（５）において、ＶＲＥＦは基準電圧で
あり、例えば、上記した共通電位Ｖｃｏｍに等しい。
【００２７】この例の階調電圧生成回路２１が階調電圧
Ｖｐ１〜Ｖｐ８及び階調電圧Ｖｎ１〜Ｖｎ８を生成する
のは以下に示す理由による。すなわち、液晶ディスプレ
イは、一般に、液晶セルに同極性の電圧を印加し続ける
と、電源を切っても画面に文字などの跡が残る「焼き付
き」という現象が発生してしまう。そこで、従来から、
液晶ディスプレイを駆動する駆動方式として、ドット反
転駆動方式、ライン反転駆動方式、あるいはフレーム反
転駆動方式と呼ばれる駆動方式が採用されている。ドッ
ト反転駆動方式とは、データラインに、共通電極に印加
されている共通電位Ｖｃｏｍに対して画素電極に印加す
べき電位（極性）がドット画素ごとに反転するデータ信
号を印加する駆動方式をいう。また、ライン反転駆動方
式とは、データラインに、共通電極に印加されている共
通電位Ｖｃｏｍに対して画素電極に印加すべき電位（極
性）がラインごとに反転するデータ信号を印加するとと
もに、それに応じて共通電位Ｖｃｏｍもラインごとに接
地電圧レベル（ＧＮＤ）と電源電圧レベル（ＶＤＤ）と
に反転させる駆動方式をいう。さらに、フレーム反転駆
動方式とは、データラインに、共通電極に印加されてい
る共通電位Ｖｃｏｍに対して画素電極に印加すべき電位
（極性）がラインごとに反転するデータ信号を印加する
とともに、それに応じて共通電位Ｖｃｏｍもラインごと
及びフレームごとに反転させる駆動方式をいう。これら
の駆動方式を採用する場合、液晶ディスプレイにおいて
は、通常、液晶セルに印加する電圧の極性が逆になって
も、液晶セルがほぼ同じ透過率特性を有していることか
ら、階調電圧については正極性の場合も負極性の場合も
同一の電圧値を有する階調電圧を採用するのが一般であ
る。しかしながら、実際の液晶セルの印加電圧に対する
透過率特性は、スイッチ素子であるＴＦＴのスイッチン
グノイズやＴＦＴの寄生容量により画素電極に書き込ま
れる電圧が変化することなどに起因して、正極性の電圧
が印加された場合と負極性の電圧が印加された場合とで
若干異なる場合がある。このため、同一の電圧値を有す
る階調電圧Ｖ１〜Ｖ８の極性だけを反転させて用いると
色補正が難しいなどの問題があり、高画質を得ることが
できない。そこで、この例の階調電圧生成回路２１は、
液晶セルの印加電圧−透過率特性が正極性の印加電圧の
場合と負極性の印加電圧の場合とで異なる場合を考慮し
て、正極性の階調電圧Ｖｐ１〜Ｖｐ８と、負極性の階調
電圧Ｖｎ１〜Ｖｎ８とを生成している。これにより、高
画質化を実現することができる。
Ｖｐ１〜Ｖｐ８及び階調電圧Ｖｎ１〜Ｖｎ８を生成する
のは以下に示す理由による。すなわち、液晶ディスプレ
イは、一般に、液晶セルに同極性の電圧を印加し続ける
と、電源を切っても画面に文字などの跡が残る「焼き付
き」という現象が発生してしまう。そこで、従来から、
液晶ディスプレイを駆動する駆動方式として、ドット反
転駆動方式、ライン反転駆動方式、あるいはフレーム反
転駆動方式と呼ばれる駆動方式が採用されている。ドッ
ト反転駆動方式とは、データラインに、共通電極に印加
されている共通電位Ｖｃｏｍに対して画素電極に印加す
べき電位（極性）がドット画素ごとに反転するデータ信
号を印加する駆動方式をいう。また、ライン反転駆動方
式とは、データラインに、共通電極に印加されている共
通電位Ｖｃｏｍに対して画素電極に印加すべき電位（極
性）がラインごとに反転するデータ信号を印加するとと
もに、それに応じて共通電位Ｖｃｏｍもラインごとに接
地電圧レベル（ＧＮＤ）と電源電圧レベル（ＶＤＤ）と
に反転させる駆動方式をいう。さらに、フレーム反転駆
動方式とは、データラインに、共通電極に印加されてい
る共通電位Ｖｃｏｍに対して画素電極に印加すべき電位
（極性）がラインごとに反転するデータ信号を印加する
とともに、それに応じて共通電位Ｖｃｏｍもラインごと
及びフレームごとに反転させる駆動方式をいう。これら
の駆動方式を採用する場合、液晶ディスプレイにおいて
は、通常、液晶セルに印加する電圧の極性が逆になって
も、液晶セルがほぼ同じ透過率特性を有していることか
ら、階調電圧については正極性の場合も負極性の場合も
同一の電圧値を有する階調電圧を採用するのが一般であ
る。しかしながら、実際の液晶セルの印加電圧に対する
透過率特性は、スイッチ素子であるＴＦＴのスイッチン
グノイズやＴＦＴの寄生容量により画素電極に書き込ま
れる電圧が変化することなどに起因して、正極性の電圧
が印加された場合と負極性の電圧が印加された場合とで
若干異なる場合がある。このため、同一の電圧値を有す
る階調電圧Ｖ１〜Ｖ８の極性だけを反転させて用いると
色補正が難しいなどの問題があり、高画質を得ることが
できない。そこで、この例の階調電圧生成回路２１は、
液晶セルの印加電圧−透過率特性が正極性の印加電圧の
場合と負極性の印加電圧の場合とで異なる場合を考慮し
て、正極性の階調電圧Ｖｐ１〜Ｖｐ８と、負極性の階調
電圧Ｖｎ１〜Ｖｎ８とを生成している。これにより、高
画質化を実現することができる。
【００２８】階調電圧設定データＤＧは、有効データの
開始位置を示す１ビットのスタートビットと、アドレス
情報を示す４ビットのアドレスビットと、差分電圧値デ
ータを示す８ビットのデータビットとから構成されてい
る。アドレス情報は、後述する階調電圧生成回路２１を
構成する１６個のＤＡＣ３２１〜３２８及び３３１〜３
３８の中からいずれか１個のＤＡＣを選択するための情
報である。また、差分電圧値データは、ＤＡＣ３２１〜
３２８及び３３１〜３３８が出力する各差分電圧レベル
を変更するためのデータであり、隣接する階調電圧の電
圧差に対応したデータである。
開始位置を示す１ビットのスタートビットと、アドレス
情報を示す４ビットのアドレスビットと、差分電圧値デ
ータを示す８ビットのデータビットとから構成されてい
る。アドレス情報は、後述する階調電圧生成回路２１を
構成する１６個のＤＡＣ３２１〜３２８及び３３１〜３
３８の中からいずれか１個のＤＡＣを選択するための情
報である。また、差分電圧値データは、ＤＡＣ３２１〜
３２８及び３３１〜３３８が出力する各差分電圧レベル
を変更するためのデータであり、隣接する階調電圧の電
圧差に対応したデータである。
【００２９】ここで、この例において、データビット
が、従来のように、電圧値データではなく、差分電圧値
データであるのは以下に示す理由による。すなわち、従
来のように、データビットを電圧値データとし、各ＤＡ
Ｃ１２１〜１２８がその電圧値データをアナログ電圧に
変換した場合、各ＤＡＣ１２１〜１２８及びバッファア
ンプ１３１〜１３８は広いダイナミックレンジが要求さ
れる、消費電力が大きい、使い勝手が悪い、ビット誤差
が大きいなど、上記した各種の不都合が生じる。そこ
で、この例においては、データビットを差分電圧値デー
タとして上記各種の不都合を解決するのである。データ
ビットを差分電圧値データとした場合の具体的な効果に
ついては後述する。
が、従来のように、電圧値データではなく、差分電圧値
データであるのは以下に示す理由による。すなわち、従
来のように、データビットを電圧値データとし、各ＤＡ
Ｃ１２１〜１２８がその電圧値データをアナログ電圧に
変換した場合、各ＤＡＣ１２１〜１２８及びバッファア
ンプ１３１〜１３８は広いダイナミックレンジが要求さ
れる、消費電力が大きい、使い勝手が悪い、ビット誤差
が大きいなど、上記した各種の不都合が生じる。そこ
で、この例においては、データビットを差分電圧値デー
タとして上記各種の不都合を解決するのである。データ
ビットを差分電圧値データとした場合の具体的な効果に
ついては後述する。
【００３０】データドライバ２２は、階調電圧生成回路
２１から供給される正極性の階調電圧Ｖｐ１〜Ｖｐ８及
び負極性の階調電圧Ｖｎ１〜Ｖｎ８を分圧して、複数個
の正極性の印加階調電圧及び複数個の負極性の印加階調
電圧を生成する。そして、データドライバ２２は、デー
タクロックＤＣＫに同期して取り込んだ１ライン分の表
示データＤ００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ
２７により複数個の正極性の印加階調電圧又は複数個の
負極性の印加階調電圧の中から１個の印加階調電圧を選
択し、データ赤信号、データ緑信号、データ青信号とし
て液晶ディスプレイ１の対応するデータラインに印加す
る。
２１から供給される正極性の階調電圧Ｖｐ１〜Ｖｐ８及
び負極性の階調電圧Ｖｎ１〜Ｖｎ８を分圧して、複数個
の正極性の印加階調電圧及び複数個の負極性の印加階調
電圧を生成する。そして、データドライバ２２は、デー
タクロックＤＣＫに同期して取り込んだ１ライン分の表
示データＤ００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ
２７により複数個の正極性の印加階調電圧又は複数個の
負極性の印加階調電圧の中から１個の印加階調電圧を選
択し、データ赤信号、データ緑信号、データ青信号とし
て液晶ディスプレイ１の対応するデータラインに印加す
る。
【００３１】次に、階調電圧生成回路２１の構成につい
て図１に示すブロック図を参照して説明する。階調電圧
生成回路２１は、図１に示すように、インターフェイス
回路３１と、ＤＡＣ３２１〜３２８及び３３１〜３３８
と、加算器３４１〜３４８と、減算器３５１〜３５８と
から構成されている。インターフェイス回路３１は、外
部から供給される階調電圧設定データＤＧを構成するア
ドレス情報により選択されるＤＡＣに、階調電圧設定デ
ータＤＧを構成する差分電圧値データをラッチさせる。
ＤＡＣ３２１〜３２８及び３３１〜３３８は、ラッチし
ている差分電圧値データをアナログ電圧に変換して出力
する。
て図１に示すブロック図を参照して説明する。階調電圧
生成回路２１は、図１に示すように、インターフェイス
回路３１と、ＤＡＣ３２１〜３２８及び３３１〜３３８
と、加算器３４１〜３４８と、減算器３５１〜３５８と
から構成されている。インターフェイス回路３１は、外
部から供給される階調電圧設定データＤＧを構成するア
ドレス情報により選択されるＤＡＣに、階調電圧設定デ
ータＤＧを構成する差分電圧値データをラッチさせる。
ＤＡＣ３２１〜３２８及び３３１〜３３８は、ラッチし
ている差分電圧値データをアナログ電圧に変換して出力
する。
【００３２】すなわち、この例においては、ＤＡＣ３２
１〜３２８及び３３１〜３３８は、従来のように、２５
６階調のすべての階調電圧に対応したアナログ電圧を出
力するのではなく、隣接する階調電圧の差分に対応する
アナログ電圧だけを出力する。例えば、ＤＡＣ３２
１は、従来のように、電圧値データを階調電圧Ｖｐ１そ
のものに変換するのではなく、基準電圧ＶＲＥＦとの差
分に対応したアナログ電圧に変換する。以下、ＤＡＣ３
２２〜３２８は、供給される差分電圧値データを、隣接
する正極性の階調電圧Ｖｐ１〜Ｖｐ８との差分に対応し
たアナログ電圧に変換する。一方、ＤＡＣ３３１は、基
準電圧ＶＲＥＦとの差分に対応したアナログ電圧に変換
する。以下、ＤＡＣ３３２〜３３８は、供給される差分
電圧値データを、隣接する負極性の階調電圧Ｖｎ１〜Ｖ
ｎ８との差分に対応したアナログ電圧に変換する。各Ｄ
ＡＣ３２１〜３２８及び３３１〜３３８が出力するアナ
ログ電圧は、インターフェイス回路３１によって新たな
差分電圧値データがラッチさせられるまで同一の電圧レ
ベルに保持される。この例では、差分電圧値データを８
ビットとし、各ＤＡＣ３２１〜３２８及び３３１〜３３
８が合計２５６レベルのアナログ電圧を出力することが
できる。
１〜３２８及び３３１〜３３８は、従来のように、２５
６階調のすべての階調電圧に対応したアナログ電圧を出
力するのではなく、隣接する階調電圧の差分に対応する
アナログ電圧だけを出力する。例えば、ＤＡＣ３２
１は、従来のように、電圧値データを階調電圧Ｖｐ１そ
のものに変換するのではなく、基準電圧ＶＲＥＦとの差
分に対応したアナログ電圧に変換する。以下、ＤＡＣ３
２２〜３２８は、供給される差分電圧値データを、隣接
する正極性の階調電圧Ｖｐ１〜Ｖｐ８との差分に対応し
たアナログ電圧に変換する。一方、ＤＡＣ３３１は、基
準電圧ＶＲＥＦとの差分に対応したアナログ電圧に変換
する。以下、ＤＡＣ３３２〜３３８は、供給される差分
電圧値データを、隣接する負極性の階調電圧Ｖｎ１〜Ｖ
ｎ８との差分に対応したアナログ電圧に変換する。各Ｄ
ＡＣ３２１〜３２８及び３３１〜３３８が出力するアナ
ログ電圧は、インターフェイス回路３１によって新たな
差分電圧値データがラッチさせられるまで同一の電圧レ
ベルに保持される。この例では、差分電圧値データを８
ビットとし、各ＤＡＣ３２１〜３２８及び３３１〜３３
８が合計２５６レベルのアナログ電圧を出力することが
できる。
【００３３】加算器３４１〜３４８は、基準電圧Ｖ
ＲＥＦ又は隣接する加算器３４１〜３４ ７の加算結果
と、対応するＤＡＣ３２１〜３２８から供給されるアナ
ログ電圧とを加算し、正極性の階調電圧Ｖｐ１〜Ｖｐ８
として出力する。減算器３５１〜３５８は、基準電圧Ｖ
ＲＥＦ又は隣接する減算器３５１〜３５７の減算結果か
ら、対応するＤＡＣ３３１〜３３８から供給されるアナ
ログ電圧を減算し、負極性の階調電圧Ｖｎ１〜Ｖｎ８と
して出力する。
ＲＥＦ又は隣接する加算器３４１〜３４ ７の加算結果
と、対応するＤＡＣ３２１〜３２８から供給されるアナ
ログ電圧とを加算し、正極性の階調電圧Ｖｐ１〜Ｖｐ８
として出力する。減算器３５１〜３５８は、基準電圧Ｖ
ＲＥＦ又は隣接する減算器３５１〜３５７の減算結果か
ら、対応するＤＡＣ３３１〜３３８から供給されるアナ
ログ電圧を減算し、負極性の階調電圧Ｖｎ１〜Ｖｎ８と
して出力する。
【００３４】次に、上記構成の階調電圧生成回路２１の
動作について説明する。まず、階調電圧設定データＤＧ
が外部から供給されると、インターフェイス回路３１
は、階調電圧設定データＤＧを構成するアドレス情報に
基づいて、ＤＡＣ３２１〜３２ ８及び３３１〜３３８の
いずれか１個を選択し、階調電圧設定データＤＧを構成
する差分電圧値データをラッチさせる。ここで、アドレ
ス情報とＤＡＣ３２１〜３２８及び３３１〜３３８との
関係の一例を示す。例えば、アドレス情報が「０００
０」である場合、インターフェイス回路３１は、ＤＡＣ
３２１を選択し、そのアドレス情報「００００」に続
く、差分電圧値データ、例えば、「００００００１０」
をラッチさせる。同様に、インターフェイス回路３１
は、外部から順次供給される階調電圧設定データＤＧを
構成するアドレス情報に基づいて、ＤＡＣ３２１〜３２
８及び３３１〜３３８を順次選択し、階調電圧設定デー
タＤＧを構成する差分電圧値データをラッチさせる。
動作について説明する。まず、階調電圧設定データＤＧ
が外部から供給されると、インターフェイス回路３１
は、階調電圧設定データＤＧを構成するアドレス情報に
基づいて、ＤＡＣ３２１〜３２ ８及び３３１〜３３８の
いずれか１個を選択し、階調電圧設定データＤＧを構成
する差分電圧値データをラッチさせる。ここで、アドレ
ス情報とＤＡＣ３２１〜３２８及び３３１〜３３８との
関係の一例を示す。例えば、アドレス情報が「０００
０」である場合、インターフェイス回路３１は、ＤＡＣ
３２１を選択し、そのアドレス情報「００００」に続
く、差分電圧値データ、例えば、「００００００１０」
をラッチさせる。同様に、インターフェイス回路３１
は、外部から順次供給される階調電圧設定データＤＧを
構成するアドレス情報に基づいて、ＤＡＣ３２１〜３２
８及び３３１〜３３８を順次選択し、階調電圧設定デー
タＤＧを構成する差分電圧値データをラッチさせる。
【００３５】これにより、ＤＡＣ３２１〜３２８及び３
３１〜３３８は、ラッチしている差分電圧値データをア
ナログ電圧に変換して出力する。各ＤＡＣ３２１〜３２
８及び３３１〜３３８が出力するアナログ電圧は、イン
ターフェイス回路３１によって新たな電圧値データがラ
ッチさせられるまで同一の電圧レベルに保持される。次
に、加算器３４１は、基準電圧ＶＲＥＦとＤＡＣ３２１
から供給されるアナログ電圧とを加算し、正極性の階調
電圧Ｖｐ１として出力する。また、加算器３４ ２は、加
算器３４１の加算結果と、ＤＡＣ３２２から供給される
アナログ電圧とを加算し、正極性の階調電圧Ｖｐ２とし
て出力する。同様に、加算器３４３〜３４８は、隣接す
る加算器３４２〜３４７の加算結果と、対応するＤＡＣ
３２３〜３２８から供給されるアナログ電圧とを加算
し、正極性の階調電圧Ｖｐ３〜Ｖｐ ８として出力する。
一方、減算器３５１は、基準電圧ＶＲＥＦからＤＡＣ３
３１から供給されるアナログ電圧を減算し、負極性の階
調電圧Ｖｎ１として出力する。また、減算器３５２は、
減算器３５１の減算結果からＤＡＣ３３２から供給され
るアナログ電圧を減算し、負極性の階調電圧Ｖｎ２とし
て出力する。同様に、減算器３５３〜３５８は、隣接す
る減算器３５２〜３５７の減算結果から、対応するＤＡ
Ｃ３３３〜３３８から供給されるアナログ電圧を減算
し、負極性の階調電圧Ｖｎ３〜Ｖｎ８として出力する。
３１〜３３８は、ラッチしている差分電圧値データをア
ナログ電圧に変換して出力する。各ＤＡＣ３２１〜３２
８及び３３１〜３３８が出力するアナログ電圧は、イン
ターフェイス回路３１によって新たな電圧値データがラ
ッチさせられるまで同一の電圧レベルに保持される。次
に、加算器３４１は、基準電圧ＶＲＥＦとＤＡＣ３２１
から供給されるアナログ電圧とを加算し、正極性の階調
電圧Ｖｐ１として出力する。また、加算器３４ ２は、加
算器３４１の加算結果と、ＤＡＣ３２２から供給される
アナログ電圧とを加算し、正極性の階調電圧Ｖｐ２とし
て出力する。同様に、加算器３４３〜３４８は、隣接す
る加算器３４２〜３４７の加算結果と、対応するＤＡＣ
３２３〜３２８から供給されるアナログ電圧とを加算
し、正極性の階調電圧Ｖｐ３〜Ｖｐ ８として出力する。
一方、減算器３５１は、基準電圧ＶＲＥＦからＤＡＣ３
３１から供給されるアナログ電圧を減算し、負極性の階
調電圧Ｖｎ１として出力する。また、減算器３５２は、
減算器３５１の減算結果からＤＡＣ３３２から供給され
るアナログ電圧を減算し、負極性の階調電圧Ｖｎ２とし
て出力する。同様に、減算器３５３〜３５８は、隣接す
る減算器３５２〜３５７の減算結果から、対応するＤＡ
Ｃ３３３〜３３８から供給されるアナログ電圧を減算
し、負極性の階調電圧Ｖｎ３〜Ｖｎ８として出力する。
【００３６】これらの正極性の階調電圧Ｖｐ１〜Ｖｐ８
及び負極性の階調電圧Ｖｎ１〜Ｖｎ ８は、データドライ
バ２２に供給される。これにより、データドライバ２２
は、正極性の階調電圧Ｖｐ１〜Ｖｐ８及び負極性の階調
電圧Ｖｎ１〜Ｖｎ８を分圧して、複数個の正極性の印加
階調電圧及び複数個の負極性の印加階調電圧を生成す
る。そして、データドライバ２２は、データクロックＤ
ＣＫに同期して取り込んだ１ライン分の表示データＤ
００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７により
複数個の正極性の印加階調電圧又は複数個の負極性の印
加階調電圧の中から１個の印加階調電圧を選択し、デー
タ赤信号、データ緑信号、データ青信号として液晶ディ
スプレイ１の対応するデータラインに印加する。
及び負極性の階調電圧Ｖｎ１〜Ｖｎ ８は、データドライ
バ２２に供給される。これにより、データドライバ２２
は、正極性の階調電圧Ｖｐ１〜Ｖｐ８及び負極性の階調
電圧Ｖｎ１〜Ｖｎ８を分圧して、複数個の正極性の印加
階調電圧及び複数個の負極性の印加階調電圧を生成す
る。そして、データドライバ２２は、データクロックＤ
ＣＫに同期して取り込んだ１ライン分の表示データＤ
００〜Ｄ０７、Ｄ１０〜Ｄ１７、Ｄ２０〜Ｄ２７により
複数個の正極性の印加階調電圧又は複数個の負極性の印
加階調電圧の中から１個の印加階調電圧を選択し、デー
タ赤信号、データ緑信号、データ青信号として液晶ディ
スプレイ１の対応するデータラインに印加する。
【００３７】このように、この例の構成によれば、加算
器３４１〜３４８において、基準電圧ＶＲＥＦ又は隣接
する加算器３４１〜３４７の加算結果と、対応するＤＡ
Ｃ３２１〜３２８において差分電圧値データから変換さ
れたアナログ電圧とを加算して正極性の階調電圧Ｖｐ１
〜Ｖｐ８として出力している。また、減算器３５３〜３
５８において、基準電圧ＶＲＥＦ又は隣接する減算器３
５１〜３５７の減算結果から、対応するＤＡＣ３３１〜
３３８において差分電圧値データから変換されたアナロ
グ電圧を減算して負極性の階調電圧Ｖｎ１〜Ｖｎ８とし
て出力している。
器３４１〜３４８において、基準電圧ＶＲＥＦ又は隣接
する加算器３４１〜３４７の加算結果と、対応するＤＡ
Ｃ３２１〜３２８において差分電圧値データから変換さ
れたアナログ電圧とを加算して正極性の階調電圧Ｖｐ１
〜Ｖｐ８として出力している。また、減算器３５３〜３
５８において、基準電圧ＶＲＥＦ又は隣接する減算器３
５１〜３５７の減算結果から、対応するＤＡＣ３３１〜
３３８において差分電圧値データから変換されたアナロ
グ電圧を減算して負極性の階調電圧Ｖｎ１〜Ｖｎ８とし
て出力している。
【００３８】したがって、従来技術と同様、液晶ディス
プレイ１固有の特性による階調表示特性の歪みを補正す
るガンマ補正や、ユーザの好みや表示対象の画像に合っ
た階調表示特性を実現することができる他、基準電圧Ｖ
ＲＥＦを適当な値に設定することにより、印加可能電圧
レベルの階調電圧Ｖｐ３〜Ｖｐ８及びＶｎ１〜Ｖｎ８を
容易に生成することができる。これにより、ＤＡＣ３２
１〜３２８及びＤＡＣ３３１〜３３８のダイナミックレ
ンジを従来に比べて狭くすることができる。この結果、
階調電圧生成回路２１をダイナミックレンジの狭いＤＡ
Ｃを有する安価なＬＳＩで構成することができる。さら
に、ＤＡＣ３２１〜３２８及びＤＡＣ３３１〜３３８の
ダイナミックレンジが狭くなることにより、従来に比べ
て消費電力を低減することができる。この結果、この例
の液晶表示装置を上記したバッテリ等により駆動される
携帯用電子機器の表示装置に用いることができる。ま
た、この例の構成によれば、階調電圧及び印加階調電圧
を印加可能電圧レベルにレベルシフトも電圧増幅もする
必要がないので、高い精度で階調電圧を発生することが
でき、高画質化を実現することができる。
プレイ１固有の特性による階調表示特性の歪みを補正す
るガンマ補正や、ユーザの好みや表示対象の画像に合っ
た階調表示特性を実現することができる他、基準電圧Ｖ
ＲＥＦを適当な値に設定することにより、印加可能電圧
レベルの階調電圧Ｖｐ３〜Ｖｐ８及びＶｎ１〜Ｖｎ８を
容易に生成することができる。これにより、ＤＡＣ３２
１〜３２８及びＤＡＣ３３１〜３３８のダイナミックレ
ンジを従来に比べて狭くすることができる。この結果、
階調電圧生成回路２１をダイナミックレンジの狭いＤＡ
Ｃを有する安価なＬＳＩで構成することができる。さら
に、ＤＡＣ３２１〜３２８及びＤＡＣ３３１〜３３８の
ダイナミックレンジが狭くなることにより、従来に比べ
て消費電力を低減することができる。この結果、この例
の液晶表示装置を上記したバッテリ等により駆動される
携帯用電子機器の表示装置に用いることができる。ま
た、この例の構成によれば、階調電圧及び印加階調電圧
を印加可能電圧レベルにレベルシフトも電圧増幅もする
必要がないので、高い精度で階調電圧を発生することが
でき、高画質化を実現することができる。
【００３９】また、この例の構成によれば、階調電圧設
定データＤＧを供給する側、例えば、パーソナルコンピ
ュータ等の情報処理装置は、差分電圧値データをデータ
ビットとして供給すればよい。この結果、情報処理装置
等は、順次供給する階調電圧設定データＤＧを構成する
差分電圧値データが上記データドライバの入力条件を満
足しているか否かを考慮する必要はなく、さらに印加可
能電圧レベルか否かについても考慮する必要がないの
で、使い勝手が良い。さらに、差分電圧値データをＤＡ
Ｃ３２１〜３２８及びＤＡＣ３３１〜３３８をアナログ
電圧に変換しているので、ＤＡＣ３２１〜３２８及びＤ
ＡＣ３３１〜３３８の出力電圧の上限と下限との電位差
を小さく設定することができる。そのため、ＤＡＣ３２
１〜３２８及びＤＡＣ３３１〜３３８の誤差を小さく抑
えることができる。例えば、外部から供給されるデジタ
ル映像データのビット数を８ビットとし、ＤＡＣ３２１
〜３２８及びＤＡＣ３３１〜３３８の出力電圧の上限と
下限との電位差を２．０［Ｖ］とし、ＤＡＣのビット誤
差がＬＳＢの±１ビットであるとすると、ＤＡＣ３２ １
〜３２８及びＤＡＣ３３１〜３３８の出力誤差ＥＲは、
式（６）に示すように、２０［ｍＶ］より小さくなり、
階調のムラが視認されない。例えば、グレイスケールを
表示した場合でも縦縞が視認されることはない。これに
より、高画質化を実現することができる。 ＥＲ＝２．０［Ｖ］／２５６×２≒１５．６［ｍＶ］・・・（６）
定データＤＧを供給する側、例えば、パーソナルコンピ
ュータ等の情報処理装置は、差分電圧値データをデータ
ビットとして供給すればよい。この結果、情報処理装置
等は、順次供給する階調電圧設定データＤＧを構成する
差分電圧値データが上記データドライバの入力条件を満
足しているか否かを考慮する必要はなく、さらに印加可
能電圧レベルか否かについても考慮する必要がないの
で、使い勝手が良い。さらに、差分電圧値データをＤＡ
Ｃ３２１〜３２８及びＤＡＣ３３１〜３３８をアナログ
電圧に変換しているので、ＤＡＣ３２１〜３２８及びＤ
ＡＣ３３１〜３３８の出力電圧の上限と下限との電位差
を小さく設定することができる。そのため、ＤＡＣ３２
１〜３２８及びＤＡＣ３３１〜３３８の誤差を小さく抑
えることができる。例えば、外部から供給されるデジタ
ル映像データのビット数を８ビットとし、ＤＡＣ３２１
〜３２８及びＤＡＣ３３１〜３３８の出力電圧の上限と
下限との電位差を２．０［Ｖ］とし、ＤＡＣのビット誤
差がＬＳＢの±１ビットであるとすると、ＤＡＣ３２ １
〜３２８及びＤＡＣ３３１〜３３８の出力誤差ＥＲは、
式（６）に示すように、２０［ｍＶ］より小さくなり、
階調のムラが視認されない。例えば、グレイスケールを
表示した場合でも縦縞が視認されることはない。これに
より、高画質化を実現することができる。 ＥＲ＝２．０［Ｖ］／２５６×２≒１５．６［ｍＶ］・・・（６）
【００４０】Ｂ．第２の実施例 次に、この発明の第２の実施例について説明する。図４
は、この発明の第２の実施例である階調電圧生成回路４
１の構成を示すブロック図である。この図において、図
１の各部に対応する部分には同一の符号を付け、その説
明を省略する。図４に示す階調電圧生成回路４１におい
ては、図１に示す加算器３４１〜３４８及び減算器３５
１〜３５８に換えて、減算器４２１〜４２８及び加算器
４３１〜４３８が新たに設けられている。
は、この発明の第２の実施例である階調電圧生成回路４
１の構成を示すブロック図である。この図において、図
１の各部に対応する部分には同一の符号を付け、その説
明を省略する。図４に示す階調電圧生成回路４１におい
ては、図１に示す加算器３４１〜３４８及び減算器３５
１〜３５８に換えて、減算器４２１〜４２８及び加算器
４３１〜４３８が新たに設けられている。
【００４１】ＤＡＣ３２８は、供給される差分電圧値デ
ータを、第１の基準電圧ＶＲＥＦ１との差分に対応した
アナログ電圧に変換する。以下、ＤＡＣ３２７〜３２１
は、供給される差分電圧値データを、隣接する正極性の
階調電圧Ｖｐ８〜Ｖｐ２との差分に対応したアナログ電
圧に変換する。一方、ＤＡＣ３２８は、供給される差分
電圧値データを、第２の基準電圧ＶＲＥＦ２との差分に
対応したアナログ電圧に変換する。以下、ＤＡＣ３３７
〜３３１は、供給される差分電圧値データを、隣接する
負極性の階調電圧Ｖｎ８〜Ｖｎ２との差分に対応したア
ナログ電圧に変換する。各ＤＡＣ３２１〜３２８及び３
３１〜３３８が出力するアナログ電圧は、インターフェ
イス回路３１によって新たな差分電圧値データがラッチ
させられるまで同一の電圧レベルに保持される。
ータを、第１の基準電圧ＶＲＥＦ１との差分に対応した
アナログ電圧に変換する。以下、ＤＡＣ３２７〜３２１
は、供給される差分電圧値データを、隣接する正極性の
階調電圧Ｖｐ８〜Ｖｐ２との差分に対応したアナログ電
圧に変換する。一方、ＤＡＣ３２８は、供給される差分
電圧値データを、第２の基準電圧ＶＲＥＦ２との差分に
対応したアナログ電圧に変換する。以下、ＤＡＣ３３７
〜３３１は、供給される差分電圧値データを、隣接する
負極性の階調電圧Ｖｎ８〜Ｖｎ２との差分に対応したア
ナログ電圧に変換する。各ＤＡＣ３２１〜３２８及び３
３１〜３３８が出力するアナログ電圧は、インターフェ
イス回路３１によって新たな差分電圧値データがラッチ
させられるまで同一の電圧レベルに保持される。
【００４２】減算器４２８〜４２１は、第１基準電圧Ｖ
ＲＥＦ１又は隣接する減算器４２８〜４２２の減算結果
から、対応するＤＡＣ３２８〜３２１から供給されるア
ナログ電圧を減算し、正極性の階調電圧Ｖｐ８〜Ｖｐ１
として出力する。加算器４３ ８〜４３１は、第２基準電
圧ＶＲＥＦ２又は隣接する加算器４３８〜４３２の減算
結果と、対応するＤＡＣ３３８〜３３１から供給される
アナログ電圧とを加算し、負極性の階調電圧Ｖｎ８〜Ｖ
ｎ１として出力する。なお、上記構成の階調電圧生成回
路４１の動作については、以下に示す３点を除けば、上
記した第１の実施例と同様であるので、その説明を省略
する。この第２の実施例が上記した第１の実施例と異な
る点は、各ＤＡＣ３２１〜３２８及び３３１〜３３８に
供給される差分電圧値データの値が異なる点と、正極性
の階調電圧Ｖｐ１〜Ｖｐ８が減算により得られる点、負
極性の階調電圧Ｖｎ１〜Ｖｎ８が加算により得られる点
である。このように、この例の構成によれば、上記した
第１の実施例と同様の効果を得ることができる。
ＲＥＦ１又は隣接する減算器４２８〜４２２の減算結果
から、対応するＤＡＣ３２８〜３２１から供給されるア
ナログ電圧を減算し、正極性の階調電圧Ｖｐ８〜Ｖｐ１
として出力する。加算器４３ ８〜４３１は、第２基準電
圧ＶＲＥＦ２又は隣接する加算器４３８〜４３２の減算
結果と、対応するＤＡＣ３３８〜３３１から供給される
アナログ電圧とを加算し、負極性の階調電圧Ｖｎ８〜Ｖ
ｎ１として出力する。なお、上記構成の階調電圧生成回
路４１の動作については、以下に示す３点を除けば、上
記した第１の実施例と同様であるので、その説明を省略
する。この第２の実施例が上記した第１の実施例と異な
る点は、各ＤＡＣ３２１〜３２８及び３３１〜３３８に
供給される差分電圧値データの値が異なる点と、正極性
の階調電圧Ｖｐ１〜Ｖｐ８が減算により得られる点、負
極性の階調電圧Ｖｎ１〜Ｖｎ８が加算により得られる点
である。このように、この例の構成によれば、上記した
第１の実施例と同様の効果を得ることができる。
【００４３】Ｃ．第３の実施例 次に、この発明の第３の実施例について説明する。図５
は、この発明の第３の実施例である階調電圧生成回路４
１の構成を示すブロック図である。この図において、図
１の各部に対応する部分には同一の符号を付け、その説
明を省略する。図５に示す階調電圧生成回路５１におい
ては、図１に示すＤＡＣ３３１〜３３８が取り除かれて
いるとともに、ＤＡＣ３２１〜３２ ８の出力端子が減算
器３５１〜３５８の入力端子に接続されている。
は、この発明の第３の実施例である階調電圧生成回路４
１の構成を示すブロック図である。この図において、図
１の各部に対応する部分には同一の符号を付け、その説
明を省略する。図５に示す階調電圧生成回路５１におい
ては、図１に示すＤＡＣ３３１〜３３８が取り除かれて
いるとともに、ＤＡＣ３２１〜３２ ８の出力端子が減算
器３５１〜３５８の入力端子に接続されている。
【００４４】ＤＡＣ３２１〜３２８は、インターフェイ
ス回路３１によってラッチされた差分電圧値データをア
ナログ電圧に変換して出力する。加算器３４１〜３４８
は、基準電圧ＶＲＥＦ又は隣接する加算器３４１〜３４
７の加算結果と、対応するＤＡＣ３２１〜３２８から供
給されるアナログ電圧とを加算し、正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８として出力する。各ＤＡＣ３２１〜３２８
が出力するアナログ電圧は、インターフェイス回路３１
によって新たな差分電圧値データがラッチさせられるま
で同一の電圧レベルに保持される。減算器３５１〜３５
８は、基準電圧ＶＲＥＦ又は隣接する減算器３５１〜３
５７の減算結果から、対応するＤＡＣ３２１〜３２８か
ら供給されるアナログ電圧を減算し、負極性の階調電圧
Ｖｎ１〜Ｖｎ８として出力する。この場合、アドレス情
報は、３ビット、すなわち、図３に示すアドレス情報と
ＤＡＣとの関係図において、上位８個分だけで良い。な
お、上記構成の階調電圧生成回路５１の動作について
は、以下に示す２点を除けば、上記した第１の実施例と
同様であるので、その説明を省略する。この第３の実施
例が上記した第１の実施例と異なる点は、各ＤＡＣ３２
１〜３２８に供給される差分電圧値データの値が異なる
点と、負極性の階調電圧Ｖｎ１〜Ｖｎ８がＤＡＣ３２１
〜３２８から供給されるアナログ電圧により得られる点
である。このように、この例の構成によれば、上記した
第１の実施例と同様の効果を得ることができる他、回路
規模を第１及び第２の実施例に比べて削減することがで
きる。
ス回路３１によってラッチされた差分電圧値データをア
ナログ電圧に変換して出力する。加算器３４１〜３４８
は、基準電圧ＶＲＥＦ又は隣接する加算器３４１〜３４
７の加算結果と、対応するＤＡＣ３２１〜３２８から供
給されるアナログ電圧とを加算し、正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８として出力する。各ＤＡＣ３２１〜３２８
が出力するアナログ電圧は、インターフェイス回路３１
によって新たな差分電圧値データがラッチさせられるま
で同一の電圧レベルに保持される。減算器３５１〜３５
８は、基準電圧ＶＲＥＦ又は隣接する減算器３５１〜３
５７の減算結果から、対応するＤＡＣ３２１〜３２８か
ら供給されるアナログ電圧を減算し、負極性の階調電圧
Ｖｎ１〜Ｖｎ８として出力する。この場合、アドレス情
報は、３ビット、すなわち、図３に示すアドレス情報と
ＤＡＣとの関係図において、上位８個分だけで良い。な
お、上記構成の階調電圧生成回路５１の動作について
は、以下に示す２点を除けば、上記した第１の実施例と
同様であるので、その説明を省略する。この第３の実施
例が上記した第１の実施例と異なる点は、各ＤＡＣ３２
１〜３２８に供給される差分電圧値データの値が異なる
点と、負極性の階調電圧Ｖｎ１〜Ｖｎ８がＤＡＣ３２１
〜３２８から供給されるアナログ電圧により得られる点
である。このように、この例の構成によれば、上記した
第１の実施例と同様の効果を得ることができる他、回路
規模を第１及び第２の実施例に比べて削減することがで
きる。
【００４５】また、上記した第１及び第２の実施例にお
いては、液晶セルの印加電圧−透過率特性が正極性の印
加電圧の場合と負極性の印加電圧の場合とで異なること
に対応して、正極性の階調電圧Ｖｐ１〜Ｖｐ８と、負極
性の階調電圧Ｖｎ１〜Ｖｎ８とを生成している。これに
より、高画質化を実現している。しかし、高画質が要求
されない用途に液晶表示装置を用いる場合や、液晶セル
の正極性の印加電圧−透過率特性と負極性の印加電圧−
透過率特性との差異が無視できる程度の特性を有する液
晶ディスプレイを駆動する場合には、この例のように、
同一の差分電圧値データの値から正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８及び負極性の階調電圧Ｖｎ１〜Ｖｎ８を生
成しても実用上問題ない。また、上記したドット反転駆
動方式、ライン反転駆動方式、あるいはフレーム反転駆
動方式を採用する場合、通常、階調電圧の極性を反転さ
せるために、階調電圧生成回路３かデータドライバ４の
いずれかにおいて、階調電圧Ｖ１又は階調電圧Ｖ８のい
ずれか一方を最大階調電圧とし、他方を最小階調電圧と
するように切り換える必要がある。これに対し、この第
３の実施例においては、当初より、正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８と、負極性の階調電圧Ｖｎ１〜Ｖｎ８とを
別個に生成しているので、そのような切り換えは不要で
ある。
いては、液晶セルの印加電圧−透過率特性が正極性の印
加電圧の場合と負極性の印加電圧の場合とで異なること
に対応して、正極性の階調電圧Ｖｐ１〜Ｖｐ８と、負極
性の階調電圧Ｖｎ１〜Ｖｎ８とを生成している。これに
より、高画質化を実現している。しかし、高画質が要求
されない用途に液晶表示装置を用いる場合や、液晶セル
の正極性の印加電圧−透過率特性と負極性の印加電圧−
透過率特性との差異が無視できる程度の特性を有する液
晶ディスプレイを駆動する場合には、この例のように、
同一の差分電圧値データの値から正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８及び負極性の階調電圧Ｖｎ１〜Ｖｎ８を生
成しても実用上問題ない。また、上記したドット反転駆
動方式、ライン反転駆動方式、あるいはフレーム反転駆
動方式を採用する場合、通常、階調電圧の極性を反転さ
せるために、階調電圧生成回路３かデータドライバ４の
いずれかにおいて、階調電圧Ｖ１又は階調電圧Ｖ８のい
ずれか一方を最大階調電圧とし、他方を最小階調電圧と
するように切り換える必要がある。これに対し、この第
３の実施例においては、当初より、正極性の階調電圧Ｖ
ｐ１〜Ｖｐ８と、負極性の階調電圧Ｖｎ１〜Ｖｎ８とを
別個に生成しているので、そのような切り換えは不要で
ある。
【００４６】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の各実施例においては、各ＤＡＣのダイナミックレンジ
はすべて等しいことを前提としている例を示したが、こ
れに限定されず、各ＤＡＣのダイナミックレンジを異な
らせても良い。何故なら、液晶ディスプレイの階調電圧
と輝度との関係は、例えば、図６に曲線ａに示すように
非線形であり、各階調電圧の値は等間隔で設定されない
からである。具体的には、最大階調電圧、最小階調電圧
及びその近傍の階調電圧に対応した差分電圧値データを
アナログ電圧に変換するＤＡＣのダイナミックレンジを
広くするとともに、中心部の階調電圧に対応した差分電
圧値データをアナログ電圧に変換するＤＡＣのダイナミ
ックレンジを狭くすれば良い。また、上述の各実施例に
おいては、生成する階調電圧の個数と差分電圧値データ
の個数とを一対一に対応させる例を示したが、これに限
定されない。例えば、差分電圧値データの個数を生成す
る階調電圧の個数より少なく設定し、差分電圧値データ
を加算器や減算器により演算して所望の個数の階調電圧
を生成するように構成しても良い。また、差分電圧値デ
ータは、隣接する階調電圧に限定されない。また、上述
の各実施例においては、外部から階調電圧設定データＤ
Ｇが供給される例を示したが、これに限定されない。例
えば、インターフェイス回路内部又は外部に設けられた
レジスタ、ラッチ、あるいはメモリ等の記憶手段に階調
電圧設定データＤＧが予め記憶されており、液晶表示装
置に電源が投入された後、上記記憶手段から階調電圧設
定データＤＧが読み出され、各ＤＡＣにラッチされるよ
うに構成しても良い。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の各実施例においては、各ＤＡＣのダイナミックレンジ
はすべて等しいことを前提としている例を示したが、こ
れに限定されず、各ＤＡＣのダイナミックレンジを異な
らせても良い。何故なら、液晶ディスプレイの階調電圧
と輝度との関係は、例えば、図６に曲線ａに示すように
非線形であり、各階調電圧の値は等間隔で設定されない
からである。具体的には、最大階調電圧、最小階調電圧
及びその近傍の階調電圧に対応した差分電圧値データを
アナログ電圧に変換するＤＡＣのダイナミックレンジを
広くするとともに、中心部の階調電圧に対応した差分電
圧値データをアナログ電圧に変換するＤＡＣのダイナミ
ックレンジを狭くすれば良い。また、上述の各実施例に
おいては、生成する階調電圧の個数と差分電圧値データ
の個数とを一対一に対応させる例を示したが、これに限
定されない。例えば、差分電圧値データの個数を生成す
る階調電圧の個数より少なく設定し、差分電圧値データ
を加算器や減算器により演算して所望の個数の階調電圧
を生成するように構成しても良い。また、差分電圧値デ
ータは、隣接する階調電圧に限定されない。また、上述
の各実施例においては、外部から階調電圧設定データＤ
Ｇが供給される例を示したが、これに限定されない。例
えば、インターフェイス回路内部又は外部に設けられた
レジスタ、ラッチ、あるいはメモリ等の記憶手段に階調
電圧設定データＤＧが予め記憶されており、液晶表示装
置に電源が投入された後、上記記憶手段から階調電圧設
定データＤＧが読み出され、各ＤＡＣにラッチされるよ
うに構成しても良い。
【００４７】また、上述の第１及び第３の実施例におい
ては、正極性の階調電圧Ｖｐ１〜Ｖ ｐ８と、負極性の階
調電圧Ｖｎ１〜Ｖｎとを同一の基準電圧ＶＲＥＦにより
生成する例を示したが、これに限定されず、異なる基準
電圧により生成しても良い。また、上述の各実施例にお
いては、同一極性の階調電圧の個数が８個である例を示
したが、これに限定されず、８個より少なくても多くて
も良い。また、上述の各実施例においては、同一極性の
階調電圧を同一種類の演算器により生成する例を示した
が、これに限定されず、異なる演算器、すなわち、加算
器及び減算器により生成しても良い。また、上述の各実
施例においては、基準電圧は、最小階調電圧側又は最大
階調電圧側に設定する例を示したが、これに限定され
ず、中央部の階調電圧、例えば、階調電圧Ｖｐ３、Ｖ
ｐ４、Ｖｎ３、Ｖｎ４近傍に設定しても良い。また、上
述の各実施例においては、階調電圧生成回路をデータド
ライバと別個に設ける例を示したが、これに限定され
ず、階調電圧生成回路をデータドライバ内部に設けるよ
うに構成しても良い。また、この発明は、カラー液晶デ
ィスプレイだけでなく、モノクロ液晶ディスプレイにも
適用することができる。
ては、正極性の階調電圧Ｖｐ１〜Ｖ ｐ８と、負極性の階
調電圧Ｖｎ１〜Ｖｎとを同一の基準電圧ＶＲＥＦにより
生成する例を示したが、これに限定されず、異なる基準
電圧により生成しても良い。また、上述の各実施例にお
いては、同一極性の階調電圧の個数が８個である例を示
したが、これに限定されず、８個より少なくても多くて
も良い。また、上述の各実施例においては、同一極性の
階調電圧を同一種類の演算器により生成する例を示した
が、これに限定されず、異なる演算器、すなわち、加算
器及び減算器により生成しても良い。また、上述の各実
施例においては、基準電圧は、最小階調電圧側又は最大
階調電圧側に設定する例を示したが、これに限定され
ず、中央部の階調電圧、例えば、階調電圧Ｖｐ３、Ｖ
ｐ４、Ｖｎ３、Ｖｎ４近傍に設定しても良い。また、上
述の各実施例においては、階調電圧生成回路をデータド
ライバと別個に設ける例を示したが、これに限定され
ず、階調電圧生成回路をデータドライバ内部に設けるよ
うに構成しても良い。また、この発明は、カラー液晶デ
ィスプレイだけでなく、モノクロ液晶ディスプレイにも
適用することができる。
【００４８】
【発明の効果】以上説明したように、この発明の構成に
よれば、小さな回路規模で階調電圧生成回路を実現する
ことができるとともに、消費電力も削減することができ
る。しかも、使い勝手が良く、高画質化も実現すること
ができる。
よれば、小さな回路規模で階調電圧生成回路を実現する
ことができるとともに、消費電力も削減することができ
る。しかも、使い勝手が良く、高画質化も実現すること
ができる。
【図１】この発明の第１の実施例である階調電圧生成回
路２１の構成を示すブロック図である。
路２１の構成を示すブロック図である。
【図２】同回路を備えた液晶表示装置の構成を示すブロ
ック図である。
ック図である。
【図３】アドレスビットとＤＡＣ３２１〜３２８及び３
３１〜３３８との関係の一例を示す図である。
３１〜３３８との関係の一例を示す図である。
【図４】この発明の第２の実施例である階調電圧生成回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図５】この発明の第３の実施例である階調電圧生成回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図６】液晶ディスプレイの階調電圧と輝度との関係の
一例を示す図である。
一例を示す図である。
【図７】従来の液晶表示装置の構成例を示すブロック図
である。
である。
【図８】同装置を構成する階調電圧生成回路３の構成例
を示すブロック図である。
を示すブロック図である。
【図９】グレイスケールの表示例を示す図である。
１ 液晶ディスプレイ ２１，４１，５１ 階調電圧生成回路 ２２ データドライバ ３１ インターフェイス回路 ３２１〜３２８，３３１〜３３８ ＤＡＣ ３４１〜３４８，４３１〜４３８ 加算器 ３５１〜３５８，４２１〜４２８ 減算器
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｃ Ｆターム(参考） 2H093 NA53 NC03 NC21 ND06 ND39 ND42 5C006 AA16 AF83 BB15 BF28 FA47 5C080 AA10 BB05 DD26 EE29 FF11 JJ01 JJ02 JJ05
Claims (12)
- 【請求項１】 液晶ディスプレイに輝度の階調を付与し
て画像を表示するための複数個の階調電圧を生成する階
調電圧生成方法であって、 前記複数個の階調電圧のうち、いずれか２個の階調電圧
の電圧差に対応した複数個のデジタルデータをアナログ
電圧に変換した後、１個の前記アナログ電圧と基準電
圧、又は２個の前記アナログ電圧同士を演算することに
より前記複数個の階調電圧を生成することを特徴とする
階調電圧生成方法。 - 【請求項２】 前記基準電圧は、前記複数個の階調電圧
の最高値又は最低値に対応した電圧であることを特徴と
する請求項１記載の階調電圧生成方法。 - 【請求項３】 前記演算は、加算又は減算であることを
特徴とする請求項１又は２記載の階調電圧生成方法。 - 【請求項４】 前記複数個の階調電圧は、正極性の複数
個の階調電圧と、負極性の複数個の階調電圧とからなる
ことを特徴とする請求項１乃至３のいずれか１に記載の
階調電圧生成方法。 - 【請求項５】 前記正極性の複数個の階調電圧及び前記
負極性の複数個の階調電圧は、同一値の基準電圧を用い
た演算により生成されることを特徴とする請求項４記載
の階調電圧生成方法。 - 【請求項６】 液晶ディスプレイに輝度の階調を付与し
て画像を表示するための複数個の階調電圧を生成する階
調電圧生成回路であって、 前記複数個の階調電圧のうち、いずれか２個の階調電圧
の電圧差に対応した複数個のデジタルデータをアナログ
電圧に変換する複数個のデジタル・アナログ変換器と、 １個の前記アナログ電圧と基準電圧、又は２個の前記ア
ナログ電圧同士を演算することにより前記複数個の階調
電圧を生成する複数個の演算器とを備えてなることを特
徴とする階調電圧生成回路。 - 【請求項７】 前記基準電圧は、前記複数個の階調電圧
の最高値又は最低値に対応した電圧であることを特徴と
する請求項６記載の階調電圧生成回路。 - 【請求項８】 前記演算器は、加算器又は減算器である
ことを特徴とする請求項６又は７記載の階調電圧生成回
路。 - 【請求項９】 前記複数個の階調電圧は、正極性の複数
個の階調電圧と、負極性の複数個の階調電圧とからなる
ことを特徴とする請求項６乃至８のいずれか１に記載の
階調電圧生成回路。 - 【請求項１０】 前記正極性の複数個の階調電圧及び前
記負極性の複数個の階調電圧は、同一値の基準電圧を用
いた演算により生成されることを特徴とする請求項９記
載の階調電圧生成回路。 - 【請求項１１】 前記複数個のデジタルデータが予め記
憶されている記憶手段と、電源投入時に前記記憶手段か
ら前記複数個のデジタルデータを読み出し、前記デジタ
ル・アナログ変換器に各々供給するデータ供給手段とを
備えてなることを特徴とする請求項６乃至１０のいずれ
か１に記載の階調電圧生成回路。 - 【請求項１２】 請求項６乃至１２のいずれか１に記載
の階調電圧生成回路を備えてなることを特徴とする液晶
表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117522A JP2002311915A (ja) | 2001-04-16 | 2001-04-16 | 階調電圧生成方法、階調電圧生成回路及び液晶表示装置 |
| US10/121,128 US20020149607A1 (en) | 2001-04-16 | 2002-04-11 | Gray-scale voltage producing method, gray-scale voltage producing circuit and liquid crystal display device |
| TW091107579A TW594626B (en) | 2001-04-16 | 2002-04-15 | Gray-scale voltage producing method, gray-scale voltage producing circuit and liquid crystal display device |
| KR10-2002-0020573A KR100506953B1 (ko) | 2001-04-16 | 2002-04-16 | 계조 전압 생성 방법, 계조 전압 생성 회로 및 액정디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001117522A JP2002311915A (ja) | 2001-04-16 | 2001-04-16 | 階調電圧生成方法、階調電圧生成回路及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002311915A true JP2002311915A (ja) | 2002-10-25 |
Family
ID=18968058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001117522A Withdrawn JP2002311915A (ja) | 2001-04-16 | 2001-04-16 | 階調電圧生成方法、階調電圧生成回路及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020149607A1 (ja) |
| JP (1) | JP2002311915A (ja) |
| KR (1) | KR100506953B1 (ja) |
| TW (1) | TW594626B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004240428A (ja) * | 2003-02-06 | 2004-08-26 | Samsung Electronics Co Ltd | 液晶表示装置、液晶表示装置の駆動装置及び方法 |
| JP2005221701A (ja) * | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP2009189056A (ja) * | 2009-05-25 | 2009-08-20 | Seiko Epson Corp | ガンマカーブ調整装置及び調整ポイント設定方法 |
| US8456482B2 (en) | 2005-08-25 | 2013-06-04 | Seiko Epson Corporation | Gamma curve adjustment device and method of establishing adjustment points |
| KR20160028030A (ko) * | 2014-09-02 | 2016-03-11 | 엘지디스플레이 주식회사 | 디지털아날로그 변환부 및 이를 이용한 데이터 구동부, 이를 이용한 표시장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4836469B2 (ja) * | 2005-02-25 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
| US20080186405A1 (en) * | 2007-02-06 | 2008-08-07 | Himax Display, Inc. | Method for generating gamma voltage and device using the same |
| US9218762B2 (en) | 2010-09-01 | 2015-12-22 | Qualcomm Incorporated | Dimming techniques for emissive displays |
| US8847968B2 (en) | 2011-07-12 | 2014-09-30 | Qualcomm Incorporated | Displaying static images |
| US8918565B2 (en) * | 2012-05-19 | 2014-12-23 | Robert Dennis Kennedy | Tablet computer screen and mobile phone screen to digital I/O converter |
| US20140160171A1 (en) * | 2012-12-06 | 2014-06-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Drive system for liquid crystal display device |
| CN107610660B (zh) * | 2017-09-18 | 2019-08-09 | 惠科股份有限公司 | 一种显示装置的驱动方法及显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195047A (ja) * | 1992-02-25 | 1994-07-15 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
| JP3282703B2 (ja) * | 1994-09-09 | 2002-05-20 | 三菱電機株式会社 | 液晶表示装置の駆動回路 |
| US5854627A (en) * | 1994-11-11 | 1998-12-29 | Hitachi, Ltd. | TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings |
| JPH08272334A (ja) * | 1995-03-31 | 1996-10-18 | Sharp Corp | 画像表示装置 |
| KR0171169B1 (ko) * | 1996-01-20 | 1999-03-30 | 구자홍 | 엘시디 패널 구동을 위한 다계조 전압 발생 회로 |
| KR100516048B1 (ko) * | 1997-07-18 | 2005-12-09 | 삼성전자주식회사 | 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치 |
-
2001
- 2001-04-16 JP JP2001117522A patent/JP2002311915A/ja not_active Withdrawn
-
2002
- 2002-04-11 US US10/121,128 patent/US20020149607A1/en not_active Abandoned
- 2002-04-15 TW TW091107579A patent/TW594626B/zh not_active IP Right Cessation
- 2002-04-16 KR KR10-2002-0020573A patent/KR100506953B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004240428A (ja) * | 2003-02-06 | 2004-08-26 | Samsung Electronics Co Ltd | 液晶表示装置、液晶表示装置の駆動装置及び方法 |
| JP2005221701A (ja) * | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| US8456482B2 (en) | 2005-08-25 | 2013-06-04 | Seiko Epson Corporation | Gamma curve adjustment device and method of establishing adjustment points |
| JP2009189056A (ja) * | 2009-05-25 | 2009-08-20 | Seiko Epson Corp | ガンマカーブ調整装置及び調整ポイント設定方法 |
| JP4735738B2 (ja) * | 2009-05-25 | 2011-07-27 | セイコーエプソン株式会社 | プロジェクター及びプロジェクターの調整方法 |
| KR20160028030A (ko) * | 2014-09-02 | 2016-03-11 | 엘지디스플레이 주식회사 | 디지털아날로그 변환부 및 이를 이용한 데이터 구동부, 이를 이용한 표시장치 |
| KR101603297B1 (ko) | 2014-09-02 | 2016-03-15 | 엘지디스플레이 주식회사 | 디지털아날로그 변환부 및 이를 이용한 데이터 구동부, 이를 이용한 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020081095A (ko) | 2002-10-26 |
| TW594626B (en) | 2004-06-21 |
| KR100506953B1 (ko) | 2005-08-09 |
| US20020149607A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564283B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| JP4201070B2 (ja) | 液晶表示装置のガンマ電圧の修正装置および方法 | |
| KR100766632B1 (ko) | 표시 신호 처리 장치 및 표시 장치 | |
| JP5114326B2 (ja) | 表示装置 | |
| JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| US20060077491A1 (en) | Gamma correction circuit, display drivers, electro-optical devices, and electronic equipment | |
| US7609256B2 (en) | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit | |
| JP2003233357A (ja) | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 | |
| JP2003015612A (ja) | 液晶ディスプレイの駆動方法、液晶表示装置及びモニタ | |
| KR100930162B1 (ko) | 표시 장치 및 휴대 단말기 | |
| JP2002215108A (ja) | 液晶ディスプレイの駆動方法、その回路及び携帯用電子機器 | |
| JP2002014656A (ja) | 多階調デジタル映像データを表示するための駆動回路及びその方法 | |
| JP2006171761A (ja) | 表示装置及びその駆動方法 | |
| JP2002311915A (ja) | 階調電圧生成方法、階調電圧生成回路及び液晶表示装置 | |
| JP4611942B2 (ja) | データ伝送装置及び伝送方法と、これを用いた画像表示装置の駆動装置及び駆動方法 | |
| JP2006243232A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2006227271A (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2001201732A (ja) | 液晶表示装置 | |
| JP5098619B2 (ja) | 表示駆動装置及びそれを備えた表示装置 | |
| JP2019028291A (ja) | 表示ドライバー、表示コントローラー、電気光学装置及び電子機器 | |
| JP5633609B2 (ja) | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 | |
| TWI709951B (zh) | 用於源極驅動裝置之驅動方法及其顯示系統 | |
| JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| KR101323469B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100823 |