KR100516048B1 - 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치 - Google Patents

크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치 Download PDF

Info

Publication number
KR100516048B1
KR100516048B1 KR1019970033474A KR19970033474A KR100516048B1 KR 100516048 B1 KR100516048 B1 KR 100516048B1 KR 1019970033474 A KR1019970033474 A KR 1019970033474A KR 19970033474 A KR19970033474 A KR 19970033474A KR 100516048 B1 KR100516048 B1 KR 100516048B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
common electrode
gradation
level
Prior art date
Application number
KR1019970033474A
Other languages
English (en)
Other versions
KR19990010637A (ko
Inventor
문회식
김일경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970033474A priority Critical patent/KR100516048B1/ko
Publication of KR19990010637A publication Critical patent/KR19990010637A/ko
Application granted granted Critical
Publication of KR100516048B1 publication Critical patent/KR100516048B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 박막 트랜지스터 액정 표시 장치(TFT LCD : thin film transistor liquid crystal display)에 관한 것으로서, 패널의 부하에 의해 왜곡된 공통전극 전압의 왜곡 정도에 비례하는 기준전압을 생성하고, 상기 기준전압과 직류 전원을 이용하여 계조전압을 생성함으로써 공통전극 전압의 왜곡으로 인한 크로스토크의 발생을 제거할 수 있다.

Description

크로스토크를 감소시키기 위한 계조전압 발생회로 및 이를 이용한 액정 표시 장치
이 발명은 박막 트랜지스터 액정 표시 장치(TFT LCD : thin film transistor liquid crystal display)에 관한 것이다.
매트릭스 형태로 배열된 다수의 액정 셀을 가지고 있으며, 각 액정 셀의 신호 기록은 능동 스위칭 소자인 박막 트랜지스터에 의해 이루어지도록 구성된 박막 트랜지스터 액정 표시 장치는 콘트라스트(contrast) 비가 크고, 계조표시나 동화면 표시에 적합하며, 풀칼러(full color)화가 용이한 잇점 때문에 특히 각광받고 있다.
그런데, 이러한 박막 트랜지스터 액정 표시 장치의 비정상적인 표시 특성 중에는 크로스토크 현상이 있다. 크로스토크 현상이란 화이트 또는 블랙 표시가 화면의 일부 영역에서 집중적으로 이루어질 때, 그 상하 또는 좌우 방향에 위치하는 일부 셀의 계조가 인접하는 화이트 또는 블랙 표시에 의하여 영향받아서 본래의 계조 레벨과 다른 레벨이 표시되는 것을 말한다.
이때, 상하 방향에 위치하는 셀에서 발생하는 것을 수직형 크로스토크(vertical crosstalk)라고 하고, 좌우 방향에 위치하는 셀에서 발생하는 것을 수평형 크로스토크(Horizontal crosstalk)라고 한다.
수직형 크로스토크는, 박막 트랜지스터가 전기적으로 충분히 턴오프(turn-off)되지 않을 경우에, 박막 트랜지스터의 소스 단자에 연결된 데이타 라인을 통해 인가되는 원하지 않는 계조전압이 상기 트랜지스터를 경유하여 액정에 전달됨으로써 발생한다. 따라서, 수직형 크로스토크는 박막 트랜지스터를 충분히 턴오프시키기 위하여 더욱 낮은 게이트-오프 전압을 인가하거나, 오프 전류를 최소화하는 박막 트랜지스터의 구조 및 공정적인 노력에 의해 해결될 수 있다.
수평형 크로스토크는 액정 셀들의 공통전극 전위의 변동에 의해 발생하는 것으로서, 수평 방향으로 인접하는 액정 셀에서 계조전압에 의한 충전이 이루어질 때, 공통 전극의 전위가 변동하여 그 영향으로 임의의 액정 셀에 정확한 계조레벨이 인가되지 않음으로써 발생한다.
아래에서, 수평형 크로스토크의 발생 메카니즘을 첨부된 도면을 참조하여 보다 상세하게 설명한다.
도1에 도시된 등가 회로는 각 액정 셀에 연결되는 박막 트랜지스터를 생략한 구성이며, 저항(Rcom)은 패널의 저항이고, Clc1, Clc2, … 등등은 액정 셀의 커패시턴스(capacitance)이다.
상기 도1을 참조하면, 일반적인 박막 트랜지스터 액정 표시 장치에서는 공통 전극 전압(Vcom)과 박막 트랜지스터를 통해 인가되는 계조전압간의 차이가 액정 셀에 인가되며, 액정 셀에 인가되는 전압의 크기에 따라 투과율이 결정됨으로써 셀의 밝기가 결정된다.
일반적으로, 노멀리 화이트 모드(normally white mode)인 액정 표시 장치의 광투과 특성은 도8a와 같이 표현된다. 즉, 액정 셀의 양단에 인가되는 전압이 클수록 투과율이 떨어져서 블랙 계조를 표시하며, 인가 전압이 작을수록 투과율이 증가하여 화이트 계조를 표시한다. 즉, 화이트 표시시에는 액정 셀의 양단 전위차가 최소이고 블랙 표시시에 최대가 되므로, 각 액정 셀에 충전되는 전하량은 화이트시에 최소, 블랙시에 최대가 된다. 따라서, 공통전극에 흐르는 전류량도 화이트시에 최소, 블랙시에 최대가 된다. 물론, 노멀리 블랙 모드(normally black mode)인 액정 표시 장치는 위와 반대의 속성을 가진다.
이러한 이유로, 표시되는 계조에 따라 공통전극에 흐르는 전류량이 변하게 된다. 도2a는 액정 셀의 공통전극에 인가되는 전압의 파형이며, 도2b는 화이트 또는 블랙 표시시 공통전극에서 나타나는 왜곡된 전압의 파형이다.
상기 도2b를 참조하면, 화이트시에는 공통전극 전압의 파형에 왜곡이 거의 없으나, 블랙시에는 공통전극 전압 파형에 왜곡이 발생한다. 이것은 패널의 자체 저항이 존재하고, 블랙시에는 공통전극에 흐르는 전류량이 화이트시보다 더 크므로 패널 저항에 의한 전압 강하 성분이 영향을 미치기 때문이다.
도2c 및 도2d에는 인접하는 다수의 셀에 화이트 및 블랙이 각각 표시될 때, 임의의 한 액정 셀에 동일한 계조전압이 인가되는 것을 도시하고 있다. 상기 도2c 및 도2d에 도시된 바와 같이, 일반적인 계조전압은 직류 레벨이다.
이에 따라, 인접하는 소정 영역의 액정 셀에 화이트 또는 블랙이 표시되고 일부 셀에 다른 계조가 표시될 경우, 공통전극 전압의 왜곡으로 인하여 상기 일부 셀에 원하는 크기의 전압이 인가되지 않는다. 즉, 동일한 계조전압이 인가되더라도 액정 셀에 실질적으로 작용하는 전압은 서로 다르게 되어 의도하는 것과 다른 계조가 표시된다.
도2c에 표시된 면적 A는 인접 셀들이 화이트 계조를 표시할 경우 공통전극 전압과 계조전압간의 차이, 즉, 액정 양단 전압을 나타내고 있으며, 도2d에 도시된 면적 B는 인접하는 다수의 셀들이 블랙을 표시할 경우 액정 양단 전압을 나타내고 있다. 상기 도2c 및 도2d를 비교하면, 인접하는 다수의 셀이 블랙 계조를 표시할 때, 공통전극 전압의 왜곡이 더 심하며, 이로 인해 해당 셀에 동일한 계조 표시를 하더라도, 공통전극 전압의 왜곡정도의 차이로 인하여 두 면적 A, B간에 차이가 생김을 알 수 있다.
한편, 이러한 두 면적의 차이, 즉, 다수의 셀에 표시되는 계조에 의한 공통전극 전압의 왜곡을 줄이기 위하여, 패널 저항(Rcom)의 저항값을 감소시키기 위한 공정적인 노력이 이루어졌으나, 패널이 점차 대형화하고 다계조화하면서 패널 저항의 저항값을 감소시키는 것은 어느 정도 한계가 있다.
특히, 고품질의 액정 표시 장치에 대한 수요가 증가하여 크로스토크의 근본적인 제거에 대한 요구가 있다.
이 발명은 상기한 기술적 배경하에 도출된 것으로서, 공통전극 전압의 왜곡 정도에 비례하는 계조전압을 생성하고, 이에 의거하여 액정 패널을 구동함으로써 크로스토크의 발생 원인을 근본적으로 제거할 수 있는 계조전압 발생회로 및 이를 이용한 액정 표시 장치를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 이 발명에 따른 액정 표시 장치의 계조전압 발생회로는, 레벨 시프트부, 전압 분배회로 및 스위칭 회로를 포함한다.
상기 레벨 시프트부는 반전된 공통전극 전압과 왜곡된 공통전극 전압 사이에서 다수의 다이오드가 직렬 연결된 두 개의 다이오드열로 구성되며, 각 다이오드열의 다이오드 극성은 서로 반대이며, 상기 왜곡된 공통전극 전압의 레벨을 시프트시켜 기준전압을 생성한다. 상기 전압 분배회로는 상기 기준전압과 직류 전압의 차이를 전압 분배하여 다수의 계조레벨을 생성한다. 이때, 상기 기준전압은 블랙 계조레벨의 기준이 되고 상기 직류 전압은 화이트 계조레벨의 기준이 된다. 그리고, 상기 전압 분배 회로는 양극성의 계조레벨과 부극성의 계조레벨을 교대로 생성하며, 생성된 계조전압은 스위칭 회로에 출력된다. 상기 스위칭 회로는 양극성의 계조전압과 부극성의 계조전압을 1수평 라인 주기로 교대로 선택하며, 선택된 전압을 계조전압으로서 출력한다.
상기한 이 발명에 따르면, 블랙 계조레벨은 왜곡된 공통전극 전압을 시프트시킨 기준전압을 기준으로 하여 만들어지므로 상기 왜곡된 공통전극 전압과 왜곡 정도가 비례하며, 이로 인해 공통전극 전압의 왜곡으로 인한 크로스토크 현상은 제거될 수 있다.
상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세하게 설명한다.
도3에 도시된 바와 같이, 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치는, 다수의 게이트 라인과 이에 교차하는 다수의 데이타 라인에 의해 정의되는 영역에 매트릭스 형태로 배열된 다수의 화소를 가지는 액정 패널(1)과; 상기 다수의 게이트 라인을 통해 상기 액정 패널(1)과 연결되어 상기 액정 패널(1)의 화소를 1열씩 순차적으로 스캐닝(scanning)하는 게이트 구동부(3)와; 상기 다수의 데이타 라인을 통해 상기 액정 패널(1)과 연결되어 다수의 계조전압으로부터 액정 구동 전압을 생성하여 상기 패널(1)에 인가하는 소스 구동부(2)와; 공통전극 전압(Vcom) 및 이의 반전 신호(VcomB)를 생성하는 타이밍 회로(4)와; 상기 액정 패널(1) 상의 소정 위치에서 왜곡된 공통전극 전압 신호(DVcom)를 검출하는 왜곡신호 감지부(5)와; 상기 왜곡신호 감지부(5)의 출력신호(DVcom)와 상기 타이밍 회로(4)의 반전된 공통전극 전압(VcomB)을 입력받아 계조전압의 생성에 필요한 기준전압을 생성하는 레벨 시프트부(6)와; 상기 레벨 시프트부(6)로부터 기준전압을 입력받아 다수의 계조전압을 생성하여 상기 소스 구동부(2)에 제공하는 계조전압 발생부(7)로 이루어진다. 여기서, 상기 계조전압 발생부(7)는 블랙 계조를 나타내는 전압은 왜곡된 공통전극 전압에 의거하여 생성되도록 하고, 화이트 계조를 나타내는 전압은 직류 전압에 의거하여 생성되도록 한다.
도4에는 상기 액정 패널(1)의 등가 회로가 도시되어 있으며, 매트릭스 형태의 화소 중 1행에 대해서만 도시되어 있다.
상기 도4에 도시된 바와 같이, 각 액정 셀(Clc1, Clc2, …)의 일단에는 박막 트랜지스터(T1, T2, …)가 연결되어 있으며, 타단에는 공통전극 전압(Vcom)이 인가된다. 상기 공통전극 전압(Vcom)은 액정 패널(1) 상의 모든 액정 셀에 공통으로 인가되기 때문에 위와 같은 이름으로 불리우고 있다. 상기 공통전극 전압(Vcom)과 액정 셀 사이에는 패널 저항(Rcom)이 존재하며, 액정 패널(1) 상의 소정 위치에서는 왜곡된 공통전극 전압(DVcom)이 검출된다. 또한, 각 박막 트랜지스터의 게이트 단자에는 게이트 구동부(3)에서 출력되는 게이트 전압이 인가되며, 소스 단자에는 소스 구동부(2)에서 출력되는 액정 구동 전압이 인가된다.
도5는 이 발명의 실시예에 따른 액정 표시 장치에서 왜곡신호 감지부(5)가 구현되는 일례를 보여준다.
도5를 참조하면, 액정 패널(1)은 탭(83) 위에 장착되는 구동IC(integrated circuit)(82)와 와이어 본딩(wire bonding)으로 연결되며, 이 구동IC(82)는 인쇄회로기판(PCB : printed circuit board)과 연결된다. 상기 구동IC(82)는 도1의 소스 구동부(2)가 실제로 구현된 것으로서, 하나의 액정 패널(1)에는 보통 16개 정도 구비되어 있다.
상기한 하나의 구동IC(82)에는 2개의 더미 단자(dummy port)(84, 85)가 존재하며, 둘 중 하나의 더미 단자는 공통전극 전압(Vcom)을 액정 패널(1)에 인가하는 데 사용되고 있다. 이 발명에 따른 액정 표시 장치에서는 나머지 하나의 더미 단자가 왜곡된 공통전극 전압(DVcom)을 감지하는 데 사용된다.
언급한 바와 같이, 구동 IC(82)는 다수개 존재하며, 이 발명의 실시예에서는 게이트 구동 IC, 소스 구동 IC와 같은 다수의 구동 IC 중 임의로 선택된 하나의 더미 단자가 왜곡신호 감지부(5)로서 사용된다. 보다 바람직하게, 소스 구동 IC로부터 가장 멀리 떨어진 게이트 구동 IC의 더미 단자가 왜곡신호 감지부(5)로서 사용되는 것이 좋다.
도6은 상기 도5의 A-A'의 단면이며, 11은 상부기판, 12는 블랙 매트릭스, 13은 상부 투명 공통전극, 14는 은(Ag) 도전막, 15는 봉지재(seal), 16은 다수의 박막 트랜지스터, 다수의 화소 전극 및 다수의 도전 라인(17)을 구비한 하부 투명 기판이다.
상기 도5의 더미 단자(84)를 통해 공통전극 전압(Vcom)이 인가된다고 가정하면, 구동 IC(82)의 더미 단자(84)에서 제공되는 공통전극 전압(Vcom)은 은도전막(14)을 거쳐 상부 투명 공통전극(13)에 인가된다.
또한, 왜곡된 공통전극 전압(DVcom)은 도전 라인(17) 및 더미 단자(85)를 경유하여 구동IC(82)를 통과하며, 이 전압(DVcom)은 인쇄회로기판(81) 상에 실장되는 레벨 시프트부(6)에 입력된다.
다음으로, 도7을 참조하여 레벨 시프트부(6) 및 계조전압 발생부(7)의 구성을 보다 상세하게 설명한다.
도7을 참조하면, 반전된 공통전극 전압(VcomB)과 왜곡된 공통전극 전압(DVcom) 사이에는 저항(R61), 5개의 직렬 연결된 다이오드(D1∼D5) 및 저항(R62)이 차례로 연결되고, 상기 직렬 다이오드(D1∼D5)에 병렬로 극성이 반대 방향인 5개의 다이오드(D6∼D10)가 연결된다.
상기 두 다이오드(D1, D2) 간의 접점(N1) 및 두 다이오드(D9, D10)간의 접점(N2)의 전위는 각각 양극성(+)의 계조전압과 부극성(-)의 계조전압을 생성할 때, 블랙 계조 레벨의 기준전위로서 작용한다. 이 발명의 실시예에 따른 액정 표시 장치에서는 액정이 노멀리 화이트 모드이고, 극성 반전 방식은 라인 반전 방식인 것으로 가정하였다. 라인 반전 방식에 의하면, 공통 전극 전압은 통상, 0V와 5V 사이를 매 수평 라인 주기마다 스윙하며, 이에 따라, 계조전압도 상기 공통 전극 전압에 대하여 반대의 극성을 가져야 한다. 상기 설명된 계조전압의 '양극성', '부극성'은 계조전압이 공통 전극 전압에 대하여 양극성, 부극성이란 의미이다.
상기 접점(N1)의 전위와 접지 전위(GND) 사이에는 5개의 저항(R71∼R75)이 직렬 연결되며, 각 저항(R71∼R75)의 접점에서 4개의 양극성 계조전압(G1+∼G4+)이 얻어진다. 상기 접점(N2)의 전위와 전원전압(VCC) 사이에는 5개의 저항(R76∼R80)이 직렬 연결되며, 각 저항(R76∼R80)의 접점에서 4개의 부극성 계조전압(G1-∼G4-)이 얻어진다. 상기 두 직렬 저항(R71∼R75, R76∼R80)은 저항 분배 회로(71)를 구성한다.
상기 양극성의 계조전압(G1+∼G4+)과 음극성의 계조전압(G1-∼G4-)은 스위칭 회로(72)에 제공되며, 상기 스위칭 회로(72)는 1수평 라인 주기로 상기 양극성의 계조전압과 음극성의 계조전압을 교대로 선택하여 계조전압(VG)으로서 상기 소스 구동부(2)에 출력한다.
이 발명의 실시예에서는 계조전압이 4개의 레벨을 가지는 것으로 가정하였으나, 이 발명의 기술적 범위는 여기에 한정되지 않고 저항열을 부가함으로써 계조레벨의 확장이 가능하다.
다음으로, 상기와 같은 구성 및 도8a 내지 도8b의 파형을 기초로 하여 이 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 동작을 설명한다.
전원이 인가되면 회로의 동작이 시작된다. 회로의 동작이 시작되면, 게이트 구동부(3)는 상기 액정 패널(1)의 화소를 1열씩 순차적으로 스캐닝하며, 소스 구동부(2)는 매 스캐닝마다 액정 구동 신호를 상기 패널(1)에 인가한다. 상기 타이밍 회로(4)는 액정 패널(1)의 공통전극에 인가하기 위한 공통전극 전압(Vcom) 및 이의 반전신호를 생성하며, 상기 공통전극 전압(Vcom)은 도8b에 도시된 바와 같이 1수평 라인 주기로 반전한다.
액정 패널(1)에서는 소스 구동부(2)의 액정 구동 신호가 게이트 구동부(3)에 의해 스캐닝된 각 액정 셀에 인가되며, 각 액정 셀에서는 상기 인가되는 신호와 공통전극 전압 사이의 전압에 의해 결정되는 투과율에 따라 소정의 표시 동작이 수행된다.
상기 도4에 도시된 액정 패널(1)의 등가회로를 참조하면, 공통전극 전압(Vcom) 중 패널 저항(Rcom)에 의한 전압 강하분을 제외한 전압이 각 액정 셀의 일단에 인가되고, 각 박막 트랜지스터의 드레인 전압이 대응하는 액정 셀의 타단에 인가된다. 이때, 각 박막 트랜지스터의 드레인 전압은 게이트 단자가 턴온될 경우에 소스 단자에 인가되는 전압이다. 각 박막 트랜지스터의 소스 단자에 인가되는 전압은 소스 구동부(2)에서 출력되는 신호로서, 계조표시를 위한 계조전압이다.
한편, 왜곡신호 감지부(5)는 왜곡된 공통전극 전압(DVcom)을 검출하기 위한 것으로서, 위에서 설명한 바와 같이 전극 패드로 구현된다. 상기 왜곡된 공통전극 전압을 검출하기 위하여, 전극 패드는 공통전극 전압(Vcom)이 인가되는 한 전극과 또다른 전극 사이 또는 공통전극 전압(Vcom)이 인가되는 전극과 가장 멀리 떨어져 있는 위치에 설치된다.
상기 왜곡신호 감지부(5)에서 검출된 왜곡된 공통전극 전압(DVcom)은 레벨 시프트부(6)에 입력되며, 이때 타이밍 회로(4)에서 제공되는 반전된 공통전극 전압(VcomB)도 함께 입력된다.
레벨 시프트부(6)와 계조전압 발생부(7)의 동작은 도7의 회로를 참조하여 보다 상세하게 설명된다.
도7을 참조하면, 한 쌍의 5개의 직렬 다이오드(D1∼D5, D6∼D10) 각각은 서로 극성이 반대 방향으로 연결되어 있으며, 이것은 왜곡된 공통전극 전압(DVcom)과 반전된 공통전극 전압(VcomB)이 라인 반전에 의하여 1수평 라인 주기로 반전하기 때문에 항상 기준전위를 얻기 위한 것이다.
예를 들어, 반전된 공통전극 전압(VcomB)이 왜곡된 공통전극 전압(DVcom)보다 더 클 경우에는, 5개의 직렬 다이오드(D1∼D5)가 턴온되며, 그 반대로 왜곡된 공통전극 전압(DVcom)이 반전된 공통전극 전압(VcomB)보다 더 클 경우에는 5개의 직렬 다이오드(D6∼D10)가 턴온된다.
도8b에는 반전된 공통전극 전압(VcomB)과 왜곡된 공통전극 전압(DVcom)의 파형이 도시되어 있다. 상기 왜곡된 공통전극 전압(DVcom)의 파형으로부터 왜곡에 의한 신호의 지연이 있음을 알 수 있다.
상기 반전된 공통전극 전압(VcomB)의 하이레벨 구간에서는 다이오드(D1∼D5)가 모두 턴온되며, 각 다이오드는 자신의 스레숄드 전압(threshold voltage)의 크기에 해당하는 일정 전위차를 양단에 유지한다. 따라서, 각 다이오드의 접점의 전압은 두 전압(VcomB, DVcom) 사이에서 일정 간격으로 분배한 크기를 가진다. 이때, 상기 각 접점의 전압은 왜곡된 공통전극 전압(DVcom)에 의해 영향을 받기 때문에 이 전압(DVcom)의 파형과 유사하다. 반전된 공통전극 전압(VcomB)의 로우레벨 구간에서는 다이오드(D6∼D10)가 모두 턴온되며, 각 다이오드는 위에서 설명된 바와 같이, 자신의 스레숄드 전압의 크기에 해당하는 일정 전위차를 양단에 유지한다.
도8b에는 접점(N1)의 전압(VN1)과 접점(N2)의 전압(VN2)의 파형이 도시되어 있으며, 두 전압(VN1, VN2)의 파형은 서로 위상이 반대임을 알 수 있다. 보다 상세하게, 반전된 공통전극 전압(VcomB)의 하이레벨 구간에서는 전압(VN1)의 파형이 왜곡된 공통전극 전압(DVcom)의 파형과 유사하며, 접점의 전압(VN2)은 로우레벨이다. 반전된 공통전극 전압(VcomB)의 로우레벨 구간에서는 전압(VN2)의 파형이 왜곡된 공통전극 전압(DVcom)의 파형과 유사하며, 접점의 전압(VN1)은 로우레벨이다.
상기 접점의 전압(VN1, VN2)은 계조전압 발생부(7)에 제공되어, 도8a에 도시된 광투과 특성을 가지는 노멀리 화이트 모드의 액정인 경우, 블랙 계조레벨측의 기준전위로서 작용한다. 즉, 도8b에서 공통전극 전압(Vcom)이 로우레벨일 때, 다이오드(D1∼D5)가 턴온되어 접점의 전압(VN1)이 계조전압 발생부(7)에 제공되고, 상기 접점의 전압(VN1)과 접지 전압(GND)의 사이에 연결된 저항(R71∼R75)의 전압 분배 동작에 의해 양극성의 계조전압(G1+∼G4+)이 생성된다. 공통전극 전압(Vcom)이 하이레벨일 때, 다이오드(D6∼D10)가 턴온되어 접점의 전압(VN2)이 계조전압 발생부(7)에 제공되고, 상기 접점의 전압(VN2)과 전원 전압(VCC) 사이에 연결된 저항(R76∼R80)의 전압 분배 동작에 의해 부극성의 계조전압(G1-∼G4-)이 생성된다.
상기 양극성의 계조전압과 부극성의 계조전압은 스위칭 회로(72)에 의해 1수평 라인 주기로 교대로 선택되어 계조전압(VG)으로서 출력된다.
도8b를 참조하면, 공통전극 전압(Vcom)의 하이레벨 구간에서는 계조전압(VG)이 부극성의 레벨(G1-∼G4-)을 가지며, 공통전극 전압(Vcom)의 로우레벨 구간에서는 계조전압이 양극성의 레벨(G1+∼G4+)을 가진다. 그리고, 상기 전압 분배 회로(71)는 왜곡 성분을 포함하는 접점의 전압(VN1, VN2)과 직류 레벨의 전원(VCC, GND)을 하나씩 이용하여 전압을 분배한다. 이에 따라, 블랙 계조레벨은 왜곡된 공통전압(DVcom)과 왜곡 정도가 비례하므로, 공통전극 왜곡으로 인한 크로스토크 현상은 제거될 수 있다. 본 발명의 실시예에서는 화이트 계조레벨은 직류 레벨이 되도록 설계되었다.
이상 설명된 바와 같이, 이 발명에 따른 액정 표시 장치는 패널의 부하에 의해 왜곡된 공통전극 전압의 왜곡 정도에 비례하는 기준전압을 생성하고, 상기 기준전압과 직류 전원을 이용하여 계조전압을 생성함으로써 공통전극 전압의 왜곡으로 인한 크로스토크의 발생을 제거할 수 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도1은 일반적인 액정 패널의 일부를 도시한 등가 회로.
도2a 및 도2b는 상기 도1의 회로에 적용되는 공통전극 인가전압 및 왜곡된 전압을 도시한 파형.
도2c 및 도2d는 상기 도1의 회로에서 인접 화소가 화이트 및 블랙 표시시 임의의 한 화소에 인가되는 전압을 도시한 파형.
도3은 이 발명의 실시예에 따른 액정 표시 장치의 구성도.
도4는 상기 도3에 도시된 액정 패널의 일부를 상세하게 도시한 등가 회로.
도5는 상기 도3에 도시된 왜곡신호 감지부를 액정 패널 상에 구현하는 예를 개략적으로 도시한 평면도.
도6은 상기 도5의 A-A'의 단면도.
도7은 상기 도3에 도시된 레벨 시프트부 및 계조전압 발생부를 상세하게 도시한 회로.
도8a는 이 발명의 실시예에 적용되는 액정 물질의 투과율 특성을 도시한 그래프.
도8b는 상기 도7의 회로에 적용되는 주요 신호의 파형.

Claims (5)

  1. 액정 패널 상의 소정 위치 전압을 왜곡된 공통전극 전압으로서 검출하는 왜곡신호 감지부;
    상기 왜곡신호 감지부에서 검출되는 왜곡된 공통전극 전압의 레벨을 시프트시켜 기준전압을 생성하는 레벨 시프트부;
    상기 기준전압은 블랙 계조레벨의 기준이 되고 직류 전압은 화이트 계조레벨의 기준이 되도록 하여 두 전압의 차이를 분배하여 다수의 계조전압을 생성하며, 상기 계조레벨은 양극성의 계조전압과 부극성의 계조전압으로 구성되는 전압 분배 회로; 및
    상기 전압 분배 회로에서 생성된 양극성의 계조전압과 부극성의 계조전압을 1수평 라인 주기로 교대로 선택하여 출력하는 스위칭 회로를 포함하는, 액정 표시 장치의 계조전압 발생회로.
  2. 제1항에 있어서,
    상기한 레벨 시프트부는,
    반전된 공통전극 전압과 상기 왜곡된 공통전극 전압 사이에서 다수의 다이오드가 직렬 연결된 두 개의 다이오드열로 구성되며, 각 다이오드열의 다이오드 극성은 서로 반대이며, 상기 각 다이오드열의 한 접점의 전압을 기준전압으로서 출력하는, 액정 표시 장치의 계조전압 발생회로.
  3. 제2항에 있어서,
    상기한 전압 분배 회로는 다수의 저항이 서로 직렬 연결된 두 개의 저항열로 이루어지며,
    한 저항열의 양단에는 상기 레벨 시프트부로부터의 기준전압 중 하나와 직류 전원전압이 인가되고, 다른 저항열의 양단에는 상기 레벨 시프트부로부터의 기준전압 중 다른 하나와 접지전압이 인가되며, 각 저항열의 접점의 전압이 양극성의 계조전압과 부극성의 계조전압으로서 출력되는, 액정 표시 장치의 계조전압 발생회로.
  4. 제1항 또는 제3항에 있어서,
    상기한 왜곡신호 감지부는 구동 IC에 연결된 더미 단자를 이용하는 액정 표시 장치의 계조전압 발생회로.
  5. 다수의 게이트 라인과 이에 교차하는 다수의 데이타 라인에 의해 정의되는 영역에 매트릭스 형태로 배열된 다수의 화소를 가지는 액정 패널;
    상기 다수의 게이트 라인을 통해 상기 액정 패널에 연결되며, 상기 액정 패널의 화소를 1열씩 순차적으로 스캐닝하는 게이트 구동부;
    다수의 계조전압으로부터 액정 구동 신호를 생성하며, 생성된 액정 구동 신호를 상기 액정 패널의 매 스캐닝마다 다수의 데이타 라인을 통해 인가하는 소스 구동부;
    상기 액정 패널 상의 소정 위치 전압을 왜곡된 공통전극 전압으로서 검출하는 왜곡신호 감지부;
    상기 왜곡신호 감지부에서 검출되는 왜곡된 공통전극 전압의 레벨을 시프트시켜 기준전압을 생성하는 레벨 시프트부;
    상기 기준전압은 블랙 계조레벨의 기준이 되고 상기 직류 전압은 화이트 계조레벨의 기준이 되도록 하여 두 전압의 차이를 분배하여 다수의 계조전압을 생성하며, 상기 계조레벨은 양극성의 계조전압과 부극성의 계조전압으로 구성되는 전압 분배 회로; 및
    상기 전압 분배 회로에서 생성된 양극성의 계조전압과 부극성의 계조전압을 1수평 라인 주기로 교대로 선택하여 출력하는 스위칭 회로를 포함하는, 액정 표시 장치.
KR1019970033474A 1997-07-18 1997-07-18 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치 KR100516048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033474A KR100516048B1 (ko) 1997-07-18 1997-07-18 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033474A KR100516048B1 (ko) 1997-07-18 1997-07-18 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치

Publications (2)

Publication Number Publication Date
KR19990010637A KR19990010637A (ko) 1999-02-18
KR100516048B1 true KR100516048B1 (ko) 2005-12-09

Family

ID=37306512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033474A KR100516048B1 (ko) 1997-07-18 1997-07-18 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치

Country Status (1)

Country Link
KR (1) KR100516048B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619603B2 (en) 2001-09-25 2009-11-17 Samsung Electronics Co., Ltd. Liquid crystal display apparatus and method for driving the same
KR101469475B1 (ko) * 2008-05-30 2014-12-05 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9711100B2 (en) 2014-08-06 2017-07-18 Samsung Display Co., Ltd. Common voltage distortion detecting circuit, liquid crystal display device and method of driving the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311915A (ja) * 2001-04-16 2002-10-25 Nec Corp 階調電圧生成方法、階調電圧生成回路及び液晶表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008657A (en) * 1989-01-31 1991-04-16 Varo, Inc. Self adjusting matrix display
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
EP0606763A1 (en) * 1992-12-28 1994-07-20 Sharp Kabushiki Kaisha A common electrode driving circuit for use in a display apparatus
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
KR0163938B1 (ko) * 1996-01-13 1999-03-20 김광호 박막 트랜지스터형 액정표시장치의 구동회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008657A (en) * 1989-01-31 1991-04-16 Varo, Inc. Self adjusting matrix display
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
EP0606763A1 (en) * 1992-12-28 1994-07-20 Sharp Kabushiki Kaisha A common electrode driving circuit for use in a display apparatus
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
KR0163938B1 (ko) * 1996-01-13 1999-03-20 김광호 박막 트랜지스터형 액정표시장치의 구동회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619603B2 (en) 2001-09-25 2009-11-17 Samsung Electronics Co., Ltd. Liquid crystal display apparatus and method for driving the same
KR101469475B1 (ko) * 2008-05-30 2014-12-05 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9711100B2 (en) 2014-08-06 2017-07-18 Samsung Display Co., Ltd. Common voltage distortion detecting circuit, liquid crystal display device and method of driving the same

Also Published As

Publication number Publication date
KR19990010637A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR0163938B1 (ko) 박막 트랜지스터형 액정표시장치의 구동회로
KR100378556B1 (ko) 액정 표시 장치
US8194201B2 (en) Display panel and liquid crystal display including the same
TWI396159B (zh) 光電裝置及驅動電路
US6246385B1 (en) Liquid crystal display device and its driving method
KR0154832B1 (ko) 액정 표시 장치
US20070018923A1 (en) Driving circuit, display device, and driving method for the display device
KR20080019891A (ko) 표시패널
US8013850B2 (en) Electrooptic device, driving circuit, and electronic device
KR20010110418A (ko) 표시 장치의 구동 방법, 그 구동 회로, 표시 장치 및전자기기
CN1442839A (zh) 驱动液晶显示器的方法和使用该驱动方法的液晶显示器
KR100384214B1 (ko) 평면표시장치, 표시제어장치 및 표시제어방법
KR101136348B1 (ko) 어레이 기판 및 이를 갖는 표시장치
JP2004094014A (ja) 表示装置
KR20100024140A (ko) 액정 표시 장치
KR100516048B1 (ko) 크로스토크를감소시키기위한계조전압발생회로및이를이용한액정표시장치
CN1159599A (zh) 液晶显示驱动方法
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
KR100825094B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101873055B1 (ko) 감마생성부 및 이를 포함하는 액정표시장치
JPS63175890A (ja) アクテイブマトリクス型液晶パネルの駆動方法
JPH1010497A (ja) マトリクス型表示装置の駆動回路
JPH07140439A (ja) 表示装置
KR100412120B1 (ko) 액정표시장치의 구동회로 및 그 구동방법
KR100390268B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee