JP2004094014A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004094014A JP2004094014A JP2002256573A JP2002256573A JP2004094014A JP 2004094014 A JP2004094014 A JP 2004094014A JP 2002256573 A JP2002256573 A JP 2002256573A JP 2002256573 A JP2002256573 A JP 2002256573A JP 2004094014 A JP2004094014 A JP 2004094014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- signal lines
- video signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Abstract
【課題】輝度むらを防止する。
【解決手段】基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給する。
【選択図】 図1
【解決手段】基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は表示装置に係り、たとえば液晶表示装置あるいは有機EL(Electro Luminescence)表示装置等の画像表示装置に関する。
【0002】
【従来の技術】
このような表示装置として、いわゆるアクティブマトリクス型と称されるものが知られている。
【0003】
すなわち、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、これら画素領域に、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素が構成されている。
【0004】
前記電極は、それと対になる他の電極との間に電界を発生させたり電流を流したり構成することによって、それらの間にある物質において光透過させたり自ら発光させたりしている。
【0005】
前者の場合はたとえば液晶表示装置に該当し、後者の場合はたとえば有機EL表示装置に該当する。
【0006】
【発明が解決しようとする課題】
このような表示装置は、近年、その表示面の大型化が要望されてきているが、それにともない、ゲート信号線あるいはドレイン信号線の長さを大きくしなければならず、それによる不都合によって表示装置の大型化にも制限が付されるのが実情である。
【0007】
すなわち、ゲート信号線あるいはドレイン信号線を長くした場合、それによって生じる抵抗および寄生容量によって、それぞれ供給される走査信号あるいは映像信号の波形に歪みが発生し、この信号波形の歪みが原因して表示面に輝度の高い領域と低い領域が発生し、いわゆる輝度むらとなって目視できるからである。
【0008】
本発明は、このような事情に基づいてなされたもので、その目的は輝度むらの発生を抑制できる表示装置を提供することにある。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0010】
手段1.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給することを特徴とするものである。手段1として記述される表示装置の一例は、前記駆動能力を調整する手段を備えるものである。
【0011】
手段2.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給し、該映像信号は階調生成用電圧を基に階調が付与されて生成される映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に供給する映像信号の生成に対し、それより該映像信号駆動回路側に位置する画素に供給する映像信号の生成の場合より、前記階調生成用電圧を大きくする手段を備えることを特徴とするものである。手段2として記述される表示装置の一例は、前記階調生成用電圧を調整する手段を備えるものである。
【0012】
手段3.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給する映像信号駆動回路と、前記各ゲート信号線の少なくとも一端側から前記走査信号を供給する走査信号駆動回路を有し、
該走査信号駆動回路は、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧より大きくする手段を備えることを特徴とする表示装置。
【0013】
手段4.
本発明による表示装置は、たとえば、手段3の構成を前提とし、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧の大きさを調整する手段が備えられていることを特徴とするものである。
【0014】
手段5.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路の前記各ドレイン信号線への前記信号の供給は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも遅延量を小さくして行なう手段を備えていることを特徴とするものである。
【0015】
手段6.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路に、フレーム開始情報と1ラインの表示データ毎に送出されるラッチパルスとが入力され、フレーム開始情報の入力によって前記ラッチパルスをカウントした走査ライン位置情報を出力させる走査ライン位置計測手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0016】
手段7.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路から表示データが伝送され、該表示データはライン毎のデータの間に帰線期間が含まれるとともに、この帰線期間内に走査ライン位置情報が前記表示制御回路から伝送され、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0017】
手段8.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路からパルスが伝送され、前記表示制御回路には走査ライン位置情報に応じて前記パルスの幅を変換させる手段と、前記映像信号駆動回路には前記パルスの幅から前記走査ライン位置情報を読み取る手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0018】
手段9.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
該走査信号回路は、各ゲート信号線を前記映像信号駆動回路から遠ざかる方向へ順次選択する信号の入力によって、前記映像信号駆動回路から遠ざかる方向から順次電圧降下された信号を出力させるデコーダを備えることを特徴とするものである。
【0019】
手段10.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号線回路に入力させる階調生成用電圧を前記走査信号駆動回路に対し遠い側から近い側にかけて順次電圧降下させる手段を備えることを特徴とするものである。
【0020】
手段11.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号駆動回路は、走査信号駆動回路から順次遠ざかる各ドレイン信号線に映像信号を順次遅延させて供給する遅延手段を備えることを特徴とするものである。
【0021】
手段12.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
表示データが入力される演算手段と、この演算手段からの出力に基づいて前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
前記演算手段は、面内輝度傾斜に関する情報が入力され、この情報によって、輝度傾斜が発生する領域、およびその領域のうち最低あるいはそれに近い輝度レベルを検出し、該輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させた補正データを前記映像信号駆動回路に出力させることを特徴とするものである。
【0022】
手段13.
本発明による表示装置は、たとえば、手段12の構成を前提とし、前記補正データを、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調までの輝度範囲内において、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調以上の階調に振り分け、この振り分けられたデータを前記映像信号駆動回路に出力させることを特徴とするものである。
【0023】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【0024】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【0025】
実施例1.
《全体の構成》
まず、図1は本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【0026】
図1において、液晶を介して互いに対向配置される一対の透明基板SUB1、SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SUB2の固定を兼ねるシール材SLによって封入されている。
【0027】
シール材SLによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しx方向に並設されたドレイン信号線DLとが形成されている。
【0028】
各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。
【0029】
また、x方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線CLが形成されている。この対向電圧信号線CLは各画素領域の後述する対向電極CTに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【0030】
各画素領域には、その片側のゲート信号線GLからの走査信号によって作動される薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PXが形成されている。
【0031】
この画素電極PXは、前記対向電圧信号線CLと接続された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【0032】
前記ゲート信号線GLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は走査信号駆動回路Vの出力端子が接続される端子GLTを構成するようになっている。そして、この走査信号駆動回路Vには表示制御回路TCONから走査制御信号が入力されるようになっている。
【0033】
走査信号駆動回路Vは複数個の半導体装置(以下ゲートドライバGDと称す)からなり、互いに隣接する複数のゲート信号線GLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ゲート信号線GLの並設方向(y方向)に並設されて搭載されている。
【0034】
同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子DLTを構成するようになっている。そして、この映像信号駆動回路Heには表示制御回路TCONから映像制御信号、および階調表示用リファレンス電圧生成手段SRVから階調に応じた電圧が供給されるようになっている。
【0035】
この映像信号駆動回路Heも複数個の半導体装置(以下ソースドライバSDと称す)からなり、互いに隣接する複数のドレイン信号線DLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ドレイン信号線DLの並設方向(y方向)に並設されて搭載されている。
【0036】
また、前記対向電圧信号線CLはたとえば図中右側の端部で共通に接続され、その接続線はシール材SLを超えて延在され、その延在端において端子CLTを構成している。この端子からは映像信号に対して基準となる電圧が供給されるようになっている。
【0037】
前記各ゲート信号線GLは、走査信号駆動回路Vからの走査信号によって、その一つが順次選択されるようになっている。
【0038】
また、前記各ドレイン信号線DLのそれぞれには、映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングに合わせて映像信号が供給されるようになっている。
【0039】
なお、上述した実施例では、走査信号駆動回路Vおよび映像信号駆動回路Heは透明基板SUB1に搭載された半導体装置を示したものであるが、たとえば透明基板SUB1とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタTFTの半導体層が多結晶シリコン(p−Si)から構成される場合、透明基板SUB1面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【0040】
また、上述した実施例では、透明基板SUB1からなる同一の基板に画素電極PXおよび対向電極CTを有するものであるが、たとえば対向電極CTが他方の透明基板SUB2側に設けるようにしてもよい。この場合、画素電極PXおよび対向電極CTをともにITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)等の材料からなる透光性の導電層として形成し、画素電極PXを画素領域の大部分を占めて形成させ、対向電極CTを各画素領域に共通に形成したものが知られている。
【0041】
《ソースドライバ》
図2は、前記ソースドライバSDの一実施例を示したブロック図である。まず、液晶表示装置の外部から入力される表示データがデータラッチDR(1)に入力されるようになっている。このデータラッチDR(1)に入力される該表示データは、たとえば液晶表示装置の一つのゲート信号線GLに沿って配列される画素群に供給されるデータ、すなわち一ライン分のデータとなっている。
【0042】
ラッチアドレスセレクタRASは、該表示データを集合体とする個々のデータが前記データラッチDR(1)のどのアドレスにラッチされるかを決定するようになっている。
【0043】
データラッチDR(1)に格納された前記表示データは、データラッチDR(2)にパラレルに移行され、これにより、データラッチDR(1)には次の一ライン分の表示データが格納されるようになる。
【0044】
データラッチDR(2)に格納された表示データはデコーダDDに移行され、このデコーダDDによって、該表示データを集合体とする個々のデータの内容に基づいてそれぞれ階調電圧からなる映像信号に変換されるようになる。なお、データラッチDD(2)に格納された表示データをデコーダに移行するのはラッチパルスによってなされるとともに、前記映像信号の階調電圧は該デコーダDDに供給されるリファレンス電圧(階調生成用電圧)を分圧することによって生成されるようになっている。
【0045】
さらに、階調電圧に変換された各映像信号はアンプAMPによって増幅された後に各ドレイン信号線DLに供給されるようになっている。
【0046】
そして、この実施例の場合、走査ライン位置情報がアンプに入力されるようになっている。ここで、走査ライン位置情報とは、走査信号(オン電圧)が供給されているゲート信号線GLを特定する情報であって、各ゲート信号GLをソースドライバSD側から順に数えた番号に相当する情報となっている。
【0047】
《アンプ》
図3は、前記ソースドライバSDのうちアンプAMPに相当する部分の一実施を示した回路図である。すなわち、前段のデコーダDDから一つのドレイン信号線DLに信号を供給する間に介在される回路を示している。
【0048】
図3において、たとえば4個のアンプ回路A1、A2、A3、A4をそれぞれ備え、これら各アンプ回路A1、A2、A3、A4はそれらの駆動力が異なっており、各アンプ回路A1からA4かけて駆動力が順次大きくなっている。
【0049】
前記デコーダDDからの信号はこれら各アンプ回路A1、A2、A3、A4のそれぞれに入力され、それらの各入力はそれぞれの駆動力に応じて増幅されて出力されるようになっている。
【0050】
一方、デコーダDD1には前記走査ライン位置情報が入力され、この走査ライン位置情報に基づいて4個の信号S0、S1、S2、S3が並列に出力されるようになっている。
【0051】
この場合、デコーダDD1内では、ゲート信号線GLの全部をソースドライバSD側から隣接するもの同士を順次グループ化して合計16(=24)通りに分割し、最初のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“1”、“0”、“0”、“0”の信号を出力するようになっている。また、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“0”、“1”、“0”、“0”の信号を出力するようになっている。さらに、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“1”、“1”、“0”、“0”の信号を出力するようになっている。
【0052】
ここで、前記信号S0の信号は前記アンプ回路A1からの出力をドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S1の信号は前記アンプ回路A2からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S2の信号は前記アンプ回路A3からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S3の信号は前記アンプ回路A4からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号となっている。
【0053】
この実施例では、たとえば前記信号S0の信号が“1”の場合は、アンプ回路A1からの出力はゲート信号線GLに出力されるようになっており、“0”の場合は、アンプ回路A1からの出力はゲート信号線GLに出力されないようになっている。
【0054】
すなわち、ゲート信号線GLの全部をソースドライバ側から隣接するもの同士を順次グループ化して合計16(=24)通りに分割した場合の最初のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“1”、“0”、“0”、“0”の信号であることに基づき、ドレイン信号線DLにはアンプ回路A1(駆動能力“1”)のみを介して増幅された信号が供給されることになる。
【0055】
また、次のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“0”、“1”、“0”、“0”の信号であることに基づき、ドレイン信号線DLにはアンプ回路A2(駆動能力“2”)のみを介して増幅された信号が供給されることになる。
【0056】
さらに、次のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“1”、“1”、“0”、“0”の信号であることに基づき、ドレイン信号線DLには、アンプ回路A1(駆動能力“1”)およびアンプ回路A2(駆動能力“2”)のそれぞれを介して増幅された信号が供給されることになる。すなわち、結果として駆動能力“3”によって増幅された信号が供給されることを意味する。
【0057】
このように、以降の各グループのゲート信号線群にも、最後のグループのゲート信号線群に至るまで駆動能力が順次増加された信号がドレイン信号線DLに供給されることになる。
【0058】
換言すれば、各ゲート信号線GLの走査に応じて、ソースドライバSDはそれから近い画素から遠い画素に至るまでドレイン信号線DLを通して映像信号を供給しなければならないが、その過程において16(=24)分割された各段階毎に映像信号の電圧が上昇することになる。
【0059】
図4は、走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合のS0〜S3の信号、アンプ回路A1、A2、A3、A4による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【0060】
この場合、走査ライン位置情報が30の場合とは、ソースドライバSD側から30本目のゲート信号線GLに走査信号を供給している場合に相当し、走査ライン位置情報が700の場合とは、ソースドライバSD側から700本目のゲート信号線GLに走査信号を供給している場合に相当する。
【0061】
また、S0〜S3の信号が1ということは、S0、S1、S2、S3の各信号がそれぞれ“1”、“0”、“0”、“0”であることを意味し、S0〜S3の信号が14ということは、S0、S1、S2、S3の各信号がそれぞれ“0”、“1”、“1”、“1”であることを意味する。
【0062】
さらに、アンプ回路A1、A2、A3、A4による駆動能力が1ということは、アンプ回路A1のみを介したデコーダ出力がドレイン信号線DLに供給されることを意味し、駆動能力が14ということは、アンプ回路A2、A3、A4のそれぞれを介したデコーダ出力がドレイン信号線DLに供給されることを意味する。
【0063】
走査ライン位置情報がたとえば30、700の場合、ソースドライバSDからの映像信号の波形は走査ライン位置情報が大きな値を有するに従い立ち上がりが早くなる。
【0064】
そして、前記各走査ライン位置情報に対応する画素にはドレイン信号線DLの長さに応じて抵抗あるいは時定数の関係から、順次波高値も小さくなり、立ち上がりも滑らかになる。
【0065】
このことは、液晶表示部AR全体として観た場合、各画素に供給される映像信号の波形の均一化が図れ、ドレイン信号線DL方向に輝度傾斜のない表示ができることを意味する。
【0066】
実施例2.
図5は、本発明による表示装置の一実施例を示す回路図で、図2に示したソースドライバSDにて、そのデコーダDDに供給する階調生成用リファレンス電圧を走査ライン位置情報によって可変しようとするものである。
【0067】
すなわち、図5において、走査ライン位置情報は、走査信号を供給するゲート信号線GLの位置に対応し、ソースドライバSD側から順に1、2、3、……に相当する情報となっている。
【0068】
この走査ライン情報は、D/A変換手段DA1に入力され、前記走査ライン情報の値に応じて、すなわち、該走査ライン情報の値が少ない場合には小さな階調生成用電圧Vtopが出力され、該走査ライン情報の値が大きい場合には大きな階調生成用電圧Vtopが出力されるようになっている。換言すれば、階調生成用電圧Vtopをある幅に設定し、その幅をゲート信号線GLの本数に応じてソースドライバSD側から順次電圧を上昇させる構成となっている。
【0069】
このように階調生成用電圧Vtopが得られれば、分圧抵抗によって、階調生成用レファレンス電圧は、たとえばV0、V1、V2、V3、V4、V5、V6、V7のように8階調に区分けされた電圧を得ることができる。
【0070】
なお、この各階調生成用レファレンス電圧V0からV7は、図2に示すソースドライバSDのデコーダDDによって、データラッチDR(2)からの信号に含まれる階調情報に基づいて、その一つが選択されてアンプに出力されるようになっている。
【0071】
図6は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子、および該階調生成用電圧Vtopによって得られる階調生成用レファレンス電圧V0〜V7の変化の様子を示した説明図である。
【0072】
ゲート信号線GLがソースドライバSDから遠ざかるにつれ、ソースドライバSDから出力される映像信号(階調電圧)が大きくなることから、実施例1に示したと同様に、映像信号の波形はその立ち上がりが早くなる。
【0073】
実施例3.
図7は、本発明による表示装置の一実施例を示す回路図で、図2に示したゲートドライバGDにて、各ゲート信号線GLに供給する走査信号(オン電圧)を走査ライン位置情報によって可変しようとするものである。
【0074】
すなわち、図7に示すように、前記走査ライン位置情報がD/A変換手段DA2に入力され、該D/A変換手段DA2からは該走査ライン位置情報に対応した電圧の走査信号(オン電圧)が出力されるようになっている。換言すれば、走査ライン位置情報が1(ソースドライバSDに近接する一番目のゲート信号線GLに走査信号を供給する際に出力される)の場合、1の割合の波高値をも走査信号(オン電圧)が出力されて該ゲート信号線GLに出力され、走査ライン位置情報が2(ソースドライバSDに近接する二番目のゲート信号線GLに走査信号を供給する際に出力される)の場合、2の割合の波高値をも走査信号(オン電圧)が出力されて該ゲート信号線GLに出力され、以下、同様に繰り返される。
【0075】
図8は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、走査信号(オン電圧)の変化の様子、および走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【0076】
画素の薄膜トランジスタTFTは、そのオン状態でもさらに走査信号の電圧を上昇させるとその抵抗値が減少する。このため、ゲート信号線GLの遠端の画素に走査信号(オン電圧)を書き込む際には、その書き込み時定数を減少させることができる。一方、ドレイン信号線DLを通して映像信号(電圧)を書き込む場合、ドレイン信号線DLの遠端ほど遅いため、両者が相殺されることになる。結果として画素に加わる電圧は近端、遠端も同様になるようにすることができる。
【0077】
実施例4.
図9は、本発明による表示装置の他の実施例を示す回路図で、図5と対応した図となっているとともに、実施例2に対してさらなる改良を施したものとなっている。
【0078】
図5の場合と比較して異なる構成は、D/A変換手段DA2の入力として、走査ライン位置情報の他に調整量変更情報が入力されるように構成されている。
【0079】
調整量変更情報は、たとえば液晶表示パネルの大きさ、あるいは画素の構成の相違によって値が異なる情報となっている。ドレイン信号線DLの負荷はそれらによって変化するからである。
【0080】
また、この調整量変更情報は、たとえば1、2、3、……のような値のデータを任意に入力させることによって生成されるようになっている。
【0081】
図10は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子を示す図で、調整量変更情報の値(たとえば1および2)に応じて該階調生成用電圧Vtopの傾斜が変化していることを示している。
【0082】
これにより、液晶表示パネルの種々の大きさ、解像度のものに対して、最適な電圧調整量を得ることができる。
【0083】
実施例5.
図11は、本発明による表示装置の他の実施例を示す回路図で、図2と対応した図となっている。
【0084】
同図において、図2に示すソースドライバSDにおいてそのデータラッチDR(2)に入力されるラッチパルスを出力切り替え信号として用い、この出力切り替え信号を走査ライン位置情報に応じて遅延させ、この遅延された信号を新たに形成されたラッチパルスとして用いることにある。
【0085】
すなわち、図11に示すように、遅延手段DMがあり、この遅延手段DMには前記出力切り替え信号と走査ライン位置情報が入力されている。また、この遅延手段DMの出力であるラッチパルスはデータラッチDR(2)に入力されている。
【0086】
ここで、走査ライン位置情報は、走査信号を供給するゲート信号線GLのソースドライバSD側から何番目に位置するかを示す値からなり、たとえば1、2、3、……に相当する情報となっている。
【0087】
図12は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、ソースドライバSDからの映像信号の遅延量の変化を示す図である。
【0088】
すなわち、たとえば走査ライン位置情報が30の場合、ソースドライバSDからの映像信号の遅延量は比較的大きくなっており、また、走査ライン位置情報が700の場合、ソースドライバSDからの映像信号の遅延量は比較的小さくなっている。この映像信号の遅延量は、走査ライン位置情報の値が大きくなるにつれ、それに応じて順次小さくなるようになっている。
【0089】
このように構成した場合、ソースドライバSDの近端に位置する画素への電圧(映像信号)書き込み時間は短く、遠端に位置する画素への電圧(映像信号)書き込みは長くすることができ、結果として、各画素に加わる電圧(映像信号)の書き込みは、近端、遠端においてもほぼ同一とすることができる。
【0090】
実施例6.
図13は、本発明による表示装置の他の実施例を示す回路図で、図2と対応した図となっている。
【0091】
この実施例では、上述した各実施例で用いられていた走査ライン位置情報をソースドライバSDに組み込ませた走査ライン位置計測手段GLMによって得るようにしていることにある。
【0092】
図13において、まず、ソースドライバSDのデータラッチDR(2)に入力される、表示データの1ライン情報ごとに取り出される1パルス、すなわちラッチパルスを走査ライン位置計測手段GLMにも入力させるようにしている。
【0093】
この走査ライン位置計測手段GLMには、フレーム開始情報が入力され、このフレーム開始情報によって、前記ラッチパルスのアップカウントが起動されるようになっている。これにより、ゲート信号線GLのソースドライバSD側から順次走査していく際に、それに応じて1、2、3、4、……に相当する走査ライン位置情報が得られるようになっている。
【0094】
該走査ライン位置情報は、この実施例の場合はたとえばアンプに出力させているが、これに限定されることはなく、これまでに示した各実施例あるいはこれから説明する各実施例において必要な回路に入力させることができる。
【0095】
図14は、上述したフレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。なお、次のフレーム開始情報を入力した際には、走査ライン位置計測手段はいままでカウントされたカウント値がリセットされることはいうまでもない。
【0096】
これにより、ソースドライバSDにはフレーム開始情報の入力端子を設けるだけで済み構成を簡単にすることができる。
【0097】
実施例7.
図15は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号伝送を示した図である。
【0098】
図15において、表示制御回路TCONからソースドライバSDへ表示データが伝送されるが、この表示データはその一ラインにおけるデータの間に帰線期間を含むものとなっている。
【0099】
そして、表示制御回路TCONは、この帰線期間において、走査ライン位置情報を伝送させるようにしている。この場合、表示データバスは、表示データの送出時から帰線期間の切り替わり時において、表示データ送出から走査ライン位置情報の送出に切り替えられるようになっている。
【0100】
一方、ソースドライバSDは、表示データの入力時において、その表示データはデータラッチDR(1)に入力され、それ以外の帰線期間において、走査ライン位置情報を得るようになっている。
【0101】
図16は、表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバSD内において、ラッチされる走査ライン位置情報の関係を示す図である。
【0102】
これにより、表示制御回路TCON、およびソースドライバSDともに特別な信号端子を設ける必要がなくなる。
【0103】
実施例8.
図17は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号のうちラッチパルスの伝送を示した図である。
【0104】
図17において、表示制御回路TCONからソースドライバSDへ送出されるラッチパルスのそれぞれには走査ライン位置情報が重畳されていることにある。
【0105】
すなわち、表示制御回路TCON内のラッチパルス生成手段には走査ライン位置情報が入力され、該ラッチパルス生成手段から出力されるラッチパルスの幅の長短に応じた走査ライン位置情報が重畳されるようになっている。
【0106】
走査ライン位置情報が1、2、3、4、……と順次入力されるにともない、それぞれラッチパルスの幅は1倍、2倍、3倍、4倍、……となってソースドライバSDに送出される。この場合の各ラッチパルスはその立ち上がりでデータラッチDR(2)を駆動させるようにしている。換言すれば、表示制御回路TCONには走査ライン位置情報に応じて前記ラッチパルスの幅を変換させる手段が備えられている。
【0107】
また、ソースドライバSDに入力された前記各ラッチパルスはデータラッチDR(2)に入力される前段で、パルス幅測定手段にも入力され、このパルス幅測定手段によって、1、2、3、4、……に相当する走査ライン位置情報を取り出すようになっている。換言すれば、前記ソースドライバSDには前記ラッチパルスの幅から前記走査ライン位置情報を読み取る手段が備えられている。
【0108】
図18は、表示制御回路TCONからソースドライバSDへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【0109】
これにより、表示制御回路TCON、およびソースドライバSDともに特別な信号端子を設ける必要がなくなる。
【0110】
実施例9.
図19は、本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバGDからなる走査信号駆動回路のうちの一つのゲートドライバGDの構成を示している。
【0111】
図19に示すように、起動パルスがシフトレジスタSRに入力され、該シフトレジスタSRはその各出力から順次信号を出力する。この信号は、レベルシフタRSに入力され所定の電圧値になって電圧選択信号として出力されるようになる。
【0112】
さらに、この電圧選択信号はデコーダDD3に入力され、該デコーダDD3からは各ゲート信号線GLに所定の電圧にした走査信号(オン信号)を出力させるようになっている。この場合、各ゲート信号線GLに供給される走査信号(オン信号)はソースドライバSD側から遠ざかるに従い、その電圧が順次大きくなるようになっている。
【0113】
図20は、前記デコーダの構成の一実施例を示す回路図であり、隣接する任意の二つのゲート信号線GL(n、n+1)に走査信号を出力される部分を示している。
【0114】
デコーダ内において、nのゲート信号線GLは電圧信号選択手段VSnに接続され、n+1のゲート信号線GLは電圧信号選択手段VSn+1に接続されている。
【0115】
レベルシフタからの対応する電圧選択信号nはオフ電圧とともに該電圧信号選択手段VSnに入力されるようになっている。また、レベルシフタからの対応する電圧選択信号n+1は前記オフ電圧とともに該電圧信号選択手段VSn+1に入力されるようになっている。
【0116】
また、各電圧選択手段VSn、VSn+1にはオン電圧が入力されるようになっており、このオン電圧はソースドライバSDと反対側の方向から各ゲート信号線GL毎に電圧降下手段によってそれぞれ電圧降下された信号、たとえば電圧選択手段VSn+1にはオン電圧n+1が、電圧選択手段VSnにはオン電圧nが入力されるようになっている。
【0117】
そして、電圧選択手段VSnは、電圧選択信号nの入力(オン信号)によってオン電圧n+1が選択され、それ以外の場合(オフ信号)にはオフ電圧が選択されるようになっている。同様に、電圧選択手段VSn+1は、電圧選択信号n+1の入力(オン信号)によってオン電圧n+2が選択され、それ以外の場合(オフ信号)にはオフ電圧が選択されるようになっている。
【0118】
図21は、前記電圧選択手段VSn、VSn+1のそれぞれに入力される電圧選択信号n、n+1と、該電圧選択手段VSn、VSn+1から出力されるオン電圧n+1、n+2の関係を示したタイミングチャートである。ゲート信号線GL(n+1)に供給される走査信号(オン信号)はゲート信号線GL(n)に供給される走査信号(オン信号)よりも大きな電圧値を有するようになっている。
【0119】
実施例10.
図22は、本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【0120】
ここで、nで示されるソースドライバSDは走査信号駆動回路V側に位置づけられ、n+1で示されるソースドライバSDはそれより遠い側に位置づけられている。
【0121】
そして、各ソースドライバSDに入力される階調生成用電圧は、nで示されるソースドライバSDに入力される際に電圧降下手段VDSによって電圧降下されるように構成され、n+1で示されるソースドライバSDに入力される階調生成用電圧よりも電圧値が小さくなるように構成されている。
【0122】
すなわち、走査信号駆動回路Vから遠いソースドライバSDから該走査信号駆動回路Vに近いソースドライバSDにかけて、それぞれ順次電圧降下された階調生成用電圧が入力されて、該階調生成用電圧に対応する映像信号が各ドレイン信号線DLに入力されるようになっている。
【0123】
図23は、任意のゲート信号線GLの走査信号駆動回路Vから入力される走査信号と、前記nで示されるソースドライバSDから出力される映像信号、n+1で示されるソースドライバSDから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【0124】
走査信号は走査信号駆動回路Vから遠ざかるにつれ波形の歪が生じるとともに、映像信号は該走査信号駆動回路Vから遠ざかるにつれその電圧値が上昇している。そして、このことから、画素に供給される画素電圧は、走査信号駆動回路Vからの遠近に拘わらずほぼ一様な波形を得ることができる。
【0125】
これにより、走査信号駆動回路Vからの遠近によって生じる輝度むらの発生を防止することができる。
【0126】
実施例11.
図24は、本発明による表示装置の他の実施例を示す図で、実施例10をさらに改良した構成となっている。
【0127】
すなわち、対応する電圧降下手段VDSを介してそれぞれソースドライバSDに階調生成用電圧が入力されるが、それぞれの電圧降下手段VDSには調整量変更量情報が入力されるようになっている。
【0128】
調整量変更情報は、たとえば大きさ等の異なる種類の液晶表示パネルに応じて設定される情報からなり、この情報の入力によって各電圧降下手段はその電圧降下量を設定するようになっている。
【0129】
実施例12.
図25は、本発明による表示装置の他の実施例を示す図で、ソースドライバSDの構成を示している。
【0130】
このソースドライバSDからの各映像信号を、走査信号駆動回路Vから遠ざかるゲート信号線GLにおける走査信号の遅延に応じて、該走査信号駆動回路Vから遠ざかる各ドレイン信号線DLに順次遅延させて供給する構成としたものである。
【0131】
すなわち、ラッチアドレスセレクタRAS、データラッチDR(1)、データラッチDR(2)、デコーダDD、およびアンプAMPを有するソースドライバSDにおいて、前記データラッチDR(2)に入力されるラッチパルスの入力にともない、アンプAMPから出力される各映像信号は、それぞれ遅延手段d1、d2、d3、……、dnによって、走査信号駆動回路Vから遠ざかるにつれ順次遅延量が増加されて各ドレイン信号線DLに供給されるようになっている。
【0132】
この場合、前記ラッチパルスは遅延手段DM1に入力され、その遅延されたラッチパルスは走査信号駆動回路Vから遠ざかる方向に隣接するソースドライバSDのデータラッチDR(2)に入力されている。この遅延手段におけるラッチパルスの遅延量は、一つのソースドライバSDがその各ドレイン信号線DLに順次遅延をもたらして映像信号を供給したのち、ほぼ同じ遅延量で隣接するソースドライバSDの最初の映像信号が供給されるように設定されている。
【0133】
これにより、複数の並設されたソースドライバSDからなる映像信号駆動回路Heは、走査信号駆動回路V側から順次並設された各ドレイン信号線DLに該順番通りに同じ遅延量で順次供給されることになる。
【0134】
また、この実施例では、上述した各遅延手段d1、d2、……、dn、およびDM1に調整量変更情報が入力されるように構成されている。実施例10と同様に、液晶表示パネルの大きさ等の種類に応じた適当値を入力させ、これにより各遅延手段に最適の遅延量を設定するためである。
【0135】
図26(a)、(b)は、当該ソースドライバSDに入力されるラッチパルス、該ソースドライバSDから出力される映像信号、および該ソースドライバSDと走査信号駆動回路と遠ざかる方向に隣接するソースドライバSDに入力ラッチパルスの関係を示したタイミングチャートである。図26(a)は調整量変更情報に相当する値が小さい場合、図26(a)は大きい場合を示している。
【0136】
手段13.
図27は、本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段に演算手段CLCを介している。
【0137】
この演算手段CLCは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバSDに入力させる輝度データが出力されるようになっている。
【0138】
図28(a)は前記面内輝度傾斜に関する情報に相当するもので、次の手順で作成されるようになっている。まず、液晶表示装置の各画素に供給する表示データである白データ(輝度255)を生成し、それをそのまま輝度データとして該液晶表示装置に入力させる。そして、これによって表示される各画素の表示輝度レベルを計測する。
【0139】
図28(a)において、たとえばゲート信号線GLに沿った各画素群を示しており、これら画素群の各表示輝度レベルは、走査信号駆動回路側から、たとえば255、255、255、255、……、255、254、253、252として計測され、最後の3つ目から順次輝度が低下していることになる。
【0140】
この各表示輝度レベルは前記面内輝度傾斜に関する情報として用いられ、前記演算手段に入力される。該演算手段では、図28(b)に示すように、該各表示輝度レベルによって、まず、最低輝度レベルが252であることを認識し、前記表示輝度レベルのうち輝度低下が生じていない画素にはその輝度データを252に、すなわち255から252に置き換える。
【0141】
そして、走査信号駆動回路V側から遠ざかる各画素において、その最後の3つ目からの各画素に供給する輝度データは、順次輝度低下の生じた分だけ基準の輝度データ252に対して増加させるようにする。
【0142】
このことから、補正された輝度データは、走査信号駆動回路V側から、252、252、252、252、……、252、253、254、255となる。すなわち、補正された輝度データは、最も輝度低下の生じた部分を基準輝度とし、輝度低下が生じた部分はその低下に応じて基準輝度に対して輝度を向上させるようになっている。
【0143】
この補正された輝度データをソースドライバSDに輝度データとして入力させることにより、図28(c)に示すように、液晶表示パネルに表示される各画素の輝度レベルは252、252、……、252、252、252、252となり、輝度むらを解消できる。
【0144】
この場合、液晶表示パネルに表示される全体の輝度は255から252に低下するが、輝度255に相当する明るさを得ようとする場合、たとえば液晶表示パネルの背面に配置されるバックライトの光量を多少大きくすることによって解決できる。
【0145】
上述した説明では、それを判り易くするため、ソースドライバSDに入力させる駆動データを白表示のデータとしたものであるが、通常の映像用の駆動データであってもそのまま適用できるようになる。すなわち、面内輝度傾斜に関する情報によって、輝度傾斜が発生する領域を認識するようにする。そして、その領域のうち最低(それに近くても可)の輝度レベルを認識するようにする。さらに、該最低の(それに近くても可)輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させるようにする。
【0146】
なお、前記輝度レベルは輝度傾斜が発生する領域のうち必ずしも最低の輝度レベルでなくてもよいとしたのは、目視による認識において輝度が均一であれば足りるからである。
【0147】
実施例14.
図29は、本発明による表示装置の他の実施例を示す図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段に多色化演算手段MCLを介している。
【0148】
この多色化演算手段MCLは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバSDに入力させる輝度データが出力されるようになっている。
【0149】
該多色化演算手段MCLは、実施例13に示した演算手段CLCとほぼ同様の動作を行なうが、該演算手段CLCと異なり、得られた補正データの各階調をたとえば256個に振り分ける構成が付加されていることにある。
【0150】
すなわち、実施例13に示した演算手段により得られる補正データは、256階調の表示が可能にも拘わらず、輝度の均一化を図るためにたとえば252階調からなる表示色数にすることをあまんじたものとなっている。
【0151】
このため、本実施例では、実施例13で得られる0階調から252階調までの輝度範囲内において、256個の階調に振り分け、これにより0階調から255階調までの新たな階調を生成させ、合計256階調表示が達成できる表示色数を得るようにしたものである。
【0152】
図30において、多色化演算手段に入力されるたとえば8ビットからなる表示データが、0、1、2、3、4、255、……、255、255、255、255だとし、実施例13と同様に最後の3つ目から順次輝度が低下している場合、その3つの表示データに対して実施例13に示したと同様の処理を行なう。
【0153】
そして、その他の表示データに対しては、0階調から252階調までの輝度範囲内において、256個の階調に振り分ける補正を行なう。
【0154】
これにより、得られる補正データは、0、0.75、1.5、2.25、3、252、……、252、253、264、255となり、駆動データとして出力されるようになる。この補正データは合計256階調表示が達成できる表示色数となっている。
【0155】
液晶表示パネルに表示される表示輝度レベルは、0、0.75、1.5、2.25、3、252、……、252、252、262、252となり、輝度傾斜が生じる部分において輝度が均一となるのはもちろんのこと、全体として0階調から255階調までの輝度範囲で表示ができるようになる。
【0156】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【0157】
また、上述した各実施例は液晶表示装置を一実施例として説明したものであるが、たとえば有機EL表示装置等の他の表示装置等にも適用できることはいうまでもない。
【0158】
【発明の効果】
以上説明したことから明らかになるように、本発明による表示装置によれば、たとえ大型化されても、輝度むらの発生を抑制できるようになる。
【図面の簡単な説明】
【図1】本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【図2】本発明による表示装置に組み込まれるソースドライバSDの一実施例を示したブロック図である。
【図3】前記ソースドライバSDのうちアンプに相当する部分の一実施を示した回路図である。
【図4】前記ソースドライバSDにおいて、走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合のS0〜S3の信号、アンプ回路A1、A2、A3、A4による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【図5】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図6】前記ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子、および該階調生成用電圧Vtopによって得られる階調生成用レファレンス電圧V0〜V7の変化の様子を示した説明図である。
【図7】本発明による表示装置に組み込まれるゲートドライバGDの他の実施例を示したブロック図である。
【図8】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、走査信号(オン電圧)の変化の様子、および走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【図9】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図10】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子を示す図である。
【図11】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図12】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、ソースドライバSDからの映像信号の遅延量の変化を示す図である。
【図13】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図14】フレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。
【図15】本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号伝送を示した図である。
【図16】表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバSD内において、ラッチされる走査ライン位置情報の関係を示す図である。
【図17】本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号のうちラッチパルスの伝送を示した図である。
【図18】表示制御回路TCONからソースドライバSDへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【図19】本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバGDからなる走査信号駆動回路のうちの一つのゲートドライバGDの構成を示している。
【図20】前記デコーダの構成の一実施例を示す回路図であり、簡単のため隣接する任意の二つのゲート信号線GL(n、n+1)に走査信号を出力される部分を示している。
【図21】電圧選択手段VSn、VSn+1のそれぞれに入力される電圧選択信号n、n+1と、該電圧選択手段VSn、VSn+1から出力されるオン電圧n+1、n+2の関係を示したタイミングチャートである。
【図22】本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【図23】任意のゲート信号線GLの走査信号駆動回路から入力される走査信号と、前記nで示されるソースドライバSDから出力される映像信号、n+1で示されるソースドライバSDから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【図24】本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【図25】本発明による表示装置の他の実施例を示す図で、ソースドライバSDの構成を示している。
【図26】前記ソースドライバSDに入力されるラッチパルス、該ソースドライバSDから出力される映像信号、および該ソースドライバSDと走査信号駆動回路と遠ざかる方向に隣接するソースドライバSDに入力ラッチパルスの関係を示したタイミングチャートである。
【図27】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段の構成を示した図である。
【図28】図27に示す演算手段の演算方式を示した説明図である。
【図29】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段の構成を示した図である。
【図30】図29に示す多色化演算手段の演算方式を示した説明図である。
【符号の説明】
SUB…透明基板、GL…ゲート信号線、DL…ドレイン信号線、CL…対向電圧信号線、TFT…薄膜トランジスタ、PX…画素電極、CT…対向電極、SD…ソースドライバ、He…映像信号駆動回路、GD…ゲートドライバ、V…走査信号駆動回路、TCON…表示制御回路。
【発明の属する技術分野】
本発明は表示装置に係り、たとえば液晶表示装置あるいは有機EL(Electro Luminescence)表示装置等の画像表示装置に関する。
【0002】
【従来の技術】
このような表示装置として、いわゆるアクティブマトリクス型と称されるものが知られている。
【0003】
すなわち、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、これら画素領域に、ゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素が構成されている。
【0004】
前記電極は、それと対になる他の電極との間に電界を発生させたり電流を流したり構成することによって、それらの間にある物質において光透過させたり自ら発光させたりしている。
【0005】
前者の場合はたとえば液晶表示装置に該当し、後者の場合はたとえば有機EL表示装置に該当する。
【0006】
【発明が解決しようとする課題】
このような表示装置は、近年、その表示面の大型化が要望されてきているが、それにともない、ゲート信号線あるいはドレイン信号線の長さを大きくしなければならず、それによる不都合によって表示装置の大型化にも制限が付されるのが実情である。
【0007】
すなわち、ゲート信号線あるいはドレイン信号線を長くした場合、それによって生じる抵抗および寄生容量によって、それぞれ供給される走査信号あるいは映像信号の波形に歪みが発生し、この信号波形の歪みが原因して表示面に輝度の高い領域と低い領域が発生し、いわゆる輝度むらとなって目視できるからである。
【0008】
本発明は、このような事情に基づいてなされたもので、その目的は輝度むらの発生を抑制できる表示装置を提供することにある。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0010】
手段1.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給することを特徴とするものである。手段1として記述される表示装置の一例は、前記駆動能力を調整する手段を備えるものである。
【0011】
手段2.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給し、該映像信号は階調生成用電圧を基に階調が付与されて生成される映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に供給する映像信号の生成に対し、それより該映像信号駆動回路側に位置する画素に供給する映像信号の生成の場合より、前記階調生成用電圧を大きくする手段を備えることを特徴とするものである。手段2として記述される表示装置の一例は、前記階調生成用電圧を調整する手段を備えるものである。
【0012】
手段3.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給する映像信号駆動回路と、前記各ゲート信号線の少なくとも一端側から前記走査信号を供給する走査信号駆動回路を有し、
該走査信号駆動回路は、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧より大きくする手段を備えることを特徴とする表示装置。
【0013】
手段4.
本発明による表示装置は、たとえば、手段3の構成を前提とし、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧の大きさを調整する手段が備えられていることを特徴とするものである。
【0014】
手段5.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路の前記各ドレイン信号線への前記信号の供給は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも遅延量を小さくして行なう手段を備えていることを特徴とするものである。
【0015】
手段6.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路に、フレーム開始情報と1ラインの表示データ毎に送出されるラッチパルスとが入力され、フレーム開始情報の入力によって前記ラッチパルスをカウントした走査ライン位置情報を出力させる走査ライン位置計測手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0016】
手段7.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路から表示データが伝送され、該表示データはライン毎のデータの間に帰線期間が含まれるとともに、この帰線期間内に走査ライン位置情報が前記表示制御回路から伝送され、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0017】
手段8.
本発明による表示装置は、たとえば、手段1ないし5のうちいずれかの構成を前提とし、映像信号駆動回路には表示制御回路からパルスが伝送され、前記表示制御回路には走査ライン位置情報に応じて前記パルスの幅を変換させる手段と、前記映像信号駆動回路には前記パルスの幅から前記走査ライン位置情報を読み取る手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とするものである。
【0018】
手段9.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
該走査信号回路は、各ゲート信号線を前記映像信号駆動回路から遠ざかる方向へ順次選択する信号の入力によって、前記映像信号駆動回路から遠ざかる方向から順次電圧降下された信号を出力させるデコーダを備えることを特徴とするものである。
【0019】
手段10.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号線回路に入力させる階調生成用電圧を前記走査信号駆動回路に対し遠い側から近い側にかけて順次電圧降下させる手段を備えることを特徴とするものである。
【0020】
手段11.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号駆動回路は、走査信号駆動回路から順次遠ざかる各ドレイン信号線に映像信号を順次遅延させて供給する遅延手段を備えることを特徴とするものである。
【0021】
手段12.
本発明による表示装置は、たとえば、基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
表示データが入力される演算手段と、この演算手段からの出力に基づいて前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
前記演算手段は、面内輝度傾斜に関する情報が入力され、この情報によって、輝度傾斜が発生する領域、およびその領域のうち最低あるいはそれに近い輝度レベルを検出し、該輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させた補正データを前記映像信号駆動回路に出力させることを特徴とするものである。
【0022】
手段13.
本発明による表示装置は、たとえば、手段12の構成を前提とし、前記補正データを、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調までの輝度範囲内において、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調以上の階調に振り分け、この振り分けられたデータを前記映像信号駆動回路に出力させることを特徴とするものである。
【0023】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【0024】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【0025】
実施例1.
《全体の構成》
まず、図1は本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【0026】
図1において、液晶を介して互いに対向配置される一対の透明基板SUB1、SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SUB2の固定を兼ねるシール材SLによって封入されている。
【0027】
シール材SLによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しx方向に並設されたドレイン信号線DLとが形成されている。
【0028】
各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。
【0029】
また、x方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線CLが形成されている。この対向電圧信号線CLは各画素領域の後述する対向電極CTに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【0030】
各画素領域には、その片側のゲート信号線GLからの走査信号によって作動される薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PXが形成されている。
【0031】
この画素電極PXは、前記対向電圧信号線CLと接続された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【0032】
前記ゲート信号線GLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は走査信号駆動回路Vの出力端子が接続される端子GLTを構成するようになっている。そして、この走査信号駆動回路Vには表示制御回路TCONから走査制御信号が入力されるようになっている。
【0033】
走査信号駆動回路Vは複数個の半導体装置(以下ゲートドライバGDと称す)からなり、互いに隣接する複数のゲート信号線GLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ゲート信号線GLの並設方向(y方向)に並設されて搭載されている。
【0034】
同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子DLTを構成するようになっている。そして、この映像信号駆動回路Heには表示制御回路TCONから映像制御信号、および階調表示用リファレンス電圧生成手段SRVから階調に応じた電圧が供給されるようになっている。
【0035】
この映像信号駆動回路Heも複数個の半導体装置(以下ソースドライバSDと称す)からなり、互いに隣接する複数のドレイン信号線DLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。このため、該半導体装置のそれぞれは各ドレイン信号線DLの並設方向(y方向)に並設されて搭載されている。
【0036】
また、前記対向電圧信号線CLはたとえば図中右側の端部で共通に接続され、その接続線はシール材SLを超えて延在され、その延在端において端子CLTを構成している。この端子からは映像信号に対して基準となる電圧が供給されるようになっている。
【0037】
前記各ゲート信号線GLは、走査信号駆動回路Vからの走査信号によって、その一つが順次選択されるようになっている。
【0038】
また、前記各ドレイン信号線DLのそれぞれには、映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングに合わせて映像信号が供給されるようになっている。
【0039】
なお、上述した実施例では、走査信号駆動回路Vおよび映像信号駆動回路Heは透明基板SUB1に搭載された半導体装置を示したものであるが、たとえば透明基板SUB1とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタTFTの半導体層が多結晶シリコン(p−Si)から構成される場合、透明基板SUB1面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【0040】
また、上述した実施例では、透明基板SUB1からなる同一の基板に画素電極PXおよび対向電極CTを有するものであるが、たとえば対向電極CTが他方の透明基板SUB2側に設けるようにしてもよい。この場合、画素電極PXおよび対向電極CTをともにITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)等の材料からなる透光性の導電層として形成し、画素電極PXを画素領域の大部分を占めて形成させ、対向電極CTを各画素領域に共通に形成したものが知られている。
【0041】
《ソースドライバ》
図2は、前記ソースドライバSDの一実施例を示したブロック図である。まず、液晶表示装置の外部から入力される表示データがデータラッチDR(1)に入力されるようになっている。このデータラッチDR(1)に入力される該表示データは、たとえば液晶表示装置の一つのゲート信号線GLに沿って配列される画素群に供給されるデータ、すなわち一ライン分のデータとなっている。
【0042】
ラッチアドレスセレクタRASは、該表示データを集合体とする個々のデータが前記データラッチDR(1)のどのアドレスにラッチされるかを決定するようになっている。
【0043】
データラッチDR(1)に格納された前記表示データは、データラッチDR(2)にパラレルに移行され、これにより、データラッチDR(1)には次の一ライン分の表示データが格納されるようになる。
【0044】
データラッチDR(2)に格納された表示データはデコーダDDに移行され、このデコーダDDによって、該表示データを集合体とする個々のデータの内容に基づいてそれぞれ階調電圧からなる映像信号に変換されるようになる。なお、データラッチDD(2)に格納された表示データをデコーダに移行するのはラッチパルスによってなされるとともに、前記映像信号の階調電圧は該デコーダDDに供給されるリファレンス電圧(階調生成用電圧)を分圧することによって生成されるようになっている。
【0045】
さらに、階調電圧に変換された各映像信号はアンプAMPによって増幅された後に各ドレイン信号線DLに供給されるようになっている。
【0046】
そして、この実施例の場合、走査ライン位置情報がアンプに入力されるようになっている。ここで、走査ライン位置情報とは、走査信号(オン電圧)が供給されているゲート信号線GLを特定する情報であって、各ゲート信号GLをソースドライバSD側から順に数えた番号に相当する情報となっている。
【0047】
《アンプ》
図3は、前記ソースドライバSDのうちアンプAMPに相当する部分の一実施を示した回路図である。すなわち、前段のデコーダDDから一つのドレイン信号線DLに信号を供給する間に介在される回路を示している。
【0048】
図3において、たとえば4個のアンプ回路A1、A2、A3、A4をそれぞれ備え、これら各アンプ回路A1、A2、A3、A4はそれらの駆動力が異なっており、各アンプ回路A1からA4かけて駆動力が順次大きくなっている。
【0049】
前記デコーダDDからの信号はこれら各アンプ回路A1、A2、A3、A4のそれぞれに入力され、それらの各入力はそれぞれの駆動力に応じて増幅されて出力されるようになっている。
【0050】
一方、デコーダDD1には前記走査ライン位置情報が入力され、この走査ライン位置情報に基づいて4個の信号S0、S1、S2、S3が並列に出力されるようになっている。
【0051】
この場合、デコーダDD1内では、ゲート信号線GLの全部をソースドライバSD側から隣接するもの同士を順次グループ化して合計16(=24)通りに分割し、最初のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“1”、“0”、“0”、“0”の信号を出力するようになっている。また、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“0”、“1”、“0”、“0”の信号を出力するようになっている。さらに、次のグループのゲート信号線群に前記走査ライン位置情報が属している場合には、S0、S1、S2、S3の各信号はそれぞれ、“1”、“1”、“0”、“0”の信号を出力するようになっている。
【0052】
ここで、前記信号S0の信号は前記アンプ回路A1からの出力をドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S1の信号は前記アンプ回路A2からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S2の信号は前記アンプ回路A3からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号、前記信号S3の信号は前記アンプ回路A4からの出力を前記ドレイン信号線DLに入力させるか否かを決定させる信号となっている。
【0053】
この実施例では、たとえば前記信号S0の信号が“1”の場合は、アンプ回路A1からの出力はゲート信号線GLに出力されるようになっており、“0”の場合は、アンプ回路A1からの出力はゲート信号線GLに出力されないようになっている。
【0054】
すなわち、ゲート信号線GLの全部をソースドライバ側から隣接するもの同士を順次グループ化して合計16(=24)通りに分割した場合の最初のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“1”、“0”、“0”、“0”の信号であることに基づき、ドレイン信号線DLにはアンプ回路A1(駆動能力“1”)のみを介して増幅された信号が供給されることになる。
【0055】
また、次のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“0”、“1”、“0”、“0”の信号であることに基づき、ドレイン信号線DLにはアンプ回路A2(駆動能力“2”)のみを介して増幅された信号が供給されることになる。
【0056】
さらに、次のグループのゲート信号線群には、前記S0、S1、S2、S3の各信号がそれぞれ、“1”、“1”、“0”、“0”の信号であることに基づき、ドレイン信号線DLには、アンプ回路A1(駆動能力“1”)およびアンプ回路A2(駆動能力“2”)のそれぞれを介して増幅された信号が供給されることになる。すなわち、結果として駆動能力“3”によって増幅された信号が供給されることを意味する。
【0057】
このように、以降の各グループのゲート信号線群にも、最後のグループのゲート信号線群に至るまで駆動能力が順次増加された信号がドレイン信号線DLに供給されることになる。
【0058】
換言すれば、各ゲート信号線GLの走査に応じて、ソースドライバSDはそれから近い画素から遠い画素に至るまでドレイン信号線DLを通して映像信号を供給しなければならないが、その過程において16(=24)分割された各段階毎に映像信号の電圧が上昇することになる。
【0059】
図4は、走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合のS0〜S3の信号、アンプ回路A1、A2、A3、A4による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【0060】
この場合、走査ライン位置情報が30の場合とは、ソースドライバSD側から30本目のゲート信号線GLに走査信号を供給している場合に相当し、走査ライン位置情報が700の場合とは、ソースドライバSD側から700本目のゲート信号線GLに走査信号を供給している場合に相当する。
【0061】
また、S0〜S3の信号が1ということは、S0、S1、S2、S3の各信号がそれぞれ“1”、“0”、“0”、“0”であることを意味し、S0〜S3の信号が14ということは、S0、S1、S2、S3の各信号がそれぞれ“0”、“1”、“1”、“1”であることを意味する。
【0062】
さらに、アンプ回路A1、A2、A3、A4による駆動能力が1ということは、アンプ回路A1のみを介したデコーダ出力がドレイン信号線DLに供給されることを意味し、駆動能力が14ということは、アンプ回路A2、A3、A4のそれぞれを介したデコーダ出力がドレイン信号線DLに供給されることを意味する。
【0063】
走査ライン位置情報がたとえば30、700の場合、ソースドライバSDからの映像信号の波形は走査ライン位置情報が大きな値を有するに従い立ち上がりが早くなる。
【0064】
そして、前記各走査ライン位置情報に対応する画素にはドレイン信号線DLの長さに応じて抵抗あるいは時定数の関係から、順次波高値も小さくなり、立ち上がりも滑らかになる。
【0065】
このことは、液晶表示部AR全体として観た場合、各画素に供給される映像信号の波形の均一化が図れ、ドレイン信号線DL方向に輝度傾斜のない表示ができることを意味する。
【0066】
実施例2.
図5は、本発明による表示装置の一実施例を示す回路図で、図2に示したソースドライバSDにて、そのデコーダDDに供給する階調生成用リファレンス電圧を走査ライン位置情報によって可変しようとするものである。
【0067】
すなわち、図5において、走査ライン位置情報は、走査信号を供給するゲート信号線GLの位置に対応し、ソースドライバSD側から順に1、2、3、……に相当する情報となっている。
【0068】
この走査ライン情報は、D/A変換手段DA1に入力され、前記走査ライン情報の値に応じて、すなわち、該走査ライン情報の値が少ない場合には小さな階調生成用電圧Vtopが出力され、該走査ライン情報の値が大きい場合には大きな階調生成用電圧Vtopが出力されるようになっている。換言すれば、階調生成用電圧Vtopをある幅に設定し、その幅をゲート信号線GLの本数に応じてソースドライバSD側から順次電圧を上昇させる構成となっている。
【0069】
このように階調生成用電圧Vtopが得られれば、分圧抵抗によって、階調生成用レファレンス電圧は、たとえばV0、V1、V2、V3、V4、V5、V6、V7のように8階調に区分けされた電圧を得ることができる。
【0070】
なお、この各階調生成用レファレンス電圧V0からV7は、図2に示すソースドライバSDのデコーダDDによって、データラッチDR(2)からの信号に含まれる階調情報に基づいて、その一つが選択されてアンプに出力されるようになっている。
【0071】
図6は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子、および該階調生成用電圧Vtopによって得られる階調生成用レファレンス電圧V0〜V7の変化の様子を示した説明図である。
【0072】
ゲート信号線GLがソースドライバSDから遠ざかるにつれ、ソースドライバSDから出力される映像信号(階調電圧)が大きくなることから、実施例1に示したと同様に、映像信号の波形はその立ち上がりが早くなる。
【0073】
実施例3.
図7は、本発明による表示装置の一実施例を示す回路図で、図2に示したゲートドライバGDにて、各ゲート信号線GLに供給する走査信号(オン電圧)を走査ライン位置情報によって可変しようとするものである。
【0074】
すなわち、図7に示すように、前記走査ライン位置情報がD/A変換手段DA2に入力され、該D/A変換手段DA2からは該走査ライン位置情報に対応した電圧の走査信号(オン電圧)が出力されるようになっている。換言すれば、走査ライン位置情報が1(ソースドライバSDに近接する一番目のゲート信号線GLに走査信号を供給する際に出力される)の場合、1の割合の波高値をも走査信号(オン電圧)が出力されて該ゲート信号線GLに出力され、走査ライン位置情報が2(ソースドライバSDに近接する二番目のゲート信号線GLに走査信号を供給する際に出力される)の場合、2の割合の波高値をも走査信号(オン電圧)が出力されて該ゲート信号線GLに出力され、以下、同様に繰り返される。
【0075】
図8は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、走査信号(オン電圧)の変化の様子、および走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【0076】
画素の薄膜トランジスタTFTは、そのオン状態でもさらに走査信号の電圧を上昇させるとその抵抗値が減少する。このため、ゲート信号線GLの遠端の画素に走査信号(オン電圧)を書き込む際には、その書き込み時定数を減少させることができる。一方、ドレイン信号線DLを通して映像信号(電圧)を書き込む場合、ドレイン信号線DLの遠端ほど遅いため、両者が相殺されることになる。結果として画素に加わる電圧は近端、遠端も同様になるようにすることができる。
【0077】
実施例4.
図9は、本発明による表示装置の他の実施例を示す回路図で、図5と対応した図となっているとともに、実施例2に対してさらなる改良を施したものとなっている。
【0078】
図5の場合と比較して異なる構成は、D/A変換手段DA2の入力として、走査ライン位置情報の他に調整量変更情報が入力されるように構成されている。
【0079】
調整量変更情報は、たとえば液晶表示パネルの大きさ、あるいは画素の構成の相違によって値が異なる情報となっている。ドレイン信号線DLの負荷はそれらによって変化するからである。
【0080】
また、この調整量変更情報は、たとえば1、2、3、……のような値のデータを任意に入力させることによって生成されるようになっている。
【0081】
図10は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子を示す図で、調整量変更情報の値(たとえば1および2)に応じて該階調生成用電圧Vtopの傾斜が変化していることを示している。
【0082】
これにより、液晶表示パネルの種々の大きさ、解像度のものに対して、最適な電圧調整量を得ることができる。
【0083】
実施例5.
図11は、本発明による表示装置の他の実施例を示す回路図で、図2と対応した図となっている。
【0084】
同図において、図2に示すソースドライバSDにおいてそのデータラッチDR(2)に入力されるラッチパルスを出力切り替え信号として用い、この出力切り替え信号を走査ライン位置情報に応じて遅延させ、この遅延された信号を新たに形成されたラッチパルスとして用いることにある。
【0085】
すなわち、図11に示すように、遅延手段DMがあり、この遅延手段DMには前記出力切り替え信号と走査ライン位置情報が入力されている。また、この遅延手段DMの出力であるラッチパルスはデータラッチDR(2)に入力されている。
【0086】
ここで、走査ライン位置情報は、走査信号を供給するゲート信号線GLのソースドライバSD側から何番目に位置するかを示す値からなり、たとえば1、2、3、……に相当する情報となっている。
【0087】
図12は、ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、ソースドライバSDからの映像信号の遅延量の変化を示す図である。
【0088】
すなわち、たとえば走査ライン位置情報が30の場合、ソースドライバSDからの映像信号の遅延量は比較的大きくなっており、また、走査ライン位置情報が700の場合、ソースドライバSDからの映像信号の遅延量は比較的小さくなっている。この映像信号の遅延量は、走査ライン位置情報の値が大きくなるにつれ、それに応じて順次小さくなるようになっている。
【0089】
このように構成した場合、ソースドライバSDの近端に位置する画素への電圧(映像信号)書き込み時間は短く、遠端に位置する画素への電圧(映像信号)書き込みは長くすることができ、結果として、各画素に加わる電圧(映像信号)の書き込みは、近端、遠端においてもほぼ同一とすることができる。
【0090】
実施例6.
図13は、本発明による表示装置の他の実施例を示す回路図で、図2と対応した図となっている。
【0091】
この実施例では、上述した各実施例で用いられていた走査ライン位置情報をソースドライバSDに組み込ませた走査ライン位置計測手段GLMによって得るようにしていることにある。
【0092】
図13において、まず、ソースドライバSDのデータラッチDR(2)に入力される、表示データの1ライン情報ごとに取り出される1パルス、すなわちラッチパルスを走査ライン位置計測手段GLMにも入力させるようにしている。
【0093】
この走査ライン位置計測手段GLMには、フレーム開始情報が入力され、このフレーム開始情報によって、前記ラッチパルスのアップカウントが起動されるようになっている。これにより、ゲート信号線GLのソースドライバSD側から順次走査していく際に、それに応じて1、2、3、4、……に相当する走査ライン位置情報が得られるようになっている。
【0094】
該走査ライン位置情報は、この実施例の場合はたとえばアンプに出力させているが、これに限定されることはなく、これまでに示した各実施例あるいはこれから説明する各実施例において必要な回路に入力させることができる。
【0095】
図14は、上述したフレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。なお、次のフレーム開始情報を入力した際には、走査ライン位置計測手段はいままでカウントされたカウント値がリセットされることはいうまでもない。
【0096】
これにより、ソースドライバSDにはフレーム開始情報の入力端子を設けるだけで済み構成を簡単にすることができる。
【0097】
実施例7.
図15は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号伝送を示した図である。
【0098】
図15において、表示制御回路TCONからソースドライバSDへ表示データが伝送されるが、この表示データはその一ラインにおけるデータの間に帰線期間を含むものとなっている。
【0099】
そして、表示制御回路TCONは、この帰線期間において、走査ライン位置情報を伝送させるようにしている。この場合、表示データバスは、表示データの送出時から帰線期間の切り替わり時において、表示データ送出から走査ライン位置情報の送出に切り替えられるようになっている。
【0100】
一方、ソースドライバSDは、表示データの入力時において、その表示データはデータラッチDR(1)に入力され、それ以外の帰線期間において、走査ライン位置情報を得るようになっている。
【0101】
図16は、表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバSD内において、ラッチされる走査ライン位置情報の関係を示す図である。
【0102】
これにより、表示制御回路TCON、およびソースドライバSDともに特別な信号端子を設ける必要がなくなる。
【0103】
実施例8.
図17は、本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号のうちラッチパルスの伝送を示した図である。
【0104】
図17において、表示制御回路TCONからソースドライバSDへ送出されるラッチパルスのそれぞれには走査ライン位置情報が重畳されていることにある。
【0105】
すなわち、表示制御回路TCON内のラッチパルス生成手段には走査ライン位置情報が入力され、該ラッチパルス生成手段から出力されるラッチパルスの幅の長短に応じた走査ライン位置情報が重畳されるようになっている。
【0106】
走査ライン位置情報が1、2、3、4、……と順次入力されるにともない、それぞれラッチパルスの幅は1倍、2倍、3倍、4倍、……となってソースドライバSDに送出される。この場合の各ラッチパルスはその立ち上がりでデータラッチDR(2)を駆動させるようにしている。換言すれば、表示制御回路TCONには走査ライン位置情報に応じて前記ラッチパルスの幅を変換させる手段が備えられている。
【0107】
また、ソースドライバSDに入力された前記各ラッチパルスはデータラッチDR(2)に入力される前段で、パルス幅測定手段にも入力され、このパルス幅測定手段によって、1、2、3、4、……に相当する走査ライン位置情報を取り出すようになっている。換言すれば、前記ソースドライバSDには前記ラッチパルスの幅から前記走査ライン位置情報を読み取る手段が備えられている。
【0108】
図18は、表示制御回路TCONからソースドライバSDへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【0109】
これにより、表示制御回路TCON、およびソースドライバSDともに特別な信号端子を設ける必要がなくなる。
【0110】
実施例9.
図19は、本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバGDからなる走査信号駆動回路のうちの一つのゲートドライバGDの構成を示している。
【0111】
図19に示すように、起動パルスがシフトレジスタSRに入力され、該シフトレジスタSRはその各出力から順次信号を出力する。この信号は、レベルシフタRSに入力され所定の電圧値になって電圧選択信号として出力されるようになる。
【0112】
さらに、この電圧選択信号はデコーダDD3に入力され、該デコーダDD3からは各ゲート信号線GLに所定の電圧にした走査信号(オン信号)を出力させるようになっている。この場合、各ゲート信号線GLに供給される走査信号(オン信号)はソースドライバSD側から遠ざかるに従い、その電圧が順次大きくなるようになっている。
【0113】
図20は、前記デコーダの構成の一実施例を示す回路図であり、隣接する任意の二つのゲート信号線GL(n、n+1)に走査信号を出力される部分を示している。
【0114】
デコーダ内において、nのゲート信号線GLは電圧信号選択手段VSnに接続され、n+1のゲート信号線GLは電圧信号選択手段VSn+1に接続されている。
【0115】
レベルシフタからの対応する電圧選択信号nはオフ電圧とともに該電圧信号選択手段VSnに入力されるようになっている。また、レベルシフタからの対応する電圧選択信号n+1は前記オフ電圧とともに該電圧信号選択手段VSn+1に入力されるようになっている。
【0116】
また、各電圧選択手段VSn、VSn+1にはオン電圧が入力されるようになっており、このオン電圧はソースドライバSDと反対側の方向から各ゲート信号線GL毎に電圧降下手段によってそれぞれ電圧降下された信号、たとえば電圧選択手段VSn+1にはオン電圧n+1が、電圧選択手段VSnにはオン電圧nが入力されるようになっている。
【0117】
そして、電圧選択手段VSnは、電圧選択信号nの入力(オン信号)によってオン電圧n+1が選択され、それ以外の場合(オフ信号)にはオフ電圧が選択されるようになっている。同様に、電圧選択手段VSn+1は、電圧選択信号n+1の入力(オン信号)によってオン電圧n+2が選択され、それ以外の場合(オフ信号)にはオフ電圧が選択されるようになっている。
【0118】
図21は、前記電圧選択手段VSn、VSn+1のそれぞれに入力される電圧選択信号n、n+1と、該電圧選択手段VSn、VSn+1から出力されるオン電圧n+1、n+2の関係を示したタイミングチャートである。ゲート信号線GL(n+1)に供給される走査信号(オン信号)はゲート信号線GL(n)に供給される走査信号(オン信号)よりも大きな電圧値を有するようになっている。
【0119】
実施例10.
図22は、本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【0120】
ここで、nで示されるソースドライバSDは走査信号駆動回路V側に位置づけられ、n+1で示されるソースドライバSDはそれより遠い側に位置づけられている。
【0121】
そして、各ソースドライバSDに入力される階調生成用電圧は、nで示されるソースドライバSDに入力される際に電圧降下手段VDSによって電圧降下されるように構成され、n+1で示されるソースドライバSDに入力される階調生成用電圧よりも電圧値が小さくなるように構成されている。
【0122】
すなわち、走査信号駆動回路Vから遠いソースドライバSDから該走査信号駆動回路Vに近いソースドライバSDにかけて、それぞれ順次電圧降下された階調生成用電圧が入力されて、該階調生成用電圧に対応する映像信号が各ドレイン信号線DLに入力されるようになっている。
【0123】
図23は、任意のゲート信号線GLの走査信号駆動回路Vから入力される走査信号と、前記nで示されるソースドライバSDから出力される映像信号、n+1で示されるソースドライバSDから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【0124】
走査信号は走査信号駆動回路Vから遠ざかるにつれ波形の歪が生じるとともに、映像信号は該走査信号駆動回路Vから遠ざかるにつれその電圧値が上昇している。そして、このことから、画素に供給される画素電圧は、走査信号駆動回路Vからの遠近に拘わらずほぼ一様な波形を得ることができる。
【0125】
これにより、走査信号駆動回路Vからの遠近によって生じる輝度むらの発生を防止することができる。
【0126】
実施例11.
図24は、本発明による表示装置の他の実施例を示す図で、実施例10をさらに改良した構成となっている。
【0127】
すなわち、対応する電圧降下手段VDSを介してそれぞれソースドライバSDに階調生成用電圧が入力されるが、それぞれの電圧降下手段VDSには調整量変更量情報が入力されるようになっている。
【0128】
調整量変更情報は、たとえば大きさ等の異なる種類の液晶表示パネルに応じて設定される情報からなり、この情報の入力によって各電圧降下手段はその電圧降下量を設定するようになっている。
【0129】
実施例12.
図25は、本発明による表示装置の他の実施例を示す図で、ソースドライバSDの構成を示している。
【0130】
このソースドライバSDからの各映像信号を、走査信号駆動回路Vから遠ざかるゲート信号線GLにおける走査信号の遅延に応じて、該走査信号駆動回路Vから遠ざかる各ドレイン信号線DLに順次遅延させて供給する構成としたものである。
【0131】
すなわち、ラッチアドレスセレクタRAS、データラッチDR(1)、データラッチDR(2)、デコーダDD、およびアンプAMPを有するソースドライバSDにおいて、前記データラッチDR(2)に入力されるラッチパルスの入力にともない、アンプAMPから出力される各映像信号は、それぞれ遅延手段d1、d2、d3、……、dnによって、走査信号駆動回路Vから遠ざかるにつれ順次遅延量が増加されて各ドレイン信号線DLに供給されるようになっている。
【0132】
この場合、前記ラッチパルスは遅延手段DM1に入力され、その遅延されたラッチパルスは走査信号駆動回路Vから遠ざかる方向に隣接するソースドライバSDのデータラッチDR(2)に入力されている。この遅延手段におけるラッチパルスの遅延量は、一つのソースドライバSDがその各ドレイン信号線DLに順次遅延をもたらして映像信号を供給したのち、ほぼ同じ遅延量で隣接するソースドライバSDの最初の映像信号が供給されるように設定されている。
【0133】
これにより、複数の並設されたソースドライバSDからなる映像信号駆動回路Heは、走査信号駆動回路V側から順次並設された各ドレイン信号線DLに該順番通りに同じ遅延量で順次供給されることになる。
【0134】
また、この実施例では、上述した各遅延手段d1、d2、……、dn、およびDM1に調整量変更情報が入力されるように構成されている。実施例10と同様に、液晶表示パネルの大きさ等の種類に応じた適当値を入力させ、これにより各遅延手段に最適の遅延量を設定するためである。
【0135】
図26(a)、(b)は、当該ソースドライバSDに入力されるラッチパルス、該ソースドライバSDから出力される映像信号、および該ソースドライバSDと走査信号駆動回路と遠ざかる方向に隣接するソースドライバSDに入力ラッチパルスの関係を示したタイミングチャートである。図26(a)は調整量変更情報に相当する値が小さい場合、図26(a)は大きい場合を示している。
【0136】
手段13.
図27は、本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段に演算手段CLCを介している。
【0137】
この演算手段CLCは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバSDに入力させる輝度データが出力されるようになっている。
【0138】
図28(a)は前記面内輝度傾斜に関する情報に相当するもので、次の手順で作成されるようになっている。まず、液晶表示装置の各画素に供給する表示データである白データ(輝度255)を生成し、それをそのまま輝度データとして該液晶表示装置に入力させる。そして、これによって表示される各画素の表示輝度レベルを計測する。
【0139】
図28(a)において、たとえばゲート信号線GLに沿った各画素群を示しており、これら画素群の各表示輝度レベルは、走査信号駆動回路側から、たとえば255、255、255、255、……、255、254、253、252として計測され、最後の3つ目から順次輝度が低下していることになる。
【0140】
この各表示輝度レベルは前記面内輝度傾斜に関する情報として用いられ、前記演算手段に入力される。該演算手段では、図28(b)に示すように、該各表示輝度レベルによって、まず、最低輝度レベルが252であることを認識し、前記表示輝度レベルのうち輝度低下が生じていない画素にはその輝度データを252に、すなわち255から252に置き換える。
【0141】
そして、走査信号駆動回路V側から遠ざかる各画素において、その最後の3つ目からの各画素に供給する輝度データは、順次輝度低下の生じた分だけ基準の輝度データ252に対して増加させるようにする。
【0142】
このことから、補正された輝度データは、走査信号駆動回路V側から、252、252、252、252、……、252、253、254、255となる。すなわち、補正された輝度データは、最も輝度低下の生じた部分を基準輝度とし、輝度低下が生じた部分はその低下に応じて基準輝度に対して輝度を向上させるようになっている。
【0143】
この補正された輝度データをソースドライバSDに輝度データとして入力させることにより、図28(c)に示すように、液晶表示パネルに表示される各画素の輝度レベルは252、252、……、252、252、252、252となり、輝度むらを解消できる。
【0144】
この場合、液晶表示パネルに表示される全体の輝度は255から252に低下するが、輝度255に相当する明るさを得ようとする場合、たとえば液晶表示パネルの背面に配置されるバックライトの光量を多少大きくすることによって解決できる。
【0145】
上述した説明では、それを判り易くするため、ソースドライバSDに入力させる駆動データを白表示のデータとしたものであるが、通常の映像用の駆動データであってもそのまま適用できるようになる。すなわち、面内輝度傾斜に関する情報によって、輝度傾斜が発生する領域を認識するようにする。そして、その領域のうち最低(それに近くても可)の輝度レベルを認識するようにする。さらに、該最低の(それに近くても可)輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させるようにする。
【0146】
なお、前記輝度レベルは輝度傾斜が発生する領域のうち必ずしも最低の輝度レベルでなくてもよいとしたのは、目視による認識において輝度が均一であれば足りるからである。
【0147】
実施例14.
図29は、本発明による表示装置の他の実施例を示す図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段に多色化演算手段MCLを介している。
【0148】
この多色化演算手段MCLは、その入力として前記表示データの他に、面内輝度傾斜に関する情報が入力され、その出力として前記ソースドライバSDに入力させる輝度データが出力されるようになっている。
【0149】
該多色化演算手段MCLは、実施例13に示した演算手段CLCとほぼ同様の動作を行なうが、該演算手段CLCと異なり、得られた補正データの各階調をたとえば256個に振り分ける構成が付加されていることにある。
【0150】
すなわち、実施例13に示した演算手段により得られる補正データは、256階調の表示が可能にも拘わらず、輝度の均一化を図るためにたとえば252階調からなる表示色数にすることをあまんじたものとなっている。
【0151】
このため、本実施例では、実施例13で得られる0階調から252階調までの輝度範囲内において、256個の階調に振り分け、これにより0階調から255階調までの新たな階調を生成させ、合計256階調表示が達成できる表示色数を得るようにしたものである。
【0152】
図30において、多色化演算手段に入力されるたとえば8ビットからなる表示データが、0、1、2、3、4、255、……、255、255、255、255だとし、実施例13と同様に最後の3つ目から順次輝度が低下している場合、その3つの表示データに対して実施例13に示したと同様の処理を行なう。
【0153】
そして、その他の表示データに対しては、0階調から252階調までの輝度範囲内において、256個の階調に振り分ける補正を行なう。
【0154】
これにより、得られる補正データは、0、0.75、1.5、2.25、3、252、……、252、253、264、255となり、駆動データとして出力されるようになる。この補正データは合計256階調表示が達成できる表示色数となっている。
【0155】
液晶表示パネルに表示される表示輝度レベルは、0、0.75、1.5、2.25、3、252、……、252、252、262、252となり、輝度傾斜が生じる部分において輝度が均一となるのはもちろんのこと、全体として0階調から255階調までの輝度範囲で表示ができるようになる。
【0156】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【0157】
また、上述した各実施例は液晶表示装置を一実施例として説明したものであるが、たとえば有機EL表示装置等の他の表示装置等にも適用できることはいうまでもない。
【0158】
【発明の効果】
以上説明したことから明らかになるように、本発明による表示装置によれば、たとえ大型化されても、輝度むらの発生を抑制できるようになる。
【図面の簡単な説明】
【図1】本発明による表示装置、たとえば液晶表示装置の全体構成の一実施例を示す平面図である。
【図2】本発明による表示装置に組み込まれるソースドライバSDの一実施例を示したブロック図である。
【図3】前記ソースドライバSDのうちアンプに相当する部分の一実施を示した回路図である。
【図4】前記ソースドライバSDにおいて、走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合のS0〜S3の信号、アンプ回路A1、A2、A3、A4による駆動能力、画素に印加される映像信号の波形を示す説明図である。
【図5】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図6】前記ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子、および該階調生成用電圧Vtopによって得られる階調生成用レファレンス電圧V0〜V7の変化の様子を示した説明図である。
【図7】本発明による表示装置に組み込まれるゲートドライバGDの他の実施例を示したブロック図である。
【図8】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、走査信号(オン電圧)の変化の様子、および走査ライン位置情報がたとえば30の場合と700の場合とを例にとり、それぞれの場合の走査信号の波形を示す図である。
【図9】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図10】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、階調生成用電圧Vtopの変化の様子を示す図である。
【図11】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図12】ソースドライバSDの近端側から遠端側へのゲート信号線GLの選択による走査ライン位置情報に応じた、ソースドライバSDからの映像信号の遅延量の変化を示す図である。
【図13】本発明による表示装置に組み込まれるソースドライバSDの他の実施例を示したブロック図である。
【図14】フレーム開始情報、ラッチパルスとのタイミングチャートと、これにより得られる走査ライン位置情報との関係を示した図である。
【図15】本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号伝送を示した図である。
【図16】表示データバスに伝送される表示データと走査ライン位置情報、およびソースドライバSD内において、ラッチされる走査ライン位置情報の関係を示す図である。
【図17】本発明による表示装置の他の実施例を示す回路図で、表示制御回路TCONとソースドライバSDとの間の信号のうちラッチパルスの伝送を示した図である。
【図18】表示制御回路TCONからソースドライバSDへ送出されるラッチパルスとそれに重畳される走査ライン位置情報との関係を示した図である。
【図19】本発明による表示装置の他の実施例を示す説明図で、複数のゲートドライバGDからなる走査信号駆動回路のうちの一つのゲートドライバGDの構成を示している。
【図20】前記デコーダの構成の一実施例を示す回路図であり、簡単のため隣接する任意の二つのゲート信号線GL(n、n+1)に走査信号を出力される部分を示している。
【図21】電圧選択手段VSn、VSn+1のそれぞれに入力される電圧選択信号n、n+1と、該電圧選択手段VSn、VSn+1から出力されるオン電圧n+1、n+2の関係を示したタイミングチャートである。
【図22】本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【図23】任意のゲート信号線GLの走査信号駆動回路から入力される走査信号と、前記nで示されるソースドライバSDから出力される映像信号、n+1で示されるソースドライバSDから出力される映像信号と、これら対応する画素に供給される画素電圧との関係を示したタイミングチャートである。
【図24】本発明による表示装置の他の実施例を示す図で、複数のソースドライバSDのうち、隣接する任意の二つのソースドライバSD(n、n+1)を示している。
【図25】本発明による表示装置の他の実施例を示す図で、ソースドライバSDの構成を示している。
【図26】前記ソースドライバSDに入力されるラッチパルス、該ソースドライバSDから出力される映像信号、および該ソースドライバSDと走査信号駆動回路と遠ざかる方向に隣接するソースドライバSDに入力ラッチパルスの関係を示したタイミングチャートである。
【図27】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段の構成を示した図である。
【図28】図27に示す演算手段の演算方式を示した説明図である。
【図29】本発明による表示装置の他の実施例を示す構成図で、たとえばコンピュータ等から得られる表示データをソースドライバSDに入力させる前段の構成を示した図である。
【図30】図29に示す多色化演算手段の演算方式を示した説明図である。
【符号の説明】
SUB…透明基板、GL…ゲート信号線、DL…ドレイン信号線、CL…対向電圧信号線、TFT…薄膜トランジスタ、PX…画素電極、CT…対向電極、SD…ソースドライバ、He…映像信号駆動回路、GD…ゲートドライバ、V…走査信号駆動回路、TCON…表示制御回路。
Claims (15)
- 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも駆動能力を増大させる増幅器を介して信号を供給することを特徴とする表示装置。 - 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給し、該映像信号は階調生成用電圧を基に階調が付与されて生成される映像信号駆動回路を有し、
該映像信号駆動回路は、ある画素に供給する映像信号の生成に対し、それより該映像信号駆動回路側に位置する画素に供給する映像信号の生成の場合より、前記階調生成用電圧を大きくする手段を備えることを特徴とする表示装置。 - 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から映像信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記映像信号を供給する映像信号駆動回路と、前記各ゲート信号線の少なくとも一端側から前記走査信号を供給する走査信号駆動回路を有し、
該走査信号駆動回路は、あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧より大きくする手段を備えることを特徴とする表示装置。 - 前記駆動能力を調整する手段を備えたことを特徴とする請求項1に記載の表示装置。
- 前記諧調生成用電圧を調整する手段を備えたことを特徴とする請求項2に記載の表示装置。
- あるゲート信号線に供給する走査信号のオン電圧に対し、それより該映像信号駆動回路側に位置するゲート信号線に供給する走査信号のオン電圧の大きさを調整する手段が備えられていることを特徴とする請求項3に記載の表示装置。
- 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から前記信号を供給する映像信号駆動回路を有し、
該映像信号駆動回路の前記各ドレイン信号線への前記信号の供給は、ある画素に対し、それより該映像信号駆動回路側に位置する画素よりも遅延量を小さくして行なう手段を備えていることを特徴とする表示装置。 - 映像信号駆動回路に、フレーム開始情報と1ラインの表示データ毎に送出されるラッチパルスとが入力され、フレーム開始情報の入力によって前記ラッチパルスをカウントした走査ライン位置情報を出力させる走査ライン位置計測手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項1ないし7のうちいずれかに記載の表示装置。
- 映像信号駆動回路には表示制御回路から表示データが伝送され、該表示データはライン毎のデータの間に帰線期間が含まれるとともに、この帰線期間内に走査ライン位置情報が前記表示制御回路から伝送され、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項1ないし7のうちいずれかに記載の表示装置。
- 映像信号駆動回路には表示制御回路からパルスが伝送され、前記表示制御回路には走査ライン位置情報に応じて前記パルスの幅を変換させる手段と、前記映像信号駆動回路には前記パルスの幅から前記走査ライン位置情報を読み取る手段が備えられ、前記走査ライン位置情報によって、ある画素に対してそれより映像駆動回路側に位置する画素か否かを判定することを特徴とする請求項1ないし7のうちいずれかに記載の表示装置。
- 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
該走査信号回路は、各ゲート信号線を前記映像信号駆動回路から遠ざかる方向へ順次選択する信号の入力によって、前記映像信号駆動回路から遠ざかる方向から順次電圧降下された信号を出力させるデコーダを備えることを特徴とする表示装置。 - 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号線回路に入力させる階調生成用電圧を前記走査信号駆動回路に対し遠い側から近い側にかけて順次電圧降下させる手段を備えることを特徴とする表示装置。 - 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路、および前記各ゲート信号線の少なくとも一端側から信号を供給する走査信号駆動回路とを有し、
前記映像信号駆動回路は、走査信号駆動回路から順次遠ざかる各ドレイン信号線に映像信号を順次遅延させて供給する遅延手段を備えることを特徴とする表示装置。 - 基板面に、並設された複数のゲート信号線とこれら各ゲート信号線に交差して並設された複数のドレイン信号線とで囲まれる領域を画素領域とし、
これら画素領域にゲート信号線からの走査信号によって駆動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線から信号が供給される電極とを少なくとも有する画素を構成し、
表示データが入力される演算手段と、この演算手段からの出力に基づいて前記各ドレイン信号線の少なくとも一端側から信号を供給する映像信号駆動回路を有し、
前記演算手段は、面内輝度傾斜に関する情報が入力され、この情報によって、輝度傾斜が発生する領域、およびその領域のうち最低あるいはそれに近い輝度レベルを検出し、該輝度レベルを基準レベルとして輝度傾斜の生じていない領域の表示データの輝度をその輝度に応じて低下させるとともに、輝度傾斜が生じている領域の各部分の表示データの輝度をその低下分に応じて前記基準レベルに対して輝度を向上させた補正データを前記映像信号駆動回路に出力させることを特徴とする表示装置。 - 前記補正データを、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調までの輝度範囲内において、0階調から前記最低あるいはそれに近い輝度レベルに対応する階調以上の階調に振り分け、この振り分けられたデータを前記映像信号駆動回路に出力させることを特徴とする請求項14に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002256573A JP2004094014A (ja) | 2002-09-02 | 2002-09-02 | 表示装置 |
US10/649,680 US20040070579A1 (en) | 2002-09-02 | 2003-08-28 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002256573A JP2004094014A (ja) | 2002-09-02 | 2002-09-02 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004094014A true JP2004094014A (ja) | 2004-03-25 |
Family
ID=32061759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002256573A Pending JP2004094014A (ja) | 2002-09-02 | 2002-09-02 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040070579A1 (ja) |
JP (1) | JP2004094014A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006231911A (ja) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | 画素回路、発光装置および電子機器 |
JP2009086630A (ja) * | 2007-09-27 | 2009-04-23 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶表示装置の駆動方法 |
JP2014102747A (ja) * | 2012-11-21 | 2014-06-05 | Panasonic Liquid Crystal Display Co Ltd | タッチパネル装置及びタッチパネル装置の制御方法 |
JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
WO2015140861A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社Joled | 画像表示装置及び表示制御方法 |
JP2015219473A (ja) * | 2014-05-21 | 2015-12-07 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2016133810A (ja) * | 2015-01-15 | 2016-07-25 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置 |
JP2019124898A (ja) * | 2018-01-19 | 2019-07-25 | 株式会社Joled | 表示装置および表示パネルの駆動方法 |
JP2022008587A (ja) * | 2019-12-13 | 2022-01-13 | ラピスセミコンダクタ株式会社 | ソースドライバ及び表示装置 |
US11501729B2 (en) | 2019-12-13 | 2022-11-15 | Lapis Semiconductor Co., Ltd. | Source driver that adjusts a timing of outputting of pixel data based on a length of a source line, and display device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005038762A1 (en) * | 2003-10-17 | 2005-04-28 | Scanvue Technologies Llc | Differentiating circuit display |
JP2008107369A (ja) * | 2005-02-01 | 2008-05-08 | Sharp Corp | 液晶表示装置および液晶表示駆動回路 |
CN101542580B (zh) * | 2006-11-29 | 2012-05-09 | 夏普株式会社 | 液晶显示装置、液晶显示装置驱动方法、液晶显示装置源极驱动器、以及液晶显示装置控制器 |
WO2012001991A1 (ja) | 2010-07-02 | 2012-01-05 | パナソニック株式会社 | 表示装置およびその駆動方法 |
US10403225B2 (en) | 2012-06-29 | 2019-09-03 | Novatek Microelectronics Corp. | Display apparatus and driving method thereof |
US11024252B2 (en) * | 2012-06-29 | 2021-06-01 | Novatek Microelectronics Corp. | Power-saving driving circuit for display panel and power-saving driving method thereof |
TWI473056B (zh) * | 2012-06-29 | 2015-02-11 | Novatek Microelectronics Corp | 平板顯示器的省電驅動電路與方法 |
US9013385B2 (en) * | 2012-09-29 | 2015-04-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Driving circuit of LCD panel, LCD panel, and LCD device |
TWI579822B (zh) * | 2015-11-17 | 2017-04-21 | 瑞鼎科技股份有限公司 | 顯示面板驅動電路及其補償方法 |
CN105427823A (zh) * | 2016-01-04 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种栅极驱动电压的调节方法、调节装置及显示装置 |
JP6535431B2 (ja) * | 2017-07-21 | 2019-06-26 | レノボ・シンガポール・プライベート・リミテッド | 会議システム、共有表示装置に対する表示方法および切換装置 |
CN107665666B (zh) * | 2017-10-31 | 2019-10-01 | 京东方科技集团股份有限公司 | 显示模组的伽马电压校正方法及系统 |
CN114974055A (zh) * | 2021-02-24 | 2022-08-30 | 福州京东方光电科技有限公司 | 显示驱动模组、显示驱动方法和显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999004385A1 (fr) * | 1997-07-16 | 1999-01-28 | Seiko Epson Corporation | Dispositif a cristaux liquides, procede d'attaque de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif |
-
2002
- 2002-09-02 JP JP2002256573A patent/JP2004094014A/ja active Pending
-
2003
- 2003-08-28 US US10/649,680 patent/US20040070579A1/en not_active Abandoned
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006231911A (ja) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | 画素回路、発光装置および電子機器 |
JP2009086630A (ja) * | 2007-09-27 | 2009-04-23 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶表示装置の駆動方法 |
JP2014102747A (ja) * | 2012-11-21 | 2014-06-05 | Panasonic Liquid Crystal Display Co Ltd | タッチパネル装置及びタッチパネル装置の制御方法 |
JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
WO2015140861A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社Joled | 画像表示装置及び表示制御方法 |
JPWO2015140861A1 (ja) * | 2014-03-17 | 2017-04-06 | 株式会社Joled | 画像表示装置及び表示制御方法 |
JP2015219473A (ja) * | 2014-05-21 | 2015-12-07 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2016133810A (ja) * | 2015-01-15 | 2016-07-25 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置 |
JP7005123B2 (ja) | 2015-01-15 | 2022-01-21 | 三星ディスプレイ株式會社 | 表示装置 |
JP2019124898A (ja) * | 2018-01-19 | 2019-07-25 | 株式会社Joled | 表示装置および表示パネルの駆動方法 |
JP2022008587A (ja) * | 2019-12-13 | 2022-01-13 | ラピスセミコンダクタ株式会社 | ソースドライバ及び表示装置 |
US11501729B2 (en) | 2019-12-13 | 2022-11-15 | Lapis Semiconductor Co., Ltd. | Source driver that adjusts a timing of outputting of pixel data based on a length of a source line, and display device |
Also Published As
Publication number | Publication date |
---|---|
US20040070579A1 (en) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004094014A (ja) | 表示装置 | |
US7233304B1 (en) | Liquid crystal display apparatus | |
US7777713B2 (en) | Device and method for driving large-sized and high-resolution display panel | |
US6985130B2 (en) | Display device including a distribution circuit disposed after a video signal generation circuit | |
US8379011B2 (en) | Driving device, display apparatus having the same and method of driving the display apparatus | |
US7808493B2 (en) | Displaying apparatus using data line driving circuit and data line driving method | |
US20030122761A1 (en) | Driving device of liquid crystal display device and driving method thereof | |
KR101260838B1 (ko) | 액정표시장치 | |
JP2007188089A (ja) | 液晶表示装置 | |
JP2008304896A (ja) | 表示装置及びその駆動方法 | |
JP2008533519A (ja) | バックライト式lcdディスプレイ装置及びその駆動方法 | |
WO2020026954A1 (ja) | 表示装置及びその駆動方法 | |
KR101244773B1 (ko) | 표시장치 | |
JP2009058684A (ja) | 液晶表示装置 | |
JP4127249B2 (ja) | 電気光学装置の調整方法、電気光学装置の調整装置および電子機器 | |
US11086177B2 (en) | Display apparatus | |
KR101127850B1 (ko) | 액정표시장치의 구동회로 | |
KR20110072116A (ko) | 액정 표시장치 및 그의 구동방법 | |
JP2953589B2 (ja) | 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置 | |
KR100623791B1 (ko) | 액정표시장치 및 그 구동 방법 | |
KR20080026860A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
KR101167516B1 (ko) | 액정표시장치 | |
KR100695305B1 (ko) | 액정 표시 장치 및 그 구동 장치 | |
US11854507B2 (en) | Liquid crystal display device and operation method thereof | |
KR101237157B1 (ko) | 표시장치의 다운 샘플링 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |