KR101127850B1 - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR101127850B1
KR101127850B1 KR1020050047648A KR20050047648A KR101127850B1 KR 101127850 B1 KR101127850 B1 KR 101127850B1 KR 1020050047648 A KR1020050047648 A KR 1020050047648A KR 20050047648 A KR20050047648 A KR 20050047648A KR 101127850 B1 KR101127850 B1 KR 101127850B1
Authority
KR
South Korea
Prior art keywords
voltage
voltage source
gray
voltages
control signal
Prior art date
Application number
KR1020050047648A
Other languages
English (en)
Other versions
KR20060126052A (ko
Inventor
이경언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050047648A priority Critical patent/KR101127850B1/ko
Publication of KR20060126052A publication Critical patent/KR20060126052A/ko
Application granted granted Critical
Publication of KR101127850B1 publication Critical patent/KR101127850B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Abstract

본 발명은 킥백전압을 감소시킬 수 있으며, 감마값의 조절이 용이한 액정표시장치의 구동회로 및 이의 구동방법에 관한 것으로, 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 직렬 접속된 다수개의 저항들; 상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는 계조전압 발생부; 및, 외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함함을 그 특징으로 한다.
액정표시장치, 감마커브, 감마값, 킥백전압, 계조전압, 저항

Description

액정표시장치의 구동회로{A driving circuit of a lquid crystal display device}
도 1은 종래의 저항열 방식의 계조전압 발생부를 구비한 액정표시장치의 회로도
도 2는 감마 커브를 나타낸 그래프
도 3은 종래의 액정표시장치에서의 하나의 화소에 대한 등가회로도
도 4는 기생용량 커패시터에 의한 화소전압의 변화를 설명하기 위한 신호파형도
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 구동회로에서의 기준전압 발생부 및 계조전압 발생부를 나타낸 도면
도 6a는 도 5의 제 1 스위칭소자 및 제 2 스위칭소자가 모두 턴-오프된 상태에 대한 등가회로도
도 6b는 도 5의 제 1 스위칭소자가 턴-온된 상태 및 제 2 스위칭소자가 턴-오프된 상태에 대한 등가회로도
도 6c는 도 5의 제 1 스위칭소자가 턴-오프된 상태 및 제 2 스위칭소자가 턴-온된 상태에 대한 등가회로도
도 6d는 도 5의 제 1 스위칭소자 및 제 2 스위칭소자가 모두 턴-온된 상태에 대한 등가회로
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 구동회로에 대한 구성도
＊도면의 주요부에 대한 부호 설명
501 : 기준전압 발생부 502 : 계조전압 발생부
Vin1 : 제 1 전압 Vin2 : 제 2 전압
CS1 : 제 1 제어신호 CS2 : 제 2 제어신호
R, r : 저항 Vref0 내지 Vref8 : 기준전압
GMA0 내지 GMA63 : 계조전압
본 발명은 액정표시장치에 관한 것으로, 특히 서로 다른 감마 값을 가지는 감마 커브를 가지는 다수개의 계조전압 발생부를 구비하여 화상에 따른 감마 값을 보정할 수 있는 액정표시장치의 구동회로 및 이의 구동방법에 대한 것이다.
일반적인 액정표시장치(liquid crystal display, LCD)는 두 개의 서로 대향하는 기판과, 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다.
이와 같은 액정표시장치는 상기 액정층에 전계를 인가하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는 다. 이러한 액정표시장치는 휴대가 간편한 평판표시장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.
이러한 TFT-LCD는 주사 신호를 전달하는 다수의 게이트 라인과 상기 게이트 라인에 수직교차하여 형성되며 화상 데이터를 전달하는 데이터 라인을 포함하며, 상기 게이트 라인과 상기 데이터 라인에 의해 둘러싸인 화소영역에 형성되며 각각 상기 게이트 라인 및 데이터 라인과 상기 박막트랜지스터를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다.
이러한 LCD에서 각 화소에 화상 데이터를 인가하는 방법으로는, 먼저, 상기 게이트 라인들에 순차적으로 주사 신호인 게이트 온 신호를 인가하여 상기 게이트 라인에 연결된 박막트랜지스터를 순차적으로 턴-온시키고, 이와 동시에 상기 게이트 라인에 대응하는 화소 행에 인가할 화상 신호(보다 구체적으로 계조전압)를 상기 각 데이터 라인에 공급한다. 그러면, 상기 데이터 라인에 공급된 화상 신호는 턴-온된 박막트랜지스터를 통해 각 화소에 인가된다. 이 때, 한 프레임 주기 동안 모든 게이트 라인들에 순차적으로 게이트 온 신호를 인가하여 모든 화소 행에 화상 신호를 인가함으로써, 결국 하나의 프레임의 화상이 표시된다.
이와 같이 LCD의 데이터 라인으로 인가되는 계조전압은, 계조를 발생하기 위해 상기 박막트랜지스터의 소스 전극에 인가되는 전압을 의미하며, 컬러 TFT LCD에 있어서 계조는 그래픽 제어기로부터 들어오는 레드(R), 그린(G), 블루(G) 데이터의 비트수에 의해 결정된다. 즉, 예컨대 R 데이터가 6비트로 들어온다고 하면 26= 64 의 계조가 만들어져 64계조의 R을 표현할 수 있게 되는 것이다.
이러한 64개의 계조를 표현하기 위해서는 64개의 계조전압이 필요하며, 이러한 계조전압을 만들기 위해서는 예를 들어, 0V-10V(고전압 구동의 경우) 사이를 64등분으로 나누어 64개의 전압을 데이터 드라이버로 공급하여야 한다. 그러나, 실제로는 데이터 드라이버내에 8등분된 전압을 발생시켜주는 부분이 있기 때문에 외부에서 9개의 계조전압을 공급하면 된다. 따라서, 0V-10V 사이를 8등분 할 수 있도록 9개의 계조전압을 상기 데이터 드라이버로 넣어주면 된다. 이와 같은 계조전압을 발생시키는 방법은 크게 저항열 방식과 전압 증폭을 이용하는 방식이 있다.
이하, 첨부된 도면을 참조하여 종래의 저항열 방식의 계조전압 발생부가 구비된 액정표시장치의 구동회로를 상세히 설명하면 다음과 같다.
도 1은 종래의 저항열 방식의 계조전압 발생부를 구비한 액정표시장치의 회로도이다.
종래의 저항열 방식의 계조전압 발생부(102)를 구비한 액정표시장치의 구동회로는, 도 1에 도시된 바와 같이, 제 1 전압원(Vin1)과 제 2 전압원(Vin2)간의 차전압(Vin1-Vin2)을 분압하여 다수개의 기준전압들(Vref0 내지 Vref8)을 제공하는 기준전압 발생부(101)와, 상기 기준전압 발생부(101)로부터의 기준전압들(Vref0 내지 Vref8)을 인가받아 상기 기준전압들(Vref0 내지 Vref8) 각각을 분압하여 다수개의 계조전압들(GMA0 내지 GMA63)을 출력하는 계조전압 발생부(102)를 포함한다.
구체적으로, 상기 기준전압 발생부(101)는 제 1 전압원(Vin1)과 제 2 전압원(Vin2) 사이에 직렬로 연결된 다수개의 저항들(R)로 구성되어 있으며, 상기 계조전 압 발생부(102)는 상기 기준전압 발생부(101)로부터 분압되어 출력된 각 기준전압들(Vref0 내지 Vref8)을 다시 분압하여 다수개의 계조전압들(GMA0 내지 GMA63)을 출력하는 다수개의 저항들(r)로 구성되어 있다.
일반적으로, 상기 기준전압 발생부(101)는 상기 데이터 드라이버의 외부에 위치하게 되고, 상기 계조전압 발생부(102)는 상기 데이터 드라이버의 내부에 내장된다.
한편, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 교류전압으로서, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 서로 반전된 위상을 갖는다. 즉, 상기 제 1 전압원(Vin1)이 하이상태인 기간동안 상기 제 2 전압원(Vin2)은 로우상태로 유지되고, 상기 제 1 전압원(Vin1)이 로우상태인 기간동안 상기 제 2 전압원(Vin2)은 하이상태로 유지된다. 따라서, 상기 제 1 전압원(Vin1)이 하이상태를 갖고 상기 제 2 전압원(Vin2)이 로우상태를 갖는 기간동안(상기 제 1 전압원(Vin1)이 상기 제 2 전압원(Vin2)보다 더 큰 값을 갖는 기간동안)에, 상기 기준전압 발생부(101)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 정극성을 갖는다. 반대로, 상기 제 1 전압원(Vin1)이 로우상태를 갖고 상기 제 2 전압원(Vin2)이 하이상태를 갖는 기간동안(상기 제 1 전압원(Vin1)이 상기 제 2 전압원(Vin2)보다 더 작은 값을 갖는 기간동안)에, 상기 기준전압 발생부(101)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 부극성을 나타낸다.
요약하면, 상기 기준전압 발생부(101)로부터 출력되는 기준전압들(Vref0 내 지 Vref8)은 상기 제 1 및 제 2 전압원(Vin1, Vin2)의 상태에 따라 정극성 또는 부극성을 나타낸다.
이와 같이 상기 기준전압 발생부(101)로부터 출력된 기준전압들(Vref0 내지 Vref8)은 상기 계조전압 발생부(102)에 제공되며, 상기 계조전압 발생부(102)는 상기 기준전압들(Vref0 내지 Vref8)이 정극성일때는 정극성의 계조전압들(GMA0 내지 GMA63)을 출력하고, 상기 기준전압들(Vref0 내지 Vref8)이 부극성일때는 부극성의 계조전압들(GMA0 내지 GMA63)을 출력한다. 이 계조전압들(GMA0 내지 GMA63)은 데이터 드라이버에 입력되며, 상기 데이터 드라이버는 상기 계조전압들(GMA0 내지 GMA63) 중 현재 입력된 화상 데이터에 대응하는 계조전압을 출력하고, 이를 데이터 라인을 통해 각 화소에 공급한다.
여기서, 상기 계조전압 발생부(102)로부터 출력되는 계조전압들(GMA0 내지 GMA63)과 상기 계조전압들(GMA0 내지 GMA63)의 크기에 따른 투과도의 관계를 나타낸 감마 커브를 상세히 설명하면 다음과 같다.
도 2는 감마 커브를 나타낸 그래프이다.
도 2의 감마 커브는, 정극성 계조전압들(GMA0 내지 GMA63)과 투과도에 대한 관계를 나타낸 그래프로서, 상기 정극성 계조전압들(GMA0 내지 GMA63)이 증가할수록 투과도가 증가하는 노멀리 블랙 모드를 나타낸다.
상기 감마 커브는 액정표시장치의 액정패널에 표시되는 화상의 휘도를 나타내는 것으로서, 상기 감마 커브의 감마 값이 증가할수록 각 정극성 계조전압들(GMA0 내지 GMA63)에 따른 투과도가 감소하게 되어 상기 화상이 전체적으로 어두워 지게 되며, 상기 감마 커브의 감마 값이 감소할수록 각 정극성 계조전압들(GMA0 내지 GMA63)에 따른 투과도가 증가하여 상기 화상이 전체적으로 밝아지게 된다. 한편, 따로 설명하지 않았지만, 상기 부극성 계조전압들(GMA0 내지 GMA63)에 의해 표현되는 감마 커브도 상기 정극성 계조전압들(GMA0 내지 GMA63)에 의해 표현되는 감마 커브와 동일한 특징을 갖는다.
일반적으로, 동일한 공정 라인에서 제조되는 동일 해상도 및 동일 사이즈의 액정표시장치들에 구비되는 계조전압 발생부(102)는 동일한 감마 값을 가지는 감마 커브를 나타내게 되는데, 동일한 감마 값을 갖는 감마 커브가 적용된 액정표시장치라도 각 액정표시장치의 특성에 따라 서로 다른 휘도를 나타낼 수 있다.
예를 들어, 서로 동일한 해상도 및 사이즈를 갖는 제 1 및 제 2 액정표시장치가 있다고 할 때, 상기 제 1 및 제 2 액정표시장치에 동일하게 적용된 감마 커브의 감마 값이 상기 제 1 액정표시장치에 표시되는 화상의 휘도를 제대로 표현한다고 하여도, 상기 제 2 액정표시장치에 표시되는 화상의 휘도를 제대로 표현할 수 없는 문제점이 발생할 수 있다.
또한, 종래의 기준전압 발생부(101) 및 계조전압 발생부(102)를 사용한 액정표시장치에는 다음과 같은 문제점이 있었다. 이와 같은 문제점을 액정표시장치에 구비된 하나의 화소의 동작을 통해 상세히 설명하면 다음과 같다.
도 3은 종래의 액정표시장치에서의 하나의 화소에 대한 등가회로도이다.
상기 화소의 등가회로는, 도 3에 도시된 바와 같이, 서로 교차하는 데이터 라인(DL) 및 게이트 라인(GL)에 각각 소스단자와 게이트단자가 연결되는 박막트랜 지스터(TFT)와, 상기 박막트랜지스터(TFT)의 드레인단자에 연결되는 화소전극(306)과 공통전극(309) 사이에 형성되는 액정용량 커패시터(Clc)와 상기 화소전극(306)과 인접한 화소의 게이트 라인(G)사이에 형성되는 보조용량 커패시터(Cst)로 구성된다.
이와 같이 구성되는 각 화소의 등가회로의 동작은 다음과 같다.
먼저, 게이트 라인(GL)에 게이트 신호에 따라 설정된 게이트 전압이 인가되어 박막트랜지스터(TFT)가 턴-온 되면, 데이터 라인(DL)으로부터 데이터 신호에 따라 설정된 계조전압(Vdata)이 각 화소전극(306)에 매 프레임마다 인가된다.
이후, 상기 화소전극(306)에 인가되는 계조전압(Vdata; GMA0 내지 GMA63들 중 어느 하나를 나타냄)과 공통전극(309)에 인가되는 공통전압(Vcom)의 차이에 해당하는 차전압인 화소전압(Vp)이 액정층에 인가되어 이 전계의 세기에 대응하는 투과율로 빛이 투과되도록 한다.
이때, 상기 보조용량 커패시터(Cst)는 상기 화소전극(306)에 인가된 상기 계조전압(Vdata)을 1 프레임 동안 유지함으로써 상기 1 프레임의 화상을 표시한다.
한편, 상술한 바와 같이, 상기 데이터 드라이버는 상기 계조전압 발생부(102)로부터 출력된 정극성의 계조전압들(GMA0 내지 GMA63) 및 부극성의 계조전압들(GMA0 내지 GMA63)을 교번하여 출력하는데, 이는 상기 액정층의 열화를 방지하기 위함이다. 즉, 상기 액정층에 같은 방향의 화소전압(Vp)이 계속해서 인가되면 상기 액정층이 열화되기 때문에, 이를 방지하기 위해 상기 데이터 라인(DL)으로부터 상기 화소전극(306)에 인가되는 계조전압(Vdata)을 공통전압(Vcom)에 대하여 정극성 (+) 또는 부극성(-)이 되도록 반복하여 구동한다.
즉, 하나의 화소전극(306)에 계조전압(Vdata)을 인가하고자 한다면, 첫 번째 프레임에는 상기 공통전압(Vcom)에 대하여 정극성의 계조전압(Vdata)을 인가하고, 두 번째 프레임에서는 상기 공통전압(Vcom)에 대하여 부극성의 계조전압(Vdata)을 인가하여 상기 동일 화소전극(306)에 매 프레임마다 정극성의 계조전압(Vdata)과 부극성의 계조전압(Vdata)이 교번하여 인가되도록 한다.
이와 같은 구동 방식을 극성반전 구동방식이라 한다.
여기서, 상기 액정층에 인가되는 화소전압(Vp)은, 상술한 바와 같이, 상기 화소전극(306)에 인가되는 계조전압(Vdata)과 공통전극(309)에 인가되는 공통전압(Vcom) 사이의 차에 해당하는 전압으로 정해지는데, 상기와 같은 극성반전 구동방식으로 액정표시장치를 구동하는 경우에는, 상기 정극성의 계조전압(Vdata) 및 부극성의 계조전압(Vdata)이 상기 공통전압(Vcom)을 중심으로 대칭이 되도록 상기 공통전압(Vcom)의 레벨을 일정하게 유지하여 상기 액정층에 걸리는 화소전압(Vp)의 절대치가 매 프레임마다 서로 동일해지도록 해야한다.
그러나, 이와 같은 극성반전 구동시 상기 게이트 라인(G)과 화소전극(306) 사이에 형성되는 기생용량 커패시터(Cgs)로 인해 상기 액정층에 인가되는 화소전압(Vp)의 절대치가 매 프레임마다 변화하게 된다.
이하 도면을 첨부하여 상기 기생용량 커패시터(Cgs)에 의한 화소전압(Vp)의 절대치의 변화를 상세히 설명하면 다음과 같다.
도 4는 기생용량 커패시터에 의한 화소전압의 변화를 설명하기 위한 신호파 형도이다.
먼저, 첫 번째 프레임에서 상기 게이트 라인(GL)에 인가된 게이트 전압(Vg)이 게이트 고전압(Vgh)이면, 화소영역 내의 박막트랜지스터(TFT)가 턴-온되어 데이터 라인(DL)을 통해 정극성의 계조전압(Vdata)이 화소전극(306)에 인가된다.
그러면, 상기 화소영역 내의 액정용량 커패시터(Clc)와 보조용량 커패시터(Cst)에는 상기 화소전극(306)에 인가된 정극성의 계조전압(Vdata)과 공통전극(309)에 인가된 공통전압(Vcom)의 차이에 해당하는 값인 화소전압(Vp)이 충전된다.
이후, 상기 게이트 라인(GL)에 인가되는 게이트 전압(Vg)이 게이트 고전압(Vgh)에서 게이트 저전압(Vgl)으로 바뀌면, 상기 박막트랜지스터(TFT)가 턴-오프되어 상기 화소전압(Vp)은 플로팅(floating) 상태로 된다. 이와 동시에, 상기 게이트 라인(GL)과 화소전극(306)간의 용량성 결합성분인 기생용량 커패시터(Cgs)에 의해 상기 게이트 라인(GL)의 게이트 전압(Vg)에 변화가 발생하고, 이것이 상기 화소전극(306)에 영향을 주어 상기 액정층(3)에 인가된 화소전압(Vp)은 킥백전압(△Vp)만큼 떨어진다.
이어서, 두 번째 프레임에서 상기 게이트 라인(GL)에 인가된 게이트 전압(Vg)이 게이트 고전압(Vgh)이면, 상기 화소영역 내의 박막트랜지스터(TFT)가 다시 턴-온되어 데이터 라인(DL)을 통해 부극성의 계조전압(Vdata)이 화소전극(306)에 인가된다.
그러면, 화소영역 내의 액정용량 커패시터(Clc)와 보조용량 커패시터(Cs)에는 상기 화소전극(306)에 인가된 부극성의 계조전압(Vdata)과 상기 공통전극(309) 에 인가된 공통전압(Vcom)의 차에 해당하는 값인 화소전압(Vp)이 충전된다.
이후, 상기 게이트 라인(GL)에 인가되는 게이트 전압(Vg)이 게이트 고전압(Vgh)에서 게이트 저전압(Vgl)으로 바뀌면, 상기 박막트랜지스터(TFT)가 다시 턴-오프되어 상기 화소전압(Vp)은 플로팅(floating) 상태로 된다. 이와 동시에, 상기 게이트 라인(GL)과 화소전극(306)간의 용량성 결합성분인 기생용량 커패시터(Cgs)에 의해 게이트 라인(GL)의 게이트 전압(Vg)에 변화가 발생하고, 이것이 상기 화소전극(306)에 영향을 주어 상기 화소전압(Vp)은 킥백전압(△Vp)만큼 떨어진다.
따라서, 상기 킥백전압(△Vp)으로 인해 실제로 액정층에 인가되는 화소전압(Vp)의 절대값이 매 프레임마다 바뀌게 되어, 다수의 프레임이 진행됨에 따라 화면의 밝기가 주기적으로 변화면서 깜박거리는 플리커 현상이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 기준전압 발생부에 구비된 다수개의 저항들 각각에 병렬로 스위칭소자를 접속시키고, 액정표시장치의 모델에 따라 상기 스위칭소자를 온시키거나 오프시켜 상기 저항의 비를 달리함으로써 감마값을 간단하게 조절할 수 있고, 또한 상기 스위칭소자를 매 프레임마다 교번적으로 온 또는 오프시킴으로써 정극성의 계조전압이 출력되는 시기에는 원래의 계조전압을 출력시키고 부극성의 계조전압이 출력되는 시기에는 원래의 계조전압보다 더 감쇄된 계조전압을 출력시킴으로써 킥백전압을 최소화시킬 수 있는 액정표시장치의 구동회로 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는, 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 직렬 접속된 다수개의 저항들; 상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는 계조전압 발생부; 및, 외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치의 구동회로는, 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 기준전압 발생부; 상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는, 직렬 접속된 다수개의 저항들; 및, 외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로의 구동방법은, 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 직렬 접속된 다수개의 저항들과, 상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는 계조전압 발생부와, 외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함하는 액정표시장치의 구동회로의 구동방법에 있어서, 상기 제어신호를 이용하여 각 스위칭부의 스위칭소자들을 선택적으로 턴-온 또는 턴-오프시킴으로써, 상기 저항들로부터 출력되는 기준전압들의 크기를 변화시키는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로의 구동방법은, 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 기준전압 발생부와, 상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는, 직렬 접속된 다수개의 저항들과, 외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함하는 액정표시장치의 구동회로의 구동방법에 있어서, 상기 제어신호를 이용하여 각 스위칭부의 스위칭소자들을 선택적으로 턴-온 또는 턴-오프시킴으로써, 상기 저항들로부터 출력되는 계조전압들의 크기를 변화시키는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 구동회로를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치의 구동회로에서의 기준전압 발생부 및 계조전압 발생부를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 액정표시장치의 구동회로는, 도 4에 도시된 바와 같이, 제 1 전압원(Vin1)과 제 2 전압원(Vin2)간의 차전압(Vin1-Vin2)을 분압하여 다수개의 기준전압들(Vref0 내지 Vref8)을 제공하는 기준전압 발생부(501)와, 상기 기준전압 발생부(501)로부터의 기준전압들(Vref0 내지 Vref8)을 인가받아 상기 기준전압들(Vref0 내지 Vref8) 각각을 분압하여 다수개의 계조전압들(GMA0 내지 GMA63)을 출력하는 계조전압 발생부(502)를 포함하여 구성되는데, 구체적으로, 상기 기준전압 발생부(501)는 제 1 전압원(Vin1)과 제 2 전압원(Vin2) 사이에 직렬로 연결된 다수개의 저항들(R)과, 상기 저항들(R) 각각에 병렬로 접속된 다수개의 제 1 스위칭소자(SW1)들을 포함한다. 그리고, 상기 계조전압 발생부(502)는 상기 기준전압 발생부(501)로부터 분압되어 출력된 각 기준전압들(Vref0 내지 Vref8)을 다시 분압하여 다수개의 계조전압들(GMA0 내지 GMA63)을 출력하는 다수개의 저항들(r)로 구성되어 있다.
또한, 본 발명의 제 1 실시예에 따른 액정표시장치의 구동회로는, 상기 저항들(R) 각각에 병렬로 접속되어 외부로부터의 제 2 제어신호(C2)에 의해 턴-온 또는 턴-오프되는 다수개의 제 2 스위칭소자(SW2)들을 더 포함할 수도 있으며, 이때 상기 제 2 스위칭소자(SW2)의 채널폭과 상기 제 1 스위칭소자(SW1)의 채널폭은 서로 다르게 설계된다.
구체적으로, 본 발명의 제 1 실시예에서는 상기 제 1 스위칭소자(SW1)의 채널폭을 상기 제 2 스위칭소자(SW2)의 채널폭보다 더 작게 설정하기로 한다. 이에 따라, 상기 제 1 스위칭소자(SW1)는 상기 제 2 스위칭소자(SW2)보다 더 작은양의 전류를 도통시키게 된다. 이는 결국, 상기 제 1 스위칭소자(SW1)의 내부저항이 상기 제 2 스위칭소자(SW2)의 내부저항보다 더 크다는 것을 의미한다.
한편, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 교류전압으로서, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 서로 반전된 위상을 갖는다. 즉, 상기 제 1 전압원(Vin1)이 하이상태인 기간동안 상기 제 2 전압원(Vin2)은 로우상태로 유지되고, 상기 제 1 전압원(Vin1)이 로우상태인 기간동안 상기 제 2 전압원(Vin2)은 하이상태로 유지된다. 따라서, 상기 제 1 전압원(Vin1)이 하이상태를 갖고 상기 제 2 전압원(Vin2)이 로우상태를 갖는 기간동안(상기 제 1 전압원(Vin1)이 상기 제 2 전압원(Vin2)보다 더 큰 값을 갖는 기간동안)에, 상기 기준전압 발생부(501)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 정극성을 갖는다. 반대로, 상기 제 1 전압원(Vin1)이 로우상태를 갖고 상기 제 2 전압원(Vin2)이 하이상태를 갖는 기간동안(상기 제 1 전압원(Vin1)이 상기 제 2 전압원(Vin2)보다 더 작은 값을 갖는 기간동안)에, 상기 기준전압 발생부(501)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 부극성을 나타낸다.
요약하면, 상기 기준전압 발생부(501)로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 상기 제 1 및 제 2 전압원(Vin1, Vin2)의 상태에 따라 정극성 또는 부극성을 나타낸다.
이와 같이 상기 기준전압 발생부(501)로부터 출력된 기준전압들(Vref0 내지 Vref8)은 상기 계조전압 발생부(502)에 제공되며, 상기 계조전압 발생부(502)는 자신에게 제공된 기준전압들(Vref0 내지 Vref8)이 정극성일때는 정극성의 계조전압들(GMA0 내지 GMA63)을 출력하고, 자신에게 제공된 기준전압들(Vref0 내지 Vref8)이 부극성일때는 부극성의 계조전압들(GMA0 내지 GMA63)을 출력한다. 이 계조전압들(GMA0 내지 GMA63)은 데이터 드라이버에 입력되며, 상기 데이터 드라이버는 상기 계조전압들(GMA0 내지 GMA63) 중 현재 입력된 화상 데이터에 대응하는 계조전압을 출력하고, 이를 액정패널에 구비된 데이터 라인을 통해 각 화소에 공급한다. 일반적으로, 상기 기준전압 발생부(501)는 상기 데이터 드라이버의 외부에 위치하게 되고, 상기 계조전압 발생부(502)는 상기 데이터 드라이버의 내부에 내장된다.
여기서, 도면에 도시하지 않았지만, 상기 액정패널에는 m×n 개의 화소가 매트릭스 타입으로 배열되고, 각각의 화소에는 화상을 표시하기 위한 화소전극이 형성되어 있으며, m개의 게이트 라인과 n개의 데이터 라인(DL)이 수직교차되며 그 교차부에 박막트랜지스터(TFT)가 형성되어 있다. 구체적으로, 상기 박막트랜지스터(TFT)의 게이트단자는 상기 게이트 라인(GL)에 접속되고, 소스단자는 상기 데이터 라인(DL)에 접속되며, 드레인단자는 상기 화소전극에 접속된다.
이와 같이 구성된 본 발명에 따른 액정표시장치의 구동회로의 동작을 상세히 설명하면 다음과 같다.
이와 같이 구성된 본 발명의 액정표시장치의 구동회로는 4종류의 감마값을 갖는 감마 커브를 나타낼 수 있다.
도 6a는 도 5의 제 1 스위칭소자 및 제 2 스위칭소자가 모두 턴-오프된 상태에 대한 등가회로도이고, 도 6b는 도 5의 제 1 스위칭소자가 턴-온된 상태 및 제 2 스위칭소자가 턴-오프된 상태에 대한 등가회로도이고, 도 6c는 도 5의 제 1 스위칭소자가 턴-오프된 상태 및 제 2 스위칭소자가 턴-온된 상태에 대한 등가회로도이고, 도 6d는 도 5의 제 1 스위칭소자 및 제 2 스위칭소자가 모두 턴-온된 상태에 대한 등가회로이다.
먼저, 로우논리를 갖는 제 1 및 제 2 제어신호(C1, C2)를 상기 제 1 및 제 2 스위칭소자(SW2)들의 각 게이트단자에 인가할 경우, 상기 제 1 및 제 2 스위칭소자(SW1, SW2)들은 모두 턴-오프된다. 따라서, 이는, 도 6a에 도시된 바와 같이, 상기 제 1 스위칭소자(SW1) 및 제 2 스위칭소자(SW2)가 오픈된 상태로 나타낼 수 있다. 즉, 도 6a의 기준전압 발생부(501)는 서로 직렬로 접속된 저항들(R)로 구성된다. 이때, 상기 기준전압 발생부(501)로부터 출력된 기준전압들(Vref0 내지 Vref8)은 계조전압 발생부(502)에 입력되어 분압됨으로써 계조전압들(GMA0 내지 GMA63)로 변환되며, 이 계조전압들(GMA0 내지 GMA63)로 이루어진 제 1 감마커브는 가장 낮은 감마값을 갖는다. 즉, 상기 계조전압들(GMA0 내지 GMS63)은 가장 높은 계조값을 나타낸다.
그리고, 하이논리를 갖는 제 1 제어신호(C1)를 상기 제 1 스위칭소자(SW1)의 게이트단자에 인가하고, 로우논리를 갖는 제 2 제어신호(C2)를 상기 제 2 스위칭소자(SW2)의 게이트단자에 인가할 경우, 상기 제 1 스위칭소자(SW1)는 턴-온되고, 상기 제 2 스위칭소자(SW2)는 턴-오프된다. 따라서, 도 6b에 도시된 바와 같이, 상기 제 1 스위칭소자(SW1)들 각각은 자신의 내부저항을 저항값으로 갖는 저항(R`)으로 나타낼 수 있다. 이 저항들(R`) 각각은 상기 저항들(R)과 병렬로 연결된다. 이에 의해, 도 6b에 도시된 기준전압 발생부(501)의 저항들(R, R`)의 저항값은 도 6a에 도시된 기준전압 발생부(501)의 저항들(R)의 저항값보다 더 작아지게 되므로, 도 6b의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)은 도 6a의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)보다 더 작아지게 된다. 따라서, 도 6b의 기준전압(Vref0 내지 Vref8)을 인가받는 계조전압 발생부(502)로부터 출력되는 계조전압(GMA0 내지 GMA63)은 도 6a의 계조전압 발생부(502)로부터 출력되는 계조전압(GMA0 내지 GMA63)보다 더 작은 값을 나타낸다. 결국, 도 6b의 계조전압 발생부(502)로부터 출력되는 계조전압들(GMA0 내지 GMA63)로 이루어진 제 2 감마커브는 상기 제 1 감마커브보다 더 높은 값을 갖는다, 즉, 도 6b의 계조전압들(GMA0 내지 GMA63)은 상기 6a의 계조전압들(GMA0 내지 GMA63)보다 더 낮은 계조값을 나타낸다.
그리고, 로우논리를 갖는 제 1 제어신호(C1)를 상기 제 1 스위칭소자(SW1)의 게이트단자에 인가하고, 하이논리를 갖는 제 2 제어신호(C2)를 상기 제 2 스위칭소자(SW2)의 게이트단자에 인가할 경우, 상기 제 1 스위칭소자(SW1)는 턴-오프되고, 상기 제 2 스위칭소자(SW2)는 턴-온된다. 따라서, 도 6c에 도시된 바와 같이, 상기 제 2 스위칭소자(SW2)들 각각은 자신의 내부저항을 저항값으로 갖는 저항(R``)으로 나타낼 수 있다. 이 저항들(R``) 각각은 상기 저항들(R)과 병렬로 연결된다. 이에 의해, 도 6c에 도시된 기준전압 발생부(501)의 저항들(R, R``)의 저항값은 도 6a에 도시된 기준전압 발생부(501)의 저항들(R)의 저항값보다 더 작아지게 되므로, 도 6c의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)은 도 6a의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)보다 더 작아지게 된다. 따라서, 도 6c의 기준전압(Vref0 내지 Vref8)을 인가받는 계조전압 발생부(502)로부터 출력되는 계조전압(GMA0 내지 GMA63)은 도 6a의 계조전압 발생부(502)로부터 출력되는 계조전압(GMA0 내지 GMA63)보다 더 작은 값을 나타낸다.
또한, 상술한 바와 같이, 상기 제 2 스위칭소자(SW2)의 저항(R``)은 제 1 스 위칭소자(SW1)의 내부저항(R`)보다 더 작기 때문에, 도 6c의 계조전압 발생부(502)로부터 출력되는 계조전압들(GMA0 내지 GMA63)은 도 6b의 계조전압 발생부(502)로부터 출력되는 계조전압(GMA0 내지 GMA63)보다 더 작은 값을 나타낸다. 결국, 도 6c의 계조전압 발생부(502)로부터 출력되는 계조전압들(GMA0 내지 GMA63)로 이루어진 제 3 감마커브의 감마값은 상기 제 2 감마커브의 감마값보다 더 낮은 값을 갖는다, 즉, 도 6c의 계조전압들(GMA0 내지 GMA63)은 도 6b의 계조전압들(GMA0 내지 GMA63)보다 더 작은 계조값을 나타낸다.
그리고, 하이논리를 갖는 제 1 및 제 2 제어신호(C1, C2)를 상기 제 1 및 제 2 스위칭소자(SW2)들의 각 게이트단자에 인가할 경우, 상기 제 1 및 제 2 스위칭소자(SW2)들은 모두 턴-오프된다. 이는, 도 6d에 도시된 바와 같이, 상기 제 1 및 제 2 스위칭소자(SW1, SW2)들 각각은 자신의 내부저항을 저항값으로 갖는 저항(R`, R``)으로 나타낼 수 있다. 이 저항들(R`, R``) 각각은 상기 저항들(R)과 병렬로 연결된다. 이에 의해, 도 6d에 도시된 기준전압 발생부(501)의 저항들(R, R`, R``)의 저항값은 도 5c에 도시된 기준전압 발생부(501)의 저항(R, R``) 저항값보다 더 작아지게 되므로, 도 6d의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)은 도 6c의 기준전압 발생부(501)로부터 출력되는 각 기준전압(Vref0 내지 Vref8)보다 더 작아지게 된다. 결국, 도 6d의 계조전압 발생부(502)로부터 출력되는 계조전압들(GMA0 내지 GMA63)로 이루어진 제 4 감마커브의 감마값은 상기 제 3 감마커브의 감마값보다 더 낮은 값을 갖는다,
요약하면, 본 발명의 실시예에 따른 액정표시장치의 구동회로는, 상기 제 1 및 제 2 제어신호(C1, C2)를 통해 상기 제 1 및 제 2 스위칭소자(SW1, SW2)를 제어함으로써, 서로 다른 값을 갖는 기준전압들(Vref0 내지 Vref8)을 발생시킬 수 있고, 이에 의해 서로 다른 값을 갖는 계조전압(GMA0 내지 GMA63)을 발생시킬 수 있으며, 결과적으로 서로 다른 감마 값을 갖는 다수개의 감마 커브를 구현할 수 있다.
또한, 본 발명의 제 1 실시에에 따른 액정표시장치의 구동회로는 상기 제 1 및 제 2 스위칭소자(SW1, SW2)를 아래와 같이 제어하여 킥백전압(△Vp)의 크기를 최소화할 수 있다.
즉, 종래의 문제점에서 상술한 바와 같이, 상기 킥백전압(△Vp)은 정극성의 계조전압들(GMA0 내지 GMA63)을 음의 방향으로 감소시키도록 작용하고, 부극성의 계조전압들(GMA0 내지 GMA63)을 음의 방향으로 증가시키도록 작용한다. 즉, 절대치를 비교해보면, 상기 정극성의 계조전압들(GMA0 내지 GMA63)은 상기 킥백전압(△Vp)에 의해 감소하고, 상기 부극성의 계조전압들(GMA0 내지 GMA63)은 상기 킥백전압(△Vp)에 의해 증가하는 것으로 볼 수 있다.
이와 같은 정극성의 계조전압들(GMA0 내지 GMA63)과 부극성의 계조전압들(GMA0 내지 GMA63)간의 킥백전압(△Vp) 차이를 최소화하기 위해, 본 발명에서는 상기 정극성의 계조전압들(GMA0 내지 GMA63)을, 상기 킥백전압(△Vp)에 의한 감소를 고려하여, 원래의 계조전압들(GMA0 내지 GMA63)의 값보다 더 높은 값으로 공급한다. 또한, 상기 부극성의 계조전압들(GMA0 내지 GMA63)을, 상기 킥백전압(△Vp)에 의한 증가를 고려하여, 원래의 계조전압들(GMA0 내지 GMA63)의 값보다 더 낮은 값 으로 공급한다. 이렇게 하면, 실제로 화소에 공급되는 정극성의 계조전압들(GMA0 내지 GMA63) 및 부극성의 계조전압들(GMA0 내지 GMA63)은 킥백전압(△Vp)의 영향에 의해 원래의 계조값을 갖는다.
예를 들어, 제 2 감마커브에 따른 계조전압들(GMA0 내지 GMA63)이 실제로 표현하고자 하는 계조라고 할때, 상기 제 2 감마커브에 따른 계조전압들(GMA0 내지 GMA63)을 그대로 화소에 공급하게 되면, 상술한 바와 같은 킥백전압(△Vp)에 의해서 상기 계조전압들(GMA0 내지 GMA63)이 왜곡되게 된다. 따라서, 상기 제 2 감마커브에 따른 정극성의 계조전압들(GMA0 내지 GMA63)을 공급할 기간에는 상기 제 2 감마커브의 감마값보다 더 낮은 값을 갖는 제 1 감마커브에 따른 계조전압들(GMA0 내지 GMA63)을 화소에 공급하고, 상기 제 2 감마커브에 따른 부극성의 계조전압들(GMA0 내지 GMA63)을 공급할 기간에는 상기 제 2 감마커브보다 더 높은 값을 갖는 제 3 또는 제 4 감마커브에 따른 계조전압들(GMA0 내지 GMA63)을 화소에 공급함으로써, 원하고자 하는 실제의 제 2 감마커브에 따른 계조전압들(GMA0 내지 GMA63)이 화소에 표현되는 효과를 얻을 수 있다.
이와 같은 본 발명의 원리를 바탕으로 하여, 본 발명의 제 1 실시예에 따른 액정표시장치의 구동회로의 동작을 좀 더 구체적으로 설명하면 다음과 같다.
상기와 같은 원리를 적용하기 위해, 정극성의 계조전압(Vdata)이 출력되는 기간, 즉, 제 1 전압원(Vin1)이 하이상태를 유지하고 상기 제 2 전압원(Vin2)이 로우상태를 유지하는 기간에는 제 1 및 제 2 스위칭소자(SW1, SW2)를 모두 턴-오프시켜서 최대 크기의 계조전압들(GMA0 내지 GMA63)이 출력하도록 하는 반면, 부극성의 계조전압(Vdata)이 출력되는 기간, 즉 제 1 전압원(Vin1)이 로우상태를 유지하고 상기 제 2 전압원(Vin2)이 하이상태를 유지하는 기간에는 제 1 및 제 2 스위칭소자(SW1, SW2)를 모두 턴-온시켜서 최소 크기의 계조전압들(GMA0 내지 GMA63)이 출력되도록 한다. 이를 위해서, 제 1 및 제 2 제어신호(C1, C2)가 서로 동기되도록 함과 아울러, 두 개의 제어신호가 모두 제 2 전압원(Vin2)에 동기되도록 한다. 이에 따라, 상기 화소에는 제 1 감마커브에 따른 계조전압들(GMA0 내지 GMA63) 및 제 4 감마커브에 따른 계조전압들(GMA0 내지 GMA63)이 공급된다.
물론, 상기 저항들(R)의 값을 어떻게 설정하느냐에 따라, 상기 제 2 감마커브에 따른 계조전압(Vdata)을 표시하고자 할때, 상기 제 1 감마커브에 따른 계조전압들(GMA0 내지 GMA63)과, 제 3 감마커브에 따른 계조전압들(GMA0 내지 GMA63)을 각 화소에 공급할 수도 있다. 이를 위해서, 상기 제 1 제어신호(C1)는 모든 기간동안 로우논리의 상태를 유지하도록하고, 상기 제 2 제어신호(C2)는 제 2 전압원(Vin2)에 동기되도록 한다.
한편, 상기 제 1 및 제 2 스위칭소자(SW1, SW2)들 외에도 더 많은 수의 스위칭소자들을 상기 저항(R)에 병렬로 연결함으로써, 더 다양한 감마커브를 표현할 수 있으며, 더 정확하게 킥백전압(△Vp)을 최소화할 수 있다.
또한, 본 발명에서는 상기 제 1 및 제 2 스위칭소자들(SW1, SW2)을 기준전압 발생부(501)에 구성하였지만, 상기 제 1 및 제 2 스위칭소자들(SW1, SW2)을 계조전압 발생부(502)에 구성하여도 무방하다. 즉, 상기 제 1 및 제 2 스위칭소자들(SW1, SW2)은 상기 계조전압 발생부(502)에 구비된 각 저항들(R)에 병렬로 접속함으로써, 상술한 바와 같은 효과를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치의 구동회로를 상세히 설명하면 다음과 같다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 구동회로에 대한 구성도이다.
본 발명의 제 2 실시예에 따른 액정표시장치의 구동회로는, 도 7에 도시된 바와 같이, 제 1 전압원(Vin1) 및 제 2 전압원(Vin2)간의 차전압(Vin1-Vin2)을 분압하여 다수개의 기준전압들(Vref0 내지 Vref8)을 제공하는 기준전압 발생부(701)와, 상기 기준전압 발생부(701)로부터의 기준전압들(Vref0 내지 Vref8)을 인가받아 상기 기준전압들(Vref0 내지 Vref8) 각각을 분압하여 다수개의 계조전압들(GMA0 내지 GMA63)을 출력하는 계조전압 발생부(702)를 포함하여 구성되는데, 구체적으로, 상기 계조전압 발생부(702)는 상기 기준전압들(Vref0 내지 Vref8)을 인가받는, 직렬로 연결된 다수개의 저항들(r)과, 상기 저항들(r) 각각에 병렬로 접속된 다수개의 제 1 스위칭소자(SW1)들을 포함한다. 그리고, 상기 기준전압 발생부(701)는 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2) 사이에 직렬로 연결된 다수개의 저항들(R)을 포함한다.
또한, 본 발명의 제 2 실시예에 따른 액정표시장치의 구동회로는, 상기 저항들(r) 각각에 병렬로 접속되어 외부로부터의 제 2 제어신호에 의해 턴-온 또는 턴-오프되는 다수개의 제 2 스위칭소자(SW2)들을 더 포함할 수도 있으며, 이때 상기 제 2 스위칭소자(SW2)의 채널폭과 상기 제 1 스위칭소자(SW1)의 채널폭은 서로 다 르게 설계된다. 본 발명의 제 2 실시예에서는 상기 제 1 스위칭소자(SW1)의 채널폭을 상기 제 2 스위칭소자(SW2)의 채널폭보다 더 작게 설정하기로 한다. 이에 따라, 상기 제 1 스위칭소자(SW1)는 상기 제 2 스위칭소자(SW2)보다 더 작은 량의 전류를 도통시키게 된다. 이는 결국, 상기 제 1 스위칭소자(SW1)의 내부저항이 상기 제 2 스위칭소자(SW2)의 내부저항보다 더 크다는 것을 의미한다.
한편, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 교류전압으로서, 상기 제 1 전압원(Vin1)과 제 2 전압원(Vin2)은 서로 반전된 위상을 갖는다. 즉, 상기 제 1 전압원(Vin1)이 하이상태인 기간동안 상기 제 2 전압원(Vin2)은 로우상태로 유지되고, 상기 제 1 전압원(Vin1)이 로우상태인 기간동안 상기 제 2 전압원(Vin2)은 하이상태로 유지된다. 따라서, 상기 제 1 전압원(Vin1)이 하이상태를 갖고 상기 제 2 전압원(Vin2)이 로우상태를 갖는 기간동안에, 상기 기준전압 발생부(701)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 정극성을 갖는다. 반대로, 상기 제 1 전압원(Vin1)이 로우상태를 갖고 상기 제 2 전압원(Vin2)이 하이상태를 갖는 기간동안에, 상기 기준전압 발생부(701)에 구비된 저항들(R)의 각 노드로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 모두 부극성을 나타낸다.
요약하면, 상기 기준전압 발생부(701)로부터 출력되는 기준전압들(Vref0 내지 Vref8)은 상기 제 1 및 제 2 전압원(Vin1, Vin2)의 상태에 따라 정극성 또는 부극성을 나타낸다.
본 발명의 제 2 실시예에서는 상기 기준전압 발생부(701)로부터 출력되는 기 준전압들(Vref0 내지 Vref8)이 그 값이 고정된 저항들(R)을 통해서 출력되므로, 일정한 값을 가진다. 상기 기준전압들(Vref0 내지 Vref8)은 상기 계조전압 발생부(702)에 구비된 저항들(r)을 통해 계조전압들(GMA0 내지 GMA63)로 변환되는데, 이때, 상기 계조전압들(GMA0 내지 GMA63)은 상기 계조전압 발생부(702)에 구비된 제 1 및 제 2 스위칭소자(SW1, SW2)의 동작에 따라 그의 크기가 변화한다. 이에 대한 동작은 제 1 실시예서 설명한 바와 동일하다.
단, 본 발명의 제 1 실시예에서는 기준전압(Vref0 내지 Vref8)을 변화시켜 이에 따른 계조전압(GMA0 내지 GMA63)을 변화시켰지만 본 발명의 제 2 실시예에서는 상기 기준전압(Vref0 내지 Vref8)은 그대로 두고 직접 계조전압(GMA0 내지 GMA63)을 변화시킨다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 액정표시장치의 구동회로 및 이의 구동방법에는 다음과 같은 효과가 있다.
첫째, 액정표시장치의 액정패널에 표현되는 화상의 특성에 맞는 감마 값을 갖는 감마 커브를 적용하여 화상의 품질을 높일 수 있다.
둘째, 정극성의 계조전압과 부극성의 계조전압간의 크기를 서로 다르게 화소 에 인가함으로써, 킥백전압에 의한 전압차를 보상할 수 있다.

Claims (16)

  1. 제 1 전압원과 제 2 전압원간의 차전압을 분압하여 다수개의 기준전압을 출력하는 직렬 접속된 다수개의 저항들;
    상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는 계조전압 발생부; 및,
    외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함하며;
    상기 스위칭부는 제 1 및 제 2 스위칭부를 포함하고;
    상기 제 1 스위칭부는 제 1 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 제 1 스위칭소자들을 구비하며;
    상기 제 2 스위칭부는 제 2 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는, 상기 제 1 스위칭소자들과 다른 채널폭을 갖는 다수개의 제 2 스위칭소자들을 포함함을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1 항에 있어서,
    상기 제 1 전압원의 위상과 상기 제 2 전압원의 위상은 서로 반전되어 있으며, 상기 저항들은 상기 제 1 전압원과 제 2 전압원 사이에 직렬로 접속된 것을 특징으로 액정표시장치의 구동회로.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 제어신호는 서로 동기됨과 아울러, 상기 제 1 전압원 및 제 2 전압원 중 하나와 동기됨을 특징으로 하는 액정표시장치의 구동회로.
  5. 제 1 항에 있어서,
    상기 제 1 제어신호는 상기 제 1 스위칭소자를 턴-오프상태를 만들기 위한 로우논리전압으로 유지되고, 상기 제 2 제어신호는 상기 제 2 전압원과 동기됨을 특징으로 하는 액정표시장치의 구동회로.
  6. 제 1 전압원과 제 2 전압원간의 차전압을 다수개의 기준전압을 출력하는 기준전압 발생부;
    상기 기준전압들을 분압하여 액정패널의 화소에 공급하기 위한 다수개의 계조전압들을 생성하는, 직렬 접속된 다수개의 저항들; 및,
    외부로부터의 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 스위칭소자들로 이루어진 적어도 하나의 스위칭부를 포함하며;
    상기 스위칭부는 제 1 및 제 2 스위칭부를 포함하며;
    상기 제 1 스위칭부는 제 1 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는 다수개의 제 1 스위칭소자들을 구비하며;
    상기 제 2 스위칭부는 제 2 제어신호에 따라 상기 저항들 각각에 선택적으로 병렬 접속되는, 상기 제 1 스위칭소자들과 다른 채널폭을 갖는 다수개의 제 2 스위칭소자들을 포함함을 특징으로 하는 액정표시장치의 구동회로.
  7. 제 6 항에 있어서,
    상기 제 1 전압원 및 제 2 전압원은 서로 반전된 위상을 갖는 것을 특징으로 하는 액정표시장치의 구동회로.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 제 1 및 제 2 제어신호는 서로 동기됨과 아울러, 상기 제 1 전압원 및 제 2 전압원 중 하나와 동기됨을 특징으로 하는 액정표시장치의 구동회로.
  10. 제 6 항에 있어서,
    상기 제 1 제어신호는 상기 제 1 스위칭소자를 턴-오프상태를 만들기 위한 로우논리전압으로 유지되고, 상기 제 2 제어신호는 상기 제 2 전압원과 동기됨을 특징으로 하는 액정표시장치의 구동회로.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020050047648A 2005-06-03 2005-06-03 액정표시장치의 구동회로 KR101127850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047648A KR101127850B1 (ko) 2005-06-03 2005-06-03 액정표시장치의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047648A KR101127850B1 (ko) 2005-06-03 2005-06-03 액정표시장치의 구동회로

Publications (2)

Publication Number Publication Date
KR20060126052A KR20060126052A (ko) 2006-12-07
KR101127850B1 true KR101127850B1 (ko) 2012-03-21

Family

ID=37730063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047648A KR101127850B1 (ko) 2005-06-03 2005-06-03 액정표시장치의 구동회로

Country Status (1)

Country Link
KR (1) KR101127850B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347207B1 (ko) * 2007-02-24 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 구동회로
KR101630329B1 (ko) * 2009-12-18 2016-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시장치
KR101873055B1 (ko) * 2011-08-30 2018-07-02 엘지디스플레이 주식회사 감마생성부 및 이를 포함하는 액정표시장치
KR102539963B1 (ko) 2018-05-03 2023-06-07 삼성전자주식회사 감마 전압 생성 회로 및 이를 포함하는 디스플레이 구동 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050743A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치(ｔｆｔ-ｌｃｄ) 구동드라이버의 계조 전압 발생 회로
JP2005031508A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置及びフラットディスプレイ装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050743A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치(ｔｆｔ-ｌｃｄ) 구동드라이버의 계조 전압 발생 회로
JP2005031508A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置及びフラットディスプレイ装置の製造方法

Also Published As

Publication number Publication date
KR20060126052A (ko) 2006-12-07

Similar Documents

Publication Publication Date Title
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101154491B1 (ko) 공통 전극 구동 회로와 액정 디스플레이
US20090079715A1 (en) Gate driver and method of driving display apparatus having the same
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
JP2008304896A (ja) 表示装置及びその駆動方法
KR101324552B1 (ko) 액정표시장치 및 그 구동방법
KR20140126150A (ko) 액정 표시 장치 및 그 구동 방법
KR100895305B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101255705B1 (ko) 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
JP2008262196A (ja) ガンマ電圧生成回路及びそれを有する表示装置
KR20180094180A (ko) 액정 표시 장치
KR101127850B1 (ko) 액정표시장치의 구동회로
KR20080040952A (ko) 액정 표시 장치 및 이의 구동 방법
KR20070116408A (ko) 액정 표시 장치 및 그의 구동 방법
JP4127249B2 (ja) 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
KR20080070221A (ko) 액정 표시 장치 및 그 구동 방법
US11086177B2 (en) Display apparatus
KR102023949B1 (ko) 액정 표시장치 및 그 구동방법
KR100900540B1 (ko) 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치
KR101123332B1 (ko) 감마전압 인가장치 및 인가방법
KR20110076647A (ko) 액정 표시장치 및 그의 구동방법
KR100670143B1 (ko) 액정 표시 장치의 구동방법
KR20070064458A (ko) 액정표시소자의 구동 장치
KR101055196B1 (ko) 액정표시장치의 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 9