KR100384214B1 - 평면표시장치, 표시제어장치 및 표시제어방법 - Google Patents

평면표시장치, 표시제어장치 및 표시제어방법 Download PDF

Info

Publication number
KR100384214B1
KR100384214B1 KR10-2000-0013539A KR20000013539A KR100384214B1 KR 100384214 B1 KR100384214 B1 KR 100384214B1 KR 20000013539 A KR20000013539 A KR 20000013539A KR 100384214 B1 KR100384214 B1 KR 100384214B1
Authority
KR
South Korea
Prior art keywords
display pixels
display
lines
scan
row
Prior art date
Application number
KR10-2000-0013539A
Other languages
English (en)
Other versions
KR20000062926A (ko
Inventor
아사이요시히로
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000062926A publication Critical patent/KR20000062926A/ko
Application granted granted Critical
Publication of KR100384214B1 publication Critical patent/KR100384214B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 평면표시장치, 표시제어장치 및 표시제어방법에 관한 것으로서, 평면표시장치는 매트릭스 형상으로 배치되는 복수의 표시화소와, 복수의 표시화소를 따라서 형성되는 복수의 주사선과, 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선과, 복수의 주사선과 복수의 신호선의 교차위치부근에 형성되는 각각 대응신호선의 전위를 대응표시화소에 인가하기 위해 대응주사선을 통하여 구동되는 복수의 스위치 소자와, 복수의 주사선 및 복수의 신호선을 구동하는 표시제어부를 구비하고, 특히 표시제어부는 복수의 주사선 중 적어도 2개의 인접 주사선을 주기적으로 선택하여 이 인접 주사선을 함께 구동하는 주사선 드라이버와, 1행분의 표시화소의 한쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되는 제 1 인접 주사선, 및 1행분의 표시화소의 다른쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되지 않는 제 2 인접 주사선에 각각 접속된 스위치 소자를 거의 동일한 타이밍으로 도통시키고, 이 후 제 1 인접 주사선에 접속된 스위치 소자 보다도 제 2 인접주사선에 접속된 스위치 소자를 소정 기간만 빠른 타이밍으로 비도통으로 하게 하도록 주사선 드라이버를 제어하는 주사 제어기를 포함하는 것을 특징으로 한다.

Description

평면표시장치, 표시제어장치 및 표시제어방법{FLAT DISPLAY DEVICE, DISPLAY CONTROL DEVICE AND DISPLAY CONTROL METHOD}
본 발명은 복수의 표시화소가 매트릭스 형상으로 배열되는 평면표시장치에 관한 것으로, 특히 단일 비디오 신호를 확대표시하기 위해 복수행의 표시화소에 병렬적으로 공급되는 평면표시장치, 표시제어장치 및 표시제어방법에 관한 것이다.
액정표시장치는 경량, 박형, 저소비전력이라는 특성을 갖는 평면표시장치로서 여러가지 분야에서 이용되고 있다. 최근에는 액티브 매트릭스형 액정표시장치가 컴퓨터, 휴대정보단말 등의 기기외에 카 네비게이션용 디스플레이로서 급격하게 보급되고 있다.
전형적인 액티브 매트릭스형 액정표시장치는 액정패널 및 이 액정패널을 제어하는 표시제어부를 구비한다. 액정패널은 매트릭스 형상으로 배치되는 복수의 표시화소, 복수의 표시화소의 행을 따라서 형성되는 복수의 주사선, 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선, 및 복수의 주사선과 복수의 신호선의 교차위치 부근에 형성되고 각각 대응 신호선의 전위를 대응 표시화소에 인가하기 위해 대응주사선을 통하여 구동되는 복수의 스위치 소자를 갖는다. 표시제어부는 복수의 주사선을 각각 구동하기 위해 액정패널에 접속되는 주사선 드라이버, 복수의 신호선을 각각 구동하기 위해 액정패널에 접속되는 신호선 드라이버, 및 이 주사선 드라이버 및 신호선 드라이버의 동작 타이밍을 제어하는 제어기를 구비한다.
그런데, 카 네비게이션용 액정표시장치는 표시화상을 부분적으로 확대하는 확대표시기능을 갖도록 구성된다. 이 확대표시기능은 예를 들어 복수의 주사선을 함께 구동하여 단일한 수평 비디오 신호를 복수행의 표시화소에 할당하는 간이적인 화상처리에 의해 얻어진다. 이 화상처리기술은 프레임 메모리를 필요로 하지 않으므로 표시장치의 제조비용을 감소시킬 수 있다.
그러나, 발명자의 성의있는 연구 결과에 의하면, 복수의 주사선이 액티브 매트릭스형 액정표시장치에서 함께 구동되는 경우에 표시화소간에서 표시휘도에 편차가 발생하고 이 편차가 표시장치의 고정밀화에 따라 현저해지는 것이 판명되었다.
본 발명의 목적은 상기한 기술적 과제를 해소하여 복수의 주사선이 함께 구동되는 경우에도 양호한 표시품질을 확보할 수 있는 평면표시장치를 제공하는 것에 있다.
도 1은 본 발명의 한 실시예에 관한 액정표시장치의 외관을 도시한 사시도,
도 2는 도 1에 도시한 액정표시장치의 회로도,
도 3은 도 2에 도시한 표시화소의 평면구조를 도시한 도면,
도 4는 도 3에 도시한 표시화소의 단면구조를 도시한 도면,
도 5는 도 2에 도시한 신호선 드라이버의 회로도,
도 6은 도 2에 도시한 주사선 드라이버의 회로도,
도 7은 열방향으로 인접하는 제 1 내지 제 3 표시화소의 등가회로,
도 8은 도 7에 도시한 3주사선을 차례로 구동한 경우에 얻어지는 화소전위의 천이를 도시한 파형도,
도 9는 도 7에 도시한 3주사선 중 2개를 함께 구동한 경우에 얻어지는 화소전위의 천이를 도시한 파형도,
도 10은 도 2에 도시한 제어기의 회로도,
도 11은 도 6에 도시한 주사선 드라이버의 통상표시모드 동작을 도시한 타임차트,
도 12는 도 6에 도시한 주사선 드라이버의 확대표시모드 동작을 도시한 타임차트,
도 13은 도 12에 도시한 3주사선 중 2개가 함께 구동된 경우에 얻어지는 화소전위의 천이를 도시한 파형도,
도 14는 도 3에 도시한 표시화소에 관한 제 1 변형예의 평면구조를 도시한 도면, 및
도 15는 도 3에 도시한 표시화소에 관한 제 2 변형예의 평면구조를 도시한 도면이다.
*도면의 주요 부분에 대한 부호의 설명
22: 주사선 드라이버 22A,22B,24A,24B,24C,24D: IC모듈
101: 유리판(어레이 기판) 113: 절연막
115: 활성층 117,119: 오믹 컨택트층
303: 플립플롭 321,323,325: 제어신호버스
327,431,433,435: AND회로 471,473,475: 카운터
상기 목적은, 매트릭스형상으로 배치되는 복수의 표시화소와, 복수의 표시화소의 행을 따라서 형성되는 복수의 주사선과, 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선과, 복수의 주사선과 복수의 신호선과의 교차위치 부근에 형성되어 각각 대응 신호선의 전위를 대응 표시화소에 인가하기 위해 대응 주사선을 통하여 구동되는 복수의 스위치 소자와, 복수의 주사선 및 복수의 신호선을 구동하는 표시제어부를 구비하고, 표시제어부는 복수의 주사선 중에서 적어도 2개의 인접 주사선을 주기적으로 선택하여 이 인접 주사선을 함께 구동할 수 있는 주사선 드라이버와, 1행분의 표시화소의 한쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되는 제 1 인접주사선, 및 1행분의 표시화소의 다른쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되지 않는 제 2 인접주사선에 각각 접속된 스위치 소자를 거의 동일 타이밍으로 도통시키고, 이 후 제 1 인접주사선에 접속된 스위치 소자 보다도 제 2 인접 주사선에 접속된 스위치 소자를 소정 기간만 빠른 타이밍으로 비도통으로 하도록 주사선 드라이버를 제어하는 주사 제어기를 포함하는 평면표시장치에 의해 달성된다.
이 평면표시장치에서는 제 1 및 제 2 인접주사선의 구동종료 타이밍이 어긋남에 의해, 표시화소의 화소전위를 균일한 조건하에서 레벨 시프트시킬 수 있다. 따라서, 레벨 시프트량의 차에 의존한 표시휘도의 편차를 표시화소 사이에서 방지하여, 양호한 표시품질을 확보할 수 있다.
이하에, 본 발명의 한 실시예에 관한 액티브 매트릭스형 액정표시장치를 첨부도면을 참조하여 설명한다.
이 액정표시장치는 통상 표시모드를 예를 들어 카 네비게이션용으로 표시화상을 부분적으로 확대하는 확대표시모드와 함께 구비한 평면표시장치이다.
도 1은 이 액정표시장치의 외관을 도시하고, 도 2는 이 액정표시장치의 회로를 도시한다. 이 액정표시장치는 m×n개의 표시화소(PX(=PX11∼PXmn))가 매트릭스 형상으로 배치되는 액정패널(100) 및 이 액정패널(100)을 제어하는 표시제어부(200)를 구비한다. 액정패널(100)이 예를 들어 9:16의 애스펙트비로 대각 7인치의 유효표시영역을 갖는 경우에는 표시화소(PX)의 행수(m)가 234로 설정되고, 표시화소의 열수(n)가 1440으로 설정된다. 각 행의 표시화소(PX)는 적색, 녹색, 청색으로 할당된 3개의 인접표시화소(PX)를 각각 포함하는 480개의 RGB 칼라표시화소를 구성한다.
액정패널(100)은 액정층(LQ)이 어레이 기판(AR) 및 대향기판(CT)사이에서 유지되는 구조를 갖는다. 어레이 기판(AR)은 도 2에 도시한 바와 같이 매트릭스 형상으로 배치되는 m×n개의 화소전극(PE(=PE11∼PEmn)), 이 화소전극(PE)의 행을 따라서 형성되는 m조(組)의 주사선(Y(=Y1∼Ym)), 이 화소전극(PE)의 열을 따라서 형성되는 n개의 신호선(X(=X1∼Xn)), 이 신호선(X1∼Xn) 및 주사선(Y1∼Ym)의 교차위치에 각각 인접하여 배치되고 각각 대응 주사선으로부터의 주사펄스에 응답하여 도통하여 대응신호선의 신호전압을 대응화소전극(PE)에 인가하는 스위치 소자를 구성하는 m×n개의 박막트랜지스터(W(=W11∼Wmn))를 갖는다. 어레이 기판(AR)은 도 3에 도시한 바와 같이 각각 대응행의 화소전극(PE)을 가로지르도록 절연하여 형성되는 m개의 보조용량선(A)을 갖는다. 대향기판(CT)은 도 4에 도시한 바와 같이 복수의 화소전극(PE)에 대향하는 단일한 대향전극(CE)을 갖는다. 대향전극(CE)은 보조용량선(A)에 전기적으로 접속된다. 각 표시화소(PX)는 화소전극(PE), 대향전극(CE), 및 액정층(LQ)을 사용하여 구성되고, 화소전극(PE) 및 대향전극(CE)간의 전위차에 대응하는 광투과율로 설정된다.
표시제어부(200)는 주사선(Y1∼Ym)을 구동하는 주사선 드라이버(22)와, 신호선(X1∼Xn)을 구동하는 신호선 드라이버(24)와, 주사선 드라이버(22) 및 신호선 드라이버(24)의 동작 타이밍을 제어하는 구동 제어기(26)를 갖는다. 주사선 드라이버(22)는 화소전극(PE)의 열에 거의 평행한 어레이 기판(AR)의 한 단(端)에 고정되는 2개의 TAB(Tape Automatic Bonding)-IC 모듈(22A,22B)에 의해 구성된다. IC 모듈(22A)은 주사선(Y1∼Y(m/2))에 접속되고, IC 모듈(22B)은 주사선(Y(m/2+1)∼Ym)에 접속된다. 신호선 드라이버(24)는 화소전극(PE)의 행에 거의 평행인 어레이 기판(AR)의 한 단에 고정되는 4개의 TAB-IC 모듈(24A, 24B, 24C,24D)에 의해 구성된다. IC모듈(24A)은 신호선(X1 ∼ X(n/4))에 접속되고, IC모듈(24B)은 신호선(X(n/4+1) ∼ X(2n/4))에 접속되고, IC모듈(24C)는 신호선(X(2n/4+1)∼X(3n/4))에 접속되고, IC모듈(24D)은 신호선(X(3n/4+1)∼Xn)에 접속된다.
제어기(26)는 외부로부터 공급되는 칼라 비디오 신호, 비디오 동기신호 및 모드제어신호를 수취하고, 종래부터 알려진 수평스타트신호(STH), 수평클럭신호(CPH), 수직스타트신호(STV), 수직클럭신호(CPV) 및 아날로그 RGB 비디오 신호(DR,DG,DB)를 발생한다. 여기에서, 수직스타트 신호(STV)는 각 프레임마다 발생되는 펄스이고, 수직 클럭신호(CPV)는 통상표시모드에서 1수평주사기간에 대응하는 수직클럭사이클에서 발생되는 클럭 펄스이고, 수평 스타트 신호(STH)는 1수평주사기간마다 발생되는 펄스이고, 수평클럭신호(CPH)는 1수평주사기간에 대응하는 수평클럭사이클에서 발생되는 클럭펄스이다. 제어기(26)는 또한 주사선 드라이버(22)의 출력동작을 제어하기 위해 음의 논리의 출력 이네이블 신호(OE1,OE2,OE3)를 발생한다. RGB 비디오 신호(DR,DG,DB), 수평스타트신호(STH) 및 수평클럭신호(CPH)는 신호선 드라이버(24)에 공급된다. 수직 스타트 신호(STV), 수직클럭신호(CPV) 및 출력 이네이블 신호(OE1,OE2,OE3)는 주사선 드라이버(22)에 공급된다.
또한, 확대표시모드에서 2개의 주사선을 함께 구동하는 경우에는 2개의 클럭펄스가 수직클럭신호(CPV)로서 1수평주사기간에 발생된다. 통상표시모드에서는 출력 이네이블신호(OE1,OE2,OE3) 중 하나가 1수평주사기간마다 액티브되고, 3수평주사기간에서 3개의 주사선(Y)을 구동한다. 확대표시모드에서는 출력이네이블신호(OE1,OE2,OE3) 중 하나 또는 2개가 1수평주사기간마다 액티브되고, 3수평주사기간에서 4개의 주사선(Y)을 구동한다.
여기에서 액정패널(100)의 구조를 도 3 및 도 4를 참조하여 보다 상세하게 설명한다. 어레이 기판(AR)에는 박막 트랜지스터(W), 화소전극(PE), 주사선(Y), 신호선(X), 보조용량선(A) 등의 컴포넌트의 지지부재로서 유리판(101)이 있고, 대향기판(CT)에는 대향전극(CE), 차광막(153) 등의 컴포넌트의 지지부재로서 유리판(151)이 있다. 유리판(101,151)은 0.7㎜정도의 두께를 갖는다. 박막 트랜지스터(W)는 유리판(101) 상에 형성되는 주사선(Y)과 일체적인 게이트 전극(111), 이 게이트 전극(111)을 덮는 절연막(113) 상에 형성되는 비결정 실리콘(a-Si:H)의 활성층(115), 이 활성층(115) 상에 간격을 두고 형성되는 n+형 a-Si:H의 오믹 컨택트층(117,119), 오믹 컨택트층(117) 상에 형성되는 소스전극(123) 및 오믹 컨택트층(119) 상에 형성되는 드레인 전극(125)에 의해 구성되는 역 스태거형 트랜지스터이다. 소스전극(123)은 화소전극(PE)에 접속되고, 드레인 전극(125)은 신호선(X)에 접속된다. 화소전극(PE)은 2개의 인접주사선(Y) 및 2개의 인접신호선(X)에 의해 둘러싸여, ITO(Indium Thin Oxide)로 형성된다. 보조용량선(A)은 주사선(Y)과 거의 평행으로 설정되고, 절연막(113)에 의해 화소전극(PE)으로부터 절연된다. 차광막(153)은 표시화소(PX)의 화소전극(PE)에 대향하는 영역을 노출시켜 유리기판(151)상에 형성되고, 화소전극(PE)과 신호선(X) 및 주사선(Y)의 간격, 및 박막트랜지스터(W)를 차광한다. 칼라필터(155)는 유리기판(151)의 노출영역 및 차광막(153)상에 이 표시화소(PX)에 할당된 색을 가지도록 형성된다. 대향전극(CE)은 m×n개의 화소전극(PE)에 대향하도록 칼라필터(155)상에 형성된다. 유리판(101)상의 컴포넌트는 액정층(LQ)에 접촉하는 배향막(171)에 의해 전체적으로 덮이고, 유리판(151) 상의 컴포넌트는 액정층(LQ)에 접촉하는 배향막(173)에 의해 전체적으로 덮인다. 또한, 어레이 기판(AR)과 대향기판(CT)에는 액정층(LQ)과는 반대측에서 유리판(101,151)에 각각 접착되는 편광판(191,193)이 있다. 액정층(LQ)은 TN(트위스트티드 네마틱)액정으로 구성되고, 편광판(191,193)과의 조합에 의해 액정패널(100)을 노멀리 화이트모드에서 표시동작시킨다.
도 5는 신호선 드라이버(24)의 회로구성을 나타낸다. 신호선 드라이버(24)는 예를 들어 수평스타트신호(STH)를 수평클럭신호(CPH)에 동기하여 차례로 시프트하는 시프트 레지스터(211), RGB 비디오 신호(DR,DG,DB)를 이 시프트 레지스터(211)의 병렬출력단으로부터 얻어지는 n/3개의 출력신호에 응답하여 각각 샘플링하는 n개의 아날로그 스위치(231) 및 이 아날로그 스위치(231)에 의해 샘플링된 전압레벨을 화소전압신호로서 신호선(X1∼Xn)에 출력하는 n개의 출력 버퍼(241)를 포함한다. n개의 아날로그 스위치(231)는 각각의 RGB 비디오 신호(DR,DG,DB)에 각각 할당되는 시프트 레지스터(211)의 대응출력신호에 의해 제어되는 3개의 인접 아날로그 스위치(231)를 포함하는 스위치 그룹으로 구분된다. 각 스위치 그룹의 인접 아날로그 스위치(231)는 3개의 인접신호선(X)을 구동하기 위해 RGB 비디오 신호(DR,DG,DB)를 각각 동시에 샘플링한다.
도 6은 주사선 드라이버(22)의 회로구성을 나타낸다. 주사선 드라이버(22)는 시프트 레지스터(311) 및 출력회로(329)를 갖는다. 시프트 레지스터(311)는 캐스케이드 접속된 m개의 플립플롭(303)으로 구성되고, 수직스타트신호(STV)를 수직클럭신호(CPV)에 동기하여 한 방향으로 시프트하고, 차례로 이 플립플롭(303)의 출력단으로부터 출력한다. 출력회로(329)는 m개의 AND 회로(327) 및 m개의 출력 버퍼(331)로 구성되고, 출력 이네이블 신호(OE1, OE2,OE3)에 기초하여 이 플립플롭(303)의 출력신호를 주사 펄스(VG)로서 각각 주사선(Y1∼Ym)에 출력한다. 이 AND 회로(327)의 비반전 입력단은 각각 플립플롭(303)의 출력단에 접속되고, 이 AND 회로(327)의 반전입력단은 입력 이네이블 신호(OE1,OE2,OE3)를 각각 수취하는 제어신호버스(321, 323,325)에 선택적으로 접속된다. 구체적으로는 m개의 AND회로(327)가 각각 3개의 인접 AND 회로(327)로 구성되는 m/3개의 그룹으로 구분되고, 제어신호버스(321,323,325)가 각 그룹에 포함되는 3개의 인접 AND 회로(327)의 반전입력단에 차례로 접속된다. m개의 AND 회로(327)의 출력단은 m개의 출력버퍼(331)를 각각 통하여 주사선(Y1∼Ym)에 접속된다.
여기에서, 표시품질이 확대표시모드에서 복수의 주사선(Y)을 함께 구동한 경우에 저하되는 원인에 대하여 도 7에서 도 9를 참조하여 설명한다. 도 7은 액정패널(100)에서, 임의로 선택되어 열방향에서 인접하는 3개의 표시화소(PX(i-1,j), PX(i,j), PX(i+1,j))를 나타낸다. 표시화소(PX(i,j))에서는 박막트랜지스터(W)가 주사선(Y(i))을 통하여 공급되는 주사펄스(VG)에 의해 구동되고, 신호선(Xj)의 신호전압(VSIG)을 화소전극(PE(i))에 인가한다. 도 7에서 CLC는 화소전극(PE(i))과 대향전극(CE) 사이의 액정용량이고, Cs는 화소전극(PE(i))과 대응보조용량선(A) 사이의 보조용량이고, Cgs1는 박막트랜지스터(W)의 게이트 및 소스간의 기생용량이고, Cgs2는 화소전극(PE(i))과 인접주사선(Y(i))사이의 기생용량이고, Cgs3는 화소전극(PE(i))과 인접주사선(Y(i-1)) 사이의 기생용량이다. 상술한 구성은 표시화소(PX(i-1,j), PX(i+1,j))에 대해서도 동일하다.
박막트랜지스터(W)는 주사펄스(VG)의 상승에서 하강까지의 기간만 도통한다. 화소전극(PE(i))의 전위는 트랜지스터(W)의 도통기간에 공급되는 전하에 의해 신호선(Xj)에 동등한 전위로 변화된다. 박막트랜지스터(W)가 주사펄스(VG)의 하강에 수반하여 비도통이 되면, 화소전극(PE)상의 전하는 기생용량(Cgs1,Cgs2)의 영향에 의해 재분배되고, 이것이 화소전극(PE)의 전위레벨을 시프트시킨다.
통상표시모드에서는 주사펄스(VG)가 1수평주사시간(1H)마다 차례로 주사선(Y(i-1),Y(i),Y(i+1))에 공급된다. 박막트랜지스터(W)가 n채널형으로 구성되는 경우, 도 8에 도시한 바와 같이 화소전극(PE(i-1), PE(i), PE(i+1))의 전위가 각각 주사펄스(VG)의 하강에 수반하여 신호전위(VSIG)로부터 음의 측으로 레벨 시프트한다.
이 레벨시프트량(△Vp)은 다음의 수학식 1로 나타난다.
또한, △VG는 주사펄스(VG)의 진폭이다.
그런데, 확대표시모드에서는 예를 들어 인접주사선(Y(i),Y(i+1))이 신호선 전위(VSIG)를 화소전극(PE(i),PE(i+1))에 공통으로 인가하기 위해 동일 수평주사기간에서 구동된다. 이 경우, 도 9에 도시한 바와 같이 화소전극(PE(i))의 화소전위는 주사선(Y(i))에 공급되는 주사펄스(VG)의 하강 후 상기 수학식 1에 따라서 레벨시프트하지만, 화소전극(PE(i+1))의 화소전위는 주사선(Y(i+1))에 공급되는 주사펄스(VG)의 하강 후 상기 수학식 1에 따라서 레벨시프트하지 않는다. 이것은 화소전극(PE(i),PE(i+1))의 배치조건의 차이에 의해 발생한다. 구체적으로는 화소전극(PE(i))은 주사선(Y(i-1),Y(i))에 용량결합하고, 화소전극(PE(i+1))은 주사선(Y(i),Y(i+1))에 용량결합하고 있다. 주사펄스(VG)는 주사선(Y(i),Y(i+1))에만 공급되고, 주사선(Y(i-1)에 공급되지 않는다. 이 때문에, 화소전극(PE(i))의 화소전위는 화소전극(PE(i)) 및 주사선(Y(i-1))간의 기생용량(Cgs3)의 영향을 거의 받지 않는다. 이에 대하여, 화소전극(PE(i+1))은 화소전극(PE(i+1))과 주사선(Y(i+1))과의 사이의 기생용량(Cgs2)에 더하여 화소전극(PE(i+1))과 주사선(Y(i))의 사이의 기생용량(Cgs3)의 영향을 받는다.
이 때문에, 화소전극(PE(i+1))의 레벨시프트량(△Vp')은 다음의 수학식 2로 나타난다.
이 수학식 1 및 수학식 2에 의하면, 주사선(Y(i),Y(i+1))이 함께 구동되는 경우, 화소전극(PE(i+1))의 화소전위가 주사펄스(VG)의 하강 후에 화소전극(PE(i))의 화소전위 보다도 크게 레벨시프트하여, 표시품질을 저하시키는 것을 알 수 있다.
도 10은 제어기(26)의 회로구성을 나타낸다. 제어기(26)는 타이밍 신호발생부(411) 및 주사제어기(421)를 갖는다. 타이밍 신호발생부(411)는 종래부터 알려진 구조를 갖고, 외부로부터 공급되는 칼라비디오신호, 비디오동기신호, 및 모드제어신호에 기초하여 수평스타트신호(STH), 수평클럭신호(CPH), 수직스타트신호(STV), 및 수직클럭신호(CPV)를 발생하고, 또한 이 신호에 기초하여 CPV 이네이블 신호(VEN), 주사펄스 하강 타이밍 신호(GCK), 로드신호(LD), 설정신호(P1,P2,P3), 주사설정신호(DBL), 및 소거 타이밍 신호(CKA)와 같은 내부 타이밍신호를 발생한다. 주사설정신호(DBL)는 통상표시모드가 모드제어신호에 의해 지정되는 경우에 항상 저레벨로 유지되고, 확대표시모드가 제어신호에 의해 지정되는 경우에 고레벨로 유지된다.
주사제어기(421)는 타이밍 신호 발생부(411)로부터 공급되는 내부 타이밍 신호(VEN,GCK,LD,P1,P2,P3,DBL,CKA)에 기초하여 출력 이네이블 신호(OE1,OE2,OE3)를 발생한다. 이 출력 이네이블 신호(OE1,OE2,OE3)는 확대표시모드에서 2개의 인접주사선(Y)에 공급된 주사펄스(VG)의 하강에 수반하여 발생하는 인접화소전극(PE)의 레벨시프트량의 차를 없애도록 발생된다.
주사제어기(421)는 AND회로(431, 433, 435), AND-OR회로(461,463,465), 카운터(471,473,475), 1비트레지스터(481,483,485), OR회로(451,453,455) 및 NAND회로(491,493,495)에 의해 구성된다. 주사설정신호(DBL)는 AND회로(431,433,435)에 입력되고 이 AND회로(431,433,435)의 출력신호가 각각 1비트 레지스터(441,443,445)에 공급된다. 1비트 레지스터(441,443,445)는 이 출력신호를 소거 타이밍 신호(CKA)에 응답하여 래치하고, OR회로(451, 453, 455)에 각각 공급한다. AND-OR회로(461, 463, 465)의 출력신호 및 설정신호(P1,P2,P3)는 카운터(471,473,475)에 각각 공급된다. 카운터(471,473,475)는 주사펄스 하강 타이밍 신호(GCK)에 응답하여 카운터 동작을 실시하고, 이 결과를 1비트 레지스터(481, 483, 485)에 각각 공급한다. 1비트 레지스터(481, 483, 485)는 CPV 이네이블 신호(VEN) 및 주사펄스 하강 타이밍 신호(GCK)의 논리합에 응답하여 래치하고, OR회로(451,453,455)에 각각 공급하고, 또한 AND-OR회로(461,463,465)의 입력단에 피드백한다. NAND회로(491,493,495)는 CPV 이네이블 신호(VEN)가 고레벨로 유지되는 유효수평주사기간에서 OR회로(451,453,455)의 출력신호를 음의 논리의 출력 이네이블 신호(OE1,OE2,OE3)로서 출력한다.
다음에, 이 액정표시장치의 동작을 설명한다. 제어기(26)는 외부로부터 공급되는 비디오신호, 비디오 동기신호, 및 모드제어신호에 기초하여 주사선 드라이버(22) 및 신호선 드라이버(24)를 제어한다. 제어기(26)에서는 타이밍신호발생부(411)가 칼라비디오신호를 아날로그 RGB 비디오신호(DR,DG,DB)로 변환하고, 또한 비디오 동기신호에 기초하여 수평스타트신호(STH) 및 수평클럭신호(CPH)를 발생한다. 이 수평스타트신호(STH) 및 수평 클럭신호(CPH)는 RGB 비디오신호(DR,DG,DB)와 함께 신호선 드라이버(24)에 공급된다. 신호선 드라이버(24)에서는 시프트 레지스터(211)가 수평스타트신호(STH)를 수평클럭신호(CPH)에 동기하여 차례로 시프트하고, n개의 아날로그 스위치(231)가 RGB 비디오 신호(DR,DG,DB)를 이 시프트 레지스터(211)의 병렬출력단으로부터 얻어지는 n/3개의 출력신호에 응답하여 각각 샘플링하고 n개의 출력버퍼(241)가 이 아날로그 스위치(231)에 의해 샘플링된 전압레벨을 화소전압신호로서 신호선(X1∼Xn)에 출력한다.
통상표시모드가 모드제어신호에 의해 지정된 경우, 타이밍 신호발생부(411)는 통상표시모드용으로 도 11에 도시한 바와 같이 수직 스타트신호(STV) 및 수직클럭신호(CPV)를 내부 타이밍신호(VEN, GCK, LD, P1,P2,P3, DBL,CKA)와 함께 발생한다. 또한, 주사제어기(421)는 내부 타이밍신호(VEN, GCK, LD, P1, P2, P3, DBL,CKA)에 기초하여 출력이네이블신호(OE1,OE2,OE3)를 발생한다. 주사설정신호(DBL)는 항상 저레벨로 유지되므로, 출력이네이블신호(OE1,OE2,OE3)는 도 11에 도시한 바와 같은 파형이 된다. 이 수직 스타트 신호(STV) 및 수직 클럭신호(CPV)는 출력이네이블신호(OE1,OE2 및 OE3)와 함께 주사선 드라이버(22)에 공급된다. 주사선 드라이버(22)에서는 시프트 레지스터(311)가 수직 스타트신호(STV)를 수직 클럭신호(CPV)에 동기하여 한방향으로 시프트하고, 차례로 이 플립플롭(303)의 출력단으로부터 출력한다. 출력회로(329)는 출력이네이블신호(OE1,OE2,OE3)에 기초하여 이 플립플롭(303)의 출력신호를 주사펄스(VG)로서 각각 주사선(Y1∼Ym)에 출력한다. 즉, 주사선(Y1∼Ym)은 1수평주사기간마다 차례로 구동된다.
한편, 확대표시모드가 모드제어신호에 의해 지정된 경우, 타이밍신호 발생부(411)는 확대표시모드용으로 도 12에 도시한 바와 같은 수직스타트신호(STV) 및 수직 클럭신호(CPV)를 내부 타이밍신호(VEN,GCK,LD,P1,P2,P3,DBL,CKA)와 함께 발생한다. 또한, 주사제어기(421)는 내부타이밍신호(VEN, GCK,LD,P1,P2,P3,DBL,CKA)에 기초하여 출력 이네이블신호(OE1,OE2,OE3)를 발생한다. 주사설정신호(DBL)는 항상 고레벨로 유지되므로, 출력이네이블신호(OE1,OE2,OE3)는 도 12에 도시한 바와 같은 파형이 된다. 이 수직스타트신호(STV) 및 수직클럭신호(CPV)는 출력 이네이블신호(OE1,OE2,OE3)와 함께 주사선 드라이버(22)에 공급된다. 주사선 드라이버(22)에서는 시프트 레지스터(311)가 수직스타트신호(STV)를 수직클럭신호(CPV)에 동기하여 한 방향으로 시프트하고, 차례로 이 플립플롭(303)의 출력단으로부터 출력한다. 출력회로(329)는 출력이네이블신호(OE1,OE2,OE3)에 기초하여 이 플립플롭(303)의 출력신호를 주사펄스(VG)로서 각각 주사선(Y1∼Ym)에 출력한다. 이에 의해 주사펄스(VG)는 1수평주사기간마다 주사선(Y1∼Ym) 중 1개 또는 2개에 공급된다. 도 12에서는 주사펄스(VG)가 제 1 수평주사기간에서 주사선(Y1)에 공급되고, 제 2 수평주사기간에서 주사선(Y2,Y3)에 공급되고, 제 3 수평주사기간에서 주사선(Y4)에 공급된다. 다른 주사선(Y4∼Ym)에 대해서도 주사펄스(VG)는 3수평주사시간을 1주기로 하여 동일하게 공급된다. 즉, 주사선(Y1∼Ym)은 3수평주사기간에 4개의 비율로 차례로 구동된다.
이 확대표시모드에서는 도 12에 도시한 바와 같이 출력이네이블 신호(OE2,OE3)가 주사펄스(VG)에 의해 주사선(Y2,Y3)을 구동하기 위해 제 2 수평주사기간의 개시 타이밍으로 동시에 액티브로 된다. 출력 이네이블 신호(OE2)는 이 수평주사기간의 종료 타이밍 보다도 소거기간(t(=5μsec))만큼 빠르게 비액티브로 되고, 출력 이네이블 신호(OE3)는 이 수평주사기간의 종료 타이밍으로 비액티브로 된다. 주사선(Y2)은 출력 이네이블 신호(OE2)가 액티브인 기간만 지속적으로 공급되는 주사펄스(VG)에 의해 구동되고, 주사선(Y3)은 출력 이네이블신호(OE3)가 액티브인 기간만 지속적으로 공급되는 주사펄스(VG)에 의해 구동된다. 따라서, 주사펄스(VG)는 주사선(Y2)에서 주사선(Y3) 보다도 빠르게 하강한다.
화소전극(PE2,PE3)의 전위는 제 2 수평주사기간에 주사선(Y2,Y3)에 공급되는 주사펄스(VG)의 상승에 수반하여 도통하는 박막트랜지스터(W)에 의해 각각 신호선 전위(VSIG)까지 상승한다. 주사펄스(VG)가 주사선(Y2)에서 하강하면, 화소전극(PE2)용 박막트랜지스터(W)가 비도통이 된다. 이 때문에, 화소전극(PE2)의 화소전위는 주사선(Y2)의 전위변화에 의존하여 신호선 전위(VSIG)로부터 ΔVp만큼 음측으로 레벨 시프트한다. 이 때, 주사펄스(VG)는 주사선(Y3)에서 하강하지 않으므로, 화소전극(PE3)용 박막트랜지스터(W)는 비도통이 되지 않는다. 이 때문에 화소전극(PE3)의 화소전위는 주사선(Y2)의 전위변화에 의존하여 신호선 전위(VSIG)로부터 ΔVp"만큼 일시적으로 음측으로 레벨 시프트하고, 다시 제 2 수평주사시간의 종료전에 신호선 전위(VSIG)로 돌아간다.
여기에서, 레벨 시프트량(ΔVp")은 다음의 수학식 3으로 나타난다.
화소전극(PE3)용 박막트랜지스터(W)는 주사펄스(VG)가 제 2 수평주사기간의 종료타이밍에서 하강했을 때에 비도통이 된다. 이에 의해, 화소전극(PE3)의 화소전위는 주사선(Y3)의 전위변화에 의존하여 신호선 전위(VSIG)로부터 ΔVp만큼 음측으로 레벨 시프트한다. 즉, 화소전극(PE3)의 화소전위는 제 2 수평주사기간 후에서 화소전극(PE2)의 화소전위에 거의 일치한다.
본 실시예의 액정표시장치에서는 화소전위의 레벨시프트량이 동일 수평주사기간에 구동되는 복수의 주사선(Y)의 구동종료 타이밍을 어긋나게 함으로써 균일화된다. 따라서, 표시휘도의 편차가 표시화소(PX)간에서 방지되고, 양호한 표시품질을 확보할 수 있다.
또한, 이 액정표시장치에서는 액정용량(CLC)이 전압을 인가하지 않은 상태에서 0.2pF라는 값을 가지고, 보조용량(Cs)이 액정용량(CLC)의 2배 미만인 0.3pF라는 값을 갖는다. 이와 같이 보조용량(Cs)이 작은 값이어도, 양호한 표시품질을 확보할 수 있었다. 실제로 액정용량(CLC)의 실질 1.5배라는 작은 값의 보조용량(Cs)을 사용함으로써 충분한 개구율을 얻을 수 있고, 액정표시장치의 광이용 효율을 높일 수 있다.
그런데, 본 실시예에서는 주사펄스(VG)가 약 63μsec의 펄스폭을 가진다. 소거기간(t)은 이 펄스폭에 대하여 5μsec로 설정되어 있다. 소거기간(t)이 15μsec를 초과하고 있으면, 화소전극(PE2)용 박막트랜지스터(W)가 비도통이 되기 전에, 화소전극(PE2)의 화소전위가 신호선 전위까지 상승할 수 없다. 또한, 소거기간(t)이 3μsec 보다 작으면, 화소전극(PE3)의 화소전위가 화소전극(PE2)용 박막트랜지스터(W)의 비도통에 수반하여 일시적으로 저하된 후, 다시 신호선 전위까지 상승할 수 없다. 소거기간(t)이 3에서 15μsec까지의 범위이면, 종래에서 발생하는 휘도의 편차를 방지할 수 있다. 일반적으로 이 소거기간(t)은 주사펄스(VG)의 펄스폭에 의존한다. 이 때문에, 소거기간(t)은 주사펄스(VG)의 펄스폭의 5%에서 20%의 범위인 것이 바람직하다.
또한, 본 발명은 2개의 인접주사선(Y)이 3수평주사기간 중 1수평주사기간에서 함께 구동되는 상술한 실시예에 한정되지 않는다. 예를 들어, 함께 구동되는 주사선(Y)의 수 및 이 주사선(Y)의 구동주기는 화상의 확대율 등에 맞추어 적절하게 선정할 수 있다.
또한, 2개의 인접주사선(Y)은 이 사이에 배치되는 화소전극(PE)용인 제 1 인접주사선(Y) 및 이 화소전극(PE)용이 아닌 제 2 인접주사선(Y)으로 구성된다고 하면, 소거기간(t), 즉 화소전위의 복원기간은 보조용량(Cs)의 증대, 또는 화소전극(PE) 및 제 2 인접주사선(Y)간의 기생용량(Cgs3)의 감소에 의해 짧게 할 수 있다. 따라서, 다음과 같은 실드 구조를 개구율이 허용하는 범위에서 채용하면, 소거기간(t)을 짧게 하는데 유효하다. 이 실드 구조로서는 표시화소(PX)가 보조용량선(A)을 화소전극(PE)의 주위로 밀려나가도록 배치하는 도 14의 보조용량선 실드 구조, 박막트랜지스터(W)의 게이트 전극을 직선형상의 제 1 인접주사선(Y)으로 구성하여 제 2 인접주사선(Y) 및 화소전극(PE) 간에 연장시킨 신호선으로 박막트랜지스터(W)의 드레인 전극을 구성한 도 15의 신호선 실드 구조, 화소전극(PE)과 제 2 인접주사선(Y) 사이에 제 1 인접주사선(Y)을 연장시키는 주사선 실드 구조(도시하지 않음), 또는 다른 실드 배선을 화소전극(PE) 및 제 2 인접 주사선(Y)간에 배치하는 실드 구조(도시하지 않음) 등이 있다. 특히 박막트랜지스터(W)의 게이트 전극이 TFT·온·게이트 구조를 얻도록 직선형상의 제 1 인접주사선(Y)으로 구성하면, 박막트랜지스터(W)의 비도통에 수반하는 레벨 시프트의 양을 증대시키는 원인이 되는 다른 원하지 않는 기생용량의 대폭적인 증대를 피할 수 있다. 또한, 공정수가 증대되지만, 보조용량선을 투명전극으로 구성함으로써 큰 보조용량(Cs)을 얻는 것도 소거기간(t)을 단축하기 위해 유효하다.
또한, 본 발명은 상술한 실시예에서 확대표시모드에 적용되지만, 적어도 2개의 인접주사선(Y)이 함께 구동되는 임의의 표시모드에도 적용할 수 있다.
본 발명에 따르면, 복수의 주사선이 함께 구동되는 경우에도 양호한 표시품질을 확보할 수 있는 평면표시장치를 제공할 수 있다.

Claims (11)

  1. 매트릭스형상으로 배치되는 복수의 표시화소와, 상기 복수의 표시화소의 행을 따라서 형성되는 복수의 주사선과, 상기 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선과, 상기 복수의 주사선과 상기 복수의 신호선의 교차위치부근에 형성되어 각각 대응 신호선의 전위를 대응표시화소에 인가하기 위해 대응주사선을 통하여 구동되는 복수의 스위치 소자와, 상기 복수의 주사선 및 상기 복수의 신호선을 구동하는 표시제어부를 구비하고, 상기 표시제어부는 상기 복수의 주사선 중에서 어느 하나를 주기적으로 선택하여 구동하는 주사선 드라이버와, 상기 주사선 드라이버를 제어하는 주사선 제어기를 포함하고, 상기 주사선 제어기는 1행분의 표시화소의 한쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되는 제 1 인접 주사선, 및 상기 1행분의 표시화소의 다른쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되지 않는 제 2 인접주사선에 각각 접속된 스위치 소자를 거의 동일 타이밍으로 도통시키고, 이 후 상기 제 1 인접 주사선에 접속된 스위치 소자 보다도 상기 제 2 인접 주사선에 접속된 스위치 소자를 소정 기간 만큼 빠른 타이밍으로 비도통이 되도록 상기 주사선 드라이버를 제어할 수 있는 것을 특징으로 하는 평면표시장치.
  2. 제 1 항에 있어서,
    상기 주사선 드라이버는 상기 복수의 플립플롭이 캐스케이드 접속된 시프트레지스터와, 이 플립플롭의 출력신호를 주사펄스로서 상기 복수의 주사선에 각각 출력하는 출력부를 포함하고, 상기 주사 제어기는 상기 출력부로부터 상기 제 1 및 제 2 인접주사선에 각각 출력되는 주사펄스의 폭을 제어하도록 구성되는 것을 특징으로 하는 평면표시장치.
  3. 제 2 항에 있어서,
    상기 소정기간은 상기 제 1 인접 주사선에 출력되는 주사펄스의 펄스폭의 5%내지 20%의 범위로 설정되고, 상기 제 2 인접주사선에 출력되는 주사펄스의 펄스폭은 상기 제 1 인접주사선에 출력되는 주사펄스의 펄스폭 보다 상기 소정기간만큼 짧게 설정되는 것을 특징으로 하는 평면표시장치.
  4. 제 1 항에 있어서,
    상기 표시제어부는 복수의 화소전극이 상기 복수의 주사선, 상기 복수의 신호선, 및 상기 복수의 스위치 소자와 함께 형성된 어레이 기판과, 대향전극이 상기 복수의 화소전극에 대향하여 형성된 대향기판과, 이 어레이 기판 및 대향기판 사이에서 유지되는 액정층에 의해 구성되는 표시패널로부터 독립적으로 구성되고, 각 표시화소는 상기 대향전극, 상기 액정층 및 상기 화소전극에 의해 구성되는 것을 특징으로 하는 평면표시장치.
  5. 제 4 항에 있어서,
    상기 어레이 기판은 각각 상기 복수의 주사선과 거의 평행으로 배치되어 대응행의 상기 화소전극에 대향하여 이 화소전극으로부터 절연되는 복수의 보조용량선을 포함하는 것을 특징으로 하는 평면표시장치.
  6. 제 5 항에 있어서,
    상기 화소전극 및 상기 보조용량선간의 보조용량은 전압무인가상태에서 얻어지는 상기 화소전극 및 상기 대향전극간의 액정용량의 2배 이하로 결정되는 것을 특징으로 하는 평면표시장치.
  7. 제 5 항에 있어서,
    각 보조용량선은 적어도 상기 제 2 인접주사선측에서 대응화소전극의 주위로 밀려나가도록 배치되는 것을 특징으로 하는 평면표시장치.
  8. 제 4 항에 있어서,
    각 스위치 소자는 대응주사선을 게이트 전극으로 하고, 대응신호선으로부터 연장되는 드레인 전극, 대응화소전극에 접속되는 소스전극을 포함하는 박막트랜지스터인 것을 특징으로 하는 평면표시장치.
  9. 제 8 항에 있어서,
    상기 드레인 전극은 상기 대응화소전극 및 상기 제 2 인접주사선간에 뻗어나가게 한 상기 대응신호선으로 구성되는 것을 특징으로 하는 평면표시장치.
  10. 매트릭스 형상으로 배치되는 복수의 표시화소와, 상기 복수의 표시화소의 행을 따라서 형성되는 복수의 주사선과, 상기 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선과, 상기 복수의 주사선과 상기 복수의 신호선의 교차위치부근에 형성되어 각각 대응신호선의 전위를 대응표시화소에 인가하기 위해 대응주사선을 통하여 구동되는 복수의 스위치 소자를 포함하는 표시패널의 표시제어장치에 있어서,
    상기 복수의 주사선 중에서 적어도 2개의 인접 주사선을 주기적으로 선택하여 이 인접주사선을 함께 구동할 수 있는 주사선 드라이버와, 1행분의 표시화소의 한쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되는 제 1 인접주사선, 및 상기 1행분의 표시화소의 다른쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되지 않는 제 2 인접 주사선에 각각 접속된 스위치 소자를 거의 동일 타이밍으로 도통시키고, 이후 상기 제 1 인접 주사선에 접속된 스위치 소자보다도 상기 제 2 인접 주사선에 접속된 스위치 소자를 소정 기간만큼 빠른 타이밍으로 비도통으로 하도록 상기 주사선 드라이버를 제어하는 주사 제어기를 포함하는 것을 특징으로 하는 표시제어장치.
  11. 매트릭스 형상으로 배치되는 복수의 표시화소와, 상기 복수의 표시화소의 행을 따라서 형성되는 복수의 주사선과, 상기 복수의 표시화소의 열을 따라서 형성되는 복수의 신호선과, 상기 복수의 주사선과 상기 복수의 신호선의 교차위치부근에 형성되어 각각 대응신호선의 전위를 대응표시화소에 인가하기 위해 대응주사선을 통하여 구동되는 복수의 스위치 소자를 포함하는 표시패널의 표시제어방법에 있어서,
    상기 복수의 주사선 중에서 적어도 2개의 인접주사선을 주기적으로 선택하여 이 인접주사선을 함께 구동할 수 있는 단계와, 1행분의 표시화소의 한쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되는 제 1 인접주사선, 및 상기 1행분의 표시화소의 다른쪽에서 이 1행분의 표시화소에 용량결합하여 이 1행분의 표시화소용으로 구동되지 않는 제 2 인접 주사선에 각각 접속된 스위치 소자를 거의 동일 타이밍으로 도통시키고, 이 후 상기 제 1 인접 주사선에 접속된 스위치 소자보다도 상기 제 2 인접 주사선에 접속된 스위치 소자를 소정 기간만큼 빠른 타이밍으로 비도통으로 하도록 상기 주사선 드라이버를 제어하는 단계를 포함하는 것을 특징으로 하는 표시제어방법.
KR10-2000-0013539A 1999-03-19 2000-03-17 평면표시장치, 표시제어장치 및 표시제어방법 KR100384214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07484699A JP4185208B2 (ja) 1999-03-19 1999-03-19 液晶表示装置
JP11-74846 1999-03-19

Publications (2)

Publication Number Publication Date
KR20000062926A KR20000062926A (ko) 2000-10-25
KR100384214B1 true KR100384214B1 (ko) 2003-05-16

Family

ID=13559103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0013539A KR100384214B1 (ko) 1999-03-19 2000-03-17 평면표시장치, 표시제어장치 및 표시제어방법

Country Status (4)

Country Link
US (1) US6445372B1 (ko)
JP (1) JP4185208B2 (ko)
KR (1) KR100384214B1 (ko)
TW (1) TW460726B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
KR100350726B1 (ko) * 2000-09-08 2002-08-30 권오경 액정표시장치의 게이트 구동방법
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
KR100585105B1 (ko) * 2003-11-05 2006-06-01 삼성전자주식회사 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
KR101050347B1 (ko) * 2003-12-30 2011-07-19 엘지디스플레이 주식회사 게이트드라이버, 액정표시장치 및 그 구동방법
TWI267054B (en) * 2004-05-14 2006-11-21 Hannstar Display Corp Impulse driving method and apparatus for liquid crystal device
US7697011B2 (en) * 2004-12-10 2010-04-13 Honeywell International Inc. Automatic display video positioning and scaling system
KR20060089829A (ko) * 2005-02-04 2006-08-09 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
KR101240642B1 (ko) * 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
KR101112554B1 (ko) * 2005-04-11 2012-02-15 삼성전자주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US7586476B2 (en) * 2005-06-15 2009-09-08 Lg. Display Co., Ltd. Apparatus and method for driving liquid crystal display device
JP2007178784A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd 駆動装置
JP2007241029A (ja) * 2006-03-10 2007-09-20 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TWI425485B (zh) * 2007-04-12 2014-02-01 Au Optronics Corp 顯示面板的驅動方法
US8432344B2 (en) * 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
TWI406222B (zh) * 2009-05-26 2013-08-21 Chunghwa Picture Tubes Ltd 具有輸出致能控制電路之閘極驅動器
CN101923833B (zh) * 2009-06-09 2012-08-22 华映视讯（吴江）有限公司 具有输出致能控制电路的栅极驱动器
JP2015075612A (ja) * 2013-10-09 2015-04-20 シナプティクス・ディスプレイ・デバイス株式会社 表示ドライバ
JP2024010500A (ja) * 2022-07-12 2024-01-24 シャープ株式会社 タッチ操作検出装置及びタッチ操作検出方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628216A (en) * 1984-07-09 1986-12-09 Advanced Micro Devices, Inc. Merging of logic function circuits to ECL latch or flip-flop circuit
KR19980079843A (ko) * 1997-03-03 1998-11-25 니시무로 다이조 평면표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4610026A (en) * 1982-04-30 1986-09-02 Hitachi, Ltd. Method of and apparatus for enlarging/reducing two-dimensional images
JPH04309920A (ja) 1991-04-09 1992-11-02 Toshiba Corp 液晶表示装置の駆動方法
JPH05119734A (ja) * 1991-10-28 1993-05-18 Canon Inc 表示制御装置
US6088014A (en) * 1996-05-11 2000-07-11 Hitachi, Ltd. Liquid crystal display device
JP3648742B2 (ja) * 1995-12-14 2005-05-18 セイコーエプソン株式会社 表示装置及び電子機器
JP3602343B2 (ja) * 1998-09-02 2004-12-15 アルプス電気株式会社 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628216A (en) * 1984-07-09 1986-12-09 Advanced Micro Devices, Inc. Merging of logic function circuits to ECL latch or flip-flop circuit
KR19980079843A (ko) * 1997-03-03 1998-11-25 니시무로 다이조 평면표시장치

Also Published As

Publication number Publication date
JP4185208B2 (ja) 2008-11-26
KR20000062926A (ko) 2000-10-25
JP2000267068A (ja) 2000-09-29
TW460726B (en) 2001-10-21
US6445372B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
KR100384214B1 (ko) 평면표시장치, 표시제어장치 및 표시제어방법
US6806862B1 (en) Liquid crystal display device
US7508479B2 (en) Liquid crystal display
US6727875B1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
US20020033809A1 (en) Display apparatus and method of driving same, and portable terminal apparatus
US20060119755A1 (en) Liquid crystal display device
CN101872594B (zh) 液晶显示设备和驱动液晶显示设备的方法
US5745090A (en) Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device
JP2008065333A (ja) アレイパネル及びその駆動方法
TW200919435A (en) Electro-optical device, driving circuit, and electronic apparatus
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
US11562707B2 (en) Liquid crystal display device configured for speeding up gate drive of pixel transistors
JP3844668B2 (ja) 液晶表示装置の駆動方法及び駆動回路
CN107731192A (zh) 液晶显示器的驱动系统及液晶显示器的驱动方法
JP2009020213A (ja) 電気光学装置、駆動回路および電子機器
JP2008145837A (ja) 液晶表示装置
KR20180003703A (ko) 표시패널과 이를 이용한 표시장치
TW200405242A (en) Image display element and image display device
KR20050026496A (ko) 액티브 매트릭스 액정 디스플레이 장치
JP2004177590A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
US20090059106A1 (en) Liquid crystal device, driving method of liquid crystal device, integrated circuit device for driving liquid crystal device, and electronic apparatus
JP2010113247A (ja) 液晶表示装置
KR100382625B1 (ko) 액정 표시 장치
KR100330099B1 (ko) 액정표시장치 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150428

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee