KR100585105B1 - 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법 - Google Patents

메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법 Download PDF

Info

Publication number
KR100585105B1
KR100585105B1 KR1020030078108A KR20030078108A KR100585105B1 KR 100585105 B1 KR100585105 B1 KR 100585105B1 KR 1020030078108 A KR1020030078108 A KR 1020030078108A KR 20030078108 A KR20030078108 A KR 20030078108A KR 100585105 B1 KR100585105 B1 KR 100585105B1
Authority
KR
South Korea
Prior art keywords
signal
data
enable signal
display data
gate
Prior art date
Application number
KR1020030078108A
Other languages
English (en)
Other versions
KR20050043273A (ko
Inventor
강원식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030078108A priority Critical patent/KR100585105B1/ko
Priority to TW093132911A priority patent/TWI282534B/zh
Priority to US10/981,056 priority patent/US7535452B2/en
Priority to JP2004322823A priority patent/JP5058434B2/ja
Priority to CNB2004100997685A priority patent/CN100543823C/zh
Publication of KR20050043273A publication Critical patent/KR20050043273A/ko
Application granted granted Critical
Publication of KR100585105B1 publication Critical patent/KR100585105B1/ko
Priority to US12/467,719 priority patent/US8344986B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

타이밍 컨트롤러, 이를 구비하는 LCD 드라이버 및 디스플레이 데이터 출력방법이 개시된다. 상기 타이밍 컨트롤러는 수직동기신호 및 데이터 인에이블 신호를 수신하고, 상기 수직동기신호 및 상기 데이터 인에이블 신호에 기초하여 상기 데이터 인에이블 신호의 한 주기보다 긴 주기를 갖는 내부 데이터 인에이블 신호를 발생하고, 상기 내부 데이터 인에이블 신호를 이용하여 메모리 갱신 동작을 수행한다. 상기 타이밍 컨트롤러를 구비하는 LCD 드라이버는 상기 내부 데이터 인에이블 신호를 이용하여 메모리 장치에 저장된 디스플레이 데이터를 출력하고, 데이터 라인 드라이빙 회로는 상기 출력된 디스플레이 데이터에 기초하여 데이터 라인을 구동한다. 상기 디스플레이 데이터 출력방법은 상기 LCD 드라이버에 의하여 구현된다.
LCD 드라이버. 소스 드라이버, 게이트 드라이버

Description

메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍 컨트롤러, 이를 구비하는 ＬＣＤ 드라이버 및 디스플레이 데이터 출력방법{Timing controller for reducing memory update operation current, LCD driver having the same and method for outputting display data}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 CPU 인터페이스를 사용하는 일반적인 LCD의 블락도를 나타낸다.
도 2는 본 발명에 따른 타이밍 컨트롤러를 구비하는 LCD의 블락도를 나타낸다.
도 3은 본 발명에 따른 타이밍 컨트롤러의 블락도를 나타낸다.
도 4는 도 3에 도시된 타이밍 컨트롤러의 동작 타이밍도를 나타낸다.
본 발명은 LCD 드라이버에 관한 것으로, 보다 상세하게는 비디오 인터페이스를 사용하면서 메모리 갱신을 효율적으로 제어하여 LCD에서 소비되는 전력을 감소시킬 수 있는 장치 및 방법에 관한 것이다.
일반적으로 휴대용 전화기와 PDA 등과 같은 전자기기에 사용되는 액정 패널에는 패시브 매트릭스 방식의 액정 패널(passive matrix type liquid crystal panel)과 박막 트랜지스터(thin film transistor; TFT)와 같은 스위칭 소자를 사용하는 액티브 매트릭스 방식의 액정 패널(active matrix type liquid crystal panel)이 사용된다.
패시브 매트릭스 방식의 액정 패널이 소비하는 전력은 액티브 매트릭스 방식의 액정패널이 소비하는 전력에 비하여 작다는 장점이 있다. 즉 패시브 매트릭스 방식은 액티브 매트릭스 방식에 하여 저소비전력화(lowering of power consumption)가 용이하다는 장점이 있다. 그러나 패시브 매트릭스 방식은 액티브 매트릭스 방식에 하여 다-색화(multi-colorization) 및 동영상 표시(moving picture display)가 어렵다는 단점이 있다.
한편, 액티브 매트릭스 방식은 다-색화 및 동영상 표시에 적합한 반면 저소비전력화가 어렵다는 단점이 있다.
최근, 휴대용 전화기와 PDA 등과 같은 휴대형 전자기기에서 고품질 영상을 제공하기 위하여 다-색화 및 동영상 표시가 강하게 요구되고 있다. 이와 더불어 상기 휴대용 전자기기를 한번 충전하여 오랜 시간동안 사용하고자 하는 소비자의 요구도 증가하고 있다. 따라서 다-색화, 동영상 표시 및 소비 전력의 문제를 해결하고자 하는 연구가 필요하다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 LCD에서 소비되는 전력을 감소시킬 수 있는 장치 및 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 스캔 라인 드라이빙 회로와 데이터 라인 드라이빙 회로의 동작 타이밍을 각각 제어하는 LCD 드라이버의 타이밍 컨트롤러는 수직동기신호에 클락되어 상기 수직동기신호의 펄스(또는 상승에지)의 개수를 계수하고, 그 계수 결과로서 n비트 계수신호를 출력하는 n-비트 카운터; 상기 n비트 계수신호를 수신하고, 수신된 n비트 계수신호와 소정의 n비트 기준 신호를 비교하고, 그 비교결과를 출력하는 판별회로; 상기 판별회로의 출력신호와 데이터 인에이블 신호를 논리곱하는 제1AND 게이트; 상기 제1AND 게이트의 출력신호와 클락신호를 논리곱하는 제2AND 게이트; 및 상기 제1AND 게이트의 출력신호에 응답하여 제1디스플레이 데이터를 수신하고, 저장하는 위한 메모리 장치를 구비한다.
상기 타이밍 컨트롤러는 상기 제1AND 게이트의 출력신호와 제2디스플레이 데이터를 논리곱하고 그 결과로서 상기 제1디스플레이 데이터를 출력하는 제3AND 게이트를 더 구비한다.
상기 기술적 과제를 달성하기 위한 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널을 구동하는 LCD 드라이버는 메모리 장치를 구비하는 타이밍 컨트롤러; 상기 메모리 장치에 저장된 디스플레이 데이터에 기초하여 상기 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로; 및 상기 스캔 라인들을 순차적으로 구동하는 스캔 라인 드라이빙 회로를 구비하며, 상기 타이밍 컨트롤러는 입력 디스플레이 데이터, 및 수직동기신호와 데이터 인에이블 신호를 포함하는 제어신호들에 기초하여 상기 데이터 라인 드라이빙 회로와 상기 스캔 라인 드라이빙 회로의 동작 타이밍을 제어하고, 상기 제어신호들에 기초하여 내부 데이터 인에이블 신호를 발생하고, 상기 메모리 장치는 상기 데이터 인에이블 신호의 한 주기의 정수배의 주기를 갖는 상기 내부 데이터 인에이블 신호에 기초하여 상기 입력 디스플레이 데이터를 수신하고 저장한다.
상기 메모리 장치는 상기 내부 데이터 인에이블 신호가 활성화되는 구간에서만 상기 입력 디스플레이 데이터를 수신하고 저장한다.
상기 타이밍 컨트롤러는 상기 수직동기신호에 클락되어 상기 수직동기신호의 펄스의 개수를 계수하고, 그 계수 결과로서 n비트 계수신호를 출력하는 n-비트 카운터; 상기 n비트 계수신호를 수신하고, 수신된 n비트 계수신호와 소정의 n비트 기준 신호를 비교하고, 그 비교결과를 출력하는 판별회로; 상기 판별회로의 출력신호와 상기 데이터 인에이블 신호를 논리곱하는 제1AND 게이트; 상기 제1AND 게이트의 출력신호와 클락신호를 논리곱하는 제2AND 게이트; 및 상기 제1AND 게이트의 출력신호와 상기 입력 디스플레이 데이터를 논리곱하는 제3AND 게이트를 구비하고, 상기 메모리 장치는 상기 제1AND 게이트의 출력신호에 응답하여 상기 제3AND게이트의 출력신호를 수신하고 저장한다.
상기 기술적 과제를 달성하기 위한 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널을 구동하는 LCD 드라이버는 메모리 장치를 구비하는 타이밍 컨트롤러; 상기 메모리 장치에 저장된 디스플레이 데이터에 기초하여 상기 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로; 및 상기 스캔 라인들을 순차적으로 구동하는 스캔 라인 드라이빙 회로를 구비하며, 상기 타이밍 컨트롤러는 입력 디스플레이 데이터, 및 수직동기신호와 데이터 인에이블 신호를 포함하는 제어신호들에 기초하여 상기 데이터 라인 드라이빙 회로와 상기 스캔 라인 드라이빙 회로의 동작 타이밍을 제어하고, 상기 제어신호들에 기초하여 내부 데이터 인에이블 신호를 발생하고, 상기 메모리 장치는 상기 데이터 인에이블 신호의 한 주기보다 긴 주기를 갖는 상기 내부 데이터 인에이블 신호에 기초하여 상기 입력 디스플레이 데이터를 수신하고 저장한다.
상기 기술적 과제를 달성하기 위한 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로로 메모리 장치에 저장된 디스플레이 데이터를 출력하는 방법은 수직동기신호와 데이터 인에이블 신호에 기초하여 상기 데이터 인에이블 신호의 한 주기의 정수배의 주기를 갖는 내부 데이터 인에이블 신호를 발생하는 단계; 상기 내부 데이터 인에이블 신호에 기초하여 디스플레이 데이터를 수신하고 저장하는 단계; 및 제어신호들에 응답하여 상기 메모리 장치에 저장된 디스플레이 데이터를 상기 데이터 라인 드라이빙 회로로 출력하는 단계를 구비한다.
상기 내부 데이터 인에이블 신호를 발생하는 단계는 상기 수직동기신호의 펄스의 개수를 계수하고, 그 계수결과를 출력하는 단계; 상기 계수 결과와 기준값을 비교하고, 그 비교결과를 출력하는 단계; 및 상기 비교결과와 상기 데이터 인에이블 신호에 기초하여 상기 내부 데이터 인에이블 신호를 발생하는 단계를 구비한다.
상기 디스플레이 데이터를 수신하고 저장하는 단계는 상기 내부 데이터 인에 이블 신호와 클락신호를 논리조합하고 데이터 기입 인에이블 신호를 발생하는 단계; 상기 내부 데이터 인에이블 신호와 입력 디스플레이 데이터를 논리조합하여 상기 디스플레이 데이터를 생성하는 단계; 및 상기 메모리 장치가 상기 데이터 기입 인에이블 신호에 응답하여 생성된 디스플레이 데이터를 수신하고 저장하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 CPU 인터페이스를 사용하는 일반적인 LCD의 블락도를 나타낸다. 도 1을 참조하면, LCD(100)는 LCD패널(110), LCD 드라이버(120), CPU(170) 및 다수개의 주변장치들(171과 173)을 구비한다. 주변장치(171)는 휴대용 전화기의 카메라 모듈이 될 수 있고, 주변장치(173)는 대용량 데이터를 저장하기 위한 메모리 장치일 수도 있다.
LCD 드라이버(120)는 타이밍 컨트롤러(130), 스캔 라인 드라이빙 회로(일반적으로 게이트 드라이버 블락(140)이라고도 한다.), 및 데이터 라인 드라이빙 회로(일반적으로 소스 드라이버 블락(150)이라고도 한다.)를 구비한다.
타이밍 컨트롤러(130)는 그래픽 램(graphic RAM; 131)을 구비하고, 스캔 라 인 드라이빙 회로(140) 및 데이터 라인 드라이빙 회로(150)의 작동 타이밍을 각각 제어하기 위한 각 제어신호들을 출력한다.
그래픽 램(131)은 적어도 60프레임에 상응하는 디스플레이 데이터를 저장하고, 타이밍 컨트롤러(131)의 제어하에 디스플레이 데이터(또는 영상 데이터)를 데이터 라인 드라이빙 회로(150)로 출력한다.
스캔 라인 드라이빙 회로(40)는 다수개의 게이트 드라이버들(미도시)을 구비하고, 타이밍 컨트롤러(130)로부터 출력되는 제어신호들에 기초하여 LCD패널(110)의 스캔 라인들(G1 내지 GM)을 연속적으로 구동한다.
데이터 라인 드라이빙 회로(150)는 다수개의 소스 드라이버들(미 도시)을 구비하고, 그래픽 램(131)으로부터 출력되는 디스플레이 데이터 및 타이밍 컨트롤러(130)로부터 출력되는 제어신호들에 기초하여 LCD 패널(60)의 데이터 라인들(S1 내지 Sn)을 구동한다.
LCD 패널(110)은 스캔 라인 드라이빙 회로(40)로부터 출력되는 신호들과 데이터 라인 드라이빙 회로(150)로부터 출력되는 신호들에 기초하여 CPU(170)로부터 출력된 디스플레이 데이터를 디스플레이한다.
LCD 드라이버(120)의 타이밍 컨트롤러(130)는 CPU 인터페이스(160)를 통하여 CPU(170)로부터 출력되는 각종 디스플레이 데이터와 제어신호들을 직접 수신하고, 그래픽 램(131)에 저장된 디스플레이 데이터를 갱신한다.
LCD패널(110)에 정지 영상이 디스플레이되는 경우라도, CPU(170)는 초당 수십 프레임에 상응하는 디스플레이 데이터를 타이밍 컨트롤러(130)로 전송하고, 타 이밍 컨트롤러(130)는 동일한 디스플레이 데이터를 그래픽 램(131)으로 출력하므로, 그래픽 램(131)은 초당 수십 프레임에 상응하는 디스플레이 데이터를 계속적으로 갱신(up-data)한다. 이러한 동작을 메모리 갱신동작이라 한다. 메모리 갱신 동작시에 소비되는 전류를 메모리 갱신 동작전류가 한다.
즉, 적은 소비전력을 요구하는 휴대용 전자기기에서 동일한 디스플레이 데이터를 갱신하기 위한 소비전력이 증가하는 문제점이 있다.
또한, LCD 드라이버(120)와 직접 통신하는 CPU(170)의 억세스 부담(access load)이 증가하므로, 상기 CPU(170)는 각 주변장치(171과 173)로부터 입력되는 다양한 그래픽들과 동영상들을 제대로 지원하지 못하는 문제점이 있다.
또한, CPU(170)의 크기 및 제조비용이 증가한다. 그리고 CPU(170)가 사용하는 시스템 클락신호의 주파수와 그래픽 램(131)이 사용하는 주파수가 다른 경우, LCD 패널(110)에서 디스플레이되는 동영상이 찢어지는 현상(tearing)이 발생하므로, LCD패널(110)에서 디스플레이되는 동영상 또는 정지영상의 화질이 나빠진다.
도 2는 본 발명에 따른 타이밍 컨트롤러를 구비하는 LCD의 블락도를 나타낸다.
도 2의 LCD는 도 1에 도시된 LCD(100)의 CPU(170)의 억세스 부담을 감소시키고, 다양한 그래픽들과 동영상을 지원하고, 디스플레이되는 동영상이 찢어지는 현상(tearing)으로 인한 화질을 개선하기 위하여 그래픽 프로세서(240)와 비디오 인터페이스(230)를 구비한다.
LCD(200)는 LCD패널(110), LCD 드라이버(210), 그래픽 프로세서(또는 그래픽 칩셋; 240), CPU(270), 비디오 인터페이스(230), CPU 인터페이스(260), 다수개의 주변장치들(215, 253)을 구비한다.
LCD 드라이버(210)와 그래픽 프로세서(240)는 비디오 인터페이스(230)를 통하여 데이터를 주고받고, 그래픽 프로세서(240)와 CPU(270)는 CPU 인터페이스(260)를 통하여 데이터를 주고받는다.
LCD 드라이버(210)는 메모리 장치(222)를 구비하는 타이밍 컨트롤러(220), 스캔라인 드라이빙 회로(140) 및 데이터 라인 드라이빙 회로(150)를 구비한다. 메모리 장치(222)는 그래픽 램으로 구현될 수 있다.
타이밍 컨트롤러(220)는 그래픽 프로세서(240)로부터 출력되고 비디오 인터페이스(230)를 통하여 입력되는 제어신호들에 기초하여 응답하여 내부 데이터 인에이블 신호를 발생한다.
데이터 라인 드라이빙 회로(150)는 타이밍 컨트롤러(220)로부터 출력되는 제어신호들에 응답하여 그래픽 램(222)에 저장된 디스플레이 데이터를 수신하고 이들을 LCD패널(110)로 출력한다.
그래픽 프로세서(240)는 CPU(170)와 각 주변장치(171과 173)로부터 출력되는 그래픽 데이터와 영상 데이터를 수신하고, 처리한다.
도 3은 본 발명에 따른 타이밍 컨트롤러의 블락도를 나타낸다.
도 3을 참조하면, 타이밍 컨트롤러(220)는 n-비트 카운터(221), 판별회로( 223), 제1AND 게이트(225), 제2AND 게이트(227), 제3AND 게이트(229) 및 메모리 장치(222)를 구비한다. 그래픽 프로세서(240)로부터 출력된 수직 동기신호 (VSYNCH), 데이터 인에이블 신호(DE), 클락신호(CLK) 및 디스플레이 데이터 (DDATA)는 비디오 인터페이스(230)를 통하여 타이밍 컨트롤러(220)로 입력된다. 내부 데이터 인에이블 신호(IDE_j)는 수직 동기신호(VSYNCH), 데이터 인에이블 신호 (DE) 및 클락신호(CLK)의 조합에 의하여 발생된다.
도 4는 도 3에 도시된 타이밍 컨트롤러의 동작 타이밍도를 나타낸다. 도 3 및 도 4를 참조하여 메모리 갱신 동작이 상세히 설명된다.
n-비트 카운터(221)는 수직 동기신호(VSYNCH)의 상승에지에 클락되어(또는 동기되어) 상기 상승에지의 개수(또는 펄스의 개수)를 카운트하고, 그 결과로서 n 비트 계수신호(CNT[i])를 출력한다. n-비트 카운터(221)는 그래픽 프로세서(240)로부터 출력되는 리셋신호(RESET)에 응답하여 리셋된다.
우선, n-비트 카운터(221)가 1-비트 카운터로 동작하면, 1-비트 카운터(221)는 1비트(하이(1) 또는 로우(0))의 출력신호(CNT[1])를 판별회로(223)로 출력한다.
판별회로(223)는 1-비트 카운터(221)의 출력신호(CNT[i]; i=1)를 수신하고, 소정의 1-비트 기준신호와 1-비트 카운터(221)의 출력신호(CNT[1])를 비교하고, 그 비교결과를 출력한다. 예컨대 소정의 1-비트 기준신호가 1로 설정되고 1-비트 카운터(221)의 출력신호(CNT[1])가 1인 경우 그 비교결과는 1이다.
제1AND 게이트(225)는 판별회로(223)의 출력신호(CNT[1])와 데이터 인에이블 신호(DE)를 수신하고, 이들을 논리곱하고, 그 결과로서 내부 데이터 인에이블 신호(IDE_j; j=1)를 출력한다. 따라서 제1AND 게이트(225)의 출력신호(IDE_1)는 수직동기신호(VSYNCH)의 매 두 번째 펄스마다 활성화된다. 즉, 제1AND 게이트 (225)의 출력신호(IDE_1)는 1-비트 카운터(221)의 출력신호(CNT[1])가 1인 경우 활성화된다.
이때 내부 데이터 인에이블 신호(IDE_1)의 주기는 데이터 인에이블 신호(DE)의 주기보다 길다. 또는 내부 데이터 인에이블 신호(IDE_1)의 한 주기는 데이터 인에이블 신호(DE)의 한 주기의 정수배인 것이 바람직하다.
제2AND 게이트(227)는 제1AND 게이트(225)의 출력신호(IDE_)와 클락신호 (CLK)를 수신하고, 이들을 논리곱하고, 그 결과로서 데이터 기입 인에이블 신호 (WR_EN)를 발생한다. 따라서 내부 데이터 인에이블 신호(IDE_)가 활성화된 구간에서 데이터 기입 인에이블 신호(WR_EN)는 클락신호(CLK)와 같다.
제3AND 게이트(229)는 디스플레이 데이터(DDATA)를 안정화시키기 위한 것으로, 제3AND 게이트(229)는 제1AND 게이트(225)의 출력신호(IDE_1)와 디스플레이 데이터(DDATA)를 수신하고, 이들을 논리곱하고, 그 결과(DDATA_k; k=1)를 메모리 장치(222)로 출력한다.
메모리 장치(222)는 제3AND 게이트(229)의 출력신호((DDATA_k; k=1)를 수신하고, 데이터 기입 인에이블 신호(WR_EN)에 응답하여 수신된 데이터((DDATA_k; k=1)를 저장한다. 따라서 내부 데이터 인에이블 신호(IDE_)가 활성화된 구간에서만 메모리 장치(222)에 저장된 기존의 디스플레이 데이터는 새로운 디스플레이 데이터로 갱신된다. 그리고 메모리 장치(222)는 그래픽 프로세서(240)로부터 출력되는 제어신호들에 응답하여 갱신된 디스플레이 데이터(DDATA_1)를 데이터 라인 드라이빙 회로(150)로 출력한다.
여기서 D00 내지 D05는 갱신된 디스플레이 데이터(DDATA_1)를 나타내고, B11 내지 B15구간은 데이터 인에이블 신호(DE)가 활성화되더라고 메모리 갱신 동작이 수행되지 않는 구간을 나타낸다.
따라서 본 발명에 따른 타이밍 컨트롤러(220)를 구비하는 LCD 드라이버(210)에서 소비되는 전류는 데이터 인에이블 신호(DE)가 활성화될 때마다 메모리 갱신 동작 전류를 소비하는 종래의 LCD 드라이버(100)에서 소비되는 전류보다 작다.
계속하여, n-비트 카운터(221)가 2-비트 카운터로 동작하면 2-비트 카운터 (221)는 2비트의 출력신호(CNT[i]; i=2)를 출력한다.
판별회로(223)는 2-비트 카운터(221)의 출력신호(CNT[2])를 수신하고, 소정의 2-비트 기준신호와 2-비트 카운터(221)의 출력신호(CNT[2])를 비교하고, 그 비교결과를 출력한다. 예컨대 소정의 2-비트 기준신호가 11로 설정되고 2-비트 카운터(221)의 출력신호(CNT[2])가 11인 경우 그 비교결과는 1이다.
제1AND 게이트(225)는 데이터 인에이블 신호(DE)와 판별회로(223)의 출력신호(CNT[2])를 수신하고, 이들을 논리곱하고, 그 결과로서 내부 데이터 인에이블 신호(IDE_2)를 출력한다. 내부 데이터 인에이블 신호(IDE_2)의 한 주기는 데이터 인에이블 신호(DE)의 한 주기보다 길다.
따라서 제1AND 게이트(225)의 출력신호(IDE_2)는 수직동기신호(VSYNCH)의 매 네 번째 펄스마다 활성화된다. 즉, 제1AND 게이트(225)의 출력신호(IDE_2)는 2-비트 카운터(221)의 출력신호(CNT[2])가 11인 경우 활성화된다.
이때 내부 데이터 인에이블 신호(IDE_2)의 한 주기는 데이터 인에이블 신호(DE)의 한 주기의 4배이다.
제2AND 게이트(227)는 제1AND 게이트(225)의 출력신호(IDE_2)와 클락신호 (CLK)를 수신하고, 이들을 논리곱하고, 그 결과로서 데이터 기입 인에이블 신호 (WR_EN)를 발생한다.
제3AND 게이트(229)는 제1AND 게이트(225)의 출력신호(IDE_2)와 디스플레이 데이터(DDATA)를 수신하고, 이들을 논리곱하고, 그 결과(DDATA_2)를 메모리 장치(222)로 출력한다.
메모리 장치(222)는 제3AND 게이트(229)의 출력신호(DDATA_2)를 수신하고, 데이터 기입 인에이블 신호(WR_EN)에 응답하여 수신된 데이터(DDATA_2)를 저장한다. 따라서 내부 데이터 인에이블 신호(IDE_2)가 활성화되는 구간마다 메모리 장치 (222)에서 메모리 갱신 동작이 수행된다. 그리고 메모리 장치(222)는 그래픽 프로세서(240)로부터 출력되는 제어신호들에 응답하여 갱신된 디스플레이 데이터 (DDATA_2)를 데이터 라인 드라이빙 회로(150)로 출력한다.
여기서 D10 내지 D13은 갱신된 디스플레이 데이터(DDATA_2)를 나타내고, B21 내지 B23구간은 데이터 인에이블 신호(DE)가 활성화되는 구간에서도 메모리 갱신 동작이 수행되지 않는 구간을 나타낸다.
따라서 내부 데이터 인에이블 신호(IDE_2)가 활성화되는 구간마다 메모리 갱신 동작을 수행하는 LCD 드라이버에서 소비되는 전류는 데이터 인에이블 신호(DE)가 활성화되는 구간마다 메모리 갱신 동작을 수행하는 LCD 드라이버에서 소비되는 전류보다 상당히 감소한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 타이밍 컨트롤러, 이를 구비하는 LCD 드라이버 및 디스플레이 데이터 출력방법은 비디오 인터페이스를 사용하면서도 메모리 갱신 동작 전류를 상당히 감소시킬 수 있는 효과가 있다.

Claims (15)

  1. 스캔 라인 드라이빙 회로와 데이터 라인 드라이빙 회로의 동작 타이밍을 각각 제어하는 LCD 드라이버의 타이밍 컨트롤러에 있어서,
    수직동기신호에 동기되어 상기 수직동기신호의 펄스의 개수를 계수하고, 그 계수 결과로서 n비트 계수신호를 출력하는 n-비트 카운터;
    상기 n비트 계수신호를 수신하고, 수신된 n비트 계수신호와 소정의 n비트 기준 신호를 비교하고, 그 비교결과를 출력하는 판별회로;
    상기 판별회로의 출력신호와 데이터 인에이블 신호를 논리곱하는 제1AND 게이트;
    상기 제1AND 게이트의 출력신호와 클락신호를 논리곱하는 제2AND 게이트; 및
    상기 제1AND 게이트의 출력신호에 응답하여 제1디스플레이 데이터를 수신하고, 저장하는 메모리 장치를 구비하는 것을 특징으로 하는 타이밍 컨트롤러.
  2. 제1항에 있어서, 상기 타이밍 컨트롤러는 상기 제1AND 게이트의 출력신호와 제2디스플레이 데이터를 논리곱하고 그 결과로서 상기 제1디스플레이 데이터를 출력하는 제3AND 게이트를 더 구비하는 것을 특징으로 하는 타이밍 컨트롤러.
  3. 제2항에 있어서, 상기 타이밍 컨트롤러는 그래픽 프로세서로부터 출력된 상기 수직동기신호, 상기 데이터 인에이블 신호, 상기 클락신호 및 상기 제2디스플레이 데이터를 비디오 인터페이스를 통하여 수신하는 것을 특징으로 하는 타이밍 컨트롤러.
  4. 스캔 라인 드라이빙 회로와 데이터 라인 드라이빙 회로의 동작 타이밍을 각각 제어하는 LCD 드라이버의 타이밍 컨트롤러에 있어서,
    수직동기신호에 동기되어 상기 수직동기신호의 상승에지의 개수를 계수하고, 그 계수 결과를 출력하는 카운터;
    상기 카운터의 출력신호를 수신하고, 상기 카운터의 출력신호와 소정의 기준신호를 비교하고, 그 비교결과를 출력하는 판별회로;
    상기 판별회로의 출력신호와 데이터 인에이블 신호를 논리곱하는 제1AND 게이트;
    상기 제1AND 게이트의 출력신호와 클락신호를 논리곱하는 제2AND 게이트; 및
    상기 제1AND 게이트의 출력신호에 응답하여 제1디스플레이 데이터를 수신하고, 저장하는 메모리 장치를 구비하는 것을 특징으로 하는 타이밍 컨트롤러.
  5. 제4항에 있어서, 상기 타이밍 컨트롤러는 상기 제1AND 게이트의 출력신호와 제2디스플레이 데이터를 논리곱하고 그 결과로서 상기 제1디스플레이 데이터를 출력하는 제3AND 게이트를 더 구비하는 것을 특징으로 하는 타이밍 컨트롤러.
  6. 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널을 구동하는 LCD 드라이버에 있어서,
    메모리 장치를 구비하는 타이밍 컨트롤러;
    상기 메모리 장치에 저장된 디스플레이 데이터에 기초하여 상기 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로; 및
    상기 스캔 라인들을 순차적으로 구동하는 스캔 라인 드라이빙 회로를 구비하며,
    상기 타이밍 컨트롤러는 입력 디스플레이 데이터, 및 수직동기신호와 데이터 인에이블 신호를 포함하는 제어신호들에 기초하여 상기 데이터 라인 드라이빙 회로와 상기 스캔 라인 드라이빙 회로의 동작 타이밍을 제어하고, 상기 제어신호들에 기초하여 내부 데이터 인에이블 신호를 발생하고,
    상기 메모리 장치는 상기 데이터 인에이블 신호의 한 주기의 정수배의 주기를 갖는 상기 내부 데이터 인에이블 신호에 기초하여 상기 입력 디스플레이 데이터를 수신하고 저장하는 것을 특징으로 하는 LCD 드라이버.
  7. 제6항에 있어서,
    상기 메모리 장치는 상기 내부 데이터 인에이블 신호가 활성화되는 구간에서만 상기 입력 디스플레이 데이터를 수신하고 저장하는 것을 특징으로 하는 LCD 드라이버.
  8. 제6항에 있어서, 상기 타이밍 컨트롤러는,
    상기 수직동기신호에 동기되어 상기 수직동기신호의 펄스의 개수를 계수하고, 그 계수 결과로서 n비트 계수신호를 출력하는 n-비트 카운터;
    상기 n비트 계수신호를 수신하고, 수신된 n비트 계수신호와 소정의 n비트 기준 신호를 비교하고, 그 비교결과를 출력하는 판별회로;
    상기 판별회로의 출력신호와 상기 데이터 인에이블 신호를 논리곱하는 제1AND 게이트;
    상기 제1AND 게이트의 출력신호와 클락신호를 논리곱하는 제2AND 게이트; 및
    상기 제1AND 게이트의 출력신호와 상기 입력 디스플레이 데이터를 논리곱하는 제3AND 게이트를 구비하고,
    상기 메모리 장치는 상기 제1AND 게이트의 출력신호에 응답하여 상기 제3AND게이트의 출력신호를 수신하고 저장하는 것을 특징으로 하는 LCD 드라이버.
  9. 제6항에 있어서, 그래픽 프로세서로부터 출력된 상기 입력 디스플레이 데이터 및 상기 제어신호들은 비디오 인터페이스를 통하여 상기 타이밍 컨트롤러로 입력되는 것을 특징으로 하는 LCD 드라이버.
  10. 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널을 구동하는 LCD 드라이버에 있어서,
    메모리 장치를 구비하는 타이밍 컨트롤러;
    상기 메모리 장치에 저장된 디스플레이 데이터에 기초하여 상기 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로; 및
    상기 스캔 라인들을 순차적으로 구동하는 스캔 라인 드라이빙 회로를 구비하며,
    상기 타이밍 컨트롤러는 입력 디스플레이 데이터, 및 수직동기신호와 데이터 인에이블 신호를 포함하는 제어신호들에 기초하여 상기 데이터 라인 드라이빙 회로와 상기 스캔 라인 드라이빙 회로의 동작 타이밍을 제어하고, 상기 제어신호들에 기초하여 내부 데이터 인에이블 신호를 발생하고,
    상기 메모리 장치는 상기 데이터 인에이블 신호의 한 주기보다 긴 주기를 갖 는 상기 내부 데이터 인에이블 신호에 기초하여 상기 입력 디스플레이 데이터를 수신하고 저장하는 것을 특징으로 하는 LCD 드라이버.
  11. 제10항에 있어서,
    상기 메모리 장치는 상기 내부 데이터 인에이블 신호가 활성화되는 구간에서만 상기 입력 디스플레이 데이터를 수신하고 저장하는 것을 특징으로 하는 LCD 드라이버.
  12. 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로로 메모리 장치에 저장된 디스플레이 데이터를 출력하는 방법에 있어서,
    수직동기신호와 데이터 인에이블 신호에 기초하여 상기 데이터 인에이블 신호의 한 주기의 정수배의 주기를 갖는 내부 데이터 인에이블 신호를 발생하는 단계;
    상기 내부 데이터 인에이블 신호에 기초하여 디스플레이 데이터를 수신하고 저장하는 단계; 및
    제어신호들에 응답하여 상기 메모리 장치에 저장된 디스플레이 데이터를 상기 데이터 라인 드라이빙 회로로 출력하는 단계를 구비하는 것을 특징으로 하는 디스플레이 데이터 출력방법.
  13. 제12항에 있어서, 상기 내부 데이터 인에이블 신호를 발생하는 단계는,
    상기 수직동기신호의 펄스의 개수를 계수하고, 그 계수결과를 출력하는 단계;
    상기 계수 결과와 기준값을 비교하고, 그 비교결과를 출력하는 단계; 및
    상기 비교결과와 상기 데이터 인에이블 신호에 기초하여 상기 내부 데이터 인에이블 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 디스플레이 데이터 출력방법.
  14. 제12항에 있어서, 상기 디스플레이 데이터를 수신하고 저장하는 단계는,
    상기 내부 데이터 인에이블 신호와 클락신호를 논리조합하고 데이터 기입 인에이블 신호를 발생하는 단계;
    상기 내부 데이터 인에이블 신호와 입력 디스플레이 데이터를 논리조합하여 상기 디스플레이 데이터를 생성하는 단계; 및
    상기 메모리 장치가 상기 데이터 기입 인에이블 신호에 응답하여 생성된 디스플레이 데이터를 수신하고 저장하는 단계를 구비하는 것을 특징으로 하는 디스플레이 데이터 출력방법.
  15. 데이터 라인들과 스캔 라인들을 구비하는 LCD 패널의 데이터 라인들을 구동하는 데이터 라인 드라이빙 회로로 메모리 장치에 저장된 디스플레이 데이터를 출력하는 방법에 있어서,
    수직동기신호와 데이터 인에이블 신호에 기초하여 상기 데이터 인에이블 신호의 한 주기보다 긴 주기를 갖는 내부 데이터 인에이블 신호를 발생하는 단계;
    상기 내부 데이터 인에이블 신호에 응답하여 디스플레이 데이터를 수신하고 저장하는 단계; 및
    제어신호들에 응답하여 상기 메모리 장치에 저장된 디스플레이 데이터를 상기 데이터 라인 드라이빙 회로로 출력하는 단계를 구비하는 것을 특징으로 하는 디스플레이 데이터 출력방법.
KR1020030078108A 2003-11-05 2003-11-05 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법 KR100585105B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030078108A KR100585105B1 (ko) 2003-11-05 2003-11-05 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
TW093132911A TWI282534B (en) 2003-11-05 2004-10-29 Timing controller and method for reducing liquid crystal display operating current
US10/981,056 US7535452B2 (en) 2003-11-05 2004-11-04 Timing controller and method for reducing liquid crystal display operating current
JP2004322823A JP5058434B2 (ja) 2003-11-05 2004-11-05 Ｌｃｄ動作電流を減少させるタイミングコントローラとｌｃｄドライバとディスプレイデータ出力方法
CNB2004100997685A CN100543823C (zh) 2003-11-05 2004-11-05 用于减少液晶显示器操作电流的定时控制器和方法
US12/467,719 US8344986B2 (en) 2003-11-05 2009-05-18 Portable electronic display device having a timing controller that reduces power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078108A KR100585105B1 (ko) 2003-11-05 2003-11-05 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법

Publications (2)

Publication Number Publication Date
KR20050043273A KR20050043273A (ko) 2005-05-11
KR100585105B1 true KR100585105B1 (ko) 2006-06-01

Family

ID=34545769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078108A KR100585105B1 (ko) 2003-11-05 2003-11-05 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법

Country Status (5)

Country Link
US (2) US7535452B2 (ko)
JP (1) JP5058434B2 (ko)
KR (1) KR100585105B1 (ko)
CN (1) CN100543823C (ko)
TW (1) TWI282534B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070037900A (ko) * 2005-10-04 2007-04-09 삼성전자주식회사 Ｌｃｄ 패널을 이용한 디스플레이 장치 및 그 타이밍 제어옵션 수행 방법
CN100405144C (zh) * 2006-01-19 2008-07-23 友达光电股份有限公司 显示装置及面板模块
KR101100335B1 (ko) * 2006-01-19 2011-12-30 삼성전자주식회사 표시장치
US20080100595A1 (en) * 2006-10-31 2008-05-01 Tpo Displays Corp. Method for eliminating power-off residual image in a system for displaying images
JP2009025677A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 液晶パネルの駆動制御回路および半導体装置
CN101408700B (zh) * 2007-10-08 2011-07-13 中华映管股份有限公司 平面显示器
TWI385634B (zh) * 2008-04-02 2013-02-11 Novatek Microelectronics Corp 用於一液晶顯示器控制器之微處理器裝置及相關方法
TWI419128B (zh) * 2008-10-02 2013-12-11 Lg Display Co Ltd 液晶顯示裝置及其驅動方法
TWI409745B (zh) * 2009-04-03 2013-09-21 Chunghwa Picture Tubes Ltd 控制訊號的產生方法及其裝置
CN101877213A (zh) * 2009-04-30 2010-11-03 深圳富泰宏精密工业有限公司 液晶显示器及其图像显示方法
US8762982B1 (en) * 2009-06-22 2014-06-24 Yazaki North America, Inc. Method for programming an instrument cluster
TWI405177B (zh) * 2009-10-13 2013-08-11 Au Optronics Corp 閘極輸出控制方法及相應之閘極脈衝調制器
KR101622207B1 (ko) * 2009-11-18 2016-05-18 삼성전자주식회사 디스플레이 구동장치, 디스플레이 구동시스템 및 디스플레이 구동방법
KR101373469B1 (ko) * 2009-11-27 2014-03-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101350737B1 (ko) * 2012-02-20 2014-01-14 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 액정 표시 장치
JP6177606B2 (ja) * 2013-07-05 2017-08-09 シナプティクス・ジャパン合同会社 表示システム及びプログラム
JP6034273B2 (ja) * 2013-10-04 2016-11-30 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
CN105096790B (zh) * 2014-04-24 2018-10-09 敦泰电子有限公司 驱动电路、驱动方法、显示装置和电子设备
US11087660B2 (en) 2018-10-03 2021-08-10 Himax Technologies Limited Timing controller and operating method thereof
TWI683299B (zh) * 2018-10-18 2020-01-21 奇景光電股份有限公司 時序控制器
EP3991165A4 (en) * 2019-07-16 2023-03-22 Hewlett-Packard Development Company, L.P. SELECTING COLOR CALIBRATION PROFILE DATA FROM A DISPLAY MEMORY
CN111443788B (zh) * 2020-03-25 2022-02-18 北京智行者科技有限公司 一种多处理器片上系统mpsoc的上电控制电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143493B2 (ja) * 1991-06-21 2001-03-07 キヤノン株式会社 表示制御装置
JP2687986B2 (ja) * 1991-07-19 1997-12-08 株式会社ピーエフユー 表示装置
EP0600410B1 (en) * 1992-11-30 2001-06-13 Nec Corporation A notebook type information processing apparatus having input function with pen
JP3540844B2 (ja) * 1994-11-02 2004-07-07 日本テキサス・インスツルメンツ株式会社 半導体集積回路
US5757365A (en) 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
KR0172797B1 (ko) 1995-10-16 1999-03-30 김주용 레이저 다이오드 및 그 제조방법
JP3441609B2 (ja) * 1996-03-29 2003-09-02 株式会社リコー 液晶表示コントローラ
JP2853764B2 (ja) 1996-09-06 1999-02-03 日本電気株式会社 Ｌｃｄドライバ
JPH10228012A (ja) 1997-02-13 1998-08-25 Nec Niigata Ltd Ｌｃｄ表示装置
US6791518B2 (en) * 1997-04-18 2004-09-14 Fujitsu Display Technologies Corporation Controller and control method for liquid-crystal display panel, and liquid-crystal display device
KR100239445B1 (ko) 1997-05-06 2000-01-15 김영환 디스플레이 소자의 데이터 구동 회로
JP4185208B2 (ja) * 1999-03-19 2008-11-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3105884B2 (ja) 1999-03-31 2000-11-06 新潟日本電気株式会社 メモリ性表示装置用表示コントローラ
JP2002023683A (ja) * 2000-07-07 2002-01-23 Sony Corp 表示装置およびその駆動方法
JP3918536B2 (ja) * 2000-11-30 2007-05-23 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
KR100759972B1 (ko) * 2001-02-15 2007-09-18 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
GB2373121A (en) * 2001-03-10 2002-09-11 Sharp Kk Frame rate controller
KR100429880B1 (ko) * 2001-09-25 2004-05-03 삼성전자주식회사 Ｌｃｄ 프레임 비율 제어 회로 및 방법과 ｌｃｄ 시스템
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
JP2004061632A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
CN100543823C (zh) 2009-09-23
US8344986B2 (en) 2013-01-01
KR20050043273A (ko) 2005-05-11
CN1658268A (zh) 2005-08-24
JP2005141231A (ja) 2005-06-02
US20050093808A1 (en) 2005-05-05
TWI282534B (en) 2007-06-11
TW200534212A (en) 2005-10-16
US7535452B2 (en) 2009-05-19
JP5058434B2 (ja) 2012-10-24
US20090231323A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR100585105B1 (ko) 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
KR100499845B1 (ko) 액티브 매트릭스형 표시 장치 및 그 제어 장치
US8952879B2 (en) Hold type image display system
JP4111310B2 (ja) フレームレートコントローラ、ディスプレイコントローラおよびアクティブマトリクスディスプレイ
JP3743503B2 (ja) 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP4904641B2 (ja) 液晶表示制御回路
US20050253778A1 (en) Method and system for driving dual display panels
US20090201274A1 (en) Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method
US10971092B2 (en) Driving method and driving device of display panel
US11037518B2 (en) Display driver
JP2009229961A (ja) 液晶表示制御装置及び電子機器
KR20160129207A (ko) 저속 구동이 가능한 표시장치와 그 구동방법
KR20140147300A (ko) 표시 장치 및 그 구동 방법
US20150138259A1 (en) Driving device for driving display unit
TW201428724A (zh) 驅動模組及其驅動方法
JP2015125245A (ja) 液晶表示装置、液晶ドライバ、及び、液晶表示パネルの駆動方法
CN115424584A (zh) 显示驱动电路、显示屏的刷新方法、显示模组及电子设备
JP4306980B2 (ja) アクティブマトリクス型表示装置及びその制御装置
JP2003036046A (ja) 表示装置およびその駆動方法
JP4259775B2 (ja) アクティブマトリクス型表示装置及びその制御装置
JP2006003923A (ja) 表示制御回路、電気光学装置、表示装置及び表示制御方法
JP4259776B2 (ja) アクティブマトリクス型表示装置及びその制御装置
US7859506B2 (en) Liquid crystal display device and method for displaying a landscape mode image
KR100927021B1 (ko) 액정표시패널의 구동방법 및 장치
KR20240143931A (ko) 송수신 제어 방법과 이를 이용한 디스플레이 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14