JP3743503B2 - 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 - Google Patents
走査駆動回路、表示装置、電気光学装置及び走査駆動方法 Download PDFInfo
- Publication number
- JP3743503B2 JP3743503B2 JP2001155195A JP2001155195A JP3743503B2 JP 3743503 B2 JP3743503 B2 JP 3743503B2 JP 2001155195 A JP2001155195 A JP 2001155195A JP 2001155195 A JP2001155195 A JP 2001155195A JP 3743503 B2 JP3743503 B2 JP 3743503B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- nth
- scanning
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Description
【０００１】
【発明の属する技術分野】
本発明は、走査駆動回路、これを用いた表示装置、電気光学装置及び走査駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば携帯電話機のような電子機器の表示部には、液晶パネルが用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この液晶パネルについては、近年の携帯電話機の普及によって情報性の高い静止画や動画が配信されるようになると、その高画質化が要求されるようになっている。
【０００３】
このような電子機器の表示部の高画質化を実現する液晶パネルとして、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルが知られている。ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、ダイナミック駆動によるＳＴＮ（SuperTwisted Nematic）液晶を用いた単純マトリクス型液晶パネルに比べて、高速応答、高コントラストを実現し、動画等の表示に適している。
【０００４】
しかしながら、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、携帯電話機のようなバッテリ駆動が行われる携帯型の電子機器の表示部として採用することが困難とされている。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、高画質化と低消費電力化とを両立させ、アクティブマトリクス型液晶パネルに好適な走査駆動回路、これを用いた表示装置、電気光学装置及び走査駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路であって、各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段とを有し、前記第１〜第Ｎの駆動回路は、前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインを、走査駆動することを特徴とする。
【０００７】
ここで、電気光学装置としては、例えば互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインと、前記第１〜第Ｎの走査ラインと前記第１〜第Ｍの信号ラインに接続されたＮ×Ｍのスイッチング手段と、前記スイッチング手段に接続されたＮ×Ｍの画素電極とを有するように構成しても良い。
【０００８】
また、ブロック単位に分割される走査ラインは、互いに隣接した複数の走査ラインであっても良いし、任意に選択された複数の走査ラインであっても良い。
【０００９】
本発明によれば、電気光学装置の走査ラインを走査駆動する走査駆動回路に、所与の複数の走査ラインごとに分割されたブロックを単位とし、このブロック単位に選択された走査ラインを駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段を設けるようにしたので、ブロック単位で走査駆動する表示エリアと、ブロック単位で走査駆動を行わない非表示エリアとからなるパーシャル表示制御を容易に行うことができるようになる。これにより、非表示エリアの走査駆動に伴う電力消費を削減することができる。また、これはライン反転駆動方式や、フレーム反転駆動方式等の反転駆動方式に依存することなく、効果的に低消費電力化を図ることができる。
【００１０】
また本発明は、走査駆動されるブロックの走査ラインの各走査タイミングに同期した出力イネーブル信号を入力するための入力端子と、前記出力イネーブル信号に基づいて、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルをそれぞれマスクするための第１〜第Ｎのマスク回路とを含むことを特徴とする。
【００１１】
ここで、論理レベルをマスクする第１〜第Ｎのマスク回路は、対応する第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルにかかわらず、出力イネーブル信号の状態に応じて、対応する第１〜第Ｎのレベルシフタ回路の出力ノードを固定状態（例えば、論理レベル「Ｌ」）にする。そして、当該マスクした信号を、後段の第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段に供給する。
【００１２】
本発明においては、第１〜第Ｎの走査ラインを順次走査駆動する第１〜第Ｎの駆動回路が、択一的に各走査ラインを選択するため、各走査タイミングに合わせて入力端子を介して出力イネーブル信号を供給することにより、走査駆動タイミングを変更することなく、所与の走査ラインの駆動を行わないようにすることができる。したがって、非表示エリアの走査ラインの走査タイミングに合わせて、出力イネーブル信号により各レベルシフタ回路の出力ノードの論理レベルをマスクすることで、容易にパーシャル表示制御を実現できる。これにより、非表示エリアの走査ラインに走査駆動に消費される電力分を削減することができるようになる。
【００１３】
また本発明は、走査駆動されるブロックを指定するブロック選択データを保持するブロック選択データ保持手段を含み、前記第１〜第Ｎの駆動回路は、前記ブロック選択データにより走査駆動するブロックとして指定されたブロックの各走査ラインを、走査駆動することを特徴とする。
【００１４】
本発明においては、ブロック選択データ保持手段を設け、ブロック単位で、各ブロックの走査ラインを駆動するか否かを示すブロック選択データを保持できるようにした。これにより、ブロック選択データにより選択されたブロックの走査ラインを順次走査駆動する第１〜第Ｎの駆動回路は、任意に走査駆動するブロックを変更することができ、ダイナミックに制御可能なパーシャル表示を容易に実現することができるようになる。
【００１５】
また本発明は、前記シフトレジスタを構成する第１〜第Ｎのフリップフロップのうち第Ｐのブロックの初段のフリップフロップに入力されるシフト入力と、第Ｐのブロックの最終段のフリップフロップから出力されるシフト出力のいずれか一方を、第Ｐのブロックに対応して設定されたブロック選択データに基づいて、第（Ｐ＋１）のブロックに対して出力するためのバイパス手段を含むことを特徴とする。
【００１６】
本発明においては、バイパス手段を設け、ブロック選択データにより走査駆動しないブロックとして指定されたブロックの走査ラインに対応して設けられたフリップフロップに入力されたシフト入力を、隣りのブロックの走査ラインに対応して設けられたフリップフロップにバイパスさせるようにした。したがって、表示エリアに設定されたブロックの走査ラインだけ走査駆動を行えばよいので、所与の一垂直走査期間のうち非表示エリアの走査ラインの駆動時間分の消費電力を削減することができる。
【００１７】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、フレームごとに、前記画素電極に対応する電気光学素子の印加電圧の極性反転駆動が行われる場合に、前記走査ライン駆動手段は、３フレーム以上の所与の奇数フレーム間隔で全走査ラインを順次走査駆動することを特徴とする。
【００１８】
本発明によれば、表示エリアに設定されたブロックの走査ラインについては１フレーム周期で走査駆動する一方、非表示エリアに設定されたブロックの走査ラインについては３フレーム以上の所与の奇数フレーム間隔で走査駆動するリフレッシュを行うようにしたので、画素に対応して設けられた電気光学素子の印加電圧の極性反転を行う極性反転駆動方式にも対応することができ、例えばＴＦＴに接続された液晶の劣化を防止させることができるようになる。
【００１９】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記走査ライン駆動手段は、少なくともブロック単位に走査駆動するブロックの指定が変更されるたびに、全走査ラインを順次走査駆動することを特徴とする。
【００２０】
本発明によれば、表示エリアに設定されたブロックの走査ラインについては１フレーム周期で走査駆動する一方、非表示エリアに設定されたブロックの走査ラインについては表示エリアの設定、変更、消滅が行われるたびに走査駆動するリフレッシュを行うようにしたので、画素に対応して設けられた電気光学素子に対して所与の頻度で駆動することができるようになる。したがって、例えば一定時間走査駆動が行われないＴＦＴのリークによる非表示エリアのグレイ表示をなくすことができるようになる。
【００２１】
また本発明は、前記ブロック単位は、８走査ライン単位であることを特徴とする。
【００２２】
本発明によれば、キャラクタ文字単位で表示エリアと非表示エリアの設定が可能となり、パーシャル表示制御の簡素化と、効果的なパーシャル表示による画像を提供することができる。
【００２３】
また本発明に係る表示装置は、互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、前記第１〜第Ｎの走査ラインを走査駆動する上記いずれか記載の走査駆動回路と、画像データに基づいて前記信号ラインを駆動する信号駆動回路とを含むことを特徴とする。
【００２４】
本発明によれば、パーシャル表示制御による低消費電力化を実現する表示装置を提供することができ、例えばアクティブマトリクス型液晶パネルを適用することで、高画質なパーシャル表示をも実現することができる。
【００２５】
また本発明に係る電気光学装置は、互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素と、前記第１〜第Ｎの走査ラインを走査駆動する上記いずれか記載の走査駆動回路と、画像データに基づいて前記信号ラインを駆動する信号駆動回路とを含むことを特徴とする。
【００２６】
本発明によれば、パーシャル表示制御による低消費電力化を実現する電気光学装置を提供することができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。
【００２７】
また本発明は、各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段とを有し、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路の走査駆動方法であって、前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインが、順次走査駆動されることを特徴とする。
【００２８】
本発明によれば、ブロック単位にパーシャル表示を制御することができるので、制御回路の簡素化と、低消費電力化とを図ることができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００３０】
１． 表示装置
１．１ 表示装置の構成
図１に、本実施形態における走査駆動回路（走査ドライバ）を適用した表示装置の構成の概要を示す。
【００３１】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ６０、電源回路８０を含む。
【００３２】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）Ｇ1〜ＧN（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）信号ラインＳ1〜ＳM（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧn（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２nm（広義には、スイッチング手段）が設けられている。
【００３３】
ＴＦＴ２２nmのゲート電極は、走査ラインＧnに接続されている。ＴＦＴ２２nmのソース電極は、信号ラインＳmに接続されている。ＴＦＴ２２nmのドレイン電極は、液晶容量（広義には液晶素子）２４nmの画素電極２６nmに接続されている。
【００３４】
液晶容量２４nmにおいては、画素電極２６nmに対向する対向電極２８nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。
【００３５】
対向電極２８nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００３６】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ1〜ＳMを駆動する。
【００３７】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ1〜ＧNを順次走査駆動する。
【００３８】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００３９】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。このような各種電圧レベルは、信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００４０】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００４１】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを液晶装置１０に含めるように構成することも可能である。
【００４２】
（信号ドライバ）
図２に、図１に示した信号ドライバの構成の概要を示す。
【００４３】
信号ドライバ３０は、シフトレジスタ３２、ラインラッチ３４、３６、ディジタル・アナログ変換回路（広義には、駆動電圧生成回路）３８、信号ライン駆動回路４０を含む。
【００４４】
シフトレジスタ３２は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００４５】
また、このシフトレジスタ３２には、シフト方向切り替え信号ＳＨＬが供給される。シフトレジスタ３２は、このシフト方向切り替え信号ＳＨＬにより、画像データ（ＤＩＯ）のシフト方向と、イネーブル入出力信号ＥＩＯの入出力方向が切り替えられる。したがって、このシフト方向切り替え信号ＳＨＬによりシフト方向を切り替えることによって、信号ドライバ３０の実装状態により信号ドライバ３０に対して画像データを供給するＬＣＤコントローラ６０の位置が異なった場合であっても、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。
【００４６】
ラインラッチ３４は、ＬＣＤコントローラ６０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力される。ラインラッチ３４は、この画像データ（ＤＩＯ）を、シフトレジスタ３２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００４７】
ラインラッチ３６は、ＬＣＤコントローラ６０から供給される水平同期信号ＬＰに同期して、ラインラッチ３４でラッチされた一水平走査単位の画像データをラッチする。
【００４８】
ＤＡＣ３８は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。
【００４９】
信号ライン駆動回路４０は、ＤＡＣ３８によって生成された駆動電圧に基づいて、信号ラインを駆動する。
【００５０】
このような信号ドライバ３０は、ＬＣＤコントローラ６０から順次入力される所与の単位（例えば１８ビット単位）の画像データを順次取り込み、水平同期信号ＬＰに同期して一水平走査単位の画像データをラインラッチ３６で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、ＬＣＤパネル２０のＴＦＴのソース電極には、画像データに基づく駆動電圧が供給される。
【００５１】
（走査ドライバ）
図３に、図１に示した走査ドライバの構成の概要を示す。
【００５２】
走査ドライバ５０は、シフトレジスタ５２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略す。）５４、５６、走査ライン駆動回路５８を含む。
【００５３】
シフトレジスタ５２は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、ＬＣＤコントローラ６０から供給される垂直同期信号である。
【００５４】
Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００５５】
走査ライン駆動回路５８は、Ｌ／Ｓ５４によってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を有しており、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトされた出力イネーブル信号ＸＯＥＶにより、オンオフ制御が行われる。
【００５６】
このような走査ドライバ５０は、垂直同期信号として入力されたイネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトレジスタ５２の各フリップフロップに順次シフトされる。シフトレジスタ５２の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された垂直同期信号のパルスにより、走査ラインが択一的に順次選択される。選択された走査ラインは、Ｌ／Ｓ５４によってシフトされた電圧レベルで、走査ライン駆動回路５８により駆動される。これにより、ＬＣＤパネル２０のＴＦＴのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、ＬＣＤパネル２０のＴＦＴのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。
【００５７】
（ＬＣＤコントローラ）
図４に、図１に示したＬＣＤコントローラの構成の概要を示す。
【００５８】
ＬＣＤコントローラ６０は、制御回路６２、ランダムアクセスメモリ（Random Access Memory：以下、ＲＡＭと略す。）（広義には、記憶手段）６４、ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６８を含む。さらに、制御回路６２は、コマンドシーケンサ７０、コマンド設定レジスタ７２、コントロール信号生成回路７４を含む。
【００５９】
制御回路６２は、ホストによって設定された内容にしたがい、信号ドライバ３０、走査ドライバ５０及び電源回路８０の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ７０が、ホストからの指示に従って、コマンド設定レジスタ７２で設定された内容に基づいて、コントロール信号生成回路７４で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。
【００６０】
ＲＡＭ６４は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路６２の作業領域にもなる。
【００６１】
このＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介して、画像データや、信号ドライバ３０及び走査ドライバ５０を制御するためのコマンドデータが供給される。ホストＩ／Ｏ６６には、図示しないＣＰＵや、ディジタル信号処理装置（Digital Signal Processor：ＤＳＰ）或いはマイクロプロセッサユニット（Micro Processor Unit：ＭＰＵ）が接続される。
【００６２】
ＬＣＤコントローラ６０は、画像データとして図示しないＣＰＵより静止画データが供給されたり、ＤＳＰ或いはＭＰＵより動画データが供給される。また、ＬＣＤコントローラ６０は、コマンドデータとして図示しないＣＰＵより、信号ドライバ３０又は走査ドライバ５０を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。
【００６３】
画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。
【００６４】
ＬＣＤコントローラ６０は、画像データが供給された場合、この画像データをフレームバッファとしてのＲＡＭ６４に保持する。一方、コマンドデータが供給された場合、ＬＣＤコントローラ６０は、コマンド設定レジスタ７２若しくはＲＡＭ６４に保持する。
【００６５】
コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、コントロール信号生成回路７４により各種タイミング信号を生成させる。また、コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、ＬＣＤ入出力回路６８を介して、信号ドライバ３０、走査ドライバ５０若しくは電源回路８０のモード設定を行う。
【００６６】
また、コマンドシーケンサ７０は、コントロール信号生成回路７４で生成された表示タイミングにより、ＲＡＭ６４に記憶された画像データから所与の形式の画像データを生成し、ＬＣＤ入出力回路６８を介して、信号ドライバ３０に供給するようになっている。
【００６７】
１．２ 反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置１０では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。
【００６８】
フレーム反転駆動方式は、フレームごとに液晶容量に印加される電圧の極性を反転する方式である。一方、ライン反転駆動方式は、ラインごとに液晶容量に印加される電圧の極性を反転する方式である。なお、ライン反転駆動方式の場合も、各ラインに着目すれば、フレーム周期で液晶容量に印加される電圧の極性も反転される。
【００６９】
図５（Ａ）、（Ｂ）に、フレーム反転駆動方式の動作を説明するための図を示す。図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００７０】
フレーム反転駆動方式では、図５（Ａ）に示すように信号ラインに印加される駆動電圧の極性が１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００７１】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、図５（Ｂ）に示すようにフレームｆ１では正極性、フレーム２では負極性の電圧がそれぞれ印加されることになる。
【００７２】
図６（Ａ）、（Ｂ）に、ライン反転駆動方式の動作を説明するための図を示す。
【００７３】
図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００７４】
ライン反転駆動方式では、図６（Ａ）に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」となる。
【００７５】
一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００７６】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図６（Ｂ）に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。
【００７７】
一般的に、フレーム反転駆動方式に比べてライン反転駆動方式のほうが、変化の周期が１ライン周期となるため、画質の向上に貢献できるものの、消費電力が大きくなる。
【００７８】
１．３ 液晶駆動波形
図７に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【００７９】
上述したように、液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングに従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【００８０】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【００８１】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値ＶCLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【００８２】
２． 走査ドライバ
２．１ ブロック単位の走査駆動制御
本実施形態における走査ドライバ５０は、所与の複数の信号ラインごとに分割されたブロックを単位として指定されたブロックの各走査ラインを順次走査駆動することによって、パーシャル表示を実現することができるようになっている。
【００８３】
より具体的には、本実施形態における走査ドライバ５０は、ブロック単位で設定された表示エリアに対応する走査ラインを対象に順次走査駆動を行い、ブロック単位で非表示エリアに対応する走査ラインについて走査駆動を行わない。こうすることで、不要な非表示エリアの走査駆動を省略することができ、低消費電力化を図ることができる。したがって、バッテリ駆動される電子機器において、高画質化を実現できるＴＦＴを用いたアクティブマトリクス型液晶パネルを採用すると、従来よりも長時間使用することができるようになる。
【００８４】
本実施形態では、このブロックを８走査ライン単位としている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【００８５】
図８（Ａ）、（Ｂ）、（Ｃ）に、このような本実施形態における走査ドライバにより実現したパーシャル表示の一例を模式的に示す。
【００８６】
例えば、図８（Ａ）に示すようにＬＣＤパネル２０に対して、Ｙ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｘ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置した場合、図８（Ｂ）に示すようにブロック単位で非表示エリア１００Ｂを設定する。こうすることで、表示エリア１０２Ａ、１０４Ａに対応するブロックの走査ラインのみを順次走査駆動すればよい。
【００８７】
或いは、図８（Ｃ）に示すようにブロック単位で表示エリア１０６Ａを設定することで、非表示エリア１０８Ｂ、１１０Ｂに対応するブロックの走査ラインを走査駆動する必要がなくなる。また、図８（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【００８８】
図９（Ａ）、（Ｂ）、（Ｃ）に、本実施形態による走査ドライバにより実現したパーシャル表示の他の例を模式的に示す。
【００８９】
この場合、図９（Ａ）に示すようにＬＣＤパネル２０に対して、Ｘ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｙ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置すると、図９（Ｂ）に示すようにブロック単位で非表示エリア１２０Ｂを設定することで、表示エリア１２２Ａ、１２４Ａに対応するブロックの走査ラインのみを順次走査駆動すればよい。
【００９０】
或いは、図９（Ｃ）に示すようにブロック単位で表示エリア１２６Ａを設定することで、非表示エリア１２８Ｂ、１３０Ｂに対応するブロックの走査ラインを走査駆動する必要がない。なお、図９（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【００９１】
また、各表示エリアは、例えば静止画表示エリアと動画表示エリアとを区切るようにしても良い。こうすることで、ユーザにとって見やすい画面を提供することができるとともに、低消費電力化を図ることが可能となる。
【００９２】
２．２ リフレッシュ
これまで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、ダイナミックに切り替え可能なパーシャル表示制御が行われていなかった。上述したように、液晶の寿命の関係で、例えば６０分の１秒ごとに交流化駆動を行っている。しかしながら、液晶容量に電荷が蓄積された状態でゲート電極をオンにしてしまうと液晶が劣化してしまうため、液晶容量に蓄積される電荷を放電する必要がある。そこで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、非表示エリアについては、液晶容量の画素電極と対向電極との電圧差を０にすることが行われる。
【００９３】
ところが、ＴＦＴのリークによって液晶容量には次第に電荷が蓄積されてしまうので、ＴＦＴのゲート電極をオフの状態を維持したとしても、最終的には閾値ＶCLを越える電荷が蓄積されることになり、その結果画素の透過率が変化し、例えばグレイ表示となり、いわゆるパーシャル表示ができなくなる。
【００９４】
すなわち、ＳＴＮ液晶を用いたパッシブマトリクス型液晶パネルの場合には走査駆動しない限り容易に実現できたパーシャル表示制御方法を、ＴＦＴを用いたアクティブマトリクス型液晶パネルにそのまま適用することはできない。したがって、これまでＴＦＴを用いたアクティブマトリクス型液晶パネルにおいて非表示エリアを設定した場合、電源投入時から固定的に設定するしかなく、ダイナミックに切り替え可能なパーシャル表示制御を行うことができなかった。
【００９５】
これに対して、本実施形態では、ＴＦＴのゲート電極の電圧を制御することにより、ダイナミックに切り替え可能なパーシャル表示制御を実現する。そして、このパーシャル表示制御により、非表示エリアの走査駆動に消費される電力を低減若しくは削減することが可能となる。
【００９６】
より具体的には、本実施形態における走査ドライバ５０は、ブロック単位で表示エリアに設定された走査ラインについて１フレーム周期で走査駆動を行い、ブロック単位で非表示エリアに設定された走査ラインを含む全走査ラインについて３フレーム以上の任意の奇数フレーム周期で走査駆動する。
【００９７】
図１０（Ａ）、（Ｂ）に、本実施形態における走査ドライバ５０の動作の一例を示す。
【００９８】
例えば、ＬＣＤパネル２０のＹ軸方向に複数の走査ラインが配列された場合に、図１０（Ａ）に示すようにブロック単位に表示エリア及び非表示エリアＡ、Ｂが設定されているものとする。
【００９９】
本実施形態における走査ドライバ５０は、表示エリア及び非表示エリアＡ、Ｂのブロックの全走査ラインを順次走査駆動するフレームを１フレーム目とした場合に、例えば図１０（Ｂ）に示すように２フレームを空けた４フレーム目で、ＬＣＤパネル２０の全走査ラインを順次走査駆動する。すなわち、図１０（Ｂ）では、３フレーム周期でＬＣＤパネル２０の全走査ラインを走査駆動している。
【０１００】
例えば１フレーム目の液晶容量の印加電圧の極性が正の場合、４フレーム目の当該液晶容量の印加電圧の極性が負となり、７フレーム目の当該液晶容量の印加電圧の極性が正となって、交流化駆動を実現させることができる。しかも、全走査ラインを走査駆動するフレーム（１フレーム目と４フレーム目）の間の２フレーム目及び３フレーム目において、非表示エリアＡ、Ｂに対応する走査ラインを走査駆動しないため、その分電力消費を低減させることが可能となる。
【０１０１】
これにより、ＴＦＴを用いたアクティブマトリクス型液晶パネルにおいてフレーム周期で交流化駆動が行われる場合に、液晶容量の印加電圧の極性反転を行うとともに、不要な走査駆動の削減による消費電力の低減が可能となる。
【０１０２】
以下では、このような本実施形態における走査ドライバ５０の具体的な構成例について説明する。
【０１０３】
３． 本実施形態における走査ドライバの構成の具体例
３．１ 第１の構成例
図１１に、第１の構成例における走査ドライバの構成の概要を示す。
【０１０４】
第１の構成例における走査ドライバ２００は、シフトレジスタ２０２、Ｌ／Ｓ２０４、２０６、走査ライン駆動回路２０８を含む。
【０１０５】
シフトレジスタ２０２は、走査ラインＧ1〜ＧN（第１〜第Ｎの走査ライン）のそれぞれに対応して設けられたフリップフロップ（Flip-Flop：以下、ＦＦと略す。）1〜ＦＦN（第１〜第ＮのＦＦ）が直列に接続される。ＦＦ1（第１のＦＦ）には、ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯが供給される。また、ＦＦ1〜ＦＦNは、同様にＬＣＤコントローラ６０からクロック信号ＣＬＫが供給される。したがって、ＦＦ1〜ＦＦNは、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯ（所与のパルス信号）を順次シフトする。
【０１０６】
ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯは、垂直同期信号である。また、ＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫは、水平同期信号である。
【０１０７】
Ｌ／Ｓ２０４は、走査ラインＧ1〜ＧNのそれぞれに対応して設けられたレベルシフタ回路ＬＳ1〜ＬＳN（第１〜第Ｎのレベルシフタ回路）を有しており、対応するＦＦ1〜ＦＦNの保持データの高電位側の電圧レベルを例えば２０〜５０Ｖの電圧レベルにシフトする。
【０１０８】
Ｌ／Ｓ２０６は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの反転信号の高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１０９】
走査ライン駆動回路２０８は、走査ラインＧ1〜ＧNのそれぞれに対応して、マスク回路としてのＡＮＤ回路２１０1〜２１０N、ＣＭＯＳバッファ回路２１２1〜２１２Nを含む。ＡＮＤ回路２１０1〜２１０N及びＣＭＯＳバッファ回路２１２1〜２１２Nは、上述した例えば２０Ｖ〜５０Ｖの電圧レベルで動作可能な高耐圧プロセスにより形成される。なお、この電圧レベルは、例えば駆動対象のＬＣＤパネル２０の液晶材等に応じて決められる。
【０１１０】
このような構成の走査ドライバ２００は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶのタイミング制御によって、表示エリアに設定された走査ラインを対象に順次走査駆動する。
【０１１１】
すなわち、図示しないホストによってＬＣＤパネル２０の表示領域が全て表示エリアに設定されたＬＣＤコントローラ６０は、所与の垂直走査周期で垂直同期信号、所与の水平走査周期で水平同期信号を、それぞれ走査ドライバ２００に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２１２1〜２１２Nは、ＬＳ1〜ＬＳNの論理レベルに対応した電位で各走査ラインＧ1〜ＧNを順次駆動する。
【０１１２】
一方、ＬＣＤパネル２０の表示領域において非表示エリアが設定されたＬＣＤコントローラ６０は、上述したタイミングと同じタイミングの垂直同期信号及び水平同期信号と、非表示エリアに対応する走査ラインの走査タイミングに同期して論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。
【０１１３】
すなわち、走査ラインＧ1〜ＧNは択一的に駆動されるため、非表示エリアに対応する走査タイミングに合わせて出力イネーブル信号ＸＯＥＶを供給することで、ＡＮＤ回路によりＬＳの出力ノードの論理レベルがマスクされて論理レベル「Ｌ」となるため、当該走査ラインの駆動は行われない。第１の構成例では、８走査ライン単位を１ブロックとしてパーシャル表示制御が行われる。そのため、ＬＣＤコントローラ６０は、走査ドライバ２００に対して、ブロック単位で制御される出力イネーブル信号ＸＯＥＶを供給する。
【０１１４】
図１２に、第１の構成例における走査ドライバ２００によるパーシャル表示制御タイミングの一例を示す。
【０１１５】
ここでは、ブロックＢ１のみが表示エリアに設定され、ブロックＢ０、Ｂ２、・・・が非表示エリアに設定されているものとする。
【０１１６】
上述したように液晶の劣化を防止するため、ＴＦＴに接続された液晶容量に蓄積された電荷を所与の頻度で放電する必要がある。走査ドライバ２００は、奇数（２i−１、ｉは自然数）フレーム周期でＬＣＤパネル２０の全走査ラインを順次駆動する。なお、走査ドライバ２００は、１フレーム周期（ｉ＝１）でＬＣＤパネル２０の全走査ラインを順次駆動した場合、パーシャル表示制御に伴う低消費電力化の効果を得ることができなくなるため、３フレーム周期より長い周期である方が望ましい。このフレーム周期は液晶材に依存するが、走査駆動電圧が低いほどフレーム周期を長く設定することができる。なお、図１２では、３（ｉ＝２）フレーム周期で全走査ラインを順次駆動する場合を示している。
【０１１７】
すなわち、走査ドライバ２００は、１フレーム目及び４フレーム目において、全走査ラインを順次走査駆動する。
【０１１８】
より具体的には、１フレーム目及び４フレーム目において、走査ドライバ２００は、入出力イネーブル信号ＥＩＯをクロック信号ＣＬＫに同期して取り込むと、シフトレジスタ２０２のＦＦ1〜ＦＦNにおいて順次シフトする。ＬＣＤコントローラ６０は、各ブロックの走査ラインの走査タイミングに合わせて、論理レベルが「Ｌ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０1〜２１０Nは、ＬＳ1〜ＬＳNの出力ノードの電位をそのままＣＭＯＳバッファ回路２１２1〜２１２Nに供給する。したがって、走査ラインＧ1〜ＧNに接続されるＴＦＴのゲート電極には、順次走査駆動が行われて、信号ラインに接続された電位が液晶容量に印加されることになる。このとき、液晶容量の画素電極には、液晶容量の対向電極電圧Ｖｃｏｍとの間の電圧差が液晶の所与の閾値ＶＣＬより小さくなるような電圧が印加されるようにする。或いは、液晶容量の画素電極には、液晶容量の対向電極電圧Ｖｃｏｍと同等の電圧が印加されるようにすることも可能である。
【０１１９】
また、走査ドライバ２００は、上述した１フレーム目と４フレーム目との間の２フレーム目及び３フレーム目において、表示エリアに対応する走査ラインのみを順次走査駆動し、非表示エリアに対応する走査ラインの駆動を行わない。
【０１２０】
より具体的には、２フレーム目及び３フレーム目において、走査ドライバ２００は、入出力イネーブル信号ＥＩＯをクロック信号ＣＬＫに同期して取り込むと、シフトレジスタ２０２のＦＦ1〜ＦＦNにおいて順次シフトする。ＬＣＤコントローラ６０は、非表示エリアに設定されたブロックＢ０の走査ラインＧ1〜Ｇ8の走査タイミングＴ０に合わせて、論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。したがって、走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０1〜２１０8は、ＬＳ1〜ＬＳ8の出力ノードの論理レベルをマスクして論理レベルを「Ｌ」とする。これにより、走査ラインＧ1〜Ｇ8に接続されるＴＦＴのゲート電極には、低電位側の電位が供給されたままとなる。
【０１２１】
また、ＬＣＤコントローラ６０は、表示エリアに設定されたブロックＢ１の走査ラインＧ9〜Ｇ16の走査タイミングＴ１に合わせて、論理レベルが「Ｌ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。したがって、走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０9２１０16は、ＬＳ9〜ＬＳ16の出力ノードの電位をそのままＣＭＯＳバッファ回路２１２9〜２１２16に供給する。これにより、走査ラインＧ9〜Ｇ16に接続されるＴＦＴのゲート電極には、順次走査駆動が行われて、信号ラインに接続された電位が液晶容量に印加されることになる。
【０１２２】
さらに、ＬＣＤコントローラ６０は、非表示エリアに設定されたブロックＢ２の走査ラインＧ17〜Ｇ24の走査タイミングＴ２に合わせて、論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給し、走査タイミングＴ１と同様に走査ラインへの駆動を停止させる。
【０１２３】
（その他のリフレッシュタイミング）
このような出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給するＬＣＤコントローラ６０は、図示しないホストからコマンド若しくは画像データを受け取り、その内容にしたがって走査ドライバ２００及び信号ドライバ３０を制御する。
【０１２４】
図１３に、このようなホストによって行われるパーシャル表示制御の制御内容の一例を示す。
【０１２５】
図示しないホスト（例えば、ＣＰＵ）は、メモリ等に記憶されたプログラムにしたがって、例えば表示エリア設定イベント、表示エリア消滅イベント若しくは表示エリア変更イベントの発生を監視する（ステップＳ１０：Ｎ、ステップＳ１２：Ｎ、ステップＳ１４：Ｎ）。
【０１２６】
ホストは、表示エリア設定イベントの発生を検出すると（ステップＳ１０：Ｙ）、当該表示エリアを設定すべき走査ラインを指定するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１１）、次のイベント発生の監視する（リターン）。
【０１２７】
ＬＣＤコントローラ６０は、ステップＳ１１で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指定された表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１２８】
ホストは、表示エリア消滅イベントの発生を検出すると（ステップＳ１０：Ｎ、ステップＳ１２：Ｙ）、当該表示エリアを更新するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１３）、次のイベント発生の監視する（リターン）。
【０１２９】
ＬＣＤコントローラ６０は、ステップＳ１３で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指示された消滅後の表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１３０】
ホストは、表示エリア変更イベントの発生を検出すると（ステップＳ１０：Ｎ、ステップＳ１２：Ｙ）、当該表示エリアを変更するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１５）、次のイベント発生の監視する（リターン）。
【０１３１】
ＬＣＤコントローラ６０は、ステップＳ１５で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指示された変更後の表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１３２】
このように、表示エリアの設定値が更新されるイベントを検出するたびに、図１２で示したように１フレーム目として全走査ラインを順次走査駆動することで、液晶劣化を回避するとともに非表示エリアの走査駆動を最低限に抑えて、適切なパーシャル表示制御が可能となる。
【０１３３】
３．２ 第２の構成例
第１の構成例における走査ドライバは、ＬＣＤコントローラにより制御されたタイミングに従って、パーシャル表示制御を行っていたが、第２の構成例における走査ドライバはＬＣＤコントローラに制御されることなく、パーシャル表示制御を行うことができるようになっている。そのため、第２の構成例における走査ドライバは、ブロック単位で指定されるブロック選択データを保持するブロック選択レジスタを含む。各ブロックの走査ラインは、各ブロックに対応して設定されたブロック選択データに基づいて、走査駆動のオンオフ制御が行われる。
【０１３４】
図１４に、第２の構成例における走査ドライバの構成の概要を示す。
【０１３５】
第２の構成例における走査ドライバ２２０は、シフトレジスタ２２２、Ｌ／Ｓ２２４、２２６、走査ライン駆動回路２２８を含む。
【０１３６】
シフトレジスタ２２２は、走査ラインＧ1〜ＧN（第１〜第Ｎの走査ライン）のそれぞれに対応して設けられたＦＦ1〜ＦＦN（第１〜第ＮのＦＦ）が直列に接続される。ＦＦ1（第１のＦＦ）には、ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯが供給される。また、ＦＦ1〜ＦＦNは、同様にＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫが供給される。したがって、ＦＦ1〜ＦＦNは、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯ（所与のパルス信号）を順次シフトする。
【０１３７】
ＬＣＤコントローラ６０から供給される入力イネーブル信号は、垂直同期信号である。また、ＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫは、水平同期信号である。
【０１３８】
Ｌ／Ｓ２２４は、走査ラインＧ1〜ＧNのそれぞれに対応して設けられたレベルシフタ回路ＬＳ1〜ＬＳN（第１〜第ＮのＬＳ回路）を有しており、対応するＦＦ1〜ＦＦNの保持データの高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１３９】
Ｌ／Ｓ２２６は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの反転信号の高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１４０】
走査ライン駆動回路２２８は、走査ラインＧ1〜ＧNのそれぞれに対応して、マスク回路としてのＡＮＤ回路２３０1〜２３０N、ＣＭＯＳバッファ回路２３２1〜２３２Nを含む。ＡＮＤ回路２３０1〜２３０N及びＣＭＯＳバッファ回路２３２1〜２３２Nは、上述した例えば２０Ｖ〜５０Ｖの電圧レベルで動作可能な高耐圧プロセスにより形成される。なお、この電圧レベルは、例えば駆動対象のＬＣＤパネル２０の液晶材等に応じて決められる。
【０１４１】
ＡＮＤ回路２３０1〜２３０Nは、ＬＳ1〜ＬＳNによってレベルシフトされたＦＦ1〜ＦＦNの出力ノードの論理レベルを、Ｌ／Ｓ２２６によってレベルシフトされた出力イネーブル信号ＸＯＥＶと、ブロック単位で指定されるブロック選択データとによりマスクする。より具体的には、ブロック選択データが「０」に設定されている場合、出力イネーブル信号ＸＯＥＶの論理レベルにかかわらず、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。また、ブロック選択データが「１」に設定されている場合、出力イネーブル信号ＸＯＥＶの論理レベルが「Ｌ」のとき、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。
【０１４２】
ブロック選択データは、ブロック単位に設けられるＦＦB0〜ＦＦBQに保持される。ＦＦB0には、ＬＣＤコントローラ６０からシリアル入力されるブロック選択データＢＬＫが供給される。ＦＦB0〜ＦＦBQは、ＬＣＤコントローラ６０から、シリアル入力されるブロック選択データＢＬＫを順次取り込むためのクロック信号ＢＣＬＫが共通に供給される。ＦＦB0〜ＦＦBQは、ＦＦB0に供給されたブロック選択データＢＬＫを、クロック信号ＢＣＬＫに同期して順次シフトする。
【０１４３】
さらに、第２の構成例における走査ドライバ２２０は、イネーブル入出力信号ＥＩＯをブロック単位にバイパスするためのデータ切り替え回路（バイパス手段）２３４0〜２３４Q-1が設けられている。
【０１４４】
図１５（Ａ）、（Ｂ）に、データ切り替え回路の動作の概要を示す。
【０１４５】
第Ｐのブロック（１≦Ｐ≦Ｑ−１、Ｐは自然数）に対応して設けられたデータ切り替え回路２３４Pは、ブロック選択データにより走査ラインの駆動を行うように指定された場合、図１５（Ａ）に示すように第（Ｐ−１）のブロックの最終段のＦＦからのシフト入力を順次シフトして、第（Ｐ＋１）のブロックに供給する。こうすることで、第Ｐのブロックのシフトレジスタを構成するＦＦのシフト出力に基づいて、第Ｐのブロックの走査ラインが駆動される。
【０１４６】
一方、データ切り替え回路２３４Pは、ブロック選択データにより走査ラインの駆動を行わないように指定された場合、図１５（Ｂ）に示すように、第Ｐのブロックの初段のＦＦに入力されるシフト入力と、第Ｐのブロックの最終段のＦＦのシフト出力のうち、第Ｐのブロックの初段のＦＦに入力されるシフト入力をバイパスして第（Ｐ＋１）のブロックに供給する。
【０１４７】
例えば、ブロック選択データによりブロックＢ１の走査ライン駆動を行わないように指定した場合、ブロックＢ０のＦＦ1に供給されるイネーブル入出力信号ＥＩＯは、ＦＦ2〜ＦＦ8によりクロック信号ＣＬＫに同期してシフトされるが、ブロックＢ１のＦＦ9に対応して設けられたデータ切り替え回路２３４1により、ブロックＢ２のＦＦ17にＦＦ8のシフト出力が供給されることになる。
【０１４８】
より具体的には、ブロックＢ０に対応して設けられたデータ切り替え回路２３４0は、前段のブロックから供給されるシフト出力（ブロックＢ０ではＦＦ1に供給されるイネーブル入出力信号ＥＩＯ）と、当該ブロックの最終段のＦＦのシフト出力（ブロックＢ０ではＦＦ8から出力されるシフト出力）とを、当該ブロックのブロック選択データにより切り替える。データ切り替え回路２３４0により切り替えらた出力信号は、ブロックＢ１に供給される。
【０１４９】
なお、このようなデータ切り替え回路は、所与のシフト方向切り替え信号ＳＨＬにより、イネーブル入出力信号ＥＩＯのシフト方向を切替可能とするために、各ブロックについて逆側に設けるようにすることも可能である。この場合、ブロックＢＱ〜Ｂ１に対応したデータ切り替え回路が設けられることになる。
【０１５０】
このような構成の走査ドライバ２２０においても、上述したようにブロック単位で表示エリアに設定された走査ラインについて１フレーム周期で走査駆動するが、ブロック単位で非表示エリアに設定された走査ラインを含む全走査ラインについても任意の奇数フレーム周期で走査駆動する。このため、走査ドライバ２２０では、ＬＣＤコントローラ６０により、走査駆動対象のブロックを変更するブロック選択データの更新が例えば帰線期間を利用して行われる。
【０１５１】
すなわち、ＬＣＤパネル２０の表示領域の全走査ラインを駆動するフレームの場合、ＬＣＤコントローラ６０は、走査ドライバ２２０の各ブロックに設けられたＦＦB0〜ＦＦBQに対し、全ブロックのブロック選択データが「１」となるように設定する。その後、ＬＣＤコントローラ６０は、所与の垂直走査周期で垂直同期信号、所与の水平走査周期で水平同期信号を、それぞれ走査ドライバ２２０に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２３２1〜２３２Nは、ＬＳ1〜ＬＳNの論理レベルに対応した電位で各走査ラインＧ1〜ＧNを順次駆動する。
【０１５２】
また、ＬＣＤコントローラ６０は、図示しないホストによってＬＣＤパネル２０の表示エリアのみを走査駆動するフレームの場合、ＬＣＤコントローラ６０は、走査ドライバ２２０の各ブロックに設けられたＦＦB0〜ＦＦBQに対し、表示エリアに設定されたブロックのブロック選択データが「１」、非表示エリアに設定されたブロックのブロック選択データが「０」となるように設定する。
【０１５３】
その後、ＬＣＤコントローラ６０は、上述したタイミングと同じタイミングの垂直同期信号及び水平同期信号を走査ドライバ２２０に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２３２1〜２３２Nは、ブロック単位で設定されたブロック選択データが「０」の場合、ＡＮＤ回路によりＬＳの出力ノードの論理レベルがマスクされて論理レベル「Ｌ」となるため、当該走査ラインの駆動は行われない。
【０１５４】
図１６に、第２の構成例における走査ドライバ２２０によるパーシャル表示制御タイミングの一例を示す。
【０１５５】
ここでは、ブロックＢ１のみが表示エリアに設定され、ブロックＢ０、Ｂ２、・・・が非表示エリアに設定されているものとする。
【０１５６】
第２の構成例における走査ドライバ２２０についても、第１の構成例と同様に１フレーム目及び４フレーム目において、ブロックＢ０〜ＢＱに対応する全走査ラインを順次走査駆動し、２フレーム目及び３フレーム目において、表示エリアに設定されたブロックＢ１の走査ラインのみを走査駆動する。
【０１５７】
より具体的には、走査ドライバ２２０は、２フレーム目及び３フレーム目において、表示エリアに設定されたブロックの走査ラインにのみイネーブル入出力信号ＥＩＯが供給される。したがって、走査ドライバ２２０は、表示エリアに対応する期間Ｔ１１のみを走査駆動する。このとき、ＬＣＤコントローラ６０により制御される信号ドライバは、表示エリアに対応した画像データに基づいて信号ラインを駆動する。こうすることで、表示エリアに対応する走査タイミングだけ駆動を行えばよく、２フレーム目及び３フレーム目においては、走査駆動停止期間Ｔ１２を設けることができる。
【０１５８】
このため、２フレーム目及び３フレームにおいて、走査駆動停止期間の分だけ走査駆動する必要がなくなるので、その分低消費化が可能となる。
【０１５９】
こうすることで、不要な非表示エリアの走査駆動を省略することができ、低消費電力化を図ることができる。したがって、バッテリ駆動される電子機器において、高画質化を実現できるＴＦＴを用いたアクティブマトリクス型液晶パネルを採用することが可能となる。
【０１６０】
（変形例）
図１７に、第２の構成例における走査ドライバの変形例の構成を示す。
【０１６１】
ただし、図１６に示す走査ドライバと同一部分には同一符号を付し、適宜説明を省略する。
【０１６２】
本変形例における走査ドライバ２４０が、第２の構成例における走査ドライバ２２０と異なる点は、シフトレジスタ２４２において、クロック信号ＢＣＬＫのシフト出力に同期して、ブロック選択データＢＬＫをラッチ（ＬＴ）によりラッチさせるようにしたところにある。こうすることでも、ブロック単位にブロック選択データを設定することができ、上述した効果を得ることができる。
【０１６３】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述したＬＣＤパネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。
【０１６４】
また、本実施形態では、隣接する８走査ラインを１ブロックとして分割するものとして説明したが、これに限定されるものではない。また、隣接する複数の走査ラインごとに分割する必要もなく、所与の走査ライン間隔で選択した複数の走査ラインを１ブロックとして扱うようにしても良い。
【０１６５】
さらにまた、本実施形態における走査ドライバは、ライン反転駆動方式に限らず、フレーム反転駆動方式にも適用することができる。
【０１６６】
また、本実施形態では、表示装置に、ＬＣＤパネル、走査ドライバ及び信号ドライバを含むように構成したが、これに限定されるものではない。例えば、ＬＣＤパネルに、走査ドライバ及び信号ドライバを含んで構成するようにしても良い。
【０１６７】
さらに、本実施形態では、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルを例に説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態における走査駆動回路（走査ドライバ）を適用した表示装置の構成の概要を示すブロック図である。
【図２】図１に示した信号ドライバの構成の概要を示すブロック図である。
【図３】図１に示した走査ドライバの構成の概要を示すブロック図である。
【図４】図１に示したＬＣＤコントローラの構成の概要を示すブロック図である。
【図５】図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図６】図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図７】液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図８】図８（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における走査ドライバにより実現したパーシャル表示の一例を模式的に示す説明図である。
【図９】図９（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における走査ドライバにより実現したパーシャル表示の他の例を模式的に示す説明図である。
【図１０】図１０（Ａ）、（Ｂ）は、本実施形態における走査ドライバの動作の一例を示す説明図である。
【図１１】第１の構成例における走査ドライバの構成の概要を示すブロック図である。
【図１２】第１の構成例における走査ドライバによるパーシャル表示制御タイミングの一例を示すタイミング図である。
【図１３】ホストによって行われるパーシャル表示制御の制御内容の一例を示すフロー図である。
【図１４】第２の構成例における走査ドライバの構成の概要を示すブロック図である。
【図１５】図１５（Ａ）、（Ｂ）は、データ切り替え回路の動作の概要を示す説明図である。
【図１６】第２の構成例における走査ドライバによるパーシャル表示制御タイミングの一例を示すタイミング図である。
【図１７】第２の構成例における走査ドライバの変形例の構成を示す構成図である。
【符号の説明】
１０ 液晶装置（表示装置）
２０ ＬＣＤパネル（電気光学装置）
２２nm ＴＦＴ
２４nm 液晶容量
２６nm 画素電極
２８nm 対向電極
３０ 信号ドライバ
３２、２０２、２２２、２４２ シフトレジスタ
３４、３６ ラインラッチ
３８ 駆動電圧生成回路（ＤＡＣ）
４０ 信号ライン駆動回路
５０、２００、２２０、２４０ 走査ドライバ
５４、２０４、２２４、２２６ Ｌ／Ｓ
５８、２０６、２２８ 走査ライン駆動回路
６０ ＬＣＤコントローラ
６２ 制御回路
６４ ＲＡＭ
６６ ホストＩ／Ｏ
６８ ＬＣＤＩ／Ｏ
７０ コマンドシーケンサ
７２ コマンド設定レジスタ
７４ コントロール信号生成回路
８０ 電源回路
１００Ｂ、１０８Ｂ、１２０Ｂ、１２８Ｂ 非表示エリア
１０２Ａ、１０６Ａ、１２２Ａ、１２６Ａ 表示エリア
２１０1〜２１０N、２３０1〜２３０N ＡＮＤ回路
２１２1〜２１２N、２３２1〜２３２N ＣＭＯＳバッファ回路
２３４1〜２３４Q-1 データ切り替え回路
ＣＬＫ クロック信号
ＥＩＯ イネーブル入出力信号
ＬＰ 水平同期信号
ＰＯＬ 極性反転信号
ＸＯＥＶ 出力イネーブル信号
【発明の属する技術分野】
本発明は、走査駆動回路、これを用いた表示装置、電気光学装置及び走査駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば携帯電話機のような電子機器の表示部には、液晶パネルが用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この液晶パネルについては、近年の携帯電話機の普及によって情報性の高い静止画や動画が配信されるようになると、その高画質化が要求されるようになっている。
【０００３】
このような電子機器の表示部の高画質化を実現する液晶パネルとして、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルが知られている。ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、ダイナミック駆動によるＳＴＮ（SuperTwisted Nematic）液晶を用いた単純マトリクス型液晶パネルに比べて、高速応答、高コントラストを実現し、動画等の表示に適している。
【０００４】
しかしながら、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、携帯電話機のようなバッテリ駆動が行われる携帯型の電子機器の表示部として採用することが困難とされている。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、高画質化と低消費電力化とを両立させ、アクティブマトリクス型液晶パネルに好適な走査駆動回路、これを用いた表示装置、電気光学装置及び走査駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路であって、各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段とを有し、前記第１〜第Ｎの駆動回路は、前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインを、走査駆動することを特徴とする。
【０００７】
ここで、電気光学装置としては、例えば互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインと、前記第１〜第Ｎの走査ラインと前記第１〜第Ｍの信号ラインに接続されたＮ×Ｍのスイッチング手段と、前記スイッチング手段に接続されたＮ×Ｍの画素電極とを有するように構成しても良い。
【０００８】
また、ブロック単位に分割される走査ラインは、互いに隣接した複数の走査ラインであっても良いし、任意に選択された複数の走査ラインであっても良い。
【０００９】
本発明によれば、電気光学装置の走査ラインを走査駆動する走査駆動回路に、所与の複数の走査ラインごとに分割されたブロックを単位とし、このブロック単位に選択された走査ラインを駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段を設けるようにしたので、ブロック単位で走査駆動する表示エリアと、ブロック単位で走査駆動を行わない非表示エリアとからなるパーシャル表示制御を容易に行うことができるようになる。これにより、非表示エリアの走査駆動に伴う電力消費を削減することができる。また、これはライン反転駆動方式や、フレーム反転駆動方式等の反転駆動方式に依存することなく、効果的に低消費電力化を図ることができる。
【００１０】
また本発明は、走査駆動されるブロックの走査ラインの各走査タイミングに同期した出力イネーブル信号を入力するための入力端子と、前記出力イネーブル信号に基づいて、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルをそれぞれマスクするための第１〜第Ｎのマスク回路とを含むことを特徴とする。
【００１１】
ここで、論理レベルをマスクする第１〜第Ｎのマスク回路は、対応する第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルにかかわらず、出力イネーブル信号の状態に応じて、対応する第１〜第Ｎのレベルシフタ回路の出力ノードを固定状態（例えば、論理レベル「Ｌ」）にする。そして、当該マスクした信号を、後段の第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段に供給する。
【００１２】
本発明においては、第１〜第Ｎの走査ラインを順次走査駆動する第１〜第Ｎの駆動回路が、択一的に各走査ラインを選択するため、各走査タイミングに合わせて入力端子を介して出力イネーブル信号を供給することにより、走査駆動タイミングを変更することなく、所与の走査ラインの駆動を行わないようにすることができる。したがって、非表示エリアの走査ラインの走査タイミングに合わせて、出力イネーブル信号により各レベルシフタ回路の出力ノードの論理レベルをマスクすることで、容易にパーシャル表示制御を実現できる。これにより、非表示エリアの走査ラインに走査駆動に消費される電力分を削減することができるようになる。
【００１３】
また本発明は、走査駆動されるブロックを指定するブロック選択データを保持するブロック選択データ保持手段を含み、前記第１〜第Ｎの駆動回路は、前記ブロック選択データにより走査駆動するブロックとして指定されたブロックの各走査ラインを、走査駆動することを特徴とする。
【００１４】
本発明においては、ブロック選択データ保持手段を設け、ブロック単位で、各ブロックの走査ラインを駆動するか否かを示すブロック選択データを保持できるようにした。これにより、ブロック選択データにより選択されたブロックの走査ラインを順次走査駆動する第１〜第Ｎの駆動回路は、任意に走査駆動するブロックを変更することができ、ダイナミックに制御可能なパーシャル表示を容易に実現することができるようになる。
【００１５】
また本発明は、前記シフトレジスタを構成する第１〜第Ｎのフリップフロップのうち第Ｐのブロックの初段のフリップフロップに入力されるシフト入力と、第Ｐのブロックの最終段のフリップフロップから出力されるシフト出力のいずれか一方を、第Ｐのブロックに対応して設定されたブロック選択データに基づいて、第（Ｐ＋１）のブロックに対して出力するためのバイパス手段を含むことを特徴とする。
【００１６】
本発明においては、バイパス手段を設け、ブロック選択データにより走査駆動しないブロックとして指定されたブロックの走査ラインに対応して設けられたフリップフロップに入力されたシフト入力を、隣りのブロックの走査ラインに対応して設けられたフリップフロップにバイパスさせるようにした。したがって、表示エリアに設定されたブロックの走査ラインだけ走査駆動を行えばよいので、所与の一垂直走査期間のうち非表示エリアの走査ラインの駆動時間分の消費電力を削減することができる。
【００１７】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、フレームごとに、前記画素電極に対応する電気光学素子の印加電圧の極性反転駆動が行われる場合に、前記走査ライン駆動手段は、３フレーム以上の所与の奇数フレーム間隔で全走査ラインを順次走査駆動することを特徴とする。
【００１８】
本発明によれば、表示エリアに設定されたブロックの走査ラインについては１フレーム周期で走査駆動する一方、非表示エリアに設定されたブロックの走査ラインについては３フレーム以上の所与の奇数フレーム間隔で走査駆動するリフレッシュを行うようにしたので、画素に対応して設けられた電気光学素子の印加電圧の極性反転を行う極性反転駆動方式にも対応することができ、例えばＴＦＴに接続された液晶の劣化を防止させることができるようになる。
【００１９】
また本発明は、前記電気光学装置は、画素に対応して、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、前記走査ライン駆動手段は、少なくともブロック単位に走査駆動するブロックの指定が変更されるたびに、全走査ラインを順次走査駆動することを特徴とする。
【００２０】
本発明によれば、表示エリアに設定されたブロックの走査ラインについては１フレーム周期で走査駆動する一方、非表示エリアに設定されたブロックの走査ラインについては表示エリアの設定、変更、消滅が行われるたびに走査駆動するリフレッシュを行うようにしたので、画素に対応して設けられた電気光学素子に対して所与の頻度で駆動することができるようになる。したがって、例えば一定時間走査駆動が行われないＴＦＴのリークによる非表示エリアのグレイ表示をなくすことができるようになる。
【００２１】
また本発明は、前記ブロック単位は、８走査ライン単位であることを特徴とする。
【００２２】
本発明によれば、キャラクタ文字単位で表示エリアと非表示エリアの設定が可能となり、パーシャル表示制御の簡素化と、効果的なパーシャル表示による画像を提供することができる。
【００２３】
また本発明に係る表示装置は、互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、前記第１〜第Ｎの走査ラインを走査駆動する上記いずれか記載の走査駆動回路と、画像データに基づいて前記信号ラインを駆動する信号駆動回路とを含むことを特徴とする。
【００２４】
本発明によれば、パーシャル表示制御による低消費電力化を実現する表示装置を提供することができ、例えばアクティブマトリクス型液晶パネルを適用することで、高画質なパーシャル表示をも実現することができる。
【００２５】
また本発明に係る電気光学装置は、互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素と、前記第１〜第Ｎの走査ラインを走査駆動する上記いずれか記載の走査駆動回路と、画像データに基づいて前記信号ラインを駆動する信号駆動回路とを含むことを特徴とする。
【００２６】
本発明によれば、パーシャル表示制御による低消費電力化を実現する電気光学装置を提供することができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。
【００２７】
また本発明は、各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段とを有し、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路の走査駆動方法であって、前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインが、順次走査駆動されることを特徴とする。
【００２８】
本発明によれば、ブロック単位にパーシャル表示を制御することができるので、制御回路の簡素化と、低消費電力化とを図ることができ、例えばアクティブマトリクス型液晶パネルに適用することで、高画質なパーシャル表示をも実現することができる。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００３０】
１． 表示装置
１．１ 表示装置の構成
図１に、本実施形態における走査駆動回路（走査ドライバ）を適用した表示装置の構成の概要を示す。
【００３１】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ６０、電源回路８０を含む。
【００３２】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）Ｇ1〜ＧN（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）信号ラインＳ1〜ＳM（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧn（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２nm（広義には、スイッチング手段）が設けられている。
【００３３】
ＴＦＴ２２nmのゲート電極は、走査ラインＧnに接続されている。ＴＦＴ２２nmのソース電極は、信号ラインＳmに接続されている。ＴＦＴ２２nmのドレイン電極は、液晶容量（広義には液晶素子）２４nmの画素電極２６nmに接続されている。
【００３４】
液晶容量２４nmにおいては、画素電極２６nmに対向する対向電極２８nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。
【００３５】
対向電極２８nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００３６】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ1〜ＳMを駆動する。
【００３７】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ1〜ＧNを順次走査駆動する。
【００３８】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容に従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００３９】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。このような各種電圧レベルは、信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００４０】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００４１】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを液晶装置１０に含めるように構成することも可能である。
【００４２】
（信号ドライバ）
図２に、図１に示した信号ドライバの構成の概要を示す。
【００４３】
信号ドライバ３０は、シフトレジスタ３２、ラインラッチ３４、３６、ディジタル・アナログ変換回路（広義には、駆動電圧生成回路）３８、信号ライン駆動回路４０を含む。
【００４４】
シフトレジスタ３２は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００４５】
また、このシフトレジスタ３２には、シフト方向切り替え信号ＳＨＬが供給される。シフトレジスタ３２は、このシフト方向切り替え信号ＳＨＬにより、画像データ（ＤＩＯ）のシフト方向と、イネーブル入出力信号ＥＩＯの入出力方向が切り替えられる。したがって、このシフト方向切り替え信号ＳＨＬによりシフト方向を切り替えることによって、信号ドライバ３０の実装状態により信号ドライバ３０に対して画像データを供給するＬＣＤコントローラ６０の位置が異なった場合であっても、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。
【００４６】
ラインラッチ３４は、ＬＣＤコントローラ６０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力される。ラインラッチ３４は、この画像データ（ＤＩＯ）を、シフトレジスタ３２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００４７】
ラインラッチ３６は、ＬＣＤコントローラ６０から供給される水平同期信号ＬＰに同期して、ラインラッチ３４でラッチされた一水平走査単位の画像データをラッチする。
【００４８】
ＤＡＣ３８は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。
【００４９】
信号ライン駆動回路４０は、ＤＡＣ３８によって生成された駆動電圧に基づいて、信号ラインを駆動する。
【００５０】
このような信号ドライバ３０は、ＬＣＤコントローラ６０から順次入力される所与の単位（例えば１８ビット単位）の画像データを順次取り込み、水平同期信号ＬＰに同期して一水平走査単位の画像データをラインラッチ３６で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、ＬＣＤパネル２０のＴＦＴのソース電極には、画像データに基づく駆動電圧が供給される。
【００５１】
（走査ドライバ）
図３に、図１に示した走査ドライバの構成の概要を示す。
【００５２】
走査ドライバ５０は、シフトレジスタ５２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略す。）５４、５６、走査ライン駆動回路５８を含む。
【００５３】
シフトレジスタ５２は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ５２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、ＬＣＤコントローラ６０から供給される垂直同期信号である。
【００５４】
Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００５５】
走査ライン駆動回路５８は、Ｌ／Ｓ５４によってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を有しており、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトされた出力イネーブル信号ＸＯＥＶにより、オンオフ制御が行われる。
【００５６】
このような走査ドライバ５０は、垂直同期信号として入力されたイネーブル入出力信号ＥＩＯが、クロック信号ＣＬＫに同期してシフトレジスタ５２の各フリップフロップに順次シフトされる。シフトレジスタ５２の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された垂直同期信号のパルスにより、走査ラインが択一的に順次選択される。選択された走査ラインは、Ｌ／Ｓ５４によってシフトされた電圧レベルで、走査ライン駆動回路５８により駆動される。これにより、ＬＣＤパネル２０のＴＦＴのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、ＬＣＤパネル２０のＴＦＴのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。
【００５７】
（ＬＣＤコントローラ）
図４に、図１に示したＬＣＤコントローラの構成の概要を示す。
【００５８】
ＬＣＤコントローラ６０は、制御回路６２、ランダムアクセスメモリ（Random Access Memory：以下、ＲＡＭと略す。）（広義には、記憶手段）６４、ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６８を含む。さらに、制御回路６２は、コマンドシーケンサ７０、コマンド設定レジスタ７２、コントロール信号生成回路７４を含む。
【００５９】
制御回路６２は、ホストによって設定された内容にしたがい、信号ドライバ３０、走査ドライバ５０及び電源回路８０の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ７０が、ホストからの指示に従って、コマンド設定レジスタ７２で設定された内容に基づいて、コントロール信号生成回路７４で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。
【００６０】
ＲＡＭ６４は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路６２の作業領域にもなる。
【００６１】
このＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介して、画像データや、信号ドライバ３０及び走査ドライバ５０を制御するためのコマンドデータが供給される。ホストＩ／Ｏ６６には、図示しないＣＰＵや、ディジタル信号処理装置（Digital Signal Processor：ＤＳＰ）或いはマイクロプロセッサユニット（Micro Processor Unit：ＭＰＵ）が接続される。
【００６２】
ＬＣＤコントローラ６０は、画像データとして図示しないＣＰＵより静止画データが供給されたり、ＤＳＰ或いはＭＰＵより動画データが供給される。また、ＬＣＤコントローラ６０は、コマンドデータとして図示しないＣＰＵより、信号ドライバ３０又は走査ドライバ５０を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。
【００６３】
画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。
【００６４】
ＬＣＤコントローラ６０は、画像データが供給された場合、この画像データをフレームバッファとしてのＲＡＭ６４に保持する。一方、コマンドデータが供給された場合、ＬＣＤコントローラ６０は、コマンド設定レジスタ７２若しくはＲＡＭ６４に保持する。
【００６５】
コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、コントロール信号生成回路７４により各種タイミング信号を生成させる。また、コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、ＬＣＤ入出力回路６８を介して、信号ドライバ３０、走査ドライバ５０若しくは電源回路８０のモード設定を行う。
【００６６】
また、コマンドシーケンサ７０は、コントロール信号生成回路７４で生成された表示タイミングにより、ＲＡＭ６４に記憶された画像データから所与の形式の画像データを生成し、ＬＣＤ入出力回路６８を介して、信号ドライバ３０に供給するようになっている。
【００６７】
１．２ 反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置１０では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。
【００６８】
フレーム反転駆動方式は、フレームごとに液晶容量に印加される電圧の極性を反転する方式である。一方、ライン反転駆動方式は、ラインごとに液晶容量に印加される電圧の極性を反転する方式である。なお、ライン反転駆動方式の場合も、各ラインに着目すれば、フレーム周期で液晶容量に印加される電圧の極性も反転される。
【００６９】
図５（Ａ）、（Ｂ）に、フレーム反転駆動方式の動作を説明するための図を示す。図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００７０】
フレーム反転駆動方式では、図５（Ａ）に示すように信号ラインに印加される駆動電圧の極性が１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００７１】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、図５（Ｂ）に示すようにフレームｆ１では正極性、フレーム２では負極性の電圧がそれぞれ印加されることになる。
【００７２】
図６（Ａ）、（Ｂ）に、ライン反転駆動方式の動作を説明するための図を示す。
【００７３】
図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【００７４】
ライン反転駆動方式では、図６（Ａ）に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」となる。
【００７５】
一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【００７６】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図６（Ｂ）に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。
【００７７】
一般的に、フレーム反転駆動方式に比べてライン反転駆動方式のほうが、変化の周期が１ライン周期となるため、画質の向上に貢献できるものの、消費電力が大きくなる。
【００７８】
１．３ 液晶駆動波形
図７に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【００７９】
上述したように、液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングに従って、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【００８０】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【００８１】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値ＶCLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【００８２】
２． 走査ドライバ
２．１ ブロック単位の走査駆動制御
本実施形態における走査ドライバ５０は、所与の複数の信号ラインごとに分割されたブロックを単位として指定されたブロックの各走査ラインを順次走査駆動することによって、パーシャル表示を実現することができるようになっている。
【００８３】
より具体的には、本実施形態における走査ドライバ５０は、ブロック単位で設定された表示エリアに対応する走査ラインを対象に順次走査駆動を行い、ブロック単位で非表示エリアに対応する走査ラインについて走査駆動を行わない。こうすることで、不要な非表示エリアの走査駆動を省略することができ、低消費電力化を図ることができる。したがって、バッテリ駆動される電子機器において、高画質化を実現できるＴＦＴを用いたアクティブマトリクス型液晶パネルを採用すると、従来よりも長時間使用することができるようになる。
【００８４】
本実施形態では、このブロックを８走査ライン単位としている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【００８５】
図８（Ａ）、（Ｂ）、（Ｃ）に、このような本実施形態における走査ドライバにより実現したパーシャル表示の一例を模式的に示す。
【００８６】
例えば、図８（Ａ）に示すようにＬＣＤパネル２０に対して、Ｙ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｘ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置した場合、図８（Ｂ）に示すようにブロック単位で非表示エリア１００Ｂを設定する。こうすることで、表示エリア１０２Ａ、１０４Ａに対応するブロックの走査ラインのみを順次走査駆動すればよい。
【００８７】
或いは、図８（Ｃ）に示すようにブロック単位で表示エリア１０６Ａを設定することで、非表示エリア１０８Ｂ、１１０Ｂに対応するブロックの走査ラインを走査駆動する必要がなくなる。また、図８（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【００８８】
図９（Ａ）、（Ｂ）、（Ｃ）に、本実施形態による走査ドライバにより実現したパーシャル表示の他の例を模式的に示す。
【００８９】
この場合、図９（Ａ）に示すようにＬＣＤパネル２０に対して、Ｘ方向に複数の信号ラインが配列されるように信号ドライバ３０を配置し、Ｙ方向に複数の走査ラインが配列されるように走査ドライバ５０を配置すると、図９（Ｂ）に示すようにブロック単位で非表示エリア１２０Ｂを設定することで、表示エリア１２２Ａ、１２４Ａに対応するブロックの走査ラインのみを順次走査駆動すればよい。
【００９０】
或いは、図９（Ｃ）に示すようにブロック単位で表示エリア１２６Ａを設定することで、非表示エリア１２８Ｂ、１３０Ｂに対応するブロックの走査ラインを走査駆動する必要がない。なお、図９（Ｂ）、（Ｃ）において、複数の非表示エリア若しくは表示エリアを設定するようにしても良い。
【００９１】
また、各表示エリアは、例えば静止画表示エリアと動画表示エリアとを区切るようにしても良い。こうすることで、ユーザにとって見やすい画面を提供することができるとともに、低消費電力化を図ることが可能となる。
【００９２】
２．２ リフレッシュ
これまで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、ダイナミックに切り替え可能なパーシャル表示制御が行われていなかった。上述したように、液晶の寿命の関係で、例えば６０分の１秒ごとに交流化駆動を行っている。しかしながら、液晶容量に電荷が蓄積された状態でゲート電極をオンにしてしまうと液晶が劣化してしまうため、液晶容量に蓄積される電荷を放電する必要がある。そこで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、非表示エリアについては、液晶容量の画素電極と対向電極との電圧差を０にすることが行われる。
【００９３】
ところが、ＴＦＴのリークによって液晶容量には次第に電荷が蓄積されてしまうので、ＴＦＴのゲート電極をオフの状態を維持したとしても、最終的には閾値ＶCLを越える電荷が蓄積されることになり、その結果画素の透過率が変化し、例えばグレイ表示となり、いわゆるパーシャル表示ができなくなる。
【００９４】
すなわち、ＳＴＮ液晶を用いたパッシブマトリクス型液晶パネルの場合には走査駆動しない限り容易に実現できたパーシャル表示制御方法を、ＴＦＴを用いたアクティブマトリクス型液晶パネルにそのまま適用することはできない。したがって、これまでＴＦＴを用いたアクティブマトリクス型液晶パネルにおいて非表示エリアを設定した場合、電源投入時から固定的に設定するしかなく、ダイナミックに切り替え可能なパーシャル表示制御を行うことができなかった。
【００９５】
これに対して、本実施形態では、ＴＦＴのゲート電極の電圧を制御することにより、ダイナミックに切り替え可能なパーシャル表示制御を実現する。そして、このパーシャル表示制御により、非表示エリアの走査駆動に消費される電力を低減若しくは削減することが可能となる。
【００９６】
より具体的には、本実施形態における走査ドライバ５０は、ブロック単位で表示エリアに設定された走査ラインについて１フレーム周期で走査駆動を行い、ブロック単位で非表示エリアに設定された走査ラインを含む全走査ラインについて３フレーム以上の任意の奇数フレーム周期で走査駆動する。
【００９７】
図１０（Ａ）、（Ｂ）に、本実施形態における走査ドライバ５０の動作の一例を示す。
【００９８】
例えば、ＬＣＤパネル２０のＹ軸方向に複数の走査ラインが配列された場合に、図１０（Ａ）に示すようにブロック単位に表示エリア及び非表示エリアＡ、Ｂが設定されているものとする。
【００９９】
本実施形態における走査ドライバ５０は、表示エリア及び非表示エリアＡ、Ｂのブロックの全走査ラインを順次走査駆動するフレームを１フレーム目とした場合に、例えば図１０（Ｂ）に示すように２フレームを空けた４フレーム目で、ＬＣＤパネル２０の全走査ラインを順次走査駆動する。すなわち、図１０（Ｂ）では、３フレーム周期でＬＣＤパネル２０の全走査ラインを走査駆動している。
【０１００】
例えば１フレーム目の液晶容量の印加電圧の極性が正の場合、４フレーム目の当該液晶容量の印加電圧の極性が負となり、７フレーム目の当該液晶容量の印加電圧の極性が正となって、交流化駆動を実現させることができる。しかも、全走査ラインを走査駆動するフレーム（１フレーム目と４フレーム目）の間の２フレーム目及び３フレーム目において、非表示エリアＡ、Ｂに対応する走査ラインを走査駆動しないため、その分電力消費を低減させることが可能となる。
【０１０１】
これにより、ＴＦＴを用いたアクティブマトリクス型液晶パネルにおいてフレーム周期で交流化駆動が行われる場合に、液晶容量の印加電圧の極性反転を行うとともに、不要な走査駆動の削減による消費電力の低減が可能となる。
【０１０２】
以下では、このような本実施形態における走査ドライバ５０の具体的な構成例について説明する。
【０１０３】
３． 本実施形態における走査ドライバの構成の具体例
３．１ 第１の構成例
図１１に、第１の構成例における走査ドライバの構成の概要を示す。
【０１０４】
第１の構成例における走査ドライバ２００は、シフトレジスタ２０２、Ｌ／Ｓ２０４、２０６、走査ライン駆動回路２０８を含む。
【０１０５】
シフトレジスタ２０２は、走査ラインＧ1〜ＧN（第１〜第Ｎの走査ライン）のそれぞれに対応して設けられたフリップフロップ（Flip-Flop：以下、ＦＦと略す。）1〜ＦＦN（第１〜第ＮのＦＦ）が直列に接続される。ＦＦ1（第１のＦＦ）には、ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯが供給される。また、ＦＦ1〜ＦＦNは、同様にＬＣＤコントローラ６０からクロック信号ＣＬＫが供給される。したがって、ＦＦ1〜ＦＦNは、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯ（所与のパルス信号）を順次シフトする。
【０１０６】
ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯは、垂直同期信号である。また、ＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫは、水平同期信号である。
【０１０７】
Ｌ／Ｓ２０４は、走査ラインＧ1〜ＧNのそれぞれに対応して設けられたレベルシフタ回路ＬＳ1〜ＬＳN（第１〜第Ｎのレベルシフタ回路）を有しており、対応するＦＦ1〜ＦＦNの保持データの高電位側の電圧レベルを例えば２０〜５０Ｖの電圧レベルにシフトする。
【０１０８】
Ｌ／Ｓ２０６は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの反転信号の高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１０９】
走査ライン駆動回路２０８は、走査ラインＧ1〜ＧNのそれぞれに対応して、マスク回路としてのＡＮＤ回路２１０1〜２１０N、ＣＭＯＳバッファ回路２１２1〜２１２Nを含む。ＡＮＤ回路２１０1〜２１０N及びＣＭＯＳバッファ回路２１２1〜２１２Nは、上述した例えば２０Ｖ〜５０Ｖの電圧レベルで動作可能な高耐圧プロセスにより形成される。なお、この電圧レベルは、例えば駆動対象のＬＣＤパネル２０の液晶材等に応じて決められる。
【０１１０】
このような構成の走査ドライバ２００は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶのタイミング制御によって、表示エリアに設定された走査ラインを対象に順次走査駆動する。
【０１１１】
すなわち、図示しないホストによってＬＣＤパネル２０の表示領域が全て表示エリアに設定されたＬＣＤコントローラ６０は、所与の垂直走査周期で垂直同期信号、所与の水平走査周期で水平同期信号を、それぞれ走査ドライバ２００に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２１２1〜２１２Nは、ＬＳ1〜ＬＳNの論理レベルに対応した電位で各走査ラインＧ1〜ＧNを順次駆動する。
【０１１２】
一方、ＬＣＤパネル２０の表示領域において非表示エリアが設定されたＬＣＤコントローラ６０は、上述したタイミングと同じタイミングの垂直同期信号及び水平同期信号と、非表示エリアに対応する走査ラインの走査タイミングに同期して論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。
【０１１３】
すなわち、走査ラインＧ1〜ＧNは択一的に駆動されるため、非表示エリアに対応する走査タイミングに合わせて出力イネーブル信号ＸＯＥＶを供給することで、ＡＮＤ回路によりＬＳの出力ノードの論理レベルがマスクされて論理レベル「Ｌ」となるため、当該走査ラインの駆動は行われない。第１の構成例では、８走査ライン単位を１ブロックとしてパーシャル表示制御が行われる。そのため、ＬＣＤコントローラ６０は、走査ドライバ２００に対して、ブロック単位で制御される出力イネーブル信号ＸＯＥＶを供給する。
【０１１４】
図１２に、第１の構成例における走査ドライバ２００によるパーシャル表示制御タイミングの一例を示す。
【０１１５】
ここでは、ブロックＢ１のみが表示エリアに設定され、ブロックＢ０、Ｂ２、・・・が非表示エリアに設定されているものとする。
【０１１６】
上述したように液晶の劣化を防止するため、ＴＦＴに接続された液晶容量に蓄積された電荷を所与の頻度で放電する必要がある。走査ドライバ２００は、奇数（２i−１、ｉは自然数）フレーム周期でＬＣＤパネル２０の全走査ラインを順次駆動する。なお、走査ドライバ２００は、１フレーム周期（ｉ＝１）でＬＣＤパネル２０の全走査ラインを順次駆動した場合、パーシャル表示制御に伴う低消費電力化の効果を得ることができなくなるため、３フレーム周期より長い周期である方が望ましい。このフレーム周期は液晶材に依存するが、走査駆動電圧が低いほどフレーム周期を長く設定することができる。なお、図１２では、３（ｉ＝２）フレーム周期で全走査ラインを順次駆動する場合を示している。
【０１１７】
すなわち、走査ドライバ２００は、１フレーム目及び４フレーム目において、全走査ラインを順次走査駆動する。
【０１１８】
より具体的には、１フレーム目及び４フレーム目において、走査ドライバ２００は、入出力イネーブル信号ＥＩＯをクロック信号ＣＬＫに同期して取り込むと、シフトレジスタ２０２のＦＦ1〜ＦＦNにおいて順次シフトする。ＬＣＤコントローラ６０は、各ブロックの走査ラインの走査タイミングに合わせて、論理レベルが「Ｌ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０1〜２１０Nは、ＬＳ1〜ＬＳNの出力ノードの電位をそのままＣＭＯＳバッファ回路２１２1〜２１２Nに供給する。したがって、走査ラインＧ1〜ＧNに接続されるＴＦＴのゲート電極には、順次走査駆動が行われて、信号ラインに接続された電位が液晶容量に印加されることになる。このとき、液晶容量の画素電極には、液晶容量の対向電極電圧Ｖｃｏｍとの間の電圧差が液晶の所与の閾値ＶＣＬより小さくなるような電圧が印加されるようにする。或いは、液晶容量の画素電極には、液晶容量の対向電極電圧Ｖｃｏｍと同等の電圧が印加されるようにすることも可能である。
【０１１９】
また、走査ドライバ２００は、上述した１フレーム目と４フレーム目との間の２フレーム目及び３フレーム目において、表示エリアに対応する走査ラインのみを順次走査駆動し、非表示エリアに対応する走査ラインの駆動を行わない。
【０１２０】
より具体的には、２フレーム目及び３フレーム目において、走査ドライバ２００は、入出力イネーブル信号ＥＩＯをクロック信号ＣＬＫに同期して取り込むと、シフトレジスタ２０２のＦＦ1〜ＦＦNにおいて順次シフトする。ＬＣＤコントローラ６０は、非表示エリアに設定されたブロックＢ０の走査ラインＧ1〜Ｇ8の走査タイミングＴ０に合わせて、論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。したがって、走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０1〜２１０8は、ＬＳ1〜ＬＳ8の出力ノードの論理レベルをマスクして論理レベルを「Ｌ」とする。これにより、走査ラインＧ1〜Ｇ8に接続されるＴＦＴのゲート電極には、低電位側の電位が供給されたままとなる。
【０１２１】
また、ＬＣＤコントローラ６０は、表示エリアに設定されたブロックＢ１の走査ラインＧ9〜Ｇ16の走査タイミングＴ１に合わせて、論理レベルが「Ｌ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給する。したがって、走査ドライバ２００において、走査ライン駆動回路２０８のＡＮＤ回路２１０9２１０16は、ＬＳ9〜ＬＳ16の出力ノードの電位をそのままＣＭＯＳバッファ回路２１２9〜２１２16に供給する。これにより、走査ラインＧ9〜Ｇ16に接続されるＴＦＴのゲート電極には、順次走査駆動が行われて、信号ラインに接続された電位が液晶容量に印加されることになる。
【０１２２】
さらに、ＬＣＤコントローラ６０は、非表示エリアに設定されたブロックＢ２の走査ラインＧ17〜Ｇ24の走査タイミングＴ２に合わせて、論理レベルが「Ｈ」となる出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給し、走査タイミングＴ１と同様に走査ラインへの駆動を停止させる。
【０１２３】
（その他のリフレッシュタイミング）
このような出力イネーブル信号ＸＯＥＶを走査ドライバ２００に供給するＬＣＤコントローラ６０は、図示しないホストからコマンド若しくは画像データを受け取り、その内容にしたがって走査ドライバ２００及び信号ドライバ３０を制御する。
【０１２４】
図１３に、このようなホストによって行われるパーシャル表示制御の制御内容の一例を示す。
【０１２５】
図示しないホスト（例えば、ＣＰＵ）は、メモリ等に記憶されたプログラムにしたがって、例えば表示エリア設定イベント、表示エリア消滅イベント若しくは表示エリア変更イベントの発生を監視する（ステップＳ１０：Ｎ、ステップＳ１２：Ｎ、ステップＳ１４：Ｎ）。
【０１２６】
ホストは、表示エリア設定イベントの発生を検出すると（ステップＳ１０：Ｙ）、当該表示エリアを設定すべき走査ラインを指定するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１１）、次のイベント発生の監視する（リターン）。
【０１２７】
ＬＣＤコントローラ６０は、ステップＳ１１で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指定された表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１２８】
ホストは、表示エリア消滅イベントの発生を検出すると（ステップＳ１０：Ｎ、ステップＳ１２：Ｙ）、当該表示エリアを更新するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１３）、次のイベント発生の監視する（リターン）。
【０１２９】
ＬＣＤコントローラ６０は、ステップＳ１３で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指示された消滅後の表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１３０】
ホストは、表示エリア変更イベントの発生を検出すると（ステップＳ１０：Ｎ、ステップＳ１２：Ｙ）、当該表示エリアを変更するコマンドをＬＣＤコントローラ６０に送信して（ステップＳ１５）、次のイベント発生の監視する（リターン）。
【０１３１】
ＬＣＤコントローラ６０は、ステップＳ１５で指定されたコマンドを受信すると、コマンドシーケンサ７０の制御の下、コントロール信号生成回路７４において、出力イネーブル信号ＸＯＥＶの論理レベルを「Ｌ」にして、全走査ラインを走査駆動してリフレッシュを行う。ＬＣＤコントローラ６０は、このリフレッシュが行われたフレームを図１２に示す１フレーム目とし、２フレーム目以降において、ホストによって指示された変更後の表示エリアに対応する走査ラインの走査タイミングに合わせて図１２に示したタイミングでパーシャル表示制御が行われる。
【０１３２】
このように、表示エリアの設定値が更新されるイベントを検出するたびに、図１２で示したように１フレーム目として全走査ラインを順次走査駆動することで、液晶劣化を回避するとともに非表示エリアの走査駆動を最低限に抑えて、適切なパーシャル表示制御が可能となる。
【０１３３】
３．２ 第２の構成例
第１の構成例における走査ドライバは、ＬＣＤコントローラにより制御されたタイミングに従って、パーシャル表示制御を行っていたが、第２の構成例における走査ドライバはＬＣＤコントローラに制御されることなく、パーシャル表示制御を行うことができるようになっている。そのため、第２の構成例における走査ドライバは、ブロック単位で指定されるブロック選択データを保持するブロック選択レジスタを含む。各ブロックの走査ラインは、各ブロックに対応して設定されたブロック選択データに基づいて、走査駆動のオンオフ制御が行われる。
【０１３４】
図１４に、第２の構成例における走査ドライバの構成の概要を示す。
【０１３５】
第２の構成例における走査ドライバ２２０は、シフトレジスタ２２２、Ｌ／Ｓ２２４、２２６、走査ライン駆動回路２２８を含む。
【０１３６】
シフトレジスタ２２２は、走査ラインＧ1〜ＧN（第１〜第Ｎの走査ライン）のそれぞれに対応して設けられたＦＦ1〜ＦＦN（第１〜第ＮのＦＦ）が直列に接続される。ＦＦ1（第１のＦＦ）には、ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＥＩＯが供給される。また、ＦＦ1〜ＦＦNは、同様にＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫが供給される。したがって、ＦＦ1〜ＦＦNは、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯ（所与のパルス信号）を順次シフトする。
【０１３７】
ＬＣＤコントローラ６０から供給される入力イネーブル信号は、垂直同期信号である。また、ＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫは、水平同期信号である。
【０１３８】
Ｌ／Ｓ２２４は、走査ラインＧ1〜ＧNのそれぞれに対応して設けられたレベルシフタ回路ＬＳ1〜ＬＳN（第１〜第ＮのＬＳ回路）を有しており、対応するＦＦ1〜ＦＦNの保持データの高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１３９】
Ｌ／Ｓ２２６は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの反転信号の高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１４０】
走査ライン駆動回路２２８は、走査ラインＧ1〜ＧNのそれぞれに対応して、マスク回路としてのＡＮＤ回路２３０1〜２３０N、ＣＭＯＳバッファ回路２３２1〜２３２Nを含む。ＡＮＤ回路２３０1〜２３０N及びＣＭＯＳバッファ回路２３２1〜２３２Nは、上述した例えば２０Ｖ〜５０Ｖの電圧レベルで動作可能な高耐圧プロセスにより形成される。なお、この電圧レベルは、例えば駆動対象のＬＣＤパネル２０の液晶材等に応じて決められる。
【０１４１】
ＡＮＤ回路２３０1〜２３０Nは、ＬＳ1〜ＬＳNによってレベルシフトされたＦＦ1〜ＦＦNの出力ノードの論理レベルを、Ｌ／Ｓ２２６によってレベルシフトされた出力イネーブル信号ＸＯＥＶと、ブロック単位で指定されるブロック選択データとによりマスクする。より具体的には、ブロック選択データが「０」に設定されている場合、出力イネーブル信号ＸＯＥＶの論理レベルにかかわらず、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。また、ブロック選択データが「１」に設定されている場合、出力イネーブル信号ＸＯＥＶの論理レベルが「Ｌ」のとき、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。
【０１４２】
ブロック選択データは、ブロック単位に設けられるＦＦB0〜ＦＦBQに保持される。ＦＦB0には、ＬＣＤコントローラ６０からシリアル入力されるブロック選択データＢＬＫが供給される。ＦＦB0〜ＦＦBQは、ＬＣＤコントローラ６０から、シリアル入力されるブロック選択データＢＬＫを順次取り込むためのクロック信号ＢＣＬＫが共通に供給される。ＦＦB0〜ＦＦBQは、ＦＦB0に供給されたブロック選択データＢＬＫを、クロック信号ＢＣＬＫに同期して順次シフトする。
【０１４３】
さらに、第２の構成例における走査ドライバ２２０は、イネーブル入出力信号ＥＩＯをブロック単位にバイパスするためのデータ切り替え回路（バイパス手段）２３４0〜２３４Q-1が設けられている。
【０１４４】
図１５（Ａ）、（Ｂ）に、データ切り替え回路の動作の概要を示す。
【０１４５】
第Ｐのブロック（１≦Ｐ≦Ｑ−１、Ｐは自然数）に対応して設けられたデータ切り替え回路２３４Pは、ブロック選択データにより走査ラインの駆動を行うように指定された場合、図１５（Ａ）に示すように第（Ｐ−１）のブロックの最終段のＦＦからのシフト入力を順次シフトして、第（Ｐ＋１）のブロックに供給する。こうすることで、第Ｐのブロックのシフトレジスタを構成するＦＦのシフト出力に基づいて、第Ｐのブロックの走査ラインが駆動される。
【０１４６】
一方、データ切り替え回路２３４Pは、ブロック選択データにより走査ラインの駆動を行わないように指定された場合、図１５（Ｂ）に示すように、第Ｐのブロックの初段のＦＦに入力されるシフト入力と、第Ｐのブロックの最終段のＦＦのシフト出力のうち、第Ｐのブロックの初段のＦＦに入力されるシフト入力をバイパスして第（Ｐ＋１）のブロックに供給する。
【０１４７】
例えば、ブロック選択データによりブロックＢ１の走査ライン駆動を行わないように指定した場合、ブロックＢ０のＦＦ1に供給されるイネーブル入出力信号ＥＩＯは、ＦＦ2〜ＦＦ8によりクロック信号ＣＬＫに同期してシフトされるが、ブロックＢ１のＦＦ9に対応して設けられたデータ切り替え回路２３４1により、ブロックＢ２のＦＦ17にＦＦ8のシフト出力が供給されることになる。
【０１４８】
より具体的には、ブロックＢ０に対応して設けられたデータ切り替え回路２３４0は、前段のブロックから供給されるシフト出力（ブロックＢ０ではＦＦ1に供給されるイネーブル入出力信号ＥＩＯ）と、当該ブロックの最終段のＦＦのシフト出力（ブロックＢ０ではＦＦ8から出力されるシフト出力）とを、当該ブロックのブロック選択データにより切り替える。データ切り替え回路２３４0により切り替えらた出力信号は、ブロックＢ１に供給される。
【０１４９】
なお、このようなデータ切り替え回路は、所与のシフト方向切り替え信号ＳＨＬにより、イネーブル入出力信号ＥＩＯのシフト方向を切替可能とするために、各ブロックについて逆側に設けるようにすることも可能である。この場合、ブロックＢＱ〜Ｂ１に対応したデータ切り替え回路が設けられることになる。
【０１５０】
このような構成の走査ドライバ２２０においても、上述したようにブロック単位で表示エリアに設定された走査ラインについて１フレーム周期で走査駆動するが、ブロック単位で非表示エリアに設定された走査ラインを含む全走査ラインについても任意の奇数フレーム周期で走査駆動する。このため、走査ドライバ２２０では、ＬＣＤコントローラ６０により、走査駆動対象のブロックを変更するブロック選択データの更新が例えば帰線期間を利用して行われる。
【０１５１】
すなわち、ＬＣＤパネル２０の表示領域の全走査ラインを駆動するフレームの場合、ＬＣＤコントローラ６０は、走査ドライバ２２０の各ブロックに設けられたＦＦB0〜ＦＦBQに対し、全ブロックのブロック選択データが「１」となるように設定する。その後、ＬＣＤコントローラ６０は、所与の垂直走査周期で垂直同期信号、所与の水平走査周期で水平同期信号を、それぞれ走査ドライバ２２０に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２３２1〜２３２Nは、ＬＳ1〜ＬＳNの論理レベルに対応した電位で各走査ラインＧ1〜ＧNを順次駆動する。
【０１５２】
また、ＬＣＤコントローラ６０は、図示しないホストによってＬＣＤパネル２０の表示エリアのみを走査駆動するフレームの場合、ＬＣＤコントローラ６０は、走査ドライバ２２０の各ブロックに設けられたＦＦB0〜ＦＦBQに対し、表示エリアに設定されたブロックのブロック選択データが「１」、非表示エリアに設定されたブロックのブロック選択データが「０」となるように設定する。
【０１５３】
その後、ＬＣＤコントローラ６０は、上述したタイミングと同じタイミングの垂直同期信号及び水平同期信号を走査ドライバ２２０に供給する。このとき、ＬＣＤコントローラ６０は、出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態のままにすることで、ＣＭＯＳバッファ回路２３２1〜２３２Nは、ブロック単位で設定されたブロック選択データが「０」の場合、ＡＮＤ回路によりＬＳの出力ノードの論理レベルがマスクされて論理レベル「Ｌ」となるため、当該走査ラインの駆動は行われない。
【０１５４】
図１６に、第２の構成例における走査ドライバ２２０によるパーシャル表示制御タイミングの一例を示す。
【０１５５】
ここでは、ブロックＢ１のみが表示エリアに設定され、ブロックＢ０、Ｂ２、・・・が非表示エリアに設定されているものとする。
【０１５６】
第２の構成例における走査ドライバ２２０についても、第１の構成例と同様に１フレーム目及び４フレーム目において、ブロックＢ０〜ＢＱに対応する全走査ラインを順次走査駆動し、２フレーム目及び３フレーム目において、表示エリアに設定されたブロックＢ１の走査ラインのみを走査駆動する。
【０１５７】
より具体的には、走査ドライバ２２０は、２フレーム目及び３フレーム目において、表示エリアに設定されたブロックの走査ラインにのみイネーブル入出力信号ＥＩＯが供給される。したがって、走査ドライバ２２０は、表示エリアに対応する期間Ｔ１１のみを走査駆動する。このとき、ＬＣＤコントローラ６０により制御される信号ドライバは、表示エリアに対応した画像データに基づいて信号ラインを駆動する。こうすることで、表示エリアに対応する走査タイミングだけ駆動を行えばよく、２フレーム目及び３フレーム目においては、走査駆動停止期間Ｔ１２を設けることができる。
【０１５８】
このため、２フレーム目及び３フレームにおいて、走査駆動停止期間の分だけ走査駆動する必要がなくなるので、その分低消費化が可能となる。
【０１５９】
こうすることで、不要な非表示エリアの走査駆動を省略することができ、低消費電力化を図ることができる。したがって、バッテリ駆動される電子機器において、高画質化を実現できるＴＦＴを用いたアクティブマトリクス型液晶パネルを採用することが可能となる。
【０１６０】
（変形例）
図１７に、第２の構成例における走査ドライバの変形例の構成を示す。
【０１６１】
ただし、図１６に示す走査ドライバと同一部分には同一符号を付し、適宜説明を省略する。
【０１６２】
本変形例における走査ドライバ２４０が、第２の構成例における走査ドライバ２２０と異なる点は、シフトレジスタ２４２において、クロック信号ＢＣＬＫのシフト出力に同期して、ブロック選択データＢＬＫをラッチ（ＬＴ）によりラッチさせるようにしたところにある。こうすることでも、ブロック単位にブロック選択データを設定することができ、上述した効果を得ることができる。
【０１６３】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述したＬＣＤパネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。
【０１６４】
また、本実施形態では、隣接する８走査ラインを１ブロックとして分割するものとして説明したが、これに限定されるものではない。また、隣接する複数の走査ラインごとに分割する必要もなく、所与の走査ライン間隔で選択した複数の走査ラインを１ブロックとして扱うようにしても良い。
【０１６５】
さらにまた、本実施形態における走査ドライバは、ライン反転駆動方式に限らず、フレーム反転駆動方式にも適用することができる。
【０１６６】
また、本実施形態では、表示装置に、ＬＣＤパネル、走査ドライバ及び信号ドライバを含むように構成したが、これに限定されるものではない。例えば、ＬＣＤパネルに、走査ドライバ及び信号ドライバを含んで構成するようにしても良い。
【０１６７】
さらに、本実施形態では、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルを例に説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態における走査駆動回路（走査ドライバ）を適用した表示装置の構成の概要を示すブロック図である。
【図２】図１に示した信号ドライバの構成の概要を示すブロック図である。
【図３】図１に示した走査ドライバの構成の概要を示すブロック図である。
【図４】図１に示したＬＣＤコントローラの構成の概要を示すブロック図である。
【図５】図５（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図５（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図６】図６（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図６（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図７】液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図８】図８（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における走査ドライバにより実現したパーシャル表示の一例を模式的に示す説明図である。
【図９】図９（Ａ）、（Ｂ）、（Ｃ）は、本実施形態における走査ドライバにより実現したパーシャル表示の他の例を模式的に示す説明図である。
【図１０】図１０（Ａ）、（Ｂ）は、本実施形態における走査ドライバの動作の一例を示す説明図である。
【図１１】第１の構成例における走査ドライバの構成の概要を示すブロック図である。
【図１２】第１の構成例における走査ドライバによるパーシャル表示制御タイミングの一例を示すタイミング図である。
【図１３】ホストによって行われるパーシャル表示制御の制御内容の一例を示すフロー図である。
【図１４】第２の構成例における走査ドライバの構成の概要を示すブロック図である。
【図１５】図１５（Ａ）、（Ｂ）は、データ切り替え回路の動作の概要を示す説明図である。
【図１６】第２の構成例における走査ドライバによるパーシャル表示制御タイミングの一例を示すタイミング図である。
【図１７】第２の構成例における走査ドライバの変形例の構成を示す構成図である。
【符号の説明】
１０ 液晶装置（表示装置）
２０ ＬＣＤパネル（電気光学装置）
２２nm ＴＦＴ
２４nm 液晶容量
２６nm 画素電極
２８nm 対向電極
３０ 信号ドライバ
３２、２０２、２２２、２４２ シフトレジスタ
３４、３６ ラインラッチ
３８ 駆動電圧生成回路（ＤＡＣ）
４０ 信号ライン駆動回路
５０、２００、２２０、２４０ 走査ドライバ
５４、２０４、２２４、２２６ Ｌ／Ｓ
５８、２０６、２２８ 走査ライン駆動回路
６０ ＬＣＤコントローラ
６２ 制御回路
６４ ＲＡＭ
６６ ホストＩ／Ｏ
６８ ＬＣＤＩ／Ｏ
７０ コマンドシーケンサ
７２ コマンド設定レジスタ
７４ コントロール信号生成回路
８０ 電源回路
１００Ｂ、１０８Ｂ、１２０Ｂ、１２８Ｂ 非表示エリア
１０２Ａ、１０６Ａ、１２２Ａ、１２６Ａ 表示エリア
２１０1〜２１０N、２３０1〜２３０N ＡＮＤ回路
２１２1〜２１２N、２３２1〜２３２N ＣＭＯＳバッファ回路
２３４1〜２３４Q-1 データ切り替え回路
ＣＬＫ クロック信号
ＥＩＯ イネーブル入出力信号
ＬＰ 水平同期信号
ＰＯＬ 極性反転信号
ＸＯＥＶ 出力イネーブル信号
Claims (9)
- 互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路であって、
各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、
前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、
第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段と、
を有し、
前記電気光学装置は、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、
前記第１〜第Ｎの駆動回路は、
前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインを、走査駆動し、
前記走査ライン駆動手段は、
少なくともブロック単位に走査駆動するブロックの指定が変更されるたびに、全走査ラインを順次走査駆動することを特徴とする走査駆動回路。 - 請求項１において、
走査駆動されるブロックの走査ラインの各走査タイミングに同期した出力イネーブル信号を入力するための入力端子と、
前記出力イネーブル信号に基づいて、第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルをそれぞれマスクするための第１〜第Ｎのマスク回路と、
を含むことを特徴とする走査駆動回路。 - 請求項１において、
走査駆動されるブロックを指定するブロック選択データを保持するブロック選択データ保持手段
を含み、
前記第１〜第Ｎの駆動回路は、
前記ブロック選択データにより走査駆動するブロックとして指定されたブロックの各走査ラインを、走査駆動することを特徴とする走査駆動回路。 - 請求項３において、
前記シフトレジスタを構成する第１〜第Ｎのフリップフロップのうち第Ｐ（Ｐは、自然数）のブロックの初段のフリップフロップに入力されるシフト入力と、第Ｐのブロックの最終段のフリップフロップから出力されるシフト出力のいずれか一方を、第Ｐのブロックに対応して設定されたブロック選択データに基づいて、第（Ｐ＋１）のブロックに対して出力するためのバイパス手段
を含むことを特徴とする走査駆動回路。 - 請求項１乃至４のいずれかにおいて、
フレームごとに、前記画素電極に対応する電気光学素子の印加電圧の極性反転駆動が行われる場合に、
前記走査ライン駆動手段は、
３フレーム以上の所与の奇数フレーム間隔で全走査ラインを順次走査駆動することを特徴とする走査駆動回路。 - 請求項１乃至５のいずれかにおいて、
前記ブロック単位は、８走査ライン単位であることを特徴とする走査駆動回路。 - 互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素を有する電気光学装置と、
前記第１〜第Ｎの走査ラインを走査駆動する請求項１乃至６いずれか記載の走査駆動回路と、
画像データに基づいて前記信号ラインを駆動する信号駆動回路と、
を含むことを特徴とする表示装置。 - 互いに交差する第１〜第Ｎの走査ライン及び複数の信号ラインにより特定される画素と、
前記第１〜第Ｎの走査ラインを走査駆動する請求項１乃至６いずれか記載の走査駆動回路と、
画像データに基づいて前記信号ラインを駆動する信号駆動回路と、
を含むことを特徴とする電気光学装置。 - 各走査ラインに対応して設けられたフリップフロップが直列接続された第１〜第Ｎのフリップフロップを有し、所与のパルス信号を順次シフトするシフトレジスタと、
前記第１〜第Ｎのフリップフロップの出力ノードの電圧レベルをシフトして出力する第１〜第Ｎのレベルシフタ回路を含むレベル変換手段と、
第１〜第Ｎのレベルシフタ回路の出力ノードの論理レベルに対応して、第１〜第Ｎの走査ラインを順次駆動する第１〜第Ｎの駆動回路を含む走査ライン駆動手段と、
を有し、
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の第１〜第Ｎの走査ラインを駆動する走査駆動回路の走査駆動方法であって、
前記第１〜第Ｎの走査ラインが複数の走査ラインごとのブロックに分割される場合に、ブロック単位で選択された走査ラインが、順次走査駆動され、
前記電気光学装置は、前記走査ラインと前記信号ラインに接続されたスイッチング手段を介して設けられた画素電極を有し、
前記走査ライン駆動手段は、
少なくともブロック単位に走査駆動するブロックの指定が変更されるたびに、全走査ラインを順次走査駆動することを特徴とすることを特徴とする走査駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155195A JP3743503B2 (ja) | 2001-05-24 | 2001-05-24 | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 |
| US10/155,889 US7079122B2 (en) | 2001-05-24 | 2002-05-23 | Scan-driving circuit, display device, electro-optical device, and driving method of the scan-driving circuit |
| CNB021201862A CN1201281C (zh) | 2001-05-24 | 2002-05-24 | 扫描驱动电路、显示装置、电光学装置及扫描驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155195A JP3743503B2 (ja) | 2001-05-24 | 2001-05-24 | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351414A JP2002351414A (ja) | 2002-12-06 |
| JP3743503B2 true JP3743503B2 (ja) | 2006-02-08 |
Family
ID=18999431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155195A Expired - Fee Related JP3743503B2 (ja) | 2001-05-24 | 2001-05-24 | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7079122B2 (ja) |
| JP (1) | JP3743503B2 (ja) |
| CN (1) | CN1201281C (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549156B1 (ko) * | 2001-07-23 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 표시 장치 |
| TWI240818B (en) * | 2002-06-07 | 2005-10-01 | Sanyo Electric Co | Display device |
| AU2003237027A1 (en) | 2002-06-22 | 2004-01-06 | Koninklijke Philips Electronics N.V. | Circuit arrangement for a display device which can be operated in a partial mode |
| KR100506090B1 (ko) * | 2003-02-08 | 2005-08-03 | 삼성전자주식회사 | 액정 디스플레이 패널 |
| TW591586B (en) * | 2003-04-10 | 2004-06-11 | Toppoly Optoelectronics Corp | Data-line driver circuits for current-programmed electro-luminescence display device |
| CN100437700C (zh) * | 2003-04-21 | 2008-11-26 | 统宝光电股份有限公司 | 电流驱动电激发光显示器的资料线传输电路的装置 |
| CN100373438C (zh) * | 2003-05-16 | 2008-03-05 | 友达光电股份有限公司 | 液晶显示驱动电路及其使用的检验装置与容错方法 |
| CN1322744C (zh) * | 2003-06-04 | 2007-06-20 | 友达光电股份有限公司 | 使用低压时钟信号的连续脉冲串发生器 |
| KR100652215B1 (ko) * | 2003-06-27 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP3722371B2 (ja) * | 2003-07-23 | 2005-11-30 | シャープ株式会社 | シフトレジスタおよび表示装置 |
| JP4360930B2 (ja) * | 2004-02-17 | 2009-11-11 | 三菱電機株式会社 | 画像表示装置 |
| TWI232426B (en) * | 2004-04-08 | 2005-05-11 | Toppoly Optoelectronics Corp | Circuitry and method for displaying of a monitor |
| JP2005321457A (ja) * | 2004-05-06 | 2005-11-17 | Seiko Epson Corp | 走査線駆動回路、表示装置及び電子機器 |
| JP2006011074A (ja) * | 2004-06-25 | 2006-01-12 | Seiko Epson Corp | 表示コントローラ、電子機器及び画像データ供給方法 |
| CN100395813C (zh) * | 2004-07-27 | 2008-06-18 | 精工爱普生株式会社 | 电光装置的驱动电路及驱动方法、电光装置及电子设备 |
| JP4082398B2 (ja) * | 2004-09-07 | 2008-04-30 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
| JPWO2006051790A1 (ja) * | 2004-11-10 | 2008-05-29 | 松下電器産業株式会社 | 駆動装置および駆動方法 |
| TWI293446B (en) * | 2004-11-30 | 2008-02-11 | Himax Tech Ltd | Power saving flat display and method thereof |
| JP5145628B2 (ja) * | 2005-07-26 | 2013-02-20 | カシオ計算機株式会社 | コモン電極駆動回路 |
| JP4902185B2 (ja) * | 2005-12-14 | 2012-03-21 | 株式会社 日立ディスプレイズ | 表示装置 |
| US8049741B2 (en) * | 2006-01-11 | 2011-11-01 | Dell Products L.P. | Video optimized LCD response time compensation |
| KR101263531B1 (ko) | 2006-06-21 | 2013-05-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2008111861A (ja) * | 2006-10-27 | 2008-05-15 | Toshiba Corp | 液晶表示装置とその駆動回路 |
| TWI354960B (en) * | 2006-11-07 | 2011-12-21 | Realtek Semiconductor Corp | Method for controlling display device |
| CN101303837B (zh) * | 2007-05-11 | 2010-09-15 | 瑞鼎科技股份有限公司 | 扫描驱动器 |
| CN101329484B (zh) * | 2007-06-22 | 2010-10-13 | 群康科技(深圳)有限公司 | 液晶显示装置之驱动电路及其驱动方法 |
| JP4382839B2 (ja) * | 2007-08-09 | 2009-12-16 | 統▲宝▼光電股▲分▼有限公司 | アクティブマトリクス型液晶表示装置の駆動方法 |
| CN101847389A (zh) * | 2010-04-16 | 2010-09-29 | 华映视讯（吴江）有限公司 | 局部画面更新系统及其局部画面更新方法 |
| US8593450B2 (en) | 2010-12-22 | 2013-11-26 | Apple Inc. | Relay driving of conductive segments in displays |
| TWI420460B (zh) * | 2011-05-02 | 2013-12-21 | Au Optronics Corp | 電泳顯示器及其驅動方法 |
| JP6599100B2 (ja) * | 2013-12-24 | 2019-10-30 | エルジー ディスプレイ カンパニー リミテッド | 表示装置用の駆動回路および表示装置 |
| JP6491408B2 (ja) * | 2013-12-25 | 2019-03-27 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| CN104700798B (zh) * | 2015-03-02 | 2017-09-29 | 昆山龙腾光电有限公司 | 显示装置及显示控制方法 |
| CN107221277A (zh) | 2016-03-21 | 2017-09-29 | 北京小米移动软件有限公司 | 显示屏组件、终端以及显示屏控制方法 |
| KR20180057101A (ko) | 2016-11-21 | 2018-05-30 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 표시패널 |
| KR102586365B1 (ko) * | 2016-11-30 | 2023-10-06 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 |
| KR20180066327A (ko) * | 2016-12-07 | 2018-06-19 | 삼성디스플레이 주식회사 | 표시장치 및 그의 구동방법 |
| CN109389953A (zh) * | 2017-08-08 | 2019-02-26 | 京东方科技集团股份有限公司 | 扫描驱动电路及其驱动方法、显示装置 |
| CN107395006B (zh) * | 2017-09-13 | 2020-07-03 | 深圳市华星光电技术有限公司 | 过流保护电路及液晶显示器 |
| CN110246448B (zh) * | 2018-08-10 | 2022-05-13 | 友达光电股份有限公司 | 显示器驱动电路 |
| CN112542128A (zh) * | 2020-12-29 | 2021-03-23 | 天津市滨海新区微电子研究院 | 一种微显示面板驱动电路及方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2614213B2 (ja) | 1986-09-03 | 1997-05-28 | キヤノン株式会社 | 表示装置 |
| DE3752232T2 (de) * | 1986-08-18 | 1999-04-29 | Canon Kk | Anzeigegerät |
| JP2585463B2 (ja) | 1990-10-30 | 1997-02-26 | 株式会社東芝 | 液晶表示装置の駆動方法 |
| JPH0736406A (ja) | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| SG54123A1 (en) * | 1993-12-22 | 1998-11-16 | Seiko Epson Corp | Liquid-crystal display system and power supply method |
| US5745156A (en) * | 1994-04-28 | 1998-04-28 | Xerox Corporation | Digital printer using two-dimensional, full frame light valve |
| JP2796619B2 (ja) * | 1994-12-27 | 1998-09-10 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
| JP3342995B2 (ja) | 1995-08-17 | 2002-11-11 | シャープ株式会社 | 画像表示装置およびそれを用いたプロジェクタ |
| CN1516102A (zh) | 1998-02-09 | 2004-07-28 | 精工爱普生株式会社 | 液晶显示装置及其驱动方法和使用该液晶显示装置的电子装置 |
| JPH11326957A (ja) * | 1998-03-20 | 1999-11-26 | Toshiba Corp | 液晶表示装置 |
| JP2000181414A (ja) | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示駆動装置 |
| JP2001083941A (ja) | 1999-09-09 | 2001-03-30 | Citizen Watch Co Ltd | 液晶駆動装置 |
| JP2001109439A (ja) | 1999-10-13 | 2001-04-20 | Citizen Watch Co Ltd | 液晶パネルの走査電極駆動回路と駆動方法 |
| JP3498033B2 (ja) | 2000-02-28 | 2004-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、携帯用電子機器および表示装置の駆動方法 |
| JP3822060B2 (ja) | 2000-03-30 | 2006-09-13 | シャープ株式会社 | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 |
| JP2002204297A (ja) | 2000-11-02 | 2002-07-19 | Sharp Corp | 携帯情報機器 |
| JP2002268609A (ja) | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
-
2001
- 2001-05-24 JP JP2001155195A patent/JP3743503B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/155,889 patent/US7079122B2/en not_active Expired - Lifetime
- 2002-05-24 CN CNB021201862A patent/CN1201281C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020190944A1 (en) | 2002-12-19 |
| CN1201281C (zh) | 2005-05-11 |
| JP2002351414A (ja) | 2002-12-06 |
| US7079122B2 (en) | 2006-07-18 |
| CN1388509A (zh) | 2003-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3743503B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| JP3743504B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| JP3744826B2 (ja) | 表示制御回路、電気光学装置、表示装置及び表示制御方法 | |
| JP3744819B2 (ja) | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 | |
| JP3744818B2 (ja) | 信号駆動回路、表示装置、及び電気光学装置 | |
| JP2001242818A (ja) | 表示装置、携帯用電子機器および表示装置の駆動方法 | |
| JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
| JP2008241976A (ja) | 液晶装置、その駆動方法および電子機器 | |
| JP2007058158A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
| KR20080083583A (ko) | 액정 장치, 그 구동 방법 및 전자기기 | |
| JP2006154088A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003029726A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3882844B2 (ja) | 表示制御回路、電気光学装置、表示装置及び表示制御方法 | |
| JP2006072211A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| KR20080086060A (ko) | 액정표시장치 및 이의 구동방법 | |
| JP2005266573A (ja) | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2008304489A (ja) | 表示装置の駆動装置、駆動方法、及び電子機器 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JP2001350451A (ja) | 液晶装置、その駆動装置及びその駆動方法、並びに電子機器 | |
| JP2010044294A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4622398B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2004069736A (ja) | 表示用制御基板および表示装置 | |
| KR20040017708A (ko) | 액정 표시 장치 | |
| JP2002169516A (ja) | 液晶表示装置及びその駆動制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3743503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |