JPH11326957A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH11326957A
JPH11326957A JP11072802A JP7280299A JPH11326957A JP H11326957 A JPH11326957 A JP H11326957A JP 11072802 A JP11072802 A JP 11072802A JP 7280299 A JP7280299 A JP 7280299A JP H11326957 A JPH11326957 A JP H11326957A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
crystal display
display device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11072802A
Other languages
English (en)
Inventor
Yujiro Hara
雄二郎 原
Hisao Fujiwara
久男 藤原
Takashi Yamaguchi
剛史 山口
Takeshi Ito
伊藤　　剛
Masahiko Akiyama
政彦 秋山
Haruhiko Okumura
治彦 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11072802A priority Critical patent/JPH11326957A/ja
Priority to US09/272,335 priority patent/US6046790A/en
Publication of JPH11326957A publication Critical patent/JPH11326957A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/141—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent using ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 自発分極を有する液晶を用いた表示装置の画
面のコントラスト、応答速度を改善する。また、コント
ラストが高く応答速度が速い表示を得る。さらに、消費
電力が低く、均一性に優れ画質の良好な表示が得られる
ようにする。 【解決手段】 固有のまたは電場を印加することにより
誘起される自発分極を有する液晶が、マトリクス状に配
置された画素電極と共通電極との間に挟持され、スイッ
チング素子を介して表示信号が画素電極に印加されるよ
うに構成された液晶表示装置において、一画素分の静電
容量をＣLC（Ｆ）、液晶の単位面積当たりの自発分極を
Ｐs （Ｃ／ｍ2 ）、画素電極と共通電極との間に加えら
れる電圧をＥ（Ｖ）、一画素分の画素電極の面積をＡ
（ｍ2 ）、一画素分の補助容量をＣs（Ｆ）としたと
き、これらが、次式 Ｐs ×Ａ≦５×（Ｃs ＋ＣLC）×Ｅ ………
…（１） を満足させるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、固有のまたは電場を印加することにより誘起
される自発分極を有する液晶を有し、スイッチング素子
を備えた液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ）は、低消費電
力、軽量などの特長を持ち、ノート型のパーソナルコン
ピュータや携帯表示端末などの表示装置として利用され
ている。従来から、非晶質シリコン（ａ−Ｓｉ）膜を用
いた薄膜トランジスタ（ＴＦＴ）をスイッチング素子と
し、ネマティック液晶を用いたＴＦＴ−ＴＮ方式の液晶
表示装置が、１５インチ程度の情報端末用ディスプレイ
などに利用されている。
【０００３】しかし、このような液晶表示装置は、視野
角が狭く、また応答速度が遅いため、モニター用途など
の大型ディスプレイへの応用に対しては、十分な性能を
持ちえていない。
【０００４】最近、このような液晶表示装置の持つ問題
点を解決する表示方法として、強誘電性液晶（ＦＬＣ：
Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ）、反強誘電性液晶（ＡＦＬＣ：Ａｎｔｉ−Ｆｅ
ｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）、ＤＨＦ液晶（ＤＨＦＬＣ：ＤｉｓｔｏｒｔｅｄＨ
ｅｌｉｃａｌ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）、ねじれ液晶（Ｔｗｉｓｔｅｄ
Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙ
ｓｔａｌ）などの、固有の自発分極または電場を印加す
ることにより誘起される自発分極を有する液晶を使用す
る表示方式が、注目されている。
【０００５】このような液晶材料を使用する方式の一つ
である、表面安定化強誘電性液晶（ＳＳＦＬＣ：Ｓｕｒ
ｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ Ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）を用いた表
示方式では、スメクテイック液晶のカイラルスメクティ
ックＣ相の持つらせん構造を、配向膜と液晶との相互作
用により解き、その際に発生する自発分極と電場との相
互作用により発生するトルクで、スイッチングを行って
いる。これらの液晶を用いて中間階調の表示を行うに
は、ＴＦＴなどの能動素子を用いることが必要となって
いる。
【０００６】−方、反強誘電性液晶を用い、その液晶相
（ＳｍＣａ相）を利用して表示する方式が知られてい
る。この方式では、強誘電性液晶の２つの安定状態のほ
かに、電圧無印加時に反強誘電性液晶構造が採られる。
近年、この方式により、スイッチング素子を併用するこ
となく中間調表示が可能であることが、発表されてい
る。（Ｎ．Ｋｏｓｈｏｕｂｕ，Ｋ．Ｍｏｒｉ，Ｋ．Ｎａ
ｋａｍｕｒａ，ａｎｄ Ｙ．Ｙａｍａｄａ，Ｆｅｒｒｏ
ｅｌｅｃｔｒｉｃｓ，１９９３，１４９，ｐ．２９５）
この方式に対して、近年、能動素子からなるスイッチ
ング素子を併用して、カイラルスメクティックＣ型を使
用する方式が提案されている。（Ｊ．Ｆｕｎｆｓｃｈｉ
ｌｌｉｎｇａｎｄ Ｍ．Ｓｃｈａｄｔ，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．６６（１９８９），ｐ．３８７７）この方式
を用いた表示装置は、 (1)中間調表示の信頼性が優れている。すなわち、この
方式では、印加電圧に対する透過率の変化が比較的なだ
らかであり、また表面安定化強誘電性液晶を用いた表示
装置のように、中間調表示が困難になるという問題を起
こさない。 (2)この方式の液晶材料は、低電圧（０〜５Ｖ）での駆
動が可能であり、低消費電力の液晶表示装置を実現する
ことが出来る。 (3)この方式の表示装置は、機械的ショックに強く、表
面安定化強誘電性液晶のように機械的ショックで配向破
壊を引き起こすことがない。などの点で、前記各方式よ
りも優れている。
【０００７】ここで、固有のまたは電場を印加すること
により誘起される自発分極を有する液晶材料（以下、自
発分極を有する液晶と略す。）の一例である反強誘電性
液晶における、配向と電場との関係を、図２１に示す。
【０００８】この反強誘電性液晶の分子５１は、電圧無
印加時のＡ状態では、互い違いに並んで自発分極を打ち
消している。このとき、平均的な液晶分子５１の光軸５
２は縦方向となる。したがって、矢印５３、５４で示す
ように、光軸５２と同方向および直交方向となるように
２枚の偏光板をクロスニコルに配置すると、Ａ状態は暗
状態（ノ一マリーブラック）となる。しかし、正電圧ま
たは負電圧を印加したＢ状態またはＣ状態では、電場５
５の方向にしたがって、反強誘電性液晶の分子５１は一
方向に配列して、光軸５２が偏光板の偏光方向からず
れ、明状態となる。反強誘電性液晶の分子５１に印加さ
れる電圧が正の場合と負の場合とでは、Ｂ状態とＣ状態
のように、自発分極の向きが異なるため、極性反転時に
は、自発分極の向きを変えるための電荷が必要となる。
つまり、この反強誘電性液晶は、正電圧の印加と負電圧
の印加とで液晶の配列が異なり、極性反転時には自発分
極の向きを変えるために電荷が必要であるという点が、
ネマティック液晶と相違する。
【０００９】さらに、無しきい反強誘電性液晶（ＴＬＡ
ＦＬＣ：Ｔｈｒｅｓｈｏｌｄ−ｌｅｓｓ Ａｎｔｉ−Ｆ
ｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）は、電極間に印加される電圧の強度によって、電
圧無印加状態（Ａ状態）、正電圧印加状態（Ｂ状態）、
負電圧印加状態（Ｃ状態）という３つの配向だけでな
く、これらの状態の中間の任意の配向状態も可能であ
る。したがって、マトリクス状に配置した画素にＴＦＴ
などのスイッチング素子を形成したアクティブマトリク
ス方式の表示装置に適用し、非選択期間中も、前記した
任意の配向状態をとる電圧を保持するように構成するこ
とにより、中間調表示が可能となる。
【００１０】まず、無しきい反強誘電性液晶材料を電極
間に挟み、偏光板をクロスニコルに配置した表示素子に
おいて、平衡状態での電極間に印加される電圧Ｖと透過
光強度Ｔとの関係を、図２２に示す。なお、印加される
電圧Ｖは、液晶材料への印加電圧の他に、液晶を配向さ
せるために電極上に配置される配向膜への印加電圧の和
となる。
【００１１】印加電圧Ｖにより液晶の配列が変化するの
で、この図に示すように、透過光強度Ｔは、Ｖにほぼ比
例して大きくなる。飽和電圧をＶsat とすると、Ｖが＋
Ｖsa t および−Ｖsat の場合に、液晶の配列はそれぞれ
図２１に示すＢ状態またはＣ状態となり、透過光強度Ｔ
は最大値Ｔmax となる。以下、透過光強度の最大値Ｔ
max を、最大輝度と表す。
【００１２】ＤＨＦＬＣは、等価回路で表すことによ
り、電気的および電気光学的な応答を精度よく記述でき
ることが知られている。ＤＨＦＬＣの等価回路を、図２
３に示す。ここで、ＣLC５６は液晶の容量のうちの速い
成分の誘電応答部を、Ｃhx５７は液晶の容量のうちの遅
い成分の誘電応答部を、Ｃseries５８は配向膜部分の容
量を、Ｒseries５９は液晶材料に電圧を印加するための
電極の抵抗をそれぞれ表す。遅い成分については、その
遅れを表現するために、Ｒhx６０で表す抵抗成分をＣhx
５７と直列に配置している。Ｃhx５７は、自発分極Ｐs
に対応した容量成分と考えることができ、Ｃhx５７の両
端に蓄積された電荷Ｑhxが、液晶分子の回転角にほぼ比
例すると考えることができる。偏光板をクロスニコルに
配置した場合、Ｃhx５７の両端に蓄積された電荷が０の
場合には、黒表示となり、電荷が増加するに従って輝度
が上昇し、Ｐs に相当する電荷が蓄積されると最大輝度
に到達する、と考えることができる。
【００１３】このような等価回路を用いて、回路シミュ
レーションを行なうことにより、電気的および電気光学
的応答を精度良く求めることができる。回路シミュレー
ションには、例えばＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ
Ｐｒｏｇｒａｍ ｗｉｔｈＩＣ Ｅｍｐｈａｓｉｓ，
Ｕ．Ｃ．Ｂｅｒｋｅｌｅｙ）等を用いることができる。
そして、このような等価回路モデルを無しきい反強誘電
性液晶に対して適用しても、電気的および電気光学的な
応答を精度よく記述することができる。
【００１４】マトリクス状に配置された画素電極と対向
電極との間に、自発分極を有する液晶が挟持された液晶
表示装置を、アクティブマトリクス方式で駆動する方法
としては、フレーム反転駆動、リセット駆動などがあ
る。また、マトリクス状に配置された画素電極と対向電
極との間に、ネマティック液晶が挟持された液晶表示装
置を、アクティブマトリクス方式で駆動する方法として
は、フレーム反転駆動などがある。
【００１５】フレーム反転駆動の場合のアレイの一画素
分の構成を、図２４に示す。駆動波形は、図２５に示す
電圧波形となる。
【００１６】このアレイでは、ゲート線６１と信号線６
２とは直交して配置され、その交点近傍に、信号書込み
用のスイッチング素子（ＴＦＴ）６３が配置されてい
る。スイッチング素子６３のソースは画素電極６４に、
ドレインは信号線６２にそれぞれ接続されている。
【００１７】ゲート信号が入力され、スイッチング素子
が選択される周期であるフレーム周期Ｔframe は、通常
１／６０秒であることが多く、その周期ごとにゲート選
択時間Ｔgon の間ゲート線がオン状態に選択される。ゲ
ート線の本数をＮｇとすると、ゲート選択時間Ｔgon は
Ｔframe をＮｇで割った時間に相当する。一方、信号線
には、フレーム周波数と等しい周期で、極性が反転する
電圧が印加される。信号線の電圧は中心値がＶsig-c で
あり、正極性ではＶsig-p 、負極性ではＶsig- n の電圧
が印加される。対向電極の電位は、Ｖcom で一定であ
る。ゲート選択時間Ｔgon の間は、ＴＦＴがオン状態と
なり、画素電極への信号の書込みが行われ、液晶材料の
配向状態が制御される。すなわち、液晶はフレーム周期
ごとに自発分極の向きを変えることになる。信号線反転
駆動、ドット反転駆動でも、同様の駆動波形となる。偏
光板は、ノーマリーブラックとなるように配置すればよ
い。
【００１８】一方、リセット駆動では、画素電極に対し
て、信号書込みの直前に液晶の配向が黒表示状態となる
ように、リセット信号が書込まれる。このように液晶の
配向状態をリセットすることにより、書込み前の配向状
態により書込み後の配向状態が変化する、という残像の
発生を抑えることが可能となる。リセット駆動を行なう
方法を、以下に説明する。
【００１９】リセット駆動の第１の方法の駆動波形を、
図２６に示す。図２６において、（ａ）はゲート線の電
位を示し、（ｂ）は信号線の電位を示す。アレイの構造
としては、前記した図２４に示す構成が採られる。
【００２０】フレーム周期Ｔframe ごとに、Ｔgon0の間
ゲート線がオン状態に選択される。ゲート線の本数をＮ
ｇとすると、Ｔgon0は、Ｔframe をＮｇで割った時間に
相当する。Ｔgon0は、ゲート電極がオンとなる時間で２
つの部分に分かれており、前半がリセット時間Ｔr 、後
半が画素電極に表示信号を書込むためのゲート選択時
間、すなわち信号書込み時間Ｔgon となる。
【００２１】信号線に印加される電圧は、リセット時間
Ｔr においては、対向電極の電位Ｖcom に、信号書込み
時間Ｔgon においては、画素に書込むべき信号電圧にな
る。Ｔgon0の間はＴＦＴがオン状態となり、前半のリセ
ット時間Ｔr の間に、画素電位は対向電極電位Ｖcom と
ほぼ等しくなる。その後の信号書込み時間Ｔgon に画素
電極への信号の書込みが行われ、液晶材料の配向状態が
制御される。液晶はフレーム周期ごとに自発分極の向き
を変え、これにより、焼付きを無くすことが可能にな
る。偏光板は、ノ一マリーブラックとなるように配置す
ればよい。
【００２２】リセット駆動の第２の方法の一画素分の等
価回路を、図２７に示す。アレイの構造としては、フレ
ーム反転駆動の構成に加えて、リセット用にＴＦＴから
なるスイッチング素子６５があり、このＴＦＴ６５のス
イッチングのオン一オフを制御するためのリセット線６
６を有している。リセット用ＴＦＴ６５は、ソースが補
助容量線６７に、ドレインが画素電極６４にそれぞれ接
続されている。
【００２３】この回路の駆動波形を、図２８に示す。図
２８において、（ａ）、（ｂ）および（ｃ）は、それぞ
れゲート線、リセット線および信号線の電位を示す。
【００２４】フレーム周期Ｔframe ごとに、ゲート選択
時間Ｔgon の間ゲート線がオン状態に選択される。ゲー
ト線の本数をＮｇとすると、ゲート選択時間Ｔgon は、
Ｔfr ame をＮｇで割った時間に相当する。ゲート線が選
択される直前に、リセット線がリセット時間Ｔr の間オ
ン状態に選択される。補助容量線の電位は、対向電極の
電位Ｖcom とほぼ等しい電位に保たれるため、リセット
時間Ｔr の間に、画素電位は対向電極電位Ｖcom とほぼ
等しくなる。その後のゲート選択時間Ｔgon に、画素電
極への信号の書込みが行われ、液晶材料の配向状態が制
御される。液晶はフレーム周期ごとに自発分極の向きを
変え、これにより、焼付きを無くすことが可能になる。
偏光板は、ノーマリーブラックとなるように配置すれば
よい。
【００２５】マトリクス状に配置された画素電極と対向
電極との間に、ネマティック液晶または自発分極を有す
る液晶が挟持された液晶表示装置を、アクティブマトリ
クス方式でフレーム反転駆動した場合に、任意の一画素
に印加される電圧や光透過率を、図２９に示す。なお、
偏光板は、ノーマリーブラックとなるように配置されて
いるものとする。
【００２６】まず、ネマティック液晶が挟持された液晶
表示装置において、図２９（ａ）に示すように、ゲート
線から周期的にゲート信号が入力されるとする。このと
き、ゲート信号の周波数がフレーム周波数Ｆf であり、
通常６０Ηｚである。つまり、ゲート信号の周期Τ
frame は、通常１／６０秒（＝１６．６７ｍｓ）となっ
ている。−方、信号線には、図２９（ｂ）に示すよう
に、フレーム周期Τframe と等しい周期で極性が反転す
る電圧が印加される。ここで、信号線の電圧は、中心値
がＶsig-c であり、正極性ではＶsig-p 、負極性ではＶ
sig-n の電圧が印加される。また、対向電極の電位は、
フリッカーや焼付きが生じないように、Ｖsig- c よりも
１Ｖ程度低いＶcom に保たれている。
【００２７】このように、画素電極に表示信号を書込む
ためにゲート線がオン状態に選択される時間であるゲー
ト選択時間Ｔgon の間、ゲートに電圧がかかると、Ｔ
gon の間スイッチング素子はオン状態となり、上記信号
線の電圧が、同（ｃ）に示す書込み電圧として、スイッ
チング素子を介して画素電極に供給される。そして、こ
のように画素電極に供給される書込み電圧により、液晶
セルおよび補助容量等がコンデンサーとして機能するた
め、同（ｄ）に示すように、ネマティック液晶セルの保
持電圧は、保持率の低下がほとんどなく、ほぼ一定に保
たれる。すなわち、液晶中に不純物が混入している場合
は、保持電圧の低下が起こるが、イオン性不純物をほと
んど含まないフッ素系液晶などを用いる場合は、ほぼ一
定に保たれる。この場合の液晶セルの光透過率を、同
（ｅ）に示す。ネマテイック液晶は、応答速度が遅いた
め、光透過率の立ち上がりは遅いが、画素電極に保持さ
れる電圧が正極性でも負極性でも、液晶の配向に影響を
与えないため、その後の光透過率はほぼ一定となる。
【００２８】
【発明が解決しようとする課題】これに対して、自発分
極を有する液晶では、図２９（ａ）に示すゲート線から
のゲート信号の入力、および同（ｂ）に示す信号線に印
加される電圧により、同（ｃ）に示す書込み電圧が、ス
イッチング素子を介して画素に供給されると、同（ｆ）
に示すように、液晶セルの保持電圧はゲート選択時間後
に低下し、極めて悪い保持特性を示す。この場合、液晶
セルの光透過率は、同（ｇ）に示すようになる。
【００２９】このように、自発分極を有する液晶をアク
ティブマトリクス駆動（保持駆動）すると、スタティッ
ク駆動のようには光透過率が上がらない。その結果、自
発分極を有する液晶を用いた液晶表示装置では、コント
ラストが低下し、表示品位が劣化するという問題があ
る。
【００３０】本発明者らがこの問題について詳しく調べ
た結果、次のような原因により、コントラストの低下が
生ずることが判明した。
【００３１】すなわち、アクティブマトリクス駆動の場
合、図２９（ｃ）に示すように、１フレームでの書込み
のための電圧の供給は、フレームの一部でしか行われな
い。通常、自発分極を有する液晶の誘電応答には、速い
成分と遅い成分とがあり、速い成分の飽和の時定数が数
μｓ以下であるのに対して、遅い成分の飽和の時定数
は、一般的に８０μｓ以上であることが多い。また、補
助容量の飽和の時定数も、数μｓ以下である。ゲート選
択時間Ｔgon は、典型的には６４μｓ以下であるので、
速い成分や補助容量の応答はゲートオン時間内に終了す
るが、遅い成分の応答は終了しない。
【００３２】液晶分子の配列変化は、誘電応答の遅い成
分の応答と対応しているため、ゲート選択時間Ｔgon 内
には、液晶分子の配列変化が終了しない。そのため、ゲ
ート選択時間後のフレームの残りの時間も、液晶の容量
のうちの速い成分の誘電応答部や補助容量に蓄積された
電荷が、遅い成分の誘電応答部に移動し、液晶分子の配
列変化が続くので、図２９（ｄ）に示すように、保持電
圧が低下する。このとき、保持電圧が飽和電圧Ｖsat よ
り低い値となる場合は、スタテイック駆動時に比べて透
過率が低下し、白表示時の輝度は最大輝度Ｔmax より低
くなり、コントラストが低下する。
【００３３】なお、液晶の応答時間とは、ある配列状態
にある液晶に電圧を印加して配列状態を変化させた場合
に、印加時からの液晶セルの透過率の変化量が、印加前
の透過率と印加後の透過率との差の９０％に達するまで
の時間をいうことが多い。ここでも、その定義を用い
る。前記した自発分極を有する液晶では、光学応答は、
液晶の配列変化と対応する遅い成分の誘電応答によるの
で、応答時間は、８０μｓ以上であることが多い。
【００３４】自発分極を有さないネマティック液晶で
は、液晶分子は、印加電圧の絶対値に対して応答する。
すなわち、＋５Ｖ印加する場合と−５Ｖ印加する場合と
で同じ配列となる。そのため、オフからオンになった最
初のフレームで液晶の配列変化が不十分でも、２、３フ
レーム目と、徐々に液晶分子の配列変化が起こり、数〜
数１０フレーム後には、同じ電圧をスタティック駆動で
印加した場合と同じ配列に達する。すなわち、数〜数１
０フレーム後には、スタティック駆動と同じ透過率を示
す。
【００３５】一方、自発分極を有する液晶は、印加する
電圧の極性により液晶分子の配列が異なる。すなわち、
＋５Ｖ印加する場合と−５Ｖ印加する場合とで、配列が
異なる。そのため、フレーム反転駆動では、オフからオ
ンになつた最初のフレームで、液晶分子はどちらかの極
性（例えば、正極性）のある配列になる。ただし、応答
速度が遅いため、同じ電圧をスタティック駆動で印加し
た場合の配列には達しない。第２のフレームでは極性が
反転したとき、液晶分子は、第１フレームの正極性の配
列から電圧無印加時の配列を経て変化するため、オフか
らオンになった第１のフレームと同様に、スタティック
駆動で得られる配列には達しない。そして、フレームご
とに極性が反転するため、それ以降のフレームでも、同
じ電圧をスタテイック駆動で印加した場合の配列には達
しない。その結果、透過率は、スタティック駆動に比べ
て大きく低下し、コントラストの低い表示となる。
【００３６】自発分極を有する液晶に対して、リセット
駆動を行った場合の、任意の画素に印加される電位およ
び光透過率を、図３０に示す。
【００３７】図３０（ａ）および（ｂ）に示す駆動波形
で、ゲート線および信号線にそれぞれ電圧を印加する
と、画素電位は同（ｃ）に示すように変動し、液晶セル
の光透過率は、同（ｄ）に示すように変動する。
【００３８】リセット駆動を行った場合には、信号書込
みの前に黒表示の状態にリセットされるため、信号書込
み時の液晶分子の配列変化は、フレーム反転駆動の場合
より小さくなるものの、図３０（ｄ）に示すように、フ
レーム反転駆動の場合と同様に、ゲート選択時間後には
電荷の移動が生じるため、保持電圧が低下し、この電圧
がＶsat 以下まで低下すればコントラストが低下する。
【００３９】図２３に示した等価回路に、補助容量Ｃs
６８とＴＦＴ６９を加えた回路を、図３１に示す。この
図は、一画素分の電気的および電気光学的応答を示す等
価回路と考えることができる。前記したように、ＣLC５
６は液晶の容量のうちの速い成分の誘電応答部を、Ｃhx
５７は液晶の容量のうちの遅い成分の誘電応答部を、そ
れぞれ表す。
【００４０】ＴＦＴ６９のソース７０は画素電極に接続
され、ドレイン７１は信号線に接続されている。ゲート
７２とソース７０の間には、寄生容量Ｃgs７３が存在す
る。この回路において、リセット駆動に対応して、書込
み前の表示が黒、書込み後の表示が白の動作について考
えた場合、ゲート選択時間中には、画素電極の電位Ｖ
pix は信号線の電位Ｖsig に近づいていく。ゲート選択
時の書込み能力（ＴＦＴ６９のコンダクタンスで表され
る）が大きいと、ゲート選択時間終了時には、Ｖpix は
Ｖsig とほぼ一致するが、書込み能力が小さい場合に
は、ゲート選択時間終了時でのＶpix とＶsig の差は十
分に小さくならない。
【００４１】また、書込み能力が大きい場合でも、ゲー
ト選択時間中には、Ｃs ６８およびＣLC５６での応答は
ほぼ終了するが、Ｃhx５７での応答は終了しない。ゲー
ト選択時間後に、Ｃs ６８やＣLC５６に蓄積された電荷
がＣhx５７に移動し、平衡状態に近づいていく。平衡状
態でＣhx５７に蓄積された電荷が、液晶の自発分極Ｐs
に相当する分より小さい場合には、輝度が最大輝度Ｔ
max より低くなってしまう。
【００４２】以上のことから、自発分極を有する液晶を
用いた液晶表示装置において、白表示のときに輝度が低
くなる、という問題は、液晶の自発分極Ｐs や応答時間
τなどの材料物性による部分と、ＴＦＴの書込み能力、
補助容量Ｃs の大きさなどの画素パラメータによる部分
が複合して生じていると考えることができる。
【００４３】コントラストの高い液晶表示素子を得るこ
とを目的とし、液晶層を挟む電極間に印加される電圧の
絶対値が、平衡状態において飽和電圧Ｖsat 以上となる
ためには、 （I)画素電極に表示信号を書込むためのゲート選択時間
Ｔgon を、液晶セルの応答時間τより長くする （II）補助容量Ｃs や、液晶の誘電応答の速い成分の容
量を大きくする (III）液晶層を挟む電極間に印加される電圧の最大値を
大きくする などの方法が考えられる。
【００４４】これらの方法のうちで、（I)の方法に関し
ては、ゲート選択時間Ｔgon の大きさは、表示素子の精
細度により制約されるため、高精細な表示素子では、Ｔ
gonを大きくすることができない。
【００４５】ここで、液晶セルの応答時間τとしては、
前記したように、電圧印加後からの透過率の変化量が、
印加前の液晶セルの透過率と印加後の液晶セルの透過率
の差の９０％に達するまでの時間をいう。一方、電気回
路では、印加電圧の１−exp（−１）倍まで変動するま
でに要する時間を、応答速度とすることが多いので、そ
の時間をτe （ｓ）とすると、電位の応答により透過率
が応答すると考えることができ、τとτe とは、次式で
表される関係を有する。
【００４６】τ＝τe × loge １０ 自発分極を有する液晶において、液晶セルの応答時間τ
は、液晶材料の物性や配向膜の容量などによって定まる
値であり、前記した（I)の条件を満たすように、液晶セ
ルの応答時間をゲート選択時間Ｔgon より小さくするこ
とは、未だ達成されていない。
【００４７】また、（II）の方法に関しては、補助容量
Ｃs の大きさは、一画素分の大きさやアレイ構造により
制約されるため、無制限に大きくすることができず、ま
た、液晶の誘電応答の速い成分の容量も、材料の物性に
よって定まる値であるため、一定限度を越えて大きくす
ることができない。さらに、補助容量Ｃs や液晶の誘電
応答の速い成分の容量を大きくすることは、スイッチン
グ素子であるＴＦＴが書込むべき容量が大きくなること
に相当するが、ＴＦＴが選択されている際のオン抵抗が
大きく、書込み能力が小さい場合には、抵抗により電流
量が制限され、ＴＦＴが選択されている期間内に十分に
電荷が供給されず、画素電極電位が十分に応答しない、
ということが生じる。そのため、（II）の方法によるコ
ントラストの改善も難しい。
【００４８】さらには、印加信号の電圧は、ドライバー
の耐圧により制約されるため、上限があり、(III）の方
法によるコントラストの改善も難しい。
【００４９】さらには、印加信号の電圧は、ドライバー
の耐圧により制約されるため、上限があり、(III）の方
法によるコントラストの改善も難しい。
【００５０】また、自発分極と電場との相互作用で発生
するトルクにより液晶が応答するため、自発分極を有す
る液晶の応答時間をτLCとすると、τLCと自発分極Ｐs
との間には、一般にτLC＝η／Ｐs という関係が成り立
つ。ここで、ηは液晶の粘性などによって決まる定数で
ある。すなわち、自発分極Ｐs が小さすぎると、液晶の
応答時間τLCが大きくなり、応答性の良い表示が得られ
ないという問題が生じる。
【００５１】また、自発分極を有する液晶を用いた表示
装置において、画素電極と対向電極（共通電極）との間
に印加する電圧の極性反転の周期Ｔs を、フレーム時間
Ｔfr ame より長くし、液晶の応答時間τLC、ゲート選択
時間Ｔgon との間で、次式 Ｔs ≧Ｔframe ×（τLC／Ｔgon ） を満たすように駆動することにより、コントラストの高
い表示を得るという、擬似直流駆動方法が提案されてい
る（特願平８−２３５５７１）。
【００５２】しかしこの方法では、液晶の応答が１フレ
ーム時間内で終了しないことが前提となっており、応答
速度が遅いという問題がある。
【００５３】さらに、自発分極を有する液晶では、配列
に必要な電荷量が大きく、スイッチング素子であるＴＦ
Ｔが書込むべき容量が大きくなるため、ＴＦＴのゲート
が選択された場合に、チャネル層に流れる電流量が少な
いと、選択期間中に必要な電荷量を供給することができ
ない。そのため、ゲート選択時間Ｔgon 終了時におけ
る、画素電位と信号線電位との差である書込み不足電圧
が、大きくなってしまうという問題がある。
【００５４】ネマティック液晶を用いた液晶表示装置で
は、書込み不足電圧は最大で１００〜２００ｍＶとなる
ように設計されており、良好な表示が得られているが、
書込み不足電圧が大きいと、ゲート選択時間Ｔgon 内で
の液晶分子の回転角が小さくなり、スタティック駆動に
比べて透過率が低下する。そして、コントラストが低く
なるばかりでなく、ゲート配線遅延などによる書込み不
足量のパネル内でのばらつきが大きくなり、パネル内で
のコントラストの均一性が低下する、という問題が生じ
る。
【００５５】一方、スイッチング素子であるＴＦＴは、
薄膜の絶縁膜、金属膜、半導体膜により構成されてお
り、電極間に高電圧を印加した場合、静電破壊などのた
めに素子が機能しなくなり、表示不良が発生するという
問題がある。そのため、スイッチング素子のチャネル層
を流れる電流量を、ある一定の値以下に抑えることが必
要である。さらに、補助容量Ｃs が大きく、ＴＦＴとし
て書込むべき容量が大きいと、充放電に要する電荷量が
増え、消費電力が増大するという問題がある。
【００５６】さらに、自発分極を有する液晶を用いた液
晶表示装置においては、ゲート線や信号線の配線に印加
する電圧を変えた場合、信号の変動に伴う電荷の移動量
が大きいため、ネマティック液晶を用いた装置に比べ
て、印加された信号の鈍りが生じやすい。信号の鈍り
は、書込まれる電荷量の面内での不均一につながり、焼
付き（液晶層に印加される電圧の直流成分による）やフ
リッカーを抑えるための対向電極電位が、面内で異なる
こととなる。そのため、表示の面内均一性の劣化が大き
くなる、という問題がある。
【００５７】またさらに、本発明者らが、自発分極を有
する液晶を用いた液晶素子において、アクティブマトリ
クス型の駆動方式における信号電圧と画素電位との関係
について調べたところ、次のような結果を得た。
【００５８】すなわち、図３２（ａ）に示すように信号
電圧Ｖsig を印加したとき、同（ｂ）に示すゲート電位
がオフ時の保持期間（ＴH ）で、画素電位Ｖpix は、同
（ｃ）に示すように、突き抜け電圧ΔＶp だけ下がって
いる。これは、ＴＦＴにおいて、ゲートと画素電極との
間の寄生容量Ｃgsの存在により発生する現象であると考
えられる。
【００５９】まず、ゲートがオン状態のとき、ゲート電
位はＶgon となり画素電極にはＶsi g が書込まれ、ゲー
ト・画素電極間の寄生容量Ｃgs、補助容量Ｃs 、液晶お
よび配向膜からなる容量Ｃcellには、これらの電位に対
応した電荷が蓄えられる。その後、ゲートがオフ状態と
なり、ゲート電位はＶgoffに画素電位がフローティング
になると、蓄えられた電荷は、この条件でＣgs、Ｃs 、
Ｃcellに再配分される。これにより、ゲートがオフ状態
となったところで、画素電位の低下、つまりフィードス
ルー現象が生じる。
【００６０】この現象は、ネマティック液晶を用いたＴ
ＦＴ−ＴＮ方式の液晶表示装置においてもみられるが、
液晶の応答速度が遅いため、保持期間中に光学応答が滑
らかに変化し、時間平均した極性間の輝度差が視認され
づらい。これに対して、自発分極を有する液晶を用いた
液晶表示装置では、液晶および配向膜にかかる電圧に対
して、液晶が瞬時に応答するため、印加する信号電圧の
極性に応じて輝度レベルが大きく異なることとなる。こ
のように、信号電圧の極性によって表示輝度レベルが異
なることは、極性反転の周期にもよるが、ちらつき等の
表示不良をもたらすという問題がある。また、実際に液
晶および配向膜にかかる電圧は、極性によって異なるた
め、いわゆる焼き付き等の表示劣化が発生するおそれも
ある。
【００６１】本発明者らは、このような突き抜け電圧と
信号電圧との関係について詳細に調べ、以下に示す結果
を得た。
【００６２】図３３は、自発分極を有する液晶を用いた
液晶表示装置における、突き抜け電圧ΔＶp の信号電圧
依存性を表すグラフである。
【００６３】この図からわかるように、突き抜け電圧Ｖ
p の値は常に正で、信号電圧の極性に対して対称となっ
ている。また、信号電圧の絶対値が大きくなるほど、突
き抜け電圧は増加している。
【００６４】この結果は、従来のネマティック液晶を用
いた液晶表示装置での関係とは逆の傾向を示し、信号電
圧が大きいほど画素電位の極性間差が大きいため、焼き
付き等の劣化が進みやすいと考えられる。さらに、突き
抜け電圧の信号電圧依存性が、ネマティック液晶を用い
た装置に比べて極めて大きく、これにより、極性間の輝
度レベルの差が大きくなることがわかった。
【００６５】本発明は、前記した多くの問題点およびそ
れに対する調査・考察の結果に鑑みてなされたものであ
り、固有のまたは電場を印加することにより誘起される
自発分極を有する液晶が、マトリクス状に配置された画
素電極と対向電極との間に挟持され、スイッチング素子
を介して表示信号が画素電極に印加されるように構成さ
れた液晶表示装置において、コントラストが高く応答速
度が速い表示が得られるようにすることを目的とする。
また、消費電力が低く、均一性に優れ画質の良好な表示
が得られるようにすることを目的とする。
【００６６】さらに、印加電圧の極性の違いにより生じ
る輝度差に起因する、表示のちらつきや表示劣化をなく
し、表示の均一性などの表示特性を向上させることを目
的としている。
【００６７】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、第１の基板と、前記第１の基板上にマ
トリクス状に配置された画素電極と、前記画素電極に接
続された補助容量と、前記画素電極に接続されたスイッ
チング素子と、前記画素電極に近接して配設された、固
有のまたは電場を印加することにより誘起される自発分
極を有する液晶層と、前記液晶層の上に形成された共通
電極と、前記共通電極の上に配置された第２の基板とを
備えた液晶表示装置において、前記液晶の飽和配向状態
における一画素分の静電容量をＣLC（Ｆ）、前記液晶の
単位面積当たりの自発分極をＰs （Ｃ／ｍ2 ）、前記画
素電極と前記共通電極との間に加えられる電圧をＥ
（Ｖ）、一画素分の画素電極の面積をＡ（ｍ2 ）、一画
素分の補助容量をＣs （Ｆ）としたとき、これらが、次
式 Ｐs ×Ａ≦５×（Ｃs ＋ＣLC）×Ｅ …………（１） を満足させることを特徴とする。
【００６８】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、スイッチング素子が、薄
膜トランジスタ（ＴＦＴ）であることを特徴とする。
【００６９】請求項３記載の液晶表示装置は、請求項２
記載の液晶表示装置において、１フレーム時間内で前記
薄膜トランジスタのゲート電極が選択される期間をＴ
gon（ｓ）、前記ゲート電極が選択されている期間に前
記薄膜トランジスタのソース・ドレイン電極間に流れる
電流の最大値をＩon（Ａ）としたとき、次式 （Ｐs ×Ａ＋（Ｃs ＋ＣLC）×Ｅ）／（２×Ｔgon ）≦Ｉon …………（２） を満足させることを特徴とする。
【００７０】本発明の請求項４記載の液晶表示装置は、
第１の基板と、前記第１の基板上にマトリクス状に配置
された画素電極と、前記画素電極に接続された補助容量
と、前記画素電極に接続されたスイッチング素子と、前
記画素電極に近接して配設された、固有のまたは電場を
印加することにより誘起される自発分極を有する液晶層
と、前記液晶層の上に形成された共通電極と、前記共通
電極の上に配置された第２の基板とを備えた液晶表示装
置において、前記液晶の飽和配向状態における一画素分
の静電容量をＣLC（Ｆ）、前記液晶の単位面積当たりの
自発分極をＰs （Ｃ／ｍ2 ）、前記画素電極と前記共通
電極との間に加えられる電圧をＥ（Ｖ）、一画素分の画
素電極の面積をＡ（ｍ2 ）、一画素分の補助容量をＣs
（Ｆ）、前記画素電極に表示信号を書込むために前記ス
イッチング素子が選択される期間をＴgon （ｓ）、前記
画素電極と前記共通電極の間に電圧Ｅ（Ｖ）を印加した
場合の液晶セルの応答時間をτ（ｓ）、液晶表示素子の
飽和電圧をＶsat （Ｖ）としたとき、 Ｅ≧Ｖsat …………（３´） かつ Ｆ≦１ …………（３） を満足させることを特徴とする。但し、Ｆ＝Ｐs ×Ａ×
exp （−（Ｔgon × loge １０／τ））／（（Ｃs ＋Ｃ
LC）×（Ｅ−Ｖsat ））とする。
【００７１】請求項５記載の液晶表示装置は、請求項４
記載の液晶表示装置において、Ｐ1＝５×１０-6（Ｃ／
ｍ2 ）としたとき、さらに次式 Ｐs ≧Ｐ1 …………（４） が成り立つことを特徴とする。
【００７２】請求項６記載の液晶表示装置は、請求項４
記載の液晶表示装置において、スイッチング素子が、薄
膜トランジスタ（ＴＦＴ）であることを特徴とする。
【００７３】請求項７記載の液晶表示装置は、請求項６
記載の液晶表示装置において、前記スイッチング素子
が、多結晶シリコン層を有する薄膜トランジスタ（ＴＦ
Ｔ）であり、次式 Ｆ≦１／２ …………（５） を満足させることを特徴とする。
【００７４】請求項８記載の液晶表示装置は、請求項６
記載の液晶表示装置において、前記スイッチング素子
が、非晶質シリコン層を有する薄膜トランジスタ（ＴＦ
Ｔ）であり、次式 Ｆ≦２／３ …………（６） を満足させることを特徴とする。
【００７５】請求項９記載の液晶表示装置は、請求項６
記載の液晶表示装置において、前記スイッチング素子
が、非晶質シリコン層を有する薄膜トランジスタ（ＴＦ
Ｔ）であり、次式 Ｆ≦１／３ …………（７） を満足させることを特徴とする。
【００７６】前記した式（１）を満たすように補助容量
Ｃs を大きくすると、ゲート選択時間Ｔgon 後に、補助
容量から液晶の容量のうちの遅い成分の誘電応答部に電
荷が移動しても、保持電圧の低下は小さくなり、スタテ
ィック駆動時の配列に近い液晶配列状態が得られる。こ
れにより、極性反転をフレーム時間ごとに行う交流駆動
では、コントラストを向上させることができる。また、
極性反転をフレーム時間よりも長い周期で行う擬似直流
駆動でも、保持電圧の低下を小さくすることができ、配
向が飽和するまでのフレーム数が減るので、応答速度を
速くすることができる。
【００７７】また、補助容量Ｃs を大きくすると、上記
したように液晶の配列によるコントラストを改善するこ
とができるが、スイッチング素子であるＴＦＴが書込む
べき容量が大きくなるため、ゲート選択時間Ｔgon 終了
時での画素電位と信号線電位との差である書込み不足電
圧が増加し、コントラストが低下する。しかし、ＴＦＴ
のソース・ドレイン電極間に流れる電流の最大値Ｉ
onを、式（２）を満たすように設定すれば、書込み不足
量が小さくなるので、コントラストの低下を防ぐことが
できる。
【００７８】さらには、このような液晶表示装置に、信
号線に印加する電位を記憶しておくためのフレームメモ
リーを具備させ、１フレーム時間を複数のサブフレーム
時間に分割し、それぞれのサブフレーム時間内で、ゲー
ト線が１回ずつオン状態に選択されるようにすると、１
フレーム時間で、補助容量や液晶の容量のうちの速い成
分の誘電応答部に蓄積された電荷が、遅い成分の誘電応
答部に移動する回数が増えるので、コントラストを向上
させることができる。
【００７９】また、液晶の応答時間τLCは、数〜１０ms
以下であることが望ましく、τLCを短くするには、自発
分極Ｐs と電場Ｅとのカップリングによって生じるトル
クを大きく保つことが必要である。そのために、Ｐs を
ある程度以上に大きくすることが必要となる。
【００８０】τLCと自発分極Ｐs との間には、液晶の粘
性などによって決まる定数ηを用いて、以下に示す関係
式が成り立つ。
【００８１】τLC＝η／Ｐsηの値は、５×１０-8〜５
×１０-7Ｃ・s ／ｍ2 であることが多い。このような液
晶材料に対して、τLCが１０ms（１×１０-2s ）以下で
あるためには、Ｐsは５×１０-6Ｃ／ｍ2 （０．５ｎＣ
／ｃｍ2 ）以上であることが望ましく、式（４）が成り
立つ必要がある。
【００８２】さらに、次式 （Ｃs ＋ＣLC）×Ｅ／５≦Ｐs ×Ａ …………（１−１） を満たすような表示装置とすることにより、補助容量Ｃ
s の大きさを小さくすることができる。補助容量Ｃs の
小さい表示装置では、ＴＦＴが書込むべき容量が小さく
なるので、充放電に要する電荷量が抑えられ、消費電力
の増大が防止される。
【００８３】またさらに、スイッチング素子であるＴＦ
Ｔに静電破壊が生じないためには、ＴＦＴの各電極間へ
の印加電圧を一定値以下に抑え、ソース・ドレイン間に
流れる電流値も、一定値以下にする必要がある。
【００８４】チャネル幅Ｗが３μm 、チャネル長Ｌが１
０μm で、移動度がおよそ１００cm2 ／（Ｖ・ｓ）の多
結晶シリコンの膜をチャネル層とするＴＦＴの場合、静
電破壊を起こさないためには、ソース・ドレイン間に流
れる電流値は、３×１０-4Ａより小さくする必要があ
る。また、同じチャネル幅Ｗとチャネル長Ｌで、移動度
がおよそ０．６cm2 ／（Ｖ・ｓ）の非晶質シリコン膜を
チャネル層とするＴＦＴでは、静電破壊を起こさないた
めには、同様な電流値は、２×１０-5Ａより小さくする
必要がある。
【００８５】一方、ＴＦＴを持たず、画素電極の面積Ａ
が１×１０-4ｍ2 であるダミーセルに対して、５Ｖの電
圧を印加した場合に、画素電極に流れ込む電流値は、Ｐ
s が１×１０-3Ｃ／ m2 （１００ｎＣ／cm2 ）程度の自
発分極を有する液晶をダミーセルに入れた場合でも、２
×１０-2Ａ程度である。
【００８６】液晶表示素子の画素電極面積は、画面サイ
ズと精細度などにより決まるが、一般的には３×１０
-10 〜５×１０-8ｍ2 であり、面積に比例した電流が流
れるとすると、スイッチング素子に流れるべき電流量
は、６×１０-8〜１×１０-5Ａとなる。
【００８７】このように、自発分極を有する液晶を用い
た液晶表示素子のＴＦＴに流れるべき電流量は、ＴＦＴ
が静電破壊を起こさないための電流の最大値である３×
１０-4Ａよりも小さい。したがって、ＴＦＴのソース・
ドレイン間に流れる電流値を、３×１０-4Ａ（＝
Ｉmax ）より小さくすることで、ＴＦＴの静電破壊を防
止することができる。
【００８８】さらに、自発分極を有する液晶がマトリク
ス状に配向された画素電極と対向電極との間に挟持さ
れ、チャネル層として多結晶シリコン層を有するＴＦＴ
を備えた液晶表示装置においては、式 Ｅ≧Ｖsat …………（３´） かつ Ｆ≦１ …………（３） 但し、 Ｆ＝Ｐs ×Ａ×exp （−（Ｔgon × loge １０／τ））
／（（Ｃs ＋ＣLC）×（Ｅ−Ｖsat ）） を満たすことにより、白表示時に高輝度が得られ、コン
トラストの高い表示が達成され、さらに、Ｆ≦１／２
…………（５） を満たすことにより、面内の均一性の良い表示を得るこ
とができる。
【００８９】また、同様に自発分極を有する液晶を有
し、チャネル層として非晶質シリコン層を有するＴＦＴ
を備えた液晶表示装置においては、式 Ｆ≦２／３ …………（６） を満たすことにより、白表示時に高輝度が得られ、コン
トラストの高い表示が達成され、さらに、Ｆ≦１／３
…………（７） を満たすことにより、面内の均一性の良い表示を得るこ
とができる。
【００９０】前記したように、自発分極を有する液晶を
用いた表示装置において、白表示時に輝度が低くなると
いう問題は、液晶材料の物性に起因する要素と、画素パ
ラメータに起因する要素とが複合して生じている。無し
きい反強誘電性液晶においては、図３１に示した等価回
路を用いて回路シミュレーションを行うことにより、白
表示時に高輝度を得るための、液晶材料物性と画素パラ
メータとの関係を求めることが可能となる。また、スイ
ッチング素子として理想的なオン−オフ特性を持つＴＦ
Ｔを想定することにより、ＴＦＴの書込み能力に起因す
る部分を取り除き、必要とされる液晶材料物性と補助容
量Ｃs との関係を求めることが可能となる。
【００９１】また、ゲート線や信号線の配線に遅延を取
り込むような回路を付加してシミュレーションを行なう
ことにより、配線遅延の影響による配線方向での表示の
均一性を、評価することが可能である。
【００９２】理想的なオン−オフ特性を持つスイッチン
グ素子を用いた場合に、液晶材料物性と補助容量Ｃs に
求められる関係については、図３４に示すように、スイ
ッチを組込んだ等価回路を用いて考えることができる。
ここで、スイッチ７４のオン−オフは、ＴＦＴのゲート
パルスの選択−非選択と同様のタイミングで起こるとす
る。
【００９３】このような等価回路を用いることで、液晶
の電気的および電気光学的応答を解析的に解くことがで
きる。この回路において、配線における信号波形の鈍り
が無い場合に、リセット駆動を行ない、書込み期間前に
画素電位Ｖpix が対向電極電位Ｖcom に等しくなってい
るとすると、平衡状態において最大輝度が得られるため
の条件は、以下のようにして求められる。
【００９４】ゲート選択時間Ｔgon の間に、補助容量Ｃ
s ６８およびＣLC５６での応答は終了し、配向膜での電
位降下が小さいと考えると、印加電圧ＥによりＣs ６８
とＣLC５６に蓄積される電荷量の和Ｑ1 は、式（３−
１）で表される。但し、Ｅは正とする。
【００９５】 Ｑ1 ＝（Ｃs ＋ＣLC）×Ｅ …………（３−１） 書込み期間中に液晶分子が応答することにより、Ｃhx５
７に蓄積される電荷量Ｑ2 は．前記した液晶の応答時間
τｅを用いて、式（３−２）で表される。
【００９６】 Ｑ2 ＝Ｐs ×Ａ×（１−exp （−Ｔgon ／τｅ））……（３−２） 一方、平衡状態で最大輝度が得られるために必要な電荷
量Ｑ3 は、式（３−３）で表される。
【００９７】 Ｑ3 ＝（Ｃs ＋ＣLC）×Ｖsat ＋Ｐs ×Ａ ……（３−３） 平衡状態で最大輝度が得られるには、Ｑ1 とＱ2 との和
がＱ3 以上になることが必要であり、したがって以下の
式（３）が成り立つ必要がある。
【００９８】Ｆ＝Ｐs ×Ａ×exp （−（Ｔgon × loge
１０／τ））／（（Ｃs ＋ＣLC）×（Ｅ−Ｖsat ））≦
１ 図３０に示した等価回路に対し、自発分極などの液晶材
料の物性定数や、ＴＦＴの書込み能力、補助容量Ｃs の
大きさなどの画素パラメータとして様々な値を設定し、
ＳＰＩＣＥを用いて回路シミュレーションを行った。
【００９９】画素電極面積Ａを２×１０-4cm2 （２×１
０-8ｍ2 ）とし、Ｐs は１〜１００ｎＣ／cm2 （１×１
０-5〜１×１０-3Ｃ／ｍ2 ）、Ｃs は０〜２ｐＦ、ＣLC
は０．２〜１ｐＦ、Ｃseriesは５〜５０ｐＦの範囲で変
え、その他の材料定数や画素パラメータもいくつかの条
件を設定して検討した。駆動条件としては、ゲートパル
ス電圧を３０〜４０Ｖ、印加電圧Ｅを０〜７Ｖ、ゲート
選択時間Ｔgon を０．５〜６４μｓとした。ＴＦＴのチ
ャネル層としては、多結晶シリコン膜または非晶質シリ
コン膜を用いた場合について、それぞれ検討した。
【０１００】このようなシミュレーションによる検討結
果を、以下に示す。
【０１０１】図３５は、ＴＦＴのチャネル層として多結
晶シリコン膜または非晶質シリコン膜を用いた場合に、
Ｃs が０〜２ｐＦに対して、書込み期間後の平衡状態で
最大輝度が得られるためのＰs の最大値を示す。図中
（ａ）が多結晶シリコン膜の場合を、（ｂ）が非晶質シ
リコン膜の場合をそれぞれ示す。また、図３４の等価回
路に示すような理想的スイッチを仮定した場合での、書
込み期間後の平衡状態で最大輝度が得られるためのＰs
の最大値の解析解を、同（ｃ）に示す。但し、ＣLCは
０．５ｐＦ、Ｃseriesは１０ｐＦ、ゲートパルス電圧は
４０Ｖ、印加電圧Ｅは５Ｖ、ゲート選択時間Ｔgon は２
１μｓとしている。また、飽和電圧Ｖsat を印加した場
合に液晶にかかる電圧Ｖsat-LCを１．２５Ｖとし、Ｐs
とＣhxとは次式（４−４）の関係を持つとしている。
【０１０２】 Ｃhx＝Ｐs ×Ａ／Ｖsat-LC ………（３−４） このシミュレーションによる検討の結果、チャネル層が
多結晶シリコン膜の場合（ａ）において、書込み期間後
の平衡状態で最大輝度が得られるためのＰs の最大値
は、解析解の場合（ｃ）とほぼ同じ大きさであることが
判明した。また、チャネル層が非晶質シリコン膜の場合
（ｂ）は、前記したＰs の最大値が、解析解の場合
（ｃ）の２／３以下であることが判明した。また、上記
とは異なる条件でシミュレーションを行なった場合で
も、同様の結果が得られることが明らかとなった。
【０１０３】このことから、書込み期間後の平衡状態で
最大輝度が得られるためには、ＴＦＴのチャネル層が多
結晶シリコン膜の場合には、式（３）を満たすことが必
要であり、チャネル層が非晶質シリコン膜の場合には、
式（６）を満たすことが必要であることが確かめられ
た。
【０１０４】また、図３１に示した等価回路に、ゲート
線や信号線の配線による遅延を取り込むような回路を付
加してシミュレーションを行うことにより、配線遅延の
影響による配線方向での表示の均一性の検討を行った。
【０１０５】画素電極面積Ａを２×１０-4cm2 （２×１
０-8ｍ2 ）とし、Ｐs は１〜１００ｎＣ／cm2 （１×１
０-5〜１×１０-3Ｃ／ｍ2 ）、Ｃs は０〜２ｐＦ、ＣLC
は０．２〜１ｐＦ、Ｃseriesは５〜５０ｐＦの範囲で変
え、その他の材料定数や画素パラメータもいくつかの条
件を設定して検討した。駆動条件としては、ゲートパル
ス電圧を３０〜４０Ｖ、印加電圧Ｅを０〜７Ｖ、ゲート
選択時間Ｔgon を０．５〜６４μｓとした。ＴＦＴのチ
ャネル層としては多結晶シリコン膜または非晶質シリコ
ン膜を用いた場合について、それぞれ検討した。
【０１０６】このようなシミュレーションによる検討結
果を、以下に示す。
【０１０７】信号線やゲート線に同じ信号を印加した場
合に、配線の遅延の有無により、書き込み期間後の平衡
状態でＣhx５７に蓄積される電荷の差が大きいと、配線
方向に電位が均一でなくなるうえに、焼付きやフリッカ
ーなどが発生することになる。表示が均一であるため
に、同じ信号を印加した場合に、配線遅延の有無でＣhx
５７に蓄積される電荷の差が１０％以下となる条件を検
討した。
【０１０８】図３６は、ＴＦＴのチャネル層として多結
晶シリコン膜または非晶質シリコン膜を用いた場合に、
Ｃs が０〜２ｐＦに対して、配線遅延がある場合と無い
場合とで、書き込み期間後の平衡状態でＣhxに蓄積され
る電荷の差が１０％以下となるためのＰs の最大値を示
す。図中（ａ）が多結晶シリコン膜の場合を、（ｂ）が
非晶質シリコン膜の場合をそれぞれ示す。また、図３４
の等価回路に示すような理想的スイッチを仮定した場合
での、書込み期間後の平衡状態で最大輝度が得られるた
めのＰs の最大値の解析解を、同（ｃ）に示す。但し、
ＣLCは０．５ｐＦ、Ｃseriesは１０ｐＦ、ゲートパルス
電圧は４０Ｖ、印加電圧Ｅは５Ｖ、ゲート選択時間Ｔ
gon は２１μｍとしている。また、飽和電圧Ｖsat を印
加した場合に液晶にかかる電圧Ｖsat-LCを１．２５Ｖと
し、Ｐs とＣhxとは前記式（３−４）の関係を持つとし
ている。
【０１０９】このシミュレーションによる検討の結果、
チャネル層が多結晶シリコン膜の場合（ａ）において、
配線の遅延がある場合と無い場合とで、書込み期間後の
平衡状態でＣhxに蓄積される電荷の差が１０％以下とな
るためのＰs の最大値は、最大輝度が得られるためのＰ
s の最大値の解析解（ｃ）の、１／２以下であることが
判明した。また、チャネル層が非晶質シリコンの場合
（ｂ）は、配線遅延による電荷の差が１０％以下となる
ためのＰs の最大値は、最大輝度が得られるためのＰs
の最大値の解析解（ｃ）の、１／３以下であることが判
明した。また、上記とは異なる条件でシミュレーション
を行なった場合でも、同様の結果が得られることが明ら
かとなった。
【０１１０】このことから、配線遅延がある場合でも、
均一な表示が得られるためには、チャネル層が多結晶シ
リコン膜の場合には式（５）を、チャネル層が非晶質シ
リコン膜の場合には式（７）を、それぞれ満足させるこ
とが必要であることが確かめられた。
【０１１１】なお、図３５および図３６に、式（１）、
式（１−１）あるいは式（４）で限定されるＰs の値を
付け加えたグラフを、図３７および図３８にそれぞれ示
す。これらの図において、（ｄ）は式（１）を満たすＰ
s の最大値を、（ｅ）は式（１−１）を満たすＰs の最
小値を、（ｆ）は式（４）を満たすＰs の最小値をそれ
ぞれ示している。本発明の請求項１０記載の液晶表示装
置は、第１の基板と、前記第１の基板上にマトリクス状
に配置された画素電極と、前記画素電極に接続された補
助容量と、前記画素電極に接続された薄膜トランジスタ
からなるスイッチング素子と、前記画素電極に近接して
配設された、固有のまたは電場を印加することにより誘
起される自発分極を有する液晶層と、前記液晶層の上に
形成された共通電極と、前記共通電極の上に配置された
第２の基板とを備えた液晶表示装置において、前記液晶
の自発分極に起因する強誘電的容量と配向膜の容量から
なる合成容量の一画素分をＣcell（Ｆ）、前記薄膜トラ
ンジスタのゲート電極と前記画素電極との間の寄生容量
の一画素分をＣgs（Ｆ）、前記補助容量の一画素分をＣ
s （Ｆ）、オン・オフ時の前記ゲート電極の電位差をΔ
Ｖg （Ｖ）、液晶表示素子の飽和電圧をＶsat （Ｖ）と
したとき、次式 ５×Ｃgs×ΔＶg ≦（Ｃs ＋Ｃcell）×Ｖsat …………（８） を満足させることを特徴とする。
【０１１２】本発明者らが、自発分極を有する液晶の電
気容量に関する知見を得るために、インピーダンスアナ
ライザ（ＨＰ４１９２Ａ，Ｈｅｗｌｅｔｔ Ｐａｃｋａ
ｒｄ）を用いて測定したところ、図３９に示すように、
液晶の電気容量には、印加電圧依存性および周波数依存
性があることがわかった。印加電圧が飽和電圧以下のと
き、液晶の電気容量は、バイアス電圧に応じて変化し、
かつバイアス電圧の極性に対して対称的である。そし
て、バイアス電圧が０Ｖ付近で最大値を示し、バイアス
電圧の絶対値が大きくなるにしたがって減少している。
また、周波数が低いほど、液晶の電気容量が大きく、お
よそ５０Ｈｚ以下で飽和している。これはデバイ緩和型
の誘電分散に類似しており、低周波での容量の増加分
は、応答の遅い自発分極の反転による寄与であると考え
られる。
【０１１３】この結果から得られた応答の遅い部分の電
気容量、すなわち自発分極の反転に起因する部分を含め
た液晶容量を用いて、突き抜け電圧ΔＶp を計算し、測
定結果と比較したところ、絶対値およびその信号電圧依
存性に関して一致することがわかった。
【０１１４】したがって、突き抜け電圧は、自発分極を
有する液晶の自発分極に起因する容量と、配向膜の容量
からなる合成容量Ｃcellと、ゲート・画素電極間の寄生
容量Ｃgsと、補助容量Ｃs 、およびオン−オフ状態での
ゲート電位差ΔＶg から、次式（８−１）のように決定
されることがわかった。
【０１１５】 ΔＶp ＝Ｃgs×ΔＶg ／（Ｃs ＋Ｃcell） …………（８−１） 一方、突き抜け電圧の大きさに応じて、表示される画像
がどのように視認されるかを、動画像シミュレータを用
いて検討した。評価対象として１５“ＸＧＡ（ 768×10
24）を想定し、表示装置を表示高さの３倍の位置から観
察したとすると、１°視野中に一方向で約４０画素が含
まれる。また、ドット反転方式の極性反転を用いたとし
て、隣接画素間で極性を反転した。
【０１１６】このシミュレータを用いて表示される画像
を、５０人の被験者が観察し、「表示のちらつき」「表
示むら」等に関し評価を行った。そして、表示のちらつ
きおよび表示むらが視認されない品位の高い表示装置の
ための、突き抜け電圧の許容値を導いた。
【０１１７】この評価結果から、上記の条件では、ΔＶ
p ／Ｖsat ≦０．２０が好ましいことがわかった。
【０１１８】したがって、自発分極を有する液晶を用い
た液晶表示装置において、式（８）を満足させることに
より、表示のちらつきやむらのない品位の高い表示が実
現される。
【０１１９】
【発明の実施の形態】以下、図面を参照して、本発明の
好適な実施の形態について説明する。なお、これらの実
施例は、本発明の理解を容易にする目的で記載されるも
のであり、本発明の主旨を変えない範囲で種々変更して
用いることができる。
【０１２０】実施例１ 図１は、本発明の液晶表示装置の第１の実施例の概略構
成を示す図であり、図１（ａ）は平面図、図１（ｂ）は
断面図である。また、図２は、この液晶表示装置の第１
の基板の画素部を拡大して示す図であり、図２（ａ）は
平面図、図２（ｂ）は図２（ａ）におけるＡ−Ａ′断面
図である。
【０１２１】ガラスなどからなる第１の基板１の上に、
ゲート線２、補助容量線３、信号線４からなる配線が形
成されている。ゲート線２と補助容量線３は同一時に形
成され、ＡｌやＡｌ−Ｙ合金、Ａｌ−Ｎｄ合金、Ｍｏ−
Ｗ合金などの金属から構成される。信号線４はゲート線
２と直交するように形成され、ＡｌやＡｌ−Ｙ合金、Ａ
ｌ−Ｎｄ合金などの金属から構成される。
【０１２２】そして、ゲート線２と信号線４の交点近傍
には、ＴＦＴからなるスイッチング素子５がマトリクス
状に形成されている。すなわち、ゲート線２と同時にゲ
ート電極２ａが形成され、ゲート線２と接続されてい
る。ゲート線２、ゲート電極２ａおよび補助容量線３の
上に、ＳｉＯ2 やＴａ2 Ｏ5 等からなるゲート絶縁膜６
が形成されており、ゲート電極２ａを覆うようにアモル
ファスシリコンからなるチャネル層７が形成されてい
る。チャネル層７の上には、ＳｉＮx からなるエッチン
グストッパ層８が形成され、チャネル層７は、Ｐドープ
アモルファスシリコンからなるコンタクト層９ａ、９ｂ
に接続されている。また、コンタクト層９ａ、９ｂの上
に、ソース電極１０ａおよびドレイン電極１０ｂがそれ
ぞれ形成され、ドレイン電極１０ｂは信号線４に接続さ
れている。さらに、ソース電極１０ａには、ＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明導電膜か
らなる画素電極１１が接続されており、補助容量線３と
画素電極１１との間で補助容量１２が形成されている。
これらゲート線２、信号線４、スイッチング素子５およ
び画素電極１１の上に、ポリイミド樹脂などからなる配
向膜１３ａが設けられている。
【０１２３】第１の基板１に対向して配置された、ガラ
スなどからなる第２の基板１４の上には、カラーフイル
ター（ＣＦ）層１５と、このＣＦ層１５上にＩＴＯなど
の透明導電膜からなる共通電極１６がそれぞれ設けら
れ、さらに共通電極１６上に、ポリイミド樹脂などから
なる配向膜１３ｂが設けられている。そして、第１の基
板１に設けられたスイッチング素子５および画素電極１
１と、第２の基板１４に設けられた共通電極１６との間
に、強誘電性液晶ＦＬＣ、反強誘電性液晶ＡＦＬＣ、Ｄ
ＨＦ、ＴＦＬＣなど、固有のまたは電場を印加すること
により誘起される自発分極を有する液晶１７が挟持され
ている。また、これら第１および第２の基板１、１４の
外面に、偏光板１８ａ、１８ｂがそれぞれ貼着されてい
る。なお、図中、符号１９は、スペーサ粒子（球状パー
ル）を、２０は紫外線硬化樹脂等からなるシール剤をそ
れぞれ示している。
【０１２４】さらに、ゲート線２および信号線４は、そ
れぞれゲート線ドライバー２１、信号線ドライバー２２
などの周辺駆動回路と接続されている。これらの周辺駆
動回路には、単結晶Ｓｉ上に形成した集積回路が用いら
れる。
【０１２５】本発明に基づく液晶表示素子によるコント
ラスト改善の効果を評価するため、各種の液晶材料およ
び特性の異なる画素構造を用いて、前記した構造の液晶
表示装置を作製し、その性能を評価した。その結果を、
表１および表２に示す。
【０１２６】
【表１】
【表２】 ここで、補助容量１２の数値としては、０．４、０．
８、１．２、２．０（ｐＦ）を選んだ。なお、表１は、
式（１）の条件を満足する液晶表示素子についてのデー
タ、表２は、比較のため、式（１）の条件を満足しない
液晶表示素子についてのデータである。
【０１２７】画素のサイズは１００μm ×３００μm で
あり、一画素分の画素電極の面積Ａは１．８×１０-8ｍ
2 である。セルギャップは、直径２μm の球状パール１
９を配向膜１３ｂの上に散布することにより、２μm に
設定されている。また、画素電極１１と共通電極１６と
の間に加えられる電圧Ｅは、５Ｖである。液晶１７材料
としては、チッソ社製のＬＩＸＯＮ ＣＳ２００５、ロ
シュ社製のＦＬＣ９８０７などを用いた。
【０１２８】表１に示した式（１）の条件を満足するデ
ータを有する液晶表示素子は、コントラストの値として
３０以上の値を示し、良好な画質を得ることができた。
これに対して、表２に示した式（１）の条件を満足しな
いデータを有する液晶表示素子では、コントラストの値
が１０以下となり、良好な画質は得られなかった。
【０１２９】また、式（１−１）の条件を満たす場合に
は、消費電力の増大を抑えることができた。さらに、式
（４）の条件を満たす場合には、液晶材料の応答時間τ
LCを１０msより短くすることができ、高速応答の表示装
置を得ることができた。
【０１３０】スイッチング素子としてＴＦＴを用い、固
有のまたは電場を印加することにより誘起される自発分
極を有する液晶材料を用いたＴＦＴ−ＬＣＤの画素部分
の電気的等価回路は、図３で表わされる。
【０１３１】この回路は、液晶材料の常誘電性に相当す
る容量成分（ＣLC）２３、液晶材料の自発分極を等価的
に表した容量成分（Ｃhx）２４、液晶の粘性による回転
の遅れを等価的に記述する抵抗成分２５、液晶分子の配
向膜の容量成分２６、画素電極部分の抵抗成分２７、Ｔ
ＦＴからなるスイッチング素子２８、ゲート電極２ａと
ドレイン電極１０ｂとの間の容量成分２９、画素電極１
１と補助容量電極３０との間の補助容量１２を有する。
【０１３２】液晶材料の飽和電圧をＶsat-LC、一画素分
の画素電極の面積をＡとしたとき、Ｃhxは自発分極Ｐs
の値を用いて Ｃhx＝Ｐs ×Ａ／Ｖsat-LC と表すことができる。
【０１３３】このような等価回路に対して、ＴＦＴのゲ
ート電極２ａ、ドレイン電極１０ｂ、共通電極１６、補
助容量電極３０に、液晶表示装置を駆動する場合と同様
の信号を印加する等価回路シミュレーションを行うこと
により、画素電極１１の電位の変動がわかり、表示装置
の光学的応答性がわかる。
【０１３４】ＣLC＝０．３×１０-12 Ｆ、Ｐs ＝２．０
×１０-3Ｃ／ｍ2 、Ａ＝１．８×１０-8ｍ2 とし、電位
が０Ｖの画素電極に対し、Ｅ＝５Ｖ、Ｉon＝１×１０-6
Ａ、Ｔgon ＝３×１０-5ｓという条件で信号を印加した
場合の、液晶分子が回転して平衡状態に達した時点での
画素電極の電位を、図４に示す。ここで、補助容量Ｃs
の値は、０．４ｐＦ〜２ｐＦと変化させている。
【０１３５】この図から、補助容量Ｃs が大きくなる
と、平衡状態での画素電極の電位が高くなり、特に補助
容量Ｃs が１ｐＦ以下では、１ｐＦ以上の場合と比較し
て、電位が大きく低下していることがわかる。上記の条
件では、（１）式で等号が成り立つ補助容量Ｃs の大き
さは、Ｃs ＝１．１４×１０-12 Ｆ＝１．１４ｐＦであ
り、このシミュレーションからも、（１）式が成り立つ
条件においてコントラストが高くなることが確認され
た。
【０１３６】実施例２ 図５は、本発明の液晶表示装置の第２の実施例の要部を
拡大して示す図であり、図５（ａ）は平面図、図５
（ｂ）は図５（ａ）におけるＢ−Ｂ′断面図である。
【０１３７】ガラスなどからなる第１の基板１の上に、
ＡｌやＡｌ−Ｙ合金、Ｍｏ−Ｎｄ合金、Ｍｏ−Ｗ合金な
どの金属からなるゲート線２が平行に形成されており、
それと同層でゲート電極２ａが形成されている。ゲート
線２およびゲート電極２ａ上に、ＳｉＯ2 やＴａ2 Ｏ5
などからなるゲート絶縁膜６が形成されており、さらに
ゲート電極２ａを覆うように、アモルファスシリコンか
らなるチャネル層７が形成されている。チャネル層７の
上にはＳｉＮx からなるエッチングストッパ層８が形成
され、チャネル層７はＰドープアモルファスシリコンか
らなるコンタクト層９ａ、９ｂに接続されている。ゲー
ト線２と直交するように、ＡｌやＡｌ−Ｙ合金、Ａｌ−
Ｎｄ合金などの金属からなる信号線４が形成されてお
り、同時にソース電極１０ａおよびドレイン電極１０ｂ
が、コンタクト層９ａ、９ｂの上にそれぞれ形成されて
いる。このように、ゲート線２と信号線４の交点近傍
に、ＴＦＴからなるスイッチング素子５がマトリクス状
に形成されている。
【０１３８】また、これらゲート線２、信号線４、スイ
ッチング素子５上には、ＳｉＮx などからなる第１の層
間絶縁膜３１が形成され、さらにスイッチング素子５上
を除きその上に、ＩＴＯなどの透明導電膜からなる補助
容量線３が形成されている。補助容量線３の上には、Ｓ
ｉＮx などからなる第２の層間絶縁膜３２が形成され、
さらにその上にはＩＴＯなどの透明導電膜からなる画素
電極１１が形成されており、スルーホールを介してソー
ス電極１０ａと接続されている。そして、補助容量線３
と画素電極１１との間で、補助容量１２が形成されてい
る。さらに、画素電極１１および第２の層間絶縁膜３２
の上に、ポリイミド樹脂なとからなる配向膜１３ａが設
けられている。
【０１３９】また、図示を省略したが、実施例１と同様
に、第１の基板に相対向して配置された、ガラスなどか
らなる第２の基板の上に、ＣＦ層と、このＣＦ層上にＩ
ＴＯなどからなる共通電極が設けられ、さらにこの共通
電極上にポリイミド樹脂などからなる配向膜が設けられ
ている。そして、第１の基板に設けられたスイッチング
素子および画素電極と、第２の基板に設けられた共通電
極との間に、強誘電性液晶ＦＬＣ、反強誘電性液晶ＡＦ
ＬＣ、ＤＨＦ、ＴＦＬＣなど、固有のまたは電場を印加
することにより誘起される自発分極を有する液晶が挟持
されている。また、これら第１および第２の基板の外面
に、それぞれ偏光板が貼着された構造となっている。
【０１４０】以上のような画素構造を有する液晶表示素
子では、補助容量１２を形成する電極がともに透明導電
膜から形成されており、その面積を大きくしても、光が
パネルを透過する部分の割合である開口率が小さくなら
ない。そのため、輝度を下げることなく補助容量を大き
く採ることができる。
【０１４１】そして、前記した画素構造を有する液晶表
示装置においても、実施例１の液晶表示装置と同様に、
式（１）を満足する場合には、コントラストが３０以上
の値を示し、良好な画質を得ることができたが、式
（１）を満足しない場合には、コントラストの値が１０
以下となり、良好な画質は得られなかった。
【０１４２】また、式（１−１）の条件を満たす場合に
は、消費電力の増大を抑えることができた。さらに、式
（４）の条件を満たす場合には、液晶材料の応答時間τ
LCを１０msより短くすることができ、高速応答の表示装
置を得ることができた。
【０１４３】実施例３ 図６は、本発明の液晶表示装置の第３の実施例の概略構
成を示す図であり、図６（ａ）は平面図、図６（ｂ）は
断面図である。また、図７は、この液晶表示装置の第１
の基板の画素部を拡大して示す図であり、図７（ａ）は
平面図、図７（ｂ）は図７（ａ）におけるＣ−Ｃ′断面
図である。
【０１４４】ガラスなどからなる第１の基板１の上に、
多結晶Ｓｉ膜からなるチャネル層７、コンタクト層９
ａ、９ｂ、補助容量形成部３３が形成されている。これ
らチャネル層７、コンタクト層９ａ、９ｂ、補助容量形
成部３３の上には、ＳｉＯ2 やＴａ2 Ｏ5 などからなる
ゲート絶縁膜６が形成されており、チャネル層７の領域
では、ゲート絶縁膜６の上に、ＡｌやＡｌ−Ｙ合金、Ａ
ｌ−Ｎｄ合金、Ｍｏ−Ｗ合金などの金属からなるゲート
電極２ａが形成され、それと同層でゲート線２が平行に
形成されている。
【０１４５】そして、コンタクト層９ａ、９ｂや補助容
量形成部３３は、ゲート電極２ａをマスクにして、Ｐや
ＡｓなどのＶ族元素がイオンドーピング法などで注入さ
れることにより、低抵抗層となっている。さらに、補助
容量形成部３３では、ゲート絶縁膜６の上に、ＡｌやＡ
ｌ−Ｙ合金、Ａｌ−Ｎｄ合金、Ｍｏ−Ｗ合金などの金属
からなる補助容量線３が形成されている。
【０１４６】また、ゲート線２、ゲート電極２ａや補助
容量線３の上には、ＳｉＯ2 やＳｉＮx などからなる層
間絶縁膜３４が形成されている。層間絶縁膜３４の上に
は、ゲート線２と直交するように、ＡｌやＡｌ−Ｙ合
金、Ａｌ−Ｎｄ合金などの金属からなる信号線４が形成
されており、同時にソース電極１０ａおよびドレイン電
極１０ｂがそれぞれ形成され、層間絶縁膜３４のスルー
ホールを介して、コンタクト層９ａ、９ｂとそれぞれ接
続されている。また、ＩＴＯなどの透明導電膜からなる
画素電極１１も、層間絶縁膜３４の上に形成されてお
り、ソース電極１０ａと接続されている。このように、
ゲート線２と信号線４の交点近傍に、ＴＦＴからなるス
イッチング素子５がマトリクス状に形成されている。
【０１４７】そして、補助容量線３と補助容量形成部３
３との間で、第１の補助容量１２ａが形成され、補助容
量線３と画素電極１１との間で、第２の補助容量１２ｂ
が形成されている。さらに、これらソース電極１０ａ、
ドレイン電極１０ｂ、画素電極１１、層間絶縁膜３４の
上に、ポリイミド樹脂などからなる配向膜１３ａが設け
られている。なお、このような画素構造では、補助容量
の大きさは、第１の補助容量１２ａと第２の補助容量１
２ｂとの和となり、実施例１と比較して大きな値をとる
ことが可能である。
【０１４８】第１の基板１に相対向して配置された、ガ
ラスなどからなる第２の基板１４の上には、ＣＦ層１５
と、このＣＦ層１５上にＩＴＯなどの透明導電膜からな
る共通電極１６がそれぞれ設けられ、さらに共通電極１
６上に、ポリイミド樹脂などからなる配向膜１３ｂが設
けられている。そして、第１の基板１に設けられたスイ
ッチング素子５および画素電極１１と、第２の基板１４
に設けられた共通電極１６との間に、強誘電性液晶ＦＬ
Ｃ、反強誘電性液晶ＡＦＬＣ、ＤＨＦ、ＴＦＬＣなど、
固有のまたは電場を印加することにより誘起される自発
分極を有する液晶１７が挟持されている。また、これら
第１および第２の基板１、１４の外面に、偏光板１８
ａ、１８ｂが貼着されている。
【０１４９】さらに、ゲート線２および信号線４は、そ
れそれゲート線ドライバー２１、信号線ドライバー２２
などの周辺駆動回路と接続されている。これらの周辺駆
動回路は、多結晶Ｓｉ膜から成るチャネル層を有し、画
素部のスイッチング素子５と同時に第１の基板１上に形
成されたスイッチング素子を有している。
【０１５０】なお、液晶パネルの駆動方法としては、分
割駆動を行う点順次走査法と、線順次駆動法があり、ゲ
ート選択時間Ｔgon は、前者においては１μｓ程度、後
者においては１５〜６４μｓ程度となる。線順次駆動を
行う場合、ゲート線ドライバー２１、信号線ドライバー
２２などの周辺駆動回路として、多結晶Ｓｉ膜を用いた
スイッチング素子の代わりに、単結晶Ｓｉ上に形成した
集積回路を用いても良い。
【０１５１】本発明に基づく液晶表示素子によるコント
ラスト改善の効果を評価するため、各種の液晶材料およ
び特性の異なる画素構造を用いて、前記した構造の液晶
表示装置を作製し、その性能を評価した。その結果を、
表３および表４に示す。
【０１５２】
【表３】
【表４】 ここで、第１の補助容量１２ａと第２の補助容量１２ｂ
の合計値としては、０．４、０．８、１．２、２．０
（ｐＦ）を選んだ。なお、表３は、式（１）の条件を満
足する液晶表示素子のうちで、式（２）の条件を満足す
る液晶表示素子についてのデータである。また、表４
は、式（１）の条件を満足する液晶表示素子のうちで、
式（２）の条件を満足しない液晶表示素子についてのデ
ータであり、比較のために示したものである。
【０１５３】画素のサイズは１００μm ×３００μm で
あり、一画素分の画素電極の面積Ａは１．８×１０-8ｍ
2 である。セルギャップは、直径２μm の球状パール１
９を配向膜１３ｂの上に散布することにより、２μm に
設定されている。また、画素電極１１と共通電極１６と
の間に加えられる電圧Ｅは、５Ｖである。液晶１７材料
としては、チッソ社製のＬＩＸＯＮ ＣＳ２００５、ロ
シュ社製のＦＬＣ９８０７などを用いた。
【０１５４】表３に示した式（２）の条件を満足する液
晶表示素子は、コントラストの値として５０以上の値を
示し、良好な画質を得ることができた。これに対して、
表４に示した式（２）の条件を満足しない液晶表示素子
では、コントラストの値は３０〜５０となった。
【０１５５】この実施例においても、実施例１と同様に
して、等価回路シミュレーションを行った。すなわち、
ＣLC＝０．３×１０-12 Ｆ、Ｐs ＝２．０×１０-3Ｃ／
ｍ2、Ａ＝１．８×１０-5ｍ2 とし、電位が０Ｖの画素
電極に対し、Ｅ＝５Ｖ、Ｔgo n ＝３×１０-5ｓという条
件で信号を印加した場合の、液晶分子が回転して平衡状
態に達した時点での画素電極の電位を、図８に示す。
【０１５６】ここで、ＴＦＴからなるスイッチング素子
のソース電極とドレイン電極との間に流れる電流の最大
値Ｉonを、１．０×１０-6Ａおよび０．６×１０-6Ａと
し、補助容量（Ｃs ）の値を、０．４ｐＦ〜２ｐＦと変
化させている。
【０１５７】図８から、Ｉonを０．６×１０-6Ａとした
場合には、１．０×１０-6Ａとした場合と比較して、平
衡状態での画素電極の電位が低くなっていることがわか
る。また、このシミュレーションにおいて、ＴＦＴから
なるからなるスイッチング素子のスイッチをオフにした
直後の画素電極の電位を、図９に示す。図９から、Ｉon
が０．６×１０-6Ａの場合では、１．０×１０-6Ａの場
合と比較して、画素電極の電位が低くなっていることが
わかる。この電位の低下は、等価回路において、ＴＦＴ
からなるスイッチング素子が電位を書込むべき負荷容量
に比較して、Ｉonが十分に大きくないために起こってい
る。
【０１５８】すなわち、図８において、Ｉonが０．６×
１０-6Ａの場合、１．０×１０-6Ａの場合と比較して画
素電極の電位が低いのは、ＴＦＴからなるスイッチング
素子による画素電極への電位の書き込み能力が十分でな
いため、Ｔgon の間に、画素電極の電位が十分に上がら
ないためである。そのため、液晶分子が回転して平衡状
態に達した時点でも、画素電極の電位が低くなってい
る。
【０１５９】補助容量Ｃs を１．０×１０-12 Ｆ（＝
１．０ｐＦ）とし、その他は上記の条件と同一としたと
きに、（２）式で等号が成り立つＩonの大きさは、０．
７×１０-6Ａであり、シミュレーションからも、（２）
式が成り立つ条件においてコントラストが高くなること
が確認された。
【０１６０】また、（２）式を満たす液晶表示装置で
は、スイッチング素子であるＴＦＴの静電破壊が起こり
にくかった。
【０１６１】実施例４ 図１０は、本発明の液晶表示装置の第４の実施例の概略
構成を示す図である。この液晶表示装置は、従来のネマ
ティック液晶を用いたアクティブマトリクス型液晶表示
装置の構成に、表示信号を一時的に保存するためのフレ
ームメモリー３５が付加された構成となっている。
【０１６２】すなわち、ゲート線ドライバー２１は、表
示タイミングコントローラー３６に直接接続されてお
り、また信号線ドライバー２２は、フレームメモリー３
５を介して表示タイミングコントローラー３６に接続さ
れた構成となっている。ここで、ゲート線ドライバー２
１と信号線ドライバー２２としては、例えば、単結晶Ｓ
ｉ上に形成した集積回路が用いられる。
【０１６３】この液晶表示装置では、表示信号および同
期信号が表示タイミングコントローラー３６に入力さ
れ、入力された同期信号にしたがって、表示タイミング
コントローラー３６からフレームメモリー３５とゲート
線ドライバー２１に、表示信号と走査信号がそれぞれ供
給される。フレームメモリー３５には、１フレーム分の
表示信号が記録され、信号線ドライバー２２に表示信号
を供給する。こうして液晶表示素子３７は、ゲート線ド
ライバー２１と信号線ドライバー２２により駆動され
る。
【０１６４】液晶表示素子３７の構成は、実施例２に示
した構成となっている。
【０１６５】このような液晶表示装置の駆動は、次のよ
うに行う。
【０１６６】自発分極を有する液晶がマトリクス状に配
置された画素電極と対向電極との間に挟持された液晶表
示素子を、図３に示す回路構成で駆動する方式として、
サブフレームが３つである場合を、図１１を用いて説明
する。
【０１６７】図１１において、（ａ），（ｂ），
（ｃ），（ｄ）は、それぞれゲート線電位、信号線電
位、書込み電圧、画素電位を示す。図１１（ａ）に示す
ように、１フレーム時間Τframe （１６．６７ｍｓ）
は、３つのサブフレーム時間Τsub1、Τsub2、Τsub3に
分けられている。それぞれのサブフレーム時間の間で、
ゲート信号は１度ずつオン状態となり、それぞれのゲー
ト選択時間は、Τgon1、Τgon2、Τgon3となる。走査方
法としては、線順次走査法を用いる。
【０１６８】この場合、Τgon1、Τgon2、Τgon3の和
（Τgon ＝Τgon1＋Τgon2＋Τgon3）は、１フレーム時
間Ｔframe からブランキング時間Τb を引いた時間を、
ゲート線の本数Ｎｇで割った時間で定まり、ゲート選択
時間とほぼ等しくなる。ＳＶＧΑの場合はＮｇ＝６００
であり、Τgon ＝２７．７μｓとなるので、例えばΤgo
n1＝Τgon2＝６μｓ，Ｔgon3＝１５．７μｓとすれば良
く、この場合、Τsub1＝Τsub2＝３．６ｍｓとなり、液
晶の応答時間よりは長くなる。
【０１６９】信号線電位は、図１１（ｂ）に示されるよ
うに、Ｖsig-c を中心に１フレーム時間ごとに正負の極
性が変わる。１番目と２番目のサブフレームで、所望の
電圧より大きな電圧が液晶に印加されるように、信号線
に電圧を印加し、最終である３番目のサブフレームでの
み所望の電圧が印加されるように、信号線電圧を与えて
いる。正極性での所望の電位をＶsig-p2、負極性での所
望の電位をＶsig-n2とした場合、図１１（ｂ）に示すよ
うに、最終である３番目のサブフレームでは、正極性で
Ｖsig-p2を、負極性ではＶsig-n2を信号線に印加する
が、１番目と２番目のサブフレームでは、正極性でＶ
sig-p1（Ｖsig-p1＞Ｖsig-p2）を、負極性でＶ
sig-n1（Ｖsig-n1＜Ｖsig-n2）を、それぞれ信号線に印
加する。この場合、書込み電圧は、図１１（ｃ）に示さ
れるようになる。
【０１７０】このような駆動をおこなった場合、画素電
位は図１１（ｄ）に示されるように変動する。１番目と
２番目のサブフレームにおいては、所望の電圧より大き
な電圧が液晶に印加されるように、信号線に電圧を印加
することにより、これらのサブフレームで、選択期間中
の液晶の配列の変化が促進されるとともに、補助容量や
液晶の容量のうちの速い成分の誘電応答部に、より多く
の電荷が蓄積される。そのため、選択期間終了後に、遅
い成分の誘電応答部により多くの電荷を移動させること
ができ、液晶の配列を加速することができる。
【０１７１】したがって、応答速度の速い表示を得るこ
とができた。
【０１７２】実施例５ この液晶表示装置は、実施例４と同様に、従来のネマテ
ィック液晶を用いたアクティブマトリクス型液晶表示装
置の構成に、表示信号を一時的に保存するためのフレー
ムメモリーが付加された構成となっている。また、信号
線ドライバーやゲート線ドライバーなどの周辺駆動回路
は、第１の基板上に、画素部のスイッチング素子の形成
と同時に形成されている。
【０１７３】液晶表示素子の構成は、例えば実施例３に
示した構成となっている。
【０１７４】このような液晶表示装置の駆動は、次のよ
うに行う。
【０１７５】すなわち、図１１（ａ）に示すように、１
フレーム時間Τframe （１６．６７ｍｓ）は、３つのサ
ブフレーム時間Τsub1、Τsub2、Τsub3に分けられてい
る。それぞれのサブフレーム時間の間で、ゲート信号は
１度ずつオン状態となり、それぞれのゲート選択時間
は、Τgon1、Τgon2、Τgon3となる。また、画素電極の
走査方法としては、点順次走査法を用いる。
【０１７６】この場合、Τgon1、Τgon2、Τgon3の和
（Τgon ＝Τgon1＋Τgon2＋Τgon3）は、線順次走査法
を採る場合より短くなり、その長さは分割の方法によっ
て変わる。Τgon ＝３μｓの場合、Ｔgon1＝Τgon2＝
０．６μｓ、Τgon3＝１．８μｓとすれば良い。Τsub1
＝Τsub2＝３．３ｍｓとなり、液晶の応答時間よりは長
くなる。
【０１７７】信号線に与える電位は、実施例４における
駆動と同様に、図１１（ｂ）に示される。
【０１７８】このような駆動を行った場合においても、
画素電位は図１１（ｄ）に示されるように変動する。１
番目と２番目のサブフレームにおいては、所望の電圧よ
り大きな電圧が液晶に印加されるように、信号線に電圧
を印加することにより、これらのサブフレームで、選択
期間中の液晶の配列変化が促進されるとともに、補助容
量や液晶の容量のうちの速い成分の誘電応答部に、より
多くの電荷が蓄積されることになるので、選択期間後
に、遅い成分の誘電応答部により多くの電荷を移動させ
ることができ、液晶の配列を加速することができる。
【０１７９】したがって、応答速度の速い表示を得るこ
とができた。
【０１８０】実施例６ この実施例では、ＴＦＴの書込み能力に起因する部分を
取り除いた場合を想定する。
【０１８１】印加電圧５Ｖ、パルス幅３４μｓの駆動波
形を用い、飽和電圧Ｖsat ２．５Ｖ、飽和配向状態にお
ける静電容量ＣLC２ｎＦ、応答速度０．３ｍｓの液晶材
料と、補助容量Ｃs ３ｎＦを有するセルの駆動を行なう
場合、初期状態で液晶を挟む電極が同電位であるとする
と、式（１）より、自発分極Ｐs の値が１．６２×１０
-4Ｃ／ｍ2 以下（＝１６．２ｎＣ／cm2 ）であれば、パ
ルス印加後の平衡状態での輝度が最大となる。
【０１８２】このような結果を実際に評価用セルを用い
て検討した。評価用セルの画素電極の大きさは１mm角
（１×１０-6ｍ2 ）、液晶を挟む電極間の距離が２μｍ
であり、セルと並列に２ｎＦの補助容量Ｃs が接続され
ている。偏光板はクロスニコルになるように配置されて
おり、セルの一方から２０００nit の平行光を入射し、
他方に透過光強度測定器を配置した。
【０１８３】このセルに、飽和電圧が約２．５Ｖ、飽和
配向状態における静電容量ＣLCが約２ｎＦ、飽和電圧を
印加した場合の応答速度が約０．３ｍｓである無しきい
反強誘電性液晶材料を注入し、評価用のセルとした。印
加電圧Ｅは５Ｖ、印加パルス幅は３．４×１０-5ｓと
し、液晶材料としては、自発分極Ｐs の値が、それぞれ
１．０×１０-4、２．０×１０-4、３．０×１０-4Ｃ／
ｍ2 である、Ａ、Ｂ、Ｃ３つの材料を用いた。飽和電圧
および飽和時の輝度である最大輝度は、液晶の応答速度
より十分に長い時間、電圧を印加することにより求め
た。
【０１８４】このセルを用い、自発分極と平衡状態での
輝度との関係を調べた結果を、表５に示す。なお、パル
ス印加前の初期状態では、液晶を挟む電極を同電位とし
ている。これらのセルのうち、Ａを用いた液晶セルにお
いては、平衡状態での輝度が最大輝度となったが、Ｂま
たはＣを用いた液晶セルでは、最大輝度よりも低い輝度
となった。
【０１８５】
【表５】 実施例７ 第７の実施例の液晶表示装置は、図６（ａ）および図６
（ｂ）に示す概略構成を有している。また、第１の基板
の画素部を拡大したものを、図１２に示す。
【０１８６】ガラスなどからなる第１の基板１の上に、
ゲート線２、補助容量線３、信号線４からなる配線が形
成されている。ゲート線２と補助容量線３は同一層とし
て形成され、ＡｌやＡｌ−Ｙ合金、Ａｌ−Ｎｄ合金、Ｍ
ｏ−Ｗ合金などの金属からなる。信号線４は、ゲート線
２と直交するように形成され、ＡｌやＡｌ−Ｙ合金、Ａ
ｌ−Ｎｄ合金などの金属からなる。
【０１８７】ゲート線２と信号線４の交点近傍には、Ｔ
ＦＴからなるスイッチング素子５が形成され、そのゲー
ト電極はゲート線２と同層として形成され、ゲート線２
と接続されている。スイッチング素子５のチャネル層
は、多結晶Ｓｉ膜からなり、コンタクト層を介して、信
号線４およびＩＴＯなどの透明導電膜からなる画素電極
１１と接続されている。補助容量線３は、金属または低
抵抗シリコンからなる補助容量電極３０と接続され、画
素電極１１との間に補助容量を形成している。さらに、
画素電極１１の上にポリイミド樹脂などからなる配向膜
１３ａが設けられている。
【０１８８】第１の基板１に相対向して配置された、ガ
ラスなどからなる第２の基板１４の上には、ＣＦ層１５
と、このＣＦ層１５上にＩＴＯなどの透明導電膜からな
る共通電極１６が設けられ、さらに共通電極１６上に、
ポリイミド樹脂などからなる配向膜１３ｂが設けられて
いる。セルギャップは、直径２μm の球状パール１９を
配向膜１３ｂの上に散布することにより、２μm に設定
されている。そして、第１の基板１に設けられたスイッ
チング素子５および画素電極１１と、第２の基板１４に
設けられた共通電極１６との間に、無しきい反強誘電性
液晶１７が挟まれている。また、これら第１および第２
の基板１、１４の外面に、偏光板１８ａ、１８ｂが貼着
されている。
【０１８９】さらに、ゲート線２および信号線４は、そ
れぞれゲート線ドライバー２１、信号線ドライバー２２
などの周辺駆動回路と接続されている。これらの周辺駆
動回路は、画素部のスイッチング素子５と同時に第１の
基板１上に形成されたスイッチング素子を有しており、
そのチャネル層は多結晶Ｓｉ膜からなる。なお、周辺駆
動回路としては、多結晶Ｓｉ膜を用いたスイッチング素
子に代わり、単結晶Ｓｉ上に形成した集積回路を用いて
も良い。
【０１９０】マトリクス状の配線の数は、縦方向の信号
線４を６４０×３（ＲＧＢ）本、横方向のゲート線２を
４８０本とし、隣接するゲート線２の配置周期を３００
μmｓ、信号線４の配置周期を１００μm とした。この
構成では、画素電極１１の面積Ａは、約２×１０-10 ｍ
2 となる。
【０１９１】このような構造の液晶表示装置のゲート線
２および信号線４に対し、図１３に示す電圧波形を印加
した。なお、図１３において、（ａ）はゲート線に印加
する電圧を、（ｂ）は信号線に印加する電圧をそれぞれ
示す。
【０１９２】ゲートに信号を印加する周期であるフレー
ム周期Ｔframe は、１．６７×１０-2ｓ（１／６０秒）
である。ゲート選択時間Ｔgon0は３．４×１０-5ｓ（３
４μｓ）であり、そのうち前半のリセット選択時間Ｔr
を、２．０×１０-5ｓ（２０μｓ）、後半のＴgon を
１．４×１０-5ｓ（１４μｓ）とした。
【０１９３】信号線に印加される電圧は、Ｔr の期間は
対向電極電位Ｖcom 、Ｔgon の期間は表示レベルに対応
した書込みを行なう電圧となり、Ｔr の期間では黒レベ
ルへのリセットが行われる。ゲートパルス電圧はＶgon
を＋３０Ｖ、Ｖgoffを−１０Ｖ、Ｖsig-c を５Ｖ，Ｖ
com を５Ｖ、信号線に印加される電圧の振幅を５Ｖ、補
助容量を０．５ｐＦとした。この場合、画素電極と対向
電極との間に加えられる最大電圧Ｅは５Ｖとなる。多結
晶シリコンからなるチャネル層の移動度は、１００cm2
／（Ｖ・ｓ）であった。
【０１９４】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．６ｍｓであった。
【０１９５】上記の値を式（３）に代入することによ
り、最大輝度を得るためには、自発分極Ｐs は１３．９
ｎＣ／cm2 以下である必要があることがわかる。さらに
は、上記の値を式（５）に代入することにより、表示が
均一であるためには、自発分極Ｐs は６．９ｎＣ／cm2
以下であることが必要であることがわかる。
【０１９６】この結果に基づいて、自発分極が異なる液
晶材料を用いて、液晶表示装置の駆動を行なった。Ｐs
が６ｎＣ／cm2 の液晶材料を用いて駆動を行なったとこ
ろ、最大輝度が得られ、また面内で均一性のよい表示が
得られた。一方、Ｐs が１０ｎＣ／cm2 の液晶材料を用
いて駆動を行なったところ、周辺回路から近く、配線遅
延の無い部分では最大輝度が得られたものの、焼付きや
フリッカーが生じ、面内で均一性の良い表示は得られな
かった。さらに、Ｐs が２０ｎＣ／cm2 の液晶材料を用
いて駆動を行なったところ、面内全体にわたって最大輝
度より低い輝度しか得られないうえに、焼付きやフリッ
カーが生じ、面内での均一性の良い表示は得られなかっ
た。
【０１９７】実施例８ 図１４に、本発明の第８の実施例に係る液晶表示装置の
概略構成を示す。また、第１の基板の画素部を拡大した
ものを、図１５に示す。
【０１９８】ガラスなどからなる第１の基板１の上に、
ゲート線２、補助容量線３、リセット線３８、信号線４
からなる配線が形成されている。ゲート線２、補助容量
線３およびリセット線３８は同一層に形成され、Ａｌや
Ａｌ−Ｙ合金、Ａｌ−Ｎｄ合金、Ｍｏ−Ｗ合金などの金
属からなる。信号線４はゲート線２と直交するように形
成され、ＡｌやＡｌ−Ｙ合金、Ａｌ−Ｎｄ合金などの金
属からなる。
【０１９９】ゲート線２と信号線４の交点近傍には、Ｔ
ＦＴからなる信号書込み用スイッチング素子５が形成さ
れ、そのゲート電極はゲート線２と同層として形成さ
れ、ゲート線２と接続されている。信号書込み用スイッ
チング素子５のチャネル層は、多結晶Ｓｉ膜からなり、
コンタクト層を介して、信号線４およびＩＴＯなどの透
明導電膜からなる画素電極１１と接続されている。補助
容量線３は、金属または低抵抗シリコンからなる補助容
量電極３０と接続され、画素電極１１との間に補助容量
を形成している。また、信号書込み用スイッチング素子
５とは別のリセット用スイッチング素子３９が形成さ
れ、そのゲート電極はリセット線３８に接続されてい
る。リセット用スイッチング素子３９のチャネル層は、
多結晶Ｓｉ膜からなり、コンタクト層を介して補助容量
線３および画素電極１１と接続されている。さらに、画
素電極１１の上に、ポリイミド樹脂などからなる配向膜
が設けられている。
【０２００】対向基板は、第７の実施例と同様に構成さ
れているので、説明を省略する。
【０２０１】さらに、ゲート線２、リセット線３８およ
び信号線４は、それぞれゲート線ドライバー２１、リセ
ット線ドライバー４０および信号線ドライバー２２など
の周辺駆動回路と接続されている。これらの周辺駆動回
路は、画素部のスイッチング素子５と同時に第１の基板
１上に形成されたスイッチング素子を有しており、その
チャネル層は多結晶Ｓｉ膜からなる。なお、周辺駆動回
路としては、多結晶Ｓｉ膜を用いたスイッチング素子に
代わり、単結晶Ｓｉ上に形成した集積回路を用いても良
い。
【０２０２】マトリクス状の配線の数は、縦方向の信号
線４を６４０×３（ＲＧＢ）本、横方向のゲート線２を
４８０本とし、隣接するゲート線２の配置周期を３００
μm、信号線４の配置周期を１００μm とした。この構
成では、画素電極１１の面積Ａは、約２×１０-10 ｍ2
となる。
【０２０３】このような構造の液晶表示装置のゲート線
２、リセット線３８および信号線４に対し、図１６に示
す電圧波形を印加した。なお、図１６において、（ａ）
はゲート線に印加する電圧を、（ｂ）はリセット線に印
加する電圧を、（ｃ）は信号線に印加する電圧をそれぞ
れ示す。
【０２０４】ゲートに信号を印加する周期であるフレー
ム周期Ｔframe は、１．６７×１０-2ｓ（１／６０秒）
である。ゲート選択時間Ｔgon は３．４×１０-5ｓ（３
４μｓ）であり、リセット選択時間Ｔr はＴgon の５倍
の１．７×１０-4ｓ（１７０μｓ）とし、リセット選択
時間はゲート選択時間の直前に来るようにした。
【０２０５】画素電極に書込まれる電圧は、Ｔr の期間
は対向電極電位Ｖcom と等しい補助容量配線電位、Ｔ
gon の期間は表示レベルに対応した書込みを行なう電圧
となり、Ｔr の期間では黒レベルへのリセットが行われ
る。ゲートパルス電圧はＶgonを＋３０Ｖ、Ｖgoffを−
１０Ｖ、Ｖsig-c を５Ｖ、Ｖcom を５Ｖ、信号線に印加
される電圧の振幅を５Ｖ、補助容量を０．５ｐＦとし
た。この場合、画素電極と対向電極との間に加えられる
最大電圧Ｅは、５Ｖとなる。多結晶シリコンからなるチ
ャネル層の移動度は、１００cm2 ／（Ｖ・ｓ）であっ
た。
【０２０６】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．３ｍｓであった。
【０２０７】上記の値を式（３）に代入することによ
り、最大輝度を得るためには、自発分極Ｐs は１６．２
ｎＣ／cm2 以下である必要があることがわかる。さらに
は、上記の値を式（５）に代入することにより、表示が
均一であるためには、自発分極Ｐs は８．１ｎＣ／cm2
以下である必要があることがわかる。
【０２０８】この結果に基づいて、自発分極が異なる液
晶材料を用いて、液晶表示装置の駆動を行なった。Ｐs
が６ｎＣ／cm2 の材料を用いて駆動を行なったところ、
最大輝度が得られ、また面内で均一性の良い表示が得ら
れた。一方、Ｐs が１０ｎＣ／cm2 の液晶材料を用いて
駆動を行なったところ、周辺回路から近く、配線遅延の
無い部分では最大輝度が得られたものの、焼付きやフリ
ッカーが生じ、面内での均一性の良い表示は得られなか
った。さらに、Ｐs が２０ｎＣ／cm2 の材料を用いて駆
動を行なったところ、面内全体にわたって最大輝度より
低い輝度しか得られないうえに、焼付きやフリッカーが
生じ、面内での均一性の良い表示は得られなかった。
【０２０９】実施例９ 第９の実施例の液晶表示装置は、実施例７の液晶表示装
置と同じ構成を有しているので、構造の説明は省略す
る。
【０２１０】このような構成を有する液晶表示装置に対
して、フレーム反転駆動を行なった。
【０２１１】マトリクス状の配線の数は、縦方向の信号
線を６４０×３（ＲＧＢ）本、横方向のゲート線を４８
０本とし、隣接するゲート線の配置周期を３００μm 、
信号線の配置周期を１００μm とした。この構成では、
画素電極の面積Ａは、約２×１０-10 ｍ2 となる。
【０２１２】このような構造の液晶表示装置のゲート線
および信号線に対し、図１７に示す電圧波形を印加し
た。なお、図１７において、（ａ）はゲート線に印加す
る電圧を、（ｂ）は信号線に印加する電圧をそれぞれ示
す。
【０２１３】ゲートに信号を印加する周期であるフレー
ム周期Ｔframe は、１．６７×１０-2ｓ（１／６０秒）
であり、ゲート選択時間Ｔgon は３．４×１０-5ｓ（３
４μｓ）である。信号線には、Ｔframe ごとに極性の反
転する電圧が印加され、ゲート選択時間Ｔgon の間に、
表示レベルに対応した電圧が画素に書込まれる。ゲート
パルス電圧はＶgon を＋３０Ｖ、Ｖgoffを−１０Ｖ、Ｖ
sig-c を５Ｖ、Ｖcomを５Ｖ、信号線に印加される電圧
の振幅を５Ｖ、補助容量を０．５ｐＦとした。この場
合、画素電極と対向電極との間に加えられる最大電圧Ｅ
は５Ｖとなる。多結晶シリコンからなるチャネル層の移
動度は１００cm2 ／（Ｖ・ｓ）であった。
【０２１４】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．３ｍｓであった。
【０２１５】上記の値を式（３）に代入することによ
り、最大輝度を得るためには、自発分極Ｐs は１６．２
ｎＣ／cm2 以下である必要があることがわかる。さらに
は、上記の値を式（５）に代入することにより、表示が
均−であるためには、自発分極Ｐs は８．１ｎＣ／cm2
以下である必要があることがわかる。
【０２１６】この結果に基づいて、自発分極が異なる液
晶材料を用いて、液晶表示装置の駆動を行なった。Ｐs
が３ｎＣ／cm2 の材料を用いて駆動を行なったところ、
最大輝度が得られ、また面内で均−性の良い表示が得ら
れた。一方、Ｐs が２０ｎＣ／cm2 の液晶材料を用いて
駆動を行なったところ、面内全体に亘って最大輝度より
低い輝度しか得られないうえに、焼付きやフリッカーが
生じ、面内での均一性の良い表示は得られなかった。
【０２１７】実施例１０ 第１０の実施例の液晶表示装置は、図１（ａ）および図
１（ｂ）に示す概略構成を有している。また、この実施
例における、第１の基板の画素部の平面図を、図１８に
示す。
【０２１８】ガラスなどからなる第１の基板１の上に、
ゲート線２、補助容量線３、信号線４からなる配線が形
成されている。ゲート線３１と補助容量線３２は同一層
として形成され、ＡｌやＡｌ−Ｙ合金、Ａｌ−Ｎｄ合
金、Ｍｏ−Ｗ合金などの金属からなる。信号線４は、ゲ
ート線２と直交するように形成され、ＡｌやＡｌ−Ｙ合
金、Ａｌ−Ｎｄ合金などの金属からなる。
【０２１９】ゲート線２と信号線４の交点近傍には、Ｔ
ＦＴからなるスイッチング素子５が形成され、そのゲー
ト電極２ａはゲート線２と同層として形成され、ゲート
線２と接続されている。スイッチング素子５のチャネル
層は、非晶質Ｓｉ膜からなり、コンタクト層を介して、
信号線４およびＩＴＯなどの透明導電膜からなる画素電
極１１と接続されている。補助容量線３は、金属または
低抵抗シリコンからなる補助容量電極３０と接続され、
画素電極１１との間に補助容量を形成している。さら
に、画素電極１１の上にポリイミド樹脂などからなる配
向膜１３ａが設けられている。
【０２２０】第１の基板１に相対向して配置された、ガ
ラスなどからなる第２の基板１４の上には、ＣＦ層１５
と、このＣＦ層１５上にＩＴＯなどの透明導電膜からな
る共通電極１６が設けられ、さらに共通電極１６上に、
ポリイミド樹脂などからなる配向膜１３ｂが設けられて
いる。セルギャップは、直径２μm の球状パール１９を
配向膜１３ｂの上に散布することにより、２μm に設定
されている。そして、第１の基板１に設けられたスイッ
チング素子５および画素電極１１と、第２の基板１４に
設けられた共通電極１６との間に、無しきい反強誘電性
液晶１７が挟まれている。また、これら第１および第２
の基板１、１４の外面に、偏光板１８ａ、１８ｂが貼着
されている。
【０２２１】さらに、ゲート線２および信号線４は、そ
れぞれゲート線ドライバー２１、信号線ドライバー２２
などの周辺駆動回路と接続されている。これらの周辺駆
動回路には、単結晶Ｓｉ上に形成した集積回路が用いら
れている。
【０２２２】マトリクス状の配線の数は、縦方向の信号
線４を６４０×３（ＲＧＢ）本、横方向のゲート線２を
４８０本とし、隣接するゲート線２の配置周期を３００
μm、信号線４の配置周期を１００μm とした。この構
成では、画素電極１１の面積Ａは、約２×１０-10 ｍ2
となる。
【０２２３】このような構造の液晶表示装置のゲート線
２および信号線４に対し、図１３に示す電圧波形を印加
した。ゲートに信号を印加する周期であるフレーム周期
Ｔfr ame は、１．６７×１０-2ｓ（１／６０秒）であ
る。ゲート選択時間Ｔgon0は３．４×１０-5 s（３４μ
ｓ）であり、そのうち前半のリセット選択時間Ｔr を
２．０×１０-5ｓ（２０μｓ）、後半のＴgon を１．４
×１０-5ｓ（１４μｓ）とした。
【０２２４】信号線に印加される電圧は、Ｔr の期間は
対向電極電位Ｖcom 、Ｔgon の期間は表示レベルに対応
した書込みを行なう電圧となり、Ｔr の期間では黒レベ
ルへのリセットが行われる。ゲートパルス電圧はＶgon
を＋３０Ｖ、Ｖgoffを−１０Ｖ、Ｖsig-C を５Ｖ、Ｖ
com を５Ｖ、信号線に印加される電圧の振幅を５Ｖ、補
助容量を０．５ｐＦとした。この場合、画素電極と対向
電極との間に加えられる最大電圧Ｅは５Ｖとなる。非晶
質シリコンからなるチャネル層の移動度は、 ０．６cm
2 ／（Ｖ・ｓ）であった。
【０２２５】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．３ｍｓであった。
【０２２６】上記の値を式（６）に代入することによ
り、最大輝度を得るためには自発分極Ｐs は９．２ｎＣ
／cm2 以下である必要があることがわかる。さらには、
上記の値を式（７）に代入することにより、表示が均一
であるためには、自発分極Ｐsは４．６ｎＣ／cm2 以下
であることが必要であることがわかる。
【０２２７】この結果に基づいて、自発分極が異なる液
晶材料を用いて液晶表示装置の駆動を行なった。Ｐs が
４ｎＣ／cm2 の液晶材料を用いて駆動を行なったとこ
ろ、最大輝度が得られ、また面内で均一性の良い表示が
得られた。一方、Ｐs が６ｎＣ／cm2 の材料を用いて駆
動を行なったところ、周辺回路から近く、配線遅延の無
い部分では最大輝度が得られたものの、焼付きやフリッ
カーが生じ、面内での均一性の良い表示は得られなかっ
た。さらに、Ｐs が２０ｎＣ／cm2 の液晶材料を用いて
駆動を行なったところ、面内全体に亘って最大輝度より
低い輝度しか得られないうえに、焼付きやフリッカーが
生じ、面内での均一性の良い表示は得られなかった。
【０２２８】実施例１１ 第１１の実施例の液晶表示装置は、図１９に示す概略構
成を有している。また、この実施例における、第１の基
板の画素部の平面図を、図２０に示す。
【０２２９】ガラスなどからなる第１の基板１の上に、
ゲート線２、補助容量線３、リセット線３８、信号線４
からなる配線が形成されている。ゲート線２、補助容量
線３およびリセット線３８は同一層で形成され、Ａｌや
Ａｌ−Ｙ合金、Ａｌ−Ｎｄ合金、Ｍｏ−Ｗ合金などの金
属からなる。信号線４は、ゲート線２と直交するように
形成され、ＡｌやＡｌ−Ｙ合金、Ａｌ−Ｎｄ合金などの
金属からなる。
【０２３０】ゲート線２と信号線４の交点近傍には、Ｔ
ＦＴからなる信号書込み用スイッチング素子５が形成さ
れ、そのゲート電極はゲート線２と同層で形成され、ゲ
ート線２と接続されている。信号書込み用スイッチング
素子５のチャネル層は非晶質Ｓｉ膜からなり、コンタク
ト層を介して、信号線４およびＩＴＯなどの透明導電膜
からなる画素電極１１と接続されている。補助容量線３
は、金属または低抵抗シリコンからなる補助容量電極３
０と接続され、画素電極１１との間に補助容量を形成し
ている。また、信号書込み用スイッチング素子５とは別
に、リセット用スイッチング素子３９が形成され、その
ゲート電極はリセット線３８に接続されている。リセッ
ト用スイッチング素子３９のチャネル層は非晶質Ｓｉ膜
からなり、コンタクト層を介して、補助容量線３および
画素電極１１と接続されている。さらに、画素電極１１
の上にポリイミド樹脂などからなる配向膜５３ａが設け
られている。
【０２３１】対向基板は、第７の実施例と同様に構成さ
れているので、説明を省略する。
【０２３２】さらに、ゲート線２、リセット線３８、信
号線４は、それぞれゲート線ドライバー２１、リセット
線ドライバー４０、信号線ドライバー２２などの周辺駆
動回路と接続されている。これらの周辺駆動回路には、
単結晶Ｓｉ上に形成した集積回路が用いられている。
【０２３３】マトリクス状の配線の数は、縦方向の信号
線４を６４０×３（ＲＧＢ）本、横方向のゲート線２を
４８０本とし、隣接するゲート線２の配置周期を３００
μm、信号線４の配置周期を１００μm とした。この構
成では、画素電極１１の面積Ａは、約２×１０-10 ｍ2
となる。
【０２３４】このような構造の液晶表示装置のゲート線
２、リセット線３８および信号線４に対し、図１６に示
す電圧波形を印加した。ゲートに信号を印加する周期で
あるフレーム周期Ｔframe は、１．６７×１０-2ｓ（１
／６０秒）である。ゲート選択時間Ｔgon は、３．４×
１０-5ｓ（３４μｓ）であり、リセット選択時間Ｔ
rは、Ｔgon の５倍の１．７×１０-4ｓ（１７０μｓ）
とし、リセット選択時間はゲート選択時間の直前に来る
ようにした。
【０２３５】画素電極に書込まれる電圧は、Ｔr の期間
は対向電極電位Ｖcom と等しい補助容量配線電位、Ｔ
gon の期間は表示レベルに対応した書込みを行なう電圧
となり、Ｔr の期間では黒レベルへのリセットが行われ
る。ゲートパルス電圧はＴgonを＋３０Ｖ、Ｖgoffを−
１０Ｖ、Ｖsig-C を５Ｖ、Ｖcom を５Ｖ、信号線に印加
される電圧の振幅を５Ｖ、補助容量を０．５ｐＦとし
た。この場合、画素電極と対向電極との間に加えられる
最大電圧Ｅは、５Ｖとなる。非晶質シリコンからなるチ
ャネル層の移動度は、０．６cm2 ／（Ｖ・ｓ）であっ
た。
【０２３６】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．３ｍｓであった。
【０２３７】上記の値を式（６）に代入することによ
り、最大輝度を得るためには、自発分極Ｐs は１０．８
ｎＣ／cm2 以下である必要があることがわかる。さらに
は、上記の値を式（７）に代入することにより、表示が
均一であるためには、自発分極Ｐs は５．４ｎＣ／cm2
以下である必要があることがわかる。
【０２３８】この結果に基づいて、自発分極が異なる液
晶材料を用いて液晶表示装置の駆動を行なった。Ｐs が
５ｎＣ／cm2 の材料を用いて駆動を行なったところ、最
大輝度が得られ、また面内で均一性の良い表示が得られ
た。一方、Ｐs が１０ｎＣ／cm2 の材料を用いて駆動を
行なったところ、周辺回路から近く、遅延の無い部分で
は最大輝度が得られたものの、焼付きやフリッカーが生
じ、面内での均一性の良い表示は得られなかった。ま
た、Ｐs が１５ｎＣ／cm2 の材料を用いて駆動を行なっ
たところ、面内全体に亘って最大輝度より低い輝度しか
得られないうえに、焼付きやフリッカーが生じ、面内で
の均一性の良い表示は得られなかった。
【０２３９】実施例１２ 実施例１２に係る液晶表示装置の構成は、実施例１０と
同じであるので、構造の説明は省略する。
【０２４０】このような構成を有する液晶表示装置に対
して、フレーム反転駆動を行なった。
【０２４１】マトリクス状の配線の数は、縦方向の信号
線を６４０×３（ＲＧＢ）本、横方向のゲート線を４８
０本とし、隣接するゲート線の配置周期を３００μm 、
信号線の配置周期を１００μm とした。この構成では、
画素電極の面積Ａは、約２×１０-10 ｍ2 となる。
【０２４２】このような構造の液晶表示装置のゲート線
および信号線に対し、図１７に示す電圧波形を印加し
た。ゲートに信号を印加する周期であるフレーム周期Ｔ
frameは、１．６７×１０-2ｓ（１／６０秒）であり、
ゲート選択時間Ｔgon は３．２×１０-5ｓ（３２μｓ）
である。信号線には、Ｔframe ごとに極性の反転する電
圧が印加され、ゲート選択時間Ｔgon の間に、表示レベ
ルに対応した電圧が画素に書込まれる。ゲートパルス電
圧はＶgon を＋３０Ｖ、−Ｖgoffを−１０Ｖ、Ｖsig-c
を５Ｖ、Ｖcom を５Ｖ、信号線に印加される電圧の振幅
を５Ｖ、Ｃs 容量を０．５ｐＦとした。この場合、画素
電極と対向電極との間に加えられる最大電圧Ｅは５Ｖと
なる。非晶質シリコンからなるチャネル層の移動度は
０．６cm2 ／（Ｖ・ｓ）であった。
【０２４３】上記構成の液晶表示装置において、液晶材
料の飽和配向状態における一画素分の静電容量ＣLCは
０．５ｐＦ、液晶表示装置の飽和電圧Ｖsat は２．５
Ｖ、画素電極と対向電極の間に５Ｖを印加した場合の液
晶の応答時間τは、およそ０．３msであった。
【０２４４】上記の値を式（６）に代入することによ
り、最大輝度を得るためには、自発分極Ｐs は１０．８
ｎＣ／cm2 以下である必要があることがわかる。さらに
は、上記の値を式（７）に代入することにより、表示が
均一であるためには、自発分極Ｐs は５．４ｎＣ／cm2
以下である必要があることがわかる。
【０２４５】この結果に基づいて、自発分極が異なる液
晶材料を用いて液晶表示装置の駆動を行なった。Ｐs が
３ｎＣ／cm2 の液晶材料を用いて駆動を行なったとこ
ろ、最大輝度が得られ、また面内で均一性の良い表示が
得られた。一方、Ｐs が２０ｎＣ／cm2 の材料を用いて
駆動を行なったところ、面内全体にわたって最大輝度よ
り低い輝度しか得られないうえに、焼付きやフリッカー
が生じ、面内での均一性の良い表示は得られなかった。
【０２４６】実施例１３ 以下に示すようにして、図１（ｂ）に示す断面構造を有
する液晶表示装置を作製した。すなわち、ＴＦＴからな
るスイッチング素子５およびＩＴＯなどの透明導電膜か
らなる画素電極１１がマトリクス状に形成された第１の
基板１と、ＣＦ層１５およびＩＴＯなどの透明導電膜か
らなる共通電極１６が形成された第２の基板１４との内
面に、それぞれ可溶性ポリイミドの薄膜をオフセット印
刷し、ホットプレートを用いて９０℃で３分、さらにＮ
2オーブン中で１８０℃で３０分ベーキングして、膜厚
３５nmのポリイミドからなる配向膜１３ａ、１３ｂをそ
れぞれ形成した。
【０２４７】次いで、第１の基板１および第２の基板１
４を１００℃に加熱しながら、配向膜１３ａ、１３ｂに
ラビング処理を施した。このラビング処理により、ＴＦ
Ｔなどによる段差部分でも、ポリイミド配向膜の延伸、
配向が十分となり、スメクチック相の均一配向が得られ
た。
【０２４８】次に、第１の基板１上にスペーサ粒子（球
状パール）１９を散布した。また、第２の基板１４の周
辺部に紫外線硬化樹脂からなるシール剤２０を印刷し
た。そして、このような第１の基板１と第２の基板１４
を対向して配置し、加圧状態で紫外線を照射してシール
剤２０を硬化させた後、１６０℃で１時間加熱してセル
を形成した。次いで、このセルを真空チャンバーに入
れ、注入口から反強誘電性液晶１７であるＭＬＣ−００
４９（三井化学製）を注入した後、注入口をエポキシ樹
脂で封止した。その後、第１の基板１と第２の基板１４
の外面に、それぞれ偏光板１８ａ、１８ｂをそれぞれ貼
着して、対角１０インチの液晶表示装置を製作した。
【０２４９】この液晶表示装置を、フレーム周波数６０
Ｈｚ、フレーム周期Ｔframe １．６７×１０-2ｓ（１
６．７ｍｓ）、書き込み時間３８μｓとし、フレームご
とに印加電圧の極性を反転するフレーム反転駆動方法を
適用して、表示品位の評価をおこなった。
【０２５０】比較例１ 配向膜の膜厚を１００nmとすることにより、液晶の自発
分極に起因する容量と配向膜の容量からなる合成容量Ｃ
cellを変えた以外は、実施例１３と同様にして、液晶表
示装置を製作した。そして、この液晶表示装置を、実施
例１３と同様に駆動して表示品位を評価した。
【０２５１】実施例１４ 液晶の自発分極に起因する容量と画素内の絶縁層からな
る容量Ｃcellを変えるために、配向膜の膜厚を３２nmと
した以外は、実施例１３と同様にして、液晶表示装置を
製作した。そして、この液晶表示装置を、フレーム周波
数６０Ｈｚ、フレーム周期Ｔframe １．６７×１０-2ｓ
（１６．７ｍｓ）、書き込み時間３８μｓとし、フレー
ムごとに印加電圧の極性を反転するフレーム反転駆動方
法を適用して、表示品位の評価をおこなった。
【０２５２】比較例２ 補助容量Ｃs の大きさを変えたことを除き、他の構成は
実施例１４と同様にして液晶表示装置を製作した。そし
て、この液晶表示装置を実施例１４と同様に駆動して、
表示品位を評価した。
【０２５３】実施例１５ 以下に示すようにして、図１（ｂ）に示す断面構造を有
する液晶表示装置を作製した。すなわちＴＦＴからなる
スイッチング素子５およびＩＴＯなどの透明導電膜から
なる画素電極１１がマトリクス状に形成された第１の基
板１と、ＣＦ層１５およびＩＴＯなどの透明導電膜から
なる共通電極１６が形成された第２の基板１４との内面
に、それぞれ可溶性ポリイミドの薄膜をオフセット印刷
し、ホットプレートを用いて８０℃で３分、さらにＮ 2
オーブン中で２２０℃で３０分ベーキングして、膜厚２
５nmのポリイミドからなる配向膜１３ａ、１３ｂをそれ
ぞれ形成した。
【０２５４】次いで、第１の基板および第２の基板を８
０℃に加熱しながら、配向膜１３ａ、１３ｂにラビング
処理を施した。このラビング処理により、ＴＦＴなどに
よる段差部分でも、ポリイミド配向膜の延伸、配向が十
分となり、スメクチック相の均一配向が得られた。
【０２５５】次に、第１の基板上にスペーサ粒子（球状
パール）１９を散布した。また、第２の基板の周辺部
に、紫外線硬化樹脂からなるシール剤２０を印刷した。
そして、このような第１の基板と第２の基板を対向して
配置し、加圧状態で紫外線を照射してシール剤２０を硬
化させた後、１６０℃で１時間加熱してセルを形成し
た。次いで、このセルを真空チャンバーに入れ、注入口
から反強誘電性液晶１７であるＭＬＣ−００６８（三井
化学製）を注入した後、注入口をエポキシ樹脂で封止し
た。その後、第１および第２の基板の外面に、それぞれ
偏光板１８ａ、１８ｂを貼着して、対角１２インチの液
晶表示装置を製作した。
【０２５６】この液晶表示装置を、フレーム周波数６０
Ｈｚ、フレーム周期Ｔframe １．６７×１０-2ｓ（１
６．７ｍｓ）、書き込み時間３８μｓとし、フレームご
とに印加電圧の極性を反転するフレーム反転駆動方法を
適用して、表示品位の評価をおこなった。
【０２５７】比較例３ ゲート・画素電極間の寄生容量Ｃgsの大きさを変えたこ
とを除いて、他の構成は実施例１５と同様にして、液晶
表示装置を製作した。そして、この液晶表示装置を実施
例１５と同様に駆動して、表示品位を評価した。
【０２５８】実施例１３〜１５および比較例１〜３で製
作された液晶表示装置の評価結果を、表６に示す。評価
は、いずれも輝度２０００ｃｄ／ｍ2 のバックライト下
で、様々な階調に対して行ない、５０人の被験者による
ちらつきの主観評価（「ちらつきがはっきりみえる」
「少しみえる」「ほとんどみえない」の中から選択）の
結果をまとめた。
【０２５９】
【表６】 表６において、第２列および第３列は、それぞれ式
（８）における左辺の値および右辺の値を表わしてい
る。ここで、第３列の値がある幅をもって表わされてい
るのは、表示階調ごとにＣcellの値が変化するためであ
る。実施例１３〜１５の液晶表示装置は、式（８）が成
り立ち、本発明の実施例に係わるものである。一方、比
較例１のものでは、式（８）が必ずしも成り立たない。
【０２６０】表６に示したちらつきの評価結果から、実
施例１３〜１５の液晶表示装置は、比較例１〜３のもの
と比べて、表示品位および表示の信頼性において優れて
いることがわかる。
【０２６１】
【発明の効果】以上説明したように、本発明によれば、
固有のまたは電場を印加することにより誘起される自発
分極を有する液晶が、マトリクス状に配置された画素電
極と対向電極との間に挟持された液晶表示装置の駆動に
おいて、高コントラストで応答速度の速い画質の良好な
表示が得られ、かつ消費電力が低減される。
【０２６２】また、白表示時の輝度が高く、均一性の良
好な表示が得られる。さらに、品位の高い表示が実現さ
れる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１の実施例の概略構
成を示し、（ａ）は平面図、（ｂ）は断面図。
【図２】第１の実施例の第１の基板の画素部を拡大して
示し、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−
Ａ′断面図。
【図３】自発分極を有する液晶材料を用いたＴＦＴ−Ｌ
ＣＤの画素部分の電気的等価回路図。
【図４】第１の実施例において、信号を印加し平衡に達
した時点での画素電極の電位を示すグラフ。
【図５】本発明の第２の実施例の第１の基板の要部を拡
大して示し、（ａ）は平面図、（ｂ）は（ａ）における
Ｂ−Ｂ′断面図。
【図６】本発明の液晶表示装置の第３の実施例の概略構
成を示し、（ａ）は平面図、（ｂ）は断面図。
【図７】第３の実施例の第１の基板の画素部を拡大して
示し、（ａ）は平面図、（ｂ）は（ａ）におけるＣ−
Ｃ′断面図。
【図８】第３の実施例において、信号を印加し平衡に達
した時点での画素電極の電位を示すグラフ。
【図９】第３の実施例において、スイッチング素子をオ
フにした直後の画素電極の電位を示すグラフ。
【図１０】本発明の液晶表示装置の第４の実施例の概略
構成を示す平面図。
【図１１】第４の実施例における液晶表示素子の駆動電
圧波形を示す図。
【図１２】本発明の液晶表示装置の第７の実施例の第１
の基板の画素部を拡大して示す平面図。
【図１３】第７の実施例における液晶表示素子の駆動電
圧波形を示す図。
【図１４】本発明の液晶表示装置の第８の実施例の概略
構成を示す平面図。
【図１５】第８の実施例の第１の基板の画素部を拡大し
て示す平面図。
【図１６】第８の実施例における液晶表示素子の駆動電
圧波形を示す図。
【図１７】本発明の液晶表示装置の第９の実施例におけ
る液晶表示素子の駆動電圧波形を示す図。
【図１８】本発明の第１０の実施例の第１の基板の画素
部を拡大して示す平面図。
【図１９】本発明の液晶表示装置の第１１の実施例の概
略構成を示す平面図。
【図２０】第１１の実施例の第１の基板の画素部を拡大
して示す平面図。
【図２１】自発分極を有する液晶の電場に対する応答を
説明するための図。
【図２２】電極間に印加される電圧Ｖと液晶セルの透過
光強度Ｔとの関係を表わす図。
【図２３】ＤＨＦＬＣの等価回路図。
【図２４】液晶表示素子をフレーム反転駆動する場合
の、アレイの一画素分の構成を示す図。
【図２５】液晶表示素子をフレーム反転駆動する場合の
駆動波形を示す図。
【図２６】液晶表示素子をリセット駆動する第１の方法
の駆動波形を示す図。
【図２７】液晶表示素子を第２の方法でリセット駆動す
る場合の、アレイの一画素分の構成を示す図。
【図２８】液晶表示素子をリセット駆動する第２の方法
の駆動波形を示す図。
【図２９】ネマティック液晶または自発分極を有する液
晶が挟持された液晶表示素子を駆動した場合の、電極に
印加される電圧や光透過率を表わす図。
【図３０】自発分極を有する液晶が挟持された液晶表示
素子にフレーム反転駆動およびリセット駆動を行った場
合の、電極に印加される電圧や光透過率を表わす図。
【図３１】自発分極を有する液晶を用いた液晶表示素子
に、補助容量とＴＦＴを加えた等価回路図。
【図３２】アクティブマトリクス型の駆動方式における
ゲート電圧と信号電圧および画素電圧のそれぞれ波形を
示す図。
【図３３】自発分極を有する液晶を用いた液晶表示装置
における、突き抜け電圧ΔＶp の信号電圧依存性を表す
グラフ。
【図３４】自発分極を有する液晶を用いた液晶表示素子
に、スイッチを組込んだ等価回路図。
【図３５】自発分極を有する液晶の表示素子で、Ｃs が
０〜２ｐＦに対して、書込み期間後の平衡状態で最大輝
度が得られるためのＰs の最大値を表わすグラフ。
【図３６】Ｃs が０〜２ｐＦに対して、配線遅延の有無
により、Ｃhxに蓄積される電荷の差が１０％以下となる
ためのＰs の最大値を表わすグラフ。
【図３７】図３５のグラフに式（１）、式（１−１）あ
るいは式（４）で限定されるＰsの値を付け加えたグラ
フ。
【図３８】図３６のグラフに式（１）、式（１−１）あ
るいは式（４）で限定されるＰsの値を付け加えたグラ
フ。
【図３９】自発分極を有する液晶の電気容量と、印加電
圧および周波数との関係を表わす図。
【符号の説明】
１……第１の基板、２……ゲート線、２ａ……ゲート電
極、３……補助容量線、４……信号線、５……スイッチ
ング素子（ＴＦＴ）、６……ゲート絶縁膜、７……チャ
ネル層、９ａ、９ｂ……コンタクト層、１０ａ……ソー
ス電極、１０ｂ…ドレイン電極、１１……画素電極、１
２……補助容量、１３ａ、１３ｂ……配向膜、１４……
第２の基板、１５……カラーフイルター層、１６……共
通電極、１７……自発分極を有する液晶、１８ａ、１８
ｂ……偏光板、１９……スペーサ粒子（球状パール）、
２１……ゲート線ドライバー、２２……信号線ドライバ
ー、３０……補助容量電極、３１……第１の層間絶縁
膜、３２……第２の層間絶縁膜、３３……補助容量形成
部、３４……層間絶縁膜、３５……フレームメモリー、
３６……表示タイミングコントローラー、３７……液晶
表示素子、３８……リセット線、３９……リセット用ス
イッチング素子、４０……リセット線ドライバー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 剛 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内 (72)発明者 秋山 政彦 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内 (72)発明者 奥村 治彦 神奈川県横浜市磯子区新磯子町33 株式会 社東芝生産技術研究所内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板と、前記第１の基板上にマト
    リクス状に配置された画素電極と、前記画素電極に接続
    された補助容量と、前記画素電極に接続されたスイッチ
    ング素子と、前記画素電極に近接して配設された、固有
    のまたは電場を印加することにより誘起される自発分極
    を有する液晶層と、前記液晶層の上に形成された共通電
    極と、前記共通電極の上に配置された第２の基板とを備
    えた液晶表示装置において、 前記液晶の飽和配向状態における一画素分の静電容量を
    ＣLC（Ｆ）、前記液晶の単位面積当たりの自発分極をＰ
    s （Ｃ／ｍ2 ）、前記画素電極と前記共通電極との間に
    加えられる電圧をＥ（Ｖ）、一画素分の画素電極の面積
    をＡ（ｍ2 ）、一画素分の補助容量をＣs （Ｆ）とした
    とき、 これらが、次式 Ｐs ×Ａ≦５×（Ｃs ＋ＣLC）×Ｅ …………（１） を満足させることを特徴とする液晶表示装置。
  2. 【請求項２】 前記スイッチング素子が、薄膜トランジ
    スタ（ＴＦＴ）であることを特徴とする請求項１記載の
    液晶表示装置。
  3. 【請求項３】 １フレーム時間内で前記薄膜トランジス
    タのゲート電極が選択される期間をＴgon （ｓ）、前記
    ゲート電極が選択されている期間に前記薄膜トランジス
    タのソース・ドレイン電極間に流れる電流の最大値をＩ
    on（Ａ）としたとき、次式 （Ｐs ×Ａ＋（Ｃs ＋ＣLC）×Ｅ）／（２×Ｔgon ）≦Ｉon …………（２） を満足させることを特徴とする請求項２記載の液晶表示
    装置。
  4. 【請求項４】 第１の基板と、前記第１の基板上にマト
    リクス状に配置された画素電極と、前記画素電極に接続
    された補助容量と、前記画素電極に接続されたスイッチ
    ング素子と、前記画素電極に近接して配設された、固有
    のまたは電場を印加することにより誘起される自発分極
    を有する液晶層と、前記液晶層の上に形成された共通電
    極と、前記共通電極の上に配置された第２の基板とを備
    えた液晶表示装置において、 前記液晶の飽和配向状態における一画素分の静電容量を
    ＣLC（Ｆ）、前記液晶の単位面積当たりの自発分極をＰ
    s （Ｃ／ｍ2 ）、前記画素電極と前記共通電極との間に
    加えられる電圧をＥ（Ｖ）、一画素分の画素電極の面積
    をＡ（ｍ2 ）、一画素分の補助容量をＣs （Ｆ）、前記
    画素電極に表示信号を書込むために前記スイッチング素
    子が選択される期間をＴgon （ｓ）、前記画素電極と前
    記共通電極の間に電圧Ｅ（Ｖ）を印加した場合の液晶セ
    ルの応答時間をτ（ｓ）、液晶表示素子の飽和電圧をＶ
    sat （Ｖ）としたとき、 Ｅ≧Ｖsat …………（３´） かつ Ｆ≦１ …………（３） を満足させることを特徴とする液晶表示装置。但し、 Ｆ＝Ｐs ×Ａ×exp （−（Ｔgon × loge １０／τ））
    ／（（Ｃs ＋ＣLC）×（Ｅ−Ｖsat ）） とする。
  5. 【請求項５】 Ｐ1 ＝５×１０-6（Ｃ／ｍ2 ）としたと
    き、さらに次式 Ｐs ≧Ｐ1 …………（４） が成り立つことを特徴とする請求項４記載の液晶表示装
    置。
  6. 【請求項６】 前記スイッチング素子が、薄膜トランジ
    スタ（ＴＦＴ）であることを特徴とする請求項４記載の
    液晶表示装置。
  7. 【請求項７】 前記スイッチング素子が、多結晶シリコ
    ン層を有する薄膜トランジスタ（ＴＦＴ）であり、次式 Ｆ≦１／２ …………（５） を満足させることを特徴とする請求項６記載の液晶表示
    装置。
  8. 【請求項８】 前記スイッチング素子が、非晶質シリコ
    ン層を有する薄膜トランジスタ（ＴＦＴ）であり、次式 Ｆ≦２／３ …………（６） を満足させることを特徴とする請求項６記載の液晶表示
    装置。
  9. 【請求項９】 前記スイッチング素子が、非晶質シリコ
    ン層を有する薄膜トランジスタ（ＴＦＴ）であり、次式 Ｆ≦１／３ …………（７） を満足させることを特徴とする請求項６記載の液晶表示
    装置。
  10. 【請求項１０】 第１の基板と、前記第１の基板上にマ
    トリクス状に配置された画素電極と、前記画素電極に接
    続された補助容量と、前記画素電極に接続された薄膜ト
    ランジスタからなるスイッチング素子と、前記画素電極
    に近接して配設された、固有のまたは電場を印加するこ
    とにより誘起される自発分極を有する液晶層と、前記液
    晶層の上に形成された共通電極と、前記共通電極の上に
    配置された第２の基板とを備えた液晶表示装置におい
    て、 前記液晶の自発分極に起因する強誘電的容量と配向膜の
    容量からなる合成容量の一画素分をＣcell（Ｆ）、前記
    薄膜トランジスタのゲート電極と前記画素電極との間の
    寄生容量の一画素分をＣgs（Ｆ）、前記補助容量の一画
    素分をＣs （Ｆ）、オン・オフ時の前記ゲート電極の電
    位差をΔＶg （Ｖ）、液晶表示素子の飽和電圧をＶsat
    （Ｖ）としたとき、次式 ５×Ｃgs×ΔＶg ≦（Ｃs ＋Ｃcell）×Ｖsat …………（８） を満足させることを特徴とする液晶表示装置。
JP11072802A 1998-03-20 1999-03-17 液晶表示装置 Pending JPH11326957A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11072802A JPH11326957A (ja) 1998-03-20 1999-03-17 液晶表示装置
US09/272,335 US6046790A (en) 1998-03-20 1999-03-19 LCD device having relationship between spontaneous polarization and capacitance

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7291898 1998-03-20
JP10-72918 1998-03-20
JP11072802A JPH11326957A (ja) 1998-03-20 1999-03-17 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH11326957A true JPH11326957A (ja) 1999-11-26

Family

ID=26413937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11072802A Pending JPH11326957A (ja) 1998-03-20 1999-03-17 液晶表示装置

Country Status (2)

Country Link
US (1) US6046790A (ja)
JP (1) JPH11326957A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057837A1 (fr) * 2000-02-02 2001-08-09 Seiko Epson Corporation Procede destine a un dispositif de commande electro-optique, a un circuit de commande, dispositif electro-optique et appareil electronique
JP2004301989A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネルの駆動方法及び液晶表示装置
JP2005517201A (ja) * 2001-06-08 2005-06-09 トムソン　ライセンシング　ソシエテ　アノニム Ｌｃｏｓの列メモリの影響の減少
US7034793B2 (en) 2001-05-23 2006-04-25 Au Optronics Corporation Liquid crystal display device
JP2006514320A (ja) * 2003-01-30 2006-04-27 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
US7084846B2 (en) 2000-03-29 2006-08-01 Sharp Kabushiki Kaisha Liquid crystal display device
KR100780997B1 (ko) * 2000-03-17 2007-11-29 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
WO2008053612A1 (fr) * 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté du substrat
US8164557B2 (en) 2004-10-29 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496170B1 (en) * 1998-04-30 2002-12-17 Canon Kabushiki Kaisha Liquid crystal apparatus
JP2000267070A (ja) * 1999-03-18 2000-09-29 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
US6545656B1 (en) * 1999-05-14 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device in which a black display is performed by a reset signal during one sub-frame
US7348953B1 (en) 1999-11-22 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method of driving liquid crystal display device
JP2001166331A (ja) * 1999-12-03 2001-06-22 Fujitsu Ltd 液晶表示装置
GB2357157A (en) * 1999-12-07 2001-06-13 Sharp Kk A method of driving a liquid crystal display device
US6687360B2 (en) * 1999-12-30 2004-02-03 At&T Corp. Personal IP follow-me service
KR100623990B1 (ko) * 2000-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
US20020054007A1 (en) * 2000-07-31 2002-05-09 Yasufumi Asao Process for producing liquid crystal device and driving method of the device
KR100710999B1 (ko) * 2000-09-01 2007-04-24 엘지.필립스 엘시디 주식회사 액정표시장치
EP1203980A1 (en) * 2000-11-03 2002-05-08 Rolic AG Switchable color filter
JP2002236472A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP3743503B2 (ja) * 2001-05-24 2006-02-08 セイコーエプソン株式会社 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
TWI287132B (en) * 2001-11-23 2007-09-21 Chi Mei Optoelectronics Corp A liquid crystal display having reduced flicker
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
JP3920649B2 (ja) * 2002-01-31 2007-05-30 株式会社日立製作所 画像表示装置および液晶表示装置
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
DE102004031670B4 (de) * 2003-12-30 2011-08-18 Lg Display Co., Ltd. Organo-Elektrolumineszenzvorrichtung und Herstellungsverfahren derselben
US8836621B2 (en) * 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
KR100643237B1 (ko) * 2004-12-20 2006-11-10 삼성전자주식회사 디스플레이 장치
WO2006114857A1 (ja) * 2005-04-18 2006-11-02 Fujitsu Limited 液晶表示装置
JPWO2006114859A1 (ja) * 2005-04-18 2008-12-11 富士通株式会社 液晶表示装置
JP4753948B2 (ja) * 2005-08-01 2011-08-24 シャープ株式会社 液晶表示装置およびその駆動方法
TWI282708B (en) * 2005-08-03 2007-06-11 Ind Tech Res Inst Vertical pixel structure for emi-flective display and method for making the same
CN100443965C (zh) * 2005-12-16 2008-12-17 群康科技(深圳)有限公司 液晶显示装置及其驱动电路和驱动方法
EP2043082A4 (en) * 2006-07-14 2011-01-26 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT THEREWITH
JP4823312B2 (ja) * 2006-08-02 2011-11-24 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
US20100231814A1 (en) * 2006-09-06 2010-09-16 Naoshi Yamada Liquid crystal display device and its driving method
CN101467200B (zh) * 2006-09-28 2011-09-28 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
WO2008129723A1 (ja) * 2007-03-09 2008-10-30 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
TWI356940B (en) * 2007-10-24 2012-01-21 Chunghwa Picture Tubes Ltd Liquid crystal display panel
KR101500426B1 (ko) * 2008-08-26 2015-03-09 삼성디스플레이 주식회사 터치 스크린 표시 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
TWI557715B (zh) 2015-05-14 2016-11-11 友達光電股份有限公司 顯示面板
US11353759B2 (en) * 2018-09-17 2022-06-07 Nuclera Nucleics Ltd. Backplanes with hexagonal and triangular electrodes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143497B2 (ja) * 1990-08-22 2001-03-07 キヤノン株式会社 液晶装置
JP2938232B2 (ja) * 1991-07-25 1999-08-23 キヤノン株式会社 強誘電性液晶表示デバイス
JP3100014B2 (ja) * 1991-12-10 2000-10-16 キヤノン株式会社 強誘電性液晶素子及び該素子の製造方法
JPH07191304A (ja) * 1993-12-25 1995-07-28 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
EP0695965B1 (en) * 1994-08-04 2002-04-10 Canon Kabushiki Kaisha Liquid crystal device
JP3305990B2 (ja) * 1996-09-05 2002-07-24 株式会社東芝 液晶表示装置およびその駆動方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057837A1 (fr) * 2000-02-02 2001-08-09 Seiko Epson Corporation Procede destine a un dispositif de commande electro-optique, a un circuit de commande, dispositif electro-optique et appareil electronique
US6873319B2 (en) 2000-02-02 2005-03-29 Seiko Epson Corporation Method for driving electrooptical device, driving circuit, and electrooptical device, and electronic apparatus
KR100780997B1 (ko) * 2000-03-17 2007-11-29 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
US7084846B2 (en) 2000-03-29 2006-08-01 Sharp Kabushiki Kaisha Liquid crystal display device
US7034793B2 (en) 2001-05-23 2006-04-25 Au Optronics Corporation Liquid crystal display device
JP2005517201A (ja) * 2001-06-08 2005-06-09 トムソン　ライセンシング　ソシエテ　アノニム Ｌｃｏｓの列メモリの影響の減少
US7944539B2 (en) 2003-01-30 2011-05-17 Samsung Electronics Co., Ltd. Liquid crystal display device
US8867009B2 (en) 2003-01-30 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device
US10416510B2 (en) 2003-01-30 2019-09-17 Samsung Display Co., Ltd. Liquid crystal display device
US10031386B2 (en) 2003-01-30 2018-07-24 Samsung Display Co., Ltd. Liquid crystal display device
JP2006514320A (ja) * 2003-01-30 2006-04-27 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
US9785024B2 (en) 2003-01-30 2017-10-10 Samsung Display Co., Ltd. Liquid crystal display device
JP4883910B2 (ja) * 2003-01-30 2012-02-22 サムスン エレクトロニクス カンパニー リミテッド 液晶表示装置
US8958045B2 (en) 2003-01-30 2015-02-17 Samsung Display Co., Ltd. Liquid crystal display device
JP2004301989A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示パネルの駆動方法及び液晶表示装置
KR101200705B1 (ko) * 2004-10-29 2012-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구동하는 방법
US8164557B2 (en) 2004-10-29 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8107032B2 (en) 2006-11-02 2012-01-31 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
JPWO2008053612A1 (ja) * 2006-11-02 2010-02-25 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
WO2008053612A1 (fr) * 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté du substrat

Also Published As

Publication number Publication date
US6046790A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
JPH11326957A (ja) 液晶表示装置
US6219019B1 (en) Liquid crystal display apparatus and method for driving the same
US6335717B2 (en) Liquid crystal display device
US9495927B2 (en) Liquid crystal display apparatus, driving method for same, and driving circuit for same
US8730226B2 (en) Thin-film transistor liquid-crystal display with variable frame frequency
KR0138968B1 (ko) 전기광학장치
US8111226B2 (en) Liquid crystal display device
US7218303B2 (en) Aligning method under electric field for ferroelectric liquid crystal and liquid crystal display using the same
KR100260465B1 (ko) 액정표시장치
US6636193B1 (en) Liquid crystal device
US5598284A (en) Electro-optical device defined by relationship of data voltage, residual voltage, spontaneous polarization, and liquid crystal time constant and capacitance
Iwata et al. 34.1: novel super‐fast‐response, ultra‐wide temperature range VA‐LCD
KR20020031246A (ko) 액정표시장치의 잔상측정방법
JP3305990B2 (ja) 液晶表示装置およびその駆動方法
KR101112564B1 (ko) 액정표시장치
KR20010062067A (ko) 액정 표시 장치
JP2681528B2 (ja) 液晶ライトバルブ装置
JP3262870B2 (ja) 液晶電気光学装置
JPH03242624A (ja) 液晶ライトバルブ装置
US20020054007A1 (en) Process for producing liquid crystal device and driving method of the device
US8928643B2 (en) Means and circuit to shorten the optical response time of liquid crystal displays
US20020080101A1 (en) Process for producing liquid crystal device and driving method of the device
JP2984790B2 (ja) 表示素子装置及び表示素子の駆動方法
JP2001215534A (ja) 液晶素子、及び該液晶素子の駆動方法
JPH04296821A (ja) 光学変調素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031028