JP2005517201A - Lcosの列メモリの影響の減少 - Google Patents

Lcosの列メモリの影響の減少 Download PDF

Info

Publication number
JP2005517201A
JP2005517201A JP2003504376A JP2003504376A JP2005517201A JP 2005517201 A JP2005517201 A JP 2005517201A JP 2003504376 A JP2003504376 A JP 2003504376A JP 2003504376 A JP2003504376 A JP 2003504376A JP 2005517201 A JP2005517201 A JP 2005517201A
Authority
JP
Japan
Prior art keywords
substantially constant
constant voltage
electrodes
column
column electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003504376A
Other languages
English (en)
Inventor
ウィリス,ドナルド,ヘンリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2005517201A publication Critical patent/JP2005517201A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は、列メモリの影響を減少する方法に関する。本方法は、複数の行電極の1つを活性化するステップ(212)と、映像入力信号を複数の列電極に選択的に適用するステップ(214)と、その後の行電極を活性化する前に、少なくとも1つの前記複数の列電極を実質的な定電圧に設定するステップ(216)とを含む。ある構成においては、前記実質的な定電圧は、フラットフィールド(flat field)に対応し得る。本方法はまた、前記複数の行電極の1つを活性化するステップと、前記映像入力信号を選択的に適用するステップと、複数の列電極の少なくとも1つを実質的な定電圧に設定するステップとの繰り返しを含む場合があり、前記ステップは、シリコン上液晶画像装置で実行され得る。

Description

発明の詳細な説明
[関連特許]
本出願は、2001年6月8日に出願された仮出願第60/297,130号の利益を主張し、その本出願である。
[技術分野]
本発明の構成は、概して投影型テレビの受像機とディスプレイに関し、特に、シリコン上液晶画像装置のような画像装置を使用する投影型テレビの受像機とディスプレイに関する。
[背景技術]
各種の電子ディスプレイとビデオ画像装置について、多くの新開発が行われてきている。そのような技術の一例が、シリコン上液晶(LCOS)である。技術的に周知である通り、概して、LCOS画像装置は、行電極と列電極との選択でLCOS画像装置のピクセルが指定され得るように、行電極と列電極の配列を含む。
一般的に、映像入力信号は、各列電極に選択的に送られ、行電極の選択によって、ピクセルに対応する各セルが望ましいピクセルの電圧まで帯電されることを可能にする。このことにより、映像がピクセルの各行に描かれることを可能にする。映像入力信号は、バスから列電極に送信され、複数のスイッチを通じてバスと列電極とに接続される。前記スイッチは、短い時間のみ閉じた状態にある。映像入力信号が前記セルを変更し、それによってサンプル&ホールドとして動作するまで、特定のセルが同じ強度で点灯し続ける。すなわち、ブラウン管の蛍光体と同様に、ピクセルは減衰しない。特に、画像装置の多くは、行電極が連続して選択されることを可能にし、画像装置のいくつかは、行電極が不連続に選択されることを可能にする。
しかし、現在のLCOS画像装置は、列メモリとして知られる重大な欠点を持っている。映像入力信号が列電極に送信され、入力信号が通るスイッチが開くと、列電極に電荷がとどまる。したがって、次の行電極が活性化されると、前記スイッチが再び閉じて、ピクセルの新しい行に映像を描くまで、前記行電極の以前の電荷から残された電荷がとどまる。前記残留電荷は、描かれる新たな行に、以前に描かれた行のシーンの内容が表示される結果を招き、それにより、“ゴースト”として知られる現象を引き起こし得る。行が不連続に選択される場合は、以前の行の選択からの列電極の電圧レベルが、現在の行の選択と著しく異なるため、ゴーストの影響は特に面倒である。したがって、システムのコストや複雑さを著しく増加せずに、ゴーストの影響を除去することが望ましい。
[発明の内容]
本発明は、列メモリの影響を減少する方法に関する。本発明は、複数の行電極の1つを活性化するステップと、映像入力信号を複数の列電極に選択的に適用するステップと、その後の行電極を活性化する前に、複数の列電極の少なくとも1つを実質的な定電圧に設定するステップとを含む。ある構成においては、前記実質的な定電圧は、フラットフィールド(flat field)に対応し得る。
他の構成においては、本方法は、前記複数の行電極の1つを活性化するステップを繰り返すことと、前記映像入力信号を選択的に適用するステップを繰り返すことと、前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップを繰り返すこととを更に含み得る。前記ステップはシリコン上液晶画像装置において実行され得る。さらに、前記活性化するステップの少なくとも一部は、連続的又は不連続的に実行され得る。前記活性化するステップは、活性のディスプレイラインに関連付けられた行電極を活性化するステップを更に含み得る。
一形態においては、前記複数の列電極を実質的な定電圧に設定するステップは、映像入力信号をメモリに書き込むステップと、前記複数の列電極が前記実質的な定電圧に設定された場合に、その後の行電極を活性化するステップと、前記メモリから前記複数の列電極に前記映像入力信号を選択的に適用するステップとを更に含み得る。他の形態においては、前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップは、前記実質的な定電圧に関連付けられた実質的に一定の輝度が、非表示のディスプレイラインに表示され得るように、前記非表示のディスプレイラインに関連付けられたその後の行電極を活性化するステップを更に含み得る。
他の構成においては、前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップは、前記その後の行電極を活性化する前に、少なくとも1つのスイッチに接続された端子にパルスを適用し、前記パルスが前記スイッチを活性化するステップと、前記少なくとも1つのスイッチを通じて、前記複数の列電極を前記実質的な定電圧に設定するステップとを含み得る。
本発明はまた、列メモリの影響を減少するシステムにも関する。本システムは、複数の行電極の1つを活性化するようにプログラムされたコントローラと、映像入力信号を複数の列電極に選択的に適用するスイッチ制御と、前記コントローラがその後の列電極を活性化する前に、前記複数の列電極の少なくとも1つを実質的な定電圧に設定する構造とを含む。本システムはまた、前述の方法を実施する適切なソフトウェアと回路を含む。
[発明を実施するための最良の形態]
図1を参照すると、多くのLCOSディスプレイ装置に一般に見られる画像装置10の一部が示されている。前記画像装置10は、シフトレジスタ・スイッチ制御のようなスイッチ制御12と、映像バス14と、複数の列電極18に結合する1つ以上のスイッチ16と、複数の行電極20とを含み得る。前記画像装置10はまた、複数の液晶(LC)セルのピクセル電極24に結合する複数のスイッチ22(参照文字“S”はスイッチを示す)を含み得る。図1には5つの列電極18と4つの行電極20のみが示されているが、実用の画像装置10は、一般的に、より多くの列電極18と行電極20とピクセル電極24とを有することを示すことが重要である。
映像が特定の行のピクセル(便宜的に行とも言われる)に描かれ得る時に、コントローラ(図示なし)は前記行電極20を活性化し得る。前記コントローラは、行電極20に制御電圧を適用することによって、行電極20を活性化し得る。行電極20が活性化されると、活性化される行電極20に結合するスイッチ22が作動し得る。
前記スイッチ制御12は、前記スイッチ16の動作を制御する。行電極20が活性化され、対応するスイッチ22が作動すると、前記スイッチ16が選択的に閉じ、前記映像バス14の映像入力信号が、対応する列電極18と、対応するピクセル電極24とに送信されることが可能になる。概して前記スイッチ16の動作は、連続的に排他的である。すなわち、前記スイッチ16の1つのみが、前記スイッチ16が閉じる何らかの特定の時間に閉じ、その後、連続的に又は継続的に開く。しかし、本発明は必ずしもこの点について限定されるものではない。
しかし、前記映像入力信号からの列電極18の電荷が、対応するスイッチ16が開いた後に、その列電極18にとどまる。その結果、次の行電極20が選択されるときに、前記残留電荷が、すなわち、列メモリが、入ってくる映像入力信号からの電荷に加えられ、それによって、ゴーストの影響という結果になる。
[LCOSの列メモリの影響の減少]
列メモリの影響を減少する方法200が図2に示される。本方法200は、図1の画像装置10の列メモリの影響を減少するために用いられ得る。しかし、本発明はこの点に限定されるものではなく、本方法200は、他の何らかの適切なディスプレイ装置の列メモリの影響を減少するために用いられ得る。ステップ210において、本方法200が始まり得る。ステップ212において、行電極20が活性化され得る。ある構成においては、前記行電極20は、活性のディスプレイライン、又は明るくなると視聴者によって見ることができるピクセルのラインに関連付けられ得る。しかし、本発明は限定されるものではなく、前記行電極20が画像装置の他の何らかの適切なディスプレイラインに関連付けられ得ることがわかる。ステップ214に示すとおり、映像入力信号は前記列電極18に選択的に適用され得る。ステップ216において、その後の行電極20を活性化する前に、1つ以上の前記列電極18が実質的な定電圧に設定され得る。
前記列電極18を実質的な定電圧に設定することは、列メモリの影響を減少するのに役立ち得る。その理由は、前記設定ステップから生じる電荷が、実質的に均一に、選択された行のピクセルの輝度に作用するからである。例えば、前記実質的な定電圧は、一連のピクセルが同じ輝度を有する場合(一般的にフラットフィールド(flat field)と言われる)に一般的に生ずる電圧であり得る。概してフラットフィールド(flat field)は、画像の詳細を含まず、フラットフィールド(flat field)の例は、全て白の、又は全て黒の、又は全て灰色の映像で描かれた一連のピクセルを含む。実際、フラットフィールド(flat field)は、実質的に一定の輝度を有する何らかの映像を含み得る。画像の詳細が、前記列電極18に適用される実質的な定電圧から生じないため、前記列電極18を前記実質的な定電圧に設定することは、列メモリから生じるゴーストの影響を減少し得る。
前記実質的な定電圧は、実質的に一定である程度の長さの何らかの電圧であり得る。したがって、実質的に一定とは、正の電圧又は負の電圧又はゼロであり得る。本発明の目的上、“実質的な定電圧”という言葉は、絶対的に一定、又はそれからのわずかな又は適度なずれを含み得る。方法200を続けて、ステップ212と214と216とが繰り返され得る。その後の行電極20の少なくとも一部の活性化が、連続的に実行され得る、すなわち、次の連続した又は隣接した行電極20が活性化され得る、又は、不連続的に実行され得る、すなわち、他の適切な連続しない又は隣接しない行電極20にジャンプが起こり得る。
前記列電極18の少なくとも1つを実質的な定電圧に設定するステップ216を実行するいくつかの異なる方法が存在する。その3つの例が図3−5に示される。図3を参照すると、(図1の)前記列電極18を実質的な定電圧に設定するために、システム30が用いられ得る。前記システム30は、メモリ32とマルチプレクサ24とを含み得る。前記マルチプレクサ34の出力が、図1の画像装置10(図示なし)を含み得るディスプレイ36に送信され得る。前記メモリ32と、前記マルチプレクサ34と、前記ディスプレイ36との動作を制御するためにコントローラ38が使用され得る。
前記映像入力信号は前記メモリ32に書き込まれ得る。前記映像入力信号はまた、前記マルチプレクサ34に転送され得る。実質的な定電圧信号はまた、前記マルチプレクサ34への入力になり得る。したがって、前記コントローラ38の制御により、前記マルチプレクサ34は、前記映像入力信号と前記実質的な定電圧信号とを、前記ディスプレイ36に交互に伝え得る。前記転送を可能にするために、前記映像入力信号が前記メモリ32に書き込まれる速度の約2倍の速度で、前記映像入力信号が前記メモリ32から読み出される。
動作中に、前記コントローラ38は、前記ディスプレイ36の行電極20(図1参照)を活性化し、前記コントローラ38は、前記スイッチ制御12(図1参照)に信号を送り、前記スイッチ16(図1参照)を通じて前記列電極18に映像入力信号を選択的に適用し得る。しかし、前記コントローラ18が次の行電極20を活性化する前に、列メモリの影響を受ける前記列電極18の少なくとも1つに、前記実質的な定電圧が適用され得る。したがって、前記コントローラ38がその後の行電極20を活性化し、次の行が前記メモリ32に蓄積された映像入力信号を受信すると、前記列電極18の残留電荷または列メモリは実質的に一定になり得る。ある構成においては、前記コントローラ38が次の行電極20を活性化する前に、前記実質的な定電圧信号が、全ての列電極18に適用され得る。
使用される前記画像装置10が、前記実質的な定電圧信号がセルの行に書き込まれることを必要とする場合に、ある構成においては、前記コントローラ38は、非表示のディスプレイライン、または明るくなると視聴者によって見ることができないピクセルのラインに関連付けられた列電極20を活性化し得る。その結果、前記実質的な定電圧に対応する実質的に一定の輝度が、非表示のディスプレイラインに描かれ得る。前記処理は、前記実質的な定電圧信号が活性のディスプレイラインと干渉し、選択された行の望ましいピクセルを消去することを回避し得る。
それにもかかわらず、前記実質的な定電圧信号は、視聴者が見るディスプレイの上部又は下部にあるディスプレイラインのような活性のディスプレイラインと関連付けられた行に書き込まれ得る。もちろん、前記実質的な定電圧が行に書き込まれることを前記画像装置10が必要としない場合は、ピクセルを変更することなく、前記実質的な定電圧信号が前記列電極18に適用され得る。
図4を参照すると、少なくとも1つの列電極18を実質的な定電圧に設定するために、システム40が使用され得る。前記システム40は、端子44に結合するスイッチ42、43と、実質的な定電圧を備える共通電源46とを含み得る。前記列電極18は、1つ以上のダイオードの組48に結合され、スイッチ42は、前記ダイオードの組48を有する1つ以上のダイオード52の陽極50に結合され得る。同様に、スイッチ43は1つ以上のダイオード52の陰極54に結合され得る。前記コントローラ(図3参照)は、前記端子44にパルスを供給し、断続的に前記スイッチ42、43を作動させ得る。
動作中に、行電極20(図1参照)が活性化され、映像入力信号が選択的に前記列電極18に適用され、前記残留電荷が列電極18にとどまり得る。その後、前記コントローラ38は、前記スイッチ22(図1参照)を非活性化し得る、すなわち、前記スイッチ22に既に適用していた制御電圧を除去する。その結果、前記スイッチ22が開き得る。そして、前記コントローラ38は、次の行電極20が活性化される前に、前記端子44にパルスを供給し得る。前記パルスは、前記スイッチ42、43を一時的に作動させ得る。列電極18の残留電荷が、前記共通電源46の実質的な定電圧より小さい電位を作り出す場合には、前記システム40は、前記スイッチ42と適切なダイオード52とを通じて、前記列電極18を前記実質的な定電圧に設定し得る。
逆に、前記残留電荷が、前記実質的な定電圧より大きい電位を作り出す場合には、前記システム40は、前記スイッチ43と適切なダイオード52とを通じて、前記列電極18を前記実質的な定電圧に設定し得る。図3に関して説明したシステム30と同様に、前記実質的な定電圧は、何らかの特定の値に限定されるものではない。また、本発明は図4に示す特定の構成に限定されず、図4に関して説明したものと同じ概念を使用する他の適切な構成も、前記列電極18を実質的な定電圧に設定するために使用され得ることを示すことが重要である。
図5を参照すると、特定の点で図4のシステム40と類似するシステム60が示されている。システム60において、1つ以上のスイッチ62が、少なくとも1つの複数の列電極18と、実質的な定電圧を備える共通電源64とに結合され得る。前記スイッチ62はまた、前記コントローラ38(図3参照)からパルスを受信し得る端子66に結合され得る。システム30と同様に、前記パルスは前記スイッチ62を一時的に作動させ、その後の行電極20(図示なし)が活性化される前に、前記パルスが受信され得る。
前記スイッチ62が作動すると、列電極18の電圧が前記実質的な定電圧より大きいまたは小さい場合には、前記システム60は、適切なスイッチ62を通じて、前記共通電源64により供給される実質的な定電圧に前記列電極を設定し得る。前記実質的な定電圧は、何らかの特定の値に限定されるものではない。さらに、本発明は図5に示す特定の構成に限定されず、図5に関して説明したものと同じ概念を使用する他の適切な構成も、前記列電極18を実質的な定電圧に設定するために使用され得る。
本発明は、本願に開示される実施例に関連して説明したが、前述の説明は説明を目的としており、特許請求の範囲に明示された本発明の範囲を限定するものではないことがわかる。
LCOS画像装置の一部を示したものである。 本発明の構成に従って、画像装置の列メモリの影響を減少する方法を示したものである。 本発明の構成に従って、複数の列電極の少なくとも1つを実質的な定電圧に設定するために使用され得るシステムの例を示したものである。 本発明の構成に従って、複数の列電極の少なくとも1つを実質的な定電圧に設定するために使用され得るシステムの別の例を示したものである。 本発明の構成に従って、複数の列電極の少なくとも1つを実質的な定電圧に設定するために使用され得るシステムのさらに別の例を示したものである。

Claims (18)

  1. 映像画像装置における列メモリの影響を減少する方法であって、
    複数の行電極の1つを活性化するステップと、
    映像入力信号を複数の列電極に選択的に適用するステップと、
    その後の行電極を活性化する前に、前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップと
    を有する方法。
  2. 請求項1に記載の方法であって、
    前記実質的な定電圧が、フラットフィールド(flat field)に対応する方法。
  3. 請求項1に記載の方法であって、
    前記活性化するステップと、前記選択的に適用するステップと、前記設定するステップとを周期的に繰り返すステップと、
    前記周期的に繰り返すステップを使用して、シリコン上液晶画像装置を制御するステップと
    を更に有する方法。
  4. 請求項3に記載の方法であって、
    前記活性化するステップの少なくとも一部が連続的に実行される方法。
  5. 請求項3に記載の方法であって、
    前記活性化するステップの少なくとも一部が非連続的に実行される方法。
  6. 請求項1に記載の方法であって、
    前記活性化するステップが、活性のディスプレイラインに関連付けられた行電極を活性化するステップを更に有する方法。
  7. 請求項1に記載の方法であって、
    前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップが、
    前記映像入力信号をメモリに書き込むステップと、
    前記複数の列電極が前記実質的な定電圧に設定されると、前記その後の行電極を活性化するステップと、
    前記メモリから前記映像入力信号を前記複数の列電極に選択的に適用するステップと
    を更に有する方法。
  8. 請求項7に記載の方法であって、
    前記実質的な定電圧に関連付けられた実質的に一定の輝度が、非表示のディスプレイラインに表示され得るように、前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップが、非表示のディスプレイラインに関連付けられたその後の行電極を活性化するステップを更に有する方法。
  9. 請求項1に記載の方法であって、
    前記複数の列電極の少なくとも1つを実質的な定電圧に設定するステップが、
    前記その後の行電極を活性化する前に、少なくとも1つのスイッチに接続された端子にパルスを適用し、前記パルスが前記スイッチを活性化するステップと、
    前記少なくとも1つのスイッチを通じて、前記複数の列電極を前記実質的な定電圧に設定するステップと
    を有する方法。
  10. 列メモリの影響を減少するシステムであって、
    複数の行電極の1つを活性化するようにプログラムされたコントローラと、
    映像入力信号を複数の列電極に選択的に適用するスイッチ制御と、
    前記コントローラがその後の行電極を活性化する前に、前記複数の列電極を実質的な定電圧に設定する回路と
    を有するシステム。
  11. 請求項10に記載のシステムであって、
    前記実質的な定電圧が、フラットフィールド(flat field)に対応するシステム。
  12. 請求項10に記載のシステムであって、
    前記コントローラが、前記複数の行電極の1つを繰り返し活性化するように更にプログラムされ、
    前記スイッチ制御が、前記映像入力信号を前記複数の列電極に繰り返し適用し、
    前記プロセッサが前記その後の行電極を活性化する前に、前記構造が、前記複数の列電極を実質的な定電圧に繰り返し設定し、
    前記コントローラと、前記スイッチ制御と、前記構造とが、シリコン上液晶画像装置に含まれるシステム。
  13. 請求項12に記載のシステムであって、
    前記コントローラが、前記行電極の少なくとも一部を連続的に活性化するように更にプログラムされたシステム。
  14. 請求項12に記載のシステムであって、
    前記コントローラが、前記行電極の少なくとも一部を非連続的に活性化するように更にプログラムされたシステム。
  15. 請求項10に記載のシステムであって、
    活性のディスプレイラインを備える画像装置を更に有し、
    前記コントローラが、前記活性のディスプレイラインの1つに関連付けられた行電極を活性化するように、更にプログラムされたシステム。
  16. 請求項10に記載のシステムであって、
    前記構造が、前記映像入力信号を蓄積するメモリと、マルチプレクサとを更に有し、
    前記複数の列電極が前記実質的な定電圧に設定されると、前記その後の行電極を活性化するように、前記コントローラが更にプログラムされ、
    前記マルチプレクサが、前記複数の列電極に前記映像入力信号を選択的に適用するために、前記メモリから前記映像入力信号を前記スイッチ制御に送るシステム。
  17. 請求項16に記載のシステムであって、
    ディスプレイラインを備える画像装置を更に有し、
    前記ディスプレイラインの少なくとも一部が非表示のディスプレイラインであり、
    前記実質的な定電圧に関連付けられた実質的に一定の輝度が、非表示のディスプレイラインに表示され得るように、前記コントローラが、非表示のディスプレイラインの1つに関連付けられたその後の行電極を活性化するように更にプログラムされたシステム。
  18. 請求項10に記載のシステムであって、
    前記構造が、端子に接続された少なくとも1つのスイッチと、前記実質的な定電圧を蓄電する共通電源とを有し、
    前記その後の行電極を活性化する前に、前記端子にパルスを適用するように更にプログラムされ、
    前記パルスが前記スイッチを作動させ、
    前記共通電源が、前記少なくとも1つのスイッチを通じて、前記複数の列電極を前記実質的な定電圧に設定するシステム。
JP2003504376A 2001-06-08 2002-06-06 Lcosの列メモリの影響の減少 Pending JP2005517201A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29713001P 2001-06-08 2001-06-08
PCT/US2002/018030 WO2002101710A2 (en) 2001-06-08 2002-06-06 Lcos column merory effect reduction

Publications (1)

Publication Number Publication Date
JP2005517201A true JP2005517201A (ja) 2005-06-09

Family

ID=23144977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003504376A Pending JP2005517201A (ja) 2001-06-08 2002-06-06 Lcosの列メモリの影響の減少

Country Status (8)

Country Link
US (1) US7411573B2 (ja)
EP (1) EP1417671A2 (ja)
JP (1) JP2005517201A (ja)
KR (1) KR100861629B1 (ja)
CN (1) CN1549995A (ja)
MX (1) MXPA03011148A (ja)
TW (1) TW588302B (ja)
WO (1) WO2002101710A2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210985A (ja) * 1988-10-04 1990-08-22 Sharp Corp マトリクス型液晶表示装置の駆動回路
JPH0830241A (ja) * 1993-07-30 1996-02-02 Canon Inc 液晶表示装置及びその駆動方法
JPH1097230A (ja) * 1996-07-11 1998-04-14 Toshiba Corp 表示装置及びその駆動方法
JPH10171422A (ja) * 1996-12-13 1998-06-26 Sony Corp アクティブマトリクス表示装置及びその駆動方法
JPH1152931A (ja) * 1997-06-04 1999-02-26 Sharp Corp アクティブマトリクス型画像表示装置
JPH11326957A (ja) * 1998-03-20 1999-11-26 Toshiba Corp 液晶表示装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691277A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Liquiddcrystal display panel
US4686374A (en) * 1980-06-26 1987-08-11 Diffracto Ltd. Surface reflectivity detector with oil mist reflectivity enhancement
US4675739A (en) * 1984-05-04 1987-06-23 Energy Conversion Devices, Inc. Integrated radiation sensing array
US4837566A (en) * 1985-07-12 1989-06-06 The Cherry Corporation Drive circuit for operating electroluminescent display with enhanced contrast
KR910001848B1 (ko) * 1986-02-06 1991-03-28 세이꼬 엡슨 가부시끼가이샤 화상 표시 장치
IL83213A (en) * 1987-07-16 1991-08-16 Technion Res & Dev Foundation Intelligent scan image sensor
ATE121211T1 (de) * 1988-08-17 1995-04-15 Canon Kk Anzeigevorrichtung.
EP0362974B1 (en) * 1988-10-04 1995-01-11 Sharp Kabushiki Kaisha Driving circuit for a matrix type display device
NL8802436A (nl) * 1988-10-05 1990-05-01 Philips Electronics Nv Werkwijze voor het besturen van een weergeefinrichting.
US4945407A (en) * 1989-05-12 1990-07-31 Winnek Douglas Fredwill High definition, three-dimensional television
US5093654A (en) * 1989-05-17 1992-03-03 Eldec Corporation Thin-film electroluminescent display power supply system for providing regulated write voltages
NL8902421A (nl) * 1989-09-29 1991-04-16 Philips Nv Weergeefinrichting.
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US6271817B1 (en) * 1991-03-20 2001-08-07 Seiko Epson Corporation Method of driving liquid crystal display device that reduces afterimages
JPH05241127A (ja) * 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
US5877738A (en) * 1992-03-05 1999-03-02 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
FI91684C (fi) * 1992-05-15 1994-07-25 Planar International Oy Ltd Menetelmä ja laitteisto elektroluminenssimatriisinäytön ohjaamiseksi
US5673062A (en) * 1992-11-06 1997-09-30 Canon Kabushiki Kaisha Liquid crystal apparatus
KR960700492A (ko) * 1992-12-10 1996-01-20 켄트 허친슨 전압 인가 방법 및 전계발광 디스플레이 패널(increased brightness drive system for an electroluminescent display panel)
US6059718A (en) * 1993-10-18 2000-05-09 Olympus Optical Co., Ltd. Endoscope form detecting apparatus in which coil is fixedly mounted by insulating member so that form is not deformed within endoscope
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
JPH0982214A (ja) * 1994-12-05 1997-03-28 Canon Inc 電子放出素子、電子源、及び画像形成装置
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
JP3376220B2 (ja) * 1995-10-03 2003-02-10 キヤノン株式会社 画像形成装置とその製造方法
US6023278A (en) * 1995-10-16 2000-02-08 Margolin; Jed Digital map generator and display system
GB9524071D0 (en) * 1995-11-24 1996-01-24 Philips Electronics Nv Active matrix diplay device
US6124974A (en) * 1996-01-26 2000-09-26 Proxemics Lenslet array systems and methods
JP3618948B2 (ja) * 1996-03-11 2005-02-09 キヤノン株式会社 画像表示装置とその駆動方法
US5999150A (en) * 1996-04-17 1999-12-07 Northrop Grumman Corporation Electroluminescent display having reversible voltage polarity
US5781258A (en) * 1996-06-13 1998-07-14 Rainbow Displays, Inc. Assembling and sealing large, hermetic and semi-hermetic, h-tiled, flat-paneled displays
US5805121A (en) * 1996-07-01 1998-09-08 Motorola, Inc. Liquid crystal display and turn-off method therefor
US5959747A (en) * 1996-09-11 1999-09-28 California Institute Of Technology Compact architecture for holographic systems
US5909026A (en) * 1996-11-12 1999-06-01 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
WO1999012072A2 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. Power saving circuit and method for driving an active matrix display
JP3129271B2 (ja) * 1998-01-14 2001-01-29 日本電気株式会社 ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
US7663607B2 (en) * 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
US6816145B1 (en) * 1998-07-22 2004-11-09 Silicon Graphics, Inc. Large area wide aspect ratio flat panel monitor having high resolution for high information content display
GB9827988D0 (en) * 1998-12-19 1999-02-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
TW521241B (en) * 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
JP3863325B2 (ja) * 1999-09-10 2006-12-27 株式会社日立製作所 画像表示装置
US6496402B1 (en) * 2000-10-17 2002-12-17 Intel Corporation Noise suppression for open bit line DRAM architectures
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US8558783B2 (en) * 2001-11-20 2013-10-15 E Ink Corporation Electro-optic displays with reduced remnant voltage
US20030215129A1 (en) * 2002-05-15 2003-11-20 Three-Five Systems, Inc. Testing liquid crystal microdisplays
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3799308B2 (ja) * 2002-08-02 2006-07-19 Nec液晶テクノロジー株式会社 液晶表示装置
US8928562B2 (en) * 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
TWI275067B (en) * 2005-06-08 2007-03-01 Ind Tech Res Inst Bistable chiral nematic liquid crystal display and driving method for the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210985A (ja) * 1988-10-04 1990-08-22 Sharp Corp マトリクス型液晶表示装置の駆動回路
JPH0830241A (ja) * 1993-07-30 1996-02-02 Canon Inc 液晶表示装置及びその駆動方法
JPH1097230A (ja) * 1996-07-11 1998-04-14 Toshiba Corp 表示装置及びその駆動方法
JPH10171422A (ja) * 1996-12-13 1998-06-26 Sony Corp アクティブマトリクス表示装置及びその駆動方法
JPH1152931A (ja) * 1997-06-04 1999-02-26 Sharp Corp アクティブマトリクス型画像表示装置
JPH11326957A (ja) * 1998-03-20 1999-11-26 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
WO2002101710A3 (en) 2003-12-18
US7411573B2 (en) 2008-08-12
EP1417671A2 (en) 2004-05-12
US20040169754A1 (en) 2004-09-02
TW588302B (en) 2004-05-21
MXPA03011148A (es) 2004-02-27
KR20040007664A (ko) 2004-01-24
KR100861629B1 (ko) 2008-10-07
WO2002101710A2 (en) 2002-12-19
CN1549995A (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
US7030843B2 (en) Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same
US6977636B2 (en) Liquid crystal display device driving method
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
JP4739343B2 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
US20120113084A1 (en) Liquid crystal display device and driving method of the same
CN107993629B (zh) 液晶显示装置的驱动方法
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
US20040183792A1 (en) Display device and driving method for a display device
JP2007041548A (ja) データ供給方法、液晶表示装置及びその駆動方法
US20090146938A1 (en) Display device
WO2001046938A2 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
JP2001343941A (ja) 表示装置
JP2005326461A (ja) 表示装置及びその駆動制御方法
US7161574B2 (en) Liquid crystal display element driving method and liquid crystal display using the same
JPH09114421A (ja) カラー液晶表示装置
CN115881008A (zh) 画面侦测方法、显示面板、装置及计算机可读存储介质
US20050068282A1 (en) Display, driver device for same, and display method for same
US6636196B2 (en) Electro-optic display device using a multi-row addressing scheme
JP2003131630A (ja) 液晶表示装置
US6518947B1 (en) LCD column driving apparatus and method
JP2005517201A (ja) Lcosの列メモリの影響の減少
TW200411619A (en) Method for driving liquid crystal display
US6359600B1 (en) Matrix display device for displaying a lesser number of video lines on a greater number of display lines
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2006301213A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120104