JPH1097230A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法

Info

Publication number
JPH1097230A
JPH1097230A JP9122254A JP12225497A JPH1097230A JP H1097230 A JPH1097230 A JP H1097230A JP 9122254 A JP9122254 A JP 9122254A JP 12225497 A JP12225497 A JP 12225497A JP H1097230 A JPH1097230 A JP H1097230A
Authority
JP
Japan
Prior art keywords
signal
circuit
display
video signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9122254A
Other languages
English (en)
Other versions
JP3813689B2 (ja
Inventor
Naoki Moriyama
山 直 己 森
Yoichi Masuda
田 陽 一 増
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12225497A priority Critical patent/JP3813689B2/ja
Priority to TW086108987A priority patent/TW425485B/zh
Priority to US08/891,109 priority patent/US6232945B1/en
Priority to KR1019970033550A priority patent/KR100233454B1/ko
Publication of JPH1097230A publication Critical patent/JPH1097230A/ja
Priority to KR1019990023210A priority patent/KR100258390B1/ko
Application granted granted Critical
Publication of JP3813689B2 publication Critical patent/JP3813689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 非表示領域の非表示データの表示を容易に行
うことを可能にする。 【解決手段】 マトリクス状に配置した画素電極１５１
と、これに対応して設けたスイッチ素子１２１と、同じ
行方向に配置した画素電極に対応するスイッチ素子を共
通接続して同時に開閉するための走査線Ｙ１、…Ｙ
ｎと、同じ列方向に配置した画素電極に対応するスイッ
チ素子を介して映像信号を送る映像信号線Ｘ１、…Ｘｍ
と、画素電極に対向配置した対向電極と、を有する表示
パネル部と、映像データの前に受信したリセット信号に
応じた第１のタイミング信号を生成し、これに基づいて
非表示データを選択し、これを第１のタイミング信号に
対応する映像信号線に送出し、その後映像データを第２
のタイミング信号に基づいて選択し、これを第２のタイ
ミング信号に対応する映像信号線に送出する映像信号線
駆動回路２９１と、を備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置およびそ
の駆動方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、軽量かつ低消費
電力を達成するフラットパネルディスプレイとして注目
を集めている。中でも、各表示画素毎に薄膜トランジス
タ（以下、ＴＦＴと称する）等のスイッチ素子が設けら
れてなるアクティブマトリクス形の液晶表示装置は、ク
ロストークのない高精細な表示画像が得られることか
ら、ＴＶ用をはじめＯＡ用等の各種ディスプレイとして
利用されている。近年では、表示画面の大型化の要求か
ら、このような液晶表示装置を投射型として用いる試み
が成されている。
【０００３】このようなアクティブマトリクス型の表示
装置を投射型として用いる場合、小型化、低価格化、低
消費電力化を達成する上で、光学系の小型化が必須であ
り、これにともない液晶表示装置自体を３インチ程度の
小型に形成する必要がある。
【０００４】そこで、このような表示装置においては、
各表示画素を駆動するための駆動回路部を表示画素部と
同一基板上に一体的に形成することが試みられている。
【０００５】
【発明が解決しようとする課題】アスペクト比１６：９
の画素数の表示装置にアスペクト比４：３のコンピュー
タの映像信号を表示させるなど、表示装置が複数の映像
規格に対応することが重要になってきている。この場
合、映像信号の水平帰線期間も含めた水平画素数の設定
が、表示パネルの一水平画素ラインを構成する表示画素
数よりも少ない場合が考えられる。このようなとき、対
応する映像信号が無い表示画素には非表示データを表示
させることになる。駆動回路側の対応の方法として、フ
レームメモリを使って映像信号の駆動周波数を変えて、
非表示データをあらかじめ映像信号の水平走査期間に埋
め込むことが考えられるが、この方法はコストがかか
る。
【０００６】別の方法として、表示データとは別に非表
示データを用意して、映像規格に合わせて表示装置側で
画素毎に表示データと非表示データを選択し表示させる
ことが考えられる。表示装置にこのような動作をさせる
場合、ＳＩＤ ９３ ＤＩＧＥＳＴ ｐ．３８３−ｐ．
３８６“Ａ １．９−ｉｎ，１．５−ＭｐｉｘｅｌＤｒ
ｉｖｅｒ Ｆｕｌｌｙ−Ｉｎｔｅｇｒａｔｅｄ Ｐｏｌ
ｙ−Ｓｉ ＴＦＴ−ＬＣＤ ｆｏｒ ＨＤＴＶ Ｐｒｏ
ｊｅｃｔｉｏｎ”等に示されるようなシフトレジスタを
主体に構成された駆動回路では、シフトレジスタが順次
信号を転送する形態であるが故に、映像信号規格に合わ
せて表示パネルの中で駆動する信号線を切り替えること
が難しい。
【０００７】本発明は上記事情を考慮してなされたもの
であって、非表示領域の非表示データの表示を容易に行
うことのできる表示装置およびその駆動方法を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の態様の表
示装置は、マトリクス状に配置された複数の画素電極
と、各画素電極に対応して設けられたスイッチ素子と、
前記画素電極のうち同じ行方向に配置された画素電極に
対応するスイッチ素子を共通接続して同時に開閉動作さ
せる制御信号を送るための走査線と、前記画素電極のう
ち同じ列方向に配置された画素電極に、対応するスイッ
チ素子を介して映像信号を送るための映像信号線と、前
記複数の画素電極に対向配置された対向配置された対向
電極と、を有する表示パネル部と、映像データを受信す
る前に受信したリセット信号に応じた第１のタイミング
信号を生成し、この第１のタイミング信号に基づいて、
前記リセット信号に同期して送られてくる非表示データ
を選択し、この選択した非表示データを前記第１のタイ
ミング信号に対応する前記映像信号線に送出し、その
後、送られくる前記映像データを、第２のタイミング信
号に基づいて選択し、この選択した映像データを前記第
２のタイミング信号に対応する前記映像信号線に送出す
る映像信号線駆動回路と、を備えていることを特徴とす
る。
【０００９】また、前記映像信号線駆動回路は、ｎビッ
トのアドレス信号と前記リセット信号とに基づいて前記
第１または第２のタイミング信号を出力する論理回路
と、この論理回路の出力に基づいて前記映像データ又は
非表示データを選択する選択回路と、を備えているよう
に構成しても良い。
【００１０】また、前記映像信号線駆動回路は、ｎビッ
トのアドレス信号に基づいて前記第１または第２のタイ
ミング信号を出力する論理回路と、前記第１のタイミン
グ信号に基づいて前記非表示データを選択する第１の選
択回路と、前記第２のタイミング信号に基づいて前記映
像データを選択する第２の選択回路と、を備えているよ
うに構成しても良い。
【００１１】また、前記映像信号線駆動回路は、縦続接
続された複数のフリップフロップからなり、スタートパ
ルスを受信し、このスタートパルスをクロック信号に同
期して後段のフリップフロップに順次転送するシフトレ
ジスタ回路と、このシフトレジスタ回路の各段のフリッ
プフロップの出力と前記リセット信号とに基づいて前記
第１または第２のタイミング信号を出力するリセット回
路とを有する論理回路と、前記第１または第２のタイミ
ング信号に基づいて前記映像データまたは前記非表示デ
ータを選択する選択回路と、を備えているように構成し
ても良い。
【００１２】また、前記シフトレジスタ回路の所定の段
のフリップフロップと次段のフリップフロップとの間に
設けられ、表示される画面のアスペクト比に応じて、前
記所定の段のフリップフロップの出力を選択するか、ま
たは初段のフリップフロップに入力されるスタートパル
スをバイパスしたパルス信号を選択するように接続を切
換え、この選択した信号を前記次段のフリップフロップ
に送出する切換手段を備えているように構成しても良
い。
【００１３】また、前記切換手段が前記バイパスされた
パルス信号を選択するように接続を切換えた場合には、
前記初段乃至前記所定の段のフリップフロップを含む複
数段のフリップフロップの出力に基づいた前記第２のタ
イミング信号を出力しないようにする手段を前記論理回
路は更に備えていても良い。
【００１４】また、前記表示パネル部は、前記画素電
極、前記スイッチ素子、前記走査線、および前記映像信
号線が形成されたアレイ基板と、前記対向電極が形成さ
れた対向基板と、前記アレイ基板と前記対向基板との間
に挟持された液晶層と、を備えているように構成しても
良い。
【００１５】また、前記映像信号線駆動回路は前記アレ
イ基板上に形成することが可能である。
【００１６】また本発明の第２の態様の表示装置は、マ
トリクス状に配置された複数の画素電極と、各画素電極
に対応して設けられたスイッチ素子と、前記画素電極の
うち同じ行方向に配置された画素電極に対応するスイッ
チ素子を共通接続して同時に開閉動作させる制御信号を
送るための走査線と、前記画素電極のうち同じ列方向に
配置された画素電極に、対応するスイッチ素子を介して
映像信号を送るための映像信号線と、前記画素電極に対
向配置された対向電極と、を有する表示パネル部と、リ
セット信号を受信しない場合は第１のタイミングで走査
線を選択し、リセット信号を受信した場合は前記第１の
タイミングとは異なる第２のタイミングで走査線を選択
する論理回路と、前記論理回路の出力に基づいて選択さ
れた走査線に走査電位を供給するバッファアンプ部と、
を有する走査線駆動回路部と、を備えていることを特徴
とする。
【００１７】また、前記論理回路は、ｍビットのアドレ
ス信号と前記リセット信号に基づいて走査線を選択する
ように構成しても良い。
【００１８】また、前記論理回路は、縦続接続された複
数のフリップフロップからなり、スタートパルスを受信
し、このスタートパルスをクロック信号に同期して後段
のフリップフロップに順次転送するシフトレジスタ回路
と、このシフトレジスタ回路の各段のフリップフロップ
の出力と前記リセット信号とに基づいて前記走査線を選
択するための信号を出力するリセット回路とを有するよ
うに構成しても良い。
【００１９】また、前記シフトレジスタ回路の所定の段
のフリップフロップと次段のフリップフロップとの間に
設けられ、表示される画面のアスペクト比に応じて、前
記所定の段のフリップフロップの出力を選択するか、ま
たは初段のフリップフロップに入力されるスタートパル
スをバイパスしたパルス信号を選択するように接続を切
換え、この選択した信号を前記次段のフリップフロップ
に送出する切換手段を備えているように構成しても良
い。
【００２０】また、前記切換手段が前記バイパスされた
パルス信号を選択するように接続を切換えた場合には、
前記初段乃至前記所定の段のフリップフロップを含む複
数段のフリップフロップの出力に基づいた前記走査線を
選択するための信号を出力しないようにする手段を前記
論理回路は更に備えているように構成することができ
る。
【００２１】また、前記表示パネル部は、前記画素電
極、前記スイッチ素子、前記走査線、および前記映像信
号線か形成されたアレイ基板と、前記対向電極が形成さ
れた対向基板と、前記アレイ基板と前記対向基板との間
に挟持された液晶層と、を備えているように構成しても
良い。
【００２２】また、前記走査線駆動回路は前記アレイ基
板上に形成することが可能である。
【００２３】また本発明の第３の態様の駆動方法は、非
表示データを一水平帰線期間中に書き込み、映像データ
を一水平走査期間中に書き込むことを特徴とする。
【００２４】また、前記一水平帰線期間中に書き込まれ
る前記非表示データの信号の極性が、同一水平画素ライ
ン中の表示領域に前記水平走査期間中に書き込まれる前
記映像データの信号の極性と同一であっても良い。
【００２５】また、前記非表示データの表示には、前記
映像データの表示に用いられる画素電極と対向電極との
間の電位差の領域外の電位差を用いても良い。
【００２６】また本発明の第４の態様の駆動方法は、複
数の表示画素から成る水平画素ラインが複数本配列され
て成る表示パネルに映像データに基づく表示画像を形成
する表示装置の駆動方法において、前記映像データの垂
直帰線期間を含めた一垂直走査期間の水平画素ライン数
の設定が表示パネルの水平画素ライン数よりも少ない場
合、前記映像データに対応しない複数の水平画素ライン
に同時に非表示データを第１期間で書き込むと共に、前
記映像データをそれに対応する少なくとも一本の前記水
平画素ラインに、前記第１期間と異なる第２期間で書き
込むことを特徴とする。
【００２７】また、前記第１期間が一垂直帰線期間で、
前記第２期間が垂直走査期間であることが好ましい。
【００２８】
【発明の実施の態様】本発明による表示装置の第１の実
施の形態の構成を図１に示す。この実施の形態の表示装
置５０１は液晶表示装置であって投射型ＥＤＴＶ（Exte
nded Difinition TeleVision）に用いられ、図１に示す
ように対角３インチの表示領域２８１を備えている。
【００２９】この液晶表示装置５０１は、マトリクスア
レイ基板１０１と対向基板（図示せず）との間にポリイ
ミドからなる配向膜を介してＴＮ型の液晶層３５１が保
持された構成となっている。
【００３０】図１に示すように、マトリクスアレイ基板
１０１は、表示領域２８１とその周辺部分に映像信号線
駆動回路２９１および走査線駆動回路２９３を一体的に
備えている。対向電極駆動回路２９５と画素電位保持容
量線駆動回路２９６はマトリクスアレイ基板１０１の外
部に設置される。表示領域２８１には、映像信号線駆動
回路２９１に接続され、互いに略平行に所定の間隔を隔
て配置されるｍ本の映像信号線Ｘ1 …Ｘm と、走査線駆
動回路２９３に接続され、映像信号線Ｘｉ（ｉ＝１，…
ｍ）と略直交して配置されるｎ本の走査線Ｙ1 ，…Ｙn
が設けられている。
【００３１】一方各走査線Ｙｊ（ｊ＝１，…ｎ）と各映
像信号線Ｘｉ（ｉ＝１，…ｍ）との交点部分にはｎチャ
ネルのＴＦＴ１２１が配置され、このＴＦＴ１２１を介
してＩＴＯ（Indium Tim Oxide）からなる画素電極１５
１が配置されている。なお、ＴＦＴ１２１は対応する映
像信号線Ｘｉ（ｉ＝１，…ｍ）に接続されている。ま
た、画素電極１５１には、画素電位を保持する保持容量
線２１１が各画素電極１５１に対して走査線Ｙｊ（ｊ＝
１，…ｎ）と略平行に配置されている。
【００３２】上記対向基板は、透明なガラス基板上に、
ＩＴＯからなり対向電極駆動回路２９５に電気的に接続
されるように形成された対向電極３０１と、その上に配
置される配向膜とを備えるように構成されている。また
図示しないが、クロム（Ｃｒ）等の金属からなる遮光層
が不必要な光、例えばＴＦＴ１２１へ入射する光を遮光
するように配置されている。
【００３３】映像信号に基づき画素表示を行う場合、走
査線駆動回路２９３は走査線Ｙ1 、走査線Ｙ2 、…走査
線Ｙn に順次ゲートＯＮ電圧Ｖｇを出力する。このゲー
トＯＮ電圧Ｖｇを受けて各ＴＦＴ１２１のドレイン・ソ
ース間は導通し、これにより映像信号線Ｘｉ（ｉ＝１，
…ｍ）からの映像信号Ｖs が対応するＴＦＴ１２１を介
して各画素電極１５１に導かれる。これにより、上記対
向電極と画素電極１５１との間の電位差が液晶層３５１
に印加され、この電位差に基づいて表示が成されると共
に、画素電極１５１と保持容量線２１１との間にも電荷
が保持される。そしてこの電荷が保持されることにより
液晶層３５１に保持される電荷の変動を補って各フィー
ルド期間、表示画像を維持する。
【００３４】次に図２を参照してこの実施の形態の液晶
表示装置５０１の映像信号線駆動回路２９１の構成を説
明する。この映像信号線駆動回路２９１は、図２に示す
ように、マトリクス配線部２０１と、論理回路２０２
と、この論理回路２０２に接続されるバッファアンプ回
路２０４と、このバッファアンプ回路２０４に接続され
る映像信号選択回路２０５と、この映像信号選択回路２
０５に接続される保持容量２０６とを備えている。な
お、論理回路２０２，バッファアンプ回路２０４，映像
信号選択回路２０５，および保持容量２０６は各映像信
号線毎に設けられる。
【００３５】マトリクス配線部は、映像信号線Ｘｉ（ｉ
＝１，…ｍ）を選択するためのアドレス信号を例えばＡ
0 …Ａ9 （Ａｉ（ｉ＝０，…９）は０または１の値を有
する）とすると、２１本の配線を有する。２１本の配線
のうち１本の配線にはリセット信号が入力され、残りの
２０本の配線にはアドレス信号の１０ビットＡ0 〜Ａ9
の各々の数値のＤ0 〜Ｄ9 と、これらの１０ビットＡ0
〜Ａ9 を各々反転した数値Ｄ10〜Ｄ19とが入力される。
【００３６】論理回路２０２は３入力ナンドゲートＮＡ
１，ＮＡ２，ＮＡ３，ＮＡ４と、２入力ナンドゲートＮ
Ａ５，ＮＡ６と２入力ノアゲートＮＯ１，ＮＯ２を備え
ている。３入力ナンドゲートＮＡ１，ＮＡ２，ＮＡ３，
ＮＡ４にはデジタル数値信号ＤＡ０〜ＤＡ９か、その反
転デジタル数値信号ＤＡ１０〜ＤＡ１９が各ビット毎に
１種類ずつ入力される。３入力ナンドゲートＮＡ１，Ｎ
Ａ２の出力はノアゲートＮＯ１の入力端に接続され、ナ
ンドゲートＮＡ３，ＮＡ４の出力はノアゲートＮＯ２の
入力に接続される。ノアゲートＮＯ１，ＮＯ２の出力は
ナンドゲートＮＡ５の入力に接続される。ナンドゲート
ＮＡ５の出力とリセット信号がナンドゲートＮＡ６の入
力に接続される。論理回路２０３の最終段のナンドゲー
トＮＡ６の出力がサンプリングパルスになる。ナンドゲ
ートＮＡ６の出力はバッファアンプ回路２０４に接続さ
れている。
【００３７】バッファアンプ回路２０４は、３個のバッ
ファ２０４ａ，２０４ｂ，２０４ｃを有している。ナン
ドゲートＮＡ６の出力はバッファ２０４ａによって反転
増幅され、この反転増幅された信号は、映像信号選択回
路２０５を構成するトランスファゲートのｐチャネルＴ
ＦＴ２０５ａのゲートに入力される。
【００３８】またナンドゲートＮＡ６の出力は、直列に
接続されたバッファ２０４ｂ．２０４ｃからなる増幅回
路によって増幅され、この増幅された信号は映像信号選
択回路２０５を構成するトランスファゲートのｎチャネ
ルＴＦＴ２０５ｂのゲートに入力される。なお、ＴＦＴ
２０５ａ，２０５ｂからなるトランスファゲートは映像
信号を選択するのに用いられる。
【００３９】このトランスファゲートのドレインは映像
信号バスライン２０７に接続され、論理回路２０２から
のサンプリングパルスがＯＮ期間の間、映像信号がサン
プリングされる。トランスファゲートのソースは、対応
する映像信号線に接続されているとともに映像信号選択
回路２０５により選択された映像信号を保持する保持容
量２０６にも接続されている。
【００４０】次に図２を参照して、映像信号線駆動回路
２９１の動作について説明する。各マトリクス配線部２
０１では３入力ナンドゲートＮＡ１，ＮＡ２，ＮＡ３，
ＮＡ４に接続される数値信号線の組み合わせがそれぞれ
異なっている。
【００４１】ナンドゲートＮＡ１にはデジタル数値信号
ＤＡ０かその反転信号ＤＡ１０のどちらかと、デジタル
数値信号ＤＡ１かその反転信号ＤＡ１１のどちらかと、
デジタル数値信号ＤＡ２かその反転信号ＤＡ１２のどち
らかとが入力されている。ナンドゲートＮＡ２にはデジ
タル数値信号ＤＡ３かその反転信号ＤＡ１３のどちらか
と、デジタル数値信号ＤＡ４かその反転信号ＤＡ１４の
どちらかと、デジタル数値信号ＤＡ５かその反転信号Ｄ
Ａ１５のどちらかとが入力されている。ナンドゲートＮ
Ａ３にはデジタル数値信号ＤＡ６かその反転信号ＤＡ１
６のどちらかと、デジタル数値信号ＤＡ７かその反転信
号ＤＡ１７のどちらかと、デジタル数値信号ＤＡ８かそ
の反転信号ＤＡ１８のどちらかとが入力されている。ナ
ンドゲートＮＡ４の入力うち、１入力はデジタル数値信
号ＤＡ９かその反転信号ＤＡ１９のどちらかが入力さ
れ、他の２入力には常に「Ｈ」レベルの信号が入力され
ている。ナンドゲートＮＡ６の片方の入力は全てがリセ
ット信号線と接続されている。
【００４２】このように構成された映像信号線駆動回路
２９１においては、ナンドゲートＮＡ１，ＮＡ２，ＮＡ
３，ＮＡ４の全ての入力が「Ｈ」レベルになったときだ
けデコーダ（論理回路）２０２のナンドゲートＮＡ５は
「Ｌ」レベルの信号を出力する。この場合において、表
示領域の映像信号データを書き込むときはリセット信号
は「Ｈ」レベルになっているため、論理回路２０２の最
終段のナンドゲートＮＡ６からサンプリングパルスがバ
ッファアンプ回路２０４に出力される。これにより映像
信号選択回路２０５によって映像信号が選択され、出力
される。
【００４３】これに対して非表示データを書き込むと
き、リセット信号は「Ｌ」レベルとなるため、このとき
のナンドゲートＮＡ１，ＮＡ２，ＮＡ３，ＮＡ４の入力
に関わらず、全ての論理回路２０２の最終段のナンドゲ
ートＮＡ６からサンプリングパルスがバッファアンプ回
路２０４に出力される。
【００４４】リセット信号が「Ｌ」レベルになるのに同
期して映像信号バスライン２０７から必要な非表示デー
タを供給することにより、全ての映像信号選択回路２０
５から非表示映像信号が出力される。
【００４５】今、表示画面が図４に示すように、６４０
×４８０画素からなる表示領域５０２と、１０７×４８
０画素からなる非表示領域５０３と、１０６×４８０画
素からなる非表示領域５０４とから構成される場合を例
にとって本実施の形態の液晶表示装置の動作を図３を参
照して説明する。この場合の液晶表示装置は８５３本の
映像信号線と４８０本の走査線を有している。
【００４６】時刻ｔ0 において、Ｎ−１番目の走査線Ｙ
N-1 に走査線駆動回路２９３から「Ｈ」レベルの電圧Ｖ
ｇ（Ｎ−１）が出力されており、このためこの走査線Ｙ
N-1に接続されたＴＦＴ１２１はＯＮとなっている。こ
のとき、１０８番目の映像信号線Ｘ108 から７４７番目
の映像信号線Ｘ747 に接続された論理回路２０２が順次
サンプリングパルスを出力する様なアドレス信号が、映
像信号線駆動回路２９１のマトリクス配線部２０１に送
られる。すると映像信号線駆動回路２９１から映像信号
線Ｘ108 ，…Ｘ747 に映像信号が順次送られ、走査線Ｙ
N-1 に接続されているＴＦＴ１２１を介して、対応する
画素電極１５１に映像信号データが書き込まれる（図３
に示す一水平走査期間の間）。これにより図４に示す表
示領域５０２中の上からＮ−１行目の画素に表示データ
が表示されることになる。
【００４７】そして、走査線ＹN-1 の電圧Ｖｇ（Ｎ−
１）が「Ｌ」レベルとなった時（時刻ｔ1 ）から所定時
間△ｔ経過すると、Ｎ番目の走査線ＹN の電位Ｖｇ
（Ｎ）が「Ｈ」レベルになるとともにリセット信号が
「Ｌ」レベルとなる（図３に示す時刻ｔ2 参照）。Ｎ番
目の走査線ＹN の電位Ｖｇ（Ｎ）が「Ｈ」レベルになっ
たことにより、この走査線ＹN に接続されたＴＦＴ１２
１はＯＮとなっている。このとき、リセット信号を
「Ｌ」レベルにするとともに映像信号バスライン２０７
に非表示データ、例えば黒表示の電位を供給すると、走
査線ＹN に接続されたＴＦＴ１２１を介してｍ（＝８５
３）個の画素電極１５１に非表示データの映像信号が書
き込まれる。
【００４８】時刻ｔ3 において水平帰線期間が終了して
リセット信号が「Ｈ」レベルになると、上述したと同様
にして１０８番目の映像信号線Ｘ108 から７４７番目の
映像信号線Ｘ747 に接続された論理回路２０２が順次サ
ンプリングパルスを出力する様なアドレス信号が映像信
号線駆動回路２９１のマトリクス配線部２０１に送られ
る。すると、映像信号線駆動回路２９１から映像信号線
Ｘ108 ，…Ｘ747 に映像信号が順次送られ、走査線ＹN
に接続されているＴＦＴ１２１を介して、対応する画素
電極１５１に映像信号データが書き込まれる。
【００４９】したがって、表示画面の上からＮ行目の画
素に対応する画素電極のうち、非表示領域５０３，５０
４の画素に対応する画素電極１５１には非表示データ、
例えば黒表示の電位が書き込まれ、表示領域５０２の画
素に対応する画素電極１５１には表示データが書き込ま
れる。
【００５０】これにより、表示領域５０２には表示デー
タが表示され、非表示領域５０３，５０４には非表示デ
ータ、上述の場合は「黒色」が表示されることになる。
【００５１】なお、図３に示す△ｔはＹN-1 行目の走査
線で制御されるＴＦＴ１２１のＯＦＦするタイミングが
走査線の時定数の影響で遅れ、ＹN 行に書き込むべき映
像信号をＹN-1 行目の画素電極１５１が保持してしまう
のを防ぐためのものである。
【００５２】以上説明したように本実施の形態の表示装
置によれば、リセット信号を変化させるだけで、水平帰
線期間に非表示領域の信号線に非表示データを書き込む
ことが可能となり、非表示領域の非表示データの表示を
容易に行うことができる。
【００５３】なお、上記実施の形態の液晶表示装置にお
いて、非表示データとして同フレームで画素電極に書き
込む映像信号と同極性の信号を指定して、水平帰線期間
中にあらかじめ書き込んでおくこと、すなわちプリチャ
ージすることにより表示データの十分な書き込みを行う
ことが可能となり、高コントラストの表示を得ることが
できる。
【００５４】また、本実施の形態においては、リセット
信号によって一水平画素全てに対して非表示データの書
き込みを行っているので、駆動回路によって表示画面上
の水平方向で任意に表示領域を選択した場合に、選択さ
れなかった領域の表示画素には、既に非表示データが保
持される。このため映像信号に手を加えることなしに表
示領域を任意に選択することができる。
【００５５】次に本発明による表示装置の第２の実施の
形態の構成を図５および図６を参照して説明する。この
実施の形態の表示装置は、図１乃至図２に示す第１の実
施の形態の液晶表示装置において、映像信号線駆動回路
２９１の構成を図５に示す構成の映像信号線駆動回路に
置換えるとともに映像信号バスライン２０７の代わりに
映像信号バスライン４０７Ａ，４０７Ｂを設けたもので
ある。
【００５６】この図５示す映像信号線駆動回路は、マト
リクス配線部４０１と、２種類の駆動部とを備えてお
り、一方の駆動部は表示領域の映像信号線を駆動するの
に用いられ、他方の駆動部は非表示領域の映像信号線を
駆動するのに用いられる。
【００５７】上記一方の駆動部は図５（ａ）に示すよう
に表示領域の各映像信号線毎に設けられ、論理回路４０
２Ａと、この論理回路４０２Ａの出力を受けるバッファ
アンプ回路４０４Ａと、このバッファアンプ回路４０４
Ａの出力に基づいて映像信号を選択する映像信号選択回
路４０５Ａとを備えている。また上記他方の駆動部は図
５（ｂ）に示すように非表示領域の各映像信号線毎に設
けられ、論理回路４０２Ｂと、この論理回路４０２Ｂの
出力を受けるバッファアンプ回路４０４Ｂと、このバッ
ファアンプ回路４０４Ｂの出力に基づいて映像信号を選
択する映像信号選択回路４０５Ｂとを備えている。
【００５８】マトリクス配線部４０１は図２に示すマト
リクス配線部２０１と同一の構成となっている。また論
理回路４０２Ａ，４０２Ｂは図２に示す論理回路２０２
と同一の構成となっている。バッファアンプ回路４０４
Ａ，４０４Ｂは図２に示すバッファアンプ回路２０４と
同一の構成となっている。なお、マトリクス配線部４０
１と論理回路４０２Ａは、駆動する映像信号線のアドレ
スがマトリクス配線部４０１Ａに入力されているときに
上記駆動する映像信号線に映像データが送出されるよう
に接続される。また、マトリクス配線部４０１と論理回
路４０２Ｂとの接続も同様である。なお、図５において
は映像信号選択回路に接続されるべき保持容量は図示さ
れていない。
【００５９】そして、バッファアンプ回路４０４Ａは論
理回路４０２Ａの出力を増幅および反転増幅し、バッフ
ァアンプ回路４０４Ｂは論理回路４０２Ｂの出力を増幅
および反転増幅する。また、映像信号選択回路４０５
は、２個のトランスファゲート４０５Ａ，４０５Ｂを有
している。トランスファゲート４０５Ａはバッファアン
プ回路４０４Ａの出力に基づいて映像信号バスライン４
０７Ａを介して送られてくる映像信号Ｖｉｄｅｏ１を選
択し、トランスファゲート４０５Ｂはバッファアンプ回
路４０４Ｂの出力に基づいて映像信号バスライン４０７
Ｂを介して送られてくる映像信号Ｖｉｄｅｏ２を選択す
る。
【００６０】このような構成とすることにより、表示パ
ネル内の非表示データの内容に対応して、ＴＦＴ１２１
の入力配線（映像信号線）の接続を前もって映像信号バ
スライン４０７Ａと映像信号バスライン４０７Ｂとに振
り分けておけば、図６に示すように映像信号に非表示デ
ータを挿入する必要がなくなる。また水平帰線期間に同
時に別の表示データを書き込むことも可能となり、一水
平画素ライン内で表示領域へのプリチャージの為の電圧
と非表示領域への非表示データの電圧を別に設定するこ
とができる。例えば図４に示すような表示画像の場合
は、表示領域５０２に対応する信号線に映像信号Ｖｉｄ
ｅｏ１が入力するように接続し、非表示領域５０３と非
表示領域５０４に対応する信号線に映像信号Ｖｉｄｅｏ
２が入力するように接続する。非表示データを表示しな
い場合には映像信号Ｖｉｄｅｏ１と映像信号Ｖｉｄｅｏ
２は全く同じであるが、非表示データを表示する場合に
は映像信号Ｖｉｄｅｏ１はそのままで、映像信号Ｖｉｄ
ｅｏ２は非表示データとなる。なお、プリチャージ用電
圧を設定して入力したい時は図７に示すように映像信号
Ｖｉｄｅｏ１の水平帰線期間の電圧を±Ｖ1 に設定す
る。
【００６１】この第２の実施の形態の液晶表示装置も第
１の実施の形態と同様の効果を奏することは云うまでも
ない。
【００６２】次に、本発明による表示装置の第３の実施
の形態の構成を図８および図９を参照して説明する。こ
の実施の形態の表示装置は、図１乃至図２に示す第１の
実施の形態の液晶表示装置において、映像信号線駆動回
路２９１の構成を図８に示す構成の映像信号線駆動回路
に置き換えるとともに映像信号バスライン２０７の代わ
りに映像信号バスライン６０７およびラスタ信号バスラ
イン６０８Ａ，６０８Ｂを設けたものである。
【００６３】この図８に示す映像信号線駆動回路はマト
リクス配線部６０１と、２種類の駆動部とを備えてい
る。２種類の駆動部のうちの一方の駆動部は図８（ａ）
に示すように駆動する信号線毎に設けられ、論理回路６
０２Ａと、バッファアンプ回路６０４Ａ1 ，６０４Ａ2
と、トランスファゲートからなる映像信号選択回路６０
５Ａ1 ，６０５Ａ2 とを備えている。また他方の駆動部
は図８（ｂ）に示すように駆動する信号線毎に設けら
れ、論理回路６０２Ｂと、バッファアンプ回路６０４Ｂ
1 ，６０４Ｂ2 と、トランスファゲートからなる映像信
号選択回路６０５Ｂ1 ，６０５Ｂ2 とを備えている。な
お、図８においては保持容量は図示されていない。
【００６４】マトリクス配線部６０１は図２に示すマト
リクス配線部２０１と同一の構成となっている。論理回
路６０２Ａ，６０２Ｂは各々図２に示す論理回路２０２
からナンドゲートＮＡ６を削除したものである。バッフ
ァアンプ回路６０４Ａ1 ，６０４Ｂ2 ，６０４Ｃ1 ，６
０４Ｄ2 は各々、図２に示すバッファアンプ回路２０４
と同一の構成を有している。そしてバッファアンプ回路
６０４Ａ1 は論理回路６０２Ａの出力を増幅および反転
増幅し、バッファアンプ回路６０４Ｂ1 は論理回路６０
２Ｂの出力を増幅および反転増幅する。また、バッファ
アンプ回路６０４Ａ2 ，６０４Ａ3 は各々リセット信号
（本実施の形態においては正値論理）を増幅および反転
増幅する。
【００６５】トランスファゲート６０５Ａ1 はバッファ
アンプ回路６０４Ａ1 の出力に基づいて映像信号バスラ
イン６０７を介して送られてくる映像信号を選択し、ト
ランスファゲート６０５Ｂ1 はバッファアンプ回路６０
４Ｂ1 の出力に基づいて映像信号バスライン６０７を介
して送られてくる映像信号を選択する。またトランスフ
ァゲート６０５Ａ2 は、バッファアンプ回路６０４Ａ2
の出力に基づいて、ラスタ信号バスライン６０８Ａを介
して送られてくるラスタ信号Ｒａｓｔｅｒ１を選択し、
トランスファゲート６０５Ｂ2 はバッファアンプ回路６
０４Ｂ2 の出力に基づいて、ラスタ信号バスライン６０
８Ｂを介して送られてくるラスタ信号Ｒａｓｔｅｒ２を
選択する。
【００６６】このような構成とすることにより、非表示
データあるいはプリチャージ用電圧を表わすラスタ信号
Ｒａｓｔｅｒ１、Ｒａｓｔｅｒ２を表示データを表わす
映像信号と別に入力することが可能となり、図９に示す
ように映像信号の水平帰線期間のデータを修正する必要
がなくなる。またラスタ信号Ｒａｓｔｅｒ１とラスタ信
号Ｒａｓｔｅｒ２を別の配線で供給することで第２の実
施の形態と同様に一水平画素ライン内で非表示データと
プリチャージ用電圧を別々に設定して入力できる。
【００６７】この第３の実施の形態の表示装置も第１の
実施の形態の表示装置と同様の効果を奏することも云う
までもない。
【００６８】本発明による表示装置の第１、２、３の実
施の形態について以上説明したが、これらは各映像信号
線毎に論理回路が設置された例である。これに対して本
発明の第４の実施の形態のように、１つの論理回路で複
数の映像信号線を同時に駆動することができる。この第
４の実施の形態について図１０、１１を参照して説明す
る。この実施の形態の表示装置は図１乃至図２に示す第
１の実施の形態の液晶表示装置において、バッファアン
プ回路及び映像信号選択回路を図１０に示すバッファア
ンプ部７０４及び映像信号選択回路部７０５に置き換え
たものである。バッファアンプ部７０４は２個のバッフ
ァアンプ回路７０４，７０４ｂを有しており、映像信号
選択回路部７０５はトランスファゲートからなる映像信
号選択回路７０５ａ及びトランスファゲートからなる映
像信号選択回路７０５ｂを有している。
【００６９】論理回路７０２から出力されたサンプリン
グパルスが２個のバッファアンプ７０４ａ，７０４ｂに
入力される。これらのバッファアンプ回路７０４ａ，７
０４ｂはサンプリングパルスを増幅、反転増幅してそれ
ぞれトランスファゲート７０５ａ、７０５ｂに入力す
る。トランスファゲート７０５ａは映像信号バスライン
７０６ａを介して送られてくる映像信号Ｖｉｄｅｏ１を
選択し、トランスファゲート７０５ｂは映像信号バスラ
イン７０６ｂを介して送られてくる映像信号Ｖｉｄｅｏ
２を選択する。そして図１１に示すように映像信号バス
ライン７０６ａには奇数番目の映像信号線に書き込む映
像信号を供給し、映像信号バスライン７０６ｂには偶数
番目の映像信号線に書き込む映像信号を供給する。但し
図１１の映像信号Ｖｉｄｅｏ１，２の波形は、奇数番
目、或は偶数番目の映像信号線に対応した信号の内容を
図示するのは難しいため模式的表現をとってある。
【００７０】そして第１の実施の形態と同様にナンドゲ
ートＮＡ１，ＮＡ２，ＮＡ３，ＮＡ４に入力するデジタ
ル数値信号が全て「Ｈ」になった時だけ論理回路７０２
からサンプリングパルスが出力されて映像信号が選択、
出力される。またリセット信号が「Ｌ」レベルになるの
に同期して映像信号バスライン７０６ａ、７０６ｂから
必要な非表示データを供給することにより、映像信号線
全てに対応する映像信号選択回路部７０５から非表示映
像信号が出力される。なお、この第４の実施の形態では
デジタル入力信号Ｄ０〜Ｄ１９の周波数及び映像信号の
周波数が第１の実施の形態の半分で第１の実施の形態と
同様の表示を行うことができる。またこの駆動法を用い
ることでトランスファゲートの映像信号の十分な書き込
みが可能になる。本発明の第４の実施の形態は第１の実
施の形態だけではなく、第２、３の実施の形態にも適用
できることは言うまでもない。
【００７１】なお、以上説明した実施の形態ではリセッ
ト信号に基づいて非表示データを選択したが本発明の第
５の実施の形態のようにリセット信号に基づいて非表示
データを選択する回路が無い場合でも非表示データを表
示することが可能である。この第５の実施の形態の表示
装置を図１２、１３を参照して説明する。
【００７２】この第５の実施の形態の表示装置の映像信
号線駆動回路２９１の構成を図１２に示す。この実施の
形態の映像信号線駆動回路は、図１２に示すようにマト
リクス配線部８０１と、論理回路８０２と、バッファア
ンプ回路８０４と、映像信号選択回路８０５とを備えて
いる。マトリクス配線部８０１は図２に示す第１の実施
の形態のマトリクス配線部２０１からリセット信号用の
配線を削除したものである。また論理回路８０２は図２
に示す第１の実施の形態の論理回路２０２から最終段の
ナンドゲートＮＡ６を削除したものである。なお、バッ
ファアンプ回路８０４および映像信号選択回路８０５は
図２に示す第１の実施の形態のバッファアンプ回路２０
４および映像信号選択回路２０５と各々同一の構成とな
っている。
【００７３】図１３に示すように非表示データを選択、
出力する時はナンドゲートＮＡ１，ＮＡ２，ＮＡ３，Ｎ
Ａ４に入力するデジタル数値信号ＤＡ０〜ＤＡ１９を全
て「Ｈ」とし、これに同期させて映像信号バスラインに
非表示データを供給する。これにより全ての映像信号線
に対して非表示データを書き込むことができる。
【００７４】以上述べた実施の形態の表示装置において
は、図４に示すように表示画面の左右に非表示領域があ
る場合について説明した。本発明の表示装置の第６の実
施の形態のように、表示画面の上下に非表示領域がある
場合にも非表示データの表示を容易に行うことができ
る。この第６の実施の形態の表示装置を図１４乃至図１
６を参照して説明する。
【００７５】この第６の実施の形態の表示装置は、第１
乃至第４のいずれかの実施の形態の表示装置において、
走査線駆動回路２９３が図１５に示すような構成を有し
ているものである。そして図１４に示す表示画面を容易
に表示することが可能となる。
【００７６】図１４において表示データ表示領域９０２
では、走査線駆動回路２９３は走査線Ｙ1 ，走査線
Ｙ2 ，…走査線Ｙn に順次ゲートＯＮ電圧Ｖｇを出力す
る。それに対し上下の非表示データ表示領域９０３，９
０４での非表示データの書き込みでは、走査線駆動回路
２９３は非表示領域の走査線全てに対して同時にゲート
ＯＮ電圧Ｖｇを出力する。
【００７７】この実施の形態にかかる走査線駆動回路２
９３は、図１５に示すように、マトリクス配線部１００
５ａ，１００５ｂ，１００５ｃと、リセット信号配線部
１００８とを有し、更に各走査線毎に設けられた論理回
路１００６ａ，１００６ｂ，１００６ｃ，１００６ｄお
よびバッファアンプ回路１００７を有している。
【００７８】今、走査線Ｙｊ（ｊ＝１，…ｎ）を選択す
るためのアドレス信号をＡ0 …Ａ8（Ａｉ（ｉ＝０，…
８）は０または１の値を有する）とすると、マトリクス
配線部１００５ａ，１００５ｂ，１００５ｃ全体で１８
本の配線を有する。この１８本の配線にはアドレス信号
の９ビットＡ0 …Ａ8 の各々の数値ＤＡＹ０〜ＤＡＹ８
と、これらの１０ビットＡ0 …Ａ8 を各々反転した数値
ＤＡＹ９〜ＤＡＹ１７とが入力される。
【００７９】マトリクス配線部１００５ａは、数値ＤＡ
Ｙ６〜ＤＡＹ８が入力される３本の配線と、数値ＤＡＹ
１５〜ＤＡＹ１７が入力される３本の配線とからなり、
マトリクス配線部１００５ｂは、数値ＤＡＹ３〜ＤＡＹ
５が入力される３本の配線と、数値ＤＡＹ１２〜ＤＡＹ
１４が入力される３本の配線とからなり、マトリクス配
線部１００５ｃは、数値ＤＡＹ０〜ＤＡＹ２が入力され
る３本の配線と、数値ＤＡＹ９〜ＤＡＹ１１が入力され
る３本の配線とからなっている。
【００８０】またリセット信号配線部１００８はリセッ
ト信号ＲｅｓｅｔＹ１が入力される配線とリセット信号
ＲｅｓｅｔＹ２が入力される配線とを有している。
【００８１】論理回路１００６ａ，１００６ｂ，１００
６ｃはそれぞれ３入力ナンドゲートＮＡ１，ＮＡ２，Ｎ
Ａ３から成る。論理回路部１００６ｄはそれぞれ２入力
ノアゲートＮＯ１，ＮＯ２から成る。ナンドゲートＮＡ
１は数値信号ＤＡＹ６かＤＡＹ１５のどちらかと、数値
信号ＤＡＹ７かＤＡＹ１６のどちらかと、数値信号ＤＡ
Ｙ８かＤＡＹ′１７のどちらかが入力されている。ナン
ドゲートＮＡ２は数値信号ＤＡＹ３かＤＡＹ１２のどち
らかと、数値信号ＤＡＹ４かＤＡＹ１３のどちらかと、
数値信号ＤＡＹ５かＤＡＹ′１４のどちらかが入力され
ている。ナンドゲートＮＡ３は数値信号ＤＡＹ０かＤＡ
Ｙ９のどちらかと、数値信号ＤＡＹ１かＤＡＹ１０のど
ちらかと、数値信号ＤＡＹ２かＤＡＹ′１１のどちから
が入力されている。ノアゲートＮＯ１にはナンドゲート
ＮＡ１，ＮＡ２，ＮＡ３の出力が入力される。異なる走
査線に対しては３入力ナンドゲートＮＡ１，ＮＡ２，Ｎ
Ａ３に接続される数値信号の組み合わせがそれぞれ異な
っている。
【００８２】ノアゲートＮＯ２には２入力のノアゲート
でノアゲートＮＯ１の出力とリセット信号が入力され、
演算結果がバッファアンプ回路１００７を介して走査線
に送出される。またリセット信号配線部１００８では表
示領域の走査線Ａを選択する論理回路１００６ｄにはリ
セット信号ＲｅｓｅｔＹ１が入力され、非表示領域の走
査線Ｂを選択する論理回路１００６ｄにはリセット信号
ＲｅｓｅｔＹ２が入力される。以上のように接続された
ナンドゲートＮＡ１，ＮＡ２，ＮＡ３の全ての入力が
「Ｈ」になった時あるいはリセット信号が「Ｈ」になっ
たときデコーダのノアゲートＮＯ２は「Ｌ」を出力す
る。
【００８３】ここで表示パネルの上下に非表示データを
表示しない場合は、リセット信号ＲｅｓｅｔＹ１、Ｒｅ
ｓｅｔＹ２はともに常に「Ｌ」になっているため、走査
信号駆動回路２９３は垂直走査期間にだけ順次走査電圧
を順次出力する。これに対し表示パネルの上下非表示デ
ータを表示する場合はリセット信号ＲｅｓｅｔＹ１は常
に「Ｌ」、リセット信号ＲｅｓｅｔＹ２は垂直走査期間
は「Ｌ」、垂直帰線期間に「Ｈ」になる（図１６参
照）。これにより垂直帰線期間には、リセット信号Ｒｅ
ｓｅｔＹ２が入力された全ての論理回路１００６ｄには
ナンドゲートＮＡ１，ＮＡ２，ＮＡ３，ＮＡ４の入力に
関わらず同時にサンプリングパルスをバッファアンプ回
路１００７に対して出力し走査電圧が出力される（図１
６参照）。これに合わせ映像信号線駆動回路２９１は垂
直走査期間の間、非表示データを出力することにより複
数の水平画素ラインに非表示データの書き込みが行われ
る。
【００８４】上記実施の形態でリセット信号Ｒｅｓｅｔ
Ｙ１は常に「Ｌ」であるため、リセット信号Ｒｅｓｅｔ
Ｙ１とノアゲートＮＯ２の入力を設定しない回路も可能
であるが、本実施の形態では各段での動作速度に差が出
ないように、すべての段にノアゲートＮＯ２が設定され
た回路とした。
【００８５】前述した水平帰線期間に左右の非表示デー
タを書き込むと同時に、上記した駆動回路と駆動方法を
用いて上下にも非表示データを表示した表示画面例を図
１４に示す。８５３×４８０個の表示画素を持つ表示装
置で６４０×４００画素の表示領域９０２でコンピュー
タの映像信号に基づく表示を行い、残りの表示領域９０
３，９０４，９０５，９０６には非表示データを表示さ
せる。
【００８６】なおリセット信号を上記の２種類よりも多
く設定することで更に多くの垂直画素数の映像信号規格
に対応できるようになることは言うまでもない。
【００８７】上記第１乃至第６の実施の形態において
は、映像信号線駆動回路２９１および走査線駆動回路２
９３の論理回路としてはデコーダが用いられていたがシ
フトレジスタを用いることもできる。映像信号線駆動回
路の論理回路にシフトレジスタを用いた場合を第７の実
施の形態として説明する。
【００８８】本発明による表示装置の第７の実施の形態
を図１７乃至図１９を参照して説明する。この実施の形
態の表示装置は図１に示す液晶表示装置において、映像
信号線駆動回路２９１を図１９に示す構成の映像信号線
駆動回路に置換えたものである。
【００８９】この図１９に示す映像信号線駆動回路は、
論理回路２０と、バッファアンプ部３０と、映像信号選
択回路４０とを備えている。論理回路２０はスタートパ
ルス、アスペクト比切換信号、およびリセット信号に基
づいて映像信号バスライン５０から映像データまたは非
表示データを取り出すためのタイミング信号を順次発生
するものであって、水平シフトレジスタ回路２１と、ア
スペクト比切換回路２４と、リセット回路２６とを備え
ている。
【００９０】今、本実施の形態の表示装置の表示領域２
８１の横の画素数と縦の画素が図４に示すように８５３
×４８０である場合、すなわちアスペクト比が１６：９
である場合を考える。この場合、シフトレジスタ回路２
１は上記横の画素数に対応して設けられた８５３個の例
えばＤ型フリップフロップ２２1 ，…２２853 と、入力
段切換回路２３とを備えている。８５３個のフリップフ
ロップ２２1 ，…２２853 は縦続接続されている。
【００９１】そして上記表示領域に図４に示すように表
示画面５０２の始まりとなる横の画素に対応するフリッ
プフロップ２２108 と、このフリップフロップ２２108
の前段のフリップフロップ２２107 との間に入力段切換
回路２３が設けられている。外部からのスタートパルス
がフリップフロップ２２1 に入力されると、図示しない
クロックパルスに同期して上記スタートパルスは後段の
フリップフロップ２２2 に転送されるとともにシフトレ
ジスタ回路２１の出力であるタイミング信号がアスペク
ト比切換回路２４に送られる。これが各段のフリップフ
ロップで順次繰り返される。フリップフロップ２２107
の出力は入力段切換回路２３に送られる。
【００９２】入力段切換回路２３は、表示領域２８１に
アスペクト比１６：９の表示画面を表示する場合には、
フリップフロップ２２107 の出力を選択し、アスペクト
比４：３の表示画面を表示する場合には、バイパスされ
たスタートパルスを選択して次段のフリップフロップ２
２108 に送出する。フリップフロップ２２108 は入力段
切換回路２３の出力（スタートパルス）を、上記クロッ
クパルスに同期して後段のフリップフロップ２２109 に
転送するとともにアスペクト比切換回路２４に送る。こ
れが各段のフリップフロップで繰りかえされ、スタート
パルスが順次、後段のフリップフロップに転送されると
ともにアスペクト切換回路２４に送出される。
【００９３】アスペクト比切換回路２４は８５３個のＮ
ＯＲ回路２５1 ，…２５853 を有している。ＮＯＲ回路
２５i （ｉ＝１，…１０７，７４８，…８５３）はアス
ペクト比切換信号とフリップフロップ２２i の出力とに
基づいてＮＯＲ演算を行い演算結果をリセット回路２６
に送出する。ＮＯＲ回路２５i （ｉ＝１０８，…７４
７）はアスペクト比切換信号と、「Ｌ」レベルの信号と
に基づいてＮＯＲ演算を行い、演算結果をリセット回路
２６に送出する。
【００９４】リセット回路２６は８５３個のＮＯＲ回路
２７1 ，…２７853 を有している。ＮＯＲ回路２７
i （ｉ＝１，…８５３）はアスペクト比切換回路２４の
ＮＯＲ回路２５i の出力と、リセット信号とに基づいて
ＮＯＲ演算を行い、演算結果をバッファアンプ部３０に
送出する。
【００９５】バッファアンプ部３０は８５３個のバッフ
ァアンプ回路３２1 ，…３２853 を有している。また映
像信号選択回路４０は８５３個のトランスファゲート４
２1，…４２853 を備えている。バッファアンプ回路３
２i （ｉ＝１，…８５３）は、ＮＯＲ回路２７i の出力
を増幅および反転増幅し、トランスファゲート４２iを
構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのゲ
ートに各々入力される。このトランスファゲート４２i
（ｉ＝１，…８５３）がＯＮとなっている期間の間、映
像信号バスラインを介して送られてくる映像データまた
は非表示データがサンプリングされ、対応する映像信号
線Ｘi （ｉ＝１，…８５３）に送られる。
【００９６】この実施の形態の表示装置の動作を図１８
および図１９を参照して説明する。図１８はアスペクト
比が１６：９の表示画面を表示する場合のタイミングチ
ャートであり、図１９はアスペクト比が４：３の表示画
面を表示する場合のタイミングチャートである。
【００９７】アスペクト比が１６：９の表示画面を表示
する場合は、アスペクト比切換信号は「Ｌ」レベルに設
定される。そして入力段切換回路２３によってフリップ
フロップ２２107 の出力が選択されてフリップフロップ
２２108 に送られるように接続が切換られている。した
がって一水平走査期間の開始時に外部から水平シフトレ
ジスタ回路２１に入力されたスタートパルスはクロック
信号に同期してフリップフロップ２２1 ，…２２853 に
順次転送されるとともに、これらの各フリップフロップ
２２i （ｉ＝１，…８５３）からアスペクト比切換回路
２４の対応するＮＯＲ回路２５i にタイミング信号が送
出される。なお、スタートパルスおよびタイミング信号
は、この実施の形態においては図１８に示すように負値
論理となっているとともにリセット信号は正値論理とな
っている。各フリップフロップ２２i （ｉ＝１，…８５
３）からタイミング信号が対応するＮＯＲ回路２５i に
送られると、ＮＯＲ回路２５i から「Ｈ」レベルの信号
が出力されてリセット回路２６の対応するＮＯＲ回路２
７i に送信される。
【００９８】上記一水平走査期間中はリセット信号は
「Ｌ」レベルに設定されているのでＮＯＲ回路２５i の
出力が「Ｈ」の時だけＮＯＲ回路２７i （ｉ＝１，…８
５３）から「Ｌ」レベルの信号が出力され、バッファア
ンプ回路３２i を介して対応するトランスファゲート４
２i がＯＮする。これによりトランスファゲート４２i
（ｉ＝１，…８５３）によって映像信号バスライン５０
から映像データが対応する映像信号線Ｘi 取り込まれる
（図１８参照）。このようにして一水平走査期間中に映
像信号線Ｘi ，…Ｘ853 に映像データが順次取り込まれ
る。
【００９９】またこの実施の形態においては、水平帰線
期間のある期間にリセット信号が「Ｈ」レベルとなるた
め（図１８参照）、リセット回路２６の各ＮＯＲ回路２
７i（ｉ＝１，…８５３）から「Ｌ」レベルの信号が出
力され、全てのトランスファゲート４２i ，…４２853
がＯＮとなる。このとき映像信号バスライン５０に非表
示データ、例えば黒表示の電位を供給すると、この非表
示データはトランスファゲート４２i （ｉ＝１，…８５
３）を介して対応する映像信号線Ｘi 送られる。そして
第１の実施の形態の場合と同様に走査線駆動回路２９３
によって現在選択されている走査線に接続されたＴＦＴ
１２１を介して８５３個の画素電極に上記非表示データ
が書き込まれる。
【０１００】一方、アスペクト比が４：３表示画面を表
示する場合は、図１９に示すようにアスペクト比切換信
号は「Ｈ」レベルに固定される。したがってアスペクト
比切換回路２４のＮＯＲ回路２５1 〜２５107 およびＮ
ＯＲ回路２５748 〜２５853の出力は各々、常に「Ｌ」
レベルとなっている。水平帰線期間のある期間にリセッ
ト信号は「Ｈ」レベルとなるから（図１９参照）、アス
ペクト比が１６：９の場合と同様に、走査線駆動回路２
９３によって現在選択されている走査線に接続されたＴ
ＦＴ１２１を介して８５３個の画素電極に非表示データ
を書き込むことが可能となる。
【０１０１】そして一水平走査期間においては、上記の
通りＮＯＲ回路２５1 〜２５107 およびＮＯＲ回路２５
748 〜２５853 の出力は常に「Ｌ」レベルであり、図１
９に示すようにリセット信号は「Ｌ」レベルであるか
ら、リセット回路２６のＮＯＲ回路２７1 〜２７107 お
よびＮＯＲ回路２７748 〜２７853 の出力は、各々
「Ｈ」レベルとなる。このため、一水平走査期間内では
トランスファゲート４２1 〜４２107 およびトランスフ
ァゲート４２748 〜４２853 はＯＮせず、対応する映像
信号線Ｘ1 〜２７107 およびＸ748 〜Ｘ853 にＴＦＴ１
２１を介して接続された画素電極には、映像データが書
き込まれない。上記画素電極は、水平帰線期間に書き込
まれたデータを保持している。
【０１０２】また、一水平走査期間中に外部から送出さ
れてくるスタートパルスはフリップフロップ２２1 に入
力されるとともに入力段切換回路２３を介してフリップ
フロップ２２108 に入力される。そしてクロック信号に
同期してフリップフロップ２２1 からフリップフロップ
２２107 まで、スタートパルスが順次転送されるととも
に、フリップフロップ２２108 から最終段のフリップフ
ロップ２２853 までスタートパルスが順次転送される。
なお、フリップフロップ107 の出力は入力段切換回路２
３によってフリップフロップ２２108 には送られない。
【０１０３】そして上記クロック信号に同期して各段の
フリップフロップ２２i （ｉ＝１，…８５３）からスタ
ートパルスが出力されるとともに対応するＮＯＲ回路２
５iにタイミング信号が送出される。
【０１０４】このように一水平走査期間中に各ＮＯＲ回
路２５i （ｉ＝１，…８５３）にはタイミング信号が送
出されるが、前述したようにトランスファゲート４２1
〜４２107 およびトランスファゲート４２748 〜４２
853 はＯＮしない。
【０１０５】これに対してトランスファゲート４２108
〜４２747 はアスペクト比１６：９の場合と同様に上記
タイミング信号に応じてＯＮするから、映像データを取
り込むことが可能となる。したがって映像信号線Ｘ
i （ｉ＝１０８，…７４７）に、ＴＦＴ１２１を介して
接続された画素電極には映像データが書き込まれること
になり、例えば図４に示すように表示領域５０２には映
像データが表示され、非表示領域５０３，５０４には非
表示データが表示されることになる。
【０１０６】なおこの第７の実施の形態においては第１
の実施の形態の映像信号線駆動回路２９１の論理回路と
してデコーダの代わりにシフトレジスタを用いたが、第
２、第４および第５の実施の形態の映像信号線駆動回路
の論理回路としてデコーダの代わりにシフトレジスタを
用いることが可能であることは言うまでもない。
【０１０７】なお、本実施の形態においては、映像デー
タと非表示データとを選択するためのスイッチは共用の
アナログスイッチを用いているため、映像信号線駆動回
路は小さくすることが可能となり、映像信号線駆動回路
が設けられる、表示画面の周囲の額縁と呼ばれる領域を
小さくすることができる。また、映像信号線駆動回路を
表示領域の両側から設けて両側から駆動することが可能
となり、より高精細化することができる。
【０１０８】次に走査線駆動回路２９３の論理回路とし
てシフトレジスタを用いた場合を第８の実施の形態とし
て説明する。
【０１０９】本発明による表示装置の第８の実施の形態
を図２０乃至図２２を参照して説明する。この第８の実
施の形態の表示装置は、例えば第７の実施の形態の表示
装置において走査線駆動回路２９３の論理回路にシフト
レジスタを用いたものである。この走査線駆動回路２９
３は、論理回路６０と、バッファアンプ回路７０とを備
えている。
【０１１０】論理回路６０は、スタートパルス、アスペ
クト比切換信号、およびリセット信号に基づいて走査線
を選択するためのタイミング信号を順次発生するもので
あって、シフトレジスタ回路６１と、アスペクト比切換
回路６４と、リセット回路６６とを備えている。
【０１１１】今、本実施の形態の表示装置の表示領域２
８１（図１参照）の横の画素数と縦の画素数が図１４に
示すように８５３×４８０である場合、すなわちアスペ
クト比が１６：９である場合を考える。この場合、シフ
トレジスタ回路６１は上記縦の画素数に対応して設けら
れた４８０個の例えばＤ型のフリップフロップ６３1，
…６３480 と、入力段切換回路６２とを備えている。４
８０個のフリップフロップ６３1 ，…６３480 は縦続接
続されている。
【０１１２】そして上記表示領域２８１に、図１４に示
すようにアスペクト比が８：５の表示画面９０２を表示
するときに、この表示画面９０２の始まりとなる縦の画
素に対応するフリップフロップ６３41とこの前段のフリ
ップフロップ６３40との間に入力段切換回路６２が設け
られている。
【０１１３】外部から送られてくるスタートパルスがフ
リップフロップ６３1 に入力されると、図示しないクロ
ックパルスに同期して上記スタートパルスは順次後段の
フリップフロップに転送されるとともに、各段のフリッ
プフロップ６３i （ｉ＝１，…４０）からタイミング信
号がアスペクト比切換回路６４に順次送出される。
【０１１４】入力段切換回路６２は、表示領域２８１
（図１参照）に図１４に示すようなアスペクト比が８：
５の表示画面９０２を表示する場合には、バイパスされ
たスタートパルスを選択し、図４に示すようなアスペク
ト比が４：３の表示画面５０２を表示する場合にはフリ
ップフロップ６３40の出力を選択して次段のフリップフ
ロップ６３41に送出する。
【０１１５】フリップフロップ６３41は入力段切換回路
６２の出力を、上記クロックパルスに同期して後段のフ
リップフロップ６３42（図示せず）に転送するとともに
アスペクト比切換回路６４に送る。これが以後の各段の
フリップフロップで繰り返され、スタートパルスが順次
後段のフリップフロップに転送されるとともにアスペク
ト比切換回路６４に送出される。
【０１１６】アスペクト比切換回路６４は４８０個のＮ
ＯＲ回路６５1 ，…６５480 を有している。ＮＯＲ回路
６５i （ｉ＝１，…４０，４１１，…４８０）はアスペ
クト比切換信号とフリップフロップ６３i の出力とに基
づいてＮＯＲ演算を行い、演算結果をリセット回路６６
に送出する。またＮＯＲ回路６５i （ｉ＝４１，…４４
０）はフリップフロップ６３i の出力と、「Ｌ」レベル
の信号とに基づいてＮＯＲ演算を行い、演算結果をリセ
ット回路６６に送出する。
【０１１７】リセット回路６６は、４８０個のＮＯＲ回
路６７1 ，…６７480 を有している。ＮＯＲ回路６７i
（ｉ＝１，…４０，４１１，…４８０）はアスペクト比
切換回路６４のＮＯＲ回路６５i の出力と、リセット信
号とに基づいてＮＯＲ演算を行い、演算結果をバッファ
アンプ回路７０に送出する。またＮＯＲ回路６７i （ｉ
＝４１，…４４０）はＮＯＲ回路６５i の出力と、
「Ｌ」レベルの信号とに基づいてＮＯＲ演算を行い、演
算結果をバッファアンプ回路７０に送出する。
【０１１８】バッファアンプ回路７０は、４８０個のバ
ッファアンプ７２1 ，…７２480 を有している。バッフ
ァアンプ７２i （ｉ＝１，…４８０）はリセット回路６
６のＮＯＲ回路６７i の反転出力を増幅し、対応する走
査線Ｙi に送出する。
【０１１９】この第８の実施の形態の動作を図２１およ
び図２２を参照して説明する。図２１はアスペクト比が
４：３の表示画面を表示する場合のタイミングチャート
であり、図２２はアスペクト比が８：５の表示画面を表
示する場合のタイミングチャートである。
【０１２０】アスペクト比が４：３の表示画面を表示す
る場合は、アスペクト比切換信号およびリセット信号
（本実施例では正論理）は「Ｌ」レベルに設定されてい
る。そして入力切換回路２３によってフリップフロップ
６３40の出力が選択されてフリップフロップ６３41に送
られるように接続が切換えられる。
【０１２１】したがって一垂直走査期間の開始時に外部
からシフトレジスタ回路６１に入力されたスタートパル
スはクロック信号に同期してフリップフロップ６３1 ，
…６３480 に順次転送されるとともに、これらの各フリ
ップフロップ６３i （ｉ＝１，…４８０）からアスペク
ト比切換回路６４の対応するＮＯＲ回路６５i に「Ｌ」
レベルのタイミングパルス信号ＳＲ（ｉ）が出力される
（図２１参照）。するとＮＯＲ回路６５i （ｉ＝１，…
４８０）から「Ｈ」レベルのパルス信号が出力され、こ
れによりリセット回路６６のＮＯＲ回路６７i から
「Ｌ」レベルのパルス信号が出力され、更に対応するバ
ッファアンプ７２i から「Ｈ」レベルのパルス信号Ｖｇ
（ｉ）が出力される。
【０１２２】以上により一垂直走査期間に全走査線で順
次書き込みが行われ、図４に示すアスペクト比が４：３
の表示画面５０２が表示されることになる。
【０１２３】アスペクト比が８：５の表示画面を表示す
る場合は、図２２に示すようにアスペクト比切換信号は
「Ｈ」レベルに設定されるとともに、リセット信号は垂
直帰線期間中の所定期間だけ「Ｈ」レベルにされる。そ
して入力段切換回路２３によってバイパスされたスター
トパルスが選択されてフリップフロップ６３41に送られ
るように接続が切換えられる。
【０１２４】したがって一垂直走査期間の開始時に外部
からシフトレジスタ回路６１に入力されたスタートパル
スはクロック信号に同期してフリップフロップ６３1 …
６３41とフリップフロップ６３41…６３480 それぞれで
順次転送されるとともに、これらの各フリップフロップ
６３i （ｉ＝１，…４８０）からアスペクト比切換回路
６４の対応するＮＯＲ回路６５i に「Ｌ」レベルのタイ
ミングパルス信号ＳＲ（ｉ）が出力される（図２２参
照）。
【０１２５】するとＮＯＲ回路６５i （ｉ＝１，…４８
０）から「Ｈ」レベルのパルス信号が出力される。しか
し、アスペクト比切換信号が「Ｈ」レベルに設定されて
いるため、他のＮＯＲ回路６５i （ｉ＝１，…４０，４
４１，…４８０）の出力は「Ｌ」レベルに固定されたま
まとなっている。
【０１２６】したがってリセット回路６６のＮＯＲ回路
６７i （ｉ＝１，…４０，４４１，…４８０）の出力は
一垂直走査期間中、「Ｈ」レベルに固定されるが、表示
データ表示領域のＮＯＲ回路６７i （ｉ＝４１，…４４
１）の出力は、アスペクト比切換回路６４の対応するＮ
ＯＲ回路６５i からパルス信号を受信したときに「Ｌ」
レベルのパルス信号を出力する。
【０１２７】これにより表示切換領域９０３，９０４
（図１４参照）のバッファアンプ７２i （ｉ＝１，…４
０，４４１，…４８０）の出力は一垂直走査期間中、
「Ｌ」レベルに固定され、表示切換領域の走査線は選択
されない。しかし、データ表示領域のバッファアンプ７
２i （ｉ＝４１，…４４０）からは、選択するためのタ
イミングパルス信号Ｖｇ（ｉ）が順次出力され、一垂直
走査期間中に対応する走査線Ｙi が順次走査される。こ
れにより図１４に示すように、表示データ表示領域９０
２にのみ映像データの書き込みが行われる。
【０１２８】また垂直帰線期間の所定期中にリセット信
号が「Ｈ」レベルになることにより、表示切換領域９０
３，９０４のＮＯＲ回路６７i （ｉ＝１，…４０，４４
１，…４８０）の出力は垂直帰線期間の所定期間中、
「Ｌ」レベルになる。なおこのとき表示領域のＮＯＲ回
路６７i （ｉ＝４１，…４４１）の出力は「Ｈ」レベル
である。
【０１２９】したがって、表示切換領域のバッファアン
プの出力は「Ｈ」レベルとなるから、この表示切換領域
の走査線Ｙi （ｉ＝１，…４０，４４１，…４８０）
は、上記所期間中、常時選択されており、これらの走査
線に接続された全てのＴＦＴはＯＮとなる。また表示領
域のバッファアンプの出力は「Ｌ」レベルとなるから表
示領域の走査線Ｙi （i ＝４１…４４０）に接続された
全てのＴＦＴは、上期期間中常時ＯＦＦとなる。
【０１３０】以上説明したように本実施の形態の表示装
置によれば、非表示領域の非表示データの表示を容易に
行うことができる。
【０１３１】なお、上記第１乃至第８の実施の形態にお
いて図２３に示すように、非表示データの書き込みの際
に液晶に印加する電圧を、表示データを表示する際に液
晶に印加する電圧領域△ＶLc1 より大きな電圧ＶLc2 に
することでフリッカを見えにくくすることもできる。
【０１３２】また上記実施の形態では非表示データを黒
表示としたが白でも中間調でもよい。
【０１３３】なお上記実施の形態においては表示装置は
液晶表示装置であったが、他の表示装置にも本発明を適
用できることは云うまでもない。
【０１３４】
【発明の効果】以上述べたように本発明によれば、非表
示領域の非表示データの表示を容易に行うことができ
る。
【図面の簡単な説明】
【図１】本発明による表示装置の第１の実施の形態の構
成を示す構成図。
【図２】第１の実施の形態の表示装置にかかる映像信号
線駆動回路の一具体例の構成を示す図。
【図３】第１の実施の形態の表示装置の駆動タイミング
を示す図。
【図４】本発明の表示装置によって表示される表示画像
の一例を示す図。
【図５】本発明による表示装置の第２の実施の形態にか
かる映像信号線駆動回路の一具体例の構成を示す図。
【図６】第２の実施の形態の表示装置の駆動タイミング
を示す図。
【図７】第２の実施の形態の表示装置の他の駆動タイミ
ングを示す図。
【図８】本発明による表示装置の第３の実施の形態にか
かる映像信号線駆動回路の一具体例の構成を示す図。
【図９】第３の実施の形態の表示装置の駆動タイミング
を示す図。
【図１０】本発明による表示装置の第４の実施の形態に
かかる映像信号線駆動回路の一具体例の構成を示す図。
【図１１】第４の実施の形態の表示装置の駆動タイミン
グを示す図。
【図１２】本発明による表示装置の第５の実施の形態に
かかる映像信号線駆動回路の一具体例の構成を示す図。
【図１３】第５の実施の形態の表示装置の駆動タイミン
グを示す図。
【図１４】本発明の表示装置によって表示される表示画
像の一例を示す図。
【図１５】本発明による表示装置の第６の実施の形態に
かかる走査線駆動回路の一具体例の構成を示す図。
【図１６】第６の実施の形態の表示装置の駆動タイミン
グを示す図。
【図１７】第７の実施の形態にかかる映像信号線駆動回
路の一具体例の構成を示す図。
【図１８】第７の実施の形態の表示装置の一駆動方法を
説明するタイミングチャート。
【図１９】第７の実施の形態の表示装置の他の駆動方法
を説明するタイミングチャート。
【図２０】第８の実施の形態にかかる走査線駆動回路の
一具体例の構成を示す図。
【図２１】第８の実施の形態の表示装置の一駆動方法を
説明するタイミングチャート。
【図２２】第８の実施の形態の表示装置の他の駆動方法
を説明するタイミングチャート。
【図２３】液晶印加電圧と光透過率との関係を示すグラ
フ。
【符号の説明】
２０ 論理回路 ２１ 水平シフトレジスタ回路 ２１i （ｉ＝１，…８５３） フリップフロップ ２３ 入力段切換回路 ２４ アスペクト比切換回路 ２５i （ｉ＝１，…８５３） ＮＯＲ回路 ２６ リセット回路 ２７i （ｉ＝１，…８５３） ＮＯＲ回路 ３０ バッファアンプ部 ３２i （ｉ＝１，…８５３） ＮＯＲ回路 ４０ 映像信号選択回路 ４２i （ｉ＝１，…８５３） トランスファゲート ６０ 論理回路 ６１ シフトレジスタ回路 ６３i （ｉ＝１，…４８０） フリップフロップ ６４ アスペクト比切換回路 ６５i （ｉ＝１，…４８０） ＮＯＲ回路 ６６ リセット回路 ６７i （ｉ＝１，…４８０） ＮＯＲ回路 ７０ バッファアンプ回路 ７２i （ｉ＝１，…４８０） バッファアンプ １０１ マトリクスアレイ基板 １２１ ＴＦＴ １５１ 画素電極 ２０１ マトリクス配線部 ２０２ 論理回路 ２０４ バッファアンプ回路 ２０５ 映像信号選択回路 ２０６ 保持容量 ２０７ 映像信号バスライン ２１１ 保持容量線 ２８１ 表示領域 ２９１ 映像信号線駆動回路 ２９３ 走査線駆動回路 ２９５ 対向電極駆動回路 ２９６ 画素電位保持容量線駆動回路 ３０１ 対向電極 ３５１ 液晶層 ４０１ マトリクス配線部 ４０２Ａ，４０２Ｂ 論理回路 ４０４Ａ，４０４Ｂ バッファアンプ回路 ４０５Ａ，４０５Ｂ 映像信号選択回路（トランスファ
ゲート） ４０７Ａ，４０７Ｂ 映像信号バスライン ５０１ 液晶表示装置 ５０２ 表示領域 ５０３ 非表示領域 ５０４ 非表示領域 ６０１ マトリクス配線部 ６０２Ａ，６０２Ｂ 論理回路 ６０４Ａ，６０４Ｂ バッファアンプ回路 ６０５Ａ，６０５Ｂ，６０５Ｃ，６０５Ｄ 映像信号選
択回路（トランスファゲート） ６０７ 映像信号バスライン ６０８Ａ，６０８Ｂ ラスタ信号バスライン ７０１ マトリクス配線部 ７０２ 論理回路 ７０４ バッファアンプ部 ７０４ａ，７０４ｂ バッファアンプ回路 ７０５ 映像信号選択回路部 ７０５ａ，７０５ｂ トランスファゲート ８０１ マトリクス配線部 ８０２ 論理回路 ８０４ バッファアンプ回路 ８０５ 映像信号選択回路

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に配置された複数の画素電極
    と、各画素電極に対応して設けられたスイッチ素子と、
    前記画素電極のうち同じ行方向に配置された画素電極に
    対応するスイッチ素子を共通接続して同時に開閉動作さ
    せる制御信号を送るための走査線と、前記画素電極のう
    ち同じ列方向に配置された画素電極に、対応するスイッ
    チ素子を介して映像信号を送るための映像信号線と、前
    記複数の画素電極に対向配置された対向配置された対向
    電極と、を有する表示パネル部と、 映像データを受信する前に受信したリセット信号に応じ
    た第１のタイミング信号を生成し、この第１のタイミン
    グ信号に基づいて、前記リセット信号に同期して送られ
    てくる非表示データを選択し、この選択した非表示デー
    タを前記第１のタイミング信号に対応する前記映像信号
    線に送出し、その後、送られくる前記映像データを、第
    ２のタイミング信号に基づいて選択し、この選択した映
    像データを前記第２のタイミング信号に対応する前記映
    像信号線に送出する映像信号線駆動回路と、 を備えていることを特徴とする表示装置。
  2. 【請求項２】請求項１記載の表示装置を駆動する駆動方
    法であって、 前記非表示データを一水平帰線期間中に書き込み、前記
    映像データを一水平走査期間中に書き込むことを特徴と
    する表示装置の駆動方法。
  3. 【請求項３】前記一水平帰線期間中に書き込まれる前記
    非表示データの信号の極性が、同一水平画素ライン中の
    表示領域に前記水平走査期間中に書き込まれる前記映像
    データの信号の極性と同一であることを特徴とする請求
    項２記載の表示装置の駆動方法。
  4. 【請求項４】前記非表示データの表示には、前記映像デ
    ータの表示に用いられる画素電極と対向電極との間の電
    位差の領域外の電位差が用いられることを特徴とする請
    求項２記載の表示装置の駆動方法。
  5. 【請求項５】前記映像信号線駆動回路は、ｎビットのア
    ドレス信号と前記リセット信号とに基づいて前記第１ま
    たは第２のタイミング信号を出力する論理回路と、この
    論理回路の出力に基づいて前記映像データ又は非表示デ
    ータを選択する選択回路と、 を備えていることを特徴とする請求項１記載の表示装
    置。
  6. 【請求項６】前記映像信号線駆動回路は、 ｎビットのアドレス信号に基づいて前記第１または第２
    のタイミング信号を出力する論理回路と、 前記第１のタイミング信号に基づいて前記非表示データ
    を選択する第１の選択回路と、 前記第２のタイミング信号に基づいて前記映像データを
    選択する第２の選択回路と、 を備えていることを特徴とする請求項１記載の表示装
    置。
  7. 【請求項７】前記映像信号線駆動回路は、 縦続接続された複数のフリップフロップからなり、スタ
    ートパルスを受信し、このスタートパルスをクロック信
    号に同期して後段のフリップフロップに順次転送するシ
    フトレジスタ回路と、このシフトレジスタ回路の各段の
    フリップフロップの出力と前記リセット信号とに基づい
    て前記第１または第２のタイミング信号を出力するリセ
    ット回路とを有する論理回路と、 前記第１または第２のタイミング信号に基づいて前記映
    像データまたは前記非表示データを選択する選択回路
    と、 を備えていることを特徴とする請求項１記載の表示装
    置。
  8. 【請求項８】前記シフトレジスタ回路の所定の段のフリ
    ップフロップと次段のフリップフロップとの間に設けら
    れ、表示される画面のアスペクト比に応じて、前記所定
    の段のフリップフロップの出力を選択するか、または初
    段のフリップフロップに入力されるスタートパルスをバ
    イパスしたパルス信号を選択するように接続を切換え、
    この選択した信号を前記次段のフリップフロップに送出
    する切換手段を備えていることを特徴とする請求項７記
    載の表示装置。
  9. 【請求項９】前記切換手段が前記バイパスされたパルス
    信号を選択するように接続を切換えた場合には、前記初
    段乃至前記所定の段のフリップフロップを含む複数段の
    フリップフロップの出力に基づいた前記第２のタイミン
    グ信号を出力しないようにする手段を前記論理回路は更
    に備えていることを特徴とする請求項８記載の表示装
    置。
  10. 【請求項１０】マトリクス状に配置された複数の画素電
    極と、各画素電極に対応して設けられたスイッチ素子
    と、前記画素電極のうち同じ行方向に配置された画素電
    極に対応するスイッチ素子を共通接続して同時に開閉動
    作させる制御信号を送るための走査線と、前記画素電極
    のうち同じ列方向に配置された画素電極に、対応するス
    イッチ素子を介して映像データを送るための映像信号線
    と、前記画素電極に対向配置された対向電極と、を有す
    る表示パネル部と、 リセット信号を受信しない場合は第１期間で走査線を選
    択し、リセット信号を受信した場合は前記第１期間とは
    異なる第２期間で走査線を選択する論理回路と、前記論
    理回路の出力に基づいて選択された走査線に前記制御信
    号を供給するバッファアンプ回路と、を有する走査線駆
    動回路部と、 を備えていることを特徴とする表示装置。
  11. 【請求項１１】複数の表示画素から成る水平画素ライン
    が複数本配列されて成る表示パネルに映像データに基づ
    く表示画像を形成する表示装置の駆動方法において、 前記映像データの垂直帰線期間を含めた一垂直走査期間
    の水平画素ライン数の設定が表示パネルの水平画素ライ
    ン数よりも少ない場合、前記映像データに対応しない複
    数の水平画素ラインに同時に非表示データを第１期間で
    書き込むと共に、前記映像データを、この映像データに
    対応する少なくとも一本の前記水平画素ラインに、前記
    第１期間と異なる第２期間で書き込むことを特徴とする
    表示装置の駆動方法。
  12. 【請求項１２】前記第１期間が一垂直帰線期間で、前記
    第２期間が垂直走査期間であることを特徴とする請求項
    １１記載の表示装置の駆動方法。
  13. 【請求項１３】前記論理回路は、ｍビットのアドレス信
    号と前記リセット信号に基づいて走査線を選択すること
    を特徴とする請求項１０記載の表示装置。
  14. 【請求項１４】前記論理回路は、 縦続接続された複数のフリップフロップからなり、スタ
    ートパルスを受信し、このスタートパルスをクロック信
    号に同期して後段のフリップフロップに順次転送するシ
    フトレジスタ回路と、このシフトレジスタ回路の各段の
    フリップフロップの出力と前記リセット信号とに基づい
    て前記走査線を選択するための信号を出力するリセット
    回路とを有する、 ことを特徴とする請求項１０記載の表示装置。
  15. 【請求項１５】前記シフトレジスタ回路の所定の段のフ
    リップフロップと次段のフリップフロップとの間に設け
    られ、表示される画面のアスペクト比に応じて、前記所
    定の段のフリップフロップの出力を選択するか、または
    初段のフリップフロップに入力されるスタートパルスを
    バイパスしたパルス信号を選択するように接続を切換
    え、この選択した信号を前記次段のフリップフロップに
    送出する切換手段を備えていることを特徴とする請求項
    １４記載の表示装置。
  16. 【請求項１６】前記切換手段が前記バイパスされたパル
    ス信号を選択するように接続を切換えた場合には、前記
    初段乃至前記所定の段のフリップフロップを含む複数段
    のフリップフロップの出力に基づいた前記走査線を選択
    するための信号を出力しないようにする手段を前記論理
    回路は更に備えていることを特徴とする請求項１５記載
    の表示装置。
  17. 【請求項１７】前記表示パネル部は、前記画素電極、前
    記スイッチ素子、前記走査線、および前記映像信号線が
    形成されたアレイ基板と、前記対向電極が形成された対
    向基板と、前記アレイ基板と前記対向基板との間に挟持
    された液晶層と、を備えていることを特徴とする請求項
    １，５，６，７，８，９のいずれかに記載の表示装置。
  18. 【請求項１８】前記映像信号線駆動回路は前記アレイ基
    板上に形成されていることを特徴とする請求項１７記載
    の表示装置。
  19. 【請求項１９】前記表示パネル部は、前記画素電極、前
    記スイッチ素子、前記走査線、および前記映像信号線が
    形成されたアレイ基板と、前記対向電極が形成された対
    向基板と、前記アレイ基板と前記対向基板との間に挟持
    された液晶層と、を備えていることを特徴とする請求項
    １０，１３，１４，１５，１６のいずれかに記載の表示
    装置。
  20. 【請求項２０】前記走査線駆動回路は前記アレイ基板上
    に形成されていることを特徴とする請求項１９記載の表
    示装置。
JP12225497A 1996-07-11 1997-05-13 表示装置及びその駆動方法 Expired - Lifetime JP3813689B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12225497A JP3813689B2 (ja) 1996-07-11 1997-05-13 表示装置及びその駆動方法
TW086108987A TW425485B (en) 1996-07-11 1997-06-26 Display device and its drive method
US08/891,109 US6232945B1 (en) 1996-07-11 1997-07-10 Display device and its driving method
KR1019970033550A KR100233454B1 (ko) 1996-07-11 1997-07-11 표시장치 및 그 구동방법
KR1019990023210A KR100258390B1 (en) 1996-07-11 1999-06-21 Display device and driving method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18231896 1996-07-11
JP8-182318 1996-07-11
JP12225497A JP3813689B2 (ja) 1996-07-11 1997-05-13 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JPH1097230A true JPH1097230A (ja) 1998-04-14
JP3813689B2 JP3813689B2 (ja) 2006-08-23

Family

ID=26459416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12225497A Expired - Lifetime JP3813689B2 (ja) 1996-07-11 1997-05-13 表示装置及びその駆動方法

Country Status (4)

Country Link
US (1) US6232945B1 (ja)
JP (1) JP3813689B2 (ja)
KR (1) KR100233454B1 (ja)
TW (1) TW425485B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001188504A (ja) * 1999-10-22 2001-07-10 Toshiba Corp 平面表示装置およびその駆動方法
KR100363828B1 (ko) * 1999-07-14 2002-12-06 샤프 가부시키가이샤 액정 표시 장치
JP2005517201A (ja) * 2001-06-08 2005-06-09 トムソン　ライセンシング　ソシエテ　アノニム Ｌｃｏｓの列メモリの影響の減少
EP1577874A2 (en) * 1998-02-09 2005-09-21 Seiko Epson Corporation Electrooptical apparatus and driving method therefor, liquid crystal display apparatus and driving method therefor, electrooptical apparatus and driving circuit therefor, and electronic equipment
JP2006330645A (ja) * 2005-05-30 2006-12-07 Sanyo Epson Imaging Devices Corp 表示装置
WO2006134873A1 (ja) * 2005-06-14 2006-12-21 Sharp Kabushiki Kaisha 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置
JP2013156645A (ja) * 2013-03-15 2013-08-15 Seiko Epson Corp 電気光学装置、電気光学装置の制御装置および電子機器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407783B1 (en) * 1998-04-07 2002-06-18 Optrex Corporation Liquid crystal display device
US6937277B1 (en) * 1998-04-24 2005-08-30 Canon Kabushiki Kaisha Image input apparatus employing read region size determination
US6046736A (en) * 1998-08-17 2000-04-04 Sarnoff Corporation Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers
KR100317823B1 (ko) * 1998-09-24 2001-12-24 니시무로 타이죠 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof
US6606080B2 (en) * 1999-12-24 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and electronic equipment
JP4566459B2 (ja) * 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
EP1666898B1 (en) * 2003-09-03 2007-11-21 Advantest Corporation Testing apparatus
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
JP2006053428A (ja) * 2004-08-13 2006-02-23 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路
JP5141363B2 (ja) * 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR102344730B1 (ko) * 2014-12-26 2021-12-31 엘지디스플레이 주식회사 데이터 구동부, 표시장치 및 이의 구동방법
KR20170010283A (ko) * 2015-07-17 2017-01-26 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0295690B1 (en) * 1987-06-19 1994-11-30 Kabushiki Kaisha Toshiba Display area control system for plasma display apparatus
US5592194A (en) * 1988-04-27 1997-01-07 Seiko Epson Corporation Display controller
DE68922159T2 (de) * 1988-08-17 1995-09-14 Canon Kk Anzeigevorrichtung.
JP3329009B2 (ja) 1993-06-30 2002-09-30 ソニー株式会社 アクティブマトリクス表示装置
EP0674207B1 (en) * 1993-09-09 2001-11-28 Kabushiki Kaisha Toshiba Display device
JP3451717B2 (ja) 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3105408B2 (ja) * 1994-10-19 2000-10-30 シャープ株式会社 液晶表示素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577874A2 (en) * 1998-02-09 2005-09-21 Seiko Epson Corporation Electrooptical apparatus and driving method therefor, liquid crystal display apparatus and driving method therefor, electrooptical apparatus and driving circuit therefor, and electronic equipment
KR100363828B1 (ko) * 1999-07-14 2002-12-06 샤프 가부시키가이샤 액정 표시 장치
JP2001188504A (ja) * 1999-10-22 2001-07-10 Toshiba Corp 平面表示装置およびその駆動方法
JP2005517201A (ja) * 2001-06-08 2005-06-09 トムソン　ライセンシング　ソシエテ　アノニム Ｌｃｏｓの列メモリの影響の減少
JP2006330645A (ja) * 2005-05-30 2006-12-07 Sanyo Epson Imaging Devices Corp 表示装置
WO2006134873A1 (ja) * 2005-06-14 2006-12-21 Sharp Kabushiki Kaisha 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置
JPWO2006134873A1 (ja) * 2005-06-14 2009-01-08 シャープ株式会社 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置
US8144103B2 (en) 2005-06-14 2012-03-27 Sharp Kabushiki Kaisha Driving circuit of display device, method of driving display device, and display device for enabling partial screen and widescreen display modes
JP2013156645A (ja) * 2013-03-15 2013-08-15 Seiko Epson Corp 電気光学装置、電気光学装置の制御装置および電子機器

Also Published As

Publication number Publication date
KR100233454B1 (ko) 1999-12-01
TW425485B (en) 2001-03-11
US6232945B1 (en) 2001-05-15
JP3813689B2 (ja) 2006-08-23
KR980010961A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
JP3813689B2 (ja) 表示装置及びその駆動方法
KR100768116B1 (ko) 액정 표시 장치 및 그 구동 방법
US8269706B2 (en) Operating unit of liquid crystal display panel and method for operating the same
JP4894081B2 (ja) 表示装置およびその駆動方法
KR950013444B1 (ko) 액정 표시장치
TWI273545B (en) Electro-optical device, circuit for driving electro-optical device, method of driving electro-optical device, and electronic apparatus
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR100653143B1 (ko) 전기광학장치, 전기광학장치의 구동회로, 전기광학장치의구동방법 및 전자기기
JP2004334171A (ja) 液晶表示パネルおよび液晶表示装置並びに駆動方法
JP2001051252A (ja) 液晶表示装置の駆動方法
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP2854621B2 (ja) 表示装置の駆動回路
JP2003131630A (ja) 液晶表示装置
JP2854620B2 (ja) 表示装置の駆動方法
JP3243950B2 (ja) 映像表示装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP3815212B2 (ja) 電気光学装置及び電子機器、並びに電気光学装置の調整方法
JPH08286640A (ja) アクティブマトリクス表示装置
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法
JPH0830242A (ja) 液晶駆動装置
JP4352507B2 (ja) 液晶表示装置およびその駆動方法
JPH07160226A (ja) 液晶表示装置
JP2000267634A (ja) 液晶表示装置およびその駆動方法並びに液晶表示システム
JP2001356739A (ja) 表示装置およびその駆動方法
JPH10197847A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060601

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140609

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term