JP3815212B2 - 電気光学装置及び電子機器、並びに電気光学装置の調整方法 - Google Patents
電気光学装置及び電子機器、並びに電気光学装置の調整方法 Download PDFInfo
- Publication number
- JP3815212B2 JP3815212B2 JP2000368936A JP2000368936A JP3815212B2 JP 3815212 B2 JP3815212 B2 JP 3815212B2 JP 2000368936 A JP2000368936 A JP 2000368936A JP 2000368936 A JP2000368936 A JP 2000368936A JP 3815212 B2 JP3815212 B2 JP 3815212B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- data line
- block
- pixel
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、液晶表示装置などの電気光学装置において、複数のデータ線をまとめたブロックの境において発生する輝度ムラの発生を抑えて、高品質な表示を可能とする電気光学装置、その補正量の設定が容易なパターン発生回路、および電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブ・マトリクス型の液晶表示装置について、図１３および図１４を参照して説明する。
まず、図１３に示されるように、従来の液晶表示装置は、主に、液晶表示パネル１００と、タイミング信号発生回路２００と、画像信号処理回路３０とから構成される。このうち、タイミング信号発生回路２００は、各部の制御に用いるクロック信号や制御信号（必要に応じて後述する）などを出力するものである。また、画像信号処理回路３０を構成するＳ／Ｐ変換回路３０２は、１系統の画像信号ＶＩＤをシリアル入力すると、これをＮ系統（図においてはＮ＝６）に分配するとともに、時間軸にＮ倍に伸長してパラレル出力するものである。ここで、画像信号をパラレル出力する理由は、後述するように、サンプリングされた画像信号がデータ線に印加される時間を十分に確保するためである。
【０００３】
一方、画像信号処理回路３０を構成する反転回路３０４は、Ｎ系統にパラレル出力された画像信号を、次のような基準にしたがって極性反転させた後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に供給するものである。すなわち、反転回路３０４は、画像信号の極性反転について、画像信号をデータ線に印加する方式が Ａ：走査線単位の極性反転であるか、Ｂ：データ線単位の極性反転であるか、Ｃ：画素単位の極性反転であるかに応じて定め、その極性反転周期を、１水平走査期間またはドットクロック周期に設定する。ただし、この例においては説明の便宜上、Ａ：走査線単位の極性反転である場合を例にとって説明する。なお、ここでいう画像信号の極性反転とは、対向電極の印加電圧またはこれにほぼ等しい電圧を基準として、変換直後における画像信号の電圧レベルを、交互に反転させることをいう。
【０００４】
次に、液晶表示パネル１００について説明する。この液晶表示パネル１００は、素子基板と対向基板とが一定の間隙をもって対向し、この間隙に、例えばＴＮ（Twisted Nematic）型液晶が封入された構成となっている。このうち、素子基板は、石英基板や、ハードガラス等からなるものである。そして、この素子基板には、図１４においてＸ（行）方向に沿って平行に、ｍ本の走査線１１２が形成され、また、これと直交するＹ（列）方向に沿って平行に、（６ｎ）本のデータ線１１４が形成されている（ｍ、ｎは、それぞれ整数である）。
ここで、データ線１１４は、６本を単位としてブロック化されており、これらを、便宜上、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂｎと表記する。また、以降の説明では、データ線を一般的に指摘する場合には、その符号を１１４として示すが、ブロックにおけるデータ線を特定して指摘する場合には、その符号を１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆとして示すことにする。
【０００５】
続いて、走査線１１２とデータ線１１４とが絶縁膜（図示省略）を介して交差する部分の近傍には、スイッチング素子としての一例たる薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）１１６が設けられている。このＴＦＴ１１６のゲートは、走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが画素電極１１８に接続されている。この画素電極１１８は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）等からなる透明電極であって、対向基板に形成された対向電極（共通電極）１０８に対向するものである。ここで、画素電極１１８と対向電極１０８との間に液晶１０５が挟持されているので、一端を画素電極１１８とし、他端を対向電極１０８として、液晶１０５を挟持した液晶容量は、走査線１１２とデータ線１１４との交差に対応して、ｍ行×（６ｎ）列のマトリクス状に配列することとなる。
なお、対向電極１０８には時間的に一定の電圧ＬＣcomが印加されている。また、走査線１１２とデータ線１１４との交差においては、ほかに蓄積容量（図示省略）が設けられて、その一端が画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端が共通接続されて時間的に一定の電圧が印加されている。
【０００６】
ここで、素子基板および対向基板の各対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）がそれぞれ設けられる一方、基板背面側には配向方向に沿った方向に吸収軸が設定された偏光子（図示省略）がそれぞれ設けられる。これにより、液晶容量に印加される電圧実効値がゼロであれば、この液晶容量を通過する光の透過率が最大（白色）になる一方、電圧実効値が大きくなるにつれて、透過率が徐々に減少して、ついには透過率が最小（黒色）になるように構成されている（ノーマリーホワイトモード）。
【０００７】
次に、走査線駆動回路１２０は、素子基板上に形成されて、タイミング信号発生回路２００からのクロック信号ＣＬＹや、この反転クロック信号ＣＬＹinv、転送開始パルスＤＹ等に基づいて、走査信号Ｇ１、Ｇ２、…、Ｇｍを生成し 走査線１１２の各々に出力するものである。詳細には、走査線駆動回路１２０は、図１５に示されるように、垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹ（および反転クロック信号ＣＬＹinv）の論理レベルが遷移する毎にシフトして、順番かつ排他的にＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇｍを、それぞれ１行目、２行目、…、ｍ行目の走査線１１２に供給するものである。
【０００８】
続いて、シフトレジスタ回路１３０は、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎを、１水平走査期間内に出力するものである。詳細には、シフトレジスタ回路１３０は、図１５に示されるように、１水平有効走査期間のはじまりに供給される転送開始パルスＤＸを、クロック信号ＣＬＸ（および反転クロック信号ＣＬＸinv）の論理レベルが遷移する毎にシフトするとともに、隣接するパルス同士が同時にＨレベルにならないように、そのパルス幅の期間をＳｍｐに狭めたサンプリング制御信号Ｓ１、Ｓ２、…、Ｓｍを、それぞれ出力するものである。
【０００９】
一方、画像信号処理回路３０によって６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６は、６本の画像信号線１７１を介して供給され、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎにしたがってデータ線１１４の各々にサンプリングされる構成となっている。詳細には、データ線１１４は、６本毎にブロック化されるとともに、図１４において左から数えてｊ（ｊは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４ａの一端に接続されるサンプリングスイッチ１４１は、サンプリング制御信号ＳｊがＨレベルになると、画像信号線１７１を介して供給された画像信号ＶＩＤ１をサンプリングして、当該データ線１１４ａに供給する構成となっている。
【００１０】
また、同じくｊ番目のブロックに属するデータ線１１４の６本のうち、２列目に位置するデータ線１１４ｂの一端に接続されるサンプリングスイッチ１４１は、サンプリング制御信号ＳｊがＨレベルになると、画像信号ＶＩＤ２をサンプリングして、当該データ線１１４ｂに供給する構成となっている。以下、同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６列目に位置するデータ線１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆの一端に接続されるサンプリングスイッチ１４１の各々は、サンプリング制御信号ＳｊがＨレベルになると、画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６の各々をそれぞれサンプリングして、対応するデータ線１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆに供給する構成となっている。すなわち、シフトレジスタ回路１３０と６ｎ個のサンプリングスイッチ１４１によりデータ線駆動回路が構成されることになる。
また、サンプリングスイッチ１４１の各々は、データ線１１４と画素電極１１８との間に介挿されたスイッチング素子と同様なＴＦＴである。
【００１１】
このような構成において、サンプリング制御信号Ｓ１がＨレベルになると、ブロックＢ１に属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６の電圧に応じた電荷が、現時点において選択された（走査信号がＨレベルとなっている）走査線１１２とブロックＢ１に属する６本のデータ線１１４ａ〜１１４ｆとの交差に対応する６個の液晶容量に、ＴＦＴ１１６のオンによってそれぞれ書き込まれることとなる。
【００１２】
この後、サンプリング制御信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する６本のデータ線１１４ａ〜１１４ｆに、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６の電圧に応じた電荷が、現時点において選択された走査線１１２とブロックＢ２に属する６本のデータ線１１４ａ〜１１４ｆとの交差部分に対応する６個の液晶容量に、それぞれ書き込まれることとなる。
【００１３】
以下、サンプリング制御信号Ｓ３、Ｓ４、…、Ｓｎが順次Ｈレベルになると、ブロックＢ３、Ｂ４、…、Ｂｎに属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、液晶容量への書き込みが同様に行われることになる。そして、この後、次の走査線が選択されて、ブロックＢ１、Ｂ２、…、Ｂｎにおいて同様な書き込みが繰り返し実行されることとなる。
【００１４】
この駆動方式では、サンプリングスイッチ１４１を制御するシフトレジスタ回路１３０の段数が、データ線を点順次で駆動する方式と比較して１／６に低減される。さらに、シフトレジスタ回路１３０に供給すべきクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの周波数も１／６となるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００１５】
ところで、対向基板１０８は、画素電極１１８のほかに、データ線１１４にも液晶１０５を介して対向する。また、データ線１１４は、Ｙ方向に延在しているため、特に、隣接するもの同士が容量的に結合しやすい。さらに、データ線１１４は自体は、アルミニウムなどの低抵抗の配線層から形成されるが、高精細化によりその線幅が狭められるために、ある程度の配線抵抗を持つことは避けられない。
これらの要因のため、画像信号をデータ線１１４にサンプリングしても、データ線１１４の電圧は、画像信号の電圧と直ちに一致するのではなく、寄生容量や配線抵抗等で定まる時定数に従って徐々に画像信号の電圧に近づくことになる。
【００１６】
さらに、この例では、走査線単位で画像信号を極性反転するので、水平走査周期毎にデータ線１１４の電圧を対向電極の印加電圧（または近傍電圧）を基準に極性反転させる必要がある。
したがって、ある水平走査期間においては、画像信号を印加する直前におけるデータ線１１４の電圧と、実際に印加すべき画像信号の電圧とが極性反転の関係にあるため、データ線１１４にサンプリングされる電圧が本来的な画像信号の電圧と一致するまでの時間は、より長くなる傾向がある。
【００１７】
そこで、データ線１１４を本来的な電圧に短時間で到達させるために、図１４に示されるように、プリチャージ回路１６０が設けられている。このプリチャージ回路１６０は、データ線１１４毎に設けられるプリチャージングスイッチ１６５を備えており、各プリチャージングスイッチ１６５は、それぞれ対応するデータ線１１４の他端とプリチャージ信号ＮＲＳが供給される信号線との間に介挿されて、プリチャージ制御信号ＮＲＧがアクティブレベル（Ｈレベル）になると、オンするように構成されている。このプリチャージ制御信号ＮＲＧは、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎよりも先行するタイミングにおいて、すなわち、ある走査線の選択が終了してから次の走査線が選択されるまでの水平帰線期間において、Ｈレベルになる信号である。
【００１８】
このため、データ線１１４の各々は、一旦、水平帰線期間においてプリチャージ信号ＮＲＳの電圧にプリチャージされた後、画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる構成となっている。したがって、画像信号ＶＩＤ１〜ＶＩＤ６によるデータ線１１４の充放電量が小さくなって、データ線１１４の電圧が本来的な電圧に短時間で到達する結果、書き込みに要する時間が短縮化されることになる。
【００１９】
【発明が解決しようとする課題】
しかしながら、データ線１１４をブロック化して駆動したり、これとプリチャージとを併用したりすると、ブロックＢ１、Ｂ２、…、Ｂｎの境において輝度ムラが、特に、中間濃度（灰色）を背景として、ある種の規則パターンを表示させた場合に発生する、という問題が生じた。
【００２０】
そこで、この輝度ムラの発生原理について、ブロックＢ１、Ｂ２に着目し、規則パターンとして、同一濃度の灰色を一面にわたって表示させる場合を例にとって説明する。図１６は、この場合に発生する輝度ムラを説明するための電圧波形図である。
ここで、図１６に示す例において、プリチャージ信号ＮＲＳが取り得る電圧は、正極性書込時において黒色レベルに相当する電圧Ｖpre(+)、または、負極性書込時において黒色レベルに相当する電圧Ｖpre(-)のいずれかであり、走査線毎に書込極性を反転するのにあわせて、１水平走査期間を１周期として交互に反転する。また、電圧Ｖpre(+)と画像信号ＶＩＤ１〜ＶＩＤ６（ただし、図１６では、ＶＩＤ１、ＶＩＤ６だけを示している）を極性反転する際の中心電圧との差と、電圧Ｖpre(-)と中心電圧との差は、絶対値でみて互いに等しい関係となっている。
【００２１】
さて、図１６において、１水平帰線期間におけるタイミングｔ11に至ると、プリチャージ制御信号ＮＲＧがＨレベルになる。このため、プリチャージングスイッチ１６５がオンするため、すべてのデータ線１１４は、正極性書込に対応するプリチャージ電圧Ｖpre(+)にプリチャージされる。この後、プリチャージ制御信号ＮＲＧがＬレベルになるが、すべてのデータ線１１４は、その寄生容量によりプリチャージ電圧Ｖpre(+)を維持する。
【００２２】
次に、１水平有効期間におけるタイミングｔ12に至り、サンプリング制御信号Ｓ１がＨレベルに立ち上がると、ブロックＢ１のデータ線１１４ｆには、サンプリングスイッチ１４１によって画像信号ＶＩＤ６がサンプリングされる。このため、データ線１１４ｆの電圧は、それまで維持していた電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ６に相当する電圧▲１▼に遷移して、これがブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量に書き込まれる。この後、サンプリング制御信号Ｓ１がＬレベルに立ち下がる。
【００２３】
続いて、タイミングｔ13に至り、サンプリング制御信号Ｓ２がＨレベルに立ち上がると、ブロックＢ２のデータ線１１４ａには、サンプリングスイッチ１４１によって画像信号ＶＩＤ１がサンプリングされる。このため、ブロックＢ２のデータ線１１４ａは、それまで維持していたプリチャージ電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ１の電圧▲３▼まで遷移して、これがブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する液晶容量に書き込まれる。
【００２４】
この際、ブロックＢ１に属するデータ線１１４のうち、ブロックＢ２に隣接するデータ線１１４ｆは、ブロックＢ２のデータ線１１４ａと容量的に結合しているため、ブロックＢ２に属するデータ線１１４ａがプリチャージ電圧Ｖpre(+)から画像信号ＶＩＤ１の電圧▲３▼に遷移することによって、電圧変動することになる。詳細には、ブロックＢ１のデータ線１１４ｆは、ブロックＢ２に属するデータ線１１４ａの電圧が遷移することによって、本来の電圧▲１▼から、容量結合による変動分だけ変位して、電圧▲２▼に変化する。
【００２５】
ここで、同一濃度の灰色を一面にわたって表示させるのであれば、サンプリング制御信号Ｓ１がＨレベルになるときに、ブロックＢ１に属するデータ線１１４ｆに印加される画像信号ＶＩＤ６の電圧▲１▼と、サンプリング制御信号Ｓ２がＨレベルになるときに、ブロックＢ２に属するデータ線１１４ｆに印加される画像信号ＶＩＤ１の電圧▲３▼とは、互いに等しいはずである。
【００２６】
しかしながら、ブロックＢ１に属するデータ線１１４ｆが、本来の電圧▲１▼から電圧▲２▼に変化することになるので、最終的に、ブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量（画素）の濃度と、ブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する画素の濃度とは、互いに異なってしまうことになる。
これに対して、ブロックＢ１に属する他のデータ線１１４ａ〜１１４ｅについては、隣接するブロックＢ２に属するデータ線１１４ａの電圧遷移による影響を受けない（にくい）ので、これらのデータ線と、現時点において選択された走査線との交差に対応する画素は、本来的な電圧を維持するので、濃度差はほとんど生じない。
このような濃度の相違は、負極性書込に対応するタイミングｔ21、ｔ22、ｔ23においても、また、他のブロックについても、さらに、他の走査線を選択した場合でも同様に発生する。
したがって、すべての画素に対して同一濃度の表示をしようとしても、あるブロックのデータ線１１４ｆに接続された画素の濃度と、それ以外のデータ線１１４ａ〜１１４ｅに接続された画素の濃度とに差が生じるので、結局、各ブロックＢ１、Ｂ２、…、Ｂｎの境において縦状に輝度ムラが発生することとなる。
【００２７】
このような輝度ムラは、プリチャージ信号ＮＲＳの電圧として、正極性書込に対応する電圧／中心電圧の差と、負極性書込に対応する電圧／中心電圧の差とが、絶対値でみて異なるレベルとなるように設定すれば、例えば、正極性書込では白色に相当する電圧に、負極性書込では黒色に相当する電圧にそれぞれ設定すれば、ある程度、解消することが知られている。ただし、このように設定しても、輝度ムラを目立たなくする程度にまで抑えることができないし、さらに、プリチャージ信号ＮＲＳを印加してから本来の画像信号が書き込まれるまでの短期間ではあるが、直流成分が印加されることになるので、液晶劣化を招く原因にもなる。
【００２８】
本発明は、上述した事情に鑑みてなされたものであり、ブロックの境において発生する輝度ムラを目立たなくして、高品質の表示が可能な電気光学装置および電子機器を提供することを目的としている。
【００２９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とするパターンの調整用画像信号を供給するパターン発生回路と、前記第１の画素に供給される画像信号の輝度を補正するために用いられ、前記調整用画像信号が供給された場合に前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように決定された補正量を記憶する記憶手段と、表示用の画像信号が供給された場合に、前記記憶手段に記憶された補正量を読み出し、当該読み出した補正量をもとに前記第２の画素に供給される画像信号の輝度に応じた、前記第１の画素に供給される画像信号の輝度を補正するための補正量を演算する補正量出力部とを具備することを特徴とする電気光学装置を要旨とする。
また、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、を備えた電気光学装置の調整方法であって、一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とし、前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように、前記第１の画素に供給される画像信号の輝度を補正するための画像信号の補正量を決定することを特徴とする。
【００３０】
この構成によれば、実際の表示においてブロックの境がどこに位置するのか明示されないが、パターン発生回路によるパターンを用いると、各ブロックのうち、ブロック選択方向の端に位置する中間濃度は、調整前であれば、他の中間濃度と異なるので、ブロックの境を直ちに特定することができる。さらに、ブロック選択方向の端に位置する中間濃度を、他の中間濃度にまで修正するのに要する量が補正量として用いられるので、補正量を極めて容易に設定することが可能となる。
【００３１】
また、上記目的を達成するために本件の第２発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられてなるスイッチング素子と、前記画素電極を一端とし、対向電極を他端とする電気光学容量であって、前記画素電極と前記対向電極とに印加される電圧実効値に応じて濃度が変化する電気光学容量と、前記走査線の１本を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線の１本が選択された期間に、前記データ線を複数本毎にまとめたブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、前記電気光学容量を中間濃度とする画像信号、前記電気光学容量を特定の濃度とする画像信号のいずれかを選択するセレクタと、前記セレクタによる選択を制御する制御手段であって、前記中間濃度または前記特定の濃度の画像信号を選択させる第１の場合に、ある１つのブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線に位置する電気光学容量の少なくても一部を中間濃度とし、次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線に位置する電気光学容量の少なくても一部を特定の濃度とし、前記第２のデータ線に位置する電気光学容量の残余若しくはその一部、又は、前記第１、第２のデータ線とは異なる第３のデータ線に位置する電気光学容量の少なくとも一部を、前記中間濃度とするパターンとなるように、前記セレクタを制御する制御手段と、前記第１の場合に、前記第１のデータ線に位置する電気光学容量のうち前記中間濃度とした電気光学容量の濃度を、前記第２のデータ線に位置する電気光学容量のうち前記中間濃度とした電気光学容量の濃度まで、修正するのに要する補正量を記憶する記憶手段と、を具備することを特徴としている。
この構成によれば、上記第１発明と同様に、ブロックの境を直ちに特定することができ、さらに、補正量を極めて容易に設定することが可能となる。
【００３２】
また、上記目的を達成するために本件の第３発明に係るパターン発生回路にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられてなるスイッチング素子と、前記画素電極を一端とし、対向電極を他端とする電気光学容量であって、前記画素電極と前記対向電極とに印加される電圧実効値に応じて濃度が変化する電気光学容量と、前記走査線の１本を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線の１本が選択された期間に、前記データ線を複数本毎にまとめたブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、選択されたブロックに属するデータ線のうち、次に選択されるブロックに隣接する第１のデータ線に供給すべき画像信号に、次に選択されるブロックに属し、かつ、前記第１のデータ線に隣接する第２のデータ線に供給されるべき画像信号にしたがった補正量を加算して、前記データ線駆動回路への画像信号として供給する画像信号処理回路とを備える電気光学装置に対し、前記第１のデータ線に位置する電気光学容量の少なくても一部を中間濃度とし、前記第２のデータ線に位置する電気光学容量の少なくても一部を特定の濃度とし、前記第２のデータ線に位置する電気光学容量の残余若しくはその一部、又は、前記第１、第２のデータ線とは異なる第３のデータ線に位置する電気光学容量の少なくとも一部を前記中間濃度としたパターンの画像信号を、前記画像信号処理回路に供給する構成を特徴としている。
この構成によって、上記第１および第２発明と同様に、ブロックの境を直ちに特定することができ、さらに、補正量を極めて容易に設定することが可能となる上、構成の簡略化も図られる。
【００３３】
ここで、第１発明において、前記パターン発生回路による画像信号、または、外部からの画像信号のいずれか一方を選択するとともに、前記パターン発生回路による画像信号を選択する場合には、選択した画像信号を前記データ線駆動回路に供給するセレクタと、前記セレクタによって、外部からの画像信号が選択される場合であって、ある１つのブロックが選択されるとき、当該画像信号のうち、当該ブロックの次に選択されるべきブロックに属する第２のデータ線への画像信号が、前記特定の濃度に相当すれば、外部からの画像信号のうち、選択されるブロックに属する第１のデータ線に対応する画像信号に、前記補正量を加算して、前記データ線駆動回路への画像信号として出力する加算器とをさらに具備していても良い。
またここで、第２発明において、前記セレクタは、前記電気光学容量を中間濃度とする画像信号、前記電気光学容量を特定の濃度とする画像信号、または外部からの画像信号のいずれかを選択するセレクタであって、前記制御手段が、前記セレクタに、外部からの画像信号を選択させる第２の場合であって、ある１つのブロックが選択されるとき、当該画像信号のうち、当該ブロックの次に選択されるべきブロックに属する第２のデータ線への画像信号が、前記特定の濃度に相当すれば、外部からの画像信号のうち、選択されるブロックに属する第１のデータ線に対応する画像信号に、前記補正量を加算して、前記データ線駆動回路への画像信号として出力する加算器とをさらに具備していても良い。
またここで、第１、第２および第３発明におけるパターンとしては、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを、前記走査線の延在方向および前記データ線の延在方向にわたって１個毎に交互に配列させるものであることが好ましい。このパターンを用いると、中間濃度と、それとはブロック選択方向で隣接する特定の濃度との間にブロックの境が位置する行配列が１／２の確率で出現するので、パターンを特定の濃度の電気光学容量に対応付ける必要がなくなる。
【００３４】
また、パターンとしては、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを、前記データ線の延在方向に対し２個以上の周期で交互に配列させるものであることが好ましい。このパターンを用いると、対象となる濃度の領域が視覚的に広がるので、補正量をより容易に設定することができる。したがって、この点だけを考慮すれば、パターンとして、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを前記データ線の延在方向に対して、それぞれ連続させて配列させたものであることが望ましい。
【００３５】
さらに、いずれのパターンにおいても、前記特定の濃度の電気光学容量を、前記走査線の延在方向または前記データ線の延在方向にわたって濃度変化するように配列させたものであることが望ましい。このようなパターンでは、１回の表示パターンで必要な補正量をすべて設定できるので、効率化を図ることができる。
【００３６】
また、本発明に係る電子機器は、第１または第２発明の電気光学装置を表示部として備えるので、ブロックの境における輝度ムラが抑えられる結果、高品位な表示が可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３８】
＜実施形態＞
はじめに、本発明の実施形態に係るアクティブ・マトリクス型の液晶表示装置について説明する。図１は、この液晶表示装置の全体構成を示すブロック図である。なお、この図における液晶表示パネル１００の構成については、図１４における構成とはなんら変わらないので、ここでは、それ以外の構成を中心に説明することにする。
【００３９】
図１において、パターン発生回路３４ａは、調整時において、後述するようなパターンを表示させるための画像信号をディジタルにて発生させ、セレクタ３６の入力端Ｂに供給するものである。セレクタ３６は、その選択を制御する信号Ｓｅｌ１がＨレベルであれば、入力端Ａに供給されているディジタル画像信号Ｄを選択する一方、信号Ｓｅｌ１がＬレベルであれば、入力端Ｂに供給されているパターン発生回路３４ａによる画像信号を選択して、選択した画像信号を画像信号処理回路３２に供給するものである。
ここで、画像信号Ｄは、液晶表示パネル１００に対して通常の表示をさせるために、図示せぬ外部回路から供給されるものである。これに対し、パターン発生回路３４ａによる画像信号は、例えば工場出荷時など調整時において、後述する補正テーブルの補正量を設定するために用いられるものである。
【００４０】
次に、画像信号処理回路３２は、第１に、画像信号Ｄに対して補正処理を施し、第２に、補正された画像信号をアナログ変換し、第３に、Ｎ系統に分配するとともに時間軸にＮ倍に伸長して、極性反転を行うものである。
ここで、ブロックＢ１、Ｂ２、…、Ｂｎを図１４において右から左方向に向かって順次選択する場合、上述した輝度ムラは、ブロックＢ１、Ｂ２、…、Ｂｎにおける右端のデータ線１１４ｆの交差に対応する画素にて発生するものである。そして、該データ線１１４ｆに影響を与えるのは、ブロックの選択方向に隣接するデータ線１１４ａであって、次ブロックに属するデータ線１１４ａの電圧変位である。このため、画像処理回路３２は、あるブロックＢｊに属するデータ線１１４ｆに印加すべき画像信号に、その次のブロックＢ（ｊ＋１）に属するデータ線１１４ａに印加される画像信号ＶＩＤ１の電圧変位に応じた補正量を加算する、という補正処理を施す構成となっている。
【００４１】
そこでまず、この補正処理を実行するための構成について説明する。はじめに、ラッチ回路３３０は、時系列に供給される画像信号Ｄのうち、データ線１１４ａへの画像信号に対応するものだけを抜き出して、画像信号Ｄａとしてラッチするものである。
次に、補正量出力部３４０は、ラッチされた画像信号Ｄａに対応する補正量Ｃmpを、例えば図４に示されるような特性で出力するものである。ここで、補正量Ｃmpは、あるブロックに属するデータ線１１４ａとの交差に対応する画素が白色から黒色までのいずれかの濃度となった場合に、当該ブロックの選択により当該データ線１１４ａの電圧が遷移することによって、その左方において隣接するデータ線１１４ｆ（前ブロックに属するデータ線１１４ｆ）の電圧が変動する分をキャンセルするためのでものである。このため、補正量出力部３４０は、アドレス発生回路３４２と、補正テーブル３４４と、補間回路３４６とから構成される。
【００４２】
このうち、補正テーブル３４４は、図４に示されるように、画像信号Ｄ（Ｄａ）によって指示される濃度レベルのうち、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点にそれぞれ対応する補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を予め記憶するとともに、アドレスで指定された補正量を読み出して出力するものである。この特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5は、濃度レベルが取り得る白から黒までの範囲において、ほぼ等間隔となるように選択される。
なお、本実施形態において、補正テーブル３４４は、電気的に消去が可能なメモリからなり、調整時において、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4を、任意な値に設定可能とするとともに、設定された記憶内容を保持し続ける構成となっている。
【００４３】
ここで、補正テーブル３４４に記憶された補正量Ｃmp1は、あるブロックに属するデータ線１１４ａとの交差に対応する画素を、白色に相当する特定レベルＶg1とする場合に、当該ブロックの選択により当該データ線１１４ａの電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分に相当する大きさを有し、その符号は、上記変動方向とは逆向きのものである。
同様に、補正量Ｃmp2、Ｃmp3およびＣmp4は、あるブロックに属するデータ線１１４ａとの交差に対応する画素をそれぞれ特定レベルＶg2、Ｖg3およびＶg4とする場合に、当該ブロックの選択により当該データ線１１４の電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分にそれぞれ相当する大きさを有し、その符号は、上記変動方向とはそれぞれ逆向きのものである。
そして、補正量Ｃmp5は、あるブロックに属するデータ線１１４ａとの交差に対応する画素を、黒色に相当する特定レベルＶg5とする場合に、当該ブロックの選択により当該データ線１１４の電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分に相当する大きさを有し、その符号は、上記変動方向とは逆向きのものである。
なお、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、本実施形態において、いかにして規定するかについては、後述することにする。
【００４４】
次に、アドレス発生回路３４２は、画像信号Ｄａで指示される濃度レベルを判別し、この判別結果から次のように場合分けして、補正テーブル３４４から補正量を読み出すためのアドレスａｄ１、ａｄ２を出力するものである。
【００４５】
まず、画像信号Ｄａにより指示される濃度レベルが、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のいずれかであれば、アドレス発生回路３４２は、補正テーブル３４４から対応する補正量を読み出すためのアドレスａｄ１を１つ出力する。
一方、画像信号Ｄａで指示される濃度レベルが、上記５点のいずれでもなければ、アドレス発生回路３４２は、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のうち、該画像信号Ｄａの前後に位置する特定レベルに対応した補正量を読み出すためのアドレスａｄ１、ａｄ２を２つ出力する。例えば、画像信号Ｄａで指示される濃度レベルが特定レベルＶg2よりも黒側であって、かつ、特定レベルＶg3よりも白側であれば、アドレス発生回路３４２は、特定レベルＶg2に対応する補正量Ｃmp2を読み出すためのアドレスａｄ１と、特定レベルＶg3に対応する補正量Ｃmp3を読み出すためのアドレスａｄ２とを出力する。
【００４６】
続いて、補間回路３４６は、画像信号Ｄａにより指示される濃度レベルが特定特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のいずれかであれば、補正テーブル３４４から読み出された補正量をそのまま補正量Ｃmpとして出力する一方、該５点のいずれでもなければ、補正テーブル３４４から読み出された補正量を、次のように補間演算して、その補間結果を補正量Ｃmpとして出力するものである。
詳細には、画像信号Ｄａで指示される濃度レベルが、上記５点のいずれでもなければ、補間回路３４６は、補正テーブル３４４から読み出された２つの補正量を、その２点間内における画像信号Ｄａで指示される濃度レベルによって内分して求める。
【００４７】
なお、補間演算は、これに限られず、このほかにも３点以上の多点補間処理を実行しても良いし、外分補間としても良い。また、本実施形態では、５点の特定レベルに対応する補正量を記憶する構成としているが、これに限るものではない。
【００４８】
次に、セレクタ３５０は、その選択を制御する信号Ｓｅｌ２がＨレベルであれば、入力端Ａに供給されている補正量Ｃmpを選択する一方、信号Ｓｅｌ２がＬレベルであれば、入力端Ｂに供給されているゼロデータＮＵＬＬを選択し、選択結果ＳｅｌＯｕｔとして、加算器３２４における入力端の一方に供給するものである。
一方、遅延回路３２２は、加算器３２４における入力端の一方に供給される選択結果ＳｅｌＯｕｔとタイミングが一致するように、セレクタ３６により選択された画像信号を時間ｄｌｙ’だけ遅延させて画像信号Ｄｄとして出力するものである。
続いて、加算器３２４は、画像信号Ｄｄと選択結果ＳｅｌＯｕｔとを加算して、その加算結果を画像信号Ｄ’として出力するものである。
【００４９】
そして、Ｄ／Ａ変換器３２６は、ディジタルの画像信号Ｄ’をアナログ変換して、画像信号ＶＩＤとして出力するものである。これ以降の構成であるＳ／Ｐ変換回路３０２および反転回路３０４については、図１３に示した構成と全く同一であるので、その説明を省略することにする。
また、本実施形態におけるタイミング信号発生回路２０２は、パターン発生回路３４ａや、セレクタ３６、画像信号処理回路３２における各部、および、液晶表示パネル１００を、それぞれクロック信号や制御信号などにより制御するものである。
【００５０】
次に、このような構成に係る画像信号処理回路３２による補正処理の動作について説明する。なお、画像信号処理回路３２によって補正処理をする場合、タイミング信号発生回路２０２は、信号Ｓｅｌ１をＨレベルにして、セレクタ３６に対して入力端Ａを選択させるように制御する。
ここで、図２は、補正処理の動作を説明するためのタイミングチャートである。この図に示されるように、１行分のディジタルの画像信号Ｄが、１列目、２列目、３列目、…、（６ｎ）列目の画素に対応して時系列的に供給される。
【００５１】
この際、タイミング信号発生回路２０２は、１列目、７列目、１３列目、…、（６ｎ−５）列目の画素に対応する画像信号Ｄが供給されるタイミングにおいて、信号ＳＷＰをＨレベルにする。この結果、ラッチ回路３３０によりラッチされる画像信号Ｄａは、１列目、２列目、３列目、…、（６ｎ）列目の画素に対応して時系列的に供給される画像信号Ｄのうち、データ線１１４ａとの交差に対応する画素への画像信号Ｄのみを抜き出してラッチしたものとなる。
【００５２】
そして、補正量出力部３４０は、ラッチ回路３３０によりラッチされた画像信号Ｄａに対応する補正量Ｃmpを、前述したように補正テーブル３４４から読み出して、あるいは、補間演算することにより出力する。ここで、１列目、７列目、１３列目、…、（６ｎ−５）列目の画素に対応する画像信号Ｄａに対して出力される補正量を、便宜上、Ｃmp（１）、Ｃmp（７）、Ｃmp（１３）、…、Ｃmp（６ｎ−５）と表記すると、これらの補正量は、補正テーブル３４４からの読み出しや、補間演算などのために、画像信号Ｄａに対して時間ｄｌｙだけ遅延して出力される。
【００５３】
次に、タイミング信号発生回路２０２は、信号Ｓｅｌ２として、信号ＳＷＰを時間ｄｌｙだけ遅延させてセレクタ３５０に供給する。このため、セレクタ３５０による選択結果ＳｅｌＯｕｔは、信号Ｓｅｌ２が１回目にＨレベルになったときに補正量Ｃmp（１）となり、信号Ｓｅｌ２が２回目にＨレベルになったときに補正量Ｃmp（７）となり、信号Ｓｅｌ２が３回目にＨレベルになったときに補正量Ｃmp（１３）となって、以降同様に、信号Ｓｅｌ２がｎ回目にＨレベルになったときに補正量Ｃmp（６ｎ−５）となり、それ以外では、ゼロデータＮＵＬＬとなる。
【００５４】
一方、画像信号Ｄｄは、画像信号Ｄに対し、時間ｄｌｙよりも画像信号の１画素分を供給する分だけ長い時間ｄｌｙ’、遅延回路３２２によって遅延させられる。
このため、画像信号Ｄｄのうち、データ線１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとの交差に対応する画素への画像信号についてはゼロデータＮＵＬＬが加算されるだけであるので、その内容は全く変更されない。これに対し、画像信号Ｄｄのうち、データ線１１４ｆとの交差に対応する画素への画像信号には、該データ線１１４ｆに対しブロック選択方向で隣接するデータ線１１４ａへの画像信号に対応する補正量Ｃmpが加算器３２４によって加算されることになる。
ただし、最終ブロックＢｎのデータ線１１４ｆには、ブロック選択方向で隣接するデータ線１１４ａが存在しないので、本件ではゼロデータＮＵＬＬを加算して、その内容が変更されないようにしている。また、セレクタ３５０による選択結果が補正量Ｃmp（１）である期間において、被加算対象たる画像信号Ｄｄは、遅延回路３２２による遅延によって未だ供給されないので、本件では当該期間での画像信号Ｄ’を無効としている。
【００５５】
そして、加算器３２４による加算結果たる画像信号Ｄ’は、Ｄ／Ａ変換器３２４によってアナログ変換されて画像信号ＶＩＤとして出力された後、Ｓ／Ｐ変換回路３０２によって６系統に分配されるとともに、時間軸に６倍に伸長されて、反転回路３０４によって極性反転されて、画像信号ＶＩＤ１〜ＶＩＤ６として供給されることになる。
なお、ここでは１行分の画素に対応する画像信号に対しての補正処理について説明したが、このような動作は、１行からｍ行までの行毎に繰り返し行われることになる。
【００５６】
続いて、本実施形態において、輝度ムラの発生が抑えられる点について、従来（図１６参照）との比較のために、ブロックＢ１、Ｂ２に着目し、規則パターンとして、同一濃度の灰色を一面にわたって表示させる場合を例にとって説明する。図３は、この場合において輝度ムラの発生が抑えられる点を説明するための電圧波形図である。
【００５７】
まず、図３において、１水平帰線期間におけるタイミングｔ11に至ると、プリチャージ制御信号ＮＲＧがＨレベルになる。このため、プリチャージングスイッチ１６５がオンするため、すべてのデータ線１１４は、正極性書込に対応するプリチャージ電圧Ｖpre(+)にプリチャージされる。この後、プリチャージ制御信号ＮＲＧがＬレベルになるが、すべてのデータ線１１４は、その寄生容量によりプリチャージ電圧Ｖpre(+)を維持する。
【００５８】
次に、１水平有効期間におけるタイミングｔ12に至り、サンプリング制御信号Ｓ１がＨレベルに立ち上がると、ブロックＢ１のデータ線１１４ｆには、サンプリングスイッチ１４１によって画像信号ＶＩＤ６がサンプリングされる。この画像信号ＶＩＤ６は、本来的な電圧▲１▼に補正量Ｃmp（７）に相当する電圧▲４▼を加算した電圧▲５▼である。
このため、データ線１１４ｆの電圧は、それまで維持していた電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ６に相当する電圧▲５▼に遷移して、これがブロックＢ１に属するデータ線１１４ｆと選択走査線１１２ととの交差に対応する液晶容量に書き込まれる。この後、サンプリング制御信号Ｓ１がＬレベルに立ち下がる。
【００５９】
続いて、タイミングｔ13に至り、サンプリング制御信号Ｓ２がＨレベルに立ち上がると、ブロックＢ２のデータ線１１４ａには、サンプリングスイッチ１４１によって画像信号ＶＩＤ１がサンプリングされる。ここで、データ線１１４ａへの画像信号には何も加算されないので、画像信号ＶＩＤ１は、本来的な電圧▲３▼のままである。
このため、ブロックＢ２のデータ線１１４ａは、それまで維持していたプリチャージ電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ１の電圧▲３▼まで遷移して、これがブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する液晶容量に書き込まれる。
【００６０】
この際、ブロックＢ１に属するデータ線１１４のうち、ブロックＢ２に隣接するデータ線１１４ｆについては、ブロックＢ２のデータ線１１４ａと容量的に結合しているため、ブロックＢ２に属するデータ線１１４ａの電圧がプリチャージ電圧Ｖpre(+)から画像信号ＶＩＤ１の電圧▲３▼に遷移することによって、電圧変動することになる。しかしながら、本実施形態では、本来的な電圧▲１▼に、変動分に相当する電圧▲４▼が予め加算された電圧▲５▼が、印加されているので、変動による影響がキャンセルされる結果、本来の電圧▲１▼とほぼ一致することになる。
【００６１】
したがって、ブロックＢ１に属するデータ線１１４ｆが、電圧▲５▼から電圧▲１▼に変化するので、最終的に、ブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量（画素）の濃度と、ブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に位置する画素の濃度とは、互いにほぼ等しくなることになる。
また、ブロックＢ１に属する他のデータ線１１４ａ〜１１４ｅについては、何も加算されないので、これらのデータ線と、現時点において選択された走査線との交差に対応する画素は、本来的な灰色を維持することになる。
このような書き込みは、負極性書込に対応するタイミングｔ21、ｔ22、ｔ23においても、また、他のブロックについても、さらに、他の走査線を選択した場合でも同様である。
したがって、本実施形態では、例えばすべての画素に対して同一濃度の表示をする場合であっても、ブロックＢ１、Ｂ２、…、Ｂｎの右端に位置するデータ線１１４ｆは、最終的に本来の電圧となるので、他のデータ線１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとほぼ等しくなるので、画素同士で濃度の差がほとんど発生しない結果、ブロックの境における輝度ムラの発生が抑えられることになる。
【００６２】
次に、プリチャージ電圧Ｖpre(+)、Ｖpre(-)について検討してみる。上述のように、あるブロックの右端に位置するデータ線１１４ｆの電圧は、それに隣接するデータ線１１４ａの電圧変化によって変動するが、その変動量は、データ線１１４ａとの結合容量や、データ線１１４ａの電圧変化量などに依存する。このうち、データ線１１４との結合容量は、動作時において一定とみなせる。また、データ線１１４ａの電圧変化量は、プリチャージ電圧Ｖpreとサンプリングによる画像信号ＶＩＤ１との差電圧である。
【００６３】
仮に、上述した補正処理を実行しない構成とすれば、ブロックの境における輝度ムラを低減するために、プリチャージ電圧Ｖpre(+)またはＶpre(- )と、画像信号ＶＩＤ１との差電圧を小さくする必要がある。ここで、画像信号ＶＩＤ１の電圧は、表示すべき画像内容に応じて変化するが、その平均値は、極性反転する際の中心電圧になる。したがって、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を該中心電圧とすれば、データ線１１４ａの電圧変化量が小となるはずであるから、輝度ムラの低減を図ることができる。
【００６４】
しかしながら、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を該中心電圧とすると、ノーマリーホワイトモードでいえば黒色に相当する画像信号ＶＩＤ１を、容量性の負荷であるデータ線１１４ａにサンプリングする際、大きな電圧変化を伴うので、短時間に書き込みを完了することができなくなり、十分なコントラストを得ることが困難になる。
これに対して、本実施形態のような補正動作を実行する構成では、電圧変化量についての考慮が不要となるため、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を、ノーマリーホワイトモードでいえば黒色に相当する電圧に設定することができる。したがって、本実施形態によれば、輝度ムラの発生が抑えられるとともに、大きなコントラストを得ることができる。
【００６５】
続いて、本実施形態において、補正テーブル３４４に記憶される補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、いかにして設定するかについて説明する。なお、説明の便宜上、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5は、初期状態として、それぞれゼロである状態、すなわち、何ら補正しない状態とする。
この状態から補正量を設定する場合、タイミング信号発生回路２０２は、信号Ｓｅｌ１をＬレベルにして、セレクタ３６に対して入力端Ｂを選択させるよう制御する。
【００６６】
さらに、タイミング信号発生回路２０２は、パターン発生回路３４ａに対して、図６（ａ）に示されるようなパターンを表示させるための画像信号を出力するように制御する。詳細には、パターン発生回路３４ａは、特定色として特定レベルＶg1（図４）に相当する白色の画素と、中間色として任意の中間濃度（灰色）の画素とを、行方向および列方向とにわたって交互に配列させた市松模様のパターンを表示させる画像信号を出力する。
この表示パターンでは、図６（ａ）に示されるように、中間色の画素と、当該画素とはブロック選択方向に隣接する特定色（白色）の画素との間にブロックの境が位置する行配列が、必ず出現することになる。
【００６７】
ここで、補正量Ｃmp1がゼロである状態では、画像信号に何ら補正が行われないので、実際には、図５（ａ）に示されるように、データ線１１４ｆの交差に対応する画素ｆ（各ブロックにおいて右端に位置する画素ｆ）の濃度は、同一であるべき灰色画素ｂ、ｄの濃度とは異なることになる。
そこで、補正量Ｃmp1を増減させて、図５（ｂ）に示されるように、画素ｆの濃度を、画素ｂ、ｄの濃度に一致させる。そして、一致した段階での補正量Ｃmp1を、前述した補正処理に用いるように設定する。なお、この濃度の調整は、表示画像を撮像した画像処理により自動的に実行しても良いし、調整者が視覚を頼りに手動で実行しても良い。
【００６８】
次に、パターン発生回路３４ａは、図６（ａ）における特定色を特定レベルＶg2（図４）に相当する濃度とする。補正量Ｃmp2がゼロである状態では、画像信号に何ら補正が行われないので、図５（ａ）に示されるように画素ｆの濃度は、画素ｂ、ｄの濃度とは異なることになる。そこで、補正量Ｃmp2を増減させて、図５（ｂ）に示されるように、画素ｆの濃度を、画素ｂ、ｄの濃度に一致させ、一致した段階での補正量Ｃmp2を、前述した補正処理に用いるように設定する。
以下同様に、特定色を特定レベルＶg3、Ｖg4、Ｖg5として、画素ｆの濃度が、画素ｂ、ｄの濃度と一致した段階での補正量Ｃmp3、Ｃmp4、Ｃmp5を、前述した補正処理に用いるように設定する。
このような設定により、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4、Ｖg5にそれぞれ適切に対応する補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4、Ｃmp5が設定されることになる。
【００６９】
ここで、実際の表示では、ブロックの境がどこに位置するのかが明示されないので、どの画素がどのデータ線に対応するのかについて、通常の表示では、判別することができない。これに対して、図６（ａ）に示される表示パターンでは、ブロックの選択方向が左から右方向である場合、ブロックの右端に位置する灰色画素の濃度は、調整前であれば、他の灰色画素の濃度と異なるので、ブロックの境を直ちに特定することができる。
しかも、図６（ａ）における表示パターンでは、中間色の画素と、当該画素とはブロック選択方向で隣接する特定色の画素との間にブロックの境が位置する行配列が、１／２の確率で出現する。このため、表示パターンを画素に対応付ける必要もない。例えば、画素ｆを中間色とし、かつ、画素ａを特定色とする対応付けは必ずしも必要ない。
したがって、図６（ａ）のようなパターンを用いると、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、簡易な構成によって、極めて容易に設定することが可能となる。
【００７０】
なお、本実施形態にあっては、補正量の設定に好適な表示パターンとしては、図６（ａ）のほか、図６（ｂ）や、図６（ｃ）に示されるパターンが挙げられる。このうち、図６（ｂ）に示されるように、中間色の画素と、特定色の画素とが列方向に２以上連続して、交互に配列するパターンを用いると、調整対象となる画素と、濃度変化しない画素とが、いずれも連続するために、視覚上の表示面積が増加して、調整がより容易となる。
したがって、極端に言えば、図６（ｃ）に示されるように、中間色の画素と、特定色の画素とが列方向の全域にわたって連続して配列するパターンを用いても良い。ただし、本実施形態のように、１ブロックを構成するデータ線１１４の本数が偶数であると、画素ｆを中間色とし、かつ、画素ａを特定色とする対応付けが必要となる。なお、１ブロックを構成するデータ線１１４の本数が奇数とすると、この対応付けが必要なくなる。
【００７１】
さらに、本実施形態にあっては、５点の補正量を個別に設定したが、図７に示されるように、特定色を列方向にグレースケール化したパターンを用いても良い。このようなパターンを用いた場合、調整対象たる画素の濃度を、当該画素とは行方向に位置する画素の濃度に一致するように、表示パターンのすべてにわたって調整すれば、補正量Ｃmp1、Ｃmp2、Ｃmp 3、Ｃmp4、Ｃmp5を１回の表示で設定することが可能となる。このため、補正量の設定を効率化することも可能となる。なお、図７に示されるパターンについては、グレースケールの方向を行方向としても良い。
【００７２】
このような実施形態によれば、ブロックの境における輝度ムラの発生が抑えられるとともに、その補正処理に用いる補正量についても、容易に設定することが可能となる。
【００７３】
＜第２実施形態＞
上述した第１実施形態では、パターン発生回路３４ａにより生成した画像信号によってパターンを表示し、画像信号の補正処理に用いる補正量を設定する構成としたが、パターンそのものは、単純な規則性を有するのみであるので、表示パターンにあわせて、いずれかの濃度に対応する画像信号を選択する構成としても良い。
そこで、このような構成の第２実施形態について説明する。図８は、この第２実施形態に係る液晶表示装置の構成を示すブロック図である。この図において、セレクタ３８は、画像信号処理回路３２の入力段に設けられ。その入力端Ａには外部からの画像信号Ｄが、入力端Ｂには中間色に対応する画像信号Ｄｇが、入力端Ｃには特定色に対応する画像信号Ｄｓが、それぞれ供給されている。
また、タイミング信号発生回路２０４は、液晶表示パネル１００、画像信号処理回路３２のほか、セレクタ３８での選択を制御するための信号Ｓｅｌ１１を出力するものである。このため、タイミング信号発生回路２０４は、セレクタ３８での選択を制御する制御手段として機能することになる。
【００７４】
この構成において、液晶表示パネル１００に対して通常の表示をさせる場合（すなわち、画像信号Ｄにしたがって表示を行う場合）、タイミング信号発生回路２０４は、セレクタ３８に対し、信号Ｓｅｌ１１により入力端Ａを選択するように制御する。
一方、補正量を設定する場合、タイミング信号発生回路２０４は、セレクタ３８に対し、信号Ｓｅｌ１１により入力端Ｂ、Ｃのいずれか一方を、表示パターンに濃度にしたがってＡを選択するように制御する。
例えば、図６（ａ）や、図６（ｂ）、図６（ｃ）に示されるパターンを表示させるのであれば、タイミング信号発生回路２０４は、画像信号の１画素分が供給される間隔毎に入力端Ｂ、Ｃを交互に切り替えるようにセレクタ３８を制御する。また、図７に示されるように、グレースケール化したパターンを表示させるのであれば、画像信号Ｄｓで指示される濃度を、垂直走査または水平走査にあわせて増減させれば良い。
【００７５】
＜第３実施形態＞
次に、本発明の第３実施形態に係る液晶表示装置について説明する。上述した第１実施形態ではセレクタ３６により、また、第２実施形態ではセレクタ３８により、それぞれ画像信号Ｄ、または、パターン表示の画像信号を切り替える構成としたが、補正量は、一旦設定されれば、度々設定し直す性格のものではない。そこで、補正量を規定する場合には、図９に示される第３実施形態のように、画像信号処理回路３２の入力に、直接、パターン発生回路３４ｂを接続して、表示パターンに対応する画像信号を供給する構成しても良い。
ここで、パターン発生回路３４ｂは、上述した図６（ａ）や、図６（ｂ）、図６（ｃ）、図７に示されるようなパターンを表示させるものであり、補正量の設定は、このパターンを用いて行われることになる。
【００７６】
＜実施形態の応用・変形＞
本発明は、上述した第１、第２および第３実施形態に限られず、種々の応用・変形が可能である。
【００７７】
＜応用変形：その１＞
後述するように、液晶表示装置は、ビデオプロジェクタの画像形成に用いられる場合がある。ビデオプロジェクタでは、装置を床面に置く場合と、装置を天井からつり下げる場合との２通りの使用状態が想定される。この２つの使用状態では、スクリーンに対する液晶パネルの位置関係が上下左右に逆転する関係にあるので、双方の使用状態に対応するためには、液晶パネルにおける走査方向を上下方向、左右方向ともに逆転可能とする必要がある。
【００７８】
上述した実施形態にあっては、ブロックの選択方向が、図１０（ａ）に示されるように左から右方向であったため、ブロックＢ１、Ｂ２、…、Ｂｎの右端に位置するデータ線１１４ｆが、これに隣接するデータ線１１４ａでの電圧変位の影響を受けた。
しかし、データ線１１４の走査方向を逆転させると、図１０（ｂ）に示すようにブロックの選択方向が右から左方向となるので、各ブロックの左端に位置するデータ線１１４ａが、これに隣接するデータ線１１４ｆでの電圧変位の影響を受けることになる。
【００７９】
ここで、ブロックの選択方向を切り替えるためには、液晶表示装置の前段に１フレーム分の画像信号が格納可能なフレームメモリを２個設け、一方のフレームメモリに画像信号を書き込んでいる期間では、他方のフレームメモリから画像信号を読み出して、この画像信号を、画像信号処理回路３２に供給する構成とする。さらに、画像信号をフレームメモリから読み出す際には、書き込み順序とは逆の順序で読み出す構成とする。
この構成では、ブロックの選択方向を逆転させた場合に、データ線１１４ａへの画像信号が、影響を与えるデータ線１１４ｆへの画像信号よりも先に画像信号処理回路３２に供給される。このため、画像信号の供給順序は、ブロックの選択方向を逆転させても変わらないことになる。
【００８０】
したがって、ブロックの選択方向の正転・反転に対応するためには、実施形態におけるＳ／Ｐ変換回路３０２に分配方向を指示する制御信号を供給し、この制御信号にしたがって、画像信号ＶＩＤ１〜ＶＩＤ６と画像信号線との対応関係を変更すれば良い。具体的には、制御信号が正転を指示する場合には、第１番目の画像信号線１７１に画像信号ＶＩＤ１を、第２番目の画像信号線１７１に画像信号ＶＩＤ２を、…、第６番目の画像信号線１７１に画像信号ＶＩＤ６を、それぞれ供給する一方、制御信号が反転を指示する場合には、第１番目の画像信号線１７１に画像信号ＶＩＤ６を、第２番目の画像信号線１７１に画像信号ＶＩＤ５を、…、第６番目の画像信号線１７１に画像信号ＶＩＤ１を、それぞれ供給する構成とすれば良い。
なお、走査線駆動回路１２０やシフトレジスタ回路１３０を、正転・反転の双方転送可能な構成とするのは、当然のことである。
【００８１】
＜応用変形：その２＞
上述した実施形態では、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする構成したが、変換数およびサンプリングするデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリングスイッチ１４１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線１７１にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。
【００８２】
また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。
さらに、実施形態にあって、補正回路３００は、画像信号のシリアル−パラレル変換の前に、補正を行う構成となっていたが、シリアル−パラレル変換の後に、補正を行う構成としても良い。
【００８３】
＜応用変形：その３＞
上述した実施形態では、ブロックの選択を行う前の水平帰線期間においてプリチャージする構成を前提として説明したが、本発明は、ブロックを順次選択する際に、他のデータ線における電圧変位によって、電圧変動するデータ線への画像信号に、予めその変動分を相殺するような補正量を加算することにより、ブロックの境で発生する輝度ムラを抑えるものであるから、プリチャージをしない構成であっても良いことは勿論である。
要は、他のデータ線における電圧変位によって、電圧変動するデータ線への画像信号に、予めその変動分を相殺するような補正量を加算する構成のすべてに適用可能である。
このため、画像信号補正処理を、ディジタルで処理する構成のほか、アナログで処理する構成でも適用可能であるし、正極性書込・負極性書込の各々に対応して補正量を変更する構成でも適用可能である。
【００８４】
くわえて、実施形態にあっては、液晶容量に印加される電圧実効値がゼロである場合に白色表示を行うノーマリーホワイトモードとして説明したが、液晶容量に印加される電圧実効値がゼロである場合に黒色表示を行うノーマリーブラックモードとしても良い。
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
【００８５】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００８６】
くわえて、液晶表示装置のほかに、エレクトロルミネッセンス（ＥＬ）や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極との間に介在することになるので、液晶表示装置としてみれば必要であった対向基板は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。
【００８７】
＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器のいくつかについて説明する。
【００８８】
＜その１：プロジェクタ＞
まず、上述した液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１１は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００８９】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る液晶表示パネル１００と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
【００９０】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム１１１２に３方向から入射する。そして、このダイクロイックプリズム１１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ１１１４を介して、スクリーン１１２０に投射されることになる。
【００９１】
＜その２：パーソナルコンピュータ＞
次に、上述した液晶表示装置を、マルチメディア対応のパーソナルコンピュータに適用した例について説明する。図２１は、このパーソナルコンピュータの構成を示す斜視図である。
この図に示されるように、コンピュータ１２００の本体１２１０には、表示部として用いられる液晶表示パネル１００や、光学ディスクの読取・書込ドライブ１２１２、磁気ディスクの読取・書込ドライブ１２１４、ステレオ用スピーカ１２１６などが備えられる。また、キーボード１２２２およびポインティングデバイス（マウス）１２２４は、本体１２１０とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。
この液晶表示パネル１００は、直視型として用いられるので、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶表示パネル１００の背面には、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。
【００９２】
＜電子機器のまとめ＞
なお、電子機器としては、図１１および図１２を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【００９３】
【発明の効果】
以上説明したように本発明によれば、ブロックの境における輝度ムラの発生が抑えられるとともに、その補正処理に用いる補正量についても、容易に設定することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】 同液晶表示装置における画像信号処理回路の動作を説明するためのタイミングチャートである。
【図３】 同液晶表示装置の動作を説明するための電圧波形図である。
【図４】 同補正回路において、入力たる画像信号と出力たる補正量との関係を示す図である。
【図５】 （ａ）および（ｂ）は、それぞれ同画像信号処理回路の補正回路における補正量の設定動作を説明するための図である。
【図６】 （ａ）、（ｂ）および（ｃ）は、それぞれ同液晶表示装置におけるパターン発生器によるパターン例を示す図である。
【図７】 パターン発生器によるパターン例を示す図である。
【図８】 本発明の第２実施形態に係る液晶表示装置の構成を示すブロック図である。
【図９】 本発明の第３実施形態に係る液晶表示装置の構成を示すブロック図である。
【図１０】 （ａ）は、ブロック選択方向が左から右方向に向かう場合において、影響を受けるデータ線を示したものであり、（ｂ）は、ブロック選択方向が右から左方向に向かう場合において、影響を受けるデータ線を示した図である。
【図１１】 実施形態に係る液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１２】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図１３】 従来の液晶表示装置の全体構成を示すブロック図である。
【図１４】 従来の液晶表示装置における液晶表示パネルの電気的構成を示すブロック図である。
【図１５】 従来の液晶表示装置の動作を説明するためのタイミングチャートである。
【図１６】 従来の液晶表示装置の動作を説明するための電圧波形図である。
【符号の説明】
３２…画像信号処理回路
３４ａ、３４ｂ…パターン発生回路
３６、３８…セレクタ
１００…液晶表示パネル
１０８…画素電極
１１２…走査線
１１４ａ〜１１４ｆ…データ線
１１６…ＴＦＴ
１１８…画素電極
１２０…走査線駆動回路
１３０…シフトレジスタ
１４１…サンプリングスイッチ
３２４…加算器
３４４…補正テーブル（記憶手段）
【発明の属する技術分野】
本発明は、例えば、液晶表示装置などの電気光学装置において、複数のデータ線をまとめたブロックの境において発生する輝度ムラの発生を抑えて、高品質な表示を可能とする電気光学装置、その補正量の設定が容易なパターン発生回路、および電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブ・マトリクス型の液晶表示装置について、図１３および図１４を参照して説明する。
まず、図１３に示されるように、従来の液晶表示装置は、主に、液晶表示パネル１００と、タイミング信号発生回路２００と、画像信号処理回路３０とから構成される。このうち、タイミング信号発生回路２００は、各部の制御に用いるクロック信号や制御信号（必要に応じて後述する）などを出力するものである。また、画像信号処理回路３０を構成するＳ／Ｐ変換回路３０２は、１系統の画像信号ＶＩＤをシリアル入力すると、これをＮ系統（図においてはＮ＝６）に分配するとともに、時間軸にＮ倍に伸長してパラレル出力するものである。ここで、画像信号をパラレル出力する理由は、後述するように、サンプリングされた画像信号がデータ線に印加される時間を十分に確保するためである。
【０００３】
一方、画像信号処理回路３０を構成する反転回路３０４は、Ｎ系統にパラレル出力された画像信号を、次のような基準にしたがって極性反転させた後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ６として液晶表示パネル１００に供給するものである。すなわち、反転回路３０４は、画像信号の極性反転について、画像信号をデータ線に印加する方式が Ａ：走査線単位の極性反転であるか、Ｂ：データ線単位の極性反転であるか、Ｃ：画素単位の極性反転であるかに応じて定め、その極性反転周期を、１水平走査期間またはドットクロック周期に設定する。ただし、この例においては説明の便宜上、Ａ：走査線単位の極性反転である場合を例にとって説明する。なお、ここでいう画像信号の極性反転とは、対向電極の印加電圧またはこれにほぼ等しい電圧を基準として、変換直後における画像信号の電圧レベルを、交互に反転させることをいう。
【０００４】
次に、液晶表示パネル１００について説明する。この液晶表示パネル１００は、素子基板と対向基板とが一定の間隙をもって対向し、この間隙に、例えばＴＮ（Twisted Nematic）型液晶が封入された構成となっている。このうち、素子基板は、石英基板や、ハードガラス等からなるものである。そして、この素子基板には、図１４においてＸ（行）方向に沿って平行に、ｍ本の走査線１１２が形成され、また、これと直交するＹ（列）方向に沿って平行に、（６ｎ）本のデータ線１１４が形成されている（ｍ、ｎは、それぞれ整数である）。
ここで、データ線１１４は、６本を単位としてブロック化されており、これらを、便宜上、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂｎと表記する。また、以降の説明では、データ線を一般的に指摘する場合には、その符号を１１４として示すが、ブロックにおけるデータ線を特定して指摘する場合には、その符号を１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆとして示すことにする。
【０００５】
続いて、走査線１１２とデータ線１１４とが絶縁膜（図示省略）を介して交差する部分の近傍には、スイッチング素子としての一例たる薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）１１６が設けられている。このＴＦＴ１１６のゲートは、走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが画素電極１１８に接続されている。この画素電極１１８は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）等からなる透明電極であって、対向基板に形成された対向電極（共通電極）１０８に対向するものである。ここで、画素電極１１８と対向電極１０８との間に液晶１０５が挟持されているので、一端を画素電極１１８とし、他端を対向電極１０８として、液晶１０５を挟持した液晶容量は、走査線１１２とデータ線１１４との交差に対応して、ｍ行×（６ｎ）列のマトリクス状に配列することとなる。
なお、対向電極１０８には時間的に一定の電圧ＬＣcomが印加されている。また、走査線１１２とデータ線１１４との交差においては、ほかに蓄積容量（図示省略）が設けられて、その一端が画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端が共通接続されて時間的に一定の電圧が印加されている。
【０００６】
ここで、素子基板および対向基板の各対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）がそれぞれ設けられる一方、基板背面側には配向方向に沿った方向に吸収軸が設定された偏光子（図示省略）がそれぞれ設けられる。これにより、液晶容量に印加される電圧実効値がゼロであれば、この液晶容量を通過する光の透過率が最大（白色）になる一方、電圧実効値が大きくなるにつれて、透過率が徐々に減少して、ついには透過率が最小（黒色）になるように構成されている（ノーマリーホワイトモード）。
【０００７】
次に、走査線駆動回路１２０は、素子基板上に形成されて、タイミング信号発生回路２００からのクロック信号ＣＬＹや、この反転クロック信号ＣＬＹinv、転送開始パルスＤＹ等に基づいて、走査信号Ｇ１、Ｇ２、…、Ｇｍを生成し 走査線１１２の各々に出力するものである。詳細には、走査線駆動回路１２０は、図１５に示されるように、垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹ（および反転クロック信号ＣＬＹinv）の論理レベルが遷移する毎にシフトして、順番かつ排他的にＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇｍを、それぞれ１行目、２行目、…、ｍ行目の走査線１１２に供給するものである。
【０００８】
続いて、シフトレジスタ回路１３０は、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎを、１水平走査期間内に出力するものである。詳細には、シフトレジスタ回路１３０は、図１５に示されるように、１水平有効走査期間のはじまりに供給される転送開始パルスＤＸを、クロック信号ＣＬＸ（および反転クロック信号ＣＬＸinv）の論理レベルが遷移する毎にシフトするとともに、隣接するパルス同士が同時にＨレベルにならないように、そのパルス幅の期間をＳｍｐに狭めたサンプリング制御信号Ｓ１、Ｓ２、…、Ｓｍを、それぞれ出力するものである。
【０００９】
一方、画像信号処理回路３０によって６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６は、６本の画像信号線１７１を介して供給され、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎにしたがってデータ線１１４の各々にサンプリングされる構成となっている。詳細には、データ線１１４は、６本毎にブロック化されるとともに、図１４において左から数えてｊ（ｊは、１、２、…、ｎ）番目のブロックに属するデータ線１１４の６本のうち、最も左に位置するデータ線１１４ａの一端に接続されるサンプリングスイッチ１４１は、サンプリング制御信号ＳｊがＨレベルになると、画像信号線１７１を介して供給された画像信号ＶＩＤ１をサンプリングして、当該データ線１１４ａに供給する構成となっている。
【００１０】
また、同じくｊ番目のブロックに属するデータ線１１４の６本のうち、２列目に位置するデータ線１１４ｂの一端に接続されるサンプリングスイッチ１４１は、サンプリング制御信号ＳｊがＨレベルになると、画像信号ＶＩＤ２をサンプリングして、当該データ線１１４ｂに供給する構成となっている。以下、同様に、ｊ番目のブロックに属するデータ線１１４の６本のうち、３、４、５、６列目に位置するデータ線１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆの一端に接続されるサンプリングスイッチ１４１の各々は、サンプリング制御信号ＳｊがＨレベルになると、画像信号ＶＩＤ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６の各々をそれぞれサンプリングして、対応するデータ線１１４ｃ、１１４ｄ、１１４ｅ、１１４ｆに供給する構成となっている。すなわち、シフトレジスタ回路１３０と６ｎ個のサンプリングスイッチ１４１によりデータ線駆動回路が構成されることになる。
また、サンプリングスイッチ１４１の各々は、データ線１１４と画素電極１１８との間に介挿されたスイッチング素子と同様なＴＦＴである。
【００１１】
このような構成において、サンプリング制御信号Ｓ１がＨレベルになると、ブロックＢ１に属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６の電圧に応じた電荷が、現時点において選択された（走査信号がＨレベルとなっている）走査線１１２とブロックＢ１に属する６本のデータ線１１４ａ〜１１４ｆとの交差に対応する６個の液晶容量に、ＴＦＴ１１６のオンによってそれぞれ書き込まれることとなる。
【００１２】
この後、サンプリング制御信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する６本のデータ線１１４ａ〜１１４ｆに、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６の電圧に応じた電荷が、現時点において選択された走査線１１２とブロックＢ２に属する６本のデータ線１１４ａ〜１１４ｆとの交差部分に対応する６個の液晶容量に、それぞれ書き込まれることとなる。
【００１３】
以下、サンプリング制御信号Ｓ３、Ｓ４、…、Ｓｎが順次Ｈレベルになると、ブロックＢ３、Ｂ４、…、Ｂｎに属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされて、液晶容量への書き込みが同様に行われることになる。そして、この後、次の走査線が選択されて、ブロックＢ１、Ｂ２、…、Ｂｎにおいて同様な書き込みが繰り返し実行されることとなる。
【００１４】
この駆動方式では、サンプリングスイッチ１４１を制御するシフトレジスタ回路１３０の段数が、データ線を点順次で駆動する方式と比較して１／６に低減される。さらに、シフトレジスタ回路１３０に供給すべきクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの周波数も１／６となるので、段数の低減化と併せて低消費電力化も図られることとなる。
【００１５】
ところで、対向基板１０８は、画素電極１１８のほかに、データ線１１４にも液晶１０５を介して対向する。また、データ線１１４は、Ｙ方向に延在しているため、特に、隣接するもの同士が容量的に結合しやすい。さらに、データ線１１４は自体は、アルミニウムなどの低抵抗の配線層から形成されるが、高精細化によりその線幅が狭められるために、ある程度の配線抵抗を持つことは避けられない。
これらの要因のため、画像信号をデータ線１１４にサンプリングしても、データ線１１４の電圧は、画像信号の電圧と直ちに一致するのではなく、寄生容量や配線抵抗等で定まる時定数に従って徐々に画像信号の電圧に近づくことになる。
【００１６】
さらに、この例では、走査線単位で画像信号を極性反転するので、水平走査周期毎にデータ線１１４の電圧を対向電極の印加電圧（または近傍電圧）を基準に極性反転させる必要がある。
したがって、ある水平走査期間においては、画像信号を印加する直前におけるデータ線１１４の電圧と、実際に印加すべき画像信号の電圧とが極性反転の関係にあるため、データ線１１４にサンプリングされる電圧が本来的な画像信号の電圧と一致するまでの時間は、より長くなる傾向がある。
【００１７】
そこで、データ線１１４を本来的な電圧に短時間で到達させるために、図１４に示されるように、プリチャージ回路１６０が設けられている。このプリチャージ回路１６０は、データ線１１４毎に設けられるプリチャージングスイッチ１６５を備えており、各プリチャージングスイッチ１６５は、それぞれ対応するデータ線１１４の他端とプリチャージ信号ＮＲＳが供給される信号線との間に介挿されて、プリチャージ制御信号ＮＲＧがアクティブレベル（Ｈレベル）になると、オンするように構成されている。このプリチャージ制御信号ＮＲＧは、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎよりも先行するタイミングにおいて、すなわち、ある走査線の選択が終了してから次の走査線が選択されるまでの水平帰線期間において、Ｈレベルになる信号である。
【００１８】
このため、データ線１１４の各々は、一旦、水平帰線期間においてプリチャージ信号ＮＲＳの電圧にプリチャージされた後、画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる構成となっている。したがって、画像信号ＶＩＤ１〜ＶＩＤ６によるデータ線１１４の充放電量が小さくなって、データ線１１４の電圧が本来的な電圧に短時間で到達する結果、書き込みに要する時間が短縮化されることになる。
【００１９】
【発明が解決しようとする課題】
しかしながら、データ線１１４をブロック化して駆動したり、これとプリチャージとを併用したりすると、ブロックＢ１、Ｂ２、…、Ｂｎの境において輝度ムラが、特に、中間濃度（灰色）を背景として、ある種の規則パターンを表示させた場合に発生する、という問題が生じた。
【００２０】
そこで、この輝度ムラの発生原理について、ブロックＢ１、Ｂ２に着目し、規則パターンとして、同一濃度の灰色を一面にわたって表示させる場合を例にとって説明する。図１６は、この場合に発生する輝度ムラを説明するための電圧波形図である。
ここで、図１６に示す例において、プリチャージ信号ＮＲＳが取り得る電圧は、正極性書込時において黒色レベルに相当する電圧Ｖpre(+)、または、負極性書込時において黒色レベルに相当する電圧Ｖpre(-)のいずれかであり、走査線毎に書込極性を反転するのにあわせて、１水平走査期間を１周期として交互に反転する。また、電圧Ｖpre(+)と画像信号ＶＩＤ１〜ＶＩＤ６（ただし、図１６では、ＶＩＤ１、ＶＩＤ６だけを示している）を極性反転する際の中心電圧との差と、電圧Ｖpre(-)と中心電圧との差は、絶対値でみて互いに等しい関係となっている。
【００２１】
さて、図１６において、１水平帰線期間におけるタイミングｔ11に至ると、プリチャージ制御信号ＮＲＧがＨレベルになる。このため、プリチャージングスイッチ１６５がオンするため、すべてのデータ線１１４は、正極性書込に対応するプリチャージ電圧Ｖpre(+)にプリチャージされる。この後、プリチャージ制御信号ＮＲＧがＬレベルになるが、すべてのデータ線１１４は、その寄生容量によりプリチャージ電圧Ｖpre(+)を維持する。
【００２２】
次に、１水平有効期間におけるタイミングｔ12に至り、サンプリング制御信号Ｓ１がＨレベルに立ち上がると、ブロックＢ１のデータ線１１４ｆには、サンプリングスイッチ１４１によって画像信号ＶＩＤ６がサンプリングされる。このため、データ線１１４ｆの電圧は、それまで維持していた電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ６に相当する電圧▲１▼に遷移して、これがブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量に書き込まれる。この後、サンプリング制御信号Ｓ１がＬレベルに立ち下がる。
【００２３】
続いて、タイミングｔ13に至り、サンプリング制御信号Ｓ２がＨレベルに立ち上がると、ブロックＢ２のデータ線１１４ａには、サンプリングスイッチ１４１によって画像信号ＶＩＤ１がサンプリングされる。このため、ブロックＢ２のデータ線１１４ａは、それまで維持していたプリチャージ電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ１の電圧▲３▼まで遷移して、これがブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する液晶容量に書き込まれる。
【００２４】
この際、ブロックＢ１に属するデータ線１１４のうち、ブロックＢ２に隣接するデータ線１１４ｆは、ブロックＢ２のデータ線１１４ａと容量的に結合しているため、ブロックＢ２に属するデータ線１１４ａがプリチャージ電圧Ｖpre(+)から画像信号ＶＩＤ１の電圧▲３▼に遷移することによって、電圧変動することになる。詳細には、ブロックＢ１のデータ線１１４ｆは、ブロックＢ２に属するデータ線１１４ａの電圧が遷移することによって、本来の電圧▲１▼から、容量結合による変動分だけ変位して、電圧▲２▼に変化する。
【００２５】
ここで、同一濃度の灰色を一面にわたって表示させるのであれば、サンプリング制御信号Ｓ１がＨレベルになるときに、ブロックＢ１に属するデータ線１１４ｆに印加される画像信号ＶＩＤ６の電圧▲１▼と、サンプリング制御信号Ｓ２がＨレベルになるときに、ブロックＢ２に属するデータ線１１４ｆに印加される画像信号ＶＩＤ１の電圧▲３▼とは、互いに等しいはずである。
【００２６】
しかしながら、ブロックＢ１に属するデータ線１１４ｆが、本来の電圧▲１▼から電圧▲２▼に変化することになるので、最終的に、ブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量（画素）の濃度と、ブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する画素の濃度とは、互いに異なってしまうことになる。
これに対して、ブロックＢ１に属する他のデータ線１１４ａ〜１１４ｅについては、隣接するブロックＢ２に属するデータ線１１４ａの電圧遷移による影響を受けない（にくい）ので、これらのデータ線と、現時点において選択された走査線との交差に対応する画素は、本来的な電圧を維持するので、濃度差はほとんど生じない。
このような濃度の相違は、負極性書込に対応するタイミングｔ21、ｔ22、ｔ23においても、また、他のブロックについても、さらに、他の走査線を選択した場合でも同様に発生する。
したがって、すべての画素に対して同一濃度の表示をしようとしても、あるブロックのデータ線１１４ｆに接続された画素の濃度と、それ以外のデータ線１１４ａ〜１１４ｅに接続された画素の濃度とに差が生じるので、結局、各ブロックＢ１、Ｂ２、…、Ｂｎの境において縦状に輝度ムラが発生することとなる。
【００２７】
このような輝度ムラは、プリチャージ信号ＮＲＳの電圧として、正極性書込に対応する電圧／中心電圧の差と、負極性書込に対応する電圧／中心電圧の差とが、絶対値でみて異なるレベルとなるように設定すれば、例えば、正極性書込では白色に相当する電圧に、負極性書込では黒色に相当する電圧にそれぞれ設定すれば、ある程度、解消することが知られている。ただし、このように設定しても、輝度ムラを目立たなくする程度にまで抑えることができないし、さらに、プリチャージ信号ＮＲＳを印加してから本来の画像信号が書き込まれるまでの短期間ではあるが、直流成分が印加されることになるので、液晶劣化を招く原因にもなる。
【００２８】
本発明は、上述した事情に鑑みてなされたものであり、ブロックの境において発生する輝度ムラを目立たなくして、高品質の表示が可能な電気光学装置および電子機器を提供することを目的としている。
【００２９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とするパターンの調整用画像信号を供給するパターン発生回路と、前記第１の画素に供給される画像信号の輝度を補正するために用いられ、前記調整用画像信号が供給された場合に前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように決定された補正量を記憶する記憶手段と、表示用の画像信号が供給された場合に、前記記憶手段に記憶された補正量を読み出し、当該読み出した補正量をもとに前記第２の画素に供給される画像信号の輝度に応じた、前記第１の画素に供給される画像信号の輝度を補正するための補正量を演算する補正量出力部とを具備することを特徴とする電気光学装置を要旨とする。
また、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、を備えた電気光学装置の調整方法であって、一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とし、前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように、前記第１の画素に供給される画像信号の輝度を補正するための画像信号の補正量を決定することを特徴とする。
【００３０】
この構成によれば、実際の表示においてブロックの境がどこに位置するのか明示されないが、パターン発生回路によるパターンを用いると、各ブロックのうち、ブロック選択方向の端に位置する中間濃度は、調整前であれば、他の中間濃度と異なるので、ブロックの境を直ちに特定することができる。さらに、ブロック選択方向の端に位置する中間濃度を、他の中間濃度にまで修正するのに要する量が補正量として用いられるので、補正量を極めて容易に設定することが可能となる。
【００３１】
また、上記目的を達成するために本件の第２発明に係る電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられてなるスイッチング素子と、前記画素電極を一端とし、対向電極を他端とする電気光学容量であって、前記画素電極と前記対向電極とに印加される電圧実効値に応じて濃度が変化する電気光学容量と、前記走査線の１本を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線の１本が選択された期間に、前記データ線を複数本毎にまとめたブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、前記電気光学容量を中間濃度とする画像信号、前記電気光学容量を特定の濃度とする画像信号のいずれかを選択するセレクタと、前記セレクタによる選択を制御する制御手段であって、前記中間濃度または前記特定の濃度の画像信号を選択させる第１の場合に、ある１つのブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線に位置する電気光学容量の少なくても一部を中間濃度とし、次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線に位置する電気光学容量の少なくても一部を特定の濃度とし、前記第２のデータ線に位置する電気光学容量の残余若しくはその一部、又は、前記第１、第２のデータ線とは異なる第３のデータ線に位置する電気光学容量の少なくとも一部を、前記中間濃度とするパターンとなるように、前記セレクタを制御する制御手段と、前記第１の場合に、前記第１のデータ線に位置する電気光学容量のうち前記中間濃度とした電気光学容量の濃度を、前記第２のデータ線に位置する電気光学容量のうち前記中間濃度とした電気光学容量の濃度まで、修正するのに要する補正量を記憶する記憶手段と、を具備することを特徴としている。
この構成によれば、上記第１発明と同様に、ブロックの境を直ちに特定することができ、さらに、補正量を極めて容易に設定することが可能となる。
【００３２】
また、上記目的を達成するために本件の第３発明に係るパターン発生回路にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられてなるスイッチング素子と、前記画素電極を一端とし、対向電極を他端とする電気光学容量であって、前記画素電極と前記対向電極とに印加される電圧実効値に応じて濃度が変化する電気光学容量と、前記走査線の１本を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線の１本が選択された期間に、前記データ線を複数本毎にまとめたブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、選択されたブロックに属するデータ線のうち、次に選択されるブロックに隣接する第１のデータ線に供給すべき画像信号に、次に選択されるブロックに属し、かつ、前記第１のデータ線に隣接する第２のデータ線に供給されるべき画像信号にしたがった補正量を加算して、前記データ線駆動回路への画像信号として供給する画像信号処理回路とを備える電気光学装置に対し、前記第１のデータ線に位置する電気光学容量の少なくても一部を中間濃度とし、前記第２のデータ線に位置する電気光学容量の少なくても一部を特定の濃度とし、前記第２のデータ線に位置する電気光学容量の残余若しくはその一部、又は、前記第１、第２のデータ線とは異なる第３のデータ線に位置する電気光学容量の少なくとも一部を前記中間濃度としたパターンの画像信号を、前記画像信号処理回路に供給する構成を特徴としている。
この構成によって、上記第１および第２発明と同様に、ブロックの境を直ちに特定することができ、さらに、補正量を極めて容易に設定することが可能となる上、構成の簡略化も図られる。
【００３３】
ここで、第１発明において、前記パターン発生回路による画像信号、または、外部からの画像信号のいずれか一方を選択するとともに、前記パターン発生回路による画像信号を選択する場合には、選択した画像信号を前記データ線駆動回路に供給するセレクタと、前記セレクタによって、外部からの画像信号が選択される場合であって、ある１つのブロックが選択されるとき、当該画像信号のうち、当該ブロックの次に選択されるべきブロックに属する第２のデータ線への画像信号が、前記特定の濃度に相当すれば、外部からの画像信号のうち、選択されるブロックに属する第１のデータ線に対応する画像信号に、前記補正量を加算して、前記データ線駆動回路への画像信号として出力する加算器とをさらに具備していても良い。
またここで、第２発明において、前記セレクタは、前記電気光学容量を中間濃度とする画像信号、前記電気光学容量を特定の濃度とする画像信号、または外部からの画像信号のいずれかを選択するセレクタであって、前記制御手段が、前記セレクタに、外部からの画像信号を選択させる第２の場合であって、ある１つのブロックが選択されるとき、当該画像信号のうち、当該ブロックの次に選択されるべきブロックに属する第２のデータ線への画像信号が、前記特定の濃度に相当すれば、外部からの画像信号のうち、選択されるブロックに属する第１のデータ線に対応する画像信号に、前記補正量を加算して、前記データ線駆動回路への画像信号として出力する加算器とをさらに具備していても良い。
またここで、第１、第２および第３発明におけるパターンとしては、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを、前記走査線の延在方向および前記データ線の延在方向にわたって１個毎に交互に配列させるものであることが好ましい。このパターンを用いると、中間濃度と、それとはブロック選択方向で隣接する特定の濃度との間にブロックの境が位置する行配列が１／２の確率で出現するので、パターンを特定の濃度の電気光学容量に対応付ける必要がなくなる。
【００３４】
また、パターンとしては、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを、前記データ線の延在方向に対し２個以上の周期で交互に配列させるものであることが好ましい。このパターンを用いると、対象となる濃度の領域が視覚的に広がるので、補正量をより容易に設定することができる。したがって、この点だけを考慮すれば、パターンとして、前記中間濃度の電気光学容量と前記特定の濃度の電気光学容量とを前記データ線の延在方向に対して、それぞれ連続させて配列させたものであることが望ましい。
【００３５】
さらに、いずれのパターンにおいても、前記特定の濃度の電気光学容量を、前記走査線の延在方向または前記データ線の延在方向にわたって濃度変化するように配列させたものであることが望ましい。このようなパターンでは、１回の表示パターンで必要な補正量をすべて設定できるので、効率化を図ることができる。
【００３６】
また、本発明に係る電子機器は、第１または第２発明の電気光学装置を表示部として備えるので、ブロックの境における輝度ムラが抑えられる結果、高品位な表示が可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３８】
＜実施形態＞
はじめに、本発明の実施形態に係るアクティブ・マトリクス型の液晶表示装置について説明する。図１は、この液晶表示装置の全体構成を示すブロック図である。なお、この図における液晶表示パネル１００の構成については、図１４における構成とはなんら変わらないので、ここでは、それ以外の構成を中心に説明することにする。
【００３９】
図１において、パターン発生回路３４ａは、調整時において、後述するようなパターンを表示させるための画像信号をディジタルにて発生させ、セレクタ３６の入力端Ｂに供給するものである。セレクタ３６は、その選択を制御する信号Ｓｅｌ１がＨレベルであれば、入力端Ａに供給されているディジタル画像信号Ｄを選択する一方、信号Ｓｅｌ１がＬレベルであれば、入力端Ｂに供給されているパターン発生回路３４ａによる画像信号を選択して、選択した画像信号を画像信号処理回路３２に供給するものである。
ここで、画像信号Ｄは、液晶表示パネル１００に対して通常の表示をさせるために、図示せぬ外部回路から供給されるものである。これに対し、パターン発生回路３４ａによる画像信号は、例えば工場出荷時など調整時において、後述する補正テーブルの補正量を設定するために用いられるものである。
【００４０】
次に、画像信号処理回路３２は、第１に、画像信号Ｄに対して補正処理を施し、第２に、補正された画像信号をアナログ変換し、第３に、Ｎ系統に分配するとともに時間軸にＮ倍に伸長して、極性反転を行うものである。
ここで、ブロックＢ１、Ｂ２、…、Ｂｎを図１４において右から左方向に向かって順次選択する場合、上述した輝度ムラは、ブロックＢ１、Ｂ２、…、Ｂｎにおける右端のデータ線１１４ｆの交差に対応する画素にて発生するものである。そして、該データ線１１４ｆに影響を与えるのは、ブロックの選択方向に隣接するデータ線１１４ａであって、次ブロックに属するデータ線１１４ａの電圧変位である。このため、画像処理回路３２は、あるブロックＢｊに属するデータ線１１４ｆに印加すべき画像信号に、その次のブロックＢ（ｊ＋１）に属するデータ線１１４ａに印加される画像信号ＶＩＤ１の電圧変位に応じた補正量を加算する、という補正処理を施す構成となっている。
【００４１】
そこでまず、この補正処理を実行するための構成について説明する。はじめに、ラッチ回路３３０は、時系列に供給される画像信号Ｄのうち、データ線１１４ａへの画像信号に対応するものだけを抜き出して、画像信号Ｄａとしてラッチするものである。
次に、補正量出力部３４０は、ラッチされた画像信号Ｄａに対応する補正量Ｃmpを、例えば図４に示されるような特性で出力するものである。ここで、補正量Ｃmpは、あるブロックに属するデータ線１１４ａとの交差に対応する画素が白色から黒色までのいずれかの濃度となった場合に、当該ブロックの選択により当該データ線１１４ａの電圧が遷移することによって、その左方において隣接するデータ線１１４ｆ（前ブロックに属するデータ線１１４ｆ）の電圧が変動する分をキャンセルするためのでものである。このため、補正量出力部３４０は、アドレス発生回路３４２と、補正テーブル３４４と、補間回路３４６とから構成される。
【００４２】
このうち、補正テーブル３４４は、図４に示されるように、画像信号Ｄ（Ｄａ）によって指示される濃度レベルのうち、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点にそれぞれ対応する補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を予め記憶するとともに、アドレスで指定された補正量を読み出して出力するものである。この特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5は、濃度レベルが取り得る白から黒までの範囲において、ほぼ等間隔となるように選択される。
なお、本実施形態において、補正テーブル３４４は、電気的に消去が可能なメモリからなり、調整時において、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4を、任意な値に設定可能とするとともに、設定された記憶内容を保持し続ける構成となっている。
【００４３】
ここで、補正テーブル３４４に記憶された補正量Ｃmp1は、あるブロックに属するデータ線１１４ａとの交差に対応する画素を、白色に相当する特定レベルＶg1とする場合に、当該ブロックの選択により当該データ線１１４ａの電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分に相当する大きさを有し、その符号は、上記変動方向とは逆向きのものである。
同様に、補正量Ｃmp2、Ｃmp3およびＣmp4は、あるブロックに属するデータ線１１４ａとの交差に対応する画素をそれぞれ特定レベルＶg2、Ｖg3およびＶg4とする場合に、当該ブロックの選択により当該データ線１１４の電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分にそれぞれ相当する大きさを有し、その符号は、上記変動方向とはそれぞれ逆向きのものである。
そして、補正量Ｃmp5は、あるブロックに属するデータ線１１４ａとの交差に対応する画素を、黒色に相当する特定レベルＶg5とする場合に、当該ブロックの選択により当該データ線１１４の電圧が遷移することによって、その左方において隣接するデータ線１１４ｆの電圧が変動する分に相当する大きさを有し、その符号は、上記変動方向とは逆向きのものである。
なお、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、本実施形態において、いかにして規定するかについては、後述することにする。
【００４４】
次に、アドレス発生回路３４２は、画像信号Ｄａで指示される濃度レベルを判別し、この判別結果から次のように場合分けして、補正テーブル３４４から補正量を読み出すためのアドレスａｄ１、ａｄ２を出力するものである。
【００４５】
まず、画像信号Ｄａにより指示される濃度レベルが、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のいずれかであれば、アドレス発生回路３４２は、補正テーブル３４４から対応する補正量を読み出すためのアドレスａｄ１を１つ出力する。
一方、画像信号Ｄａで指示される濃度レベルが、上記５点のいずれでもなければ、アドレス発生回路３４２は、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のうち、該画像信号Ｄａの前後に位置する特定レベルに対応した補正量を読み出すためのアドレスａｄ１、ａｄ２を２つ出力する。例えば、画像信号Ｄａで指示される濃度レベルが特定レベルＶg2よりも黒側であって、かつ、特定レベルＶg3よりも白側であれば、アドレス発生回路３４２は、特定レベルＶg2に対応する補正量Ｃmp2を読み出すためのアドレスａｄ１と、特定レベルＶg3に対応する補正量Ｃmp3を読み出すためのアドレスａｄ２とを出力する。
【００４６】
続いて、補間回路３４６は、画像信号Ｄａにより指示される濃度レベルが特定特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4およびＶg5の５点のいずれかであれば、補正テーブル３４４から読み出された補正量をそのまま補正量Ｃmpとして出力する一方、該５点のいずれでもなければ、補正テーブル３４４から読み出された補正量を、次のように補間演算して、その補間結果を補正量Ｃmpとして出力するものである。
詳細には、画像信号Ｄａで指示される濃度レベルが、上記５点のいずれでもなければ、補間回路３４６は、補正テーブル３４４から読み出された２つの補正量を、その２点間内における画像信号Ｄａで指示される濃度レベルによって内分して求める。
【００４７】
なお、補間演算は、これに限られず、このほかにも３点以上の多点補間処理を実行しても良いし、外分補間としても良い。また、本実施形態では、５点の特定レベルに対応する補正量を記憶する構成としているが、これに限るものではない。
【００４８】
次に、セレクタ３５０は、その選択を制御する信号Ｓｅｌ２がＨレベルであれば、入力端Ａに供給されている補正量Ｃmpを選択する一方、信号Ｓｅｌ２がＬレベルであれば、入力端Ｂに供給されているゼロデータＮＵＬＬを選択し、選択結果ＳｅｌＯｕｔとして、加算器３２４における入力端の一方に供給するものである。
一方、遅延回路３２２は、加算器３２４における入力端の一方に供給される選択結果ＳｅｌＯｕｔとタイミングが一致するように、セレクタ３６により選択された画像信号を時間ｄｌｙ’だけ遅延させて画像信号Ｄｄとして出力するものである。
続いて、加算器３２４は、画像信号Ｄｄと選択結果ＳｅｌＯｕｔとを加算して、その加算結果を画像信号Ｄ’として出力するものである。
【００４９】
そして、Ｄ／Ａ変換器３２６は、ディジタルの画像信号Ｄ’をアナログ変換して、画像信号ＶＩＤとして出力するものである。これ以降の構成であるＳ／Ｐ変換回路３０２および反転回路３０４については、図１３に示した構成と全く同一であるので、その説明を省略することにする。
また、本実施形態におけるタイミング信号発生回路２０２は、パターン発生回路３４ａや、セレクタ３６、画像信号処理回路３２における各部、および、液晶表示パネル１００を、それぞれクロック信号や制御信号などにより制御するものである。
【００５０】
次に、このような構成に係る画像信号処理回路３２による補正処理の動作について説明する。なお、画像信号処理回路３２によって補正処理をする場合、タイミング信号発生回路２０２は、信号Ｓｅｌ１をＨレベルにして、セレクタ３６に対して入力端Ａを選択させるように制御する。
ここで、図２は、補正処理の動作を説明するためのタイミングチャートである。この図に示されるように、１行分のディジタルの画像信号Ｄが、１列目、２列目、３列目、…、（６ｎ）列目の画素に対応して時系列的に供給される。
【００５１】
この際、タイミング信号発生回路２０２は、１列目、７列目、１３列目、…、（６ｎ−５）列目の画素に対応する画像信号Ｄが供給されるタイミングにおいて、信号ＳＷＰをＨレベルにする。この結果、ラッチ回路３３０によりラッチされる画像信号Ｄａは、１列目、２列目、３列目、…、（６ｎ）列目の画素に対応して時系列的に供給される画像信号Ｄのうち、データ線１１４ａとの交差に対応する画素への画像信号Ｄのみを抜き出してラッチしたものとなる。
【００５２】
そして、補正量出力部３４０は、ラッチ回路３３０によりラッチされた画像信号Ｄａに対応する補正量Ｃmpを、前述したように補正テーブル３４４から読み出して、あるいは、補間演算することにより出力する。ここで、１列目、７列目、１３列目、…、（６ｎ−５）列目の画素に対応する画像信号Ｄａに対して出力される補正量を、便宜上、Ｃmp（１）、Ｃmp（７）、Ｃmp（１３）、…、Ｃmp（６ｎ−５）と表記すると、これらの補正量は、補正テーブル３４４からの読み出しや、補間演算などのために、画像信号Ｄａに対して時間ｄｌｙだけ遅延して出力される。
【００５３】
次に、タイミング信号発生回路２０２は、信号Ｓｅｌ２として、信号ＳＷＰを時間ｄｌｙだけ遅延させてセレクタ３５０に供給する。このため、セレクタ３５０による選択結果ＳｅｌＯｕｔは、信号Ｓｅｌ２が１回目にＨレベルになったときに補正量Ｃmp（１）となり、信号Ｓｅｌ２が２回目にＨレベルになったときに補正量Ｃmp（７）となり、信号Ｓｅｌ２が３回目にＨレベルになったときに補正量Ｃmp（１３）となって、以降同様に、信号Ｓｅｌ２がｎ回目にＨレベルになったときに補正量Ｃmp（６ｎ−５）となり、それ以外では、ゼロデータＮＵＬＬとなる。
【００５４】
一方、画像信号Ｄｄは、画像信号Ｄに対し、時間ｄｌｙよりも画像信号の１画素分を供給する分だけ長い時間ｄｌｙ’、遅延回路３２２によって遅延させられる。
このため、画像信号Ｄｄのうち、データ線１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとの交差に対応する画素への画像信号についてはゼロデータＮＵＬＬが加算されるだけであるので、その内容は全く変更されない。これに対し、画像信号Ｄｄのうち、データ線１１４ｆとの交差に対応する画素への画像信号には、該データ線１１４ｆに対しブロック選択方向で隣接するデータ線１１４ａへの画像信号に対応する補正量Ｃmpが加算器３２４によって加算されることになる。
ただし、最終ブロックＢｎのデータ線１１４ｆには、ブロック選択方向で隣接するデータ線１１４ａが存在しないので、本件ではゼロデータＮＵＬＬを加算して、その内容が変更されないようにしている。また、セレクタ３５０による選択結果が補正量Ｃmp（１）である期間において、被加算対象たる画像信号Ｄｄは、遅延回路３２２による遅延によって未だ供給されないので、本件では当該期間での画像信号Ｄ’を無効としている。
【００５５】
そして、加算器３２４による加算結果たる画像信号Ｄ’は、Ｄ／Ａ変換器３２４によってアナログ変換されて画像信号ＶＩＤとして出力された後、Ｓ／Ｐ変換回路３０２によって６系統に分配されるとともに、時間軸に６倍に伸長されて、反転回路３０４によって極性反転されて、画像信号ＶＩＤ１〜ＶＩＤ６として供給されることになる。
なお、ここでは１行分の画素に対応する画像信号に対しての補正処理について説明したが、このような動作は、１行からｍ行までの行毎に繰り返し行われることになる。
【００５６】
続いて、本実施形態において、輝度ムラの発生が抑えられる点について、従来（図１６参照）との比較のために、ブロックＢ１、Ｂ２に着目し、規則パターンとして、同一濃度の灰色を一面にわたって表示させる場合を例にとって説明する。図３は、この場合において輝度ムラの発生が抑えられる点を説明するための電圧波形図である。
【００５７】
まず、図３において、１水平帰線期間におけるタイミングｔ11に至ると、プリチャージ制御信号ＮＲＧがＨレベルになる。このため、プリチャージングスイッチ１６５がオンするため、すべてのデータ線１１４は、正極性書込に対応するプリチャージ電圧Ｖpre(+)にプリチャージされる。この後、プリチャージ制御信号ＮＲＧがＬレベルになるが、すべてのデータ線１１４は、その寄生容量によりプリチャージ電圧Ｖpre(+)を維持する。
【００５８】
次に、１水平有効期間におけるタイミングｔ12に至り、サンプリング制御信号Ｓ１がＨレベルに立ち上がると、ブロックＢ１のデータ線１１４ｆには、サンプリングスイッチ１４１によって画像信号ＶＩＤ６がサンプリングされる。この画像信号ＶＩＤ６は、本来的な電圧▲１▼に補正量Ｃmp（７）に相当する電圧▲４▼を加算した電圧▲５▼である。
このため、データ線１１４ｆの電圧は、それまで維持していた電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ６に相当する電圧▲５▼に遷移して、これがブロックＢ１に属するデータ線１１４ｆと選択走査線１１２ととの交差に対応する液晶容量に書き込まれる。この後、サンプリング制御信号Ｓ１がＬレベルに立ち下がる。
【００５９】
続いて、タイミングｔ13に至り、サンプリング制御信号Ｓ２がＨレベルに立ち上がると、ブロックＢ２のデータ線１１４ａには、サンプリングスイッチ１４１によって画像信号ＶＩＤ１がサンプリングされる。ここで、データ線１１４ａへの画像信号には何も加算されないので、画像信号ＶＩＤ１は、本来的な電圧▲３▼のままである。
このため、ブロックＢ２のデータ線１１４ａは、それまで維持していたプリチャージ電圧Ｖpre(+)から、サンプリングされた画像信号ＶＩＤ１の電圧▲３▼まで遷移して、これがブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に対応する液晶容量に書き込まれる。
【００６０】
この際、ブロックＢ１に属するデータ線１１４のうち、ブロックＢ２に隣接するデータ線１１４ｆについては、ブロックＢ２のデータ線１１４ａと容量的に結合しているため、ブロックＢ２に属するデータ線１１４ａの電圧がプリチャージ電圧Ｖpre(+)から画像信号ＶＩＤ１の電圧▲３▼に遷移することによって、電圧変動することになる。しかしながら、本実施形態では、本来的な電圧▲１▼に、変動分に相当する電圧▲４▼が予め加算された電圧▲５▼が、印加されているので、変動による影響がキャンセルされる結果、本来の電圧▲１▼とほぼ一致することになる。
【００６１】
したがって、ブロックＢ１に属するデータ線１１４ｆが、電圧▲５▼から電圧▲１▼に変化するので、最終的に、ブロックＢ１に属するデータ線１１４ｆと選択走査線１１２との交差に対応する液晶容量（画素）の濃度と、ブロックＢ２に属するデータ線１１４ａと選択走査線１１２との交差に位置する画素の濃度とは、互いにほぼ等しくなることになる。
また、ブロックＢ１に属する他のデータ線１１４ａ〜１１４ｅについては、何も加算されないので、これらのデータ線と、現時点において選択された走査線との交差に対応する画素は、本来的な灰色を維持することになる。
このような書き込みは、負極性書込に対応するタイミングｔ21、ｔ22、ｔ23においても、また、他のブロックについても、さらに、他の走査線を選択した場合でも同様である。
したがって、本実施形態では、例えばすべての画素に対して同一濃度の表示をする場合であっても、ブロックＢ１、Ｂ２、…、Ｂｎの右端に位置するデータ線１１４ｆは、最終的に本来の電圧となるので、他のデータ線１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ、１１４ｅとほぼ等しくなるので、画素同士で濃度の差がほとんど発生しない結果、ブロックの境における輝度ムラの発生が抑えられることになる。
【００６２】
次に、プリチャージ電圧Ｖpre(+)、Ｖpre(-)について検討してみる。上述のように、あるブロックの右端に位置するデータ線１１４ｆの電圧は、それに隣接するデータ線１１４ａの電圧変化によって変動するが、その変動量は、データ線１１４ａとの結合容量や、データ線１１４ａの電圧変化量などに依存する。このうち、データ線１１４との結合容量は、動作時において一定とみなせる。また、データ線１１４ａの電圧変化量は、プリチャージ電圧Ｖpreとサンプリングによる画像信号ＶＩＤ１との差電圧である。
【００６３】
仮に、上述した補正処理を実行しない構成とすれば、ブロックの境における輝度ムラを低減するために、プリチャージ電圧Ｖpre(+)またはＶpre(- )と、画像信号ＶＩＤ１との差電圧を小さくする必要がある。ここで、画像信号ＶＩＤ１の電圧は、表示すべき画像内容に応じて変化するが、その平均値は、極性反転する際の中心電圧になる。したがって、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を該中心電圧とすれば、データ線１１４ａの電圧変化量が小となるはずであるから、輝度ムラの低減を図ることができる。
【００６４】
しかしながら、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を該中心電圧とすると、ノーマリーホワイトモードでいえば黒色に相当する画像信号ＶＩＤ１を、容量性の負荷であるデータ線１１４ａにサンプリングする際、大きな電圧変化を伴うので、短時間に書き込みを完了することができなくなり、十分なコントラストを得ることが困難になる。
これに対して、本実施形態のような補正動作を実行する構成では、電圧変化量についての考慮が不要となるため、プリチャージ電圧Ｖpre(+)、Ｖpre(-)を、ノーマリーホワイトモードでいえば黒色に相当する電圧に設定することができる。したがって、本実施形態によれば、輝度ムラの発生が抑えられるとともに、大きなコントラストを得ることができる。
【００６５】
続いて、本実施形態において、補正テーブル３４４に記憶される補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、いかにして設定するかについて説明する。なお、説明の便宜上、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5は、初期状態として、それぞれゼロである状態、すなわち、何ら補正しない状態とする。
この状態から補正量を設定する場合、タイミング信号発生回路２０２は、信号Ｓｅｌ１をＬレベルにして、セレクタ３６に対して入力端Ｂを選択させるよう制御する。
【００６６】
さらに、タイミング信号発生回路２０２は、パターン発生回路３４ａに対して、図６（ａ）に示されるようなパターンを表示させるための画像信号を出力するように制御する。詳細には、パターン発生回路３４ａは、特定色として特定レベルＶg1（図４）に相当する白色の画素と、中間色として任意の中間濃度（灰色）の画素とを、行方向および列方向とにわたって交互に配列させた市松模様のパターンを表示させる画像信号を出力する。
この表示パターンでは、図６（ａ）に示されるように、中間色の画素と、当該画素とはブロック選択方向に隣接する特定色（白色）の画素との間にブロックの境が位置する行配列が、必ず出現することになる。
【００６７】
ここで、補正量Ｃmp1がゼロである状態では、画像信号に何ら補正が行われないので、実際には、図５（ａ）に示されるように、データ線１１４ｆの交差に対応する画素ｆ（各ブロックにおいて右端に位置する画素ｆ）の濃度は、同一であるべき灰色画素ｂ、ｄの濃度とは異なることになる。
そこで、補正量Ｃmp1を増減させて、図５（ｂ）に示されるように、画素ｆの濃度を、画素ｂ、ｄの濃度に一致させる。そして、一致した段階での補正量Ｃmp1を、前述した補正処理に用いるように設定する。なお、この濃度の調整は、表示画像を撮像した画像処理により自動的に実行しても良いし、調整者が視覚を頼りに手動で実行しても良い。
【００６８】
次に、パターン発生回路３４ａは、図６（ａ）における特定色を特定レベルＶg2（図４）に相当する濃度とする。補正量Ｃmp2がゼロである状態では、画像信号に何ら補正が行われないので、図５（ａ）に示されるように画素ｆの濃度は、画素ｂ、ｄの濃度とは異なることになる。そこで、補正量Ｃmp2を増減させて、図５（ｂ）に示されるように、画素ｆの濃度を、画素ｂ、ｄの濃度に一致させ、一致した段階での補正量Ｃmp2を、前述した補正処理に用いるように設定する。
以下同様に、特定色を特定レベルＶg3、Ｖg4、Ｖg5として、画素ｆの濃度が、画素ｂ、ｄの濃度と一致した段階での補正量Ｃmp3、Ｃmp4、Ｃmp5を、前述した補正処理に用いるように設定する。
このような設定により、特定レベルＶg1、Ｖg2、Ｖg3、Ｖg4、Ｖg5にそれぞれ適切に対応する補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4、Ｃmp5が設定されることになる。
【００６９】
ここで、実際の表示では、ブロックの境がどこに位置するのかが明示されないので、どの画素がどのデータ線に対応するのかについて、通常の表示では、判別することができない。これに対して、図６（ａ）に示される表示パターンでは、ブロックの選択方向が左から右方向である場合、ブロックの右端に位置する灰色画素の濃度は、調整前であれば、他の灰色画素の濃度と異なるので、ブロックの境を直ちに特定することができる。
しかも、図６（ａ）における表示パターンでは、中間色の画素と、当該画素とはブロック選択方向で隣接する特定色の画素との間にブロックの境が位置する行配列が、１／２の確率で出現する。このため、表示パターンを画素に対応付ける必要もない。例えば、画素ｆを中間色とし、かつ、画素ａを特定色とする対応付けは必ずしも必要ない。
したがって、図６（ａ）のようなパターンを用いると、補正量Ｃmp1、Ｃmp2、Ｃmp3、Ｃmp4およびＣmp5を、簡易な構成によって、極めて容易に設定することが可能となる。
【００７０】
なお、本実施形態にあっては、補正量の設定に好適な表示パターンとしては、図６（ａ）のほか、図６（ｂ）や、図６（ｃ）に示されるパターンが挙げられる。このうち、図６（ｂ）に示されるように、中間色の画素と、特定色の画素とが列方向に２以上連続して、交互に配列するパターンを用いると、調整対象となる画素と、濃度変化しない画素とが、いずれも連続するために、視覚上の表示面積が増加して、調整がより容易となる。
したがって、極端に言えば、図６（ｃ）に示されるように、中間色の画素と、特定色の画素とが列方向の全域にわたって連続して配列するパターンを用いても良い。ただし、本実施形態のように、１ブロックを構成するデータ線１１４の本数が偶数であると、画素ｆを中間色とし、かつ、画素ａを特定色とする対応付けが必要となる。なお、１ブロックを構成するデータ線１１４の本数が奇数とすると、この対応付けが必要なくなる。
【００７１】
さらに、本実施形態にあっては、５点の補正量を個別に設定したが、図７に示されるように、特定色を列方向にグレースケール化したパターンを用いても良い。このようなパターンを用いた場合、調整対象たる画素の濃度を、当該画素とは行方向に位置する画素の濃度に一致するように、表示パターンのすべてにわたって調整すれば、補正量Ｃmp1、Ｃmp2、Ｃmp 3、Ｃmp4、Ｃmp5を１回の表示で設定することが可能となる。このため、補正量の設定を効率化することも可能となる。なお、図７に示されるパターンについては、グレースケールの方向を行方向としても良い。
【００７２】
このような実施形態によれば、ブロックの境における輝度ムラの発生が抑えられるとともに、その補正処理に用いる補正量についても、容易に設定することが可能となる。
【００７３】
＜第２実施形態＞
上述した第１実施形態では、パターン発生回路３４ａにより生成した画像信号によってパターンを表示し、画像信号の補正処理に用いる補正量を設定する構成としたが、パターンそのものは、単純な規則性を有するのみであるので、表示パターンにあわせて、いずれかの濃度に対応する画像信号を選択する構成としても良い。
そこで、このような構成の第２実施形態について説明する。図８は、この第２実施形態に係る液晶表示装置の構成を示すブロック図である。この図において、セレクタ３８は、画像信号処理回路３２の入力段に設けられ。その入力端Ａには外部からの画像信号Ｄが、入力端Ｂには中間色に対応する画像信号Ｄｇが、入力端Ｃには特定色に対応する画像信号Ｄｓが、それぞれ供給されている。
また、タイミング信号発生回路２０４は、液晶表示パネル１００、画像信号処理回路３２のほか、セレクタ３８での選択を制御するための信号Ｓｅｌ１１を出力するものである。このため、タイミング信号発生回路２０４は、セレクタ３８での選択を制御する制御手段として機能することになる。
【００７４】
この構成において、液晶表示パネル１００に対して通常の表示をさせる場合（すなわち、画像信号Ｄにしたがって表示を行う場合）、タイミング信号発生回路２０４は、セレクタ３８に対し、信号Ｓｅｌ１１により入力端Ａを選択するように制御する。
一方、補正量を設定する場合、タイミング信号発生回路２０４は、セレクタ３８に対し、信号Ｓｅｌ１１により入力端Ｂ、Ｃのいずれか一方を、表示パターンに濃度にしたがってＡを選択するように制御する。
例えば、図６（ａ）や、図６（ｂ）、図６（ｃ）に示されるパターンを表示させるのであれば、タイミング信号発生回路２０４は、画像信号の１画素分が供給される間隔毎に入力端Ｂ、Ｃを交互に切り替えるようにセレクタ３８を制御する。また、図７に示されるように、グレースケール化したパターンを表示させるのであれば、画像信号Ｄｓで指示される濃度を、垂直走査または水平走査にあわせて増減させれば良い。
【００７５】
＜第３実施形態＞
次に、本発明の第３実施形態に係る液晶表示装置について説明する。上述した第１実施形態ではセレクタ３６により、また、第２実施形態ではセレクタ３８により、それぞれ画像信号Ｄ、または、パターン表示の画像信号を切り替える構成としたが、補正量は、一旦設定されれば、度々設定し直す性格のものではない。そこで、補正量を規定する場合には、図９に示される第３実施形態のように、画像信号処理回路３２の入力に、直接、パターン発生回路３４ｂを接続して、表示パターンに対応する画像信号を供給する構成しても良い。
ここで、パターン発生回路３４ｂは、上述した図６（ａ）や、図６（ｂ）、図６（ｃ）、図７に示されるようなパターンを表示させるものであり、補正量の設定は、このパターンを用いて行われることになる。
【００７６】
＜実施形態の応用・変形＞
本発明は、上述した第１、第２および第３実施形態に限られず、種々の応用・変形が可能である。
【００７７】
＜応用変形：その１＞
後述するように、液晶表示装置は、ビデオプロジェクタの画像形成に用いられる場合がある。ビデオプロジェクタでは、装置を床面に置く場合と、装置を天井からつり下げる場合との２通りの使用状態が想定される。この２つの使用状態では、スクリーンに対する液晶パネルの位置関係が上下左右に逆転する関係にあるので、双方の使用状態に対応するためには、液晶パネルにおける走査方向を上下方向、左右方向ともに逆転可能とする必要がある。
【００７８】
上述した実施形態にあっては、ブロックの選択方向が、図１０（ａ）に示されるように左から右方向であったため、ブロックＢ１、Ｂ２、…、Ｂｎの右端に位置するデータ線１１４ｆが、これに隣接するデータ線１１４ａでの電圧変位の影響を受けた。
しかし、データ線１１４の走査方向を逆転させると、図１０（ｂ）に示すようにブロックの選択方向が右から左方向となるので、各ブロックの左端に位置するデータ線１１４ａが、これに隣接するデータ線１１４ｆでの電圧変位の影響を受けることになる。
【００７９】
ここで、ブロックの選択方向を切り替えるためには、液晶表示装置の前段に１フレーム分の画像信号が格納可能なフレームメモリを２個設け、一方のフレームメモリに画像信号を書き込んでいる期間では、他方のフレームメモリから画像信号を読み出して、この画像信号を、画像信号処理回路３２に供給する構成とする。さらに、画像信号をフレームメモリから読み出す際には、書き込み順序とは逆の順序で読み出す構成とする。
この構成では、ブロックの選択方向を逆転させた場合に、データ線１１４ａへの画像信号が、影響を与えるデータ線１１４ｆへの画像信号よりも先に画像信号処理回路３２に供給される。このため、画像信号の供給順序は、ブロックの選択方向を逆転させても変わらないことになる。
【００８０】
したがって、ブロックの選択方向の正転・反転に対応するためには、実施形態におけるＳ／Ｐ変換回路３０２に分配方向を指示する制御信号を供給し、この制御信号にしたがって、画像信号ＶＩＤ１〜ＶＩＤ６と画像信号線との対応関係を変更すれば良い。具体的には、制御信号が正転を指示する場合には、第１番目の画像信号線１７１に画像信号ＶＩＤ１を、第２番目の画像信号線１７１に画像信号ＶＩＤ２を、…、第６番目の画像信号線１７１に画像信号ＶＩＤ６を、それぞれ供給する一方、制御信号が反転を指示する場合には、第１番目の画像信号線１７１に画像信号ＶＩＤ６を、第２番目の画像信号線１７１に画像信号ＶＩＤ５を、…、第６番目の画像信号線１７１に画像信号ＶＩＤ１を、それぞれ供給する構成とすれば良い。
なお、走査線駆動回路１２０やシフトレジスタ回路１３０を、正転・反転の双方転送可能な構成とするのは、当然のことである。
【００８１】
＜応用変形：その２＞
上述した実施形態では、６本のデータ線１１４が１ブロックにまとめられて、１ブロックに属する６本のデータ線１１４に対して、６系統に変換された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングする構成したが、変換数およびサンプリングするデータ線数（すなわち、１ブロックを構成するデータ線数）は、「６」に限られるものではない。例えば、サンプリングスイッチ１４１の応答速度が十分に高いのであれば、画像信号をパラレルに変換することなく１本の画像信号線１７１にシリアル伝送して、データ線１１４毎に順次サンプリングするように構成しても良い。
【００８２】
また、変換数および同時に印加するデータ線の数を「３」や、「１２」、「２４」等として、３本や、１２本、２４本等のデータ線に対して、３系統変換や、１２系統変換、２４系統変換等した画像信号を同時に供給する構成としても良い。なお、変換数としては、カラーの画像信号が３つの原色に係る信号からなることとの関係から、３の倍数であることが制御や回路などを簡易化する上で好ましい。ただし、後述するプロジェクタのように単なる光変調の用途の場合には、３の倍数である必要はない。
さらに、実施形態にあって、補正回路３００は、画像信号のシリアル−パラレル変換の前に、補正を行う構成となっていたが、シリアル−パラレル変換の後に、補正を行う構成としても良い。
【００８３】
＜応用変形：その３＞
上述した実施形態では、ブロックの選択を行う前の水平帰線期間においてプリチャージする構成を前提として説明したが、本発明は、ブロックを順次選択する際に、他のデータ線における電圧変位によって、電圧変動するデータ線への画像信号に、予めその変動分を相殺するような補正量を加算することにより、ブロックの境で発生する輝度ムラを抑えるものであるから、プリチャージをしない構成であっても良いことは勿論である。
要は、他のデータ線における電圧変位によって、電圧変動するデータ線への画像信号に、予めその変動分を相殺するような補正量を加算する構成のすべてに適用可能である。
このため、画像信号補正処理を、ディジタルで処理する構成のほか、アナログで処理する構成でも適用可能であるし、正極性書込・負極性書込の各々に対応して補正量を変更する構成でも適用可能である。
【００８４】
くわえて、実施形態にあっては、液晶容量に印加される電圧実効値がゼロである場合に白色表示を行うノーマリーホワイトモードとして説明したが、液晶容量に印加される電圧実効値がゼロである場合に黒色表示を行うノーマリーブラックモードとしても良い。
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
【００８５】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００８６】
くわえて、液晶表示装置のほかに、エレクトロルミネッセンス（ＥＬ）や、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う種々の電気光学装置に適用可能である。この際、電気光学物質としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学物質としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極との間に介在することになるので、液晶表示装置としてみれば必要であった対向基板は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置のすべてに適用可能である。
【００８７】
＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器のいくつかについて説明する。
【００８８】
＜その１：プロジェクタ＞
まず、上述した液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１１は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００８９】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る液晶表示パネル１００と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
【００９０】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム１１１２に３方向から入射する。そして、このダイクロイックプリズム１１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ１１１４を介して、スクリーン１１２０に投射されることになる。
【００９１】
＜その２：パーソナルコンピュータ＞
次に、上述した液晶表示装置を、マルチメディア対応のパーソナルコンピュータに適用した例について説明する。図２１は、このパーソナルコンピュータの構成を示す斜視図である。
この図に示されるように、コンピュータ１２００の本体１２１０には、表示部として用いられる液晶表示パネル１００や、光学ディスクの読取・書込ドライブ１２１２、磁気ディスクの読取・書込ドライブ１２１４、ステレオ用スピーカ１２１６などが備えられる。また、キーボード１２２２およびポインティングデバイス（マウス）１２２４は、本体１２１０とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。
この液晶表示パネル１００は、直視型として用いられるので、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶表示パネル１００の背面には、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。
【００９２】
＜電子機器のまとめ＞
なお、電子機器としては、図１１および図１２を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用・変形例に係る液晶表示装置が適用可能なのは言うまでもない。
【００９３】
【発明の効果】
以上説明したように本発明によれば、ブロックの境における輝度ムラの発生が抑えられるとともに、その補正処理に用いる補正量についても、容易に設定することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】 同液晶表示装置における画像信号処理回路の動作を説明するためのタイミングチャートである。
【図３】 同液晶表示装置の動作を説明するための電圧波形図である。
【図４】 同補正回路において、入力たる画像信号と出力たる補正量との関係を示す図である。
【図５】 （ａ）および（ｂ）は、それぞれ同画像信号処理回路の補正回路における補正量の設定動作を説明するための図である。
【図６】 （ａ）、（ｂ）および（ｃ）は、それぞれ同液晶表示装置におけるパターン発生器によるパターン例を示す図である。
【図７】 パターン発生器によるパターン例を示す図である。
【図８】 本発明の第２実施形態に係る液晶表示装置の構成を示すブロック図である。
【図９】 本発明の第３実施形態に係る液晶表示装置の構成を示すブロック図である。
【図１０】 （ａ）は、ブロック選択方向が左から右方向に向かう場合において、影響を受けるデータ線を示したものであり、（ｂ）は、ブロック選択方向が右から左方向に向かう場合において、影響を受けるデータ線を示した図である。
【図１１】 実施形態に係る液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１２】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す正面図である。
【図１３】 従来の液晶表示装置の全体構成を示すブロック図である。
【図１４】 従来の液晶表示装置における液晶表示パネルの電気的構成を示すブロック図である。
【図１５】 従来の液晶表示装置の動作を説明するためのタイミングチャートである。
【図１６】 従来の液晶表示装置の動作を説明するための電圧波形図である。
【符号の説明】
３２…画像信号処理回路
３４ａ、３４ｂ…パターン発生回路
３６、３８…セレクタ
１００…液晶表示パネル
１０８…画素電極
１１２…走査線
１１４ａ〜１１４ｆ…データ線
１１６…ＴＦＴ
１１８…画素電極
１２０…走査線駆動回路
１３０…シフトレジスタ
１４１…サンプリングスイッチ
３２４…加算器
３４４…補正テーブル（記憶手段）
Claims (10)
- 複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、
前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、
前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、
一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とするパターンの調整用画像信号を供給するパターン発生回路と、
前記第１の画素に供給される画像信号の輝度を補正するために用いられ、前記調整用画像信号が供給された場合に前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように決定された補正量を記憶する記憶手段と、
表示用の画像信号が供給された場合に、前記記憶手段に記憶された補正量を読み出し、当該読み出した補正量をもとに前記第２の画素に供給される画像信号の輝度に応じた、前記第１の画素に供給される画像信号の輝度を補正するための補正量を演算する補正量出力部と、
を具備することを特徴とする電気光学装置。 - 前記パターン発生回路による画像信号と外部から供給される画像信号とのうちのいずれか一方を選択して前記データ線駆動回路に供給するセレクタを、具備することを特徴とする請求項１に記載の電気光学装置。
- 前記パターン発生回路は、前記画素を中間輝度とする画像信号及び前記画素を特定の輝度とする画像信号が供給され、当該中間輝度とする画像信号と特定の輝度とする画像信号のいずれかを選択するセレクタであることを特徴とする請求項１に記載の電気光学装置。
- 前記特定の輝度は複数種類設定されており、前記記憶手段には特定の輝度に対応して複数の補正量が記憶されていることを特徴とする請求項１に記載の電気光学装置。
- 前記パターンは、前記中間輝度の画素と前記特定の輝度の画素とを、前記走査線の延在方向および前記データ線の延在方向にわたって１個毎に交互に配列させるものである
ことを特徴とする請求項１または３に記載の電気光学装置。 - 前記パターンは、前記中間輝度の画素と前記特定の輝度の画素とを、前記データ線の延在方向に対し２個以上の周期で交互に配列させるものであることを特徴とする請求項１または３に記載の電気光学装置。
- 前記パターンは、前記中間輝度の画素と前記特定の輝度の画素とを前記データ線の延在方向に対して、それぞれ連続させて配列させたものであることを特徴とする請求項１または３に記載の電気光学装置。
- 前記パターンは、前記特定の輝度の画素を、前記走査線の延在方向または前記データ線の延在方向にわたって輝度変化するように配列させたものであることを特徴とする請求項１または３に記載の電気光学装置。
- 請求項１または３に記載の電気光学装置を表示部に備えることを特徴とする電子機器。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられたスイッチング素子、画素電極及び対向電極を備えた画素と、前記走査線を選択して、前記スイッチング素子をオンさせる走査信号を供給する走査線駆動回路と、前記走査線が選択された期間に、所定本数の前記データ線からなるブロックを順次選択するとともに、選択したブロックに属するデータ線に、画像信号を供給するデータ線駆動回路と、を備えた電気光学装置の調整方法であって、
一のブロックに属するデータ線のうち、当該ブロックの次に選択されるブロックに隣接する第１のデータ線と前記走査線との交差に対応する第１の画素を任意の中間輝度とし、
前記次に選択されるブロックに属するデータ線のうち、前記第１のデータ線に隣接する第２のデータ線と前記走査線との交差に対応する第２の画素を特定の輝度とし、
前記次に選択されるブロックに含まれ、前記第２のデータ線とは異なる第３のデータ線と前記走査線との交差に対応する第３の画素を、前記任意の中間輝度とし、
前記第１の画素の輝度が前記第３の画素の輝度と等しくなるように、前記第１の画素に供給される画像信号の輝度を補正するための画像信号の補正量を決定する
ことを特徴とする電気光学装置の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368936A JP3815212B2 (ja) | 2000-12-04 | 2000-12-04 | 電気光学装置及び電子機器、並びに電気光学装置の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368936A JP3815212B2 (ja) | 2000-12-04 | 2000-12-04 | 電気光学装置及び電子機器、並びに電気光学装置の調整方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002169520A JP2002169520A (ja) | 2002-06-14 |
| JP2002169520A5 JP2002169520A5 (ja) | 2004-12-24 |
| JP3815212B2 true JP3815212B2 (ja) | 2006-08-30 |
Family
ID=18839057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368936A Expired - Fee Related JP3815212B2 (ja) | 2000-12-04 | 2000-12-04 | 電気光学装置及び電子機器、並びに電気光学装置の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3815212B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4184334B2 (ja) | 2003-12-17 | 2008-11-19 | シャープ株式会社 | 表示装置の駆動方法、表示装置、およびプログラム |
| JP4552595B2 (ja) * | 2004-10-21 | 2010-09-29 | セイコーエプソン株式会社 | 電気光学装置、その画像信号処理方法および電子機器 |
| JP4671715B2 (ja) * | 2005-03-04 | 2011-04-20 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP4400593B2 (ja) | 2006-05-19 | 2010-01-20 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法および電子機器 |
| KR20100061301A (ko) * | 2008-11-27 | 2010-06-07 | 삼성전자주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
-
2000
- 2000-12-04 JP JP2000368936A patent/JP3815212B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002169520A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371841B1 (ko) | 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자기기 | |
| US8497831B2 (en) | Electro-optical device, driving method therefor, and electronic apparatus | |
| US7602361B2 (en) | Electro-optical device, driving circuit, method, and apparatus to clear residual images between frames and precharge voltage for subsequent operation | |
| JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
| US6232945B1 (en) | Display device and its driving method | |
| US6873319B2 (en) | Method for driving electrooptical device, driving circuit, and electrooptical device, and electronic apparatus | |
| JPWO2005076256A1 (ja) | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 | |
| JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
| US20070103421A1 (en) | Liquid-crystal display, projector system, portable terminal unit, and method of driving liquid-crystal display | |
| JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
| US6781565B2 (en) | Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus | |
| JP2006139278A (ja) | 高フレームレートディスプレイシステムの駆動方法 | |
| US20020018056A1 (en) | Driving method for electro-optical apparatus, driving circuit therefor, electro-optical apparatus, and electronic equipment | |
| JP2005202159A (ja) | 電気光学装置、その駆動回路、その駆動方法および電子機器 | |
| JP3815212B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置の調整方法 | |
| JP3800912B2 (ja) | 電気光学装置および電子機器 | |
| JP2005099524A (ja) | 電気光学装置、その駆動回路および駆動方法、ならびに電子機器 | |
| US7804548B2 (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
| JP4093270B2 (ja) | 電気光学装置および電子機器 | |
| JP2007148348A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4507542B2 (ja) | 電気光学装置、その駆動回路および駆動方法、ならびに電子機器 | |
| JP2006195387A (ja) | 電気光学装置および電子機器 | |
| JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
| JP2006189722A (ja) | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 | |
| JP2007010946A (ja) | 電気光学装置、駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |