KR980010961A - 표시장치 및 그 구동 방법 - Google Patents

표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR980010961A
KR980010961A KR1019970033550A KR19970033550A KR980010961A KR 980010961 A KR980010961 A KR 980010961A KR 1019970033550 A KR1019970033550 A KR 1019970033550A KR 19970033550 A KR19970033550 A KR 19970033550A KR 980010961 A KR980010961 A KR 980010961A
Authority
KR
South Korea
Prior art keywords
signal
circuit
video signal
flip
display
Prior art date
Application number
KR1019970033550A
Other languages
English (en)
Other versions
KR100233454B1 (ko
Inventor
나오미 모리야마
요이치 마스다
Original Assignee
니시무로 다이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시키가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR980010961A publication Critical patent/KR980010961A/ko
Priority to KR1019990023210A priority Critical patent/KR100258390B1/ko
Application granted granted Critical
Publication of KR100233454B1 publication Critical patent/KR100233454B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning

Abstract

본 발명은 표시장치 및 그 구동방법에 관한 것으로서, 매트릭스형상으로 배치된 복수의 화소전극(151), 각 화소전극에 대응하여 설치된 스위치소자(12), 상기 화소전극중 동일한 행방향으로 배치된 화소전극에 대응하는 스위치소자를 공통 접속하여 동시에 개폐동작시키는 제어신호를 보내기 위한 주사선(Y1, …Yn), 상기 화소전극중 동일한 열 방향으로 배치된 화소전극에 대응하는 스위치소자를 통하여 영상신호를 보내기 위한 영상신호선(Xn, …Ym), 및 상기 복수의 화소전극에 대향 배치된 대향전극을 갖는 표시패널부와 영상 데이터를 수신하기 전에 수신한 리셋 신호에 따른 제1타이밍 신호를 생성하고 이 제1타이밍 신호에 기초하여 상기 리셋신호에 같이 주기로 보내져 오는 비표시 데이터를 선택하며, 이 선택한 비표시 데이터를 상기 제1타이밍신호에 대응하는 상기 영상신호선에 송출하고, 그 후 보내져 오는 상기 영상데이터를 제2타이밍신호에 기초하여 선택하며, 이 선택한 영상 데이터를 상기 제2타이밍신호에 대응하는 상기 영상신호선으로 송출하는 영상신호선 구동회로(291)를 구비하여 비표시영역에서의 비표시 데이터의 표시를 용이하게 실시하는 것을 가능하게 하는 것을 특징으로 한다.

Description

표시장치 및 그 구동 방법
최근, 액정표시장치는 경량 또한 저소비전력을 달성하는 플랫패널 디스플레이로서 주목이 집중되고 있다. 그 중에서도, 각 표시화소마다 박막트랜지스터(이하, TFT라 부름)등의 스위치 소자가 설치되어 이루어지는 액티브 매트릭스형 액정표시장치는 크로스토크가 없는 고정밀한 표시화상이 얻어지므로, TV용을 비롯한 OA용 등의 각종 디스플레이로서 이용되고 있다. 최근에는 표시화면의 대형화가 요구되므로, 이와 같이 액정표시장치를 투사형으로서 사용하는 실험이 이루어지고 있다.
이와 같이 액티브매트릭스형 표시장치를 투사형으로서 사용하는 경우, 소형화, 저가격화, 저소비전력화를 달성하기 위해 광학계의 소형화를 필수로 하여, 이에 따라 액정표시장치 자체를 3인치 정도의 소형으로 형성할 필요가 있다.
그리고, 이와 같이 표시장치에서는 각 표시화소를 구동하기 위한 구동회로부를 표시화소부와 동일 기판상에 일체적으로 형성하는 것이 시도되고 있다.
아스펙트비 16:9의 화소수의 표시장치에 아스펙트비 4:3의 컴퓨터의 영상신호를 표시하게하는 등, 표시장치가 복수의 영상규격에 대응하는 것이 중요해지고 있다. 이 경우, 영상신호의 수평 귀선(flyback line)기간도 포함한 수평화소수의 설정이, 표시 패널의 한 수평화소라인을 구성하는 표시화소수 보다도 적은 경우가 고려된다. 이와 같이 때, 대응하는 영상신호가 없는 표시화소에는 비표시 데이터를 표시하게 된다. 구동회로측의 대응 방법으로서, 프레임 메모리를 사용하여 영상신호의 구동 주파수를 변화시켜 비표시 데이터를 미리 영상신호의 수평주사기간에 메우는 것이 고려되지만, 이 방법은 비용이 든다.
다른 방법으로서 표시 데이터와는 별도로 비표시 데이터를 준비하고 영상 규격에 맞추어 표시장치측에서 화소마다 표시 데이터와 비표시 데이터를 선택하여 표시하게 하는 것이 고려된다. 표시장치에 이와 같이 동작을 하게 하는 경우, SID 93 DIG EST(P.383-P.386)의 "A 1.9-in, 1.5-Mpixel Driver Fully-Integrated Poly-Si TFT-LCD for HDTV Projection" 등으로 나타나는 바와 같은 시프트 레지스터를 주체로 구성된 구동회로에서는 시프트 레지스터가 차례로 신호를 전송하는 형태이므로, 영상신호규격에 맞추어 표시패널 중에서 구동하는 신호선을 전환하는 것이 어렵다.
본 발명은 상기 사정을 고려하여 이루어진 것으로, 비표시영역의 비표시 데이터의 표시를 용이하게 실 시할 수 있는 표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
제1도는 본 발명에 의한 표시장치의 제1 실시형태의 구성을 도시한 구성도.
제2도는 제1 실시형태의 표시장치에 관한 영상 신호선 구동 회로의 한 구체예의 구성을 도시한 도면.
제3도는 제1 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제4도는 본 발명의 표시장치에 의해 표시되는 표시화상의 한 예를 도시한 도면.
제5도는 본 발명에 의한 표시장치의 제2 실시형태에 관한 영상신호선 구동회로의 한 구체예의 구성을 도시한 도면.
제6도는 제2 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제7도는 제2 실시형태의 표시장치의 다른 구동 타이밍을 도시한 도면.
제8도는 본 발명에 의한 표시장치의 제3 실시형태에 관한 영상신호선 구동회로의 한 구체예의 구성을 도시한 도면.
제9도는 제3 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제10도는 본 발명에 의한 표시장치의 제4 실시형태에 관한 영상신호선 구동회로의 한 구체예의 구성을 도시한 도면.
제11도는 제4 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제12도는 본 발명에 의한 표시장치의 제5 실시형태에 관한 영상신호선 구동회로의 한 구체예의 구성을 도시한 도면.
제13도는 제5 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제14도는 본 발명의 표시장치에 의해 표시되는 표시화상의 한 예를 도시한 도면.
제15도는 본 발명에 의한 표시장치의 제6 실시형태에 관한 주사선 구동회로의 구체예의 구성을 도시한 도면.
제16도는 제6 실시형태의 표시장치의 구동 타이밍을 도시한 도면.
제17도는 제7 실시형태에 관한 영상 신호선 구동 회로의 한 구체예의 구성을 도시한 도면.
제18도는 제7 실시형태의 표시앙치의 한 구동 방법을 설명한 타이밍 차트.
제19도는 제7 실시형태의 표시장치의 다른 구동방법을 설명하는 타이밍 차트.
제20도는 제8 실시형태에 관한 주사선 구동회로의 한 구체예의 구성을 도시한 도면.
제21도는 제8 실시형태의 표시장치의 한 구동방법을 설명하는 타이밍 차트.
제22도는 제8 실시형태의 표시장치의 다른 구동방법을 설명하는 타이밍 차트.
제23도는 액정 인가 전압과 광투과율의 관계를 도시한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
20, 60, 202, 402A, 402B, 602A, 602B, 702, 802 : 논리회로
21 : 수평 시프트 레지스터 회로 21i(i=1, …853), 63i(i=1…480) : 플립플롭
23 : 입력단 전환회로 24, 64 : 아스펙트비 전환회로
25i, 27i, 32i(i=1, …853), 65i, 67i(i=1…480) : NOR회로
26, 66 : 리셋 회로 30, 704a, 704b : 버퍼앰프부
40, 205, 805 : 영상신호 선택회로 42i(i=1…853) : 트랜스퍼게이트
61 : 시프트레지스터회로 70, 204, 404A, 404B, 604A, 604B : 버퍼앰프 회로
72i(i=1, 480) : 버퍼앰프 101 : 매트릭스 어레이 기판
121 : TFT 151 : 화소전극
201, 601, 701 : 매트릭스 배서부 206 : 유지용량
207, 407A, 407B, 607 : 영상신호버스라인 211 : 유지용량선
281, 502 : 표시영역 291 : 영상신호선 구동회로
293 : 주사선 구동회로 295 : 대향전극 구동회로
296 : 화소전위 유지용량선 구동회로 301 : 대향전극
351 : 액정층 401,801 : 매트릭스 배선부
405A, 405B, 605A, 605B, 605C, 605D : 영상신호 선택회로(트랜스퍼게이트)
501 : 액정표시장치 503, 504 : 비표시영역
608A, 608B : 패스터신호 버스라인 705 : 영상신호 선택회로부
705a, 705b : 트랜스퍼게이트 804 : 버퍼앰프회로
본 발명의 제1 태양의 표시장치는 매트릭스형상으로 배치된 복수의 화소전극(151), 각 화소전극에 대응하여 설치된 스위치소자(12), 상기 화소전극중 동일한 행방향으로 배치된 화소전극에 대응하는 스위치소자를 공통 접속하여 동시에 개폐 동작시키는 제어신호를 보내기 위한 주사선(Y1, …Yn), 상기 화소전극중 동일한 열방향으로 배치된 화소전극에 대응하는 스위치소자를 통하여 영상신호를 보내기 위한 영상신호선(Xn, …Xm), 및 상기 복수의 화소전극에 대향 배치된 대향전극을 갖는 표시패널부와 영상 데이터를 수신하기 전에 수신한 리셋 신호에 따른 제1타이밍신호를 생성하고 이 제1타이밍 신호에 기초하여 상기 리셋신호에 같은 주기로 보내져 오는 비표시 데이터를 선택하며, 이 선택한 비표시 데이터를 상기 제1타이밍신호에 대응하는 상기 영상신호선에 송출하고, 그 후 보내져 오는 상기 영상데이터를 제2타이밍신호에 기초하여 선택하며, 이 선택한 영상 데이터를 상기 제2타이밍신호에 대응하는 상기 영상신호선으로 송출하는 영상신호선 구동회로(291)를 구비하고 있는 것을 특징으로 한다.
또한, 상기 영상신호선 구동회로, n비트의 어드레스 신호, 및 상기 리셋 신호에 기초하여 상기 제1 또는 제2타이밍 신호를 출력하는 논리회로와, 이 논리회로의 출력에 기초하여 상기 영상 데이터 또는 비표시 데이터를 선택하는 선택회로를 구비하도록 구성해도 좋다.
또한, 상기 영상신호선 구동회로는 n비트의 어드레스 신호에 기초하여 상기 제1 또는 제2타이밍 신호를 출력하는 논리회로, 상기 제1타이밍신호에 기초하여 상기 비표시 데이터를 선택하는 제1선택회로, 및 상기 제2타이밍 신호에 기초하여 상기 영상 데이터를 선택하는 제2선택회로를 구비하도록 구성해도 좋다.
또한, 상기 영상신호선 구동회로는 종속 접속된 복수의 플립플롭으로 이루어지고 시작 펄스를 수신하며, 이 시작 펄스를 클럭 신호에 등기하여 후단의 플립플롭에 차례로 전송하는 시프트레지스터 회로, 이 시프트레지스터 회로 각단의 플립플롭의 출력과 상기 리셋 신호에 기초하여 상기 제1 또는 제2타이밍신호를 출력하는 리셋회로를 갖는 논리회로, 및 상기 제1 또는 제2타이밍신호에 기초하여 상기 영상 데이터 또는 상기 비표시 데이터를 선택하는 선택회로를 구비하도록 구성해도 좋다.
또한, 상기 시프트레지스터 회로의 소정 단의 플립플롭과 다음단의 플립플롭사이에 설치되고 표시되는 화면의 아스펙트비에 맞추어 상기 소정 단의 플립플롭의 출력을 선택하거나 처음단의 플립플롭에 입력되는 시작 펄스를 우회한 펄스 신호를 선택하도록 접속을 전환하며, 이 선택한 신호를 상기 다음 단의 플립플롭에 송출하는 전환수단을 구비하도록 구성해도 좋다.
또한, 상기 전환수단이 상기 우회된 펄스 신호를 선택하도록 접속을 전환한 경우에는, 상기 논리회로는 상기 처음 단 내지 상기 소정 단의 플립플롭을 포함하는 복수단의 플립플롭의 출력에 기초한 상기 제2타이밍 신호를 출력하지 않도록 하는 수단을 더 구비해도 좋다.
또한, 상기 표시 패널부는 상기 화소전극, 상기 스위치 소자, 상기 주사선, 및 상기 영상신호선이 형성된 어레이 기판, 상기 대향전극이 형성된 대향 기판, 및 상기 어레이 기판과 상기 대향기판 사이에 끼워진 액정층을 구비하도록 구성해도 좋다.
또한, 상기 영상신호선 구동회로는 상기 어레이 기판상에 형성하는 것이 가능하다.
또한, 본 발명의 제2태양의 표시장치는 매트릭스형으로 배치된 복수의 화소전극, 각 화소전극에 대응하여 설치된 스위치 소자, 상기 화소전극중 동일한 행방향으로 배치된 화소전극에 대응하는 스위치 소자를 공통접속하여 동시에 개폐동작시키는 제어신호를 보내기 위한 주사선, 상기 화소전극중 동일한 열방향으로 배치된 화소전극에 대응하는 스위치소자를 통해 영상신호를 전송하는 영상신호선, 상기 화소전극에 대 향 배치된 대향전극을 갖는 표시패널부, 리셋신호를 수신한 경우는 제1타이밍으로 주사선을 선택하고 리셋신호를 수신하는 경우에는 상기 제1타이밍과는 다른 제2타이밍으로 주사선을 선택하는 논리회로, 및 상기 논리회로의 출력에 기초하여 선택된 주사선에 주사전위를 공급하는 버퍼앰프부를 갖는 주사선 구동회로부를 구비하는 것을 특징으로 한다.
또한, 상기 논리회로는 m비트의 어드레스 신호와 상기 리셋신호에 기초하여 주사선을 선택하도록 구성해도 좋다.
또한, 상기 논리회로는 종속 접속된 복수의 플립플롭으로 이루어지고 시작펄스를 수신하며, 이 시작펄스를 클릭신호에 동기하여 후단의 플립플롭에 차례로 전송하는 시프트레지스터 회로와 상기 시프트레지스터 회로의 각단의 플립플롭의 출력과 상기 리셋신호에 기초하여 상기 주사선을 선택하기 위한 신호를 출력하는 리셋회로를 갖도록 구성해도 좋다.
또한, 상기 시프트레지스터 회로의 소정 단의 플립플롭과 다음 단의 플립플롭 사이에 설치되고, 표시되는 화면의 아스펙트비에 따라서 상기 소정 단의 플립플롭의 출력을 선택하거나 또는 처음단의 플립플롭에 입력되는 시작 펄스를 우회한 펄스신호를 선택하도록 접속을 전환시키고, 상기 선택한 신호를 상기 다음 단의 플립플롭에 송출하는 전환수단을 구비하도록 구성되어도 좋다.
또한, 상기 논리회로는 상기 전환 수단이 상기 우회된 펄스신호를 선택하도록 접속을 전환시킨 경우에는 상기 처음단 내지 상기 소정 단의 플립플롭을 포함하는 복수단의 플립플롭의 출력에 기초하여 상기 주사선을 선택하기 위한 신호를 출력하지 않도록 하는 수단을 더 구비하도록 구성할 수 있다.
또한, 상기 표시페널부는 상기 화소전극, 상기 스위치소자, 상기 주사선 및 상기 영상신호선이 형성된 어레이 기판, 상기 대향전극이 형성된 대향기판 및 상기 어레이 기판과 상기 대향기판 사이에 끼워진 액정층을 구비하도록 구성해도 좋다.
또한, 상기 주사선 구동회로는 상기 어레이 기판상에 형성하는 것이 가능하다.
또한, 본 발명의 제3태양의 구동방법은 비표시 데이터를 한 수평귀선 기간중에 입력, 영상데이터를 한 수평주사 기간중에 입력하는 것을 특징으로 한다.
또한, 상기 한 수평귀선 기간중에 입력되는 상기 비표시 데이터의 신호의 극성이, 동일한 수평화소 라인중의 표시영역에 상기 수평주사 기간중에 입력되는 상기 영상데이터의 신호의 극성과 동일해도 좋다.
또한, 상기 비표시 데이터의 표시에는 상기 영상데이터의 표시에 사용되는 화소전극과 대향전극 사이의 전위차의 영역외의 전위차를 사용해도 좋다.
또한, 본 발명의 제4태양의 구동방법은 복수의 표시화소로 이루어진 수평화소라인이 복수개 배열되어 이루어진 표시패널에 영상데이터에 기초하여 표시화상을 형성하는 표시장치의 구동방법에서, 상기 영상데이터의 수직귀선 기간을 포함한 한 수직주사 기간의 수평화송 라인수의 설정이 표시패널의 수평화소 라인수보다도 작은 경우, 상기 영상데이터에 대응하지 않는 복수의 수평화소 라인에 동시에 비표시 데이터를 제1기간에서 입력함과 동시에, 상기 영상신호 데이터를 그에 대응하는 적어도 한 개의 상기 수평화소 라인에 상기 제1기간과 다른 제2기간에 입력하는 것을 특징으로 한다.
또한, 상기 제1기간이 한 수직귀선 기간이고 상기 제2기간이 수직주사 기간인 것이 바람직하다.
본 발명에 의한 표시장치에 제1실시형태의 구성을 도1에 도시한다. 이 실시형태의 표시장치(501)는 액정표시장치에 있어서 투사형 EDTV(Extended Difinition Television)에 사용되고 도1에 도시한 바와 같이 대각 3인치의 표시영역(281)을 구비하고 있다.
이 액정표시장치(501)는 매트릭스어레이 기판(101)과 대향기판(도시하지 않음) 사이에 플리이미드로 이 루어진 배향막을 통하여 TN(Twisted Nematic)형의 액정층(351)이 유지된 구성으로 되어 있다.
도1에 도시한 바와 같이 매트릭스어레이 기판(101)은 표시영역(281)과 그 주변부분에 영상신호선 구동회로(291) 및 주사선 구동회로(293)를 일체적으로 구비하고 있다. 대향전극 구동회로(295)와 화소전위 유지용량선 구동회로(296)는 매트릭스어레이 기판(101)의 외부에 설치된다. 표시영역(281)에는 영상신호 구동회로(291)에 접속되고, 서로 거의 평행으로 소정 간격을 두고 배치되는 m개의 영상신호선(X1…Xm)과, 주사선 구동회로(293)에 접속되고 영상신호선(Xi(i=1, …m))과 거의 직교하여 배치되는 n개의 주사선(Y1, …Yn)이 설치되어 있다.
한쪽 각 주사선(Yj(j=1, …n))과 각 영상신호선(Xi(i=1,…m))의 교점부분에는 n채널의 TFT(121)이 배치되고 상기 TFT(121)를 통하여 ITO(Indium Tin Oxide)로 이루어지는 화소전극(151)이 배치되어 있다. 또한, TFT(121)는 대응하는 영상신호선(Xi(i=1,…m))에 접속되어 있다. 또한 화소전극(151)에는 화소전위를 유지하는 유지용량선(211)이 각 화소전극(151)에 대하여 주사선(Yj(j=1,…n))과 거의 평행으로 배치되어 있다.
상기 대향기판은 투명한 유리기판상에, ITO로 이루어지고 대향전극 구동회로(295)에 전기적으로 접속되도록 형성된 대향전극(301)과, 그 위에 배치되는 배향막을 구비하도록 구성되어 있다. 또한, 도시하지 않지만 크롬(Cr)등의 금속으로 이루어진 차광층이 불필요한 광, 예를 들면 TFT(121)로 입사하는 광을 차광하도록 배치되어 있다.
영상신호에 기초하여 화소표시를 실시하는 경우, 주사선 구동회로(293)는 주사선(Y1), 주사선(Y2), …주사선(Yn)으로 차례로 게이트 온 전압(Vg)을 출력한다. 이 게이트 온 전압(Vg)을 받아 각 TFT(121)의 드레인소스(drain source)사이는 도통하고, 이에 의해 영상신호선(Xi(i=1,…m))으로부터의 영상신호(Vs)가 대응하는 TFT(121)를 통하여 각 화소전극(151)으로 인도된다. 이에 의하여 상기 대향전극과 화소전극(151)사이의 전위차가 액정층(351)에 인가되고 이 전위차에 기초하여 표시가 이루어짐과 동시에, 화소전극(151)과 유지용량선(211)사이에도 전하가 유지된다.
그리고, 이 전하가 유지됨으로써 액정층(351)에 유지되는 전하의 변동을 보충하여 각 필드기간, 표시화상을 유지한다.
다음에 도2를 참조하여 이 실시형태의 액정표시장치(501)의 영상신호선 구동회로(291)의 구성을 설명한다. 이 영상신호선 구동회로(291)는 도2에 도시한 바와 같이 매트릭스 배선부(201), 논리회로(202), 이 논리회로(202)에 접속되는 버퍼앰프 회로(204), 이 버퍼앰프 회로(204)에 접속되는 영상신호 선택회로(205) 및 이 영상신호 선택회로(205)에 접속되는 유지용량(206)을 구비하고 있다. 또한, 논리회로(202), 버퍼앰프회로(204), 영상신호선택회로(205) 및 유지용량(206)은 각 영상신호선마다 설치된다.
매트릭스 배선부는 영상신호선(Xi(i=1,…m))을 선택하기 위한 어드레스 신호를 예를 들면, "A0…A9" (Ai(i=0,…9)은 0 또는 1의 값을 갖음)로 하면, 21개의 배선을 갖는다. 21개의 배선중 1개의 배선에는 리셋신호가 입력되고 남은 20개의 배선에는 어드레스 신호의 10비트(A0∼A9)의 각각의 수치인 "D0∼D9"와, 이들의 10비트(A0∼A9)를 각각 반전한 수치 "D10∼D19"이 입력된다.
논리회로(202)는 3입력 NAND게이트(NA1, NA2, NA3, NA4), 2입력 NAND게이트(NA5, NA6) 및 그 입력 NOR게이트(NO1, NO2)를 구비하고 있다. 3입력 NAND게이트(NA1, NA2, NA3, NA4)에는 디지털 수치신호(DA0∼DA9)가 그 반전 디지털 수치신호(DA10∼DA19)가 각 비트마다 한종류씩 입력된다. 3입력 NAND게이트(NA1, NA2)의 출력은 NOR게이트(NO1)의 입력단에 접속되고 NAND게이트(NA3, NA4)의 출력은 NOR게이트(NO2)의 입력에 접속된다. NOR게이트(NO1, NO2)의 출력은 NAND게이트(NA5)의 입력에 접속된다. NAND게이트(NA5)의 출력과 리셋신호가 NAND게이트(NA6)의 입력에 접속된다. 논리 회로(203)의 최종단의 NAND게이트(NA6)의 출력이 샘플링 펄스가 된다. NAND게이트(NA6)의 출력은 버퍼앰프회로(204)에 접속되어 있다.
버퍼앰프회로(204)는 3개의 버퍼(204a, 204b, 204c)를 갖고 있다. NAND게이트(NA6)의 출력은 버퍼(204a)에 의해 반전 증폭되고 이 반전 증폭된 신호는, 영상신호 선택회로(205)를 구성하는 트랜스퍼게이트의 p채널TFT(205a)의 게이트에 입력된다.
또한, NAND게이트(NA6)의 출력은 직렬로 접속된 버퍼(204b, 204c)로 이루어진 증폭회로에 의해 증폭되고 이 증폭된 신호는 영상신호 선택회로(205)를 구성하는 트랜스퍼게이트의 n채널TFT(205b)의 게이트에 입력된다. 또한, TFT(205a, 205b)로 이루어진 트랜스퍼게이트는 영상신호를 선택하는 데에 이용된다.
이 트랜스퍼게이트의 드레인은 영상신호 버스라인(207)에 접속되고 논리회로(202)로부터의 샘플링 펄스가 온 기간의 사이, 영상신호가 샘플링된다. 트랜스퍼게이트의 소스는 대응하는 영상신호에 접속되어 있음과 동시에 영TKD신호 선택회로(205)에 의해 선택된 영상신호를 유지하는 유지용량(206)에도 접속되어 있다.
다음에 도2를 참조하여 영상신호선 구동회로(291)의 동작에 대해서 설명한다. 각 매트릭스 배선부(201)에는 3입력 NAND게이트(NA1, NA2, NA3, NA4)에 접속되는 수치신호선의 조합이 각각 다르다.
NAND게이트(NA1)에는 디지털 수치신호(DA0)가 그 반전신호(DA10)중 어느것, 디지털 수치신호(DA1)나 그 반전신호(DA11)중 어느것, 및 디지털 수치신호(DA2)나 그 반전신호(DA12)중 어느것이 입력되어 있다. NAND게이트(NA2)에는 디지털 수치신호(DA3)나 그 반전신호(DA13)중 어느것, 디지털 수치신호(DA4)나 그 반전신호(DA14)중 어느것 및 디지털 수치신호(DA5)나 그 반전신호(DA15)중 어느것이 입력되어 있다. NAND게이트(NA3)에는 디지털 수치신호(D6)나 그 반전신호(DA16)중 어느것, 디지털 수치신호(DA7)나 그 반전신호(DA17)중 어느것 및 디지털 수치신호(DA8)나 그 반전신호(DA18)중 어느것이 입력되어 있다. NAND게이트(NA4)의 입력중 1입력은 디지털 수치신호(DA9)나 그 반전신호(DA19)중 어느 것인가가 입력되고 다른 2입력에는 항상 「H」레벨의 신호가 입력되어 있다. NAND게이트(NA6)의 한편의 입력은 모두가 리셋신호와 접속되어 있다.
이와 같이 구성된 영상신호선 구동회로(291)에서는 NAND게이트(NA1, NA2, NA3, NA4)의 모든 입력이 「H」이 레벨이 되었을 때에만 디코더(논리회로)(202)의 NAND게이트(NA5)는 「L」레벨의 신호를 출력한다. 이 경우에서 표시영역의 영상신호 데이터를 입력할 때는 리셋신호는 「H」레벨이 되어 있으므로, 논리회로(202)의 최종단의 NAND게이트(NA6)로부터 샘플링 펄스가 버퍼앰프회로(204)에 출력된다. 이에 의해, 영상신호 선택회로(205)에 의해 영상신호가 선택되고 출력된다.
이에 대해서 비표시 데이터를 입력할 때 리셋신호는 「L」레벨이 되므로, 이 때의 NAND게이트(NA1, NA2, NA3, NA4)의 입력에 상관없이, 모든 논리회로(202)의 최종단의 NAND게이트(NA6)로부터 샘플링 펄스가 버퍼앰프 회로(204)로 출력된다.
리셋신호가 「L」레벨이 되는 것에 동기하여 영상신호 버스라인(207)으로부터 필요한 비표시 데이터를 공급함으로써, 모든 영상신호 선택회로(205)로부터 비표시 영상신호가 출력된다.
지금, 표시화면이 도4에 도시된 바와 같이 640X480 화소로 이루어지는 표시영역(502), 107X480 화소로 이루어지는 비표시영역(503) 및 106X480 화소로 이루어진 비표시 영역(504)으로 구성되는 경우를 예로 들어 본 실시형태의 액정표시장치의 동작을 도3을 참조하여 설명한다. 이 경우의 액정표시장치는 853개의 영상신호선과 480개의 주사선을 갖고 있다.
시각(t0)에서 N-1번째의 주사선(YN-1)에 주사선 구동회로(293)로부터 「H」레벨의 전압(Vg)(N-1)이 출력되어 있고, 이 때문에 상기 주사선(YN-1)에 접속된 TFT(121)는 온되어 있다. 이 때, 108번째의 영상신호선(X108)으로부터 747번째의 영상신호선(X747)에 접속된 논리회로(202)가 차례로 샘플링 펄스를 출력하는 바와 같은 어드레스 신호가, 영상신호선 구동회로(291)의 매트릭스 배선부(201)에 보내진다. 그렇게 하면 영상신호선 구동회로(291)로부터 영상신호선(X108,…X747)에 영상신호가 차례로 보내지고, 주사선(YN-1)에 접속되어 있는 TFT(121)를 통하여 대응하는 화소전극(151)에 영상신호 데이터가 입력된다(도3에 도시한 일 수평주사기간 동안). 이에 의해 도4에 도시한 표시영역(502)중 위에서부터 N-1행째의 화소에 표시데이터가 표시된다.
그리고, 주사선(YN-1)의 전압(Vg)(N-1)이 「L」레벨되었을 때(시각(t1))부터 소정시간(△t)이 경과하면, N번째 주사선(YN)의 전위(Vg)(N)가 「H」레벨이 됨과 동시에 리셋신호가 「L」레벨된다(도3에 도시한 시각(t2)참조). N번째 주사선(YN)의 전위(Vg)(N)가 「H」레벨이 됨으로써, 이 주사선(YN)에 접속된 TFT(121)는 온이 된다. 이 때, 리셋신호를 「L」레벨로 함과 동시에 영상신호 버스라인(207)에 비표시 데이터, 예를 들어 흑색표시의 전위를 공급하면 주사선(YN)에 접속된 TFT(121)를 통하여 m(=853)개의 화소전극(151)에 비표시 데이터의 영상신호가 입력된다.
시각(t3)에서 수평귀선 기간이 종료하여 리셋신호가 「H」레벨이 되면, 상술한 것과 동일하게 108번째의 영상신호선(X108)으로부터 747번째의 영상신호선(X747)에 접속된 논리회로(202)가 차례로 샘플링 펄스를 출력하는 것과 같은 어드레스 신호가 영상신호선 구동회로(291)의 매트릭스 배선부(201)에 보내진다. 그렇게 하면, 영상신호선 구동회로(291)로부터 영상신호선(X108, …X747)에 영상신호가 차례로 보내지고, 주사선(YN)에 접속되어 있는 TFT(121)를 통하여 대응하는 화소전극(151)에 영상신호 데이터가 입력된다.
따라서, 표시화면 상에서부터 N행째의 화소에 대응하는 화송전극중, 비표시영역(503, 504)의 화소에 대응하는 화소전극(151)에는 비표시 데이터, 예를 들면 흑색표시의 전위가 입력되고 표시영역(502)의 화소에 대응하는 화소전극(151)에는 표시데이터가 입력된다.
이로써, 표시영역(502)에는 표시데이터가 표시되고 비표시영역(503, 504)에는 비표시 데이터, 상술한 경우는 「흑색」이 표시된다.
또한, 도3에 도시한 △t는 YN-1번째행의 주사선으로 제어되는 TFT(121)의 오프 타이밍이 주사선의 시정수의 영향으로 지연되고, YN행째에 입력할 영상신호를 YN-1번째의 화소전극(151)이 유지하는 것을 방지하기 위한 것이다.
이상 설명한 바와 같이 본 실시형태의 표시장치에 의하면, 리셋신호를 변화시키는 것만으로 수평귀선 기간에 비표시영역의 신호선에 비표시 데이터를 입력하는 것이 가능해지고, 비표시영역의 비표시 데이터의 표시를 용이하게 실시할 수 있다.
또한, 상기 실시형태의 액정표시장치에서 비표시 데이터로서 동일한 프레임에서 화소전극에 입력하는 영상신호와 동일한 극성의 신호를 지정하고, 수평귀선 기간중에 미리 입력해 두는 것, 즉 프리차지(precharge)함으로써 표시데이터의 충분한 입력을 실시하는 것이 가능해지고, 높은 콘트래스트 표시를 얻을 수 있다.
또한, 본 실시형태에서는 리셋신호에 의해 수평 화소 전체에 대해 비표시 데이터의 입력을 실시하고 있으므로, 구동회로에 의해 표시화면상의 수평방향으로 임의의 표시영역을 선택한 경우에, 선택되지 않은 영역의 표시 화소에는 이미 비표시 데이터가 유지된다. 이 때문에 영상신호에 손대는 일없이 표시영역을 임의로 선택할 수 있다.
다음에, 본 발명에 의한 표시장치의 제2실시형태의 구성을 도5 및 도6을 참조하여 설명한다. 이 실시형 태의 표시장치는 도1 내지 도2에 도시한 제1실시형태의 액정표시장치에서, 영상신호선 구동회로(291)의 구성을 도5에 도시한 구성의 영상신호선 구동회로로 전환함과 동시에 영상신호 버스라인(207) 대신에 영상신호 버스라인(407A, 407B)을 설치한 것이다.
도5에 나타내는 영상신호선 구동회로는 매트릭스 배선부(401)와 2종류의 구동부를 구비하고 있으며, 한쪽의 구동부는 표시영역의 영상신호선을 구동하는데 사용되며, 다른쪽 구동부는 비표시영역의 영상신호선을 구동하는데 사용된다.
상기 한쪽의 구동부는 도5의 (a)에 나타내는 바와 같이 표시영역의 각 영상신호선마다 설치되며, 논리회로(402A)와 이 논리회로(402A)의 출력을 받는 버퍼앰프회로(404A)와 이 버퍼앰프회로(404A)의 출력에 기초하여 영상신호를 선택하는 영상신호 선택회로(405A)를 구비하고 있다. 또한, 상기 다른쪽 구동부는 도5의 (b)에 나타내는 바와 같이 비표시영역의 각 영상신호선마다 설치되며, 논리회로(402B)와 이 논리회로(402B)의 출력을 받은 버퍼앰프 회로(404B)와 이 버퍼앰프회로(404B)의 출력에 기초하여 영상신호를 선택하는 영상신호 선택회로(405B)를 구비하고 있다.
매트릭스 배선부(401)는 도2에 나타내는 매트릭스 배선부(201)와 동일한 구성으로 되어 있다. 매트릭스 배선부(201)와 동일한 구성으로 되어 있다. 또한, 논리회로(402A, 402B)는 도2에 나타내는 논리회로(202)와 동일한 구성으로 되어 있다. 버퍼앰프회로(404A, 404B)는 도2에 나타내는 버퍼앰프회로(204)와 동일한 구성으로 되어 있다. 또한 매트릭스 배선부(401)와 논리회로(402A)는 구동하는 영상신호선의 어드레스가 매트릭스 배선부(401A)에 입력되어 있을 때 상기 구동하는 영상신호선에 영상데이터가 송출되도록 접속된다. 또한. 매트릭스 배선부(401)와 논리회로(402B)와의 접속도 마찬가지이다. 또한, 도5에는 영상신호 선택회로에 접속되는 유지용량은 도시되어 있지 않다.
그리고, 버퍼앰프 회로(404A)는 논리회로(402A)의 출력을 증폭 및 반전 증폭하고, 버퍼앰프 회로(404B)는 논리회로(402B)의 출력을 증폭 및 반전 증폭한다. 또한, 영상신호 선택회로(405)는 2개의 트랜스퍼 게이트(405A, 405B)를 갖고 있다. 트랜스퍼 게이트(405A)는 버퍼앰프 회로(404A)의 출력에 기초하여 영상신호 버스라인(407A)을 통하여 보내져 오는 영상신호(비디오1)를 선택하고, 트랜스터 게이트(405B)는 버퍼앰프 회로(404B)의 출력에 기초하여 영상신호 버스라인(407B)을 통하여 보내져 오는 영상신호(비디오2)를 선택한다.
이와같은 구성으로 하는 것에 의해 표시패널내의 비표시 데이터의 내용에 대응하여 TFT121의 입력 배선(영상신호선)의 접속을 미리 영상신호 버스라인(407A)과 영상신호 버스라인(407B)으로 나누어두면, 도6에 나타내는 바와 같이 영상신호에 비표시 데이터를 삽입할 필요가 없어진다. 또한, 수평귀선기간에 동시에 다른 표시 데이터를 입력하는 것도 가능해지며, 일수평화소라인내에서 표시영역으로의 프리차지를 위한 전압과 비표시영역으로의 비표시 데이터의 전압을 별도로 설정할 수 있다. 예를들면 도4에 나타낸 표시화상의 경우에는 표시영역(502)에 대응하는 신호선에 영상신호(비디오 1)가 입력되도록 접속하고, 비표시영역(503)과 비표시영역(504)에 대응하는 신호선에 영상신호(비디오 2)가 입력되도록 접속한다. 비표시데이터를 표시하지 않는 경우에는 영상신호(비디오 1)와 영상신호(비디오 2)는 모두 같지만, 비표시 데이터를 표시하는 경우에는 영상신호(비디오 1)는 그대로, 영상신호(비디오 2)는 비표시데이터가 된다. 또한, 프리차지용 전압을 설정하여 입력하고 싶을 때는 도7에 나타내는 바와 같이 영상신호(비디오 1)의 수평귀선기간의 전압을 ±Ｖ1으로 설정한다.
이 제2 실시형태의 액정표시장치도 제1 실시형태와 같은 효과를 갖는 것은 물론이다.
다음으로, 본 발명에 의한 표시장치의 제3 실시형태의 구성을 도8 및 도9를 참조하여 설명한다. 이 실 시형태의 표시장치는 도1 내지 도2에 나타내는 제1 실시형태의 액정표시장치에 있어서, 영상신호선 구동회로(291)의 구성을 도8에 나타내는 구성의 영상신호선 구동회로로 전환하고, 또 영상신호 버스라인(207)대신에 영상신호 버스라인(607) 및 래스터신호 버스라인(608A, 608B)을 설치한 것이다.
도8에 나타내는 영상신호선 구동회로는 매트릭스 배선부(601)와 2종류의 구동부를 구비하고 있다. 2종류의 구동부중 한쪽의 구동부는 도8의 (a)에 나타내는 바와 같이 구동하는 신호선마다 설치되며, 논리회로(602A)와 버퍼앰프회로(604A1, 604A2) 및 트랜스퍼게이트로 이루어진 영상신호 선택회로(605A1, 605A2)를 구비하고 있다. 또한, 다른쪽의 구동부는 도8의 (b)에 나타내는 바와 같이 구동하는 신호선마다 설치되며, 논리회로(602B)와 버퍼앰프회로(604B1, 604B2) 및 트랜스퍼게이트로 이루어진 영상신호 선택회로(605B1, 605B2)를 구비하고 있다. 또한, 도8에서는 유지용량은 도시되어 있지 않다.
매트릭스 배선부(601)는 도2에 나타내는 매트릭스 배선부(201)와 동일한 구성으로 되어 있다. 논리회로(602A, 602B)는 각각 도2에 나타내는 논리회로(202)에서 NAND게이트(NA6)를 삭제한 것이다. 버퍼앰프회로(604A1, 604B2, 604C1, 604D2)는 각각 도2에 나타낸 버퍼앰프회로(204)와 동일한 구성을 갖고 있다. 그리고, 버퍼앰프회로(604A1)는 논리회로(602B)의 출력을 증폭 및 반전 증폭하고 버퍼앰프회로(604B)의 축력을 증폭 및 반전 증폭한다. 또한, 버퍼앰프회로(604A2, 604A3)는 각각 리셋 신호(본 실시형태에 있어서는 양값 논리)를 증폭 및 반전 증폭한다.
트랜스퍼게이트(605A1)는 버퍼앰프회로(604A1)의 출력에 기초하여 영상신호 버스라인(607)을 통하여 보내져 오는 영상신호를 선택하고, 트랜스퍼게이트(605B1)는 버퍼앰프회로(604B1)의 출력에 기초하여 영상신호 버스라인(607)을 통하여 보내져 오는 영상신호를 선택한다. 또한, 트랜스퍼게이트(605A2)는 버퍼앰프회로(604A2)의 출력에 기초하여 래스터 신호 버스라인(608A)을 통하여 보내져 오는 래스터 신호(래스터 1)를 선택하고, 트랜스퍼게이트(605B2)는 버퍼앰프회로(604B2)의 출력에 기초하여 래스터신호 버스라인(608B)을 통하여 보내져 오는 래스터신호(래스터 2)를 선택한다.
이와같은 구성으로 함으로써 비표시 데이터 또는 프리차지용 전압을 나타내는 래스터신호(래스트 1, 래스터 2)를 표시 데이터를 나타내는 영상신호와 별도로 입력하는 것이 가능해지며, 도9에 나타내는 바와 같이 영상신호의 수평귀선기간의 데이터를 수정할 필요가 없어진다. 또한, 래스터신호(래스터 1)와 래스터신호(래스터 2)를 각각 배선으로 공급하여 제2 실시형태와 마찬가지로 일수평화소라인내에서 비표시데이터와 프리차지용 전압을 별도로 설정하여 입력할 수 있다.
이 제3실시형태의 표시장치도 제1실시형태의 표시장치와 같은 효과를 갖는 것은 물론이다.
본 발명에 의한 표시장치의 제1, 제2, 제3의 실시형태에 대해서 설명했지만, 이것들은 각 영상신호선마다 논리회로가 설치된 예이다. 이에 비해 본 발명의 제4실시형태는 1개의 논리회로로 복수의 영상신호선을 동시에 구동할 수 있다. 이 제4실시형태에 대해서 도10, 도11을 참조하여 설명한다. 이 실시형태의 표시장치는 도1 내지 도2에 나타내는 제1실시형태의 액정표시장치에 있어서, 버퍼앰프회로 및 영상신호 선택회로를 도10에 나타내는 버퍼앰프부(704) 및 영상신호 선택회로부(705)로 전환한 것이다.
버퍼앰프부(704)는 2개의 버퍼앰프회로(704, 704b)를 갖고 있으며, 영상신호 선택회로부(705)는 트랜스퍼 게이트로 이루어진 영상신호 선택회로(705a) 및 트랜스퍼게이트로 이루어진 영상신호 선택회로(705b)를 갖고 있다.
논리회로(705)로부터 출력된 샘플링 펄스가 2개의 버퍼앰프(704a, 704b)에 입력된다. 이 버퍼앰프회로(704a, 704b)는 샘플링펄스를 증폭, 반전 증폭하여 각각 트랜스퍼게이트(705a, 705b)에 입력한다. 트랜스퍼게이트(705a)는 영상신호 버스라인(706a)을 통하여 보내져 오는 영상신호(비디오 1)를 선택하고, 트랜스퍼게이트(705b)는 영상신호 펄스라인(706b)를 통하여 보내져 오는 영상신호(비디오 2)를 선택한다. 그리고, 도11에 나타내는 바와 같이 영상신호 버스라인(706a)에는 홀수번째의 영상신호선으로 입력하는 영상신호를 공급하고, 영상신호 버스라인(706b)에는 짝수번째의 영상신호선으로 입력하는 영상신호를 공급한다. 단, 도11의 영상신호(비디오 1,2)의 파형은 홀수번째 또는 짝수번째의 영상신호선에 대응한 신호의 내용을 도시하는 것은 어렵기 때문에 모식적 표현을 취하고 있다.
그리고, 제1실시형태와 마찬가지로 NAND게이트(NA1, NA2, NA3, NA4)에 입력하는 디지털 수치 신호가 모두 「H」가 되었을 때만 논리회로(702)에서 샘플링 펄스가 출력되어 영상신호가 선택, 출력된다. 또한, 리셋 신호가 「L」레벨이 되는 것에 동기하여 영상신호 버스라인(706a, 706b)에서 필요한 비표시 데이터를 공급함으로써 영상신호선 전부에 대응하는 영상신호 선택회로부(705)에서 비표시영상 신호가 출력된다. 또한, 이 제4실시형태에서는 디지털 입력신호(D0∼D19)의 주파수 및 영상신호의 주파수가 제1실시형태의 반정도로 제1실시형태의 같은 표시를 실시할 수 있다. 또한, 이 구동법을 사용하여 트랜스퍼 게이트의 영상신호의 충분한 입력이 가능하게 된다. 본 발명의 제4실시형태는 제1실시형태뿐만 아니라 제2, 제3실시형태에도 적용할 수 있는 것은 물론이다.
또한, 이상 설명한 실시형태는 리셋신호에 기초하여 비표시 데이터를 선택했지만 본 발명의 제5실시형태와 같이 리셋신호에 기초하여 비표시 데이터를 선택하는 회로가 없는 경우라도 비표시 데이터를 표시하는 것이 가능하다. 이 제5실시형태의 표시장치를 도12, 도13를 참조하여 설명한다.
이 제5실시형태의 표시장치의 영상신호선 구동회로(291)의 구성을 도12에 나타내고 있다. 이 실시형태의 영상신호선 구동회로는 도12에 나타내는 바와 같이 매트릭스 배선부(801), 논리회로(802), 버퍼앰프회로(804), 영상신호 선택회로(805)를 구비하고 있다. 매트릭스 배선부(801)는 도2에 나타내는 제1실시형태의 매트릭스 배선부(201)에서 리셋 신호용 배선을 삭제한 것이다. 또한, 논리회로(802)는 도2에 나타내는 제1실시형태의 논리회로(202)에서 최종 단의 NAND 게이트(NA6)를 삭제한 것이다. 또한, 버퍼앰프회로(804) 및 영상신호 선택회로(805)는 도2에 나타내는 제1실시형태의 버퍼앰프회로(204) 및 영상신호 선택회로(205)와 각각 동일한 구성으로 되어 있다.
도13에 나타내는 바와 같이 비표시 데이터를 선택, 출력할 때는 NAND 게이트(NA1, NA2, NA3, NA4)에 입력하는 디지털 수치 신호(DA0∼DA19)를 모두 「H」로 하고, 이에 동기하여 영상신호 버스라인에 비표시 데이터를 공급한다. 이것에 의해 모든 영상신호선에 대해 비표시 데이터를 입력할 수 있다.
이상 설명한 실시형태의 표시장치에 있어서는 도4에 나타내는 바와 같이 표시화면의 좌우에 비표시영역이 있는 경우에 대해서 설명했다. 본 발명의 표시장치의 제6실시형태와 같이 표시화면의 상하에 비표시영역이 있는 경우에도 비표시 데이터의 표시를 용이하게 실시할 수 있다. 이 제6실시형태의 표시장치를 도14 내지 도16을 참조하여 설명한다.
이 제6실시형태의 표시장치는 제1 내지 제4실시형태중 어느 실시형태의 표시장치에 있어서, 주사선구동회로(293)는 도15에 나타나 있는 구성을 갖고 있다. 그리고, 도14에 나타나 있는 표시화면을 용이하게 표시하는 것이 가능하게 된다.
도14에 있어서 표시 데이터 표시영역(902)에서는, 주사선 구동회로(293)가 주사선(Y1), 주사선(Y2), …(Yn)에 차례로 게이트 ON 전압(Vg)을 출력한다. 이에 대해 상하의 비표시 데이터 표시영역(903, 904)에서의 비표시 데이터의 입력에서 주사선 구동회로(293)는 비표시영역의 주사선 모두에 대해 동시에 게이트 ON 전압(Vg)을 출력한다.
이 실시형태에 따른 주사선 구동회로(293)는 도15에 나타내는 바와 같이, 매트릭스 배선부(1005a, 1005b, 1005c)와 리셋 신호 배선부(1008)를 갖고, 또 각 주사선마다 설치된 논리회로(1006a, 1006b, 1006c, 1006d) 및 버퍼앰프회로(1007)를 갖고 있다.
이제, 주사선(Yj(j=1, …n)을 선택하기 위한 어드레스신호를 A0, …A8(Ai(i=0, …8)은 0 또는 1의 값을 갖는다)로 하면 매트릭스 배선부(1005a, 1005b, 1005c) 전체가 18개의 배선을 갖는다. 이 18개의 배선에는 어드레스신호의 9비트(A0, …A8)의 각각의 수치(DAY0∼DAY8)와 이들 10비트(A0, …A8)를 각각 반전한 수치(DAY9∼DAY17)가 입력된다.
매트릭스배선부(1005a)는 수치(DAY6∼DAY8)가 입력되는 3개의 배선과 수치(DAY15∼DAY17)가 입력되는 3개의 배선으로 이루어지며, 매트릭스 배선부(1005b)는 수치(DAY3∼DAY5)가 입력되는 3개의 배선과, 수치(DAY12∼DAY14)가 입력되는 3개의 배선으로 이루어지며, 매트릭스배선부(1005c)는 수치(DAY0∼DAY2)가 입력되는 3개의 배선과 수치(DAY9∼DAY11)가 입력되는 3개의 배선으로 되어 있다.
또한, 리셋 신호 배선부(1008)는 리셋 신호(리셋 Y1)가 입력되는 배선과 리셋신호 리셋Y2가 입력되는 배선을 갖고 있다.
논리회로(1006a, 1006b, 1006c)는 각각 3개의 입력 NAND 게이트(NA1, NA2, NA3)로 이루어진다. 논리회로부(1006d)는 각각 2개의 입력 NOR게이트(NO1, NO2)로 이루어진다. NAND게이트(NA1)는 수치신호(DAY6)나 수치신호(DAY15)중 어느쪽으로, 수치신호(DAY7)나 수치신호(DAY16)중 어느쪽으로, 수치신호(DAY8)나 수치신호(DAY' 17)중 어느쪽으로 입력되어 있다. NAND게이트(NA2)는 수치신호(DAY3)나 수치신호(DAY12)중 어느쪽으로, 수치신호(DAY4)나 수치신호(DAY13)중 어느쪽으로, 수치신호(DAY5)나 수치신호(DAY' 14)중 어느쪽으로 입력되어 있다. NAND게이트(NA3)는 수치신호(DAY0)나 수치신호(DAY9)중 어느쪽으로, 수치신호(DAY1)나 수치신호(DAY10)중 어느쪽으로, 수치신호(DAY2)나 수치신호(DAY' 11)중 어느쪽으로 입력되어 있다. NOR게이트(NO1)에는 NAND게이트(NA1, NA2, NA3)의 출력이 입력된다. 다른 주사선에 대해서는 3개의 입력 NAND 게이트(NA1, NA2, NA3)로 접속되는 수치신호의 조합이 각각 다르다.
NOR게이트(NO2)에는 2개의 입력의 NOR게이트로 NOR게이트(NO1)의 출력과 리셋 신호가 입력되며, 연산결과가 버퍼앰프회로(1007)를 통하여 주사선에 송출된다. 또한, 리셋 신호 배선부(1008)에서는 표시영역의 주사선(A)을 선택하는 논리회로(1006d)에는 리셋신호(리셋Y1)가 입력되며, 비표시영역의 주사선(B)을 선택하는 논리회로(1006d)에는 리셋신호(리셋Y2)가 입력된다. 이상과 같이, 접속된 NAND 게이트(NA1, NA2, NA3)의 모든 입력이 「H」가 되었을 때나 또는 리셋 신호가 「H」가 되었을 때 디코더의 NOR게이트(NO2)는 「L」을 출력한다.
여기서, 표시 패널의 상하에 비표시 데이터를 표시하지 않은 경우는 리셋 신호(리셋Y1, 리셋Y2)는 항상 「L」로 되어 있기 때문에 주사신호 구동회로(293)는 수직주사기간에만 차례로 주사전압을 출력한다. 이에 대해 표시패널의 상하 비표시 데이터를 표시하는 경우는 리셋신호(리셋 Y1)는 항상 「L」, 리셋신호(리셋Y2)의 수직주사기간은 「L」, 수직귀선기간에는 「H」가 된다(도16 참조). 이것에 의해 수직귀선기간에는 리셋신호(리셋Y2)가 입력된 모든 논리회로(1006d)에는 NAND게이트(NA1, NA2, NA3, NA4)의 입력에 상관없이 동시에 샘플링펄스를 버퍼앰프회로(1007)에 대해 출력하여 주사전압이 출력된다(도16 참조). 이에 맞춰 영상신호선구동회로(291)는 수직주사기간 동안에 비표시 데이터를 출력함으로써 복수의 수평화소라인에 비표시 데이터의 입력이 실시된다.
상기 실시형태로 리셋신호(리셋Y1)는 항상 「L」이기 때문에 리셋신호(리셋Y1)와 NOR게이트(NO2)의 입력을 설정하지 않은 회로도 가능하지만 본 실시형태에서는 각 단에서의 동작속도에 차가 나지 않도록 모든 단에 NOR게이트(NO2)가 설정된 회로로 하였다.
상기한 수평귀선기간에 좌우의 비표시 데이터를 입력함과 동시에 상기한 구동회로와 구동방법을 사용하여 상하에도 비표시 데이터를 표시한 표시화면예를 도14에 나타낸다. 853X480개의 표시화소를 갖는 표시장치로 640X400화소의 표시영역(902)에서 컴퓨터의 영상신호에 의거한 표시를 실시하고, 나머지 표시영역(903, 904, 905, 906)에는 비표시 데이터를 표시시킨다.
또한, 리셋 신호를 상기 2종류 보다도 많이 설정하여 더욱 많은 수직화소수의 영상신호 규격에 대응할 수 있도록 할 수 있는 것은 물론이다.
상기 제1 내지 제6실시형태에서는 영상신호선 구동회로(291) 및 주사선 구동회로(293)의 논리회로로서는 디코더가 사용되었지만 시프트레지스터를 사용할 수 도 있다. 영상신호선 구동회로의 논리회로에 시프트레지스터를 사용한 경우를 제7실시형태로 설명한다.
본 발명에 의한 표시장치의 제7실시형태를 도17 내지 도19를 참조하여 설명한다. 이 실시형태의 표시장치는 도1에 나타나 있는 액정표시장치에 있어서, 영상신호선 구동회로(291)를 도19에 나타내는 구성의 영상신호선 구동회로로 전환한 것이다.
도19에 나타내는 영상신호선 구동회로는 논리회로(20), 버퍼앰프부(30) 및 영상신호선택회로(40)를 구비하고 있다. 논리회로(20)는 시작펄스, 아스펙트비 전환신호 및 리셋신호에 기초하여 영상신호 버스라인(50)에서 영상 데이터 또는 비표시 데이터를 꺼내기(fetch) 위한 타이밍신호를 차례로 발생하는 것으로, 수평 시프트 레지스터회로(21), 아스펙트비 전환회로(24) 및 리셋회로(26)를 구비하고 있다.
이제, 본 실시형태의 표시장치의 표시영역(281)의 가로의 화소수와 세로의 화소가 도4에 나타내는 바와 같이 853X480인 경우, 즉 아스펙트비가 16:9인 경우를 고려해 보자. 이 경우, 시프트레지스터회로(21)는 상기 가로의 화소수에 대응하여 설치된 853개의 예를들면 D형 플립플롭(221, …22853)과 입력단 전환회로(23)를 구비하고 있다. 853개의 플리플롭(221, …22853)은 세로로 접속되어 있다.
그리고, 상기 표시영역에 도4에 나타내는 바와 같이 표시화면(502)의 시작이 되는 가로의 화소에 대응하는 플립플롭(22108)과 이 플립플롭(22108)의 전단(前段)의 플립플롭(22107) 사이에 입력단 전환회로(23)가 설치되어 있다.
외부로부터의 시작 펄스가 플립플롭(221)에 입력되면 도시하지 않은 클럭펄스에 동거하여 상기 시작 펄스는 후단(後段) 의 플립플롭(222)에 전송되고 또 시프트레지스터회로(21)의 출력인 타이밍신호가 아스펙트비 전환회로(24)로 보내진다. 이것이 각 단의 플립플롭으로 차례로 반복된다. 플립플롭(22107)의 출력은 입력단 전환회로(23)로 보내진다.
입력단 전환회로(23)는 표시영역(281)에 아스펙트비 16:9의 표시화면을 표시하는 경우에는 플립플롭(22107)의 출력을 선택하고, 아스펙트비 4:3의 표시화면을 표시하는 경우에는 우회된 시작 펄스를 선택하여 다음 단의 플립플롭(22108)으로 송출한다. 플립플롭(22108)은 입력단 전환회로(23)의 출력(시작 펄스)을 상기 클럭 펄스에 동기하여 후단의 플립플롭(22109)에 전송하고 또 아스펙트비 전환회로(24)로 보낸다. 이것이 각 단의 플립플롭에서 반복되며, 시작 펄스가 차례로 다음 단의 플립플롭으로 이송됨과 동시에 아스펙트비 전환회로(24)에 송출된다.
아스펙트비 전환회로(24)는 853개의 NOR회로(251, …25853)를 갖고 있다. NOR회로(25i)(i=1, …107, 748, …853)는 아스펙트비 전환회로와 플립플롭(22i)의 출력에 기초하여 NOR 연산을 실시하고, 연산결과를 리셋회로(26)에 송출한다. NOR회로(25i(i=108, …747)는 아스펙트비 전환신호와 「L」레벨 신호에 기초하여 NOR연산을 실시하고 연산결과를 리셋회로(26)에 송출한다. 리셋회로(26)는 853개의 NOR회로(271, …27853)을 갖고 있다.
NOR회로(27i)(i=1, …853)는 아스펙트비 전환회로(24)의 NOR 회로(25i)의 출력과 리셋신호에 기초하여 NOR연산을 실시하고, 연산결과를 비퍼앰프부(30)에 송출한다.
비퍼앰프부(30)는 853개의 버퍼앰프회로(321, …32853)를 갖고 있다. 또한, 영상신호 선택회로(40)는 853개의 트랜스퍼게이트(421, …42853)을 구비하고 있다. 버퍼앰프회로(32i)(i=1, …853)는 NOR회로(27i)의 출력을 증폭 및 반전증폭하여 트랜스퍼게이트(42i)를 구성하는 p채널 TFT 및 n채널 TFT의 게이트가 각각 입력된다. 이 트랜스퍼 게이트(42i)(i=1, …853)가 ON으로 되어 있는 기간 동안에 영상신호 버스라인을 통하여 보내져 오는 영상 데이터 또는 비표시 데이터가 샘플링되어 대응하는 영상신호선(Xi)(i=1, …853)에 보내진다.
이 실시형태의 표시장치의 동작을 도18 및 도19를 참조하여 설명한다.
도18은 아스펙트비가 16:9인 표시화면을 표시하는 경우의 타이밍 차트이며, 도19는 아스펙트비가 4:3인 표시화면을 표시하는 경우의 타이밍 차트이다.
아스펙트비가 16:9인 표시화면을 표시하는 경우는 아스펙트비 전환신호는 「L」 레벨로 설정된다. 그리고, 입력단 전환회로(23)에 의해서 플립플롭(22107)의 출력이 선택되어 플립플롭(22108)에 보내지도록 접속이 전환되어 있다. 따라서, 일수 평주사기간의 개시시에 외부에서 수평 시프트레지스터회로(21)에 입력된 시작 펄스는 클럭신호에 동기하여 플립플롭(221, …22853)에서 차례로 전송되고, 또 이것들의 각 플립플롭(22i)(i=1, …853)에서 아스펙트비 전환회로(24)의 대응하는 NOR회로(25i)에 타이밍신호가 송출된다. 또한, 시작펄스 및 타이밍 신호는 이 실시형태에서는 도18에 나타내는 바와 같이 음의 값 논리로 되어 있고, 또 리셋신호는 양의 값 논리로 되어 있다. 각 플립플롭(22i)(i=1, …853)에서 타이밍신호가 대응하는 NOR회로(25i)로 보내지면 NOR회로(25i)에서 「H」레벨의 신호가 출력되어 리셋회로(26)의 대응하는 NOR회로(27i)로 보내진다.
상기 일수평주사기간중에 리셋신호는 「L」레벨로 설정되어 있기 때문에 NOR회로(25i)의 출력이 「H」일때만 NOR회로(27i)(i=1, …853)에서 「L」레벨의 신호가 출력되며, 버퍼앰프회로(32i)를 통하여 대응하는 트랜스퍼게이트(42i)가 ON된다. 이것에 의해 트랜스퍼 게이트(42i)(i=1, …853)에 의해서 영상신호 버스라인(50)으로부터 영상 데이터가 대응하는 영상신호선(Xi)으로 받아 들여진다(도18 참조). 이와같이 하여 일수평주사기간중에 영상신호선(Xi, …X853)에 영상신호가 차례로 받아들여진다.
또한, 이 실시형태에 있어서는 수평귀선기간의 어느 기간에 리셋신호가 「H」레벨이 되기 때문에(도18 참조), 리셋회로(26)의 각 NOR회로(27i)(i=1, …853)에서 「L」레벨의 신호가 출력되며, 모든 트랜스퍼게이트(42i, …42853)가 ON이 된다. 이 때 영상신호 버스라인(50)에 비표시 데이터, 예를들면 흑색 표시의 전위를 공급하면 이 비표시 데이터는 트랜스퍼게이트(42i)(i=1, …853)를 통하여 대응하는 영상신호선(X1) 보내진다. 그리고, 제1 실시형태의 경우와 마찬가지로 주사선 구동회로(293)에 의해서 현재 선택되어 있는 주사선에 접속된 TFT(121)를 통하여 853개의 화소전극에 상기 비표시 데이터가 입력된다.
한편, 아스펙트비가 4:3인 표시화면을 표시하는 경우는 도19에 나타내는 바와 같이 아스펙트비 전환신호는「H」레벨로 고정된다. 따라서 아스펙트비 전환회로(24)의 NOR 회로(251∼25107) 및 NOR회로(25748∼25853)의 출력은 각각 항상 「L」 레벨로 되어 있다. 수평귀선기간의 어느 가간에 리셋신호는 「H」레벨이 되기 때문에(도19참조), 아스펙트비가 16:9의 경우와 마찬가지로 주사선구동회로(293)에 의해서 현재 선택되어 있는 주사선에 접속된 TFT(121)를 통하여 853개의 화소전극에 비표시 데이터를 입력하는 것이 가능하게 된다.
그리고, 일수평주사기간에 있어서는 상기와 같이 NOR회로(251∼25107) 및 NOR회로(25748∼25853)의 출 력은 항상 「L」 레벨이며, 도19에 나타내는 바와 같이 리셋신호는 「L」 레벨이기 때문에 리셋회로(26)의 NOR회로(271∼27107) 및 NOR회로(27748∼27853)의 출력은 각각 「H」 레벨이 된다. 이 때문에, 일수평주사기간내에서는 트랜스퍼 게이트(421∼42107) 및 트랜스퍼 게이트(42748∼42853)는 NO하지않아 대응하는 영상신호선(271∼27107및 X748∼X853)에 TFT(121)를 통하여 접속된 화소전극에는 영상 데이터가 입력되지 않는다. 상기 화소전극은 수평기간에 입력된 데이터를 유지하고 있다.
또한, 일수평 주사기간중에 외부에서 송출되어 오는 시작 펄스는 플립플롭(221)에 입력됨가 동시에 입력단 전환회로(23)를 통하여 플립플롭(22108)에 입력된다. 그리고, 클럭신호에 동기하여 플립플롭(221)에서 플립플롭(22107)까지 시작 펄스가 차례로 전송되고, 또 플립플롭에서 최종 단의 플립플롭(22853)까지 시작 펄스가 차례로 전송된다. 또한, 플립플롭(107)의 출력은 입력단 전환회로(23)에 의해서 플립플롭(22108)에는 보내지 않는다.
그리고, 상기 클럭신호에 동기하여 각 단의 플립플롭(22i)(i-1, …853)에서 시작 펄스가 출력됨과 동시에 대응하는 NOR 회로(25i)에 타이밍신호가 송출된다.
이와같이 일수평주사기간중에 각 NOR회로(25i)(i=1, …853)에는 타이밍신호가 송출되지만 전술한 바와 같이 트랜스퍼 게이트(421∼42107) 및 트랜스퍼 게이트(42748∼42853)은 ON하지 않는다.
이에 대해 트랜스퍼 게이트(42108∼42747)는 아스펙트비 16:9의 경우와 마찬가지로 상기 타이밍신호에 대해 ON하기 때문에 영상데이터를 꺼내는 것이 가능하게 된다. 따라서, 영상신호(Xi)(i=108, …747))에 TFT(121)를 통하여 접속된 화소전극에는 영상데이터가 입력되게 되며, 예를들면 도4에 나타내는 바와 같이 표시영역(502)에는 영상데이터가 표시되며, 비표시 영역(503, 504)에는 비표시 데이터가 표시되게 된다.
또한, 이 제7실시형태에 있어서는 제1실시형태의 영상신호선 구동회로(291)의 논리회로로서 디코더 대신에 시프트레지스터를 사용했지만 제2, 제4 및 제5실시형태의 영상신호선 구동회로의 논리회로로서 디코더 대신에 시프트레지스터를 사용하는 것이 가능한 것은 물론이다.
또한, 본 실시형태에 있어서는 영상 데이터와 비표시 데이터를 선택하기 위한 스위치는 공용의 아날로그 스위치를 사용하고 있기 때문에 영상신호선 구동회로는 작게 하는 것이 가능해지며, 영상신호선 구동회로가 설치되는 표시화면의 주위의 액자라고 불리우는 영역을 작게 할 수 있다. 또한, 영상신호선 구동회로를 표시영역의 양측에 설치하여 양측에서 구동하는 것이 가능해져 더욱 고정밀화할 수 있다.
다음으로 주사선 구동회로(293)의 논리회로로서 시프트레지스터를 사용한 경우를 제8실시형태로 설명한다.
본 발명에 의한 표시장치의 제8실시형태를 도20내지 도22를 참조하여 설명한다. 이 제8실시형태의 표시장치는 예를들면 제7실시형태의 표시장치에 있어서 주사선 구동회로(293)의 논리회로에 시프트레지스터를 사용한 것이다. 이 주사선 구동회로(293)는 논리회로(60)와 버퍼앰프회로(70)를 구비하고 있다.
논리회로(60)는 시작 펄스, 아스펙트비 전환회로 또는 리셋신호에 기초하여 주사선을 선택하기 위한 타이밍신호를 차례로 발생하는 것으로 시프트레지스터회로(61)와 아스펙트비 전환회로(64) 및 리셋회로(66)를 구비하고 있다.
본 실시형태의 표시장치의 표시영역(281)(도1참조)의 가로의 화소수와 세로의 화소수가 도14에 나타내는 바와 같이 853X480인 경우, 즉 아스펙트비가 16:9인 경우를 고려해 보자. 이 경우, 시프트레지스터회로(61)는 상기 세로의 화소수에 대응하여 설치된 480개의 예를들면 D형의 플립플롭(631, …63480)과 입력단전환회로(62)를 구비하고 있다. 480개의 플립플롭(631, …63480)은 세로로 접속되어 있다.
그리고, 상기 표시영역(281)에 도14에 나타내는 바와 같이 아스펙트비가 8:5인 표시화면(902)을 표시할 때, 이 표시화면(902)의 시작이 되는 세로의 화소에 대응하는 플립플롭(6341)과 이 전단의 플립플롭(6340) 사이에 입력단 전환회로(62)가 설치되어 있다.
외부에서 보내져 오는 시작 펄스가 플립플롭(631)에 입력되면 도시하지 않은 클럭 펄스에 동기하여 상기 시작 펄스를 차례로 다음 단의 플립플롭에 전송되고, 또 각 단의 플립 플롭(63i)(i=1, …40)에서 타이밍 신호가 이스펙트비 전환회로(64)에 차례로 송출된다.
입력단 전환회로(62)는 표시영역(281)(도1참조)에 도14에 나타내는 아스펙트비가 8:5인 표시화면(902)을 표시하는 경우에는 우회된 시작 펄스를 선택하고, 도4에 나타내는 아스펙트비가 4:3인 표시화면(502)을 표시하는 경우에는 플립플롭(6340)의 출력을 선택하여 다음 단의 플립플롭(6341)으로 송출한다.
플립플롭(6341)은 입력단 전환회로(62)의 출력을 상기 클럭 펄스에 동기하여 후단의 플립플롭(6342)(도시하지 않음)에 전송함과 동시에 아스펙트비 전환회로(64)로 보낸다. 이것이 이후의 각 단의 플립플롭으로 반복되어 시작 펄스가 차례로 다음단의 플립 플롭으로 전송됨과 동시에 아스펙트비 전환회로(64)에 송출된다.
아스펙트비 전환회로(64)는 480개의 NOR회로(651, …65480)를 갖고 있다. NOR회로(65i)(i=1, …40, 411, …480)는 아스펙트비 전환회로와 플립플롭(63i)의 출력에 기초하여 NOR연산을 실시하여 연산결과를 리셋회로(66)로 송출한다. 또한 NOR회로(65i)(i=41, …440)는 플립플롭(63i)의 출력과 「L」레벨의 신호에 기초하여 NOR연산을 실시하여 연산결과를 리셋회로(66)로 송출한다.
리셋회로(66)는 480개의 NOR회로(671, 67480)를 갖고 있다. NOR회로(67i)(i=1, …40, 411, …480)는 아스펙트비 전환회로(64)의 NOR회로(65i)의 출력과 리셋 신호에 기초하여 NOR연산을 실시하여 연산결과를 버퍼앰프회로(70)에 송출한다. 또한, NOR회로(67i)(i=41, …440)는 NOR회로(65i)의 출력과 「L」레벨의 신호에 기초하여 NOR연산을 실시하여 연산결과를 버퍼앰프회로(70)에 송출한다.
버퍼앰프회로(70)는 480개의 버퍼앰프(721, …72480)를 갖고 있다. 버퍼앰프(72i)(i=1, …480)는 리셋회로(66)의 NOR회로((67i)의 반전출력을 증폭하여 대응하는 주사선(Yi)에 송출한다.
이 제8실시형태의 동작을 도21 및 도22를 참조하여 설명한다. 도21은 아스펙트비가 4:3인 표시화면을 표시하는 경우의 타이밍차트이며, 도22는 아스펙트비가 8:5인 표시화면을 표시하는 경우의 타이밍차트이다.
아스펙트비가 4:3인 표시화면을 표시하는 경우는 아스펙트비 전환신호 및 리셋신호(본 실시예에서는 양의 논리)는 「L」레벨로 설정되어 있다. 그리고, 입력전환회로(23)에 의해서 플립플롭(6340)의 출력이 선택되어 플립플롭(6341)에 보내지도록 접속이 전환된다.
따라서, 일수직주사기간의 개시시에 외부에서 시프트레지스터회로(61)에 입력된 시작 펄스는 클럭신호에 동기하여 플립플롭(631, …63480)에 차례로 전송됨과 동시에 이들 각 플립플롭(63i)(i=1, …480)에서 아스펙트비 전환회로(64)의 대응하는 NOR회로(65i)에 「L」레벨의 타이밍펄스신호(SR(i))가 출력된다(도21 참조). 이와같이 출력되면 NOR회로(65i)(i=1, …480)에서 「H」레벨의 펄스신호가 출력되며, 이것에 의해 리셋회로(66)의 NOR회로(67i)에서 「L」레벨의 펄스신호가 출력되며, 또한 대응하는 버퍼앰프(72i)에서 「H」레벨의 펄스신호(Vg(i))가 출력된다.
이상에 의해 일수직주사기간에 전 주사전으로 차례로 입력이 실시되며, 도4에 나타내는 아스펙트비가 4:3인 표시화면(502)이 표시되게 된다. 아스펙트비가 8:5인 표시화면을 표시하는 경우는 도22에 나타내는 바와 같이 아스펙트비 전환신호는 「H」레벨로 설정됨과 동시에 리셋신호는 수직귀선기간중의 소정기간 만큼 「H」레벨이 된다. 그리고, 입력단전환회로(23)에 의해서 우회된 시작 펄스가 선택되어 플립플롭(6341)에 보내지도록 접속이 전환된다.
따라서, 일수직주사기간의 개시시에 외부에서 시프트레지스터회로(61)에 입력된 시작펄스는 클럭신호에 동기하여 플립플롭(631, …6341)과 플립플롭(6341, …63480) 각각으로 차례로 전송되고, 또 이 각 플립플롭(63i)(i=1, …480)에서 아스펙트비 전환회로(64)의 대응하는 NOR회로(65i)에 「L」레벨의 타이밍 펄스신호(SR(i))이 출력된다. (도22 참조) 이와같이 출력되면 NOR회로(65i)(i=1, …480)에서 「H」레벨의 펄스신호가 출력된다. 그러나, 아스펙트비 전환신호가 「H」레벨로 설정되어 있기 때문에 다른 NOR회로(65i)(i=1, …40, 441, …480)의 출력은 「L」레벨로 고정된 상태로 되어있다.
따라서, 리셋회로(66)의 NOR회로(67i)(i=1, …40, 441, …480)의 출력는 일수직주사기간중 「H」레벨로 고정되지만 표시 데이터 표시영역의 NOR회로(67i)(i=41, …441)의 출력은 아스펙트비 전환회로(64)가 대응하는 NOR회로(65i)로부터 펄스신호를 수신했을 때 「L」레벨의 펄스신호를 출력한다.
이것에 다섯게 표시전환영역(903, 904)(도14 참조)의 버퍼앰프(72i)(i=1, …40, 441, …480)의 출력은 일수직주사기간중 「L」레벨로 고정되며, 표시전환영역의 주사선은 선택되지 않는다. 그러나, 데이터 표시영역의 버퍼앰프(72i)(i=41, …440)로부터는 선택하기 위한 타이밍펄스신호(Vg(i))가 차례로 출력되어 일수직주사기간중에 대응하는 주사선(Yi)이 차례로 주사된다. 이것에 의해 도14에 나타내는 바와 같이, 표시 데이터 표시영역(902)에만 영상데이터의 입력이 실시된다.
또한, 수직귀선기간의 소정 기간중에 리셋신호가「H」레벨이다. 따라서 표시전환영역의 버퍼앰프의 출력은 「H」레벨이 되는 것에 의해 표시전환영역(903, 904)의 NOR회로(67i)(i=1, …40, 441, …480)의 출력은 수직귀선기간의 소정기간중에 「L」레벨이 된다. 또한 이때 표시영역의 NOR회로(67i)(i=41, …441)의 출력은 「H」레벨이 되기 때문에 이 표시전환영역의 주사선(Yi)(i=1, …40, 441, …480)은 상기 소정기간중 항상 선택되어 있으며, 이들 주사선에 접속된 모든 TFT는 ON이 된다. 또한, 표시영역의 버퍼앰프의 출력은 「L」레벨이 되기 때문에 표시영역의 주사선(Yi)(i=41, …440)에 접속된 모든 TFT는 상기 기간중에 항상 OFF가 된다.
이상 설명한 바와 같이 본 실시형태의 표시장치에 의하면 비표시영역의 비표시 데이터의 표시를 용이하게 실시할 수 있다.
또한, 상기 제1 내지 제8 실시형태에 있어서 도23에 나타내는 바와 같이 비표시데이터를 입력할 때 액정에 인가하는 전압을 표시 데이터를 표시할 때 액정에 인가하는 전압영역(??VLC1)보다 큰 전압(VLC2)로 하여 플릭커를 보이기 어렵게 할 수도 있다.
또한, 상기 실시형태에서는 비표시 데이터를 흑색 표시로 하였지만 백색이라도 중간이라도 상관없다.
또한, 상기 실시형태에 있어서 표시장치는 액정표시장치였지만 다른 표시 장치에도 본 발명을 적용할 수 있는 것은 물론이다.
이상 설명한 바와 같이 본 발명에 의하면, 비표시 영역의 비표시 데이터의 표시를 용이하게 실시할 수 있다.

Claims (20)

  1. 매트릭스형상으로 배치된 복수의 화소전극, 각 화소전극에 대응하여 설치된 스위치소자, 상기 화소전극 중 동일한 행방향으로 배치된 화소전극에 대응하는 스위치소자를 공통 접속하여 동시에 개폐 동작시키는 제어신호를 보내기 위한 주사선, 상기 화소전극 중 동일한 열방향으로 배치된 화소전극에 대응하는 스위치소자를 통하여 영상신호를 보내기 위한 영상신호선 및 상기 복수의 화소전극에 대향 배치된 대향전극을 갖는 표시패널부; 및 영상 데이터를 수신하기 전에 수신한 리셋신호에 따른 제1 타이밍신호를 생 성하고, 이 제1 타이밍신호에 기초하여 상기 리셋신호에 동기하여 보내져 오는 비표시 데이터를 선택하며, 이 선택한 비표시 데이터를 상기 제1 타이밍 신호에 대응하는 상기 영상신호선에 송출하고, 그 후 보내져 오는 상기 영상 데이터를 제2 타이밍신호에 기초하여 선택하며, 이 선택한 영상 데이터를 상기 제2 타이밍신호에 대응하는 상기 영상신호에 송출하는 영상신호선 구동회로를 구비하고 있는 것을 특징으로 하는 표시장치.
  2. 비표시 데이터를 일수평귀선기간중에 입력하고, 영상 데이터를 일수평주사기간중에 입력하는 것을 특징으로 하는 제1항에 기재된 표시장치의 구동방법.
  3. 제2항에 있어서, 상기 일수평귀선기간중에 입력되는 상기 비표시 데이터의 신호의 극성이 동일 수평화소라인중의 표시영역에 상기 수평주사기간중에 입력되는 상기 영상 데이터의 신호의 극성과 동일한 것을 특징으로 하는 표시장치의 구동방법.
  4. 제2항에 있어서, 상기 비표시 데이터의 표시로는 상기 영상데이터의 표시에 사용되는 화소전극과 대향전극 사이의 전위 차의 영역외의 전위차가 사용되는 것을 특징로 하는 표시장치의 구동방법.
  5. 제1항에 있어서, 상기 영상신호선 구동회로는 n비트의 어드레스신호와 상기 리셋신호에 기초하여 상기 제1 또는 제2 타이밍신호를 출력하는 논리회로와 이 논리회로의 출력에 기초하여 상기 영상 데이터 또는 비표시 데이터를 선택하는 선택회로를 구비하고 있는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서, 상기 영상신호선 구동회로는 n비트의 어드레스신호에 기초하여 상기 제1 또는 제2 타이밍신호를 출력하는 논리회로; 상기 제1 타이밍신호에 기초하여 상기 비표시 데이터를 선택하는 제1 선택회로; 및 상기 제2 타이밍신호에 기초하여 상기 영상 데이터를 선택하는 제2 선택회로를 구비하고 있는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 상기 영상신호선 구동회로는 세로로 접속된 복수의 플립플롭으로 이루어져 시작 펄스를 수신하고, 이 시작 펄스를 클럭신호에 동기하여 다음 단의 플립플롭에 차례로 전송하는 시프트레지스터회로; 상기 시프트레지스터회로의 각 단의 플립플롭의 출력과 상기 리셋 신호에 기초하여 상기 제1 또는 제2 타이밍신호를 출력하는 리셋회로를 갖는 논리회로; 및 상기 제1 또는 제2 타이밍신호에 기초하여 상기 영상 데이터 또는 상기 비표시데이터를 선택하는 선택회로를구비하고 있는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서, 상기 시프트레지스터회로의 소정의 단의 플립플롭과 다음 단의 플립플롭 사이에 설치되어 표시되는 화면의 아스펙트비에 따라서 상기 소정의 단의 플립플롭의 출력을 선택하든지 또는 최초 단의 플립플롭에 입력되는 시작펄스를 우회한 펄스신호를 선택하도록 접속을 전환하고, 이 선택한 신호를 상기 다음 단의 플립플롭에 송출하는 전환수단을 구비하고 있는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 논리회로는 상기 전환수단이 상기 우회된 펄스신호를 선택하도록 접속을 전환한 경우에는 상기 최초 단 내지 상기 소정의 플립플롭을 포함하는 복수 단의 플립플롭의 출력에 기초한 상기 제2 타이밍신호를 출력하지 않도록 하는 수단도 구비하고 있는 것을 특징으로 하는 표시장치.
  10. 매트릭스형상으로 배치된 복수의 화소전극, 각 화소전극에 대응하여 설치된 스위치소자, 상기 화소전극 중 동일한 행방향으로 배치된 화소전극에 대응하는 스위치소자를 공통 접속하여 동시에 개폐 동작시키는 제어신호를 보내기 위한 주사선, 상기 화소전극중 동일한 열방향으로 배치된 화소전극에 대응하는 스위치소자를 통하여 영상데이터를 보내기 위한 영상신호선 및 상기 화소전극에 대향배치된 대향 전극을 갖는 표시패널부; 및 리셋신호를 수신하지 않는 경우에는 제1 기간에 주사선을 선택하고, 리셋신호를 수신한 경우는 상기 제1기간과는 다른 제2기간에 주사선을 선택하는 논리회로와 상기 논리회로의 출력에 기초하여 선택된 주사선에 상기 제어신호를 공급하는 버퍼앰프회로를 가진 주사선구동회로부를 구비하고 있는 것을 특징으로 하는 표시장치.
  11. 복수의 표시화소로 이루어진 수평화소라인이 복수개 배열되어 이루어진 표시패널에 영상 데이터에 기초한 표시화상을 형성하는 표시장치의 구동방법에 있어서, 상기 영상데이터의 수직귀선기간을 포함한 일수직주사기간의 수평화소라인수의 설정이 표시패널의 수평화소라인 수 보다도 적은 경우, 상기 영상데이터에 대응하지 않은 복수의 수평화소라인과 동시에 비표시 데이터를 제1기간에 입력하고, 또 상기 영상 데이터를 이 영상 데이터에 대응하는 적어도 한 개의 상기 수평화소라인에 상기 제1기간과 다른 제2기간에 입력하는 것을 특징으로 하는 표시장치의 구동방법.
  12. 제11항에 있어서, 상기 제1기간이 일수직귀선기간이고, 상기 제2기간이 수직주사기간인 것을 특징으로 하는 표시장치의 구동방법.
  13. 제10항에 있어서, 상기 논리회로는 m비트의 어드레스신호와 상기 리셋신호에 기초하여 주사선을 선택하는 것을 특징으로 하는 표시장치.
  14. 제10항에 있어서, 상기 논리회로는 세로로 접속된 복수의 플립플롭으로 이루어져 시작 펄스를 수신하고 이 시작 펄스를 클럭신호에 동기하여 후단의 플립플롭에 차례로 전송하는 시프트레지스터회로 및 이 시프트레지스터회로의 각 단의 플립플롭의 출력과 상기 리셋신호에 기초하여 상기 주사선을 선택하기 위한 신호를 출력하는 리셋회로를 갖는 것을 특징으로 하는 표시장치.
  15. 제14항에 있어서, 상기 시프트레지스터회로의 소정 단의 플립플롭과 다음 단의 플립플롭 사이에 설치되어 표시되는 화면의 아스펙트비에 따라서 상기 소정의 단의 플립플롭의 출력을 선택하든지 또는 최초 단의 플립플롭에 입력되는 시작 펄스를 우회한 펄스신호를 선택하도록 접속을 전환하고, 이 선택한 신호를 상기 다음 단의 플립플롭에 송출하는 전환수단을 구비하고 있는 것을 특징으로 하는 표시장치.
  16. 제15항에 있어서, 상기 논리회로는 상기 전환수단이 상기 우회된 신호를 선택하도록 접속을 전환한 경우에는 상기 최초의 단 내지 상기 소정의 단의 플립플롭을 포함하는 복수단의 플립플롭의 출력에 기초한 상기 주사선을 선택하기 위한 신호를 출력하지 않도록 하는 수단도 구비하고 있는 것을 특징으로 하는 표시장치.
  17. 제1항, 제5항, 제6항, 제7항, 제8항, 제9항 중 어느 한 항에 있어서, 상기 표시패널부는 상기 화소전극, 상기 스위치소자, 상기 주사선 및 상기 영상신호선이 형성된 어레이기판; 상기 대향전극이 형성된 대향기판; 및 상기 어레이기판과 상기 대향기판 사이에 끼워진 액정층을 구비하고 있는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 영상신호선 구동회로는 상기 어레이기판상에 형성되어 있는 것을 특징으로 하는 표시장치.
  19. 제10항, 제13항, 제14항, 제15항, 제16항 중 어느 한 항에 있어서, 상기 표시패널부는 상기 화소전극, 상기 스위치소자, 상기 주사선 및 상기 영상신호선이 형성된 어레이기판; 상기 대향전극이 형성된 대향기판; 및 상기 어레이기판과 상기 대향기판 사이에 끼워진 액정층을 구비하고 있는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 주사선 구동회로는 상기 어레이기판상에 형성되어 있는 것을 특징으로 하는 표시장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970033550A 1996-07-11 1997-07-11 표시장치 및 그 구동방법 KR100233454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023210A KR100258390B1 (en) 1996-07-11 1999-06-21 Display device and driving method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8-182318 1996-07-11
JP18231896 1996-07-11
JP9-122254 1997-05-13
JP12225497A JP3813689B2 (ja) 1996-07-11 1997-05-13 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR980010961A true KR980010961A (ko) 1998-04-30
KR100233454B1 KR100233454B1 (ko) 1999-12-01

Family

ID=26459416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033550A KR100233454B1 (ko) 1996-07-11 1997-07-11 표시장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US6232945B1 (ko)
JP (1) JP3813689B2 (ko)
KR (1) KR100233454B1 (ko)
TW (1) TW425485B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082722A (ko) * 2014-12-26 2016-07-11 엘지디스플레이 주식회사 데이터 구동부, 표시장치 및 이의 구동방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516102A (zh) * 1998-02-09 2004-07-28 精工爱普生株式会社 液晶显示装置及其驱动方法和使用该液晶显示装置的电子装置
US6407783B1 (en) * 1998-04-07 2002-06-18 Optrex Corporation Liquid crystal display device
US6937277B1 (en) * 1998-04-24 2005-08-30 Canon Kabushiki Kaisha Image input apparatus employing read region size determination
US6046736A (en) * 1998-08-17 2000-04-04 Sarnoff Corporation Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers
KR100317823B1 (ko) * 1998-09-24 2001-12-24 니시무로 타이죠 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3526244B2 (ja) * 1999-07-14 2004-05-10 シャープ株式会社 液晶表示装置
US6873313B2 (en) * 1999-10-22 2005-03-29 Sharp Kabushiki Kaisha Image display device and driving method thereof
JP4843131B2 (ja) * 1999-10-22 2011-12-21 東芝モバイルディスプレイ株式会社 平面表示装置
US6606080B2 (en) * 1999-12-24 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and electronic equipment
JP4566459B2 (ja) * 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
JP2005517201A (ja) * 2001-06-08 2005-06-09 トムソン　ライセンシング　ソシエテ　アノニム Ｌｃｏｓの列メモリの影響の減少
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP4351677B2 (ja) * 2003-09-03 2009-10-28 株式会社アドバンテスト 試験装置
JP4551712B2 (ja) * 2004-08-06 2010-09-29 東芝モバイルディスプレイ株式会社 ゲート線駆動回路
JP2006053428A (ja) * 2004-08-13 2006-02-23 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路
JP2006330645A (ja) * 2005-05-30 2006-12-07 Sanyo Epson Imaging Devices Corp 表示装置
US8144103B2 (en) 2005-06-14 2012-03-27 Sharp Kabushiki Kaisha Driving circuit of display device, method of driving display device, and display device for enabling partial screen and widescreen display modes
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
JP2013156645A (ja) * 2013-03-15 2013-08-15 Seiko Epson Corp 電気光学装置、電気光学装置の制御装置および電子機器
KR20170010283A (ko) * 2015-07-17 2017-01-26 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3852215T2 (de) * 1987-06-19 1995-04-06 Toshiba Kawasaki Kk System zum Steuern der Anzeigezone für ein Plasmaanzeigegerät.
US5592194A (en) * 1988-04-27 1997-01-07 Seiko Epson Corporation Display controller
ES2070153T3 (es) * 1988-08-17 1995-06-01 Canon Kk Aparato visualizador.
JP3329009B2 (ja) 1993-06-30 2002-09-30 ソニー株式会社 アクティブマトリクス表示装置
US5801672A (en) * 1993-09-09 1998-09-01 Kabushiki Kaisha Toshiba Display device and its driving method
JP3451717B2 (ja) 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3105408B2 (ja) * 1994-10-19 2000-10-30 シャープ株式会社 液晶表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082722A (ko) * 2014-12-26 2016-07-11 엘지디스플레이 주식회사 데이터 구동부, 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
US6232945B1 (en) 2001-05-15
TW425485B (en) 2001-03-11
JPH1097230A (ja) 1998-04-14
JP3813689B2 (ja) 2006-08-23
KR100233454B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
JP3813689B2 (ja) 表示装置及びその駆動方法
US7126574B2 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
KR950013444B1 (ko) 액정 표시장치
KR100445123B1 (ko) 화상 표시 장치
US8358292B2 (en) Display device, its drive circuit, and drive method
CN100365696C (zh) 电光装置、其驱动电路、驱动方法和电子设备
JP2585463B2 (ja) 液晶表示装置の駆動方法
JP2004334171A (ja) 液晶表示パネルおよび液晶表示装置並びに駆動方法
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
US6184855B1 (en) Liquid crystal display panel driving device
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
US6392631B1 (en) Process for displaying data on a matrix display
KR101002331B1 (ko) 액정표시장치
US20020186195A1 (en) Electro-optic display device using a multi-row addressing scheme
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JP2835254B2 (ja) 表示装置の駆動回路
JPH02214817A (ja) 液晶表示装置およびその駆動方法
JP2004350261A (ja) サンプリング回路及びそれを含む液晶ディスプレイ
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法
JPH06266314A (ja) 表示装置の駆動回路
JPH0830242A (ja) 液晶駆動装置
KR100499568B1 (ko) 액정표시패널
JPH10253939A (ja) 液晶表示装置
KR20090013623A (ko) 액정표시장치의 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 18

EXPY Expiration of term