JP4843131B2 - 平面表示装置 - Google Patents
平面表示装置 Download PDFInfo
- Publication number
- JP4843131B2 JP4843131B2 JP2000322669A JP2000322669A JP4843131B2 JP 4843131 B2 JP4843131 B2 JP 4843131B2 JP 2000322669 A JP2000322669 A JP 2000322669A JP 2000322669 A JP2000322669 A JP 2000322669A JP 4843131 B2 JP4843131 B2 JP 4843131B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- display range
- display
- shift register
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示領域のサイズを任意に変更可能な平面表示装置（例えば、液晶表示装置）に関する。
【０００２】
【従来の技術】
液晶表示装置を初めとするフラットパネルディスプレイは、小型かつ軽量で、消費電力も少ないため、コンピュータ機器やテレビの表示装置として広く普及している。
【０００３】
NTSC方式の従来のテレビは、画面のアスペクト比が4:3であったが、近年普及してきたワイドテレビやハイビジョンテレビは、画面のアスペクト比が16:9である。ワイドテレビ等の普及に伴い、テレビ放送や市販ビデオテープも、アスペクト比が16:9のものが徐々に増える傾向にあるが、現状では、アスペクト比が4:3のものと16:9のものが混在している。
【０００４】
このため、表示装置をアスペクト比の異なる複数の表示規格に対応させることが重要となる。例えば、画面のアスペクト比が4:3の表示装置で16:9のアスペクト比の画像を表示させると、画面の上端側と下端側に非表示領域を設ける必要がある。逆に、画面のアスペクト比が16:9の表示装置で4:3のアスペクト比の画像を表示させると、画面の左端側と右端側に非表示領域を設ける必要がある。
【０００５】
また、表示領域のアスペクト比と画面の物理的なアスペクト比とが共通であっても、画面の一部に小さな表示領域を設定する場合には、表示領域の周囲に非表示領域を設ける必要がある。
【０００６】
【発明が解決しようとする課題】
非表示領域を設けるには、フレームメモリを利用して駆動周波数を変化させ、非表示領域に対応する映像信号を水平帰線期間や垂直帰線期間に埋め込む手法が考えられるが、回路が複雑になり、コストアップを招くという問題がある。
【０００７】
また、他の手法として、表示信号とは別に非表示信号を設け、表示規格に合わせて表示装置側で画素ごとに表示信号と非表示信号を選択する手法が考えられる。
【０００８】
しかしながら、従来の液晶表示装置等では、シフトレジスタを用いて映像信号を順にサンプリングする駆動方式を採用しており、このような方式では、映像信号の表示規格に合わせて信号線の切り替えを行うのが難しい。
【０００９】
同様に、走査線の駆動についても、シフトレジスタを用いる駆動方式を採用すると、映像信号の表示規格に合わせて走査線の駆動範囲を設定するのが難しい。
【００１０】
本発明は、このような点に鑑みてなされたものであり、その目的は、回路を複雑にすることなく、画面内に任意のサイズの表示領域を設定でき、かつ、表示領域のサイズの変更が容易な平面表示装置およびその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の一態様は、縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記映像信号線のそれぞれに対応して設けられるレジスタを複数縦続接続した信号線駆動シフトレジスタと、
前記信号線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群からスタートパルスが出力されるタイミングに同期させて、対応する前記映像信号線のそれぞれに画素信号を供給し、
前記表示範囲設定回路は、
一映像信号線の位置から前記複数の映像信号線の一端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一映像信号線の位置から前記複数の映像信号線の他端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の左側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の右側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記信号線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置を提供する。
【００１２】
本発明の一態様は、縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記走査線のそれぞれに対応して設けられるレジスタを複数縦続接続した走査線駆動シフトレジスタと、
前記走査線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群の中からスタートパルスが出力されるタイミングに同期させて、対応する前記走査線のそれぞれに前記画素スイッチング素子の駆動パルスを供給し、
前記表示範囲設定回路は、
一走査線の位置から前記複数の走査線の一端までの各走査線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一走査線の位置から前記複数の走査線の他端までの各走査線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の一端側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の他端側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記走査線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置を提供する。
【００２０】
【発明の実施の形態】
以下、本発明に係る平面表示装置について、図面を参照しながら具体的に説明する。以下では、平面表示装置の一例として、液晶表示装置について説明する。
【００２１】
本実施形態の液晶表示装置は、マトリクスアレイ基板と対向基板との間にポリイミドからなる配向膜を介してＴＮ型液晶層を保持した構造になっている。
【００２２】
図１は本発明に係るマトリクスアレイ基板１内の映像信号線駆動回路３の内部構成を示す回路図、図２は液晶表示装置の全体構成を示すブロック図である。
【００２３】
図２の液晶表示装置は、縦横に配置された映像信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜Ｙｎを有するマトリクスアレイ基板１と、マトリクス基板に対向配置される不図示の対向基板と、各映像信号線を駆動する映像信号線駆動回路３と、各走査線を駆動する走査線駆動回路４とを備えている。
【００２４】
映像信号線と走査線で囲まれた各領域には、ｎチャネルの画素ＴＦＴ（画素スイッチング素子）５と、ＩＴＯ(Indium Tin Oxide)からなる画素電極６と、補助容量７とが設けられている。画素ＴＦＴ５のソース端子は対応する映像信号線に接続され、ドレイン端子は画素電極６と補助容量７の各一端に接続されている。補助容量７の他端は補助容量線１０を介して画素電位保持容量線駆動回路１１に接続されている。補助容量線１０は、各画素電極６に対して走査線と略平行に配置されている。
【００２５】
対向基板は、透明なガラス基板上に、対向電極駆動回路９に電気的に接続されＩＴＯで形成された画素電極６と対向して配置された対向電極と、その上面に配置される配向膜とを有する。また、対向基板は、クロムCr等の金属からなる遮光層を有し、この遮光層により不必要な光、例えばＴＦＴに入射される光を遮光する。
【００２６】
液晶表示装置内の走査線駆動回路４は、各走査線に順次、走査線駆動電圧を供給する。この電圧を受けて、各画素ＴＦＴ５のドレイン・ソース間が導通し、映像信号線からの映像信号が対応する画素ＴＦＴ５を介して各画素電極６に供給される。これにより、対向電極と画素電極６との間の電位差が液晶層８に印加され、この電位差に応じた表示が行われるとともに、補助容量７にも電荷が保持される。この電荷により、液晶層８に保持される電荷が変動しても、各フィールド期間の間、表示画像が維持される。
【００２７】
本実施形態は、画面の左右方向の表示範囲を任意に設定変更できることを特徴とする。図３は画面の表示例を示す図であり、640×480画素からなる表示領域Ｗ１と、108×480画素からなる二つの非表示領域Ｗ２とを有する例を示している。
【００２８】
図３の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域Ｗ１に対応する。第１の実施形態は、斜線部分の左右方向サイズを任意に設定変更することができるようにしており、具体的には、図１の映像信号線駆動回路３の構成に特徴がある。図４は図１の一点鎖線で囲んだ部分の詳細構成を示す回路図、図５は図４の回路内の各部のタイミング波形図である。
【００２９】
本実施形態の映像信号線駆動回路３は、図４に示すように、駆動範囲設定用シフトレジスタ部（第１および第２のシフトレジスタ）２１と、組合せ論理回路部（表示範囲設定部）２２と、ラッチ回路２３と、サンプリングパルス出力用シフトレジスタ部（信号線駆動シフトレジスタ）２４と、映像信号切替回路部２５と、バッファアンプ部２６と、映像信号選択回路部２７と、保持容量部２８とを有する。ここで、駆動範囲設定用シフトレジスタ部２１、組合せ論理回路部２２およびラッチ回路２３は、表示範囲設定回路として機能する。
【００３０】
駆動範囲設定用シフトレジスタ部２１は、スタートパルスＳＴＨのシフト量に応じて表示範囲を設定するものであり、1712段のシフトレジスタで構成される。このシフトレジスタは、画面の左右方向中央を境にして、左右856段の２個のシフトレジスタに分かれている。シフトレジスタを構成する計1712個のレジスタは、端部のレジスタを除き、一つの映像信号線に対して２個ずつ割り当てられている。これら２個のレジスタの一方は画素クロックφに同期して前段からのスタートパルスＳＴＨを取り込み、他方は画素クロックφの反転信号／φに同期して前段からのスタートパルスＳＴＨを取り込む。
【００３１】
駆動範囲設定用シフトレジスタ部２１を構成する２個のシフトレジスタはそれぞれ、画面の左右方向中央に初段のレジスタを配置している。これら初段のレジスタには、スタートパルスＳＴＨが入力される。各シフトレジスタは、初段のレジスタに入力されたスタートパルスＳＴＨを、画素パルスφおよび／φに同期させて順にシフトさせてシフトパルスを出力する。すなわち、図５の波形ａ１，ａ２に示すように、シフトパルスを画素クロックφの半周期ずつ位相をずらして画面の左右端方向にシフトさせる。
【００３２】
このように、駆動範囲設定用シフトレジスタ部２１は半パルスシフト型のシフトレジスタであり、かつ、このシフトレジスタ部２１の出力は、画素クロックφの半周期分のパルス幅の表示範囲終了信号と、画素クロックφと同一周波数の制御信号との論理和で制御されるため、表示範囲の設定位置がずれなくなる。
【００３３】
組合せ論理回路部２２は、各映像信号線ごとに、シフトレジスタ部２１の各出力端子から出力された信号と、表示範囲指定信号と、表示範囲終了信号と、画素クロックφおよび／φとの間で論理演算を行う論理回路を有する。
【００３４】
これら論理回路のうち、画面の左端の映像信号線に対応する論理回路は、図１に示すように、２個の三入力のNANDゲートＧ１，Ｇ２と１個の二入力NANDゲートＧ３とを有する。画面の右端の映像信号線に対応する論理回路は、三入力のNANDゲートＧ４と二入力のNANDゲートＧ５を１個ずつ有する。その他の論理回路は、図４に示すように、４個の三入力のNANDゲートＧ６〜Ｇ９と２個の二入力NANDゲートＧ10，Ｇ11とを有する。
【００３５】
組合せ論理回路部２２内のNANDゲートＧ10は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ２）からシフトパルスが出力され、かつ、エンドパルスＥＮＤが出力され、かつ、画素クロックφがハイレベルのときに、ハイレベルになる（図５の時刻ｔ５）。あるいは、出力端子ａ１からシフトパルスが出力され、かつエンドパルスＥＮＤが出力され、かつ画素クロックの反転信号／φがハイレベルのときに、NANDゲートＧ10はハイレベルになる。
【００３６】
組合せ論理回路部２２内のNANDゲートＧ11は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ１）からスタートパルスＳＴＨが出力され、かつ、表示範囲指定信号がハイレベルで、かつ、画素クロックの反転信号／φがハイレベルのときにハイレベルになる（図５の時刻ｔ４〜ｔ５）。また、NANDゲートＧ11は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ２）からシフトパルスが出力され、かつ表示範囲指定信号がハイレベルで、かつ画素クロックφがハイレベルのときにもハイレベルになる（図５の時刻ｔ５〜ｔ６）。
【００３７】
図４のラッチ回路２３は、各映像信号線ごとに、１個か２個のＪＫフリップフロップを有する。より詳細には、画面の左右端に対応する映像信号線に対しては１個ずつＪＫフリップフロップ３１が設けられ、その他の映像信号線に対しては２個のＪＫフリップフロップ３１，３２がそれぞれ設けられている。
【００３８】
ＪＫフリップフロップ３１のＱ端子は、NANDゲートＧ10の出力がハイレベルになったときにハイレベルになる。また、ＪＫフリップフロップ３２のＱ端子は、NANDゲートＧ11の出力がハイレベルになったときにハイレベルになる。
【００３９】
図１のサンプリングパルス出力用シフトレジスタ部２４は、映像信号線のそれぞれに対応したレジスタを856段縦続接続したシフトレジスタを有する。シフトレジスタを構成する各レジスタのうち、初段のレジスタ以外には、図４に示すように、レジスタの入力端子にクロックド・インバータＣＩ１，ＣＩ２とインバータＩＶ１とが接続されている。また、各レジスタの出力端子には、NANDゲートＧ12とインバータＩＶ２とが接続されている。
【００４０】
各インバータＩＶ１には、対応するＪＫフリップフロップ３１の出力信号が入力される。このＪＫフリップフロップ３１がハイレベルになると、対応するレジスタには、前段のレジスタの出力の代わりに、スタートパルスＳＴＨが入力される。
【００４１】
このように、サンプリングパルス出力用シフトレジスタ部２４は、スタートパルスＳＴＨの入力位置を任意に変更でき、スタートパルスＳＴＨが入力された位置から画面の右側に順にスタートパルスＳＴＨをシフトさせる。
【００４２】
また、スタートパルスＳＴＨの入力位置は、駆動範囲設定用シフトレジスタ部２１内でのスタートパルスＳＴＨのシフト位置により決められる。
【００４３】
映像信号切替回路部２５は、各映像信号線ごとに、NANDゲートＧ13，Ｇ14と、インバータＩＶ３とを有する。表示領域内の映像信号線への書き込みを行う場合にはインバータＩＶ２の出力がハイレベルになるため、NANDゲートＧ14の出力はローレベルになる。また、非表示領域の描画を行う場合にはNANDゲートＧ13の出力がローレベルになる。
【００４４】
バッファアンプ部２６は、NANDゲートＧ13，Ｇ14の出力を正転出力する二段のインバータ（ＩＶ５，ＩＶ６）または（ＩＶ８，ＩＶ９）と、NANDゲートＧ13，Ｇ14の出力を反転出力する一段のインバータＩＶ４またはＩＶ７とを有する。
【００４５】
映像信号選択回路部２７は、各映像信号線ごとに、２個のアナログスイッチ４１，４２（第１および第２のアナログスイッチ）を有する。一方のアナログスイッチ４１は、NANDゲートＧ14の出力論理に基づいて、表示バス（第１のビデオバス）Ｂ１上の表示信号を対応する映像信号線に供給するか否かを切り替える。他方のアナログスイッチ４２は、NANDゲートＧ13の出力論理に基づいて、非表示バス（第２のビデオバス）Ｂ２上の非表示信号を対応する映像信号線に供給するか否かを切り替える。
【００４６】
次に、図４の映像信号線駆動回路３の動作を説明する。まず、駆動範囲設定用シフトレジスタ部２１内の各シフトレジスタの初段レジスタにスタートパルスＳＴＨを入力し、画面の左右方向中央から左右端に向かってスタートパルスＳＴＨをシフトさせる。スタートパルスＳＴＨのシフト中は、表示範囲指定信号はハイレベルに維持される。
【００４７】
予め設定した表示領域の左右端までスタートパルスＳＴＨがシフトされると、表示範囲指定信号がローレベルになり（図５の時刻ｔ６）、かつエンドパルスが供給される（図５の時刻ｔ５〜ｔ６）。
【００４８】
これにより、組合せ論理回路部２２内のNANDゲートＧ10，Ｇ11から正のパルスが出力され（図５の時刻ｔ４〜ｔ６）、ラッチ回路２３内のＪＫフリップフロップ３１，３２の出力はハイレベルになる（図５の時刻ｔ４，ｔ５）。
【００４９】
ＪＫフリップフロップ３１のＱ出力がハイレベルになると、サンプリングパルス出力用シフトレジスタ２４内の対応するレジスタは、前段のレジスタ出力を取り込む代わりに、スタートパルスＳＴＨを取り込む（図５の時刻ｔ８）。
【００５０】
すなわち、ＪＫフリップフロップ３１の出力がハイレベルになると、その後に、スタートパルスＳＴＨが入力された時点で、画面の右端側に向かってシフト動作が開始される。スタートパルスＳＴＨを取り込んだレジスタに対応する映像信号線が、表示範囲の左端になる。
【００５１】
サンプリングパルス出力用シフトレジスタ２４がシフト動作を行っている最中に、このシフトレジスタ内の各レジスタからスタートパルスＳＴＨが出力されても、ＪＫフリップフロップ３２の出力がハイレベルであるため、映像信号切替回路部２５内のNANDゲートＧ13の出力はハイレベルになる。このとき、ＪＫフリップフロップ３２の出力はハイレベルであるため、NANDゲートＧ14の出力はローレベルになり、映像信号選択回路部２７内のアナログスイッチ４１がオンして、対応する映像信号線に表示バスＢ１上の表示信号が供給される。このとき、映像信号線の保持容量部２８に、表示信号に応じた電荷が蓄積されるため、その後にアナログスイッチ４１がオフしても、映像信号線の電圧は一定に保持される。
【００５２】
このように、第１の実施形態では、各映像信号線に対応するレジスタが縦続接続されたサンプリングパルス出力用シフトレジスタ２４の任意の位置にスタートパルスＳＴＨを入力してシフト動作を開始できるようにしたため、画面の左右方向の表示範囲を任意に設定変更することができる。
【００５３】
また、駆動範囲設定用シフトレジスタ部２１にて、画面の左右方向中央部から左右端に向かってスタートパルスＳＴＨをシフトさせ、どの位置までスタートパルスＳＴＨをシフトさせたかにより表示範囲を設定するため、画面の左右方向中央を基準として、左右方向に任意の幅だけ表示範囲を設定することができる。
【００５４】
また、表示範囲指定信号とエンドパルスの入力タイミングを変更するだけで、画面の表示範囲を任意変更できるため、表示範囲の変更が容易になる。
【００５５】
（第２の実施形態）
第２の実施形態は、表示信号と非表示信号とを共通のバスで供給するものである。
【００５６】
図６は第２の実施形態の映像信号線駆動回路３の詳細構成を示す回路図、図７は図６の回路内の各部のタイミング波形図である。図６の映像信号線駆動回路３ａは、図１と同様に、駆動範囲設定用シフトレジスタ部２１ａと、組合せ論理回路２２ａと、ラッチ回路２３と、サンプリングパルス出力用シフトレジスタ２４ａと、映像信号切替回路部２５ａと、バッファアンプ部２６と、映像信号選択回路部２７ａとを有する。
【００５７】
図４に示す第１の実施形態の組合せ論理回路２２は、スタートパルスＳＴＨを画素クロックの半周期ずつシフトさせた信号に基づいて論理演算を行っているのに対し、本実施形態の組合せ論理回路２２ａは、スタートパルスＳＴＨを画素クロックφの一周期ずつシフトさせた信号に基づいて論理演算を行う。
【００５８】
また、図６の映像信号選択回路部２７ａは、各映像信号線ごとに、１個のアナログスイッチ（第３のアナログスイッチ）４３を有する。各アナログスイッチ４３は、映像信号切替回路部２５の出力論理に基づいて、ビデオバス（第３のビデオバス）Ｂ３上の信号を対応する映像信号線に供給するか否かを切り替える。
【００５９】
映像信号切替回路部２５ａは、３個の二入力NANDゲートＧ23，Ｇ24，Ｇ25と、インバータＩＶ13とを有する。NANDゲートＧ23の一方の入力端子には、非表示信号書き込み信号が入力される。この非表示信号書き込み信号は、非表示領域に対応する映像信号線のすべてに同時に非表示信号を書き込むことを指示する信号である。
【００６０】
図６のラッチ回路２３内のＪＫフリップフロップ３２のＱ出力がローレベルになると、NANDゲートＧ23は非表示信号書き込み信号を反転した信号を出力する。例えば、非表示信号書き込み信号がハイレベルの場合には、NANDゲートＧ23の出力はローレベルになり、非表示領域に対応するすべてのアナログスイッチ４３がオンする。したがって、この状態でビデオバスＢ３に非表示信号（例えば、黒信号）が供給されると、非表示領域に対応する信号線のすべてに非表示信号が書き込まれる。
【００６１】
一方、ＪＫフリップフロップ３２のＱ出力がハイレベルの場合、NANDゲートＧ24はサンプリングパルス出力用シフトレジスタ部２４ａの出力の反転した信号を出力する。したがって、サンプリングパルス出力用シフトレジスタ２４ａの出力タイミングにビデオバスＢ３に供給された画素表示信号が、表示領域内の対応する映像信号線に書き込まれる。
【００６２】
また、第２の実施形態は、図７の時刻ｔ４に示すように、画素クロックの立ち下がりエッジからΔｔだけ遅れて、エンドパルスを供給している。これは、駆動範囲設定用シフトレジスタ部２１ａの動作遅延による位置決めのずれを防止するためである。すなわち、仮に、画素クロックが立ち下がる直前（図７の時刻ｔ３の直前）にエンドパルスが供給されると、サンプリングパルス出力用シフトレジスタ２４のスタートパルス入力位置が１レジスタ分前にずれてしまうためである。
【００６３】
このように、第２の実施形態は、表示信号と非表示信号とを同一のビデオバスＢ３で供給するため、第１の実施形態よりもバスの本数とアナログスイッチの数を減らすことができ、実装密度の低減が図れる。
【００６４】
（第３の実施形態）
上述した第１および第２の実施形態では、画面の左右方向の表示範囲を任意に設定変更する例を説明したが、第３の実施形態は、画面の上下方向の表示範囲を任意に設定変更するものである。
【００６５】
図８は画面の表示例を示す図である。図８の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域Ｗ１である。第３の実施形態は、斜線部分の上下方向サイズを任意に設定変更できることを特徴とする。
【００６６】
図９は第３の実施形態の走査線駆動回路４の詳細構成を示す回路図、図１０は図９の回路内の各部のタイミング波形図である。図９の走査線駆動回路４は、駆動範囲設定用シフトレジスタ部５１と、組合せ論理回路部５２と、ラッチ回路５３と、走査線駆動電圧出力用シフトレジスタ（走査線駆動シフトレジスタ）５４と、走査方向切替回路５５と、表示−非表示切替回路５６と、バッファアンプ部５７とを有する。
【００６７】
駆動範囲設定用シフトレジスタ部５１は、縦続接続された960段のレジスタで構成され、上下480段ずつ２つのシフトレジスタに分かれている。各走査線に対して、駆動範囲設定用シフトレジスタ部５１内の２段のレジスタが対応づけられている。
【００６８】
スタートパルスＳＴＶは、画面の上下方向中央部から、480段の２つのシフトレジスタにそれぞれ入力される。各シフトレジスタは、画面の上下方向中央部から上下端部に向けてスタートパルスＳＴＶを順に転送する。
【００６９】
組合せ論理回路部５２は、各走査線ごとに、６個の二入力NANDゲートＧ31〜Ｇ36を有する。これらNANDゲートＧ31〜Ｇ36は、駆動範囲設定用シフトレジスタ部５１内の隣接する２つのレジスタの出力と、表示範囲指定信号と、エンドパルスとの間で論理演算を行う。
【００７０】
エンドパルスは、画素クロックの立ち下がりエッジから所定時間Δｔだけ遅れて（図１０の時刻ｔ３）供給される。このように、時間差Δｔを設ける理由は、駆動範囲設定用シフトレジスタ部５１の出力ｂ１の立ち下がりタイミングの遅れにより、表示範囲が一走査線分ずれるおそれがあるためである。
【００７１】
NANDゲートＧ31には、駆動範囲設定用シフトレジスタ部５１の出力b2とエンドパルスとが入力される。NANDゲートＧ31は、エンドパルスが供給される間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７２】
NANDゲートＧ32には、駆動範囲設定用シフトレジスタ部５１の出力b2と表示範囲指定信号とが入力される。NANDゲートＧ32は、表示範囲指定信号がハイレベルの間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７３】
NANDゲートＧ33には、駆動範囲設定用シフトレジスタ部５１の出力b1とエンドパルスとが入力される。NANDゲートＧ33は、エンドパルスが供給されている間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７４】
NANDゲートＧ34には、駆動範囲設定用シフトレジスタ部５１の出力b1と表示範囲指定信号とが入力される。NANDゲートＧ34は、表示範囲指定信号がハイレベルの間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７５】
NANDゲートＧ35は、NANDゲートＧ31，Ｇ33のいずれか一方からローレベルのパルスが出力されると、そのパルスを反転出力する。同様に、NANDゲートＧ36は、NANDゲートＧ32，Ｇ34のいずれか一方からローレベルのパルスが出力されると、そのパルスを反転出力する。
【００７６】
図９のラッチ回路５３は、各走査線ごとに、２個のＪＫフリップフロップ６１，６２を有する。ＪＫフリップフロップ６１のＱ出力端子は、NANDゲートＧ35の出力がハイレベルになった時点でハイレベルになる。ＪＫフリップフロップ６２のＱ出力端子は、NANDゲートＧ36の出力がハイレベルになった時点でハイレベルになる。
【００７７】
また、ＪＫフリップフロップ６１，６２のＫ入力端子にはリセット信号線が接続されており、リセット信号RESETが入力されると、すべてのＪＫフリップフロップ６１，６２のＱ出力端子は、ローレベルになる。
【００７８】
図９の走査線駆動電圧出力用シフトレジスタ５４は、縦続接続された480段のレジスタで構成される。各走査線ごとに、それぞれ異なるレジスタの出力が対応づけられている。
【００７９】
シフトレジスタ５４内の各段のレジスタの段間には、クロックドインバータＣＩ３〜ＣＩ６と、NANDゲートＧ37と、インバータＩＶ21とが設けられている。ＪＫフリップフロップ６１のＱ出力がハイレベルになると、クロックドインバータＣＩ３は前段のレジスタの出力を遮断する。
【００８０】
１行から240行に対応した段のNANDゲート（図９のNANDゲートＧ37）には上下走査方向切り替え信号U/Dが入力され、241行から480行に対応した段でのNANDゲートＧ37に対応するNANDゲートには上下走査方向切り替え信号の反転信号D/Uが入力される（不図示）。
【００８１】
図９において、ＪＫフリップフロップ６１のＱ出力がハイレベルで、かつ上下走査方向切り替え信号U/Dがハイレベルであれば、スタートパルスＳＴＶがクロックドインバータＣＩ４を通過して、走査線駆動電圧出力シフトレジスタ５４内のレジスタに供給され、以後、画面の下端側に向かって走査線の走査が行われる。
【００８２】
ＪＫフリップフロップ６１のＱ出力がハイレベルであっても、上下走査方向切り替え信号U/Dがローレベルであれば、図９に示す段は表示画面の下端にあたるため、スタートパルスＳＴＶがクロックドインバータＣＩ４を通過することはなく、表示信号を書き込む期間に図９に示す段から上端側に向かって走査線の走査が行われることはない。
【００８３】
一方、上下走査方向切替信号Ｄ／Ｕがハイレベルであれば、クロックドインバータＣＩ５の出力が遮断される代わりに、クロックドインバータＣＩ６が導通し、画面の下端側から上端側に向かって走査線の走査が行われる。
【００８４】
図９の走査方向切替回路５５は、走査線駆動電圧出力シフトレジスタ５４内のレジスタの出力を画面の下端側の次段レジスタに供給するか、あるいは、上端側の次段レジスタに供給するかを切り替える。具体的には、上下走査方向切替信号Ｕ／Ｄがハイレベル（Ｄ／Ｕがローレベル）であれば画面の下端側にスタートパルスＳＴＶをシフトさせ、Ｕ／Ｄがローレベル（Ｕ／Ｄがハイレベル）であれば画面の上端側にシフトさせる。
【００８５】
図９の表示−非表示切替回路５６は、２個の二入力NANDゲートＧ38，Ｇ39と、インバータＩＶ22とを有する。NANDゲートＧ38の一方の入力端子には、非表示信号の書き込みを指示する非表示信号書き込み信号が入力される。NANDゲートＧ38は、ＪＫフリップフロップ６２の／Ｑ出力がローレベルであればハイレベルの信号を出力し、／Ｑ出力がハイレベルであれば非表示信号書き込み信号の反転信号が出力される。
【００８６】
NANDゲートＧ39は、NANDゲートＧ38の出力がハイレベルのとき、すなわちＪＫフリップフロップ６２の／Ｑ出力がローレベルのときは、非表示信号書き込み信号の状態にかかわらず、走査線駆動電圧出力用シフトレジスタ５４の出力と同論理の信号を出力し、／Ｑ出力がハイレベルのときはインバータＩＶ22の出力は必ずローレベルになっているから、NANDゲートＧ39は非表示信号書き込み信号と同論理の信号を出力する。
【００８７】
次に、図９に示す第３の実施形態の動作を説明する。まず、画面の上下方向中央部から、駆動範囲設定用シフトレジスタ部５１内の二つのシフトレジスタのそれぞれにスタートパルスＳＴＶを入力し、スタートパルスＳＴＶを画面の上端側および下端側に順次シフトさせる。
【００８８】
予め設定した表示範囲の上下端までスタートパルスＳＴＶがシフトされると、表示範囲指定信号をローレベルにするとともに、エンドパルスを入力する（図１０の時刻ｔ３）。これにより、ラッチ回路５３内のＪＫフリップフロップ６１，６２のＱ出力端子がハイレベルになる（図の時刻ｔ１，ｔ３）。
【００８９】
ＪＫフリップフロップ６１，６２のＱ出力端子がハイレベルになると、走査線駆動電圧出力用シフトレジスタ５４内のクロックドインバータＣＩ３の出力が遮断され、代わりに、クロックドインバータＣＩ４を介してスタートパルスＳＴＶがシフトレジスタ５４内の対応するレジスタに供給される。すなわち、ＪＫフリップフロップ６１がハイレベルになった時点でシフトレジスタ内のスタートパルスＳＴＶの入力位置が決定される。
【００９０】
また、上下走査方向切替信号Ｕ／Ｄの論理により、画面の上端側から下端側に向かって走査線を走査するか、下端側から上端側に向かって走査線を走査するかが設定される。
【００９１】
走査線駆動電圧出力用シフトレジスタ５４の各段のレジスタ出力は、表示−非表示切替回路５６とバッファアンプ部５７を介して、対応する走査線に供給される。
【００９２】
より詳細には、予め設定した表示範囲内では、走査線駆動電圧出力用シフトレジスタ５４でシフトさせたシフトパルスの出力タイミングに基づき、走査線駆動電圧が走査線に供給され、表示範囲以外の非表示領域には非表示信号書き込み信号のタイミングに基づき、走査線駆動電圧が複数の走査線に同時に供給される。
【００９３】
このように、第３の実施形態では、画面の上下方向中央部から上下端に向けてスタートパルスＳＴＶをシフトさせ、予め設定した表示範囲の上下端までスタートパルスＳＴＶがシフトされた時点で、走査線駆動電圧出力用シフトレジスタ５４のスタートパルスＳＴＶ入力位置を決定するため、画面の上下方向中央部を基準として上下方向に任意の量だけ表示範囲を設定できる。
【００９４】
また、画面の上端側から下端側に向けて走査線を駆動するか、あるいは下端側から上端側に向けて走査線を駆動するかを、上下走査方向切替信号Ｕ／Ｄの論理で切替可能なため、駆動方向の切替制御が容易になる。
【００９５】
なお、第１あるいは第２の実施形態と、第３の実施形態とを組み合わせてもよい。すなわち、画面の左右方向の表示範囲を任意に設定するとともに、画面の上下方向の表示範囲を任意に設定してもよい。これにより、画面内の任意の場所に任意のサイズの表示範囲を設定できる。
【００９６】
したがって、画面の物理的なアスペクト比と同一あるいは異なるアスペクト比の表示領域を、画面の任意の場所に設定することができる。
【００９７】
また、第１〜第３の実施形態では、画面の左右方向中央を基準として左右に対称的に、あるいは画面の上下方向中央を基準として上下に対称的に表示範囲を設定する例を説明したが、基準位置は画面の左右方向中央や上下方向中央でなくてもよい。
【００９８】
例えば、図１の駆動範囲設定用シフトレジスタ部２１のスタートパルスＳＴＨ入力位置を画面の左右方向中央からずらしてもよい。具体的には、例えば、画面の左上方から一方向にシフトさせてもよい。
【００９９】
同様に、図９の駆動範囲設定用シフトレジスタ部５１のスタートパルスＳＴＶ入力位置を画面の上下方向中央からずらしてもよい。例えば、上記のごとく、画面の左上方から一方向にシフトさせてもよい。
【０１００】
また、第１〜第３の実施形態において、映像信号線に非表示信号を書き込む際の信号線電圧を、表示信号を書き込む際の信号線電圧ΔＶIC1よりも大きい電圧ＶIC2にすることにより、フリッカが視認されにくくすることができる。
【０１０１】
図１１は液晶層に印加する電圧と液晶の透過率との関係を示す図である。図示のように、液晶印加電圧が高いほど透過率が低減するため、非表示信号の電圧を映像信号線に書き込む際は、透過率が０に近くなるまで非表示信号の電圧を上げるのが望ましい。
【０１０２】
さらに、第１〜第３の実施形態では、非表示信号を黒色の信号電圧としたが、黒色以外の色信号（例えば、白色、灰色、または中間色など）を非表示信号としてもよい。
【０１０３】
上述した実施形態では、表示装置の一例として液晶表示装置について説明したが、信号線および走査線が縦横に列設された他の表示装置（例えば、プラズマディスプレイ装置）などにも本発明は適用可能である。また、本発明は、有機ＥＬ(electroluminescence)にも適用可能である。
【０１０４】
また、上述した実施形態は、デジタル画素データをアナログ画素電圧に変換してから映像信号選択回路部２７に供給する、アナログ変換回路（ＤＡＣ）内蔵型の平面表示装置にも適用可能である。
【０１０５】
【発明の効果】
以上詳細に説明したように、本発明によれば、映像信号線駆動用のシフトレジスタでスタートパルスをシフトさせる際、シフト範囲を任意に設定変更できるようにしたため、一映像信号線を基準としてその両側の表示範囲を任意に切り替えることができる。
【０１０６】
同様に、走査線駆動用のシフトレジスタでスタートパルスをシフトさせる際、シフト範囲を任意に設定変更できるようにしたため、一走査線を基準としてその両側の表示範囲を任意に切り替えることができる。
【図面の簡単な説明】
【図１】本発明に係るマトリクスアレイ基板内の映像信号線駆動回路の内部構成を示す回路図。
【図２】液晶表示装置の全体構成を示すブロック図。
【図３】画面の表示例を示す図であり、画面の左右端側に非表示領域を設ける例を示す図。
【図４】図１の一点鎖線で囲んだ部分の詳細構成を示す回路図。
【図５】図４の回路内の各部のタイミング波形図。
【図６】第２の実施形態の映像信号線駆動回路の詳細構成を示す回路図。
【図７】図６の回路内の各部のタイミング波形図。
【図８】画面の表示例を示す図。
【図９】第３の実施形態の走査線駆動回路の詳細構成を示す回路図。
【図１０】図９の回路内の各部のタイミング波形図。
【図１１】液晶層に印加する電圧と液晶の透過率との関係を示す図。
【符号の説明】
１ マトリクス基板
２ 画素アレイ部
３ 映像信号線駆動回路
４ 走査線駆動回路
５ 画素ＴＦＴ
６ 画素電極
７ 補助容量
８ 液晶層
９ 対向電極駆動回路
１０ 補助容量線
１１ 画素電位保持容量線駆動回路
２１ 駆動範囲設定用シフトレジスタ
２２ 組合せ論理回路部
２３ ラッチ回路
２４ サンプリングパルス出力用シフトレジスタ部
２５ 映像信号切替回路部
２６ バッファアンプ部
２７ 映像信号選択回路部
２８ 保持容量部
【発明の属する技術分野】
本発明は、表示領域のサイズを任意に変更可能な平面表示装置（例えば、液晶表示装置）に関する。
【０００２】
【従来の技術】
液晶表示装置を初めとするフラットパネルディスプレイは、小型かつ軽量で、消費電力も少ないため、コンピュータ機器やテレビの表示装置として広く普及している。
【０００３】
NTSC方式の従来のテレビは、画面のアスペクト比が4:3であったが、近年普及してきたワイドテレビやハイビジョンテレビは、画面のアスペクト比が16:9である。ワイドテレビ等の普及に伴い、テレビ放送や市販ビデオテープも、アスペクト比が16:9のものが徐々に増える傾向にあるが、現状では、アスペクト比が4:3のものと16:9のものが混在している。
【０００４】
このため、表示装置をアスペクト比の異なる複数の表示規格に対応させることが重要となる。例えば、画面のアスペクト比が4:3の表示装置で16:9のアスペクト比の画像を表示させると、画面の上端側と下端側に非表示領域を設ける必要がある。逆に、画面のアスペクト比が16:9の表示装置で4:3のアスペクト比の画像を表示させると、画面の左端側と右端側に非表示領域を設ける必要がある。
【０００５】
また、表示領域のアスペクト比と画面の物理的なアスペクト比とが共通であっても、画面の一部に小さな表示領域を設定する場合には、表示領域の周囲に非表示領域を設ける必要がある。
【０００６】
【発明が解決しようとする課題】
非表示領域を設けるには、フレームメモリを利用して駆動周波数を変化させ、非表示領域に対応する映像信号を水平帰線期間や垂直帰線期間に埋め込む手法が考えられるが、回路が複雑になり、コストアップを招くという問題がある。
【０００７】
また、他の手法として、表示信号とは別に非表示信号を設け、表示規格に合わせて表示装置側で画素ごとに表示信号と非表示信号を選択する手法が考えられる。
【０００８】
しかしながら、従来の液晶表示装置等では、シフトレジスタを用いて映像信号を順にサンプリングする駆動方式を採用しており、このような方式では、映像信号の表示規格に合わせて信号線の切り替えを行うのが難しい。
【０００９】
同様に、走査線の駆動についても、シフトレジスタを用いる駆動方式を採用すると、映像信号の表示規格に合わせて走査線の駆動範囲を設定するのが難しい。
【００１０】
本発明は、このような点に鑑みてなされたものであり、その目的は、回路を複雑にすることなく、画面内に任意のサイズの表示領域を設定でき、かつ、表示領域のサイズの変更が容易な平面表示装置およびその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の一態様は、縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記映像信号線のそれぞれに対応して設けられるレジスタを複数縦続接続した信号線駆動シフトレジスタと、
前記信号線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群からスタートパルスが出力されるタイミングに同期させて、対応する前記映像信号線のそれぞれに画素信号を供給し、
前記表示範囲設定回路は、
一映像信号線の位置から前記複数の映像信号線の一端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一映像信号線の位置から前記複数の映像信号線の他端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の左側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の右側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記信号線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置を提供する。
【００１２】
本発明の一態様は、縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記走査線のそれぞれに対応して設けられるレジスタを複数縦続接続した走査線駆動シフトレジスタと、
前記走査線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群の中からスタートパルスが出力されるタイミングに同期させて、対応する前記走査線のそれぞれに前記画素スイッチング素子の駆動パルスを供給し、
前記表示範囲設定回路は、
一走査線の位置から前記複数の走査線の一端までの各走査線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一走査線の位置から前記複数の走査線の他端までの各走査線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の一端側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の他端側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記走査線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置を提供する。
【００２０】
【発明の実施の形態】
以下、本発明に係る平面表示装置について、図面を参照しながら具体的に説明する。以下では、平面表示装置の一例として、液晶表示装置について説明する。
【００２１】
本実施形態の液晶表示装置は、マトリクスアレイ基板と対向基板との間にポリイミドからなる配向膜を介してＴＮ型液晶層を保持した構造になっている。
【００２２】
図１は本発明に係るマトリクスアレイ基板１内の映像信号線駆動回路３の内部構成を示す回路図、図２は液晶表示装置の全体構成を示すブロック図である。
【００２３】
図２の液晶表示装置は、縦横に配置された映像信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜Ｙｎを有するマトリクスアレイ基板１と、マトリクス基板に対向配置される不図示の対向基板と、各映像信号線を駆動する映像信号線駆動回路３と、各走査線を駆動する走査線駆動回路４とを備えている。
【００２４】
映像信号線と走査線で囲まれた各領域には、ｎチャネルの画素ＴＦＴ（画素スイッチング素子）５と、ＩＴＯ(Indium Tin Oxide)からなる画素電極６と、補助容量７とが設けられている。画素ＴＦＴ５のソース端子は対応する映像信号線に接続され、ドレイン端子は画素電極６と補助容量７の各一端に接続されている。補助容量７の他端は補助容量線１０を介して画素電位保持容量線駆動回路１１に接続されている。補助容量線１０は、各画素電極６に対して走査線と略平行に配置されている。
【００２５】
対向基板は、透明なガラス基板上に、対向電極駆動回路９に電気的に接続されＩＴＯで形成された画素電極６と対向して配置された対向電極と、その上面に配置される配向膜とを有する。また、対向基板は、クロムCr等の金属からなる遮光層を有し、この遮光層により不必要な光、例えばＴＦＴに入射される光を遮光する。
【００２６】
液晶表示装置内の走査線駆動回路４は、各走査線に順次、走査線駆動電圧を供給する。この電圧を受けて、各画素ＴＦＴ５のドレイン・ソース間が導通し、映像信号線からの映像信号が対応する画素ＴＦＴ５を介して各画素電極６に供給される。これにより、対向電極と画素電極６との間の電位差が液晶層８に印加され、この電位差に応じた表示が行われるとともに、補助容量７にも電荷が保持される。この電荷により、液晶層８に保持される電荷が変動しても、各フィールド期間の間、表示画像が維持される。
【００２７】
本実施形態は、画面の左右方向の表示範囲を任意に設定変更できることを特徴とする。図３は画面の表示例を示す図であり、640×480画素からなる表示領域Ｗ１と、108×480画素からなる二つの非表示領域Ｗ２とを有する例を示している。
【００２８】
図３の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域Ｗ１に対応する。第１の実施形態は、斜線部分の左右方向サイズを任意に設定変更することができるようにしており、具体的には、図１の映像信号線駆動回路３の構成に特徴がある。図４は図１の一点鎖線で囲んだ部分の詳細構成を示す回路図、図５は図４の回路内の各部のタイミング波形図である。
【００２９】
本実施形態の映像信号線駆動回路３は、図４に示すように、駆動範囲設定用シフトレジスタ部（第１および第２のシフトレジスタ）２１と、組合せ論理回路部（表示範囲設定部）２２と、ラッチ回路２３と、サンプリングパルス出力用シフトレジスタ部（信号線駆動シフトレジスタ）２４と、映像信号切替回路部２５と、バッファアンプ部２６と、映像信号選択回路部２７と、保持容量部２８とを有する。ここで、駆動範囲設定用シフトレジスタ部２１、組合せ論理回路部２２およびラッチ回路２３は、表示範囲設定回路として機能する。
【００３０】
駆動範囲設定用シフトレジスタ部２１は、スタートパルスＳＴＨのシフト量に応じて表示範囲を設定するものであり、1712段のシフトレジスタで構成される。このシフトレジスタは、画面の左右方向中央を境にして、左右856段の２個のシフトレジスタに分かれている。シフトレジスタを構成する計1712個のレジスタは、端部のレジスタを除き、一つの映像信号線に対して２個ずつ割り当てられている。これら２個のレジスタの一方は画素クロックφに同期して前段からのスタートパルスＳＴＨを取り込み、他方は画素クロックφの反転信号／φに同期して前段からのスタートパルスＳＴＨを取り込む。
【００３１】
駆動範囲設定用シフトレジスタ部２１を構成する２個のシフトレジスタはそれぞれ、画面の左右方向中央に初段のレジスタを配置している。これら初段のレジスタには、スタートパルスＳＴＨが入力される。各シフトレジスタは、初段のレジスタに入力されたスタートパルスＳＴＨを、画素パルスφおよび／φに同期させて順にシフトさせてシフトパルスを出力する。すなわち、図５の波形ａ１，ａ２に示すように、シフトパルスを画素クロックφの半周期ずつ位相をずらして画面の左右端方向にシフトさせる。
【００３２】
このように、駆動範囲設定用シフトレジスタ部２１は半パルスシフト型のシフトレジスタであり、かつ、このシフトレジスタ部２１の出力は、画素クロックφの半周期分のパルス幅の表示範囲終了信号と、画素クロックφと同一周波数の制御信号との論理和で制御されるため、表示範囲の設定位置がずれなくなる。
【００３３】
組合せ論理回路部２２は、各映像信号線ごとに、シフトレジスタ部２１の各出力端子から出力された信号と、表示範囲指定信号と、表示範囲終了信号と、画素クロックφおよび／φとの間で論理演算を行う論理回路を有する。
【００３４】
これら論理回路のうち、画面の左端の映像信号線に対応する論理回路は、図１に示すように、２個の三入力のNANDゲートＧ１，Ｇ２と１個の二入力NANDゲートＧ３とを有する。画面の右端の映像信号線に対応する論理回路は、三入力のNANDゲートＧ４と二入力のNANDゲートＧ５を１個ずつ有する。その他の論理回路は、図４に示すように、４個の三入力のNANDゲートＧ６〜Ｇ９と２個の二入力NANDゲートＧ10，Ｇ11とを有する。
【００３５】
組合せ論理回路部２２内のNANDゲートＧ10は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ２）からシフトパルスが出力され、かつ、エンドパルスＥＮＤが出力され、かつ、画素クロックφがハイレベルのときに、ハイレベルになる（図５の時刻ｔ５）。あるいは、出力端子ａ１からシフトパルスが出力され、かつエンドパルスＥＮＤが出力され、かつ画素クロックの反転信号／φがハイレベルのときに、NANDゲートＧ10はハイレベルになる。
【００３６】
組合せ論理回路部２２内のNANDゲートＧ11は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ１）からスタートパルスＳＴＨが出力され、かつ、表示範囲指定信号がハイレベルで、かつ、画素クロックの反転信号／φがハイレベルのときにハイレベルになる（図５の時刻ｔ４〜ｔ５）。また、NANDゲートＧ11は、駆動範囲設定用シフトレジスタ部２１の対応する出力端子（図４のａ２）からシフトパルスが出力され、かつ表示範囲指定信号がハイレベルで、かつ画素クロックφがハイレベルのときにもハイレベルになる（図５の時刻ｔ５〜ｔ６）。
【００３７】
図４のラッチ回路２３は、各映像信号線ごとに、１個か２個のＪＫフリップフロップを有する。より詳細には、画面の左右端に対応する映像信号線に対しては１個ずつＪＫフリップフロップ３１が設けられ、その他の映像信号線に対しては２個のＪＫフリップフロップ３１，３２がそれぞれ設けられている。
【００３８】
ＪＫフリップフロップ３１のＱ端子は、NANDゲートＧ10の出力がハイレベルになったときにハイレベルになる。また、ＪＫフリップフロップ３２のＱ端子は、NANDゲートＧ11の出力がハイレベルになったときにハイレベルになる。
【００３９】
図１のサンプリングパルス出力用シフトレジスタ部２４は、映像信号線のそれぞれに対応したレジスタを856段縦続接続したシフトレジスタを有する。シフトレジスタを構成する各レジスタのうち、初段のレジスタ以外には、図４に示すように、レジスタの入力端子にクロックド・インバータＣＩ１，ＣＩ２とインバータＩＶ１とが接続されている。また、各レジスタの出力端子には、NANDゲートＧ12とインバータＩＶ２とが接続されている。
【００４０】
各インバータＩＶ１には、対応するＪＫフリップフロップ３１の出力信号が入力される。このＪＫフリップフロップ３１がハイレベルになると、対応するレジスタには、前段のレジスタの出力の代わりに、スタートパルスＳＴＨが入力される。
【００４１】
このように、サンプリングパルス出力用シフトレジスタ部２４は、スタートパルスＳＴＨの入力位置を任意に変更でき、スタートパルスＳＴＨが入力された位置から画面の右側に順にスタートパルスＳＴＨをシフトさせる。
【００４２】
また、スタートパルスＳＴＨの入力位置は、駆動範囲設定用シフトレジスタ部２１内でのスタートパルスＳＴＨのシフト位置により決められる。
【００４３】
映像信号切替回路部２５は、各映像信号線ごとに、NANDゲートＧ13，Ｇ14と、インバータＩＶ３とを有する。表示領域内の映像信号線への書き込みを行う場合にはインバータＩＶ２の出力がハイレベルになるため、NANDゲートＧ14の出力はローレベルになる。また、非表示領域の描画を行う場合にはNANDゲートＧ13の出力がローレベルになる。
【００４４】
バッファアンプ部２６は、NANDゲートＧ13，Ｇ14の出力を正転出力する二段のインバータ（ＩＶ５，ＩＶ６）または（ＩＶ８，ＩＶ９）と、NANDゲートＧ13，Ｇ14の出力を反転出力する一段のインバータＩＶ４またはＩＶ７とを有する。
【００４５】
映像信号選択回路部２７は、各映像信号線ごとに、２個のアナログスイッチ４１，４２（第１および第２のアナログスイッチ）を有する。一方のアナログスイッチ４１は、NANDゲートＧ14の出力論理に基づいて、表示バス（第１のビデオバス）Ｂ１上の表示信号を対応する映像信号線に供給するか否かを切り替える。他方のアナログスイッチ４２は、NANDゲートＧ13の出力論理に基づいて、非表示バス（第２のビデオバス）Ｂ２上の非表示信号を対応する映像信号線に供給するか否かを切り替える。
【００４６】
次に、図４の映像信号線駆動回路３の動作を説明する。まず、駆動範囲設定用シフトレジスタ部２１内の各シフトレジスタの初段レジスタにスタートパルスＳＴＨを入力し、画面の左右方向中央から左右端に向かってスタートパルスＳＴＨをシフトさせる。スタートパルスＳＴＨのシフト中は、表示範囲指定信号はハイレベルに維持される。
【００４７】
予め設定した表示領域の左右端までスタートパルスＳＴＨがシフトされると、表示範囲指定信号がローレベルになり（図５の時刻ｔ６）、かつエンドパルスが供給される（図５の時刻ｔ５〜ｔ６）。
【００４８】
これにより、組合せ論理回路部２２内のNANDゲートＧ10，Ｇ11から正のパルスが出力され（図５の時刻ｔ４〜ｔ６）、ラッチ回路２３内のＪＫフリップフロップ３１，３２の出力はハイレベルになる（図５の時刻ｔ４，ｔ５）。
【００４９】
ＪＫフリップフロップ３１のＱ出力がハイレベルになると、サンプリングパルス出力用シフトレジスタ２４内の対応するレジスタは、前段のレジスタ出力を取り込む代わりに、スタートパルスＳＴＨを取り込む（図５の時刻ｔ８）。
【００５０】
すなわち、ＪＫフリップフロップ３１の出力がハイレベルになると、その後に、スタートパルスＳＴＨが入力された時点で、画面の右端側に向かってシフト動作が開始される。スタートパルスＳＴＨを取り込んだレジスタに対応する映像信号線が、表示範囲の左端になる。
【００５１】
サンプリングパルス出力用シフトレジスタ２４がシフト動作を行っている最中に、このシフトレジスタ内の各レジスタからスタートパルスＳＴＨが出力されても、ＪＫフリップフロップ３２の出力がハイレベルであるため、映像信号切替回路部２５内のNANDゲートＧ13の出力はハイレベルになる。このとき、ＪＫフリップフロップ３２の出力はハイレベルであるため、NANDゲートＧ14の出力はローレベルになり、映像信号選択回路部２７内のアナログスイッチ４１がオンして、対応する映像信号線に表示バスＢ１上の表示信号が供給される。このとき、映像信号線の保持容量部２８に、表示信号に応じた電荷が蓄積されるため、その後にアナログスイッチ４１がオフしても、映像信号線の電圧は一定に保持される。
【００５２】
このように、第１の実施形態では、各映像信号線に対応するレジスタが縦続接続されたサンプリングパルス出力用シフトレジスタ２４の任意の位置にスタートパルスＳＴＨを入力してシフト動作を開始できるようにしたため、画面の左右方向の表示範囲を任意に設定変更することができる。
【００５３】
また、駆動範囲設定用シフトレジスタ部２１にて、画面の左右方向中央部から左右端に向かってスタートパルスＳＴＨをシフトさせ、どの位置までスタートパルスＳＴＨをシフトさせたかにより表示範囲を設定するため、画面の左右方向中央を基準として、左右方向に任意の幅だけ表示範囲を設定することができる。
【００５４】
また、表示範囲指定信号とエンドパルスの入力タイミングを変更するだけで、画面の表示範囲を任意変更できるため、表示範囲の変更が容易になる。
【００５５】
（第２の実施形態）
第２の実施形態は、表示信号と非表示信号とを共通のバスで供給するものである。
【００５６】
図６は第２の実施形態の映像信号線駆動回路３の詳細構成を示す回路図、図７は図６の回路内の各部のタイミング波形図である。図６の映像信号線駆動回路３ａは、図１と同様に、駆動範囲設定用シフトレジスタ部２１ａと、組合せ論理回路２２ａと、ラッチ回路２３と、サンプリングパルス出力用シフトレジスタ２４ａと、映像信号切替回路部２５ａと、バッファアンプ部２６と、映像信号選択回路部２７ａとを有する。
【００５７】
図４に示す第１の実施形態の組合せ論理回路２２は、スタートパルスＳＴＨを画素クロックの半周期ずつシフトさせた信号に基づいて論理演算を行っているのに対し、本実施形態の組合せ論理回路２２ａは、スタートパルスＳＴＨを画素クロックφの一周期ずつシフトさせた信号に基づいて論理演算を行う。
【００５８】
また、図６の映像信号選択回路部２７ａは、各映像信号線ごとに、１個のアナログスイッチ（第３のアナログスイッチ）４３を有する。各アナログスイッチ４３は、映像信号切替回路部２５の出力論理に基づいて、ビデオバス（第３のビデオバス）Ｂ３上の信号を対応する映像信号線に供給するか否かを切り替える。
【００５９】
映像信号切替回路部２５ａは、３個の二入力NANDゲートＧ23，Ｇ24，Ｇ25と、インバータＩＶ13とを有する。NANDゲートＧ23の一方の入力端子には、非表示信号書き込み信号が入力される。この非表示信号書き込み信号は、非表示領域に対応する映像信号線のすべてに同時に非表示信号を書き込むことを指示する信号である。
【００６０】
図６のラッチ回路２３内のＪＫフリップフロップ３２のＱ出力がローレベルになると、NANDゲートＧ23は非表示信号書き込み信号を反転した信号を出力する。例えば、非表示信号書き込み信号がハイレベルの場合には、NANDゲートＧ23の出力はローレベルになり、非表示領域に対応するすべてのアナログスイッチ４３がオンする。したがって、この状態でビデオバスＢ３に非表示信号（例えば、黒信号）が供給されると、非表示領域に対応する信号線のすべてに非表示信号が書き込まれる。
【００６１】
一方、ＪＫフリップフロップ３２のＱ出力がハイレベルの場合、NANDゲートＧ24はサンプリングパルス出力用シフトレジスタ部２４ａの出力の反転した信号を出力する。したがって、サンプリングパルス出力用シフトレジスタ２４ａの出力タイミングにビデオバスＢ３に供給された画素表示信号が、表示領域内の対応する映像信号線に書き込まれる。
【００６２】
また、第２の実施形態は、図７の時刻ｔ４に示すように、画素クロックの立ち下がりエッジからΔｔだけ遅れて、エンドパルスを供給している。これは、駆動範囲設定用シフトレジスタ部２１ａの動作遅延による位置決めのずれを防止するためである。すなわち、仮に、画素クロックが立ち下がる直前（図７の時刻ｔ３の直前）にエンドパルスが供給されると、サンプリングパルス出力用シフトレジスタ２４のスタートパルス入力位置が１レジスタ分前にずれてしまうためである。
【００６３】
このように、第２の実施形態は、表示信号と非表示信号とを同一のビデオバスＢ３で供給するため、第１の実施形態よりもバスの本数とアナログスイッチの数を減らすことができ、実装密度の低減が図れる。
【００６４】
（第３の実施形態）
上述した第１および第２の実施形態では、画面の左右方向の表示範囲を任意に設定変更する例を説明したが、第３の実施形態は、画面の上下方向の表示範囲を任意に設定変更するものである。
【００６５】
図８は画面の表示例を示す図である。図８の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域Ｗ１である。第３の実施形態は、斜線部分の上下方向サイズを任意に設定変更できることを特徴とする。
【００６６】
図９は第３の実施形態の走査線駆動回路４の詳細構成を示す回路図、図１０は図９の回路内の各部のタイミング波形図である。図９の走査線駆動回路４は、駆動範囲設定用シフトレジスタ部５１と、組合せ論理回路部５２と、ラッチ回路５３と、走査線駆動電圧出力用シフトレジスタ（走査線駆動シフトレジスタ）５４と、走査方向切替回路５５と、表示−非表示切替回路５６と、バッファアンプ部５７とを有する。
【００６７】
駆動範囲設定用シフトレジスタ部５１は、縦続接続された960段のレジスタで構成され、上下480段ずつ２つのシフトレジスタに分かれている。各走査線に対して、駆動範囲設定用シフトレジスタ部５１内の２段のレジスタが対応づけられている。
【００６８】
スタートパルスＳＴＶは、画面の上下方向中央部から、480段の２つのシフトレジスタにそれぞれ入力される。各シフトレジスタは、画面の上下方向中央部から上下端部に向けてスタートパルスＳＴＶを順に転送する。
【００６９】
組合せ論理回路部５２は、各走査線ごとに、６個の二入力NANDゲートＧ31〜Ｇ36を有する。これらNANDゲートＧ31〜Ｇ36は、駆動範囲設定用シフトレジスタ部５１内の隣接する２つのレジスタの出力と、表示範囲指定信号と、エンドパルスとの間で論理演算を行う。
【００７０】
エンドパルスは、画素クロックの立ち下がりエッジから所定時間Δｔだけ遅れて（図１０の時刻ｔ３）供給される。このように、時間差Δｔを設ける理由は、駆動範囲設定用シフトレジスタ部５１の出力ｂ１の立ち下がりタイミングの遅れにより、表示範囲が一走査線分ずれるおそれがあるためである。
【００７１】
NANDゲートＧ31には、駆動範囲設定用シフトレジスタ部５１の出力b2とエンドパルスとが入力される。NANDゲートＧ31は、エンドパルスが供給される間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７２】
NANDゲートＧ32には、駆動範囲設定用シフトレジスタ部５１の出力b2と表示範囲指定信号とが入力される。NANDゲートＧ32は、表示範囲指定信号がハイレベルの間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７３】
NANDゲートＧ33には、駆動範囲設定用シフトレジスタ部５１の出力b1とエンドパルスとが入力される。NANDゲートＧ33は、エンドパルスが供給されている間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７４】
NANDゲートＧ34には、駆動範囲設定用シフトレジスタ部５１の出力b1と表示範囲指定信号とが入力される。NANDゲートＧ34は、表示範囲指定信号がハイレベルの間だけ駆動範囲設定用シフトレジスタ部５１の出力を反転出力する。
【００７５】
NANDゲートＧ35は、NANDゲートＧ31，Ｇ33のいずれか一方からローレベルのパルスが出力されると、そのパルスを反転出力する。同様に、NANDゲートＧ36は、NANDゲートＧ32，Ｇ34のいずれか一方からローレベルのパルスが出力されると、そのパルスを反転出力する。
【００７６】
図９のラッチ回路５３は、各走査線ごとに、２個のＪＫフリップフロップ６１，６２を有する。ＪＫフリップフロップ６１のＱ出力端子は、NANDゲートＧ35の出力がハイレベルになった時点でハイレベルになる。ＪＫフリップフロップ６２のＱ出力端子は、NANDゲートＧ36の出力がハイレベルになった時点でハイレベルになる。
【００７７】
また、ＪＫフリップフロップ６１，６２のＫ入力端子にはリセット信号線が接続されており、リセット信号RESETが入力されると、すべてのＪＫフリップフロップ６１，６２のＱ出力端子は、ローレベルになる。
【００７８】
図９の走査線駆動電圧出力用シフトレジスタ５４は、縦続接続された480段のレジスタで構成される。各走査線ごとに、それぞれ異なるレジスタの出力が対応づけられている。
【００７９】
シフトレジスタ５４内の各段のレジスタの段間には、クロックドインバータＣＩ３〜ＣＩ６と、NANDゲートＧ37と、インバータＩＶ21とが設けられている。ＪＫフリップフロップ６１のＱ出力がハイレベルになると、クロックドインバータＣＩ３は前段のレジスタの出力を遮断する。
【００８０】
１行から240行に対応した段のNANDゲート（図９のNANDゲートＧ37）には上下走査方向切り替え信号U/Dが入力され、241行から480行に対応した段でのNANDゲートＧ37に対応するNANDゲートには上下走査方向切り替え信号の反転信号D/Uが入力される（不図示）。
【００８１】
図９において、ＪＫフリップフロップ６１のＱ出力がハイレベルで、かつ上下走査方向切り替え信号U/Dがハイレベルであれば、スタートパルスＳＴＶがクロックドインバータＣＩ４を通過して、走査線駆動電圧出力シフトレジスタ５４内のレジスタに供給され、以後、画面の下端側に向かって走査線の走査が行われる。
【００８２】
ＪＫフリップフロップ６１のＱ出力がハイレベルであっても、上下走査方向切り替え信号U/Dがローレベルであれば、図９に示す段は表示画面の下端にあたるため、スタートパルスＳＴＶがクロックドインバータＣＩ４を通過することはなく、表示信号を書き込む期間に図９に示す段から上端側に向かって走査線の走査が行われることはない。
【００８３】
一方、上下走査方向切替信号Ｄ／Ｕがハイレベルであれば、クロックドインバータＣＩ５の出力が遮断される代わりに、クロックドインバータＣＩ６が導通し、画面の下端側から上端側に向かって走査線の走査が行われる。
【００８４】
図９の走査方向切替回路５５は、走査線駆動電圧出力シフトレジスタ５４内のレジスタの出力を画面の下端側の次段レジスタに供給するか、あるいは、上端側の次段レジスタに供給するかを切り替える。具体的には、上下走査方向切替信号Ｕ／Ｄがハイレベル（Ｄ／Ｕがローレベル）であれば画面の下端側にスタートパルスＳＴＶをシフトさせ、Ｕ／Ｄがローレベル（Ｕ／Ｄがハイレベル）であれば画面の上端側にシフトさせる。
【００８５】
図９の表示−非表示切替回路５６は、２個の二入力NANDゲートＧ38，Ｇ39と、インバータＩＶ22とを有する。NANDゲートＧ38の一方の入力端子には、非表示信号の書き込みを指示する非表示信号書き込み信号が入力される。NANDゲートＧ38は、ＪＫフリップフロップ６２の／Ｑ出力がローレベルであればハイレベルの信号を出力し、／Ｑ出力がハイレベルであれば非表示信号書き込み信号の反転信号が出力される。
【００８６】
NANDゲートＧ39は、NANDゲートＧ38の出力がハイレベルのとき、すなわちＪＫフリップフロップ６２の／Ｑ出力がローレベルのときは、非表示信号書き込み信号の状態にかかわらず、走査線駆動電圧出力用シフトレジスタ５４の出力と同論理の信号を出力し、／Ｑ出力がハイレベルのときはインバータＩＶ22の出力は必ずローレベルになっているから、NANDゲートＧ39は非表示信号書き込み信号と同論理の信号を出力する。
【００８７】
次に、図９に示す第３の実施形態の動作を説明する。まず、画面の上下方向中央部から、駆動範囲設定用シフトレジスタ部５１内の二つのシフトレジスタのそれぞれにスタートパルスＳＴＶを入力し、スタートパルスＳＴＶを画面の上端側および下端側に順次シフトさせる。
【００８８】
予め設定した表示範囲の上下端までスタートパルスＳＴＶがシフトされると、表示範囲指定信号をローレベルにするとともに、エンドパルスを入力する（図１０の時刻ｔ３）。これにより、ラッチ回路５３内のＪＫフリップフロップ６１，６２のＱ出力端子がハイレベルになる（図の時刻ｔ１，ｔ３）。
【００８９】
ＪＫフリップフロップ６１，６２のＱ出力端子がハイレベルになると、走査線駆動電圧出力用シフトレジスタ５４内のクロックドインバータＣＩ３の出力が遮断され、代わりに、クロックドインバータＣＩ４を介してスタートパルスＳＴＶがシフトレジスタ５４内の対応するレジスタに供給される。すなわち、ＪＫフリップフロップ６１がハイレベルになった時点でシフトレジスタ内のスタートパルスＳＴＶの入力位置が決定される。
【００９０】
また、上下走査方向切替信号Ｕ／Ｄの論理により、画面の上端側から下端側に向かって走査線を走査するか、下端側から上端側に向かって走査線を走査するかが設定される。
【００９１】
走査線駆動電圧出力用シフトレジスタ５４の各段のレジスタ出力は、表示−非表示切替回路５６とバッファアンプ部５７を介して、対応する走査線に供給される。
【００９２】
より詳細には、予め設定した表示範囲内では、走査線駆動電圧出力用シフトレジスタ５４でシフトさせたシフトパルスの出力タイミングに基づき、走査線駆動電圧が走査線に供給され、表示範囲以外の非表示領域には非表示信号書き込み信号のタイミングに基づき、走査線駆動電圧が複数の走査線に同時に供給される。
【００９３】
このように、第３の実施形態では、画面の上下方向中央部から上下端に向けてスタートパルスＳＴＶをシフトさせ、予め設定した表示範囲の上下端までスタートパルスＳＴＶがシフトされた時点で、走査線駆動電圧出力用シフトレジスタ５４のスタートパルスＳＴＶ入力位置を決定するため、画面の上下方向中央部を基準として上下方向に任意の量だけ表示範囲を設定できる。
【００９４】
また、画面の上端側から下端側に向けて走査線を駆動するか、あるいは下端側から上端側に向けて走査線を駆動するかを、上下走査方向切替信号Ｕ／Ｄの論理で切替可能なため、駆動方向の切替制御が容易になる。
【００９５】
なお、第１あるいは第２の実施形態と、第３の実施形態とを組み合わせてもよい。すなわち、画面の左右方向の表示範囲を任意に設定するとともに、画面の上下方向の表示範囲を任意に設定してもよい。これにより、画面内の任意の場所に任意のサイズの表示範囲を設定できる。
【００９６】
したがって、画面の物理的なアスペクト比と同一あるいは異なるアスペクト比の表示領域を、画面の任意の場所に設定することができる。
【００９７】
また、第１〜第３の実施形態では、画面の左右方向中央を基準として左右に対称的に、あるいは画面の上下方向中央を基準として上下に対称的に表示範囲を設定する例を説明したが、基準位置は画面の左右方向中央や上下方向中央でなくてもよい。
【００９８】
例えば、図１の駆動範囲設定用シフトレジスタ部２１のスタートパルスＳＴＨ入力位置を画面の左右方向中央からずらしてもよい。具体的には、例えば、画面の左上方から一方向にシフトさせてもよい。
【００９９】
同様に、図９の駆動範囲設定用シフトレジスタ部５１のスタートパルスＳＴＶ入力位置を画面の上下方向中央からずらしてもよい。例えば、上記のごとく、画面の左上方から一方向にシフトさせてもよい。
【０１００】
また、第１〜第３の実施形態において、映像信号線に非表示信号を書き込む際の信号線電圧を、表示信号を書き込む際の信号線電圧ΔＶIC1よりも大きい電圧ＶIC2にすることにより、フリッカが視認されにくくすることができる。
【０１０１】
図１１は液晶層に印加する電圧と液晶の透過率との関係を示す図である。図示のように、液晶印加電圧が高いほど透過率が低減するため、非表示信号の電圧を映像信号線に書き込む際は、透過率が０に近くなるまで非表示信号の電圧を上げるのが望ましい。
【０１０２】
さらに、第１〜第３の実施形態では、非表示信号を黒色の信号電圧としたが、黒色以外の色信号（例えば、白色、灰色、または中間色など）を非表示信号としてもよい。
【０１０３】
上述した実施形態では、表示装置の一例として液晶表示装置について説明したが、信号線および走査線が縦横に列設された他の表示装置（例えば、プラズマディスプレイ装置）などにも本発明は適用可能である。また、本発明は、有機ＥＬ(electroluminescence)にも適用可能である。
【０１０４】
また、上述した実施形態は、デジタル画素データをアナログ画素電圧に変換してから映像信号選択回路部２７に供給する、アナログ変換回路（ＤＡＣ）内蔵型の平面表示装置にも適用可能である。
【０１０５】
【発明の効果】
以上詳細に説明したように、本発明によれば、映像信号線駆動用のシフトレジスタでスタートパルスをシフトさせる際、シフト範囲を任意に設定変更できるようにしたため、一映像信号線を基準としてその両側の表示範囲を任意に切り替えることができる。
【０１０６】
同様に、走査線駆動用のシフトレジスタでスタートパルスをシフトさせる際、シフト範囲を任意に設定変更できるようにしたため、一走査線を基準としてその両側の表示範囲を任意に切り替えることができる。
【図面の簡単な説明】
【図１】本発明に係るマトリクスアレイ基板内の映像信号線駆動回路の内部構成を示す回路図。
【図２】液晶表示装置の全体構成を示すブロック図。
【図３】画面の表示例を示す図であり、画面の左右端側に非表示領域を設ける例を示す図。
【図４】図１の一点鎖線で囲んだ部分の詳細構成を示す回路図。
【図５】図４の回路内の各部のタイミング波形図。
【図６】第２の実施形態の映像信号線駆動回路の詳細構成を示す回路図。
【図７】図６の回路内の各部のタイミング波形図。
【図８】画面の表示例を示す図。
【図９】第３の実施形態の走査線駆動回路の詳細構成を示す回路図。
【図１０】図９の回路内の各部のタイミング波形図。
【図１１】液晶層に印加する電圧と液晶の透過率との関係を示す図。
【符号の説明】
１ マトリクス基板
２ 画素アレイ部
３ 映像信号線駆動回路
４ 走査線駆動回路
５ 画素ＴＦＴ
６ 画素電極
７ 補助容量
８ 液晶層
９ 対向電極駆動回路
１０ 補助容量線
１１ 画素電位保持容量線駆動回路
２１ 駆動範囲設定用シフトレジスタ
２２ 組合せ論理回路部
２３ ラッチ回路
２４ サンプリングパルス出力用シフトレジスタ部
２５ 映像信号切替回路部
２６ バッファアンプ部
２７ 映像信号選択回路部
２８ 保持容量部
Claims (8)
- 縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記映像信号線のそれぞれに対応して設けられるレジスタを複数縦続接続した信号線駆動シフトレジスタと、
前記信号線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群からスタートパルスが出力されるタイミングに同期させて、対応する前記映像信号線のそれぞれに画素信号を供給し、
前記表示範囲設定回路は、
一映像信号線の位置から前記複数の映像信号線の一端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一映像信号線の位置から前記複数の映像信号線の他端までの各映像信号線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の左側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一映像信号線に対応するレジスタから画面の右側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記信号線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置。 - 前記第１および第２のシフトレジスタを構成する各レジスタは、縦続接続された第１および第２のフリップフロップを有し、
前記第１のフリップフロップは、画素クロックの立ち上がりエッジに同期させて前段からのスタートパルスを取り込み、
前記第２のフリップフロップは、前記画素クロックの立ち下がりエッジに同期させて前段からのスタートパルスを取り込み、
前記表示範囲設定部は、前記第１および第２のフリップフロップの出力と、前記画素クロックと、外部から入力される表示範囲指定信号および表示範囲終了信号とに基づいて、表示範囲を設定することを特徴とする請求項１の記載の平面表示装置。 - 前記映像信号選択回路は、前記映像信号線のそれぞれごとに設けられる第１および第２のアナログスイッチを有し、
前記第１のアナログスイッチは、対応する映像信号線と、表示信号を供給する第１のビデオバスとに接続され、
前記第２のアナログスイッチは、対応する映像信号線と、非表示信号を供給する第２のビデオバスとに接続され、
前記表示範囲設定部が設定した表示範囲内の前記映像信号線のそれぞれには、前記第１のアナログスイッチを介して前記第１のビデオバス上の表示信号が供給され、かつ、前記表示範囲設定部が設定した範囲以外の前記映像信号線のそれぞれには、前記第２のアナログスイッチを介して前記第２のビデオバス上の非表示信号が供給されることを特徴とする請求項２に記載の平面表示装置。 - 前記第１および第２のシフトレジスタを構成する各レジスタは、縦続接続された第１および第２のフリップフロップを有し、
前記表示範囲設定部は、前記第１または第２のフリップフロップのいずれか一方の出力と、外部から入力される表示範囲指定信号および表示範囲終了信号とに基づいて、表示範囲を設定することを特徴とする請求項１に記載の平面表示装置。 - 前記映像信号選択回路は、前記映像信号線ごとに設けられる第３のアナログスイッチを有し、
前記第３のアナログスイッチの一端は対応する映像信号線に接続され、他端は画素信号および画素非表示信号の双方を供給する第３のビデオバスに接続され、
前記表示範囲設定部が設定した表示範囲内の前記映像信号線のそれぞれには、前記第３のビデオバスを介して画素信号が供給され、前記表示範囲設定部が設定した範囲以外の前記映像信号線のそれぞれには、前記第３のビデオバスを介して画素非表示信号が供給されることを特徴とする請求項４に記載の平面表示装置。 - 前記表示範囲設定部が設定した範囲以外の前記映像信号線のそれぞれに対応する前記第３のアナログスイッチは、同時にオンして前記画素非表示信号を対応する映像信号線に供給することを特徴とする請求項５に記載の平面表示装置。
- 縦横に配置された複数の映像信号線および走査線と、
前記映像信号線および走査線の各交点に接続された画素スイッチング素子と、を備えた平面表示装置において、
前記走査線のそれぞれに対応して設けられるレジスタを複数縦続接続した走査線駆動シフトレジスタと、
前記走査線駆動シフトレジスタを構成する複数のレジスタの中から、スタートパルスをシフトさせるレジスタ群を任意に設定可能な表示範囲設定回路と、を備え、
前記表示範囲設定回路で設定されたレジスタ群の中からスタートパルスが出力されるタイミングに同期させて、対応する前記走査線のそれぞれに前記画素スイッチング素子の駆動パルスを供給し、
前記表示範囲設定回路は、
一走査線の位置から前記複数の走査線の一端までの各走査線に対応して設けられるレジスタを複数縦続接続した第１のシフトレジスタと、
前記一走査線の位置から前記複数の走査線の他端までの各走査線に対応して設けられるレジスタを複数縦続接続した第２のシフトレジスタと、
前記第１および第２のシフトレジスタの出力に基づいて表示範囲を設定する表示範囲設定部と、を有し、
前記第１のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の一端側にスタートパルスを順にシフトさせ、
前記第２のシフトレジスタは、前記一走査線に対応するレジスタから前記複数の走査線の他端側にスタートパルスを順にシフトさせ、
前記表示範囲設定部は、前記第１のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の一端を設定し、かつ、前記第２のシフトレジスタを構成する複数のレジスタから選択されたレジスタがスタートパルスを出力したタイミングに同期させて表示範囲の他端を設定し、
前記走査線駆動シフトレジスタは、前記表示範囲設定部が設定した範囲内でスタートパルスをシフトさせることを特徴とする平面表示装置。 - 前記走査線駆動シフトレジスタを構成する複数のレジスタのうち、前記表示範囲設定回路が設定したレジスタ群以外のレジスタに対応する前記走査線のそれぞれに、所定のタイミングで同時に駆動パルスを供給する非表示走査線駆動回路を備えることを特徴とする請求項７に記載の平面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322669A JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999300703 | 1999-10-22 | ||
| JP11-300703 | 1999-10-22 | ||
| JP30070399 | 1999-10-22 | ||
| JP2000322669A JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001188504A JP2001188504A (ja) | 2001-07-10 |
| JP4843131B2 true JP4843131B2 (ja) | 2011-12-21 |
Family
ID=26562424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322669A Expired - Fee Related JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4843131B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091259A (ja) * | 2001-09-18 | 2003-03-28 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
| US7224333B2 (en) | 2002-01-18 | 2007-05-29 | Semiconductor Energy Laboratory Co. Ltd. | Display device and driving method thereof |
| JP2006284709A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネルとその駆動方法 |
| TWI338272B (en) * | 2005-11-30 | 2011-03-01 | Chimei Innolux Corp | Flat panel display and scan driving apparatus thereof |
| US9165505B2 (en) | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
| JP5046657B2 (ja) * | 2006-01-13 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2735451B2 (ja) * | 1993-01-05 | 1998-04-02 | 日本電気株式会社 | マルチスキャン型液晶ディスプレイ装置 |
| JP3329009B2 (ja) * | 1993-06-30 | 2002-09-30 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3424320B2 (ja) * | 1994-04-22 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| JP3813689B2 (ja) * | 1996-07-11 | 2006-08-23 | 株式会社東芝 | 表示装置及びその駆動方法 |
| JP2000181414A (ja) * | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示駆動装置 |
-
2000
- 2000-10-23 JP JP2000322669A patent/JP4843131B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001188504A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968931B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
| US6897845B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic devices | |
| JP3987119B2 (ja) | 液晶パネルの駆動装置、液晶装置及び電子機器 | |
| JP3925016B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
| US7508479B2 (en) | Liquid crystal display | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| US6107983A (en) | Display device and driving method | |
| JP5332485B2 (ja) | 電気光学装置 | |
| JP2004157508A (ja) | シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法 | |
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| JP2008015755A (ja) | センサ内蔵表示装置 | |
| KR100384214B1 (ko) | 평면표시장치, 표시제어장치 및 표시제어방법 | |
| WO2008044666A1 (en) | Source line driver circuit and driving method | |
| JP2001051643A (ja) | 表示装置およびその駆動方法 | |
| JP4843131B2 (ja) | 平面表示装置 | |
| TW200926130A (en) | Driving system, electro-optic device, and electronic device | |
| JP3551600B2 (ja) | 水平走査回路及び液晶表示装置 | |
| US7499018B2 (en) | Controller, control method, and display device utilizing the same | |
| JP3849433B2 (ja) | 表示装置および電子機器 | |
| JP2003044015A (ja) | 電気光学装置および電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| CN113296324A (zh) | 一种显示基板、其驱动方法、显示面板及显示装置 | |
| JP4470507B2 (ja) | 表示装置 | |
| JP2002006791A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP3876626B2 (ja) | 駆動回路、表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4843131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |