JP2001188504A - 平面表示装置およびその駆動方法 - Google Patents
平面表示装置およびその駆動方法Info
- Publication number
- JP2001188504A JP2001188504A JP2000322669A JP2000322669A JP2001188504A JP 2001188504 A JP2001188504 A JP 2001188504A JP 2000322669 A JP2000322669 A JP 2000322669A JP 2000322669 A JP2000322669 A JP 2000322669A JP 2001188504 A JP2001188504 A JP 2001188504A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- display
- shift register
- start pulse
- display range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 表示範囲を任意に設定変更可能な平面表示装
置を提供する。 【解決手段】 駆動範囲設定用シフトレジスタ部２１に
対して画面の左右方向中央部からスタートパルスＳＴＨ
を入力し、左右端側にスタートパルスＳＴＨをシフトさ
せる。予め設定した表示範囲の左右端までスタートパル
スＳＴＨがシフトされると、スタートパルスＳＴＨのシ
フト位置に基づいて、サンプリングパルス出力用シフト
レジスタ２４の初段レジスタ位置と最終段レジスタ位置
とを設定する。次に、シフトレジスタ２４は、設定した
範囲内と、画面左端の非表示信号表示範囲と、画面右端
の非表示信号表示範囲で並列してスタートパルスＳＴＨ
を画面左側から右側にシフトさせる。シフトレジスタ２
４内の各レジスタから出力されたスタートパルスＳＴＨ
に基づいて、アナログスイッチ４１，４２を制御し、表
示範囲内では表示バス上の表示信号を対応する信号線に
供給し、非表示範囲内では非表示バス上の非表示信号を
対応する信号線に供給する。
置を提供する。 【解決手段】 駆動範囲設定用シフトレジスタ部２１に
対して画面の左右方向中央部からスタートパルスＳＴＨ
を入力し、左右端側にスタートパルスＳＴＨをシフトさ
せる。予め設定した表示範囲の左右端までスタートパル
スＳＴＨがシフトされると、スタートパルスＳＴＨのシ
フト位置に基づいて、サンプリングパルス出力用シフト
レジスタ２４の初段レジスタ位置と最終段レジスタ位置
とを設定する。次に、シフトレジスタ２４は、設定した
範囲内と、画面左端の非表示信号表示範囲と、画面右端
の非表示信号表示範囲で並列してスタートパルスＳＴＨ
を画面左側から右側にシフトさせる。シフトレジスタ２
４内の各レジスタから出力されたスタートパルスＳＴＨ
に基づいて、アナログスイッチ４１，４２を制御し、表
示範囲内では表示バス上の表示信号を対応する信号線に
供給し、非表示範囲内では非表示バス上の非表示信号を
対応する信号線に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、表示領域のサイズ
を任意に変更可能な平面表示装置（例えば、液晶表示装
置）に関する。
を任意に変更可能な平面表示装置（例えば、液晶表示装
置）に関する。
【０００２】
【従来の技術】液晶表示装置を初めとするフラットパネ
ルディスプレイは、小型かつ軽量で、消費電力も少ない
ため、コンピュータ機器やテレビの表示装置として広く
普及している。
ルディスプレイは、小型かつ軽量で、消費電力も少ない
ため、コンピュータ機器やテレビの表示装置として広く
普及している。
【０００３】NTSC方式の従来のテレビは、画面のアスペ
クト比が4:3であったが、近年普及してきたワイドテレ
ビやハイビジョンテレビは、画面のアスペクト比が16:9
である。ワイドテレビ等の普及に伴い、テレビ放送や市
販ビデオテープも、アスペクト比が16:9のものが徐々に
増える傾向にあるが、現状では、アスペクト比が4:3の
ものと16:9のものが混在している。
クト比が4:3であったが、近年普及してきたワイドテレ
ビやハイビジョンテレビは、画面のアスペクト比が16:9
である。ワイドテレビ等の普及に伴い、テレビ放送や市
販ビデオテープも、アスペクト比が16:9のものが徐々に
増える傾向にあるが、現状では、アスペクト比が4:3の
ものと16:9のものが混在している。
【０００４】このため、表示装置をアスペクト比の異な
る複数の表示規格に対応させることが重要となる。例え
ば、画面のアスペクト比が4:3の表示装置で16:9のアス
ペクト比の画像を表示させると、画面の上端側と下端側
に非表示領域を設ける必要がある。逆に、画面のアスペ
クト比が16:9の表示装置で4:3のアスペクト比の画像を
表示させると、画面の左端側と右端側に非表示領域を設
ける必要がある。
る複数の表示規格に対応させることが重要となる。例え
ば、画面のアスペクト比が4:3の表示装置で16:9のアス
ペクト比の画像を表示させると、画面の上端側と下端側
に非表示領域を設ける必要がある。逆に、画面のアスペ
クト比が16:9の表示装置で4:3のアスペクト比の画像を
表示させると、画面の左端側と右端側に非表示領域を設
ける必要がある。
【０００５】また、表示領域のアスペクト比と画面の物
理的なアスペクト比とが共通であっても、画面の一部に
小さな表示領域を設定する場合には、表示領域の周囲に
非表示領域を設ける必要がある。
理的なアスペクト比とが共通であっても、画面の一部に
小さな表示領域を設定する場合には、表示領域の周囲に
非表示領域を設ける必要がある。
【０００６】
【発明が解決しようとする課題】非表示領域を設けるに
は、フレームメモリを利用して駆動周波数を変化させ、
非表示領域に対応する映像信号を水平帰線期間や垂直帰
線期間に埋め込む手法が考えられるが、回路が複雑にな
り、コストアップを招くという問題がある。
は、フレームメモリを利用して駆動周波数を変化させ、
非表示領域に対応する映像信号を水平帰線期間や垂直帰
線期間に埋め込む手法が考えられるが、回路が複雑にな
り、コストアップを招くという問題がある。
【０００７】また、他の手法として、表示信号とは別に
非表示信号を設け、表示規格に合わせて表示装置側で画
素ごとに表示信号と非表示信号を選択する手法が考えら
れる。
非表示信号を設け、表示規格に合わせて表示装置側で画
素ごとに表示信号と非表示信号を選択する手法が考えら
れる。
【０００８】しかしながら、従来の液晶表示装置等で
は、シフトレジスタを用いて映像信号を順にサンプリン
グする駆動方式を採用しており、このような方式では、
映像信号の表示規格に合わせて信号線の切り替えを行う
のが難しい。
は、シフトレジスタを用いて映像信号を順にサンプリン
グする駆動方式を採用しており、このような方式では、
映像信号の表示規格に合わせて信号線の切り替えを行う
のが難しい。
【０００９】同様に、走査線の駆動についても、シフト
レジスタを用いる駆動方式を採用すると、映像信号の表
示規格に合わせて走査線の駆動範囲を設定するのが難し
い。
レジスタを用いる駆動方式を採用すると、映像信号の表
示規格に合わせて走査線の駆動範囲を設定するのが難し
い。
【００１０】本発明は、このような点に鑑みてなされた
ものであり、その目的は、回路を複雑にすることなく、
画面内に任意のサイズの表示領域を設定でき、かつ、表
示領域のサイズの変更が容易な平面表示装置およびその
駆動方法を提供することにある。
ものであり、その目的は、回路を複雑にすることなく、
画面内に任意のサイズの表示領域を設定でき、かつ、表
示領域のサイズの変更が容易な平面表示装置およびその
駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、縦横に配置された複数の映
像信号線および走査線と、前記映像信号線および走査線
の各交点に接続された画素スイッチング素子と、前記映
像信号線のそれぞれに対応して設けられるレジスタを複
数縦続接続したシフトレジスタと、を備え、前記シフト
レジスタによりスタートパルスを順にシフトさせ、該ス
タートパルスのシフト位置に対応する前記映像信号線に
画素信号を順次供給する平面表示装置の駆動方法におい
て、前記シフトレジスタにおけるスタートパルスのシフ
ト範囲を任意に可変制御する。
ために、請求項１の発明は、縦横に配置された複数の映
像信号線および走査線と、前記映像信号線および走査線
の各交点に接続された画素スイッチング素子と、前記映
像信号線のそれぞれに対応して設けられるレジスタを複
数縦続接続したシフトレジスタと、を備え、前記シフト
レジスタによりスタートパルスを順にシフトさせ、該ス
タートパルスのシフト位置に対応する前記映像信号線に
画素信号を順次供給する平面表示装置の駆動方法におい
て、前記シフトレジスタにおけるスタートパルスのシフ
ト範囲を任意に可変制御する。
【００１２】請求項１および５の発明では、映像信号線
の駆動用のシフトレジスタでスタートパルスをシフトさ
せる際、スタートパルスのシフト範囲を任意に設定変更
できるようにしたため、画面の一端側から他端側（例え
ば左右方向）の表示範囲を任意に切り替えることができ
る。
の駆動用のシフトレジスタでスタートパルスをシフトさ
せる際、スタートパルスのシフト範囲を任意に設定変更
できるようにしたため、画面の一端側から他端側（例え
ば左右方向）の表示範囲を任意に切り替えることができ
る。
【００１３】請求項２および６の発明では、一映像信号
線（例えば、左右方向の中央）を基準として、画面内の
任意数の映像信号線のみに画素信号を供給するため、一
映像信号線を基準としてその両側に任意に表示範囲を設
定できる。
線（例えば、左右方向の中央）を基準として、画面内の
任意数の映像信号線のみに画素信号を供給するため、一
映像信号線を基準としてその両側に任意に表示範囲を設
定できる。
【００１４】請求項３の発明は、縦横に配置された複数
の映像信号線および走査線と、前記映像信号線および走
査線の各交点に接続された画素スイッチング素子と、前
記走査線のそれぞれに対応して設けられるレジスタを複
数縦続接続したシフトレジスタと、を備え、前記シフト
レジスタによりスタートパルスを順にシフトさせ、該ス
タートパルスのシフト位置に応じて、前記複数の走査線
に前記画素スイッチング素子駆動用の駆動パルスを供給
する平面表示装置の駆動方法において、前記シフトレジ
スタにおけるスタートパルスのシフト範囲を任意に可変
制御する。
の映像信号線および走査線と、前記映像信号線および走
査線の各交点に接続された画素スイッチング素子と、前
記走査線のそれぞれに対応して設けられるレジスタを複
数縦続接続したシフトレジスタと、を備え、前記シフト
レジスタによりスタートパルスを順にシフトさせ、該ス
タートパルスのシフト位置に応じて、前記複数の走査線
に前記画素スイッチング素子駆動用の駆動パルスを供給
する平面表示装置の駆動方法において、前記シフトレジ
スタにおけるスタートパルスのシフト範囲を任意に可変
制御する。
【００１５】請求項３および１１の発明では、走査線の
駆動用のシフトレジスタでスタートパルスをシフトさせ
る際、スタートパルスのシフト範囲を任意に設定変更で
きるようにしたため、画面の一端側から他端側（例えば
上下方向）の表示範囲を任意に切り替えることができ
る。
駆動用のシフトレジスタでスタートパルスをシフトさせ
る際、スタートパルスのシフト範囲を任意に設定変更で
きるようにしたため、画面の一端側から他端側（例えば
上下方向）の表示範囲を任意に切り替えることができ
る。
【００１６】請求項４および１２の発明では、一走査線
（例えば、上下方向の中央）を基準として、画面内の任
意数の走査線のみに画素信号を供給するため、一走査線
を基準としてその両側に任意に表示範囲を設定できる。
（例えば、上下方向の中央）を基準として、画面内の任
意数の走査線のみに画素信号を供給するため、一走査線
を基準としてその両側に任意に表示範囲を設定できる。
【００１７】請求項７の発明では、第１および第２のシ
フトレジスタにて画素クロックの半周期ごとにデータを
取り込み、これらシフトレジスタの出力と、画素クロッ
クと、表示範囲指定信号と、表示範囲終了信号とに基づ
いて表示範囲を設定するため、表示範囲の設定ずれが起
きない。
フトレジスタにて画素クロックの半周期ごとにデータを
取り込み、これらシフトレジスタの出力と、画素クロッ
クと、表示範囲指定信号と、表示範囲終了信号とに基づ
いて表示範囲を設定するため、表示範囲の設定ずれが起
きない。
【００１８】請求項８の発明では、各映像信号線ごと
に、表示信号用と非表示信号用の２個のアナログスイッ
チを設けるため、ビデオバスの制御が容易になる。
に、表示信号用と非表示信号用の２個のアナログスイッ
チを設けるため、ビデオバスの制御が容易になる。
【００１９】請求項１０の発明では、各映像信号線ごと
に１個のアナログスイッチを設けるため、アナログスイ
ッチの数やビデオバスの本数を削減でき、実装面積の削
減が図れる。
に１個のアナログスイッチを設けるため、アナログスイ
ッチの数やビデオバスの本数を削減でき、実装面積の削
減が図れる。
【００２０】
【発明の実施の形態】以下、本発明に係る平面表示装置
について、図面を参照しながら具体的に説明する。以下
では、平面表示装置の一例として、液晶表示装置につい
て説明する。
について、図面を参照しながら具体的に説明する。以下
では、平面表示装置の一例として、液晶表示装置につい
て説明する。
【００２１】本実施形態の液晶表示装置は、マトリクス
アレイ基板と対向基板との間にポリイミドからなる配向
膜を介してＴＮ型液晶層を保持した構造になっている。
アレイ基板と対向基板との間にポリイミドからなる配向
膜を介してＴＮ型液晶層を保持した構造になっている。
【００２２】図１は本発明に係るマトリクスアレイ基板
１内の映像信号線駆動回路３の内部構成を示す回路図、
図２は液晶表示装置の全体構成を示すブロック図であ
る。
１内の映像信号線駆動回路３の内部構成を示す回路図、
図２は液晶表示装置の全体構成を示すブロック図であ
る。
【００２３】図２の液晶表示装置は、縦横に配置された
映像信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜Ｙｎを有する
マトリクスアレイ基板１と、マトリクス基板に対向配置
される不図示の対向基板と、各映像信号線を駆動する映
像信号線駆動回路３と、各走査線を駆動する走査線駆動
回路４とを備えている。
映像信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜Ｙｎを有する
マトリクスアレイ基板１と、マトリクス基板に対向配置
される不図示の対向基板と、各映像信号線を駆動する映
像信号線駆動回路３と、各走査線を駆動する走査線駆動
回路４とを備えている。
【００２４】映像信号線と走査線で囲まれた各領域に
は、ｎチャネルの画素ＴＦＴ（画素スイッチング素子）
５と、ＩＴＯ(Indium Tin Oxide)からなる画素電極６
と、補助容量７とが設けられている。画素ＴＦＴ５のソ
ース端子は対応する映像信号線に接続され、ドレイン端
子は画素電極６と補助容量７の各一端に接続されてい
る。補助容量７の他端は補助容量線１０を介して画素電
位保持容量線駆動回路１１に接続されている。補助容量
線１０は、各画素電極６に対して走査線と略平行に配置
されている。
は、ｎチャネルの画素ＴＦＴ（画素スイッチング素子）
５と、ＩＴＯ(Indium Tin Oxide)からなる画素電極６
と、補助容量７とが設けられている。画素ＴＦＴ５のソ
ース端子は対応する映像信号線に接続され、ドレイン端
子は画素電極６と補助容量７の各一端に接続されてい
る。補助容量７の他端は補助容量線１０を介して画素電
位保持容量線駆動回路１１に接続されている。補助容量
線１０は、各画素電極６に対して走査線と略平行に配置
されている。
【００２５】対向基板は、透明なガラス基板上に、対向
電極駆動回路９に電気的に接続されＩＴＯで形成された
画素電極６と対向して配置された対向電極と、その上面
に配置される配向膜とを有する。また、対向基板は、ク
ロムCr等の金属からなる遮光層を有し、この遮光層によ
り不必要な光、例えばＴＦＴに入射される光を遮光す
る。
電極駆動回路９に電気的に接続されＩＴＯで形成された
画素電極６と対向して配置された対向電極と、その上面
に配置される配向膜とを有する。また、対向基板は、ク
ロムCr等の金属からなる遮光層を有し、この遮光層によ
り不必要な光、例えばＴＦＴに入射される光を遮光す
る。
【００２６】液晶表示装置内の走査線駆動回路４は、各
走査線に順次、走査線駆動電圧を供給する。この電圧を
受けて、各画素ＴＦＴ５のドレイン・ソース間が導通
し、映像信号線からの映像信号が対応する画素ＴＦＴ５
を介して各画素電極６に供給される。これにより、対向
電極と画素電極６との間の電位差が液晶層８に印加さ
れ、この電位差に応じた表示が行われるとともに、補助
容量７にも電荷が保持される。この電荷により、液晶層
８に保持される電荷が変動しても、各フィールド期間の
間、表示画像が維持される。
走査線に順次、走査線駆動電圧を供給する。この電圧を
受けて、各画素ＴＦＴ５のドレイン・ソース間が導通
し、映像信号線からの映像信号が対応する画素ＴＦＴ５
を介して各画素電極６に供給される。これにより、対向
電極と画素電極６との間の電位差が液晶層８に印加さ
れ、この電位差に応じた表示が行われるとともに、補助
容量７にも電荷が保持される。この電荷により、液晶層
８に保持される電荷が変動しても、各フィールド期間の
間、表示画像が維持される。
【００２７】本実施形態は、画面の左右方向の表示範囲
を任意に設定変更できることを特徴とする。図３は画面
の表示例を示す図であり、640×480画素からなる表示領
域Ｗ１と、108×480画素からなる二つの非表示領域Ｗ２
とを有する例を示している。
を任意に設定変更できることを特徴とする。図３は画面
の表示例を示す図であり、640×480画素からなる表示領
域Ｗ１と、108×480画素からなる二つの非表示領域Ｗ２
とを有する例を示している。
【００２８】図３の斜線部分が非表示領域Ｗ２、斜線部
分以外が表示領域Ｗ１に対応する。第１の実施形態は、
斜線部分の左右方向サイズを任意に設定変更することが
できるようにしており、具体的には、図１の映像信号線
駆動回路３の構成に特徴がある。図４は図１の一点鎖線
で囲んだ部分の詳細構成を示す回路図、図５は図４の回
路内の各部のタイミング波形図である。
分以外が表示領域Ｗ１に対応する。第１の実施形態は、
斜線部分の左右方向サイズを任意に設定変更することが
できるようにしており、具体的には、図１の映像信号線
駆動回路３の構成に特徴がある。図４は図１の一点鎖線
で囲んだ部分の詳細構成を示す回路図、図５は図４の回
路内の各部のタイミング波形図である。
【００２９】本実施形態の映像信号線駆動回路３は、図
４に示すように、駆動範囲設定用シフトレジスタ部（第
１および第２のシフトレジスタ）２１と、組合せ論理回
路部（表示範囲設定部）２２と、ラッチ回路２３と、サ
ンプリングパルス出力用シフトレジスタ部（信号線駆動
シフトレジスタ）２４と、映像信号切替回路部２５と、
バッファアンプ部２６と、映像信号選択回路部２７と、
保持容量部２８とを有する。ここで、駆動範囲設定用シ
フトレジスタ部２１、組合せ論理回路部２２およびラッ
チ回路２３は、表示範囲設定回路として機能する。
４に示すように、駆動範囲設定用シフトレジスタ部（第
１および第２のシフトレジスタ）２１と、組合せ論理回
路部（表示範囲設定部）２２と、ラッチ回路２３と、サ
ンプリングパルス出力用シフトレジスタ部（信号線駆動
シフトレジスタ）２４と、映像信号切替回路部２５と、
バッファアンプ部２６と、映像信号選択回路部２７と、
保持容量部２８とを有する。ここで、駆動範囲設定用シ
フトレジスタ部２１、組合せ論理回路部２２およびラッ
チ回路２３は、表示範囲設定回路として機能する。
【００３０】駆動範囲設定用シフトレジスタ部２１は、
スタートパルスＳＴＨのシフト量に応じて表示範囲を設
定するものであり、1712段のシフトレジスタで構成され
る。このシフトレジスタは、画面の左右方向中央を境に
して、左右856段の２個のシフトレジスタに分かれてい
る。シフトレジスタを構成する計1712個のレジスタは、
端部のレジスタを除き、一つの映像信号線に対して２個
ずつ割り当てられている。これら２個のレジスタの一方
は画素クロックφに同期して前段からのスタートパルス
ＳＴＨを取り込み、他方は画素クロックφの反転信号／
φに同期して前段からのスタートパルスＳＴＨを取り込
む。
スタートパルスＳＴＨのシフト量に応じて表示範囲を設
定するものであり、1712段のシフトレジスタで構成され
る。このシフトレジスタは、画面の左右方向中央を境に
して、左右856段の２個のシフトレジスタに分かれてい
る。シフトレジスタを構成する計1712個のレジスタは、
端部のレジスタを除き、一つの映像信号線に対して２個
ずつ割り当てられている。これら２個のレジスタの一方
は画素クロックφに同期して前段からのスタートパルス
ＳＴＨを取り込み、他方は画素クロックφの反転信号／
φに同期して前段からのスタートパルスＳＴＨを取り込
む。
【００３１】駆動範囲設定用シフトレジスタ部２１を構
成する２個のシフトレジスタはそれぞれ、画面の左右方
向中央に初段のレジスタを配置している。これら初段の
レジスタには、スタートパルスＳＴＨが入力される。各
シフトレジスタは、初段のレジスタに入力されたスター
トパルスＳＴＨを、画素パルスφおよび／φに同期させ
て順にシフトさせてシフトパルスを出力する。すなわ
ち、図５の波形ａ１，ａ２に示すように、シフトパルス
を画素クロックφの半周期ずつ位相をずらして画面の左
右端方向にシフトさせる。
成する２個のシフトレジスタはそれぞれ、画面の左右方
向中央に初段のレジスタを配置している。これら初段の
レジスタには、スタートパルスＳＴＨが入力される。各
シフトレジスタは、初段のレジスタに入力されたスター
トパルスＳＴＨを、画素パルスφおよび／φに同期させ
て順にシフトさせてシフトパルスを出力する。すなわ
ち、図５の波形ａ１，ａ２に示すように、シフトパルス
を画素クロックφの半周期ずつ位相をずらして画面の左
右端方向にシフトさせる。
【００３２】このように、駆動範囲設定用シフトレジス
タ部２１は半パルスシフト型のシフトレジスタであり、
かつ、このシフトレジスタ部２１の出力は、画素クロッ
クφの半周期分のパルス幅の表示範囲終了信号と、画素
クロックφと同一周波数の制御信号との論理和で制御さ
れるため、表示範囲の設定位置がずれなくなる。
タ部２１は半パルスシフト型のシフトレジスタであり、
かつ、このシフトレジスタ部２１の出力は、画素クロッ
クφの半周期分のパルス幅の表示範囲終了信号と、画素
クロックφと同一周波数の制御信号との論理和で制御さ
れるため、表示範囲の設定位置がずれなくなる。
【００３３】組合せ論理回路部２２は、各映像信号線ご
とに、シフトレジスタ部２１の各出力端子から出力され
た信号と、表示範囲指定信号と、表示範囲終了信号と、
画素クロックφおよび／φとの間で論理演算を行う論理
回路を有する。
とに、シフトレジスタ部２１の各出力端子から出力され
た信号と、表示範囲指定信号と、表示範囲終了信号と、
画素クロックφおよび／φとの間で論理演算を行う論理
回路を有する。
【００３４】これら論理回路のうち、画面の左端の映像
信号線に対応する論理回路は、図１に示すように、２個
の三入力のNANDゲートＧ１，Ｇ２と１個の二入力NANDゲ
ートＧ３とを有する。画面の右端の映像信号線に対応す
る論理回路は、三入力のNANDゲートＧ４と二入力のNAND
ゲートＧ５を１個ずつ有する。その他の論理回路は、図
４に示すように、４個の三入力のNANDゲートＧ６〜Ｇ９
と２個の二入力NANDゲートＧ10，Ｇ11とを有する。
信号線に対応する論理回路は、図１に示すように、２個
の三入力のNANDゲートＧ１，Ｇ２と１個の二入力NANDゲ
ートＧ３とを有する。画面の右端の映像信号線に対応す
る論理回路は、三入力のNANDゲートＧ４と二入力のNAND
ゲートＧ５を１個ずつ有する。その他の論理回路は、図
４に示すように、４個の三入力のNANDゲートＧ６〜Ｇ９
と２個の二入力NANDゲートＧ10，Ｇ11とを有する。
【００３５】組合せ論理回路部２２内のNANDゲートＧ10
は、駆動範囲設定用シフトレジスタ部２１の対応する出
力端子（図４のａ２）からシフトパルスが出力され、か
つ、エンドパルスＥＮＤが出力され、かつ、画素クロッ
クφがハイレベルのときに、ハイレベルになる（図５の
時刻ｔ５）。あるいは、出力端子ａ１からシフトパルス
が出力され、かつエンドパルスＥＮＤが出力され、かつ
画素クロックの反転信号／φがハイレベルのときに、NA
NDゲートＧ10はハイレベルになる。
は、駆動範囲設定用シフトレジスタ部２１の対応する出
力端子（図４のａ２）からシフトパルスが出力され、か
つ、エンドパルスＥＮＤが出力され、かつ、画素クロッ
クφがハイレベルのときに、ハイレベルになる（図５の
時刻ｔ５）。あるいは、出力端子ａ１からシフトパルス
が出力され、かつエンドパルスＥＮＤが出力され、かつ
画素クロックの反転信号／φがハイレベルのときに、NA
NDゲートＧ10はハイレベルになる。
【００３６】組合せ論理回路部２２内のNANDゲートＧ11
は、駆動範囲設定用シフトレジスタ部２１の対応する出
力端子（図４のａ１）からスタートパルスＳＴＨが出力
され、かつ、表示範囲指定信号がハイレベルで、かつ、
画素クロックの反転信号／φがハイレベルのときにハイ
レベルになる（図５の時刻ｔ４〜ｔ５）。また、NANDゲ
ートＧ11は、駆動範囲設定用シフトレジスタ部２１の対
応する出力端子（図４のａ２）からシフトパルスが出力
され、かつ表示範囲指定信号がハイレベルで、かつ画素
クロックφがハイレベルのときにもハイレベルになる
（図５の時刻ｔ５〜ｔ６）。
は、駆動範囲設定用シフトレジスタ部２１の対応する出
力端子（図４のａ１）からスタートパルスＳＴＨが出力
され、かつ、表示範囲指定信号がハイレベルで、かつ、
画素クロックの反転信号／φがハイレベルのときにハイ
レベルになる（図５の時刻ｔ４〜ｔ５）。また、NANDゲ
ートＧ11は、駆動範囲設定用シフトレジスタ部２１の対
応する出力端子（図４のａ２）からシフトパルスが出力
され、かつ表示範囲指定信号がハイレベルで、かつ画素
クロックφがハイレベルのときにもハイレベルになる
（図５の時刻ｔ５〜ｔ６）。
【００３７】図４のラッチ回路２３は、各映像信号線ご
とに、１個か２個のＪＫフリップフロップを有する。よ
り詳細には、画面の左右端に対応する映像信号線に対し
ては１個ずつＪＫフリップフロップ３１が設けられ、そ
の他の映像信号線に対しては２個のＪＫフリップフロッ
プ３１，３２がそれぞれ設けられている。
とに、１個か２個のＪＫフリップフロップを有する。よ
り詳細には、画面の左右端に対応する映像信号線に対し
ては１個ずつＪＫフリップフロップ３１が設けられ、そ
の他の映像信号線に対しては２個のＪＫフリップフロッ
プ３１，３２がそれぞれ設けられている。
【００３８】ＪＫフリップフロップ３１のＱ端子は、NA
NDゲートＧ10の出力がハイレベルになったときにハイレ
ベルになる。また、ＪＫフリップフロップ３２のＱ端子
は、NANDゲートＧ11の出力がハイレベルになったときに
ハイレベルになる。
NDゲートＧ10の出力がハイレベルになったときにハイレ
ベルになる。また、ＪＫフリップフロップ３２のＱ端子
は、NANDゲートＧ11の出力がハイレベルになったときに
ハイレベルになる。
【００３９】図１のサンプリングパルス出力用シフトレ
ジスタ部２４は、映像信号線のそれぞれに対応したレジ
スタを856段縦続接続したシフトレジスタを有する。シ
フトレジスタを構成する各レジスタのうち、初段のレジ
スタ以外には、図４に示すように、レジスタの入力端子
にクロックド・インバータＣＩ１，ＣＩ２とインバータ
ＩＶ１とが接続されている。また、各レジスタの出力端
子には、NANDゲートＧ12とインバータＩＶ２とが接続さ
れている。
ジスタ部２４は、映像信号線のそれぞれに対応したレジ
スタを856段縦続接続したシフトレジスタを有する。シ
フトレジスタを構成する各レジスタのうち、初段のレジ
スタ以外には、図４に示すように、レジスタの入力端子
にクロックド・インバータＣＩ１，ＣＩ２とインバータ
ＩＶ１とが接続されている。また、各レジスタの出力端
子には、NANDゲートＧ12とインバータＩＶ２とが接続さ
れている。
【００４０】各インバータＩＶ１には、対応するＪＫフ
リップフロップ３１の出力信号が入力される。このＪＫ
フリップフロップ３１がハイレベルになると、対応する
レジスタには、前段のレジスタの出力の代わりに、スタ
ートパルスＳＴＨが入力される。
リップフロップ３１の出力信号が入力される。このＪＫ
フリップフロップ３１がハイレベルになると、対応する
レジスタには、前段のレジスタの出力の代わりに、スタ
ートパルスＳＴＨが入力される。
【００４１】このように、サンプリングパルス出力用シ
フトレジスタ部２４は、スタートパルスＳＴＨの入力位
置を任意に変更でき、スタートパルスＳＴＨが入力され
た位置から画面の右側に順にスタートパルスＳＴＨをシ
フトさせる。
フトレジスタ部２４は、スタートパルスＳＴＨの入力位
置を任意に変更でき、スタートパルスＳＴＨが入力され
た位置から画面の右側に順にスタートパルスＳＴＨをシ
フトさせる。
【００４２】また、スタートパルスＳＴＨの入力位置
は、駆動範囲設定用シフトレジスタ部２１内でのスター
トパルスＳＴＨのシフト位置により決められる。
は、駆動範囲設定用シフトレジスタ部２１内でのスター
トパルスＳＴＨのシフト位置により決められる。
【００４３】映像信号切替回路部２５は、各映像信号線
ごとに、NANDゲートＧ13，Ｇ14と、インバータＩＶ３と
を有する。表示領域内の映像信号線への書き込みを行う
場合にはインバータＩＶ２の出力がハイレベルになるた
め、NANDゲートＧ14の出力はローレベルになる。また、
非表示領域の描画を行う場合にはNANDゲートＧ13の出力
がローレベルになる。
ごとに、NANDゲートＧ13，Ｇ14と、インバータＩＶ３と
を有する。表示領域内の映像信号線への書き込みを行う
場合にはインバータＩＶ２の出力がハイレベルになるた
め、NANDゲートＧ14の出力はローレベルになる。また、
非表示領域の描画を行う場合にはNANDゲートＧ13の出力
がローレベルになる。
【００４４】バッファアンプ部２６は、NANDゲートＧ1
3，Ｇ14の出力を正転出力する二段のインバータ（ＩＶ
５，ＩＶ６）または（ＩＶ８，ＩＶ９）と、NANDゲート
Ｇ13，Ｇ14の出力を反転出力する一段のインバータＩＶ
４またはＩＶ７とを有する。
3，Ｇ14の出力を正転出力する二段のインバータ（ＩＶ
５，ＩＶ６）または（ＩＶ８，ＩＶ９）と、NANDゲート
Ｇ13，Ｇ14の出力を反転出力する一段のインバータＩＶ
４またはＩＶ７とを有する。
【００４５】映像信号選択回路部２７は、各映像信号線
ごとに、２個のアナログスイッチ４１，４２（第１およ
び第２のアナログスイッチ）を有する。一方のアナログ
スイッチ４１は、NANDゲートＧ14の出力論理に基づい
て、表示バス（第１のビデオバス）Ｂ１上の表示信号を
対応する映像信号線に供給するか否かを切り替える。他
方のアナログスイッチ４２は、NANDゲートＧ13の出力論
理に基づいて、非表示バス（第２のビデオバス）Ｂ２上
の非表示信号を対応する映像信号線に供給するか否かを
切り替える。
ごとに、２個のアナログスイッチ４１，４２（第１およ
び第２のアナログスイッチ）を有する。一方のアナログ
スイッチ４１は、NANDゲートＧ14の出力論理に基づい
て、表示バス（第１のビデオバス）Ｂ１上の表示信号を
対応する映像信号線に供給するか否かを切り替える。他
方のアナログスイッチ４２は、NANDゲートＧ13の出力論
理に基づいて、非表示バス（第２のビデオバス）Ｂ２上
の非表示信号を対応する映像信号線に供給するか否かを
切り替える。
【００４６】次に、図４の映像信号線駆動回路３の動作
を説明する。まず、駆動範囲設定用シフトレジスタ部２
１内の各シフトレジスタの初段レジスタにスタートパル
スＳＴＨを入力し、画面の左右方向中央から左右端に向
かってスタートパルスＳＴＨをシフトさせる。スタート
パルスＳＴＨのシフト中は、表示範囲指定信号はハイレ
ベルに維持される。
を説明する。まず、駆動範囲設定用シフトレジスタ部２
１内の各シフトレジスタの初段レジスタにスタートパル
スＳＴＨを入力し、画面の左右方向中央から左右端に向
かってスタートパルスＳＴＨをシフトさせる。スタート
パルスＳＴＨのシフト中は、表示範囲指定信号はハイレ
ベルに維持される。
【００４７】予め設定した表示領域の左右端までスター
トパルスＳＴＨがシフトされると、表示範囲指定信号が
ローレベルになり（図５の時刻ｔ６）、かつエンドパル
スが供給される（図５の時刻ｔ５〜ｔ６）。
トパルスＳＴＨがシフトされると、表示範囲指定信号が
ローレベルになり（図５の時刻ｔ６）、かつエンドパル
スが供給される（図５の時刻ｔ５〜ｔ６）。
【００４８】これにより、組合せ論理回路部２２内のNA
NDゲートＧ10，Ｇ11から正のパルスが出力され（図５の
時刻ｔ４〜ｔ６）、ラッチ回路２３内のＪＫフリップフ
ロップ３１，３２の出力はハイレベルになる（図５の時
刻ｔ４，ｔ５）。
NDゲートＧ10，Ｇ11から正のパルスが出力され（図５の
時刻ｔ４〜ｔ６）、ラッチ回路２３内のＪＫフリップフ
ロップ３１，３２の出力はハイレベルになる（図５の時
刻ｔ４，ｔ５）。
【００４９】ＪＫフリップフロップ３１のＱ出力がハイ
レベルになると、サンプリングパルス出力用シフトレジ
スタ２４内の対応するレジスタは、前段のレジスタ出力
を取り込む代わりに、スタートパルスＳＴＨを取り込む
（図５の時刻ｔ８）。
レベルになると、サンプリングパルス出力用シフトレジ
スタ２４内の対応するレジスタは、前段のレジスタ出力
を取り込む代わりに、スタートパルスＳＴＨを取り込む
（図５の時刻ｔ８）。
【００５０】すなわち、ＪＫフリップフロップ３１の出
力がハイレベルになると、その後に、スタートパルスＳ
ＴＨが入力された時点で、画面の右端側に向かってシフ
ト動作が開始される。スタートパルスＳＴＨを取り込ん
だレジスタに対応する映像信号線が、表示範囲の左端に
なる。
力がハイレベルになると、その後に、スタートパルスＳ
ＴＨが入力された時点で、画面の右端側に向かってシフ
ト動作が開始される。スタートパルスＳＴＨを取り込ん
だレジスタに対応する映像信号線が、表示範囲の左端に
なる。
【００５１】サンプリングパルス出力用シフトレジスタ
２４がシフト動作を行っている最中に、このシフトレジ
スタ内の各レジスタからスタートパルスＳＴＨが出力さ
れても、ＪＫフリップフロップ３２の出力がハイレベル
であるため、映像信号切替回路部２５内のNANDゲートＧ
13の出力はハイレベルになる。このとき、ＪＫフリップ
フロップ３２の出力はハイレベルであるため、NANDゲー
トＧ14の出力はローレベルになり、映像信号選択回路部
２７内のアナログスイッチ４１がオンして、対応する映
像信号線に表示バスＢ１上の表示信号が供給される。こ
のとき、映像信号線の保持容量部２８に、表示信号に応
じた電荷が蓄積されるため、その後にアナログスイッチ
４１がオフしても、映像信号線の電圧は一定に保持され
る。
２４がシフト動作を行っている最中に、このシフトレジ
スタ内の各レジスタからスタートパルスＳＴＨが出力さ
れても、ＪＫフリップフロップ３２の出力がハイレベル
であるため、映像信号切替回路部２５内のNANDゲートＧ
13の出力はハイレベルになる。このとき、ＪＫフリップ
フロップ３２の出力はハイレベルであるため、NANDゲー
トＧ14の出力はローレベルになり、映像信号選択回路部
２７内のアナログスイッチ４１がオンして、対応する映
像信号線に表示バスＢ１上の表示信号が供給される。こ
のとき、映像信号線の保持容量部２８に、表示信号に応
じた電荷が蓄積されるため、その後にアナログスイッチ
４１がオフしても、映像信号線の電圧は一定に保持され
る。
【００５２】このように、第１の実施形態では、各映像
信号線に対応するレジスタが縦続接続されたサンプリン
グパルス出力用シフトレジスタ２４の任意の位置にスタ
ートパルスＳＴＨを入力してシフト動作を開始できるよ
うにしたため、画面の左右方向の表示範囲を任意に設定
変更することができる。
信号線に対応するレジスタが縦続接続されたサンプリン
グパルス出力用シフトレジスタ２４の任意の位置にスタ
ートパルスＳＴＨを入力してシフト動作を開始できるよ
うにしたため、画面の左右方向の表示範囲を任意に設定
変更することができる。
【００５３】また、駆動範囲設定用シフトレジスタ部２
１にて、画面の左右方向中央部から左右端に向かってス
タートパルスＳＴＨをシフトさせ、どの位置までスター
トパルスＳＴＨをシフトさせたかにより表示範囲を設定
するため、画面の左右方向中央を基準として、左右方向
に任意の幅だけ表示範囲を設定することができる。
１にて、画面の左右方向中央部から左右端に向かってス
タートパルスＳＴＨをシフトさせ、どの位置までスター
トパルスＳＴＨをシフトさせたかにより表示範囲を設定
するため、画面の左右方向中央を基準として、左右方向
に任意の幅だけ表示範囲を設定することができる。
【００５４】また、表示範囲指定信号とエンドパルスの
入力タイミングを変更するだけで、画面の表示範囲を任
意変更できるため、表示範囲の変更が容易になる。
入力タイミングを変更するだけで、画面の表示範囲を任
意変更できるため、表示範囲の変更が容易になる。
【００５５】（第２の実施形態）第２の実施形態は、表
示信号と非表示信号とを共通のバスで供給するものであ
る。
示信号と非表示信号とを共通のバスで供給するものであ
る。
【００５６】図６は第２の実施形態の映像信号線駆動回
路３の詳細構成を示す回路図、図７は図６の回路内の各
部のタイミング波形図である。図６の映像信号線駆動回
路３ａは、図１と同様に、駆動範囲設定用シフトレジス
タ部２１ａと、組合せ論理回路２２ａと、ラッチ回路２
３と、サンプリングパルス出力用シフトレジスタ２４ａ
と、映像信号切替回路部２５ａと、バッファアンプ部２
６と、映像信号選択回路部２７ａとを有する。
路３の詳細構成を示す回路図、図７は図６の回路内の各
部のタイミング波形図である。図６の映像信号線駆動回
路３ａは、図１と同様に、駆動範囲設定用シフトレジス
タ部２１ａと、組合せ論理回路２２ａと、ラッチ回路２
３と、サンプリングパルス出力用シフトレジスタ２４ａ
と、映像信号切替回路部２５ａと、バッファアンプ部２
６と、映像信号選択回路部２７ａとを有する。
【００５７】図４に示す第１の実施形態の組合せ論理回
路２２は、スタートパルスＳＴＨを画素クロックの半周
期ずつシフトさせた信号に基づいて論理演算を行ってい
るのに対し、本実施形態の組合せ論理回路２２ａは、ス
タートパルスＳＴＨを画素クロックφの一周期ずつシフ
トさせた信号に基づいて論理演算を行う。
路２２は、スタートパルスＳＴＨを画素クロックの半周
期ずつシフトさせた信号に基づいて論理演算を行ってい
るのに対し、本実施形態の組合せ論理回路２２ａは、ス
タートパルスＳＴＨを画素クロックφの一周期ずつシフ
トさせた信号に基づいて論理演算を行う。
【００５８】また、図６の映像信号選択回路部２７ａ
は、各映像信号線ごとに、１個のアナログスイッチ（第
３のアナログスイッチ）４３を有する。各アナログスイ
ッチ４３は、映像信号切替回路部２５の出力論理に基づ
いて、ビデオバス（第３のビデオバス）Ｂ３上の信号を
対応する映像信号線に供給するか否かを切り替える。
は、各映像信号線ごとに、１個のアナログスイッチ（第
３のアナログスイッチ）４３を有する。各アナログスイ
ッチ４３は、映像信号切替回路部２５の出力論理に基づ
いて、ビデオバス（第３のビデオバス）Ｂ３上の信号を
対応する映像信号線に供給するか否かを切り替える。
【００５９】映像信号切替回路部２５ａは、３個の二入
力NANDゲートＧ23，Ｇ24，Ｇ25と、インバータＩＶ13と
を有する。NANDゲートＧ23の一方の入力端子には、非表
示信号書き込み信号が入力される。この非表示信号書き
込み信号は、非表示領域に対応する映像信号線のすべて
に同時に非表示信号を書き込むことを指示する信号であ
る。
力NANDゲートＧ23，Ｇ24，Ｇ25と、インバータＩＶ13と
を有する。NANDゲートＧ23の一方の入力端子には、非表
示信号書き込み信号が入力される。この非表示信号書き
込み信号は、非表示領域に対応する映像信号線のすべて
に同時に非表示信号を書き込むことを指示する信号であ
る。
【００６０】図６のラッチ回路２３内のＪＫフリップフ
ロップ３２のＱ出力がローレベルになると、NANDゲート
Ｇ23は非表示信号書き込み信号を反転した信号を出力す
る。例えば、非表示信号書き込み信号がハイレベルの場
合には、NANDゲートＧ23の出力はローレベルになり、非
表示領域に対応するすべてのアナログスイッチ４３がオ
ンする。したがって、この状態でビデオバスＢ３に非表
示信号（例えば、黒信号）が供給されると、非表示領域
に対応する信号線のすべてに非表示信号が書き込まれ
る。
ロップ３２のＱ出力がローレベルになると、NANDゲート
Ｇ23は非表示信号書き込み信号を反転した信号を出力す
る。例えば、非表示信号書き込み信号がハイレベルの場
合には、NANDゲートＧ23の出力はローレベルになり、非
表示領域に対応するすべてのアナログスイッチ４３がオ
ンする。したがって、この状態でビデオバスＢ３に非表
示信号（例えば、黒信号）が供給されると、非表示領域
に対応する信号線のすべてに非表示信号が書き込まれ
る。
【００６１】一方、ＪＫフリップフロップ３２のＱ出力
がハイレベルの場合、NANDゲートＧ24はサンプリングパ
ルス出力用シフトレジスタ部２４ａの出力の反転した信
号を出力する。したがって、サンプリングパルス出力用
シフトレジスタ２４ａの出力タイミングにビデオバスＢ
３に供給された画素表示信号が、表示領域内の対応する
映像信号線に書き込まれる。
がハイレベルの場合、NANDゲートＧ24はサンプリングパ
ルス出力用シフトレジスタ部２４ａの出力の反転した信
号を出力する。したがって、サンプリングパルス出力用
シフトレジスタ２４ａの出力タイミングにビデオバスＢ
３に供給された画素表示信号が、表示領域内の対応する
映像信号線に書き込まれる。
【００６２】また、第２の実施形態は、図７の時刻ｔ４
に示すように、画素クロックの立ち下がりエッジからΔ
ｔだけ遅れて、エンドパルスを供給している。これは、
駆動範囲設定用シフトレジスタ部２１ａの動作遅延によ
る位置決めのずれを防止するためである。すなわち、仮
に、画素クロックが立ち下がる直前（図７の時刻ｔ３の
直前）にエンドパルスが供給されると、サンプリングパ
ルス出力用シフトレジスタ２４のスタートパルス入力位
置が１レジスタ分前にずれてしまうためである。
に示すように、画素クロックの立ち下がりエッジからΔ
ｔだけ遅れて、エンドパルスを供給している。これは、
駆動範囲設定用シフトレジスタ部２１ａの動作遅延によ
る位置決めのずれを防止するためである。すなわち、仮
に、画素クロックが立ち下がる直前（図７の時刻ｔ３の
直前）にエンドパルスが供給されると、サンプリングパ
ルス出力用シフトレジスタ２４のスタートパルス入力位
置が１レジスタ分前にずれてしまうためである。
【００６３】このように、第２の実施形態は、表示信号
と非表示信号とを同一のビデオバスＢ３で供給するた
め、第１の実施形態よりもバスの本数とアナログスイッ
チの数を減らすことができ、実装密度の低減が図れる。
と非表示信号とを同一のビデオバスＢ３で供給するた
め、第１の実施形態よりもバスの本数とアナログスイッ
チの数を減らすことができ、実装密度の低減が図れる。
【００６４】（第３の実施形態）上述した第１および第
２の実施形態では、画面の左右方向の表示範囲を任意に
設定変更する例を説明したが、第３の実施形態は、画面
の上下方向の表示範囲を任意に設定変更するものであ
る。
２の実施形態では、画面の左右方向の表示範囲を任意に
設定変更する例を説明したが、第３の実施形態は、画面
の上下方向の表示範囲を任意に設定変更するものであ
る。
【００６５】図８は画面の表示例を示す図である。図８
の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域
Ｗ１である。第３の実施形態は、斜線部分の上下方向サ
イズを任意に設定変更できることを特徴とする。
の斜線部分が非表示領域Ｗ２、斜線部分以外が表示領域
Ｗ１である。第３の実施形態は、斜線部分の上下方向サ
イズを任意に設定変更できることを特徴とする。
【００６６】図９は第３の実施形態の走査線駆動回路４
の詳細構成を示す回路図、図１０は図９の回路内の各部
のタイミング波形図である。図９の走査線駆動回路４
は、駆動範囲設定用シフトレジスタ部５１と、組合せ論
理回路部５２と、ラッチ回路５３と、走査線駆動電圧出
力用シフトレジスタ（走査線駆動シフトレジスタ）５４
と、走査方向切替回路５５と、表示−非表示切替回路５
６と、バッファアンプ部５７とを有する。
の詳細構成を示す回路図、図１０は図９の回路内の各部
のタイミング波形図である。図９の走査線駆動回路４
は、駆動範囲設定用シフトレジスタ部５１と、組合せ論
理回路部５２と、ラッチ回路５３と、走査線駆動電圧出
力用シフトレジスタ（走査線駆動シフトレジスタ）５４
と、走査方向切替回路５５と、表示−非表示切替回路５
６と、バッファアンプ部５７とを有する。
【００６７】駆動範囲設定用シフトレジスタ部５１は、
縦続接続された960段のレジスタで構成され、上下480段
ずつ２つのシフトレジスタに分かれている。各走査線に
対して、駆動範囲設定用シフトレジスタ部５１内の２段
のレジスタが対応づけられている。
縦続接続された960段のレジスタで構成され、上下480段
ずつ２つのシフトレジスタに分かれている。各走査線に
対して、駆動範囲設定用シフトレジスタ部５１内の２段
のレジスタが対応づけられている。
【００６８】スタートパルスＳＴＶは、画面の上下方向
中央部から、480段の２つのシフトレジスタにそれぞれ
入力される。各シフトレジスタは、画面の上下方向中央
部から上下端部に向けてスタートパルスＳＴＶを順に転
送する。
中央部から、480段の２つのシフトレジスタにそれぞれ
入力される。各シフトレジスタは、画面の上下方向中央
部から上下端部に向けてスタートパルスＳＴＶを順に転
送する。
【００６９】組合せ論理回路部５２は、各走査線ごと
に、６個の二入力NANDゲートＧ31〜Ｇ36を有する。これ
らNANDゲートＧ31〜Ｇ36は、駆動範囲設定用シフトレジ
スタ部５１内の隣接する２つのレジスタの出力と、表示
範囲指定信号と、エンドパルスとの間で論理演算を行
う。
に、６個の二入力NANDゲートＧ31〜Ｇ36を有する。これ
らNANDゲートＧ31〜Ｇ36は、駆動範囲設定用シフトレジ
スタ部５１内の隣接する２つのレジスタの出力と、表示
範囲指定信号と、エンドパルスとの間で論理演算を行
う。
【００７０】エンドパルスは、画素クロックの立ち下が
りエッジから所定時間Δｔだけ遅れて（図１０の時刻ｔ
３）供給される。このように、時間差Δｔを設ける理由
は、駆動範囲設定用シフトレジスタ部５１の出力ｂ１の
立ち下がりタイミングの遅れにより、表示範囲が一走査
線分ずれるおそれがあるためである。
りエッジから所定時間Δｔだけ遅れて（図１０の時刻ｔ
３）供給される。このように、時間差Δｔを設ける理由
は、駆動範囲設定用シフトレジスタ部５１の出力ｂ１の
立ち下がりタイミングの遅れにより、表示範囲が一走査
線分ずれるおそれがあるためである。
【００７１】NANDゲートＧ31には、駆動範囲設定用シフ
トレジスタ部５１の出力b2とエンドパルスとが入力され
る。NANDゲートＧ31は、エンドパルスが供給される間だ
け駆動範囲設定用シフトレジスタ部５１の出力を反転出
力する。
トレジスタ部５１の出力b2とエンドパルスとが入力され
る。NANDゲートＧ31は、エンドパルスが供給される間だ
け駆動範囲設定用シフトレジスタ部５１の出力を反転出
力する。
【００７２】NANDゲートＧ32には、駆動範囲設定用シフ
トレジスタ部５１の出力b2と表示範囲指定信号とが入力
される。NANDゲートＧ32は、表示範囲指定信号がハイレ
ベルの間だけ駆動範囲設定用シフトレジスタ部５１の出
力を反転出力する。
トレジスタ部５１の出力b2と表示範囲指定信号とが入力
される。NANDゲートＧ32は、表示範囲指定信号がハイレ
ベルの間だけ駆動範囲設定用シフトレジスタ部５１の出
力を反転出力する。
【００７３】NANDゲートＧ33には、駆動範囲設定用シフ
トレジスタ部５１の出力b1とエンドパルスとが入力され
る。NANDゲートＧ33は、エンドパルスが供給されている
間だけ駆動範囲設定用シフトレジスタ部５１の出力を反
転出力する。
トレジスタ部５１の出力b1とエンドパルスとが入力され
る。NANDゲートＧ33は、エンドパルスが供給されている
間だけ駆動範囲設定用シフトレジスタ部５１の出力を反
転出力する。
【００７４】NANDゲートＧ34には、駆動範囲設定用シフ
トレジスタ部５１の出力b1と表示範囲指定信号とが入力
される。NANDゲートＧ34は、表示範囲指定信号がハイレ
ベルの間だけ駆動範囲設定用シフトレジスタ部５１の出
力を反転出力する。
トレジスタ部５１の出力b1と表示範囲指定信号とが入力
される。NANDゲートＧ34は、表示範囲指定信号がハイレ
ベルの間だけ駆動範囲設定用シフトレジスタ部５１の出
力を反転出力する。
【００７５】NANDゲートＧ35は、NANDゲートＧ31，Ｇ33
のいずれか一方からローレベルのパルスが出力される
と、そのパルスを反転出力する。同様に、NANDゲートＧ
36は、NANDゲートＧ32，Ｇ34のいずれか一方からローレ
ベルのパルスが出力されると、そのパルスを反転出力す
る。
のいずれか一方からローレベルのパルスが出力される
と、そのパルスを反転出力する。同様に、NANDゲートＧ
36は、NANDゲートＧ32，Ｇ34のいずれか一方からローレ
ベルのパルスが出力されると、そのパルスを反転出力す
る。
【００７６】図９のラッチ回路５３は、各走査線ごと
に、２個のＪＫフリップフロップ６１，６２を有する。
ＪＫフリップフロップ６１のＱ出力端子は、NANDゲート
Ｇ35の出力がハイレベルになった時点でハイレベルにな
る。ＪＫフリップフロップ６２のＱ出力端子は、NANDゲ
ートＧ36の出力がハイレベルになった時点でハイレベル
になる。
に、２個のＪＫフリップフロップ６１，６２を有する。
ＪＫフリップフロップ６１のＱ出力端子は、NANDゲート
Ｇ35の出力がハイレベルになった時点でハイレベルにな
る。ＪＫフリップフロップ６２のＱ出力端子は、NANDゲ
ートＧ36の出力がハイレベルになった時点でハイレベル
になる。
【００７７】また、ＪＫフリップフロップ６１，６２の
Ｋ入力端子にはリセット信号線が接続されており、リセ
ット信号RESETが入力されると、すべてのＪＫフリップ
フロップ６１，６２のＱ出力端子は、ローレベルにな
る。
Ｋ入力端子にはリセット信号線が接続されており、リセ
ット信号RESETが入力されると、すべてのＪＫフリップ
フロップ６１，６２のＱ出力端子は、ローレベルにな
る。
【００７８】図９の走査線駆動電圧出力用シフトレジス
タ５４は、縦続接続された480段のレジスタで構成され
る。各走査線ごとに、それぞれ異なるレジスタの出力が
対応づけられている。
タ５４は、縦続接続された480段のレジスタで構成され
る。各走査線ごとに、それぞれ異なるレジスタの出力が
対応づけられている。
【００７９】シフトレジスタ５４内の各段のレジスタの
段間には、クロックドインバータＣＩ３〜ＣＩ６と、NA
NDゲートＧ37と、インバータＩＶ21とが設けられてい
る。ＪＫフリップフロップ６１のＱ出力がハイレベルに
なると、クロックドインバータＣＩ３は前段のレジスタ
の出力を遮断する。
段間には、クロックドインバータＣＩ３〜ＣＩ６と、NA
NDゲートＧ37と、インバータＩＶ21とが設けられてい
る。ＪＫフリップフロップ６１のＱ出力がハイレベルに
なると、クロックドインバータＣＩ３は前段のレジスタ
の出力を遮断する。
【００８０】１行から240行に対応した段のNANDゲート
（図９のNANDゲートＧ37）には上下走査方向切り替え信
号U/Dが入力され、241行から480行に対応した段でのNAN
DゲートＧ37に対応するNANDゲートには上下走査方向切
り替え信号の反転信号D/Uが入力される（不図示）。
（図９のNANDゲートＧ37）には上下走査方向切り替え信
号U/Dが入力され、241行から480行に対応した段でのNAN
DゲートＧ37に対応するNANDゲートには上下走査方向切
り替え信号の反転信号D/Uが入力される（不図示）。
【００８１】図９において、ＪＫフリップフロップ６１
のＱ出力がハイレベルで、かつ上下走査方向切り替え信
号U/Dがハイレベルであれば、スタートパルスＳＴＶが
クロックドインバータＣＩ４を通過して、走査線駆動電
圧出力シフトレジスタ５４内のレジスタに供給され、以
後、画面の下端側に向かって走査線の走査が行われる。
のＱ出力がハイレベルで、かつ上下走査方向切り替え信
号U/Dがハイレベルであれば、スタートパルスＳＴＶが
クロックドインバータＣＩ４を通過して、走査線駆動電
圧出力シフトレジスタ５４内のレジスタに供給され、以
後、画面の下端側に向かって走査線の走査が行われる。
【００８２】ＪＫフリップフロップ６１のＱ出力がハイ
レベルであっても、上下走査方向切り替え信号U/Dがロ
ーレベルであれば、図９に示す段は表示画面の下端にあ
たるため、スタートパルスＳＴＶがクロックドインバー
タＣＩ４を通過することはなく、表示信号を書き込む期
間に図９に示す段から上端側に向かって走査線の走査が
行われることはない。
レベルであっても、上下走査方向切り替え信号U/Dがロ
ーレベルであれば、図９に示す段は表示画面の下端にあ
たるため、スタートパルスＳＴＶがクロックドインバー
タＣＩ４を通過することはなく、表示信号を書き込む期
間に図９に示す段から上端側に向かって走査線の走査が
行われることはない。
【００８３】一方、上下走査方向切替信号Ｄ／Ｕがハイ
レベルであれば、クロックドインバータＣＩ５の出力が
遮断される代わりに、クロックドインバータＣＩ６が導
通し、画面の下端側から上端側に向かって走査線の走査
が行われる。
レベルであれば、クロックドインバータＣＩ５の出力が
遮断される代わりに、クロックドインバータＣＩ６が導
通し、画面の下端側から上端側に向かって走査線の走査
が行われる。
【００８４】図９の走査方向切替回路５５は、走査線駆
動電圧出力シフトレジスタ５４内のレジスタの出力を画
面の下端側の次段レジスタに供給するか、あるいは、上
端側の次段レジスタに供給するかを切り替える。具体的
には、上下走査方向切替信号Ｕ／Ｄがハイレベル（Ｄ／
Ｕがローレベル）であれば画面の下端側にスタートパル
スＳＴＶをシフトさせ、Ｕ／Ｄがローレベル（Ｕ／Ｄが
ハイレベル）であれば画面の上端側にシフトさせる。
動電圧出力シフトレジスタ５４内のレジスタの出力を画
面の下端側の次段レジスタに供給するか、あるいは、上
端側の次段レジスタに供給するかを切り替える。具体的
には、上下走査方向切替信号Ｕ／Ｄがハイレベル（Ｄ／
Ｕがローレベル）であれば画面の下端側にスタートパル
スＳＴＶをシフトさせ、Ｕ／Ｄがローレベル（Ｕ／Ｄが
ハイレベル）であれば画面の上端側にシフトさせる。
【００８５】図９の表示−非表示切替回路５６は、２個
の二入力NANDゲートＧ38，Ｇ39と、インバータＩＶ22と
を有する。NANDゲートＧ38の一方の入力端子には、非表
示信号の書き込みを指示する非表示信号書き込み信号が
入力される。NANDゲートＧ38は、ＪＫフリップフロップ
６２の／Ｑ出力がローレベルであればハイレベルの信号
を出力し、／Ｑ出力がハイレベルであれば非表示信号書
き込み信号の反転信号が出力される。
の二入力NANDゲートＧ38，Ｇ39と、インバータＩＶ22と
を有する。NANDゲートＧ38の一方の入力端子には、非表
示信号の書き込みを指示する非表示信号書き込み信号が
入力される。NANDゲートＧ38は、ＪＫフリップフロップ
６２の／Ｑ出力がローレベルであればハイレベルの信号
を出力し、／Ｑ出力がハイレベルであれば非表示信号書
き込み信号の反転信号が出力される。
【００８６】NANDゲートＧ39は、NANDゲートＧ38の出力
がハイレベルのとき、すなわちＪＫフリップフロップ６
２の／Ｑ出力がローレベルのときは、非表示信号書き込
み信号の状態にかかわらず、走査線駆動電圧出力用シフ
トレジスタ５４の出力と同論理の信号を出力し、／Ｑ出
力がハイレベルのときはインバータＩＶ22の出力は必ず
ローレベルになっているから、NANDゲートＧ39は非表示
信号書き込み信号と同論理の信号を出力する。
がハイレベルのとき、すなわちＪＫフリップフロップ６
２の／Ｑ出力がローレベルのときは、非表示信号書き込
み信号の状態にかかわらず、走査線駆動電圧出力用シフ
トレジスタ５４の出力と同論理の信号を出力し、／Ｑ出
力がハイレベルのときはインバータＩＶ22の出力は必ず
ローレベルになっているから、NANDゲートＧ39は非表示
信号書き込み信号と同論理の信号を出力する。
【００８７】次に、図９に示す第３の実施形態の動作を
説明する。まず、画面の上下方向中央部から、駆動範囲
設定用シフトレジスタ部５１内の二つのシフトレジスタ
のそれぞれにスタートパルスＳＴＶを入力し、スタート
パルスＳＴＶを画面の上端側および下端側に順次シフト
させる。
説明する。まず、画面の上下方向中央部から、駆動範囲
設定用シフトレジスタ部５１内の二つのシフトレジスタ
のそれぞれにスタートパルスＳＴＶを入力し、スタート
パルスＳＴＶを画面の上端側および下端側に順次シフト
させる。
【００８８】予め設定した表示範囲の上下端までスター
トパルスＳＴＶがシフトされると、表示範囲指定信号を
ローレベルにするとともに、エンドパルスを入力する
（図１０の時刻ｔ３）。これにより、ラッチ回路５３内
のＪＫフリップフロップ６１，６２のＱ出力端子がハイ
レベルになる（図の時刻ｔ１，ｔ３）。
トパルスＳＴＶがシフトされると、表示範囲指定信号を
ローレベルにするとともに、エンドパルスを入力する
（図１０の時刻ｔ３）。これにより、ラッチ回路５３内
のＪＫフリップフロップ６１，６２のＱ出力端子がハイ
レベルになる（図の時刻ｔ１，ｔ３）。
【００８９】ＪＫフリップフロップ６１，６２のＱ出力
端子がハイレベルになると、走査線駆動電圧出力用シフ
トレジスタ５４内のクロックドインバータＣＩ３の出力
が遮断され、代わりに、クロックドインバータＣＩ４を
介してスタートパルスＳＴＶがシフトレジスタ５４内の
対応するレジスタに供給される。すなわち、ＪＫフリッ
プフロップ６１がハイレベルになった時点でシフトレジ
スタ内のスタートパルスＳＴＶの入力位置が決定され
る。
端子がハイレベルになると、走査線駆動電圧出力用シフ
トレジスタ５４内のクロックドインバータＣＩ３の出力
が遮断され、代わりに、クロックドインバータＣＩ４を
介してスタートパルスＳＴＶがシフトレジスタ５４内の
対応するレジスタに供給される。すなわち、ＪＫフリッ
プフロップ６１がハイレベルになった時点でシフトレジ
スタ内のスタートパルスＳＴＶの入力位置が決定され
る。
【００９０】また、上下走査方向切替信号Ｕ／Ｄの論理
により、画面の上端側から下端側に向かって走査線を走
査するか、下端側から上端側に向かって走査線を走査す
るかが設定される。
により、画面の上端側から下端側に向かって走査線を走
査するか、下端側から上端側に向かって走査線を走査す
るかが設定される。
【００９１】走査線駆動電圧出力用シフトレジスタ５４
の各段のレジスタ出力は、表示−非表示切替回路５６と
バッファアンプ部５７を介して、対応する走査線に供給
される。
の各段のレジスタ出力は、表示−非表示切替回路５６と
バッファアンプ部５７を介して、対応する走査線に供給
される。
【００９２】より詳細には、予め設定した表示範囲内で
は、走査線駆動電圧出力用シフトレジスタ５４でシフト
させたシフトパルスの出力タイミングに基づき、走査線
駆動電圧が走査線に供給され、表示範囲以外の非表示領
域には非表示信号書き込み信号のタイミングに基づき、
走査線駆動電圧が複数の走査線に同時に供給される。
は、走査線駆動電圧出力用シフトレジスタ５４でシフト
させたシフトパルスの出力タイミングに基づき、走査線
駆動電圧が走査線に供給され、表示範囲以外の非表示領
域には非表示信号書き込み信号のタイミングに基づき、
走査線駆動電圧が複数の走査線に同時に供給される。
【００９３】このように、第３の実施形態では、画面の
上下方向中央部から上下端に向けてスタートパルスＳＴ
Ｖをシフトさせ、予め設定した表示範囲の上下端までス
タートパルスＳＴＶがシフトされた時点で、走査線駆動
電圧出力用シフトレジスタ５４のスタートパルスＳＴＶ
入力位置を決定するため、画面の上下方向中央部を基準
として上下方向に任意の量だけ表示範囲を設定できる。
上下方向中央部から上下端に向けてスタートパルスＳＴ
Ｖをシフトさせ、予め設定した表示範囲の上下端までス
タートパルスＳＴＶがシフトされた時点で、走査線駆動
電圧出力用シフトレジスタ５４のスタートパルスＳＴＶ
入力位置を決定するため、画面の上下方向中央部を基準
として上下方向に任意の量だけ表示範囲を設定できる。
【００９４】また、画面の上端側から下端側に向けて走
査線を駆動するか、あるいは下端側から上端側に向けて
走査線を駆動するかを、上下走査方向切替信号Ｕ／Ｄの
論理で切替可能なため、駆動方向の切替制御が容易にな
る。
査線を駆動するか、あるいは下端側から上端側に向けて
走査線を駆動するかを、上下走査方向切替信号Ｕ／Ｄの
論理で切替可能なため、駆動方向の切替制御が容易にな
る。
【００９５】なお、第１あるいは第２の実施形態と、第
３の実施形態とを組み合わせてもよい。すなわち、画面
の左右方向の表示範囲を任意に設定するとともに、画面
の上下方向の表示範囲を任意に設定してもよい。これに
より、画面内の任意の場所に任意のサイズの表示範囲を
設定できる。
３の実施形態とを組み合わせてもよい。すなわち、画面
の左右方向の表示範囲を任意に設定するとともに、画面
の上下方向の表示範囲を任意に設定してもよい。これに
より、画面内の任意の場所に任意のサイズの表示範囲を
設定できる。
【００９６】したがって、画面の物理的なアスペクト比
と同一あるいは異なるアスペクト比の表示領域を、画面
の任意の場所に設定することができる。
と同一あるいは異なるアスペクト比の表示領域を、画面
の任意の場所に設定することができる。
【００９７】また、第１〜第３の実施形態では、画面の
左右方向中央を基準として左右に対称的に、あるいは画
面の上下方向中央を基準として上下に対称的に表示範囲
を設定する例を説明したが、基準位置は画面の左右方向
中央や上下方向中央でなくてもよい。
左右方向中央を基準として左右に対称的に、あるいは画
面の上下方向中央を基準として上下に対称的に表示範囲
を設定する例を説明したが、基準位置は画面の左右方向
中央や上下方向中央でなくてもよい。
【００９８】例えば、図１の駆動範囲設定用シフトレジ
スタ部２１のスタートパルスＳＴＨ入力位置を画面の左
右方向中央からずらしてもよい。具体的には、例えば、
画面の左上方から一方向にシフトさせてもよい。
スタ部２１のスタートパルスＳＴＨ入力位置を画面の左
右方向中央からずらしてもよい。具体的には、例えば、
画面の左上方から一方向にシフトさせてもよい。
【００９９】同様に、図９の駆動範囲設定用シフトレジ
スタ部５１のスタートパルスＳＴＶ入力位置を画面の上
下方向中央からずらしてもよい。例えば、上記のごと
く、画面の左上方から一方向にシフトさせてもよい。
スタ部５１のスタートパルスＳＴＶ入力位置を画面の上
下方向中央からずらしてもよい。例えば、上記のごと
く、画面の左上方から一方向にシフトさせてもよい。
【０１００】また、第１〜第３の実施形態において、映
像信号線に非表示信号を書き込む際の信号線電圧を、表
示信号を書き込む際の信号線電圧ΔＶIC1よりも大きい
電圧ＶIC2にすることにより、フリッカが視認されにく
くすることができる。
像信号線に非表示信号を書き込む際の信号線電圧を、表
示信号を書き込む際の信号線電圧ΔＶIC1よりも大きい
電圧ＶIC2にすることにより、フリッカが視認されにく
くすることができる。
【０１０１】図１１は液晶層に印加する電圧と液晶の透
過率との関係を示す図である。図示のように、液晶印加
電圧が高いほど透過率が低減するため、非表示信号の電
圧を映像信号線に書き込む際は、透過率が０に近くなる
まで非表示信号の電圧を上げるのが望ましい。
過率との関係を示す図である。図示のように、液晶印加
電圧が高いほど透過率が低減するため、非表示信号の電
圧を映像信号線に書き込む際は、透過率が０に近くなる
まで非表示信号の電圧を上げるのが望ましい。
【０１０２】さらに、第１〜第３の実施形態では、非表
示信号を黒色の信号電圧としたが、黒色以外の色信号
（例えば、白色、灰色、または中間色など）を非表示信
号としてもよい。
示信号を黒色の信号電圧としたが、黒色以外の色信号
（例えば、白色、灰色、または中間色など）を非表示信
号としてもよい。
【０１０３】上述した実施形態では、表示装置の一例と
して液晶表示装置について説明したが、信号線および走
査線が縦横に列設された他の表示装置（例えば、プラズ
マディスプレイ装置）などにも本発明は適用可能であ
る。また、本発明は、有機ＥＬ(electroluminescence)
にも適用可能である。
して液晶表示装置について説明したが、信号線および走
査線が縦横に列設された他の表示装置（例えば、プラズ
マディスプレイ装置）などにも本発明は適用可能であ
る。また、本発明は、有機ＥＬ(electroluminescence)
にも適用可能である。
【０１０４】また、上述した実施形態は、デジタル画素
データをアナログ画素電圧に変換してから映像信号選択
回路部２７に供給する、アナログ変換回路（ＤＡＣ）内
蔵型の平面表示装置にも適用可能である。
データをアナログ画素電圧に変換してから映像信号選択
回路部２７に供給する、アナログ変換回路（ＤＡＣ）内
蔵型の平面表示装置にも適用可能である。
【０１０５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、映像信号線駆動用のシフトレジスタでスタートパ
ルスをシフトさせる際、シフト範囲を任意に設定変更で
きるようにしたため、一映像信号線を基準としてその両
側の表示範囲を任意に切り替えることができる。
れば、映像信号線駆動用のシフトレジスタでスタートパ
ルスをシフトさせる際、シフト範囲を任意に設定変更で
きるようにしたため、一映像信号線を基準としてその両
側の表示範囲を任意に切り替えることができる。
【０１０６】同様に、走査線駆動用のシフトレジスタで
スタートパルスをシフトさせる際、シフト範囲を任意に
設定変更できるようにしたため、一走査線を基準として
その両側の表示範囲を任意に切り替えることができる。
スタートパルスをシフトさせる際、シフト範囲を任意に
設定変更できるようにしたため、一走査線を基準として
その両側の表示範囲を任意に切り替えることができる。
【図１】本発明に係るマトリクスアレイ基板内の映像信
号線駆動回路の内部構成を示す回路図。
号線駆動回路の内部構成を示す回路図。
【図２】液晶表示装置の全体構成を示すブロック図。
【図３】画面の表示例を示す図であり、画面の左右端側
に非表示領域を設ける例を示す図。
に非表示領域を設ける例を示す図。
【図４】図１の一点鎖線で囲んだ部分の詳細構成を示す
回路図。
回路図。
【図５】図４の回路内の各部のタイミング波形図。
【図６】第２の実施形態の映像信号線駆動回路の詳細構
成を示す回路図。
成を示す回路図。
【図７】図６の回路内の各部のタイミング波形図。
【図８】画面の表示例を示す図。
【図９】第３の実施形態の走査線駆動回路の詳細構成を
示す回路図。
示す回路図。
【図１０】図９の回路内の各部のタイミング波形図。
【図１１】液晶層に印加する電圧と液晶の透過率との関
係を示す図。
係を示す図。
１ マトリクス基板 ２ 画素アレイ部 ３ 映像信号線駆動回路 ４ 走査線駆動回路 ５ 画素ＴＦＴ ６ 画素電極 ７ 補助容量 ８ 液晶層 ９ 対向電極駆動回路 １０ 補助容量線 １１ 画素電位保持容量線駆動回路 ２１ 駆動範囲設定用シフトレジスタ ２２ 組合せ論理回路部 ２３ ラッチ回路 ２４ サンプリングパルス出力用シフトレジスタ部 ２５ 映像信号切替回路部 ２６ バッファアンプ部 ２７ 映像信号選択回路部 ２８ 保持容量部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36
Claims (14)
- 【請求項１】縦横に配置された複数の映像信号線および
走査線と、 前記映像信号線および走査線の各交点に接続された画素
スイッチング素子と、 前記映像信号線のそれぞれに対応して設けられるレジス
タを複数縦続接続したシフトレジスタと、を備え、 前記シフトレジスタによりスタートパルスを順にシフト
させ、該スタートパルスのシフト位置に対応する前記映
像信号線に画素信号を順次供給する平面表示装置の駆動
方法において、 前記シフトレジスタにおけるスタートパルスのシフト範
囲を任意に可変制御することを特徴とする平面表示装置
の駆動方法。 - 【請求項２】一映像信号線を基準としてその両側の任意
数の映像信号線に画素信号が供給されるように、前記シ
フトレジスタにおけるスタートパルスのシフト範囲を設
定することを特徴とする請求項１に記載の平面表示装置
の駆動方法。 - 【請求項３】縦横に配置された複数の映像信号線および
走査線と、 前記映像信号線および走査線の各交点に接続された画素
スイッチング素子と、 前記走査線のそれぞれに対応して設けられるレジスタを
複数縦続接続したシフトレジスタと、を備え、 前記シフトレジスタによりスタートパルスを順にシフト
させ、該スタートパルスのシフト位置に応じて、前記複
数の走査線に前記画素スイッチング素子駆動用の駆動パ
ルスを供給する平面表示装置の駆動方法において、 前記シフトレジスタにおけるスタートパルスのシフト範
囲を任意に可変制御することを特徴とする平面表示装置
の駆動方法。 - 【請求項４】一走査線を基準としてその両側の任意数の
走査線に駆動パルスが供給されるように、前記シフトレ
ジスタにおけるスタートパルスのシフト範囲を設定する
ことを特徴とする請求項３に記載の平面表示装置の駆動
方法。 - 【請求項５】縦横に配置された複数の映像信号線および
走査線と、 前記映像信号線および走査線の各交点に接続された画素
スイッチング素子と、を備えた平面表示装置において、 前記映像信号線のそれぞれに対応して設けられるレジス
タを複数縦続接続した信号線駆動シフトレジスタと、 前記信号線駆動シフトレジスタを構成する複数のレジス
タの中から、スタートパルスをシフトさせるレジスタ群
を任意に設定可能な表示範囲設定回路と、を備え、 前記表示範囲設定回路で設定されたレジスタ群からスタ
ートパルスが出力されるタイミングに同期させて、対応
する前記映像信号線のそれぞれに画素信号を供給するこ
とを特徴とする平面表示装置。 - 【請求項６】前記表示範囲設定回路は、 一映像信号線の位置から前記複数の映像信号線の一端ま
での各映像信号線に対応して設けられるレジスタを複数
縦続接続した第１のシフトレジスタと、 前記一映像信号線の位置から前記複数の映像信号線の他
端までの各映像信号線に対応して設けられるレジスタを
複数縦続接続した第２のシフトレジスタと、 前記第１および第２のシフトレジスタの出力に基づいて
表示範囲を設定する表示範囲設定部と、を有し、 前記第１のシフトレジスタは、前記一映像信号線に対応
するレジスタから画面の左側にスタートパルスを順にシ
フトさせ、 前記第２のシフトレジスタは、前記一映像信号線に対応
するレジスタから画面の右側にスタートパルスを順にシ
フトさせ、 前記表示範囲設定部は、前記第１のシフトレジスタを構
成する複数のレジスタから選択されたレジスタがスター
トパルスを出力したタイミングに同期させて表示範囲の
一端を設定し、かつ、前記第２のシフトレジスタを構成
する複数のレジスタから選択されたレジスタがスタート
パルスを出力したタイミングに同期させて表示範囲の他
端を設定し、 前記信号線駆動シフトレジスタは、前記表示範囲設定部
が設定した範囲内でスタートパルスをシフトさせること
を特徴とする請求項５に記載の平面表示装置。 - 【請求項７】前記第１および第２のシフトレジスタを構
成する各レジスタは、縦続接続された第１および第２の
フリップフロップを有し、 前記第１のフリップフロップは、画素クロックの立ち上
がりエッジに同期させて前段からのスタートパルスを取
り込み、 前記第２のフリップフロップは、前記画素クロックの立
ち下がりエッジに同期させて前段からのスタートパルス
を取り込み、 前記表示範囲設定部は、前記第１および第２のフリップ
フロップの出力と、前記画素クロックと、外部から入力
される表示範囲指定信号および表示範囲終了信号とに基
づいて、表示範囲を設定することを特徴とする請求項６
の記載の平面表示装置。 - 【請求項８】前記映像信号選択回路は、前記映像信号線
のそれぞれごとに設けられる第１および第２のアナログ
スイッチを有し、 前記第１のアナログスイッチは、対応する映像信号線
と、表示信号を供給する第１のビデオバスとに接続さ
れ、 前記第２のアナログスイッチは、対応する映像信号線
と、非表示信号を供給する第２のビデオバスとに接続さ
れ、 前記表示範囲設定部が設定した表示範囲内の前記映像信
号線のそれぞれには、前記第１のアナログスイッチを介
して前記第１のビデオバス上の表示信号が供給され、か
つ、前記表示範囲設定部が設定した範囲以外の前記映像
信号線のそれぞれには、前記第２のアナログスイッチを
介して前記第２のビデオバス上の非表示信号が供給され
ることを特徴とする請求項７に記載の平面表示装置。 - 【請求項９】前記第１および第２のシフトレジスタを構
成する各レジスタは、縦続接続された第１および第２の
フリップフロップを有し、 前記表示範囲設定部は、前記第１または第２のフリップ
フロップのいずれか一方の出力と、外部から入力される
表示範囲指定信号および表示範囲終了信号とに基づい
て、表示範囲を設定することを特徴とする請求項６に記
載の平面表示装置。 - 【請求項１０】前記映像信号選択回路は、前記映像信号
線ごとに設けられる第３のアナログスイッチを有し、 前記第３のアナログスイッチの一端は対応する映像信号
線に接続され、他端は画素信号および画素非表示信号の
双方を供給する第３のビデオバスに接続され、 前記表示範囲設定部が設定した表示範囲内の前記映像信
号線のそれぞれには、前記第３のビデオバスを介して画
素信号が供給され、前記表示範囲設定部が設定した範囲
以外の前記映像信号線のそれぞれには、前記第３のビデ
オバスを介して画素非表示信号が供給されることを特徴
とする請求項９に記載の平面表示装置。 - 【請求項１１】前記表示範囲設定部が設定した範囲以外
の前記映像信号線のそれぞれに対応する前記第３のアナ
ログスイッチは、同時にオンして前記画素非表示信号を
対応する映像信号線に供給することを特徴とする請求項
１０に記載の平面表示装置。 - 【請求項１２】縦横に配置された複数の映像信号線およ
び走査線と、 前記映像信号線および走査線の各交点に接続された画素
スイッチング素子と、を備えた平面表示装置において、 前記走査線のそれぞれに対応して設けられるレジスタを
複数縦続接続した走査線駆動シフトレジスタと、 前記走査線駆動シフトレジスタを構成する複数のレジス
タの中から、スタートパルスをシフトさせるレジスタ群
を任意に設定可能な表示範囲設定回路と、を備え、 前記表示範囲設定回路で設定されたレジスタ群の中から
スタートパルスが出力されるタイミングに同期させて、
対応する前記走査線のそれぞれに前記画素スイッチング
素子の駆動パルスを供給することを特徴とする平面表示
装置。 - 【請求項１３】前記表示範囲設定回路は、 一走査線の位置から前記複数の走査線の一端までの各走
査線に対応して設けられるレジスタを複数縦続接続した
第１のシフトレジスタと、 前記一走査線の位置から前記複数の走査線の他端までの
各走査線に対応して設けられるレジスタを複数縦続接続
した第２のシフトレジスタと、 前記第１および第２のシフトレジスタの出力に基づいて
表示範囲を設定する表示範囲設定部と、を有し、 前記第１のシフトレジスタは、前記一走査線に対応する
レジスタから前記複数の走査線の一端側にスタートパル
スを順にシフトさせ、 前記第２のシフトレジスタは、前記一走査線に対応する
レジスタから前記複数の走査線の他端側にスタートパル
スを順にシフトさせ、 前記表示範囲設定部は、前記第１のシフトレジスタを構
成する複数のレジスタから選択されたレジスタがスター
トパルスを出力したタイミングに同期させて表示範囲の
一端を設定し、かつ、前記第２のシフトレジスタを構成
する複数のレジスタから選択されたレジスタがスタート
パルスを出力したタイミングに同期させて表示範囲の他
端を設定し、 前記走査線駆動シフトレジスタは、前記表示範囲設定部
が設定した範囲内でスタートパルスをシフトさせること
を特徴とする請求項１２に記載の平面表示装置。 - 【請求項１４】前記走査線駆動シフトレジスタを構成す
る複数のレジスタのうち、前記表示範囲設定回路が設定
したレジスタ群以外のレジスタに対応する前記走査線の
それぞれに、所定のタイミングで同時に駆動パルスを供
給する非表示走査線駆動回路を備えることを特徴とする
請求項１３に記載の平面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322669A JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-300703 | 1999-10-22 | ||
| JP1999300703 | 1999-10-22 | ||
| JP30070399 | 1999-10-22 | ||
| JP2000322669A JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001188504A true JP2001188504A (ja) | 2001-07-10 |
| JP4843131B2 JP4843131B2 (ja) | 2011-12-21 |
Family
ID=26562424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322669A Expired - Fee Related JP4843131B2 (ja) | 1999-10-22 | 2000-10-23 | 平面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4843131B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091259A (ja) * | 2001-09-18 | 2003-03-28 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
| JP2006284709A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネルとその駆動方法 |
| US7224333B2 (en) | 2002-01-18 | 2007-05-29 | Semiconductor Energy Laboratory Co. Ltd. | Display device and driving method thereof |
| JP2007156369A (ja) * | 2005-11-30 | 2007-06-21 | Toppoly Optoelectronics Corp | フラットパネルディスプレイおよび走査駆動装置 |
| JP2007213038A (ja) * | 2006-01-13 | 2007-08-23 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
| US9165505B2 (en) | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202595A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | マルチシンク型液晶ディスプレイ装置 |
| JPH0720816A (ja) * | 1993-06-30 | 1995-01-24 | Sony Corp | アクティブマトリクス表示装置 |
| JPH07298171A (ja) * | 1994-04-22 | 1995-11-10 | Sony Corp | アクティブマトリクス表示装置 |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| JPH1097230A (ja) * | 1996-07-11 | 1998-04-14 | Toshiba Corp | 表示装置及びその駆動方法 |
| JP2000181414A (ja) * | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示駆動装置 |
-
2000
- 2000-10-23 JP JP2000322669A patent/JP4843131B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202595A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | マルチシンク型液晶ディスプレイ装置 |
| JPH0720816A (ja) * | 1993-06-30 | 1995-01-24 | Sony Corp | アクティブマトリクス表示装置 |
| JPH07298171A (ja) * | 1994-04-22 | 1995-11-10 | Sony Corp | アクティブマトリクス表示装置 |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| JPH1097230A (ja) * | 1996-07-11 | 1998-04-14 | Toshiba Corp | 表示装置及びその駆動方法 |
| JP2000181414A (ja) * | 1998-12-17 | 2000-06-30 | Casio Comput Co Ltd | 表示駆動装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091259A (ja) * | 2001-09-18 | 2003-03-28 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置 |
| US7224333B2 (en) | 2002-01-18 | 2007-05-29 | Semiconductor Energy Laboratory Co. Ltd. | Display device and driving method thereof |
| JP2006284709A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネルとその駆動方法 |
| JP2007156369A (ja) * | 2005-11-30 | 2007-06-21 | Toppoly Optoelectronics Corp | フラットパネルディスプレイおよび走査駆動装置 |
| JP2007213038A (ja) * | 2006-01-13 | 2007-08-23 | Semiconductor Energy Lab Co Ltd | 表示装置及び当該表示装置を具備する電子機器 |
| US9165505B2 (en) | 2006-01-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electoric device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4843131B2 (ja) | 2011-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW548626B (en) | Liquid crystal display device, driving circuit, driving method, and electronic machine | |
| JP4987043B2 (ja) | シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法 | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| CN1868003B (zh) | 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法 | |
| US6107983A (en) | Display device and driving method | |
| US20030090614A1 (en) | Liquid crystal display | |
| JP3925016B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| JP5332485B2 (ja) | 電気光学装置 | |
| US6232945B1 (en) | Display device and its driving method | |
| TWI409741B (zh) | 光電裝置及電子機器 | |
| JPH1063232A (ja) | 液晶表示装置の駆動回路 | |
| JP2001051643A (ja) | 表示装置およびその駆動方法 | |
| KR100745404B1 (ko) | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 | |
| JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4843131B2 (ja) | 平面表示装置 | |
| US7439967B2 (en) | Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device | |
| JP2010091968A (ja) | 走査線駆動回路および電気光学装置 | |
| JP3849433B2 (ja) | 表示装置および電子機器 | |
| JP2003044015A (ja) | 電気光学装置および電子機器 | |
| JP3876626B2 (ja) | 駆動回路、表示装置および電子機器 | |
| JP3433022B2 (ja) | 液晶表示装置 | |
| JP3271424B2 (ja) | 表示装置用走査回路および平面表示装置 | |
| JPH02242224A (ja) | マトリクス表示装置 | |
| JP2006227468A (ja) | 電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4843131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |