JP3271424B2 - 表示装置用走査回路および平面表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置用走査回路お
よび平面表示装置に係わり、さらに詳しくは、外部端子
の削減を図った表示装置用走査回路および平面表示装置
に関する。

【０００２】

【従来の技術】例えば、液晶表示装置（ＬＣＤ）などの
表示装置は、走査線数に対応した数のゲート線と、この
ゲート線に実質的に直交するように配置された信号線と
を有し、これらのゲート線と信号線との交点に画素を形
成している。従って、画素はマトリクス状に配置されて
いる。ゲート線には垂直シフトレジスタが接続してあ
り、ゲート線を順次走査することが可能になっている。
また、信号線には水平シフトレジスタが接続してあり、
信号線を順次走査することが可能になっている。そし
て、走査されたゲート線と信号線とによって画素が特定
されるようになっている。

【０００３】垂直シスフトレジスタによるゲート線の走
査は、ゲート線の走査開始タイミングを決定するための
パルス信号ＶＳＴと、走査対象とするゲート線を順次に
特定するための駆動パルス信号ＶＣＫ１，ＶＣＫ２とに
基づいて行われる。水平シスフトレジスタによる信号線
の走査は、信号線の走査開始タイミングを決定するため
のパルス信号ＨＳＴと、走査対象とする信号線を順次に
特定するための駆動パルス信号ＨＣＫ１，ＨＣＫ２とに
基づいて行われる。ＬＣＤパネルとしては、垂直シフト
レジスタおよび水平シフトレジスタで構成される表示装
置用走査回路を内蔵するタイプ（走査回路一体型）と、
別体のタイプとがある。最近では、走査回路一体型のＬ
ＣＤパネルが主流である。

【０００４】ここで、ＶＣＫ２は、ＶＣＫ１を反転させ
た信号であり、垂直シフトレジスタによるゲート線の走
査の確実性を期すために用いられる。同様に、ＨＣＫ２
は、ＨＣＫ１を反転させた信号であり、水平シフトレジ
スタによるゲート線の走査の確実性を期すために用いら
れる。このように、ＶＣＫ１およびＨＣＫ１に加えて、
ＶＣＫ２およびＨＣＫ２を用いる駆動方式を２相駆動方
式という。

【０００５】このような、２相駆動方式を用いた表示回
路一体型ＬＣＤパネルでは、図９に示すように、例え
ば、ＬＣＤパネル１の外側に設けられた外部駆動回路５
において生成されたパルス信号ＨＳＴ，ＨＣＫ１，ＨＣ
Ｋ２，ＶＳＴ，ＶＣＫ１，ＶＣＫ２を、ＬＣＤパネル１
の外部端子を介して入力している。ＬＣＤパネル１の外
部端子を介して入力されたパルス信号ＨＳＴ，ＨＣＫ
１，ＨＣＫ２は水平シフトレジスタ４入力され、パルス
信号ＶＳＴ，ＶＣＫ１，ＶＣＫ２は垂直シフトレジスタ
２に入力される。

【０００６】

【発明が解決しようとする課題】しかし、図９に示すよ
うに、パルス信号ＨＳＴ，ＨＣＫ１，ＨＣＫ２，ＶＳ
Ｔ，ＶＣＫ１，ＶＣＫ２を外部駆動回路５において生成
する構成では、外部駆動回路５からＬＣＤパネル１に、
少なくとも６つの信号を送信する必要があり、ＬＣＤパ
ネル１には当該信号の数に応じた少なくとも６つの入力
端子を設ける必要がある。そのため、入力端子数が多く
なり、各々の入力端子に対する検査工数が多くなるとい
う問題がある。また、このようにＬＣＤパネル１の入力
端子の数が多くなることから、当該入力端子に接続され
る配線の数も多くなる。そのため、入力端子および配線
をレイアウトする際の自由度が低いという問題もある。

【０００７】また、外部駆動回路５は少なくとも６つの
信号を生成するため、回路構成が複雑であるという問題
もある。さらには、ＬＣＤパネル１の入力端子の数が多
いことから、静電気などの外乱の影響を受け易いという
問題もある。

【０００８】本発明は上述した従来技術の問題点に鑑み
てなされ、表示パネルの入力端子の削減、外部駆動装置
の簡略化、入力端子等のレイアウトの自由度の向上、お
よび、外乱の影響の低下を図れる表示装置用走査回路お
よび平面表示装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】第１の本発明の表示装置
用走査回路は、走査線数に対応した数のゲート線と、前
記ゲート線の走査に同期して、前記走査線数に対応した
映像信号が入力され、前記ゲート線に実質的に直交する
ように配置された信号線と、これらのゲート線と信号線
との交点に形成される画素とを有する表示装置の前記信
号線および前記ゲート線を走査する表示装置走査回路で
あって、当該表示装置走査回路の外部から、走査対象と
する前記信号線を順次に特定するための第１の駆動信号
と前記信号線の走査を開始するタイミングを決定する第
１のパルス信号とを入力し、前記第１の駆動信号および
前記第１のパルス信号に基づいて前記信号線を順次に走
査し、当該走査において、前記第１のパルス信号に同期
した信号であり、前記信号線のうち最後に走査される信
号線を走査するタイミングでパルスを出力する第２のパ
ルス信号を生成する水平シフトレジスタと、前記表示装
置用走査回路の外部から前記ゲート線の走査を開始する
タイミングを決定する前記第３のパルス信号を入力し、
当該第３のパルス信号と、前記水平シフトレジスタが生
成した前記第２のパルス信号とを用いて、走査対象とす
る前記ゲート線を順次に特定するための第２の駆動信号
を生成する駆動信号生成手段と、前記第３のパルス信号
および前記第２の駆動信号に基づいて前記ゲート線を順
次に走査する垂直シフトレジスタとを有する。

【００１０】また、第２の発明の平面表示装置は、外部
から水平走査パルス信号を入力する平面表示装置であっ
て、走査線数に対応した数のゲート線と、前記ゲート線
の走査に同期して、前記走査線数に対応した映像信号が
入力され、前記ゲート線に実質的に直交するように配置
された複数の信号線と、前記ゲート線と前記信号線との
交点に形成される画素とを有する表示手段と、当該平面
表示装置の外部から、走査対象とする前記信号線を順次
に特定するための第１の駆動信号と前記信号線の走査を
開始するタイミングを決定する第１のパルス信号とを入
力し、前記第１の駆動信号および前記第１のパルス信号
に基づいて前記信号線を順次に走査し、当該走査におい
て、前記第１のパルス信号に同期した信号であり、前記
信号線のうち最後に走査される信号線を走査するタイミ
ングでパルスを出力する第２のパルス信号を生成する水
平シフトレジスタと、当該平面表示装置の外部から前記
ゲート線の走査を開始するタイミングを決定する前記第
３のパルス信号を入力し、当該第３のパルス信号と、前
記水平シフトレジスタが生成した前記第２のパルス信号
とを用いて、走査対象とする前記ゲート線を順次に特定
するための第２の駆動信号を生成する駆動信号生成手段
と、前記第３のパルス信号および前記第２の駆動信号に
基づいて前記ゲート線を順次に走査する垂直シフトレジ
スタとが駆動基板に一体的に形成されている。

【００１１】また、第３の発明の表示装置走査回路は、
走査線数に対応した数のゲート線と、前記ゲート線の走
査に同期して、前記走査線数に対応した映像信号が入力
され、前記ゲート線に実質的に直交するように配置され
た信号線と、これらのゲート線と信号線との交点に形成
される画素とを有する表示装置の前記信号線および前記
ゲート線を走査する表示装置走査回路であって、当該表
示装置走査回路の外部から、走査対象とする前記信号線
を順次に特定するための第１の駆動信号と前記信号線の
走査を開始するタイミングを決定する第１のパルス信号
とを入力し、前記第１の駆動信号および前記第１のパル
ス信号に基づいて前記信号線を順次に走査する水平シフ
トレジスタと、前記表示装置用走査回路の外部から、前
記垂直シフトレジスタが前記ゲート線の走査を開始する
タイミングを決定する第２のパルス信号を入力し、当該
第２のパルス信号および前記第１のパルス信号を用い
て、走査対象とする前記ゲート線を順次に特定するため
の第２の駆動信号を生成する駆動信号生成手段と、前記
第２のパルス信号および前記第２の駆動信号に基づいて
前記ゲート線を順次に走査する垂直シフトレジスタとを
有する。

【００１２】

【作用】第１の発明の表示装置用走査回路および第２の
発明の平面表示装置は以下の作用を有する。すなわち、
水平シフトレジスタが、当該表示装置走査回路の外部か
ら、走査対象とする前記信号線を順次に特定するための
第１の駆動信号と前記信号線の走査を開始するタイミン
グを決定する第１のパルス信号とを入力する。そして、
水平シフトレジスタが、前記第１の駆動信号および前記
第１のパルス信号に基づいて前記信号線を順次に走査
し、当該走査において、前記第１のパルス信号に同期し
た信号であり、前記信号線のうち最後に走査される信号
線を走査するタイミングでパルスを出力する第２のパル
ス信号を生成する。また、駆動信号生成手段が、当該表
示装置用走査回路の外部から、垂直シフトレジスタが前
記ゲート線の走査を開始するタイミングを決定する第３
のパルス信号を入力し、当該第３のパルス信号と、前記
水平シフトレジスタが生成した前記第２のパルス信号と
を用いて、走査対象とする前記ゲート線を順次に特定す
るための第２の駆動信号を生成する。そして、垂直シフ
トレジスタが、前記第３のパルス信号と前記第２の駆動
信号とに応じて前記ゲート線を順次に走査する。

【００１３】また、第３の発明の表示装置用走査回路
は、上述した構成を有し、以下の作用を有する。すなわ
ち、水平シフトレジスタが、当該表示装置走査回路の外
部から、走査対象とする前記信号線を順次に特定するた
めの第１の駆動信号と前記信号線の走査を開始するタイ
ミングを決定する第１のパルス信号とを入力する。そし
て、水平シフトレジスタが、前記第１の駆動信号および
前記第１のパルス信号に基づいて前記信号線を順次に走
査する。また、駆動信号生成手段が、前記表示装置用走
査回路の外部から、前記垂直シフトレジスタが前記ゲー
ト線の走査を開始するタイミングを決定する第２のパル
ス信号を入力し、当該第２のパルス信号および前記第１
のパルス信号を用いて、走査対象とする前記ゲート線を
順次に特定するための第２の駆動信号を生成する。そし
て、垂直シフトレジスタが、前記第２のパルス信号およ
び前記第２の駆動信号に基づいて前記ゲート線を順次に
走査する。

【００１４】

【実施例】以下、本発明の一実施例に係る表示装置用走
査回路を用いた平面表示装置について、図面を参照しつ
つ詳細に説明する。以下に示す実施例では、平面表示装
置として液晶表示装置（ＬＣＤ）を例示するが、本発明
は、ＬＣＤ以外に、水平走査手段および垂直走査手段を
用いて走査を行なう表示装置全てに対して、同様に適用
することができる。まず、第１実施例について説明す
る。図１は本実施例に係る表示装置用走査回路を用いた
ＬＣＤの要部等価回路図である。

【００１５】図１に示すように、ＬＣＤ９の外部には外
部駆動装置１１が設けられている。外部駆動装置１１
は、パルス信号ＶＳＴ，ＨＳＴおよび駆動パルス信号Ｈ
ＣＫ１，ＨＣＫ２の４つの信号をＬＣＤ９に出力し、駆
動パルス信号ＶＣＫ１，ＶＣＫ２をＬＣＤ９に出力しな
い。ＬＣＤ９は、表示部１０、垂直シフトレジスタ２、
水平シフトレジスタ４およびＶＣＫ生成回路１３を駆動
基板としてのアクティブマトリクス基板に一体的に形成
している。垂直シフトレジスタ２および水平シフトレジ
スタ４は、それぞれＶＣＫ１，ＶＣＫ２およびＨＣＫ
１，ＨＣＫ２を用いた２相駆動方式で表示部１０を走査
する。ここで、ＶＣＫ２はＶＣＫ１を反転させた信号で
あり、ＨＣＫ２はＨＣＫ１を反転させた信号である。こ
のように、ＶＣＫ２およびＨＣＫ２を用いるのは表示部
１０の走査の確実性を期すためである。本実施例では、
ＬＣＤ９に内蔵されたＶＣＫ生成回路１３によって駆動
パルス信号ＶＣＫ１，ＶＣＫ２が生成される。

【００１６】まず、図１に示す表示部１０について説明
する。表示部１０は、アクティブマトリクス基板上に、
走査線数に対応した数のゲート線Ｇ1 ，Ｇ2 …Ｇn と、
このゲート線に実質的に直交するように配置された信号
線Ｓ1 ，Ｓ2 …Ｓn とが形成してある。ゲート線Ｇ1 ，
Ｇ2 …Ｇn の本数は、例えば映像信号がＮＴＳＣ方式の
場合は６２５本であり、２フィールドで１画像（１フレ
ーム）を表示させることから、６２５本の半分である２
６２．５本以上である。なお、ゲート線Ｇ1 ，Ｇ2 …Ｇ
n と信号線Ｓ1 ，Ｓ2 …Ｓn とは、全体的にみて実質的
に直交すれば良く、微視的にみて、信号線Ｓ1 ，Ｓ2 …
Ｓn あるいはゲート線Ｇ1 ，Ｇ2 …Ｇnが蛇行すること
もある。たとえば、デルタ配列などでは、信号線Ｓ1 ，
Ｓ2 …Ｓn が蛇行する。

【００１７】ゲート線Ｇ1 ，Ｇ2 …Ｇn と信号線Ｓ1 ，
Ｓ2 …Ｓn との交点部分が一画素に対応し、この部分
に、たとえば薄膜トランジスタ（ＴＦＴ）などで構成さ
れるスイッチ素子１２と、容量素子８とが作り込まれ
る。アクティブマトリクス基板には、液晶層を介して共
通電極が形成された対向基板が配置される。その結果、
図１に示すように、容量素子８に対して並列に各画素毎
の液晶６が接続される。各画素毎の液晶６に対して、選
択的に電圧を印可することで、液晶部の分子配列を各画
素毎に部分的に変化させ、映像表示を可能としている。

【００１８】信号線Ｓ1 ，Ｓ2 , …Ｓn には、図８に示
すようなシグナル電圧Ｖsig が印加される。シグナル電
圧Ｖsig は、所定周期、例えば１フィールド周期で反転
した電界が液晶６に生じるように、上記共通電極に印加
される共通電位Ｖcom を中心電位として変位する。この
ように、液晶６に生じる電界を反転させるのは、液晶を
保護するためである。すなわち、液晶６に対して、同じ
方向の電界を常に印加すると、液晶６に電気分解などが
生じて劣化するおそれがあり、これを防止するためであ
る。

【００１９】共通電位Ｖcom は、外部駆動装置１１から
供給ライン１７を介して供給される他、第２実施例で述
べるようにＬＣＤ９の内部において発生するようにして
もよい。

【００２０】ゲート線Ｇ1 ，Ｇ2 …Ｇn には、垂直走査
手段としての垂直シフトレジスタ２が接続してあり、ゲ
ート線Ｇ1 ，Ｇ2 …Ｇn を順次走査することが可能にな
っている。また、信号線Ｓ1 ，Ｓ2 …Ｓn には、走査用
スイッチ１６を介して映像入力線１４Ｒ，１４Ｇ，１４
Ｂに接続してある。映像入力線１４Ｒ，１４Ｇ，１４Ｂ
から信号線Ｓ1 ，Ｓ2 …Ｓn に向けて映像信号が入力す
るようになっている。本実施例では、映像入力線とし
て、それぞれＲ，Ｇ，Ｂ用の三種類の入力線を用いた
が、カラー画像を必要としない場合には、単線の入力線
を用いることができる。垂直シフトレジスタ２によるゲ
ート線Ｇ１，Ｇ２，…Ｇｎの走査は、駆動パルス信号Ｖ
ＣＫ１に基づいて生成された走査信号に応じて、ゲート
線Ｇ１，Ｇ２，Ｇ３…Ｇｎのレベルを図５に示すように
順次にハイレベルになるように変化させて行う。ここ
で、ゲート線がハイレベルになると、当該ゲート線に接
続された全てのスイッチ素子１２が開かれる。

【００２１】走査用スイッチ１６は、出力論理回路を通
して、水平走査手段としての水平シフトレジスタ４に接
続してあり、水平シフトレジスタ４からの走査信号に応
じて、走査用スイッチ１６が順次開き、ゲート線Ｇ1 ，
Ｇ2 …Ｇn の走査に同期して、映像信号を信号線Ｓ1 ，
Ｓ2 …Ｓn に送信する。

【００２２】このように、垂直シフトレジスタ２および
水平シフトレジスタ４からの走査信号に基づいて表示部
１０を駆動するためには、垂直シフトレジスタ２および
水平シフトレジスタ４に駆動信号（ＨＳＴ，ＨＣＫ１，
ＨＣＫ２，ＶＳＴ，ＶＣＫ１，ＶＣＫ２）をそれぞれ入
力する必要がある。

【００２３】本実施例では、前述したように、これら駆
動信号（ＨＳＴ，ＨＣＫ１，ＨＣＫ２，ＶＳＴ，ＶＣＫ
１，ＶＣＫ２）のうち、パルス信号ＨＳＴ，ＶＳＴおよ
び駆動パルス信号ＨＣＫ１，ＨＣＫ２を外部駆動装置１
１において生成し、駆動パルス信号ＶＣＫ１，ＶＣＫ２
をＬＣＤ９に内蔵されたＶＣＫ生成回路１３において生
成する。

【００２４】従って、外部駆動装置１１は、パルス信号
ＨＳＴ，ＶＳＴおよび駆動パルス信号ＨＣＫ１，ＨＣＫ
２をＬＣＤ９に出力し、駆動パルス信号ＶＣＫ１，ＶＣ
Ｋ２をＬＣＤ９に出力する必要がない。その結果、ＬＣ
Ｄ９には、駆動パルス信号ＶＣＫ１，ＶＣＫ２を入力す
るための入力端子を設ける必要がなく、入力端子の数を
削減できる。

【００２５】ＬＣＤ９においては、外部駆動装置１１か
ら入力したパルス信号ＨＳＴおよび駆動パルス信号ＨＣ
Ｋ１，ＨＣＫ２が水平シフトレジスタ４に供給され、外
部駆動装置１１から入力したパルス信号ＶＳＴがＶＣＫ
生成回路１３および垂直シフトレジスタ２に供給され
る。

【００２６】ＬＣＤ９においては、水平シフトレジスタ
４からＶＣＫ生成回路１３にパルス信号ＨＯＵＴが出力
される。パルス信号ＨＯＵＴは、パルス信号ＨＳＴに同
期した信号であり、駆動パルス信号ＨＣＫ１のうち信号
線Ｓｎを走査するために用いられるハイレベルのパルス
が出力されるタイミングで出力される。ここで、信号線
Ｓｎは、水平方向走査において信号線Ｓ１〜Ｓｎを順次
に走査する際に最後に走査される。本実施例では、この
ように水平シフトレジスタ４で自然に発生するパルス信
号ＨＯＵＴに基づき、後述するように、駆動パルス信号
ＶＣＫ１，ＶＣＫ２を生成する。

【００２７】ＶＣＫ生成回路１３は、外部駆動装置１１
から入力したパルス信号ＶＳＴと、水平シフトレジスタ
４から入力したＨＯＵＴとに基づいて駆動パルス信号Ｖ
ＣＫ１，ＶＣＫ２を生成し、これらの駆動パルス信号Ｖ
ＣＫ１，ＶＣＫ２を垂直シフトレジスタ２に出力する。

【００２８】このように、本実施例では、駆動パルス信
号ＶＣＫ１，ＶＣＫ２は、ＬＣＤ９に内蔵されたＶＣＫ
生成回路１３において生成される。

【００２９】図２は、ＶＣＫ生成回路１３の一例を説明
するための図である。図２に示すように、ＶＣＫ生成回
路１３は、例えばＤ型フリップフロップＦＰを用いて実
現される。この場合には、Ｄ型フリップフロップＦＰの
クロック端子ＣＬＫにパルス信号ＨＯＵＴ、ＲＥＳＥＴ
端子にパルス信号ＶＳＴを入力し、Ｄ端子と￣（反転）
Ｑ端子とを接続する。このとき、Ｑ端子の出力が駆動パ
ルス信号ＶＣＫ１、￣Ｑ端子の出力が駆動パルス信号Ｖ
ＣＫ２となる。

【００３０】以下、ＶＣＫ生成回路１３として用いられ
る回路のその他の例について説明する。図３はＶＣＫ生
成回路１３の回路図、図４（Ａ）はφがローレベルのと
きの図３に示すＶＣＫ生成回路１３の等価回路図、図４
（Ｂ）はφがハイレベルのときの図３に示すＶＣＫ生成
回路１３の等価回路図である。

【００３１】図３に示すように、ＶＣＫ生成回路１３
は、ＮＯＴゲート２０〜２８、ＮＯＲゲート２９、ＮＡ
ＮＤゲート３０およびスイッチＳＷ１〜ＳＷ４で構成さ
れる。ＶＣＫ生成回路１３では、パルス信号ＶＳＴを、
２入力１出力のＮＡＮＤゲート３０の一方の入力端子に
入力すると共に、ＮＯＴゲート２５、２６、２７を順次
介してＮＡＮＤゲート３０の他方の入力端子にも入力す
る。ＮＡＮＤゲート３０の出力端子はＮＯＴゲート２８
の入力端子に接続され、ＮＯＴゲート２８の出力端子は
２入力１出力のＮＯＲゲート２９の一方の入力端子に接
続されている。ＮＯＲゲート２９の出力端子は、スイッ
チＳＷ２を介してＮＯＴゲート２２の入力端子に接続さ
れると共に、スイッチＳＷ２，ＳＷ１を順次介してＮＯ
Ｔゲート２４の出力端子にも接続されている。ＮＯＴゲ
ート２２の出力端子は、ＮＯＲゲート２９の他方の入力
端子、スイッチＳＷ３を介してＮＯＴゲート２３の入力
端子、および、スイッチＳＷ３，ＳＷ４を介してＮＯＴ
ゲート２４の出力端子にそれぞれ接続されている。ＮＯ
Ｔゲート２３の出力端子は、ＮＯＴゲート２４の入力端
子に接続されている。ここで、ＮＯＴゲート２３から出
力される信号が駆動パルス信号ＶＣＫ１となり、ＮＯＴ
ゲート２４から出力される信号が駆動パルス信号ＶＣＫ
２となる。

【００３２】スイッチＳＷ１〜ＳＷ４は、トランジスタ
を用いて構成され、コントロール信号φと、φを反転さ
せたコントロール信号￣（反転）φとに基づいて、導通
状態および非導通状態になる。スイッチＳＷ１，ＳＷ４
はコントロール信号φがローレベルのときに非導通状態
になり、コントロール信号φがハイレベルのときに導通
状態になる。これに対し、スイッチＳＷ２，ＳＷ３はコ
ントロール信号φがハイレベルのときに非導通状態にな
り、コントロール信号φがローレベルのときに導通状態
になる。従って、コントロール信号φがローレベルのと
きには、図３に示すＶＣＫ生成回路１３は、図４（Ａ）
に示すような等価回路になる。一方、コントロール信号
φがハイレベルのときには、図２に示すＶＣＫ生成回路
１３は、図４（Ｂ）に示すような等価回路になる。

【００３３】コントロール信号￣φは、パルス信号ＨＯ
ＵＴに応じたＮＯＴゲート２０の出力信号であり、コン
トロール信号φはパルス信号ＨＯＵＴに応じたＮＯＴゲ
ート２１の出力信号である。

【００３４】ＶＣＫ生成回路１３の動作について説明す
る。図６は、ＶＣＫ生成回路１３の動作を説明するため
のタイミングチャートである。図６において、信号Ｓ
Ａ，ＳＢ，ＳＣ，ＳＤ，ＳＥ，ＳＧは、それぞれＶＣＫ
生成回路１３の動作時における、図３に示す点Ａ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆ，Ｇの波形である。ＶＣＫ生成回路１３
では、パルス信号ＶＳＴがＮＯＴゲート２５，２６，２
７において所定時間だけ遅延されてＮＡＮＤゲート３０
の一方の入力端子に入力されると共に、遅延されていな
いパルス信号ＶＳＴがＮＡＮＤゲート３０の他方の入力
端子に入力される。そして、ＮＡＮＤゲート３０におい
て、当該遅延されたパルス信号ＶＳＴと遅延されていな
いパルス信号ＶＳＴとの論理積の否定が算出され、当該
論理積の否定に相当する信号がＮＯＴゲート２８にて反
転され、当該反転された信号がパルス信号ＲＥＳＥＴと
してＮＯＲゲート２９の一方の入力端子に出力される。
このとき、パルス信号ＲＥＳＥＴは、パルス信号ＶＳＴ
に含まれるハイレベルのパルスに同期し、このパルス幅
を短縮したパルス幅を有するハイレベルのパルスを含ん
だ図６に示す波形をしている。

【００３５】一方、パルス信号ＨＯＵＴは図６に示すよ
うな波形をしており、コントロール信号φはパルス信号
ＨＯＵＴと同一波形をしており、コントロール信号￣φ
はパルス信号ＨＯＵＴを反転させた波形をしている。

【００３６】ＶＣＫ生成回路１３は、パルス信号ＲＥＳ
ＥＴおよびコントロール信号φ，￣φに基づいて以下の
ように動作する。図６に示すように、パルス信号ＲＥＳ
ＥＴがローレベルからハイレベルに立ち上がると、当該
立ち上がりに同期して、ＮＯＲゲート２９の出力点であ
る点Ｄに図６に示すようなローレベルの信号ＳＤが現れ
る。このとき、パルス信号ＨＯＵＴはローレベルであ
り、当該ローレベルの間において、ＶＣＫ生成回路１３
は実質的に図４（Ａ）に示すように、スイッチＳＷ２，
ＳＷ３が導通状態であり、スイッチＳＷ１，ＳＷ４が非
導通状態である回路を構成している。パルス信号ＲＥＳ
ＥＴは、新規のフィールドについて、走査を開始する直
前のタイミングでハイレベルのパルスを出力する。

【００３７】その後、パルス信号ＲＥＳＥＴがハイレベ
ルからローレベルに立ち下がると、パルス信号ＲＥＳＥ
Ｔは次のフィールドの走査を開始する直前までローレベ
ルを維持する。そして、パルス信号ＨＯＵＴがローレベ
ルの間は、信号ＳＤがローレベルであるため、ＳＢはロ
ーレベル、信号ＳＣ，ＳＥはハイレベル、信号ＳＦ（Ｖ
ＣＫ１）はローレベル、信号ＳＧ（ＶＣＫ２），ＳＡは
ハイレベルとなる。

【００３８】その後、パルス信号ＨＯＵＴがローレベル
からハイレベルに立ち上がると、ＶＣＫ生成回路１３は
図４（Ｂ）に示すように、スイッチＳＷ２，ＳＷ３が非
導通状態であり、スイッチＳＷ１，ＳＷ４が導通状態で
ある回路を構成する。パルス信号ＨＯＵＴの当該立ち上
がりに同期して、点Ａと点Ｂとが導通状態になることか
ら、信号ＳＢはローレベルから信号ＳＡのハイレベルに
立ち上がる。それと同時に、信号ＳＣはハイレベルから
ローレベルに立ち下がり、信号ＳＤは立ち上がる。この
とき、信号ＳＡ，ＳＥ，ＳＦ，ＳＧのレベルは変化しな
い。そして、パルス信号ＨＯＵＴがハイレベルの間は、
信号ＳＡ〜ＳＧは、上記ＨＯＵＴの立ち上がり後のレベ
ルを維持する。

【００３９】その後、パルス信号ＨＯＵＴがハイレベル
からローレベルに立ち下がると、ＶＣＫ生成回路１３は
図４（Ａ）に示す回路を構成する。パルス信号ＨＯＵＴ
の当該立ち下がりに同期して、点Ｃと点Ｅとが導通状態
になることから、信号ＳＥは信号ＳＣのローレベルに立
ち下がる。当該信号ＳＥの立ち下がりに応じて、信号Ｓ
Ｆは立ち上がり、信号ＳＧは立ち下がり、信号ＳＡも立
ち下がる。

【００４０】以後、信号ＳＡ，ＳＢ，ＳＣ，ＳＤ，Ｓ
Ｅ，ＳＦ（ＶＣＫ１）および，ＳＧ（ＶＣＫ２）は、パ
ルス信号ＨＯＵＴに応じて、上述した変化を繰り返し、
図６に示すような波形を得る。

【００４１】上述したように、ＶＣＫ生成回路１３によ
れば、水平シフトレジスタ４から供給されるパルス信号
ＨＯＵＴおよび外部駆動装置１１から供給されるパルス
信号ＶＳＴに基づいて、駆動パルス信号ＶＣＫ１，ＶＣ
Ｋ２を生成することができる。ＶＣＫ生成回路１３は、
ＬＣＤ９内部に、垂直シフトレジスタ２および水平シフ
トレジスタ４と共に内蔵されるため、外部駆動装置１１
からＬＣＤ９に出力する信号のうち、駆動パルス信号Ｖ
ＣＫ１，ＶＣＫ２を出力する必要がなくなる。

【００４２】その結果、ＬＣＤ９の少なくとも２つの入
力端子を削減できため、検査時における入力端子の検査
項目を削減でき、検査時間を短縮できる。また、このよ
うに、ＬＣＤパネル１の入力端子の数を削減できること
から、当該入力端子に接続される配線の数も削減でき
る。そのため、入力端子および配線をレイアウトする際
の自由度を高めることができる。また、ＬＣＤ９の入力
端子の数を低減できる結果、静電気等の外乱の影響を低
減でき、走査回路の動作の信頼性を高めることができ
る。また、外部駆動装置１１において、駆動パルス信号
ＶＣＫ１，ＶＣＫ２を生成する必要がなくなり、外部駆
動装置１１の構成を簡単化できる。

【００４３】第２実施例について説明する。本実施例の
平面表示装置および表示装置用走査回路は、上述した第
１実施例のものと比較して、液晶６および容量素子８の
一端に接続された共通電極に共通電位Ｖcom を供給する
ための共通電位発生回路をもＬＣＤパネルに内蔵させた
点が相違し、その他は共通する。すなわち、本実施例で
は、共通電位Ｖcom を、図１に示す外部駆動装置１１か
ら入力することなく、ＬＣＤ９の内部において生成す
る。本実施例の表示装置走査回路は、図７に示すよう
に、共通電位発生回路３９をＬＣＤ９に内蔵し、共通電
位発生回路３９において共通電位Ｖcom を生成してい
る。共通電位発生回路３９において生成された共通電位
Ｖcom は点線で示す供給ライン１５を介して液晶６およ
び容量素子８の一端に接続された共通電極に供給され
る。

【００４４】共通電位発生回路３９について詳細に説明
する。図７に示すように、共通電位発生回路３９は、Ｖ
dd供給ラインとＶss供給ラインとの間に、抵抗４０、お
よび、ｎＭＯＳトランジスタなどの薄膜トランジスタ
（ＴＦＴ）４１〜４５を直列に接続し、これと並列にＴ
ＦＴ４６、４７を直列に接続している。ここで、Ｖddは
約１２〜約１５Ｖである。ＴＦＴ４１〜４５，４７は、
それぞれドレインとゲートとを接続している。ＴＦＴ４
６のゲートは、ＴＦＴ４１のドレインに接続されてい
る。ＴＦＴ４６のソースとＴＦＴ４７のドレインとの接
続点は点線で示す供給ライン１５を介して共通電極に接
続され、当該接続点の電位が共通電位Ｖcom となる。

【００４５】共通電位発生回路３９では、ＴＦＴ４１〜
４５は、それぞれゲートとソースとの間に約１．０〜約
１．２Ｖの電圧降下を生じ、当該電圧降下に応じた所定
の電位が、ＴＦＴ４１のドレインと抵抗４０との接続点
であるＴＦＴ４６のゲートに発生する。このようにして
ＴＦＴ４６のゲートに発生した電位によって、ＴＦＴ４
６のソースには約６．０Ｖより若干低い電位が発生し、
当該電位が共通電位Ｖcom になる。

【００４６】抵抗４０の抵抗値、および、抵抗４０とＶ
ss供給ラインとの間に接続されるＴＦＴの数は、ＴＦＴ
４６のソースの電位が約６．０Ｖより若干低くなるよう
に決定される。

【００４７】このように、共通電位発生回路３９では、
ＴＦＴ４１〜４５のゲートとソースとの間の電圧降下を
積み上げることで、ＴＦＴ４６のソースに必要な共通電
位Ｖcom を発生させる。このように、ＴＦＴを用いて共
通電位Ｖcom を発生させることで、Ｖss供給ラインおよ
びＶdd供給ラインの電位に変動が生じた場合に、これら
のＴＦＴが当該電位の変動による共通電位Ｖcom の変動
を抑制するように作用する。その結果、共通電位発生回
路３９によれば、安定した共通電位Ｖcom を発生するこ
とができる。

【００４８】また、共通電位Ｖcom を生成する共通電位
発生回路３９をＬＣＤ９に内蔵させたことで、共通電圧
Ｖcom を外部から提供するための入力端子を設ける必要
がなくなる。その結果、第１実施例の場合に比べて、Ｌ
ＣＤ９の入力端子をさらに削減できる。

【００４９】また、本実施例の表示装置用走査回路によ
れば、共通電位Ｖcom をＬＣＤ９の内部において発生さ
せるため、シグナル電圧Ｖsig の中心電位と共通電位Ｖ
comとの間にずれが生じることを適切に防止できる。す
なわち、本実施例によれば、外部駆動装置１１において
共通電位Ｖcom を生成する場合に比べて、共通電位Ｖco
m の生成地点から共通電極までの配線距離を短縮化で
き、配線抵抗による共通電位Ｖcom の電圧降下を小さく
できる。その結果、共通電位Ｖcom の電位を生成当初の
電位、すなわち、シグナル電圧Ｖsig の中心電位に近づ
けるための設計が容易である。

【００５０】上述した実施例では、２相駆動方式を用い
た場合について例示したが、駆動方式としては単相駆動
方式を用いてもよい。この場合には、垂直シフトレジス
タ２および水平シフトレジスタ４には、それぞれＶＣＫ
１およびＨＣＫ１が入力され、パルス信号ＶＳＴ，ＨＳ
Ｔおよび駆動パルス信号ＨＣＫ１の３つの信号が外部駆
動装置１１からＬＣＤ９に送信される。また、別の実施
例として、単相の信号を外部駆動装置１１からＬＣＤ９
へ送信し、ＬＣＤ９の内部において２相駆動方式による
信号を生成するようにしてもよい。

【００５１】また、上述した実施例では、ＶＣＫ生成回
路１３は水平シフトレジスタ４にて生成されたパルス信
号ＨＯＵＴに基づいて駆動パルス信号ＶＣＫ１，ＶＣＫ
２を生成したが、ＶＣＫ生成回路１３は外部駆動装置１
１から入力されるパルス信号ＨＳＴに基づいて駆動パル
ス信号ＶＣＫ１，ＶＣＫ２を生成してもよい。パルス信
号ＨＳＴとパルス信号ＨＯＵＴとは実質的に同じだから
である。

【００５２】

【発明の効果】以上説明したように、本発明の表示装置
用走査回路によれば、外部装置から表示装置用走査回路
に垂直走査パルス信号を送信する必要がなく、外部装置
から表示装置用走査回路に送信する信号の数を削減でき
る。そのため、本発明の表示装置走査回路には垂直走査
パルス信号を入力するための入力端子を設ける必要がな
く、表示装置走査回路の入力端子数の数を削減できる。
また、本発明の平面表示装置によれば、外部装置から平
面表示装置に垂直走査パルス信号を入力する必要がな
く、外部装置から平面表示装置に送信する信号の数を削
減できる。そのため、本発明の平面表示装置には垂直走
査パルス信号を入力するための入力端子を設ける必要が
なく、平面表示装置の入力端子数の数を削減できる。本
発明の表示装置用走査回路および平面表示装置によれ
ば、入力端子を削減できる結果、入力端子に接続される
配線の数も削減でき、配線および入力端子をレイアウト
する際の自由度を高めることができる。また、本発明の
表示装置用走査回路および平面表示装置によれば、入力
端子を削減できる結果、検査時における検査項目の数を
削減でき、検査時間を短縮短縮できる。また、本発明の
表示装置用走査回路および平面表示装置によれば、入力
端子を削減できる結果、静電気などの外乱の影響を少な
くできる。さらに、本発明の表示装置用走査回路および
平面表示装置によれば、外部装置において垂直走査パル
ス信号を生成する必要がなく、外部装置の構成を簡単化
できる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る表示装置用走査回路
を用いたＬＣＤの要部等価回路図である。

【図２】図１に示すＶＣＫ生成回路の一例としてＤフリ
ップフロップを説明するための図である。

【図３】ＶＣＫ生成回路のその他の例を説明するための
回路図である。

【図４】（Ａ）はφがローレベルのときの図３に示すＶ
ＣＫ生成回路の等価回路図、（Ｂ）はφがハイレベルの
ときの図３に示すＶＣＫ生成回路の等価回路図である。

【図５】パルス信号ＶＳＴ、駆動パルス信号ＶＣＫ１お
よびゲート線に印加される走査信号との関係を説明する
ためのタイミングチャートである。

【図６】ＶＣＫ生成回路の動作を説明するためのタイミ
ングチャートである。

【図７】本発明の第２実施例に係わる表示装置用走査回
路を用いたＬＣＤの要部等化回路図である。

【図８】信号線Ｓ1 ，Ｓ2 , …Ｓn に印加されるシグナ
ル電圧Ｖsig と共通電位Ｖcomとの関係を説明するため
の信号波形図である。

【図９】従来の表示装置用走査回路について説明するた
めの図である。

【符号の説明】

１・・・ＬＣＤパネル ２・・・垂直シフトレジスタ ４・・・水平シフトレジスタ ５、１１・・・外部駆動装置 ６・・・液晶 ８・・・容量素子 ９・・・ＬＣＤ １０・・・表示部 １２・・・スイッチ素子 １３・・・ＶＣＫ生成回路 １６・・・走査スイッチ ３９・・・共通電位発生回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】走査線数に対応した数のゲート線と、前記
   ゲート線の走査に同期して、前記走査線数に対応した映
   像信号が入力され、前記ゲート線に実質的に直交するよ
   うに配置された信号線と、これらのゲート線と信号線と
   の交点に形成される画素とを有する表示装置の前記信号
   線および前記ゲート線を走査する表示装置走査回路であ
   って、 当該表示装置走査回路の外部から、走査対象とする前記
   信号線を順次に特定するための第１の駆動信号と前記信
   号線の走査を開始するタイミングを決定する第１のパル
   ス信号とを入力し、前記第１の駆動信号および前記第１
   のパルス信号に基づいて前記信号線を順次に走査し、当
   該走査において、前記第１のパルス信号に同期した信号
   であり、前記信号線のうち最後に走査される信号線を走
   査するタイミングでパルスを出力する第２のパルス信号
   を生成する水平シフトレジスタと、 前記表示装置用走査回路の外部から前記ゲート線の走査
   を開始するタイミングを決定する前記第３のパルス信号
   を入力し、当該第３のパルス信号と、前記水平シフトレ
   ジスタが生成した前記第２のパルス信号とを用いて、走
   査対象とする前記ゲート線を順次に特定するための第２
   の駆動信号を生成する駆動信号生成手段と、 前記第３のパルス信号および前記第２の駆動信号に基づ
   いて前記ゲート線を順次に走査する垂直シフトレジスタ
   とを有する表示装置用走査回路。
2. 【請求項２】外部から水平走査パルス信号を入力する平
   面表示装置であって、 走査線数に対応した数のゲート線と、前記ゲート線の走
   査に同期して、前記走査線数に対応した映像信号が入力
   され、前記ゲート線に実質的に直交するように配置され
   た複数の信号線と、前記ゲート線と前記信号線との交点
   に形成される画素とを有する表示手段と、 当該平面表示装置の外部から、走査対象とする前記信号
   線を順次に特定するための第１の駆動信号と前記信号線
   の走査を開始するタイミングを決定する第１のパルス信
   号とを入力し、前記第１の駆動信号および前記第１のパ
   ルス信号に基づいて前記信号線を順次に走査し、当該走
   査において、前記第１のパルス信号に同期した信号であ
   り、前記信号線のうち最後に走査される信号線を走査す
   るタイミングでパルスを出力する第２のパルス信号を生
   成する水平シフトレジスタと、 当該平面表示装置の外部から前記ゲート線の走査を開始
   するタイミングを決定する前記第３のパルス信号を入力
   し、当該第３のパルス信号と、前記水平シフトレジスタ
   が生成した前記第２のパルス信号とを用いて、走査対象
   とする前記ゲート線を順次に特定するための第２の駆動
   信号を生成する駆動信号生成手段と、 前記第３のパルス信号および前記第２の駆動信号に基づ
   いて前記ゲート線を順次に走査する垂直シフトレジスタ
   とが駆動基板に一体的に形成された平面表示装置。
3. 【請求項３】走査線数に対応した数のゲート線と、前記
   ゲート線の走査に同期して、前記走査線数に対応した映
   像信号が入力され、前記ゲート線に実質的に直交するよ
   うに配置された信号線と、これらのゲート線と信号線と
   の交点に形成される画素とを有する表示装置の前記信号
   線および前記ゲート線を走査する表示装置走査回路であ
   って、 当該表示装置走査回路の外部から、走査対象とする前記
   信号線を順次に特定するための第１の駆動信号と前記信
   号線の走査を開始するタイミングを決定する第１のパル
   ス信号とを入力し、前記第１の駆動信号および前記第１
   のパルス信号に基づいて前記信号線を順次に走査する水
   平シフトレジスタと、 前記表示装置用走査回路の外部から、前記垂直シフトレ
   ジスタが前記ゲート線の走査を開始するタイミングを決
   定する第２のパルス信号を入力し、当該第２のパルス信
   号および前記第１のパルス信号を用いて、走査対象とす
   る前記ゲート線を順次に特定するための第２の駆動信号
   を生成する駆動信号生成手段と、 前記第２のパルス信号および前記第２の駆動信号に基づ
   いて前記ゲート線を順次に走査する垂直シフトレジスタ
   とを有する表示装置用走査回路。