JP3849433B2 - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP3849433B2 JP3849433B2 JP2001037507A JP2001037507A JP3849433B2 JP 3849433 B2 JP3849433 B2 JP 3849433B2 JP 2001037507 A JP2001037507 A JP 2001037507A JP 2001037507 A JP2001037507 A JP 2001037507A JP 3849433 B2 JP3849433 B2 JP 3849433B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- clock signal
- signal
- data
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動回路、表示パネル、表示装置、および電子機器に関する。
【０００２】
【従来の技術】
マトリクス型の表示パネルは、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられるとともに各スイッチング素子の一端が接続された複数のデータ線が設けられた素子基板と、走査線やカラーフィルタなどが形成された対向基板と、両基板の間に充填された液晶とを備えている。このような構成において、スイッチング素子として薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの２端子型非線形素子を用いたものがある。
【０００３】
この表示パネルの各データ線に、表示階調に応じてパルス幅変調されたデータ線信号を供給する一方、各走査線にそれらを順次選択する走査線信号を供給すると、各画素のスイッチング素子が表示階調に応じた期間だけオン状態となり、液晶に電圧が印加される。これにより、所望の階調表示が得られることになる。
【０００４】
データ線駆動回路は、画像データに基づいて上述したデータ線信号を生成するが、このデータ線駆動回路の前段に書き込みと読み出しを同時に行うことができるＶＲＡＭを設けることがある。このＶＲＡＭはバッファとして機能し、一画面分の画像データを記憶するようになっている。ＶＲＡＭからの画像データの読み出しは、表示パネルに設けられた制御回路によって制御される一方、外部装置はＶＲＡＭに対して画像データを書き込む。
【０００５】
静止画を表示する場合には、ＶＲＡＭに記憶された画像データを繰り返し読み出せばよいので、画像データの生成処理を簡略化できる。これにより、システム全体の消費電力を削減することが可能となる。
【０００６】
【発明が解決しようとする課題】
ところで、特定用途の電子機器にあっては、静止画を表示する領域と、動画と静止画を表示する領域が分かれているものがある。例えば、携帯電話機では、画面の下部分に電源のオン・オフ、電池の状態、圏内・圏外等を示すアイコを表示する一方、他の部分にインターネット経由で受信した動画や電子メールのテキストを表示するものがある。
【０００７】
このように予め静止画のみが表示される領域と、静止画と動画が表示される領域とが分かれている場合に一画面全体をＶＲＡＭに記憶するとすれば、後者の領域については、頻繁にＶＲＡＭの内容を書き換える必要があるので、却って消費電力が増大していまうといった問題がある。くわえて、ＶＲＡＭの記憶容量が大きくなり、コストの上昇を招来するといった問題がある。
【０００８】
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、少ない記憶容量で消費電力を削減するのに好適な駆動回路、表示装置、および、電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係わる表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素を備え、第１表示領域と第２表示領域と有する表示装置であって、前記複数の走査線を順次選択する走査線駆動部と、前記第２表示領域に対応する第２画像データを記憶する記憶部と、外部から供給される入力画像データが、前記第１表示領域に対応する第１画像データと前記第２画像データとで構成される場合には、前記第２画像データを記憶部に書き込む一方、前記入力画像データが前記第１画像データのみで構成される場合には、前記記憶部から前記第２画像データを読み出す制御部と、前記入力画像データが前記第１画像データと前記第２画像データとで構成される場合には、前記入力画像データを選択し、前記入力画像データが前記第１画像データのみで構成される場合には、前記第１画像データと前記記憶部から読み出した前記第２画像データとを選択して出力画像データを生成する第１選択部と、前記出力画像データが前記入力画像データである場合には、外部から供給される前記第１表示領域の走査線を駆動する第１クロック信号及び前記第１表示領域のデータ線を駆動する第２クロック信号を選択する一方、前記出力画像データが前記記憶部から読み出した前記第２画像データである場合には、内部で生成した前記第２表示領域の走査線を駆動する第３クロック信号及び前記第２表示領域のデータ線を駆動する第４クロック信号を選択する第２選択部と、前記出力画像データに基づいて、前記各データ線を駆動するためのデータ信号を生成するとともに前記走査線が選択された際に前記複数のデータ線に前記データ信号を供給するデータ線駆動部と、を備え、前記第２選択部は、前記出力画像に前記第２画像データが含まれる場合、第１画像データに対して前記第１クロック信号及び前記第２クロック信号を選択するとともに前記第２画像データに対して前記第３クロック信号及び前記第４クロック信号を選択し、１フレーム期間の途中で前記選択が切り替えられることを特徴とする。
【００１０】
この発明によれば、第１表示領域の第１画像データを記憶しないので、記憶部の記憶容量を削減することができ、また、書き込みや読み出しに要する電力を削減することが可能となる。
【００１１】
ここで、前記第２表示領域は、静止画を表示するためのものであることが好ましい。第２表示領域の第２画像データについては記憶部に記憶されることになるので、記憶部から繰り返し同一データを読み出すことになる。これにより、消費電力を削減することが可能となる。
【００１２】
次に、本発明に係わる表示パネルは、上述した駆動回路と、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素とを備える。この発明によれば、表示パネルに駆動回路を備えるので、小型化が容易になる。くわえて、表示パネルの消費電力を削減することができる。
【００１３】
ここで、前記制御部は、マスタークロック信号を生成する発振部と、前記マスタークロック信号を分周して得たクロック信号に基づいて、前記第２画像データを前記記憶部に対して読み書きするものであってもよい。この発明は、外部からクロック信号の供給を受けることなく表示パネルの内部で処理を完結させるものである。
【００１４】
また、前記制御部は、外部から供給されるクロック信号に基づいて、前記第２画像データを読み書きするものであってもよい。この発明は、外部に同期して読み出し処理および書き込み処理を行うものである。
【００１５】
さらに、前記制御部は、マスタークロック信号を生成する発振部を備え、前記マスタークロック信号を分周して得た読み出しクロック信号に基づいて、前記第２画像データを前記記憶部から読み出す一方、外部から供給される書き込みクロック信号に基づいて、前記第２画像データを前記記憶部に書き込むものであってもよい。この発明は書き込みは外部に同期する一方、読み出しは内部に同期させるものである。つまり、この発明によれば、書き込みと読み出しを非同期で実行することが可能である。
【００１６】
くわえて、前記制御部は、前記入力画像データのうち前記第２画像データの供給が中断されることを示し、かつ、外部から供給される外部処理終了信号がアクティブになると、前記記憶部から前記第２画像データの読み出しを開始し、前記第２画像データの読み出しが終了すると、処理が終了したことを示し、かつ外部に出力する内部処理終了信号をアクティブにすることが好ましい。読み出しと書き込みを非同期で行う場合にあっては、外部と内部のどちらが主導で処理を実行するかが問題となるが、この発明によれば、処理が終了したことを互いに相手方に知らせることができる。
【００１８】
次に、本発明の表示装置は、上述した表示パネルと、前記入力画像データを生成する画像信号処理回路とを備える。ここで、前記画像信号処理回路は、直前と現在のフレーム間で前記第２表示領域に表示する画像が変化した場合には、前記第１画像データと前記第２画像データとで構成される前記入力画像データを生成する一方、直前と現在のフレーム間で前記第２表示領域に表示する画像が変化しなかった場合には、前記第２画像データのみで構成される前記入力画像データを生成することが好ましい。この発明によれば、第２表示領域の画像が変化した場合にのみ第２画像データを生成するので、画像信号処理回路の消費電力を削減することができる。
【００１９】
次に、本発明に係る電子機器は、上述した表示装置を備えるものであって、例えば、携帯電話、携帯端末、ディジタルスチルカメラの他にも、液晶テレビや、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが該当する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜１．第１実施形態＞
＜１−１：表示装置の全体構成＞
はじめに、本発明の第１実施形態に係る表示装置の電気的構成について説明する。図１は、この表示装置の電気的な構成を示すブロック図である。この図に示すように表示装置は、液晶パネル１００、画像信号処理回路７００、および電源回路８００を備える。
【００２１】
このうち、液晶パネル１００の表示領域ＡＢには、ｎ本のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、ｍ本の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されるとともに、データ線２１２と走査線３１２との各交差に対応して画素１１６が形成されている。さらに、各画素１１６は、液晶層１１８と、スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０との直列接続からなる。
【００２２】
また、表示領域ＡＢは、主として動画が表示される（静止画が表示されることもあり得る）第１表示領域Ａと静止画のみが表示される第２表示領域Ｂとを備えている。図２は、表示領域と走査線番号との関係を示す説明図である。この図に示すように第１表示領域Ａは画面の上側に位置し、そこには第１番目から第ｐ番目までの走査線３１２が配置される。一方、第２表示領域Ｂは画面の下側に位置し第ｑ＋１番目から第ｎ番目までの走査線３１２が配置される。なお、以下の説明では第２表示領域Ｂにはｑ（＝ｎ−ｐ）本の走査線３１２が配置されるものとする。
【００２３】
次に、液晶パネル１００のＹドライバ３５０は、１チップのＩＣで構成され、一般には走査線駆動回路と呼ばれる。Ｙドライバ３５０は、走査信号Ｙ１、Ｙ２、……、Ｙｍを対応する走査線３１２に供給するものであって、詳細には、走査線３１２を１本毎に（１水平走査期間毎に）順次選択する。
【００２４】
次に、Ｘドライバ２５０は、１チップのＩＣで構成され、ＶＲＡＭ４００、選択回路４１０、データ線駆動回路５００、および制御回路６００を備える。
まず、ＶＲＡＭ４００は、画素数ｋ（＝ｑ・ｍ）と一致する数の記憶領域を備えており、各記憶領域に第２表示領域Ｂの画像データが記憶されるようになっている。ＶＲＡＭ４００としては、書き込みと読み出しが非同期で動作する２ポートタイプのもの、あるいは、書き込みと読み出しを同時に行うことができないシングルポートタイプのものを用いてもよい。
【００２５】
以下の説明では、画像信号処理回路７００から供給される画像データを入力画像データＤin、入力画像データＤinのうち第１表示領域Ａに対応する画像データを第１画像データＤａ、入力画像データＤinのうち第２表示領域Ｂに対応する画像データを第２画像データＤｂと称することにする。
【００２６】
次に、選択回路４１０は、入力画像データＤinとＶＲＡＭ４００から供給される第２画像データＤｂとを選択して出力画像データＤoutを生成し、これをデータ線駆動回路５００に供給する。
【００２７】
次に、データ線駆動回路５００は、Ｙドライバ３５０により選択された走査線３１２に位置する画素１１６に対し、表示内容に応じたデータ信号Ｘ１、Ｘ２、…、Ｘｎを、それぞれ対応するデータ線２１２を介して供給するものである。
【００２８】
次に、制御回路６００は、マスタークロック信号を生成する発振回路を内蔵しており、マスタークロック信号に基づいて、Ｙドライバ３５０、ＶＲＡＭ４００、選択回路４１０およびデータ線駆動回路５００に対して、各種制御信号やクロック信号などを供給して、これらを制御する。詳細には後述するが、制御回路６００は、ＶＲＡＭ４００に対して第２画像データＤｂを読み書きするためのクロック信号ＣＫとアドレス信号ＡＤＲを生成し、これをＶＲＡＭ４００に供給するようになっている。
【００２９】
また、制御回路６００は、電源回路８００から給電される電源電圧に基づいて、データ信号におけるデータ電圧および走査信号の非選択電圧として兼用される電圧±ＶD／２と、走査信号の選択電圧として用いられる電圧±ＶSとをそれぞれ生成する。さらに、制御回路６００は、１フレームの開始を指示する開始パルスＹＤを生成し、これを画像信号処理回路７００へ出力する。なお、本実施形態においては、走査線３１２やデータ線２１２に印加される電圧の極性は、データ線２１２に印加されるデータ電圧±ＶD／２の中間電位を基準として高電位側を正とし、低電位側を負としている。
【００３０】
次に、画像信号処理回路７００は、入力画像データＤinを生成するとともに、これをＶＲＡＭ４００に書き込むために用いるライトイネーブル信号ＷＥを生成し、液晶パネル１００に供給するものである。
【００３１】
＜１−２：液晶パネルの機械的構成＞
次に、本実施形態に係る液晶パネルの機械的な構成について説明する。図３は、液晶パネル１００の全体構成を示す斜視図である。この図に示されるように、液晶パネル１００にあっては、素子基板２００と対向基板３００とを互いに貼付した構成となっている。そして、素子基板２００の対向面において対向基板３００から張り出した一方の部分には、Ｘドライバ２５０がＣＯＧ（Chip On Glass）技術により実装されるとともに、Ｘドライバ２５０に各種信号を供給するためのＦＰＣ（Flexible Printed Circuit）基板２６０の一端が接続される。同様に、素子基板２００の対向面において対向基板３００から張り出した他方の部分には、Ｙドライバ３５０がＣＯＧ技術により実装される。なお、ＦＰＣ基板２６０の他端には、画像信号処理回路７００や電源回路８００（図１参照）がそれぞれ接続される。
【００３２】
ここで、Ｘドライバ２５０およびＹドライバ３５０における実装は、それぞれ、第１に、基板との所定位置において、接着材中に導電性微粒子を均一に分散させたフィルム状の異方性導電膜を挟持し、第２に、ベアチップたるドライバを基板に加圧・加熱することにより行われる。ＦＰＣ基板２６０の接続も同様にして行われる。なお、Ｘドライバ２５０およびＹドライバ３５０を、それぞれ素子基板２００および対向基板３００に実装する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いて、ドライバが実装されたＴＣＰ（Tape Carrier Package）を、基板の所定位置に設けられる異方性導電膜により電気的および機械的に接続する構成としても良い。
【００３３】
次に、液晶パネル１００における画素１１６の詳細構成について説明する。図４は、その構造を示す部分破断斜視図である。この図に示されるように、素子基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる画素電極２３４がＸ方向およびＹ方向にマトリクス状に配列しており、このうち、同一列に配列する２４０個の画素電極２３４が、Ｙ方向に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、データ線２１２から枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化してなる絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００３４】
また、絶縁体２０１は、素子基板２００の上面に形成されて、透明性および絶縁性を有するものである。この絶縁体２０１が形成される理由は、第２の導電体２２６の堆積後における熱処理により、第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするためである。したがって、これらが問題とならない場合には、絶縁体２０１は省略可能である。
一方、対向基板３００の対抗面には、ＩＴＯなどからなる走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向する位置に配列している。したがって、走査線３１２は、画素電極２３４の対向電極として機能することになる。
【００３５】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤（図示省略）と、適切に散布されたスペーサ（図示省略）とによって、一定の間隙を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が封入されている。したがって、図１における液晶層１１８は、データ線２１２と走査線３１２との交差において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００３６】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、各基板の背面には配向方向に応じた偏光子などがそれぞれ設けられる（いずれも図示省略）。
【００３７】
＜１−３：ＶＲＡＭおよびその周辺回路＞
次に、図５はＶＲＡＭ４００とその周辺回路の構成を示すブロック図である。なお、上述したようにＶＲＡＭ４００はｋ個の画像データを記憶する。
【００３８】
画像信号処理回路７００は、クロック信号ＣＫに同期して、開始パルスＹＤの指示する１フレームの開始タイミングから入力画像データＤinを液晶パネル１００に対して出力する。ここで、入力画像データＤinは、第１画像データＤａと第２画像データＤｂで構成されることもあれば、第１画像データＤａのみで構成されることもある。現在と直前のフレーム間で第２表示領域Ｂに表示すべき表示内容に変化がある場合には、入力画像データＤinは第１画像データＤａおよび第２画像データＤｂから構成される。一方、現在と直前のフレーム間で第２表示領域Ｂに表示すべき表示内容に変化がない場合には、入力画像データＤinは第２画像データＤｂのみから構成される。
また、画像信号処理回路７００は、第２画像データＤｂをＶＲＡＭ４００に書き込むために、第２画像データＤｂの出力期間においてアクティブ（ハイレベル）となるライトイネーブル信号ＷＥを生成する。
【００３９】
第２画像データＤｂは第２表示領域Ｂに変化があった場合にのみ出力され、ＶＲＡＭ４００に書き込まれ、必要に応じて繰り返し用いられる。したがって、第２表示領域Ｂの静止画に変化がない場合には、画像信号処理回路７００は第２画像データＤｂを生成する必要がないので、生成に要する消費電力を削減することができる。
【００４０】
また、画像信号処理回路７００と液晶パネル１００は所定のケーブルで接続されているが、ケーブルには浮遊容量がある。したがって、画像信号処理回路７００は容量性負荷を駆動する必要がある。入力画像データＤinは高周波成分を有するので、これを画像信号処理回路７００から液晶パネル１００に伝送すると大電流を消費することになる。本実施形態では、第２画像データＤｂは変化があった場合にだけ伝送すればよいので、画像信号処理回路７００の消費電力を削減することが可能となる。
【００４１】
次に、制御回路６００の詳細について説明する。図５に示すように制御回路６００は、発振回路６１０、内部タイミング制御回路６２０、およびアドレスカウンタ６３０を備えている。
【００４２】
発振回路６１０がマスタークロック信号ＭＣＫを生成して内部タイミング制御回路６２０に出力すると、内部タイミング制御回路６２０は、マスタークロック信号ＭＣＫに基づいて上述した開始パルスＹＤを生成するとともに、マスタークロック信号ＭＣＫを所定の分周比で分周してクロック信号ＣＫを生成する。
【００４３】
また、内部タイミング制御回路６２０は、アドレス信号ＡＤＲに基づいて、第２表示領域Ｂに属する走査線３１２を選択する期間に対応してアクティブ（ハイレベル）となる選択信号ＳＳを生成する。そして、内部タイミング制御回路６２０は、選択信号ＳＳとライトイネーブル信号ＷＥとに基づいて、リードイネーブル信号ＲＥを生成し、これをＶＲＡＭ４００と選択回路４１０とに供給する。リードイネーブル信号ＲＥは、選択信号ＳＳがアクティブとなり、かつ、ライトイネーブル信号ＷＥが非アクティブとなる期間にのみ、アクティブとなる信号である。
【００４４】
ＶＲＡＭ４００は、リードイネーブル信号ＲＥのアクティブ期間において第２画像データＤｂを出力する。選択回路４１０は、リードイネーブル信号ＲＥのアクティブ期間において、ＶＲＡＭ４００から出力される第２画像データＤｂを選択出力する一方、リードイネーブル信号ＲＥの非アクティブ期間において、入力画像データＤinを選択出力する。
【００４５】
次に、図６はＶＲＡＭ４００の動作を示すタイミングチャートである。なお、同図に示すデータを特定するための符号には、フレームの番号を添字として付してある。例えば、「ＤａL」は、第Ｌフレームの第１画像データを表している。また、この例では、第Ｌ−１フレームと第Ｌフレームとの間で、第２表示領域Ｂに表示すべき画像が変化し、第Ｌフレームから第Ｌ＋２フレームまでの期間は、第２表示領域Ｂに表示すべき画像が変化しないものとする。
【００４６】
時刻ｔ１から第Ｌフレームが開始すると、開始パルスＹＤが所定期間だけアクティブとなる。画像信号処理回路７００は開始パルスＹＤの立ち上がりエッジに同期して、入力画像データＤinを生成しこれをＶＲＡＭ４００および選択回路４１０に供給する。上述したように第Ｌ−１フレームと第Ｌフレームの間では、第２表示領域Ｂに表示すべき画像が変化するので、第Ｌフレームの入力画像データＤinは、第１画像データＤａLと第２画像データＤｂLとを含んでいる。
【００４７】
そして、時刻ｔ２に至ると、ライトイネーブル信号ＷＥがアクティブとなり、この状態が時刻ｔ３まで継続する。したがって、当該期間中に第２画像データＤｂLはＶＲＡＭ４００に書き込まれることになる。
【００４８】
選択信号ＳＳは、第２表示領域Ｂの選択期間に対応してアクティブとなるから、第２画像データＤｂLがアクティブとなる時刻ｔ２から時刻ｔ３までの期間アクティブとなる。しかし、当該期間においてリードイネーブル信号ＷＥがアクティブとなるので、ＶＲＡＭ４００から第２画像データＤｂが読み出されることはない。また、選択回路４００は、リードイネーブル信号ＲＥが非アクティブの期間において、入力画像データＤinを選択するから、第Ｌフレームの出力画像データＤoutは、第１画像データＤａLと第２画像データＤｂLとによって構成される。すなわち、第Ｌフレームは、第２表示領域Ｂの画像が変化しているので、選択回路４１０は、入力画像データＤinを出力画像データＤoutとしてデータ線駆動回路５００へ出力している。
【００４９】
次に、第Ｌ＋１フレームは、上述したように第Ｌフレームとの間で第２表示領域Ｂの画像が変化しない。このため、第ＬフレームにおいてＶＲＡＭ４００に書き込んだ第２画像データＤｂLを用いれば、所望の画像を表示できる。そこで、当該フレームの入力画像データＤinは図に示すように第１画像データＤｂL+1のみで構成される。また、ＶＲＡＭ４００に第２画像データＤｂを書き込む必要がないので、ライトイネーブル信号ＷＥは非アクティブとなる。
【００５０】
一方、リードイネーブル信号ＲＥは時刻ｔ４から時刻ｔ５までの期間においてアクティブとなる。このとき、ＶＲＡＭ４００からは第Ｌフレームにおいて書き込まれたデータが読み出されることになる。したがって、第Ｌ＋１フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+1と第２画像データＤｂLとから構成される。
【００５１】
次に、第Ｌ＋２フレームは、第Ｌ＋１フレームと同様に第２表示領域Ｂの画像が変化しない。したがって、ＶＲＡＭ４００および選択回路４１０は、第Ｌ＋１フレームと同様に動作する。この結果、第Ｌ＋２フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+2と第２画像データＤｂLとから構成される。
【００５２】
このように、ＶＲＡＭ４００には、フレーム間で変化があった場合にのみ第２画像データＤｂが書き込まれることになるから、消費電力を削減することができ、しかも、静止画に対応した第２表示領域Ｂについてのみ画データを記憶するようにしたのでＶＲＡＭ４００の記憶容量を削減することが可能となる。
【００５３】
＜１−４：データ線駆動回路＞
次に、データ線駆動回路５００の詳細について説明する。図７は、このデータ線駆動回路５００の構成を示すブロック図である。この図において、ラインメモリ５１０は、１ライン分のＦＩＦＯで構成されており、ｎ個の出力ポートを備えている。ラインメモリ５１０は、出力画像データＤoutを読み出しクロック信号ＣＫに同期して順次転送する。
【００５４】
ラッチ回路５２０は、ラインメモリ５１０のｎ個の出力ポートから出力されるデータを１水平走査期間毎に供給されるラッチパルスＬＰでラッチする。これにより、点順次の出力画像データＤoutが線順次の画像データに変換される。
【００５５】
次に、ＰＷＭデコーダ５３０は、データ信号を階調に応じてパルス幅変調するためのものであり、データ信号Ｘ１〜Ｘｎの電圧を選択する電圧選択信号を、画像データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調コードパルスＧＣＰとから各データ線２１２毎に生成する。ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、＋ＶD／２（正側データ電圧）、−ＶD／２（負側データ電圧）の２値である。
【００５６】
次に、セレクタ５４０は、ＰＷＭデコーダ５３０による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給するものである。
【００５７】
＜１−５：Ｙドライバ＞
次に、Ｙドライバ３５０の詳細について説明する。図８は、このＹドライバ３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線３１２に総数に対応するｎビットシフトレジスタであり、１垂直走査期間の最初に供給される開始パルスＹＤを、１水平走査期間１Ｈの周期を有するクロック信号ＹＣＬＫにしたがってシフトして、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍとして順次出力するものである。ここで、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍは、それぞれ１行目、２行目、…、ｍ行目の走査線３１２にそれぞれ１対１に対応するものであって、いずれかの転送信号がＨレベルになると、それに対応する走査線３１２を選択すべきであることを意味するものである。
【００５８】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹおよび転送信号ＹＳ１、ＹＳ２、…、ＹＳｍから、走査線３１２に印加すべき電圧を定める電圧選択信号を、走査線３１２毎に対応して出力するものである。ここで、本実施形態において、走査線３１２に印加される走査信号の電圧は、上述したように＋ＶＳ（正極側選択電圧）、＋ＶＤ／２（正極側非選択電圧）、−ＶＳ（負極側非選択電圧）、−ＶＤ／２（負極側選択電圧）の４値である。非選択電圧は、選択電圧＋ＶＳが印加された後では＋ＶＤ／２であり、選択電圧−ＶＳが印加された後では−ＶＤ／２であって、直前の選択電圧により一義的に定まっている。
【００５９】
このため、電圧選択信号形成回路３５０４は、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍのいずれかがＨレベルになって、それに対応する走査線３１２の選択が指示されると、当該走査線３１２への走査信号の電圧レベルを、交流駆動信号ＭＹの信号レベルに対応した極性の選択電圧とする。一方、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍのいずれかがローレベルになって、それに対応する走査線３１２の非選択が指示されると、当該走査線３１２への走査信号の電圧レベルを、直前の選択電圧の極性と同一の極性を取る非選択電圧とする。
【００６０】
そして、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に印加するものである。
【００６１】
＜１−６：駆動方法＞
ここで、液晶パネル１００の駆動方法を説明する。ここでは４値駆動法（１Ｈセレクト、１Ｈ反転）を一例として説明する。図９は、この４値駆動法の波形例を示す図である。この駆動法では、走査信号Ｙｊ（ｊは１からｍまでの自然数）として、１水平走査期間１Ｈに選択電圧＋ＶＳを印加した後、保持期間に非選択電圧＋ＶＤ／２を印加して保持するとともに、前回の選択から１垂直走査期間（１フレーム）１Ｖ経過すると、今度は選択電圧−ＶＳを印加して、保持期間に非選択電圧−ＶＤ／２を印加して保持する、という動作を繰り返す一方、データ信号Ｘｉとして電圧±ＶＤ／２のいずれかを印加する、というものである。この際、ある走査線への走査信号Ｙｊとして選択電圧＋ＶＳを印加すると、その次の走査線への走査信号Ｙｊ＋１として選択電圧−ＶＳを印加する、というように１水平走査期間１Ｈ毎に、選択電圧の極性を反転する動作も行われる。
【００６２】
この４値駆動法（１Ｈセレクト、１Ｈ反転）におけるデータ信号Ｘｉの電圧は、選択電圧＋ＶＳを印加する場合であって、画素１１６をオン表示（例えば、ノーマリーホワイトモードにおいては黒色表示）とするときには−ＶＤ／２となり、画素１１６をオフ表示（ノーマリーホワイトモードにおいては白色表示）とするときには＋ＶＤ／２となる一方、選択電圧−ＶＳを印加する場合であって、画素１１６をオン表示とするときには＋ＶＤ／２となり、画素１１６をオフ表示とするときには−ＶＤ／２となる。
【００６３】
＜１−７：変形例＞
上述した実施形態においては、Ｘドライバ２５０の制御回路６００から、開始パルスＹＤおよびクロック信号ＣＫを出力し、これらに基づいて画像信号処理回路７００が入力画像データＤinを生成した。換言すれば、液晶パネル１００から外部の画像信号処理回路７００を制御していた。
【００６４】
しかし、図５に示す発振回路６１０、内部タイミング制御回路６２０、およびアドレスカウンタ６３０を画像信号処理回路７００に取り込み、画像信号処理回路７００から、クロック信号ＣＫ、アドレス信号ＡＤＲ、および制御信号ＣＴＬをＶＲＡＭ４００および選択回路４１０に供給してもよい。この場合には、外部から液晶パネル１００の内部を制御することになる。
【００６５】
＜２．第２実施形態＞
上述した第１実施形態およびその変形例に係わる液晶表示装置にあっては、１つのクロック信号ＣＫを用いてＶＲＡＭ４００に第２画像データＤｂを読み書きしていた。これに対して、第２実施形態に係わる液晶表示装置は、第２画像データＤｂの書き込みには、画像信号処理回路７００から供給されるクロック信号を用いる一方、その読み出しには制御回路６００のクロック信号を用いる点が相違する。
【００６６】
＜２−１：ＶＲＡＭ４００とその周辺回路の構成＞
図１０は、第２実施形態に係わるＶＲＡＭ４００とその周辺回路の構成を示すブロック図である。まず、画像信号処理回路７００は、第１発振回路７１０、外部タイミング制御回路７２０、書き込みアドレスカウンタ７３０、および画像データ生成回路７４０を備えている。第１発振回路７１０が第１マスタークロック信号ＭＣＫ１を生成して外部タイミング制御回路７２０に出力すると、外部タイミング制御回路７２０は、第１マスタークロック信号ＭＣＫ１を所定の分周比で分周して書き込みクロック信号ＣＫｗを生成する。
【００６７】
また、外部タイミング制御回路７２０は、制御回路６００から出力される内部処理終了信号ＩＥに基づいて、入力画像データＤinの出力を開始させるための開始信号Ｓを画像データ生成回路７４０に出力する一方、外部処理終了信号ＯＥを生成する。
【００６８】
ここで、内部処理終了信号ＩＥは、液晶パネル１００の内部において、ＶＲＡＭ４００から第２画像データＤｂの読み出しが終了したことを指示するものである。また、外部処理終了信号ＯＥは、画像信号処理回路７００における入力画像データＤinの生成が終了したことを指示するものである。
【００６９】
本実施形態においては、画像信号処理回路７００と制御回路６００とが非同期で動作する。このため、互いに自己の処理が終了したことを相手方に伝えて、処理の主導権を相手方に渡す必要がある。この役割を担うのが、内部処理終了信号ＩＥと外部処理終了信号ＯＥである。
【００７０】
さらに、外部タイミング制御回路７２０は、入力画像データＤinを構成する第２画像データＤｂに同期してアクティブとなるライトイネーブル信号ＷＥを生成する。ＶＲＡＭ４００は、ライトイネーブル端子の論理レベルがハイレベルのときに入力画像データＤinの書き込みを許可する一方、リードイネーブル端子の論理レベルがハイレベルのときに読み出しを許可する。画像データ生成回路７４０は、ライトイネーブル信号ＷＥがハイレベルの期間中、書き込みクロック信号ＣＫｗに同期して第２画像データＤｂを出力する。
【００７１】
次に、書き込みアドレスカウンタ７３０は、同期式のカウンタであって、書き込みクロック信号ＣＫｗの立ち上がりエッジに同期してカウント値をインクリメントさせ、書き込みアドレス信号ＡＤＲｗを生成する。
【００７２】
次に、画像データ生成回路７４０は、開始信号Ｓに基づいて、入力画像データＤinを生成する。但し、上述した第１実施形態と同様に、直前と現在のフレーム間で第２表示領域Ｂの画像に変化がない場合には、入力画像データＤinは第１画像データＤａのみで構成され、その画像に変化がある場合には、入力画像データＤinは第１画像データＤａおよび第２画像データＤｂで構成される。
【００７３】
次に、制御回路６００は、第２発振回路６１０’、内部タイミング制御回路６２０’、および読み出しアドレスカウンタ６３０’を備えている。
第２発振回路６１０’が第２マスタークロック信号ＭＣＫ２を生成して内部タイミング制御回路６２０’に出力すると、内部タイミング制御回路６２０は、第２マスタークロック信号ＭＣＫ２に基づいて上述した開始パルスＹＤを生成するとともに、第２マスタークロック信号ＭＣＫ２を所定の分周比で分周して読み出しクロック信号ＣＫｒを生成する。第２マスタークロック信号ＭＣＫ２は上述した第１マスタークロック信号ＭＣＫ１と異なる第２発振回路６１０’によって生成されるから、読み出しクロック信号ＣＫｒと書き込みクロック信号ＣＫｗとは非同期となる。
【００７４】
また、内部タイミング制御回路６２０’は、外部処理終了信号ＯＥを受け取ると、リードイネーブル信号ＲＥをアクティブにする。さらに、内部タイミング制御回路６２０’は、読み出しアドレス信号ＡＤＲｒに基づいて、第２画像データＤｂの読み出し終了を検知し、リードイネーブル信号ＲＥを非アクティブにするとともに内部処理終了信号ＩＥを生成する。なお、読み出しアドレスカウンタ６３０は、同期式のリングカウンタであって、読み出しクロック信号ＣＫｒの立ち上がりエッジをカウントし、カウント値を読み出しアドレス信号ＡＤＲｒとして出力する。
【００７５】
さらに、内部タイミング制御回路６２０’は、リードイネーブル信号ＲＥを反転して制御信号ＣＴＬを生成し、選択回路４１０に供給する。選択回路４１０は制御信号ＣＴＬがハイレベルの期間、入力画像データＤinを選択し、制御信号ＣＴＬがローレベルの期間、ＶＲＡＭ４００から読み出された第２画像データＤｂを選択して出力画像データＤoutを生成する。
【００７６】
ところで、データ線駆動回路５００は、開始パルスＸＤおよびＸクロック信号ＸＣＫに基づいて動作し、Ｙドライバ３５０はＹクロック信号ＹＣＫ等に基づいて動作するが、これらの信号は、出力画像データＤoutに同期している必要がある。出力画像データＤoutにＶＲＡＭ４００から出力される第２画像データＤｂが含まれる場合は、第１画像データＤａは第１マスタークロック信号ＭＣＫ１に同期する一方、第２画像データＤｂは第２マスタークロック信号ＭＣＫ２に同期する。このような場合には、１フレームの途中で、開始パルスＸＤ、Ｘクロック信号ＸＣＫおよびＹクロック信号ＹＣＫを切り替える必要がある。同図に示す第２選択回路４２０は、この役割を担うものであって、制御信号ＣＴＬに基づいて、外部タイミング制御回路７００で生成された開始パルスＸＤ１、Ｘクロック信号ＸＣＫ１およびＹクロック信号ＹＣＫ１と、内部タイミング制御回路６２０で生成された開始パルスＸＤ２、Ｘクロック信号ＸＣＫ２およびＹクロック信号ＹＣＫ２とを選択して、データ線駆動回路５００およびＹドライバ３５０に供給している。
【００７７】
＜２−２：ＶＲＡＭ４００とその周辺回路の動作＞
次に、図１１はＶＲＡＭ４００とその周辺回路の動作を示すタイミングチャートである。なお、この例では、第１実施形態と同様に、第Ｌ−１フレームと第Ｌフレームとの間で、第２表示領域Ｂに表示すべき画像が変化し、第Ｌフレームから第Ｌ＋２フレームまでの期間は、第２表示領域Ｂに表示すべき画像が変化しないものとする。
【００７８】
まず、第Ｌフレームにあっては、時刻ｔ１において内部処理終了信号ＩＥがアクティブになると、処理の主導権が画像信号処理回路７００に渡され、画像信号処理回路７００は入力画像データＤinを出力する。そして、時刻ｔ２において、第２画像データＤｂLが出力が開始されると、これに同期してライトイネーブル信号ＷＥがアクティブとなる。この第２画像データＤｂLは、書き込みクロック信号ＣＫｗを用いて、ＶＲＡＭ４００に書き込まれる。
当該フレームでは制御信号ＣＴＬがハイレベルとなるから、選択回路４１０は第１画像データＤａLおよび第２画像データＤｂLを出力画像データＤoutとして出力する。
【００７９】
次に、第Ｌ＋１フレームは、上述したように第Ｌフレームとの間で第２表示領域Ｂの画像が変化しない。このため、第Ｌ＋１フレームの入力画像データＤinは、第１画像データＤｂL+1で構成され、ライトイネーブル信号ＷＥは非アクティブとなる。そして、時刻ｔ４において、第２画像データＤｂL+1の出力が終了すると、画像信号処理回路７００は、外部処理終了信号ＯＥをアクティブにする。
【００８０】
外部処理終了信号ＯＥがアクティブになったことを制御回路６００が検知すると、制御回路６００はリードイネーブル信号ＲＥをアクティブにするとともに、読み出しクロック信号ＣＫｒを用いて、ＶＲＡＭ４００から第２画像データＤｂLを読み出す。そして、時刻ｔ５において第２画像データＤｂLの読み出しが終了すると、リードイネーブル信号ＲＥを非アクティブにする一方、内部処理終了信号ＩＥをアクティブにする。
【００８１】
したがって、時刻ｔ４から時刻ｔ５までの期間においてＶＲＡＭ４００から第２画像データＤｂLが読み出される。このとき、ＶＲＡＭ４００からは第Ｌフレームにおいて書き込まれたデータが読み出されるので、第Ｌ＋１フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+1と第２画像データＤｂLとから構成される。
【００８２】
このように、第Ｌ＋１フレームでは、時刻ｔ３から時刻ｔ４までの期間は、画像信号処理回路７００から出力された第１画像データＤｂL+1が用い、時刻ｔ４から時刻ｔ５までの期間は、ＶＲＡＭ４００から出力される第２画像データＤｂLを用いることになる。第２選択回路４２０は、制御信号ＣＴＬに基づいて選択するから、時刻ｔ３から時刻ｔ４までの期間は、画像信号処理回路７００から供給される開始パルスＸＤ１、Ｘクロック信号ＸＣＫ１、およびＹクロック信号ＹＣＫ１が、データ線駆動回路５００およびＹドライバ３５０に供給される。一方、時刻ｔ４から時刻ｔ５までの期間は、制御回路６００から供給される開始パルスＸＤ２、Ｘクロック信号ＸＣＫ２、およびＹクロック信号ＹＣＫ２が、データ線駆動回路５００およびＹドライバ３５０に供給される。
【００８３】
次に、第Ｌ＋２フレームは、第Ｌ＋１フレームと同様に第２表示領域Ｂの画像が変化しない。したがって、ＶＲＡＭ４００、選択回路４１０、および第２選択回路４２０は、第Ｌ＋１フレームと同様に動作する。この結果、第Ｌ＋２フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+2と第２画像データＤｂLとから構成される。
【００８４】
以上説明したように、第２実施形態にあっては、画像信号処理回路７００と制御回路６００が非同期で動作する場合であっても、内部処理終了信号ＩＥおよび外部処理終了信号ＯＥを用いて、互いに処理が終了したことを通知することで、連続して駆動回路を動作させることができる。したがって、設計の自由度を大幅に向上させることが可能となる。
【００８５】
＜３．変形例＞
本発明は上述した第１および第２実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
上述した各実施形態においては、図１に示すように、ＴＦＤ２２０はデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶層１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
【００８６】
また、上述した液晶パネル１００におけるＴＦＤ２２０は、スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどの二端子型素子が適用可能であり、さらに、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）や、絶縁ゲート型電界効果トランジスタなどの三端子型素子が適用可能である。
【００８７】
ここで、スイッチング素子としてＴＦＴを適用する場合には、例えば、素子基板２００の表面にシリコン薄膜を形成するとともに、この薄膜にソース、ドレイン、チャネルを形成すれば良い。また、スイッチング素子として絶縁ゲート型電界効果トランジスタを適用する場合には、例えば、素子基板２００を半導体基板とし、当該半導体基板表面にソース、ドレイン、チャネルを形成すれば良いが、半導体基板が光透過性を有しないので、画素電極２３４をアルミニウムなどの金属からなる反射電極から形成して、反射型として用いることになる。
【００８８】
なお、スイッチング素子として三端子型素子を適用する場合には、素子基板２００にデータ線２１２および走査線３１２の一方だけではなく、双方を交差させて形成しなければならないので、それだけ配線ショートの可能性が高まる点、さらに、ＴＦＴ自体は、ＴＦＤよりも構成が複雑であるので、製造プロセスが複雑化する点において、不利である。
【００８９】
また、ＴＦＤやＴＦＴのようなスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシブ型液晶などにも適用可能である。また、画素電極２３４を反射性金属から構成して、あるいは、画素電極２３４の下側に反射層を別途形成して、反射型として用いても良いし、さらには、当該反射層を極めて薄く形成して半透過・半反射型として用いても良い。
【００９０】
さらに、上述した説明にあっては、電気光学材料として液晶を用いた表示装置を例にとって説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイなど、電気光学効果により表示を行う表示装置に適用可能である。すなわち、本発明は、上述した表示装置と類似の構成を有するすべての表示装置に適用なものである。
【００９１】
＜４．電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
＜その１：携帯電話機＞
上述した表示装置を、携帯電話の表示部に適用した例について説明する。図１２は、この携帯電話機の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトが設けられるが、外観には表れないので、図示を省略している。
この場合、上述した第２表示領域Ｂを画面の下部分に設け電源のオン・オフ、電池の状態、圏内・圏外等を示すアイコを表示する一方、第１表示領域Ａにインターネット経由で受信した動画や電子メールのテキストを表示してもよい。
【００９２】
＜その２：携帯端末＞
上述した表示装置を、携帯端末の表示部に適用した例について説明する。図１３は、この携帯端末の構成を示す斜視図である。図において、携帯端末２２００は、ＧＰＳアンテナ２２０２、ジョグダイヤル２２０３、電源ボタン２２０４のほか、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトが設けられるが、外観には表れないので、図示を省略している。
上述した第２表示領域Ｂには電源のオン・オフ、電池の状態、等を示すアイコを表示するようにしてもよい。
【００９３】
＜その３：ディジタルスチルカメラ＞
次に、上述した表示装置をファインダに用いたディジタルスチルカメラについて説明する。図１４は、このディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易的に示すものである。
【００９４】
通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ２４００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成するものである。ここで、ディジタルスチルカメラ２４００におけるケース２４０２の背面には、上述した液晶パネル１００が設けられ、ＣＣＤによる撮像信号に基づいて、表示を行う構成となっている。このため、液晶パネル１００は、被写体を表示するファインダとして機能する。また、ケース２４０２の前面側（図１３においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２４０４が設けられている。
【００９５】
ここで、撮影者が液晶パネル１００に表示された被写体像を確認して、シャッタボタン２４０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２４０８のメモリに転送・格納される。また、このディジタルスチルカメラ２４００にあっては、ケース２４０２の側面に、ビデオ信号出力端子２４１２と、データ通信用の入出力端子２４１４とが設けられている。そして、図に示されるように、前者のビデオ信号出力端子２４１２にはテレビモニタ２４２０が、また、後者のデータ通信用の入出力端子２４１４にはパーソナルコンピュータ２４３０が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板２４０８のメモリに格納された撮像信号が、テレビモニタ２４２０や、パーソナルコンピュータ２４３０に出力される構成となっている。
この場合、上述した第２表示領域Ｂには電源のオン・オフ、電池の状態、記録・再生等を示すアイコを表示するようにしてもよい。
【００９６】
なお、電子機器としては、図１２の携帯電話や、図１３の携帯端末、図１４のディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した表示装置が適用可能なのは言うまでもない。
【００９７】
【発明の効果】
以上説明したように本発明によれば、一画面を構成する入力画像データの一部を記憶するようにしたので、記憶容量の削減と消費電力の削減を同時に実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る表示装置の電気的な構成を示すブロック図である。
【図２】 同表示装置における液晶パネルの表示領域と走査線の関係を示す説明図である。
【図３】 同表示装置における液晶パネルの構成を示す斜視図である。
【図４】 同液晶パネルの要部構成を摸式的に示す部分破断斜視図である。
【図５】 同表示装置におけるＶＲＡＭとその周辺回路の構成を示すブロック図である。
【図６】 同表示装置におけるＶＲＡＭの動作を示すタイミングチャートである。
【図７】 同表示装置におけるデータ線駆動回路の構成を示すブロック図である。
【図８】 同表示装置におけるＹドライバの構成を示すブロック図である。
【図９】 同表示装置における４値駆動法の波形例を示すタイミングチャートである。
【図１０】 第２実施形態に係わる表示装置におけるＶＲＡＭとその周辺回路の構成を示すブロック図である。
【図１１】 同ＶＲＡＭとその周辺回路の動作を示すタイミングチャートである。
【図１２】 同表示装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【図１３】 同表示装置を適用した電子機器の一例たる携帯端末の構成を示す斜視図である。
【図１４】 同表示装置を適用した電子機器の一例たるディジタルスチルカメラの構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１０５……液晶
１１６……画素
２１２……データ線
２５０……Ｘドライバ
３１２……走査線
３５０……Ｙドライバ
４００……ＶＲＡＭ
４１０……選択回路
４２０……第２選択回路
６００……制御回路
７００……画像信号処理回路
２２００……携帯端末
２３００……携帯電話
２４００……ディジタルスチルカメラ
【発明の属する技術分野】
本発明は、駆動回路、表示パネル、表示装置、および電子機器に関する。
【０００２】
【従来の技術】
マトリクス型の表示パネルは、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられるとともに各スイッチング素子の一端が接続された複数のデータ線が設けられた素子基板と、走査線やカラーフィルタなどが形成された対向基板と、両基板の間に充填された液晶とを備えている。このような構成において、スイッチング素子として薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの２端子型非線形素子を用いたものがある。
【０００３】
この表示パネルの各データ線に、表示階調に応じてパルス幅変調されたデータ線信号を供給する一方、各走査線にそれらを順次選択する走査線信号を供給すると、各画素のスイッチング素子が表示階調に応じた期間だけオン状態となり、液晶に電圧が印加される。これにより、所望の階調表示が得られることになる。
【０００４】
データ線駆動回路は、画像データに基づいて上述したデータ線信号を生成するが、このデータ線駆動回路の前段に書き込みと読み出しを同時に行うことができるＶＲＡＭを設けることがある。このＶＲＡＭはバッファとして機能し、一画面分の画像データを記憶するようになっている。ＶＲＡＭからの画像データの読み出しは、表示パネルに設けられた制御回路によって制御される一方、外部装置はＶＲＡＭに対して画像データを書き込む。
【０００５】
静止画を表示する場合には、ＶＲＡＭに記憶された画像データを繰り返し読み出せばよいので、画像データの生成処理を簡略化できる。これにより、システム全体の消費電力を削減することが可能となる。
【０００６】
【発明が解決しようとする課題】
ところで、特定用途の電子機器にあっては、静止画を表示する領域と、動画と静止画を表示する領域が分かれているものがある。例えば、携帯電話機では、画面の下部分に電源のオン・オフ、電池の状態、圏内・圏外等を示すアイコを表示する一方、他の部分にインターネット経由で受信した動画や電子メールのテキストを表示するものがある。
【０００７】
このように予め静止画のみが表示される領域と、静止画と動画が表示される領域とが分かれている場合に一画面全体をＶＲＡＭに記憶するとすれば、後者の領域については、頻繁にＶＲＡＭの内容を書き換える必要があるので、却って消費電力が増大していまうといった問題がある。くわえて、ＶＲＡＭの記憶容量が大きくなり、コストの上昇を招来するといった問題がある。
【０００８】
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、少ない記憶容量で消費電力を削減するのに好適な駆動回路、表示装置、および、電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係わる表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素を備え、第１表示領域と第２表示領域と有する表示装置であって、前記複数の走査線を順次選択する走査線駆動部と、前記第２表示領域に対応する第２画像データを記憶する記憶部と、外部から供給される入力画像データが、前記第１表示領域に対応する第１画像データと前記第２画像データとで構成される場合には、前記第２画像データを記憶部に書き込む一方、前記入力画像データが前記第１画像データのみで構成される場合には、前記記憶部から前記第２画像データを読み出す制御部と、前記入力画像データが前記第１画像データと前記第２画像データとで構成される場合には、前記入力画像データを選択し、前記入力画像データが前記第１画像データのみで構成される場合には、前記第１画像データと前記記憶部から読み出した前記第２画像データとを選択して出力画像データを生成する第１選択部と、前記出力画像データが前記入力画像データである場合には、外部から供給される前記第１表示領域の走査線を駆動する第１クロック信号及び前記第１表示領域のデータ線を駆動する第２クロック信号を選択する一方、前記出力画像データが前記記憶部から読み出した前記第２画像データである場合には、内部で生成した前記第２表示領域の走査線を駆動する第３クロック信号及び前記第２表示領域のデータ線を駆動する第４クロック信号を選択する第２選択部と、前記出力画像データに基づいて、前記各データ線を駆動するためのデータ信号を生成するとともに前記走査線が選択された際に前記複数のデータ線に前記データ信号を供給するデータ線駆動部と、を備え、前記第２選択部は、前記出力画像に前記第２画像データが含まれる場合、第１画像データに対して前記第１クロック信号及び前記第２クロック信号を選択するとともに前記第２画像データに対して前記第３クロック信号及び前記第４クロック信号を選択し、１フレーム期間の途中で前記選択が切り替えられることを特徴とする。
【００１０】
この発明によれば、第１表示領域の第１画像データを記憶しないので、記憶部の記憶容量を削減することができ、また、書き込みや読み出しに要する電力を削減することが可能となる。
【００１１】
ここで、前記第２表示領域は、静止画を表示するためのものであることが好ましい。第２表示領域の第２画像データについては記憶部に記憶されることになるので、記憶部から繰り返し同一データを読み出すことになる。これにより、消費電力を削減することが可能となる。
【００１２】
次に、本発明に係わる表示パネルは、上述した駆動回路と、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素とを備える。この発明によれば、表示パネルに駆動回路を備えるので、小型化が容易になる。くわえて、表示パネルの消費電力を削減することができる。
【００１３】
ここで、前記制御部は、マスタークロック信号を生成する発振部と、前記マスタークロック信号を分周して得たクロック信号に基づいて、前記第２画像データを前記記憶部に対して読み書きするものであってもよい。この発明は、外部からクロック信号の供給を受けることなく表示パネルの内部で処理を完結させるものである。
【００１４】
また、前記制御部は、外部から供給されるクロック信号に基づいて、前記第２画像データを読み書きするものであってもよい。この発明は、外部に同期して読み出し処理および書き込み処理を行うものである。
【００１５】
さらに、前記制御部は、マスタークロック信号を生成する発振部を備え、前記マスタークロック信号を分周して得た読み出しクロック信号に基づいて、前記第２画像データを前記記憶部から読み出す一方、外部から供給される書き込みクロック信号に基づいて、前記第２画像データを前記記憶部に書き込むものであってもよい。この発明は書き込みは外部に同期する一方、読み出しは内部に同期させるものである。つまり、この発明によれば、書き込みと読み出しを非同期で実行することが可能である。
【００１６】
くわえて、前記制御部は、前記入力画像データのうち前記第２画像データの供給が中断されることを示し、かつ、外部から供給される外部処理終了信号がアクティブになると、前記記憶部から前記第２画像データの読み出しを開始し、前記第２画像データの読み出しが終了すると、処理が終了したことを示し、かつ外部に出力する内部処理終了信号をアクティブにすることが好ましい。読み出しと書き込みを非同期で行う場合にあっては、外部と内部のどちらが主導で処理を実行するかが問題となるが、この発明によれば、処理が終了したことを互いに相手方に知らせることができる。
【００１８】
次に、本発明の表示装置は、上述した表示パネルと、前記入力画像データを生成する画像信号処理回路とを備える。ここで、前記画像信号処理回路は、直前と現在のフレーム間で前記第２表示領域に表示する画像が変化した場合には、前記第１画像データと前記第２画像データとで構成される前記入力画像データを生成する一方、直前と現在のフレーム間で前記第２表示領域に表示する画像が変化しなかった場合には、前記第２画像データのみで構成される前記入力画像データを生成することが好ましい。この発明によれば、第２表示領域の画像が変化した場合にのみ第２画像データを生成するので、画像信号処理回路の消費電力を削減することができる。
【００１９】
次に、本発明に係る電子機器は、上述した表示装置を備えるものであって、例えば、携帯電話、携帯端末、ディジタルスチルカメラの他にも、液晶テレビや、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが該当する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜１．第１実施形態＞
＜１−１：表示装置の全体構成＞
はじめに、本発明の第１実施形態に係る表示装置の電気的構成について説明する。図１は、この表示装置の電気的な構成を示すブロック図である。この図に示すように表示装置は、液晶パネル１００、画像信号処理回路７００、および電源回路８００を備える。
【００２１】
このうち、液晶パネル１００の表示領域ＡＢには、ｎ本のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、ｍ本の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されるとともに、データ線２１２と走査線３１２との各交差に対応して画素１１６が形成されている。さらに、各画素１１６は、液晶層１１８と、スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０との直列接続からなる。
【００２２】
また、表示領域ＡＢは、主として動画が表示される（静止画が表示されることもあり得る）第１表示領域Ａと静止画のみが表示される第２表示領域Ｂとを備えている。図２は、表示領域と走査線番号との関係を示す説明図である。この図に示すように第１表示領域Ａは画面の上側に位置し、そこには第１番目から第ｐ番目までの走査線３１２が配置される。一方、第２表示領域Ｂは画面の下側に位置し第ｑ＋１番目から第ｎ番目までの走査線３１２が配置される。なお、以下の説明では第２表示領域Ｂにはｑ（＝ｎ−ｐ）本の走査線３１２が配置されるものとする。
【００２３】
次に、液晶パネル１００のＹドライバ３５０は、１チップのＩＣで構成され、一般には走査線駆動回路と呼ばれる。Ｙドライバ３５０は、走査信号Ｙ１、Ｙ２、……、Ｙｍを対応する走査線３１２に供給するものであって、詳細には、走査線３１２を１本毎に（１水平走査期間毎に）順次選択する。
【００２４】
次に、Ｘドライバ２５０は、１チップのＩＣで構成され、ＶＲＡＭ４００、選択回路４１０、データ線駆動回路５００、および制御回路６００を備える。
まず、ＶＲＡＭ４００は、画素数ｋ（＝ｑ・ｍ）と一致する数の記憶領域を備えており、各記憶領域に第２表示領域Ｂの画像データが記憶されるようになっている。ＶＲＡＭ４００としては、書き込みと読み出しが非同期で動作する２ポートタイプのもの、あるいは、書き込みと読み出しを同時に行うことができないシングルポートタイプのものを用いてもよい。
【００２５】
以下の説明では、画像信号処理回路７００から供給される画像データを入力画像データＤin、入力画像データＤinのうち第１表示領域Ａに対応する画像データを第１画像データＤａ、入力画像データＤinのうち第２表示領域Ｂに対応する画像データを第２画像データＤｂと称することにする。
【００２６】
次に、選択回路４１０は、入力画像データＤinとＶＲＡＭ４００から供給される第２画像データＤｂとを選択して出力画像データＤoutを生成し、これをデータ線駆動回路５００に供給する。
【００２７】
次に、データ線駆動回路５００は、Ｙドライバ３５０により選択された走査線３１２に位置する画素１１６に対し、表示内容に応じたデータ信号Ｘ１、Ｘ２、…、Ｘｎを、それぞれ対応するデータ線２１２を介して供給するものである。
【００２８】
次に、制御回路６００は、マスタークロック信号を生成する発振回路を内蔵しており、マスタークロック信号に基づいて、Ｙドライバ３５０、ＶＲＡＭ４００、選択回路４１０およびデータ線駆動回路５００に対して、各種制御信号やクロック信号などを供給して、これらを制御する。詳細には後述するが、制御回路６００は、ＶＲＡＭ４００に対して第２画像データＤｂを読み書きするためのクロック信号ＣＫとアドレス信号ＡＤＲを生成し、これをＶＲＡＭ４００に供給するようになっている。
【００２９】
また、制御回路６００は、電源回路８００から給電される電源電圧に基づいて、データ信号におけるデータ電圧および走査信号の非選択電圧として兼用される電圧±ＶD／２と、走査信号の選択電圧として用いられる電圧±ＶSとをそれぞれ生成する。さらに、制御回路６００は、１フレームの開始を指示する開始パルスＹＤを生成し、これを画像信号処理回路７００へ出力する。なお、本実施形態においては、走査線３１２やデータ線２１２に印加される電圧の極性は、データ線２１２に印加されるデータ電圧±ＶD／２の中間電位を基準として高電位側を正とし、低電位側を負としている。
【００３０】
次に、画像信号処理回路７００は、入力画像データＤinを生成するとともに、これをＶＲＡＭ４００に書き込むために用いるライトイネーブル信号ＷＥを生成し、液晶パネル１００に供給するものである。
【００３１】
＜１−２：液晶パネルの機械的構成＞
次に、本実施形態に係る液晶パネルの機械的な構成について説明する。図３は、液晶パネル１００の全体構成を示す斜視図である。この図に示されるように、液晶パネル１００にあっては、素子基板２００と対向基板３００とを互いに貼付した構成となっている。そして、素子基板２００の対向面において対向基板３００から張り出した一方の部分には、Ｘドライバ２５０がＣＯＧ（Chip On Glass）技術により実装されるとともに、Ｘドライバ２５０に各種信号を供給するためのＦＰＣ（Flexible Printed Circuit）基板２６０の一端が接続される。同様に、素子基板２００の対向面において対向基板３００から張り出した他方の部分には、Ｙドライバ３５０がＣＯＧ技術により実装される。なお、ＦＰＣ基板２６０の他端には、画像信号処理回路７００や電源回路８００（図１参照）がそれぞれ接続される。
【００３２】
ここで、Ｘドライバ２５０およびＹドライバ３５０における実装は、それぞれ、第１に、基板との所定位置において、接着材中に導電性微粒子を均一に分散させたフィルム状の異方性導電膜を挟持し、第２に、ベアチップたるドライバを基板に加圧・加熱することにより行われる。ＦＰＣ基板２６０の接続も同様にして行われる。なお、Ｘドライバ２５０およびＹドライバ３５０を、それぞれ素子基板２００および対向基板３００に実装する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いて、ドライバが実装されたＴＣＰ（Tape Carrier Package）を、基板の所定位置に設けられる異方性導電膜により電気的および機械的に接続する構成としても良い。
【００３３】
次に、液晶パネル１００における画素１１６の詳細構成について説明する。図４は、その構造を示す部分破断斜視図である。この図に示されるように、素子基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる画素電極２３４がＸ方向およびＹ方向にマトリクス状に配列しており、このうち、同一列に配列する２４０個の画素電極２３４が、Ｙ方向に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、データ線２１２から枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化してなる絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００３４】
また、絶縁体２０１は、素子基板２００の上面に形成されて、透明性および絶縁性を有するものである。この絶縁体２０１が形成される理由は、第２の導電体２２６の堆積後における熱処理により、第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするためである。したがって、これらが問題とならない場合には、絶縁体２０１は省略可能である。
一方、対向基板３００の対抗面には、ＩＴＯなどからなる走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向する位置に配列している。したがって、走査線３１２は、画素電極２３４の対向電極として機能することになる。
【００３５】
そして、このような素子基板２００と対向基板３００とは、基板周辺に沿って塗布されるシール剤（図示省略）と、適切に散布されたスペーサ（図示省略）とによって、一定の間隙を保っており、この閉空間に例えば、ＴＮ（Twisted Nematic）型の液晶１０５が封入されている。したがって、図１における液晶層１１８は、データ線２１２と走査線３１２との交差において、当該走査線３１２と、画素電極２３４と、両者の間に位置する液晶１０５とで構成されることになる。
【００３６】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、それ以外の領域には遮光のためブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、各基板の背面には配向方向に応じた偏光子などがそれぞれ設けられる（いずれも図示省略）。
【００３７】
＜１−３：ＶＲＡＭおよびその周辺回路＞
次に、図５はＶＲＡＭ４００とその周辺回路の構成を示すブロック図である。なお、上述したようにＶＲＡＭ４００はｋ個の画像データを記憶する。
【００３８】
画像信号処理回路７００は、クロック信号ＣＫに同期して、開始パルスＹＤの指示する１フレームの開始タイミングから入力画像データＤinを液晶パネル１００に対して出力する。ここで、入力画像データＤinは、第１画像データＤａと第２画像データＤｂで構成されることもあれば、第１画像データＤａのみで構成されることもある。現在と直前のフレーム間で第２表示領域Ｂに表示すべき表示内容に変化がある場合には、入力画像データＤinは第１画像データＤａおよび第２画像データＤｂから構成される。一方、現在と直前のフレーム間で第２表示領域Ｂに表示すべき表示内容に変化がない場合には、入力画像データＤinは第２画像データＤｂのみから構成される。
また、画像信号処理回路７００は、第２画像データＤｂをＶＲＡＭ４００に書き込むために、第２画像データＤｂの出力期間においてアクティブ（ハイレベル）となるライトイネーブル信号ＷＥを生成する。
【００３９】
第２画像データＤｂは第２表示領域Ｂに変化があった場合にのみ出力され、ＶＲＡＭ４００に書き込まれ、必要に応じて繰り返し用いられる。したがって、第２表示領域Ｂの静止画に変化がない場合には、画像信号処理回路７００は第２画像データＤｂを生成する必要がないので、生成に要する消費電力を削減することができる。
【００４０】
また、画像信号処理回路７００と液晶パネル１００は所定のケーブルで接続されているが、ケーブルには浮遊容量がある。したがって、画像信号処理回路７００は容量性負荷を駆動する必要がある。入力画像データＤinは高周波成分を有するので、これを画像信号処理回路７００から液晶パネル１００に伝送すると大電流を消費することになる。本実施形態では、第２画像データＤｂは変化があった場合にだけ伝送すればよいので、画像信号処理回路７００の消費電力を削減することが可能となる。
【００４１】
次に、制御回路６００の詳細について説明する。図５に示すように制御回路６００は、発振回路６１０、内部タイミング制御回路６２０、およびアドレスカウンタ６３０を備えている。
【００４２】
発振回路６１０がマスタークロック信号ＭＣＫを生成して内部タイミング制御回路６２０に出力すると、内部タイミング制御回路６２０は、マスタークロック信号ＭＣＫに基づいて上述した開始パルスＹＤを生成するとともに、マスタークロック信号ＭＣＫを所定の分周比で分周してクロック信号ＣＫを生成する。
【００４３】
また、内部タイミング制御回路６２０は、アドレス信号ＡＤＲに基づいて、第２表示領域Ｂに属する走査線３１２を選択する期間に対応してアクティブ（ハイレベル）となる選択信号ＳＳを生成する。そして、内部タイミング制御回路６２０は、選択信号ＳＳとライトイネーブル信号ＷＥとに基づいて、リードイネーブル信号ＲＥを生成し、これをＶＲＡＭ４００と選択回路４１０とに供給する。リードイネーブル信号ＲＥは、選択信号ＳＳがアクティブとなり、かつ、ライトイネーブル信号ＷＥが非アクティブとなる期間にのみ、アクティブとなる信号である。
【００４４】
ＶＲＡＭ４００は、リードイネーブル信号ＲＥのアクティブ期間において第２画像データＤｂを出力する。選択回路４１０は、リードイネーブル信号ＲＥのアクティブ期間において、ＶＲＡＭ４００から出力される第２画像データＤｂを選択出力する一方、リードイネーブル信号ＲＥの非アクティブ期間において、入力画像データＤinを選択出力する。
【００４５】
次に、図６はＶＲＡＭ４００の動作を示すタイミングチャートである。なお、同図に示すデータを特定するための符号には、フレームの番号を添字として付してある。例えば、「ＤａL」は、第Ｌフレームの第１画像データを表している。また、この例では、第Ｌ−１フレームと第Ｌフレームとの間で、第２表示領域Ｂに表示すべき画像が変化し、第Ｌフレームから第Ｌ＋２フレームまでの期間は、第２表示領域Ｂに表示すべき画像が変化しないものとする。
【００４６】
時刻ｔ１から第Ｌフレームが開始すると、開始パルスＹＤが所定期間だけアクティブとなる。画像信号処理回路７００は開始パルスＹＤの立ち上がりエッジに同期して、入力画像データＤinを生成しこれをＶＲＡＭ４００および選択回路４１０に供給する。上述したように第Ｌ−１フレームと第Ｌフレームの間では、第２表示領域Ｂに表示すべき画像が変化するので、第Ｌフレームの入力画像データＤinは、第１画像データＤａLと第２画像データＤｂLとを含んでいる。
【００４７】
そして、時刻ｔ２に至ると、ライトイネーブル信号ＷＥがアクティブとなり、この状態が時刻ｔ３まで継続する。したがって、当該期間中に第２画像データＤｂLはＶＲＡＭ４００に書き込まれることになる。
【００４８】
選択信号ＳＳは、第２表示領域Ｂの選択期間に対応してアクティブとなるから、第２画像データＤｂLがアクティブとなる時刻ｔ２から時刻ｔ３までの期間アクティブとなる。しかし、当該期間においてリードイネーブル信号ＷＥがアクティブとなるので、ＶＲＡＭ４００から第２画像データＤｂが読み出されることはない。また、選択回路４００は、リードイネーブル信号ＲＥが非アクティブの期間において、入力画像データＤinを選択するから、第Ｌフレームの出力画像データＤoutは、第１画像データＤａLと第２画像データＤｂLとによって構成される。すなわち、第Ｌフレームは、第２表示領域Ｂの画像が変化しているので、選択回路４１０は、入力画像データＤinを出力画像データＤoutとしてデータ線駆動回路５００へ出力している。
【００４９】
次に、第Ｌ＋１フレームは、上述したように第Ｌフレームとの間で第２表示領域Ｂの画像が変化しない。このため、第ＬフレームにおいてＶＲＡＭ４００に書き込んだ第２画像データＤｂLを用いれば、所望の画像を表示できる。そこで、当該フレームの入力画像データＤinは図に示すように第１画像データＤｂL+1のみで構成される。また、ＶＲＡＭ４００に第２画像データＤｂを書き込む必要がないので、ライトイネーブル信号ＷＥは非アクティブとなる。
【００５０】
一方、リードイネーブル信号ＲＥは時刻ｔ４から時刻ｔ５までの期間においてアクティブとなる。このとき、ＶＲＡＭ４００からは第Ｌフレームにおいて書き込まれたデータが読み出されることになる。したがって、第Ｌ＋１フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+1と第２画像データＤｂLとから構成される。
【００５１】
次に、第Ｌ＋２フレームは、第Ｌ＋１フレームと同様に第２表示領域Ｂの画像が変化しない。したがって、ＶＲＡＭ４００および選択回路４１０は、第Ｌ＋１フレームと同様に動作する。この結果、第Ｌ＋２フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+2と第２画像データＤｂLとから構成される。
【００５２】
このように、ＶＲＡＭ４００には、フレーム間で変化があった場合にのみ第２画像データＤｂが書き込まれることになるから、消費電力を削減することができ、しかも、静止画に対応した第２表示領域Ｂについてのみ画データを記憶するようにしたのでＶＲＡＭ４００の記憶容量を削減することが可能となる。
【００５３】
＜１−４：データ線駆動回路＞
次に、データ線駆動回路５００の詳細について説明する。図７は、このデータ線駆動回路５００の構成を示すブロック図である。この図において、ラインメモリ５１０は、１ライン分のＦＩＦＯで構成されており、ｎ個の出力ポートを備えている。ラインメモリ５１０は、出力画像データＤoutを読み出しクロック信号ＣＫに同期して順次転送する。
【００５４】
ラッチ回路５２０は、ラインメモリ５１０のｎ個の出力ポートから出力されるデータを１水平走査期間毎に供給されるラッチパルスＬＰでラッチする。これにより、点順次の出力画像データＤoutが線順次の画像データに変換される。
【００５５】
次に、ＰＷＭデコーダ５３０は、データ信号を階調に応じてパルス幅変調するためのものであり、データ信号Ｘ１〜Ｘｎの電圧を選択する電圧選択信号を、画像データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調コードパルスＧＣＰとから各データ線２１２毎に生成する。ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、＋ＶD／２（正側データ電圧）、−ＶD／２（負側データ電圧）の２値である。
【００５６】
次に、セレクタ５４０は、ＰＷＭデコーダ５３０による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給するものである。
【００５７】
＜１−５：Ｙドライバ＞
次に、Ｙドライバ３５０の詳細について説明する。図８は、このＹドライバ３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線３１２に総数に対応するｎビットシフトレジスタであり、１垂直走査期間の最初に供給される開始パルスＹＤを、１水平走査期間１Ｈの周期を有するクロック信号ＹＣＬＫにしたがってシフトして、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍとして順次出力するものである。ここで、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍは、それぞれ１行目、２行目、…、ｍ行目の走査線３１２にそれぞれ１対１に対応するものであって、いずれかの転送信号がＨレベルになると、それに対応する走査線３１２を選択すべきであることを意味するものである。
【００５８】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹおよび転送信号ＹＳ１、ＹＳ２、…、ＹＳｍから、走査線３１２に印加すべき電圧を定める電圧選択信号を、走査線３１２毎に対応して出力するものである。ここで、本実施形態において、走査線３１２に印加される走査信号の電圧は、上述したように＋ＶＳ（正極側選択電圧）、＋ＶＤ／２（正極側非選択電圧）、−ＶＳ（負極側非選択電圧）、−ＶＤ／２（負極側選択電圧）の４値である。非選択電圧は、選択電圧＋ＶＳが印加された後では＋ＶＤ／２であり、選択電圧−ＶＳが印加された後では−ＶＤ／２であって、直前の選択電圧により一義的に定まっている。
【００５９】
このため、電圧選択信号形成回路３５０４は、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍのいずれかがＨレベルになって、それに対応する走査線３１２の選択が指示されると、当該走査線３１２への走査信号の電圧レベルを、交流駆動信号ＭＹの信号レベルに対応した極性の選択電圧とする。一方、転送信号ＹＳ１、ＹＳ２、…、ＹＳｍのいずれかがローレベルになって、それに対応する走査線３１２の非選択が指示されると、当該走査線３１２への走査信号の電圧レベルを、直前の選択電圧の極性と同一の極性を取る非選択電圧とする。
【００６０】
そして、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に印加するものである。
【００６１】
＜１−６：駆動方法＞
ここで、液晶パネル１００の駆動方法を説明する。ここでは４値駆動法（１Ｈセレクト、１Ｈ反転）を一例として説明する。図９は、この４値駆動法の波形例を示す図である。この駆動法では、走査信号Ｙｊ（ｊは１からｍまでの自然数）として、１水平走査期間１Ｈに選択電圧＋ＶＳを印加した後、保持期間に非選択電圧＋ＶＤ／２を印加して保持するとともに、前回の選択から１垂直走査期間（１フレーム）１Ｖ経過すると、今度は選択電圧−ＶＳを印加して、保持期間に非選択電圧−ＶＤ／２を印加して保持する、という動作を繰り返す一方、データ信号Ｘｉとして電圧±ＶＤ／２のいずれかを印加する、というものである。この際、ある走査線への走査信号Ｙｊとして選択電圧＋ＶＳを印加すると、その次の走査線への走査信号Ｙｊ＋１として選択電圧−ＶＳを印加する、というように１水平走査期間１Ｈ毎に、選択電圧の極性を反転する動作も行われる。
【００６２】
この４値駆動法（１Ｈセレクト、１Ｈ反転）におけるデータ信号Ｘｉの電圧は、選択電圧＋ＶＳを印加する場合であって、画素１１６をオン表示（例えば、ノーマリーホワイトモードにおいては黒色表示）とするときには−ＶＤ／２となり、画素１１６をオフ表示（ノーマリーホワイトモードにおいては白色表示）とするときには＋ＶＤ／２となる一方、選択電圧−ＶＳを印加する場合であって、画素１１６をオン表示とするときには＋ＶＤ／２となり、画素１１６をオフ表示とするときには−ＶＤ／２となる。
【００６３】
＜１−７：変形例＞
上述した実施形態においては、Ｘドライバ２５０の制御回路６００から、開始パルスＹＤおよびクロック信号ＣＫを出力し、これらに基づいて画像信号処理回路７００が入力画像データＤinを生成した。換言すれば、液晶パネル１００から外部の画像信号処理回路７００を制御していた。
【００６４】
しかし、図５に示す発振回路６１０、内部タイミング制御回路６２０、およびアドレスカウンタ６３０を画像信号処理回路７００に取り込み、画像信号処理回路７００から、クロック信号ＣＫ、アドレス信号ＡＤＲ、および制御信号ＣＴＬをＶＲＡＭ４００および選択回路４１０に供給してもよい。この場合には、外部から液晶パネル１００の内部を制御することになる。
【００６５】
＜２．第２実施形態＞
上述した第１実施形態およびその変形例に係わる液晶表示装置にあっては、１つのクロック信号ＣＫを用いてＶＲＡＭ４００に第２画像データＤｂを読み書きしていた。これに対して、第２実施形態に係わる液晶表示装置は、第２画像データＤｂの書き込みには、画像信号処理回路７００から供給されるクロック信号を用いる一方、その読み出しには制御回路６００のクロック信号を用いる点が相違する。
【００６６】
＜２−１：ＶＲＡＭ４００とその周辺回路の構成＞
図１０は、第２実施形態に係わるＶＲＡＭ４００とその周辺回路の構成を示すブロック図である。まず、画像信号処理回路７００は、第１発振回路７１０、外部タイミング制御回路７２０、書き込みアドレスカウンタ７３０、および画像データ生成回路７４０を備えている。第１発振回路７１０が第１マスタークロック信号ＭＣＫ１を生成して外部タイミング制御回路７２０に出力すると、外部タイミング制御回路７２０は、第１マスタークロック信号ＭＣＫ１を所定の分周比で分周して書き込みクロック信号ＣＫｗを生成する。
【００６７】
また、外部タイミング制御回路７２０は、制御回路６００から出力される内部処理終了信号ＩＥに基づいて、入力画像データＤinの出力を開始させるための開始信号Ｓを画像データ生成回路７４０に出力する一方、外部処理終了信号ＯＥを生成する。
【００６８】
ここで、内部処理終了信号ＩＥは、液晶パネル１００の内部において、ＶＲＡＭ４００から第２画像データＤｂの読み出しが終了したことを指示するものである。また、外部処理終了信号ＯＥは、画像信号処理回路７００における入力画像データＤinの生成が終了したことを指示するものである。
【００６９】
本実施形態においては、画像信号処理回路７００と制御回路６００とが非同期で動作する。このため、互いに自己の処理が終了したことを相手方に伝えて、処理の主導権を相手方に渡す必要がある。この役割を担うのが、内部処理終了信号ＩＥと外部処理終了信号ＯＥである。
【００７０】
さらに、外部タイミング制御回路７２０は、入力画像データＤinを構成する第２画像データＤｂに同期してアクティブとなるライトイネーブル信号ＷＥを生成する。ＶＲＡＭ４００は、ライトイネーブル端子の論理レベルがハイレベルのときに入力画像データＤinの書き込みを許可する一方、リードイネーブル端子の論理レベルがハイレベルのときに読み出しを許可する。画像データ生成回路７４０は、ライトイネーブル信号ＷＥがハイレベルの期間中、書き込みクロック信号ＣＫｗに同期して第２画像データＤｂを出力する。
【００７１】
次に、書き込みアドレスカウンタ７３０は、同期式のカウンタであって、書き込みクロック信号ＣＫｗの立ち上がりエッジに同期してカウント値をインクリメントさせ、書き込みアドレス信号ＡＤＲｗを生成する。
【００７２】
次に、画像データ生成回路７４０は、開始信号Ｓに基づいて、入力画像データＤinを生成する。但し、上述した第１実施形態と同様に、直前と現在のフレーム間で第２表示領域Ｂの画像に変化がない場合には、入力画像データＤinは第１画像データＤａのみで構成され、その画像に変化がある場合には、入力画像データＤinは第１画像データＤａおよび第２画像データＤｂで構成される。
【００７３】
次に、制御回路６００は、第２発振回路６１０’、内部タイミング制御回路６２０’、および読み出しアドレスカウンタ６３０’を備えている。
第２発振回路６１０’が第２マスタークロック信号ＭＣＫ２を生成して内部タイミング制御回路６２０’に出力すると、内部タイミング制御回路６２０は、第２マスタークロック信号ＭＣＫ２に基づいて上述した開始パルスＹＤを生成するとともに、第２マスタークロック信号ＭＣＫ２を所定の分周比で分周して読み出しクロック信号ＣＫｒを生成する。第２マスタークロック信号ＭＣＫ２は上述した第１マスタークロック信号ＭＣＫ１と異なる第２発振回路６１０’によって生成されるから、読み出しクロック信号ＣＫｒと書き込みクロック信号ＣＫｗとは非同期となる。
【００７４】
また、内部タイミング制御回路６２０’は、外部処理終了信号ＯＥを受け取ると、リードイネーブル信号ＲＥをアクティブにする。さらに、内部タイミング制御回路６２０’は、読み出しアドレス信号ＡＤＲｒに基づいて、第２画像データＤｂの読み出し終了を検知し、リードイネーブル信号ＲＥを非アクティブにするとともに内部処理終了信号ＩＥを生成する。なお、読み出しアドレスカウンタ６３０は、同期式のリングカウンタであって、読み出しクロック信号ＣＫｒの立ち上がりエッジをカウントし、カウント値を読み出しアドレス信号ＡＤＲｒとして出力する。
【００７５】
さらに、内部タイミング制御回路６２０’は、リードイネーブル信号ＲＥを反転して制御信号ＣＴＬを生成し、選択回路４１０に供給する。選択回路４１０は制御信号ＣＴＬがハイレベルの期間、入力画像データＤinを選択し、制御信号ＣＴＬがローレベルの期間、ＶＲＡＭ４００から読み出された第２画像データＤｂを選択して出力画像データＤoutを生成する。
【００７６】
ところで、データ線駆動回路５００は、開始パルスＸＤおよびＸクロック信号ＸＣＫに基づいて動作し、Ｙドライバ３５０はＹクロック信号ＹＣＫ等に基づいて動作するが、これらの信号は、出力画像データＤoutに同期している必要がある。出力画像データＤoutにＶＲＡＭ４００から出力される第２画像データＤｂが含まれる場合は、第１画像データＤａは第１マスタークロック信号ＭＣＫ１に同期する一方、第２画像データＤｂは第２マスタークロック信号ＭＣＫ２に同期する。このような場合には、１フレームの途中で、開始パルスＸＤ、Ｘクロック信号ＸＣＫおよびＹクロック信号ＹＣＫを切り替える必要がある。同図に示す第２選択回路４２０は、この役割を担うものであって、制御信号ＣＴＬに基づいて、外部タイミング制御回路７００で生成された開始パルスＸＤ１、Ｘクロック信号ＸＣＫ１およびＹクロック信号ＹＣＫ１と、内部タイミング制御回路６２０で生成された開始パルスＸＤ２、Ｘクロック信号ＸＣＫ２およびＹクロック信号ＹＣＫ２とを選択して、データ線駆動回路５００およびＹドライバ３５０に供給している。
【００７７】
＜２−２：ＶＲＡＭ４００とその周辺回路の動作＞
次に、図１１はＶＲＡＭ４００とその周辺回路の動作を示すタイミングチャートである。なお、この例では、第１実施形態と同様に、第Ｌ−１フレームと第Ｌフレームとの間で、第２表示領域Ｂに表示すべき画像が変化し、第Ｌフレームから第Ｌ＋２フレームまでの期間は、第２表示領域Ｂに表示すべき画像が変化しないものとする。
【００７８】
まず、第Ｌフレームにあっては、時刻ｔ１において内部処理終了信号ＩＥがアクティブになると、処理の主導権が画像信号処理回路７００に渡され、画像信号処理回路７００は入力画像データＤinを出力する。そして、時刻ｔ２において、第２画像データＤｂLが出力が開始されると、これに同期してライトイネーブル信号ＷＥがアクティブとなる。この第２画像データＤｂLは、書き込みクロック信号ＣＫｗを用いて、ＶＲＡＭ４００に書き込まれる。
当該フレームでは制御信号ＣＴＬがハイレベルとなるから、選択回路４１０は第１画像データＤａLおよび第２画像データＤｂLを出力画像データＤoutとして出力する。
【００７９】
次に、第Ｌ＋１フレームは、上述したように第Ｌフレームとの間で第２表示領域Ｂの画像が変化しない。このため、第Ｌ＋１フレームの入力画像データＤinは、第１画像データＤｂL+1で構成され、ライトイネーブル信号ＷＥは非アクティブとなる。そして、時刻ｔ４において、第２画像データＤｂL+1の出力が終了すると、画像信号処理回路７００は、外部処理終了信号ＯＥをアクティブにする。
【００８０】
外部処理終了信号ＯＥがアクティブになったことを制御回路６００が検知すると、制御回路６００はリードイネーブル信号ＲＥをアクティブにするとともに、読み出しクロック信号ＣＫｒを用いて、ＶＲＡＭ４００から第２画像データＤｂLを読み出す。そして、時刻ｔ５において第２画像データＤｂLの読み出しが終了すると、リードイネーブル信号ＲＥを非アクティブにする一方、内部処理終了信号ＩＥをアクティブにする。
【００８１】
したがって、時刻ｔ４から時刻ｔ５までの期間においてＶＲＡＭ４００から第２画像データＤｂLが読み出される。このとき、ＶＲＡＭ４００からは第Ｌフレームにおいて書き込まれたデータが読み出されるので、第Ｌ＋１フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+1と第２画像データＤｂLとから構成される。
【００８２】
このように、第Ｌ＋１フレームでは、時刻ｔ３から時刻ｔ４までの期間は、画像信号処理回路７００から出力された第１画像データＤｂL+1が用い、時刻ｔ４から時刻ｔ５までの期間は、ＶＲＡＭ４００から出力される第２画像データＤｂLを用いることになる。第２選択回路４２０は、制御信号ＣＴＬに基づいて選択するから、時刻ｔ３から時刻ｔ４までの期間は、画像信号処理回路７００から供給される開始パルスＸＤ１、Ｘクロック信号ＸＣＫ１、およびＹクロック信号ＹＣＫ１が、データ線駆動回路５００およびＹドライバ３５０に供給される。一方、時刻ｔ４から時刻ｔ５までの期間は、制御回路６００から供給される開始パルスＸＤ２、Ｘクロック信号ＸＣＫ２、およびＹクロック信号ＹＣＫ２が、データ線駆動回路５００およびＹドライバ３５０に供給される。
【００８３】
次に、第Ｌ＋２フレームは、第Ｌ＋１フレームと同様に第２表示領域Ｂの画像が変化しない。したがって、ＶＲＡＭ４００、選択回路４１０、および第２選択回路４２０は、第Ｌ＋１フレームと同様に動作する。この結果、第Ｌ＋２フレームの出力画像データＤoutは、図に示すように第１画像データＤａL+2と第２画像データＤｂLとから構成される。
【００８４】
以上説明したように、第２実施形態にあっては、画像信号処理回路７００と制御回路６００が非同期で動作する場合であっても、内部処理終了信号ＩＥおよび外部処理終了信号ＯＥを用いて、互いに処理が終了したことを通知することで、連続して駆動回路を動作させることができる。したがって、設計の自由度を大幅に向上させることが可能となる。
【００８５】
＜３．変形例＞
本発明は上述した第１および第２実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
上述した各実施形態においては、図１に示すように、ＴＦＤ２２０はデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶層１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
【００８６】
また、上述した液晶パネル１００におけるＴＦＤ２２０は、スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子や、これら素子を２つ逆向きに直列接続または並列接続したものなどの二端子型素子が適用可能であり、さらに、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）や、絶縁ゲート型電界効果トランジスタなどの三端子型素子が適用可能である。
【００８７】
ここで、スイッチング素子としてＴＦＴを適用する場合には、例えば、素子基板２００の表面にシリコン薄膜を形成するとともに、この薄膜にソース、ドレイン、チャネルを形成すれば良い。また、スイッチング素子として絶縁ゲート型電界効果トランジスタを適用する場合には、例えば、素子基板２００を半導体基板とし、当該半導体基板表面にソース、ドレイン、チャネルを形成すれば良いが、半導体基板が光透過性を有しないので、画素電極２３４をアルミニウムなどの金属からなる反射電極から形成して、反射型として用いることになる。
【００８８】
なお、スイッチング素子として三端子型素子を適用する場合には、素子基板２００にデータ線２１２および走査線３１２の一方だけではなく、双方を交差させて形成しなければならないので、それだけ配線ショートの可能性が高まる点、さらに、ＴＦＴ自体は、ＴＦＤよりも構成が複雑であるので、製造プロセスが複雑化する点において、不利である。
【００８９】
また、ＴＦＤやＴＦＴのようなスイッチング素子を用いずに、ＳＴＮ（Super Twisted Nematic）型液晶を用いたパッシブ型液晶などにも適用可能である。また、画素電極２３４を反射性金属から構成して、あるいは、画素電極２３４の下側に反射層を別途形成して、反射型として用いても良いし、さらには、当該反射層を極めて薄く形成して半透過・半反射型として用いても良い。
【００９０】
さらに、上述した説明にあっては、電気光学材料として液晶を用いた表示装置を例にとって説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイなど、電気光学効果により表示を行う表示装置に適用可能である。すなわち、本発明は、上述した表示装置と類似の構成を有するすべての表示装置に適用なものである。
【００９１】
＜４．電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
＜その１：携帯電話機＞
上述した表示装置を、携帯電話の表示部に適用した例について説明する。図１２は、この携帯電話機の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面には、視認性を高めるためのバックライトが設けられるが、外観には表れないので、図示を省略している。
この場合、上述した第２表示領域Ｂを画面の下部分に設け電源のオン・オフ、電池の状態、圏内・圏外等を示すアイコを表示する一方、第１表示領域Ａにインターネット経由で受信した動画や電子メールのテキストを表示してもよい。
【００９２】
＜その２：携帯端末＞
上述した表示装置を、携帯端末の表示部に適用した例について説明する。図１３は、この携帯端末の構成を示す斜視図である。図において、携帯端末２２００は、ＧＰＳアンテナ２２０２、ジョグダイヤル２２０３、電源ボタン２２０４のほか、上述した液晶パネル１００を備えるものである。なお、この液晶パネル１００の背面にも、視認性を高めるためのバックライトが設けられるが、外観には表れないので、図示を省略している。
上述した第２表示領域Ｂには電源のオン・オフ、電池の状態、等を示すアイコを表示するようにしてもよい。
【００９３】
＜その３：ディジタルスチルカメラ＞
次に、上述した表示装置をファインダに用いたディジタルスチルカメラについて説明する。図１４は、このディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易的に示すものである。
【００９４】
通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ２４００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成するものである。ここで、ディジタルスチルカメラ２４００におけるケース２４０２の背面には、上述した液晶パネル１００が設けられ、ＣＣＤによる撮像信号に基づいて、表示を行う構成となっている。このため、液晶パネル１００は、被写体を表示するファインダとして機能する。また、ケース２４０２の前面側（図１３においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２４０４が設けられている。
【００９５】
ここで、撮影者が液晶パネル１００に表示された被写体像を確認して、シャッタボタン２４０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２４０８のメモリに転送・格納される。また、このディジタルスチルカメラ２４００にあっては、ケース２４０２の側面に、ビデオ信号出力端子２４１２と、データ通信用の入出力端子２４１４とが設けられている。そして、図に示されるように、前者のビデオ信号出力端子２４１２にはテレビモニタ２４２０が、また、後者のデータ通信用の入出力端子２４１４にはパーソナルコンピュータ２４３０が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板２４０８のメモリに格納された撮像信号が、テレビモニタ２４２０や、パーソナルコンピュータ２４３０に出力される構成となっている。
この場合、上述した第２表示領域Ｂには電源のオン・オフ、電池の状態、記録・再生等を示すアイコを表示するようにしてもよい。
【００９６】
なお、電子機器としては、図１２の携帯電話や、図１３の携帯端末、図１４のディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述した表示装置が適用可能なのは言うまでもない。
【００９７】
【発明の効果】
以上説明したように本発明によれば、一画面を構成する入力画像データの一部を記憶するようにしたので、記憶容量の削減と消費電力の削減を同時に実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る表示装置の電気的な構成を示すブロック図である。
【図２】 同表示装置における液晶パネルの表示領域と走査線の関係を示す説明図である。
【図３】 同表示装置における液晶パネルの構成を示す斜視図である。
【図４】 同液晶パネルの要部構成を摸式的に示す部分破断斜視図である。
【図５】 同表示装置におけるＶＲＡＭとその周辺回路の構成を示すブロック図である。
【図６】 同表示装置におけるＶＲＡＭの動作を示すタイミングチャートである。
【図７】 同表示装置におけるデータ線駆動回路の構成を示すブロック図である。
【図８】 同表示装置におけるＹドライバの構成を示すブロック図である。
【図９】 同表示装置における４値駆動法の波形例を示すタイミングチャートである。
【図１０】 第２実施形態に係わる表示装置におけるＶＲＡＭとその周辺回路の構成を示すブロック図である。
【図１１】 同ＶＲＡＭとその周辺回路の動作を示すタイミングチャートである。
【図１２】 同表示装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【図１３】 同表示装置を適用した電子機器の一例たる携帯端末の構成を示す斜視図である。
【図１４】 同表示装置を適用した電子機器の一例たるディジタルスチルカメラの構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１０５……液晶
１１６……画素
２１２……データ線
２５０……Ｘドライバ
３１２……走査線
３５０……Ｙドライバ
４００……ＶＲＡＭ
４１０……選択回路
４２０……第２選択回路
６００……制御回路
７００……画像信号処理回路
２２００……携帯端末
２３００……携帯電話
２４００……ディジタルスチルカメラ
Claims (7)
- 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して設けられた複数の画素を備え、第１表示領域と第２表示領域と有する表示装置であって、
前記複数の走査線を順次選択する走査線駆動部と、
前記第２表示領域に対応する第２画像データを記憶する記憶部と、
外部から供給される入力画像データが、前記第１表示領域に対応する第１画像データと前記第２画像データとで構成される場合には、前記第２画像データを記憶部に書き込む一方、前記入力画像データが前記第１画像データのみで構成される場合には、前記記憶部から前記第２画像データを読み出す制御部と、
前記入力画像データが前記第１画像データと前記第２画像データとで構成される場合には、前記入力画像データを選択し、前記入力画像データが前記第１画像データのみで構成される場合には、前記第１画像データと前記記憶部から読み出した前記第２画像データとを選択して出力画像データを生成する第１選択部と、
前記出力画像データが前記入力画像データである場合には、外部から供給される前記第１表示領域の走査線を駆動する第１クロック信号及び前記第１表示領域のデータ線を駆動する第２クロック信号を選択する一方、前記出力画像データが前記記憶部から読み出した前記第２画像データである場合には、内部で生成した前記第２表示領域の走査線を駆動する第３クロック信号及び前記第２表示領域のデータ線を駆動する第４クロック信号を選択する第２選択部と、
前記出力画像データに基づいて、前記各データ線を駆動するためのデータ信号を生成するとともに前記走査線が選択された際に前記複数のデータ線に前記データ信号を供給するデータ線駆動部と、
を備え、
前記第２選択部は、前記出力画像に前記第２画像データが含まれる場合、第１画像データに対して前記第１クロック信号及び前記第２クロック信号を選択するとともに前記第２画像データに対して前記第３クロック信号及び前記第４クロック信号を選択し、１フレーム期間の途中で前記選択が切り替えられる
ことを特徴とする表示装置。 - 前記第２表示領域は、静止画を表示するためのものであることを特徴とする請求項１に記載の表示装置。
- 前記制御部は、
マスタークロック信号を生成する発振部を有し、
前記マスタークロック信号を分周して得たクロック信号に基づいて、前記第２画像データを前記記憶部に対して読み書きすることを特徴とする請求項１に記載の表示装置。 - 前記制御部は、
マスタークロック信号を生成する発振部を備え、
前記マスタークロック信号を分周して得た読み出しクロック信号に基づいて、前記第２画像データを前記記憶部から読み出す一方、外部から供給される書き込みクロック信号に基づいて、前記第２画像データを前記記憶部に書き込むことを特徴とする請求項１に記載の表示装置。 - 前記制御部は、
前記入力画像データのうち前記第２画像データの供給が中断されることを示し、かつ、外部から供給される外部処理終了信号がアクティブになると、前記記憶部から前記第２画像データの読み出しを開始し、
前記第２画像データの読み出しが終了すると、処理が終了したことを示し、かつ外部に出力する内部処理終了信号をアクティブにする
ことを特徴とする請求項１に記載の表示装置。 - 前記表示装置は、画像信号処理回路を更に備え、
直前と現在のフレーム間で前記第２表示領域に表示する画像が変化した場合には、前記第１画像データと前記第２画像データとで構成される前記入力画像データを生成する一方、直前と現在のフレーム間で前記第２表示領域に表示する画像が変化しなかった場合には、前記第２画像データのみで構成される前記入力画像データを生成することを特徴とする請求項１に記載の表示装置。 - 請求項１乃至６のいずれか１項に記載の表示装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037507A JP3849433B2 (ja) | 2001-02-14 | 2001-02-14 | 表示装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037507A JP3849433B2 (ja) | 2001-02-14 | 2001-02-14 | 表示装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244611A JP2002244611A (ja) | 2002-08-30 |
| JP3849433B2 true JP3849433B2 (ja) | 2006-11-22 |
Family
ID=18900623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001037507A Expired - Fee Related JP3849433B2 (ja) | 2001-02-14 | 2001-02-14 | 表示装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849433B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| KR100618816B1 (ko) * | 2003-12-10 | 2006-08-31 | 삼성전자주식회사 | 서브 메모리를 구비한 이동 통신 단말기의 디스플레이 장치 |
| JP4634075B2 (ja) * | 2004-06-30 | 2011-02-16 | シャープ株式会社 | 液晶表示装置の表示制御装置及びそれを有する液晶表示装置 |
| KR101443381B1 (ko) | 2007-11-23 | 2014-09-25 | 엘지디스플레이 주식회사 | 클럭 조정 장치, 클럭 조정 방법 및 이를 구비한액정표시장치 |
| JP6524606B2 (ja) | 2014-03-25 | 2019-06-05 | セイコーエプソン株式会社 | 表示制御装置及び表示装置 |
| JP6354243B2 (ja) * | 2014-03-25 | 2018-07-11 | セイコーエプソン株式会社 | 撮像装置、画像処理装置、表示制御装置、及び撮像表示装置 |
-
2001
- 2001-02-14 JP JP2001037507A patent/JP3849433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002244611A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968931B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
| JP3629712B2 (ja) | 電気光学装置及び電子機器 | |
| JP3925016B2 (ja) | 表示装置の駆動方法、その駆動回路、表示装置、および、電子機器 | |
| KR100968720B1 (ko) | 액정 장치, 및 전자기기 | |
| JP4241850B2 (ja) | 液晶装置、液晶装置の駆動方法、および電子機器 | |
| KR100889417B1 (ko) | 구동 회로, 액정 장치, 전자기기, 및 액정 장치의 구동방법 | |
| KR100457605B1 (ko) | 전기 광학 패널, 그 구동 방법 및 전자기기 | |
| JP5332485B2 (ja) | 電気光学装置 | |
| JP2005004120A (ja) | 表示装置及び表示制御回路 | |
| TW201227675A (en) | Liquid crystal display apparatus and method for driving the same | |
| JP2004191574A (ja) | 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法 | |
| JP4241858B2 (ja) | 液晶装置、および電子機器 | |
| JP2001242819A6 (ja) | 電気光学装置及び電子機器 | |
| JP3849433B2 (ja) | 表示装置および電子機器 | |
| JP3829597B2 (ja) | 表示装置の駆動方法、駆動回路、表示装置および電子機器 | |
| JP4082384B2 (ja) | シフトレジスタ、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| US7439967B2 (en) | Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device | |
| JP3876626B2 (ja) | 駆動回路、表示装置および電子機器 | |
| JP2003044015A (ja) | 電気光学装置および電子機器 | |
| JP5046230B2 (ja) | 液晶装置、および電子機器 | |
| JP2001188504A (ja) | 平面表示装置およびその駆動方法 | |
| JP2005148453A (ja) | 液晶表示装置 | |
| JP2002258765A (ja) | 電気光学装置および電子機器 | |
| JP3856027B2 (ja) | 電気光学装置及び電子機器 | |
| JP3820897B2 (ja) | 表示装置、その駆動回路、その駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |